KR101220522B1 - Manufacturing method of silicon nanowires array using porous multilayer metal film - Google Patents

Manufacturing method of silicon nanowires array using porous multilayer metal film Download PDF

Info

Publication number
KR101220522B1
KR101220522B1 KR1020100081366A KR20100081366A KR101220522B1 KR 101220522 B1 KR101220522 B1 KR 101220522B1 KR 1020100081366 A KR1020100081366 A KR 1020100081366A KR 20100081366 A KR20100081366 A KR 20100081366A KR 101220522 B1 KR101220522 B1 KR 101220522B1
Authority
KR
South Korea
Prior art keywords
silicon
thin film
metal thin
porous
etching
Prior art date
Application number
KR1020100081366A
Other languages
Korean (ko)
Other versions
KR20120018499A (en
Inventor
이우
김정길
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020100081366A priority Critical patent/KR101220522B1/en
Priority to PCT/KR2010/005990 priority patent/WO2011028054A2/en
Priority to US13/394,093 priority patent/US20120168713A1/en
Publication of KR20120018499A publication Critical patent/KR20120018499A/en
Application granted granted Critical
Publication of KR101220522B1 publication Critical patent/KR101220522B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Abstract

본 발명에서는 (a) 다공성 다층 금속박막을 준비하는 단계, (b) 상기 다공성 다층 금속박막을 실리콘 기판에 접촉시키는 단계 및 (c) 실리콘 에칭액으로 상기 실리콘 기판을 에칭시키는 단계를 포함하는 실리콘 나노선 어레이 제조방법이 개시된다. 본 발명에 따르면 다공성 금속 박막을 다층으로 증착함으로서 각각의 금속이 가지는 장점만을 취해 상기 다공성 다층 금속박막을 촉매로 하여 실리콘 기판을 습식에칭하는 단계에서 실리콘 에칭액의 조성, 에칭온도 등의 에칭조건을 조절하여 종래의 나노선과는 형상 및 결정학적 배향에서 차별성을 갖는 다공성 구조, 다공성 마디 구조, 경사진 구조 및 지그재그 구조의 나노선을 제조할 수 있다.In the present invention, a silicon nanowire comprising the steps of (a) preparing a porous multilayer metal thin film, (b) contacting the porous multilayer metal thin film with a silicon substrate, and (c) etching the silicon substrate with a silicon etching solution. An array fabrication method is disclosed. According to the present invention, by depositing a porous metal thin film in multiple layers, taking advantage of each metal, and controlling the etching conditions such as the composition of the silicon etching solution and the etching temperature in the step of wet etching the silicon substrate using the porous multilayer metal thin film as a catalyst. Thus, nanowires having a porous structure, a porous node structure, an inclined structure, and a zigzag structure may be manufactured having a difference in shape and crystallographic orientation from conventional nanowires.

Description

다공성 다층 금속박막을 이용한 실리콘 나노선 어레이 제조방법{Manufacturing method of silicon nanowires array using porous multilayer metal film}Manufacturing method of silicon nanowires array using porous multilayer metal film

본 발명은 다공성 다층 금속박막을 이용한 실리콘 나노선 어레이 제조방법 및 이를 통해 제조된 실리콘 나노선 어레이에 관한 것으로, 보다 구체적으로는 다공성 다층 금속박막을 촉매로서 이용한 선택적 에칭 공정을 거쳐 실리콘 나노선 어레이를 제조하는 방법 및 이를 통해 제조된 실리콘 나노선 어레이에 관한 것이다.
The present invention relates to a method for manufacturing a silicon nanowire array using a porous multilayer metal thin film and a silicon nanowire array manufactured through the same, and more specifically, to a silicon nanowire array through a selective etching process using a porous multilayer metal thin film as a catalyst. It relates to a manufacturing method and a silicon nanowire array produced through the same.

최근, 저차원 실리콘 나노구조체의 독특한 물리적 특성으로 인하여 실리콘 나노선을 경소단박의 고성능 광전자 소자, 메모리 소자, 생물학적 센서, 에너지 소자 등으로의 응용하려는 연구가 활발히 진행되고 있다. 실리콘 나노선 제조에 있어 직경과 길이를 균일하게 제어하는 것 못지 않게, 이를 실제 소자로 이용할 수 있도록 정확한 위치에 균일하게 조절하여 배열구조를 만드는 것이 중요하다. 실리콘 나노선을 공간적으로 잘 정렬시키고 그 밀도를 조절 가능하도록 하는 것은 전계효과 트랜지스터(field-effect transistor: FET)와 같은 소자를 위해 필수적이며, 수직 정렬된 실리콘 나노선 어레이를 제조하기 위해 많은 연구들이 수행되어 왔다. Recently, due to the unique physical properties of the low dimensional silicon nanostructures, research is being actively conducted to apply the silicon nanowires to light and thin high-performance optoelectronic devices, memory devices, biological sensors, energy devices, and the like. In silicon nanowire manufacturing, it is important to make an arrangement structure by adjusting the diameter and length uniformly in the correct position so that it can be used as a real device. Aligning the silicon nanowires spatially well and making their density adjustable is essential for devices such as field-effect transistors (FETs), and many studies have been conducted to fabricate vertically aligned silicon nanowire arrays. Has been performed.

VLS(vapour-liquid-solid) 성장법으로 대표되는 상향식(bottom-up) 접근법을 통한 실리콘 나노선 제조의 경우, 금속 촉매 입자를 조절하여 단결정성 실리콘 나노선의 지름과 밀도를 조절할 수 있으나, 나노입자의 지름이 완전히 균일하거나 전자빔 리소그래피를 이용하지 않는 한, 나노선 직경과 위치를 조절하는데 어려움이 있다. 또한, VLS 성장법에서는 실리콘 나노선이 금속 촉매입자의 직경에 따라 특정 방향으로 성장하려는 성향이 있기 때문에, 실리콘 웨이퍼를 주로 사용하는 종래 CMOS공정과 호환이 되지 않는다.In the case of bottom-up silicon nanowire fabrication, which is represented by a vapor-liquid-solid (VLS) growth method, the diameter and density of monocrystalline silicon nanowires can be controlled by controlling metal catalyst particles. It is difficult to control the diameter and position of the nanowires unless the diameter of the is completely uniform or electron beam lithography is used. In addition, in the VLS growth method, since the silicon nanowires tend to grow in a specific direction depending on the diameter of the metal catalyst particles, the silicon nanowires are not compatible with conventional CMOS processes mainly using silicon wafers.

실리콘 나노선 제조의 경제적 하향식(Top-down) 접근법으로는 금속을 촉매로 이용한 실리콘 기판의 화학적 습식에칭법이 있다. 이 방법은 고분자 나노구 리소그래피(polymer nanosphere lithography)를 이용하여 실리콘 나노선의 지름과, 길이 밀도를 어느 정도 제어가 가능하다. 또한, 이 방법은 실리콘 기판 위에 형성된 육각형 배열을 갖는 고분자 나노구를 마스크로 이용하여 금속 박막을 패터닝하고, 금속과 접촉한 실리콘 표면을 선택적으로 습식에칭함으로써 실리콘 나노선을 얻어내기 때문에 종래 리소그래피 공정에 비해 경제적이고 생산량도 높은 특징이 있다. 하지만, 이 방법의 경우 대면적에서 결함이 없이 정렬된 고분자 나노구 마스크를 제조하는 것이 어려우며, 고분자 구의 크기 제한 때문에 직경이 50nm 이하인 실리콘 나노선 어레이를 균일하게 제조하기 어렵다는 한계가 있다. An economic top-down approach in the fabrication of silicon nanowires is the chemical wet etching of silicon substrates using metal as a catalyst. This method uses polymer nanosphere lithography to control the diameter and length density of silicon nanowires to some extent. In addition, this method uses a polymer nanosphere having a hexagonal array formed on a silicon substrate as a mask to pattern a metal thin film and selectively wet etches a silicon surface in contact with the metal to obtain silicon nanowires. Compared with economical and high output. However, in this method, it is difficult to fabricate polymer nanosphere masks aligned without defects in a large area, and it is difficult to uniformly manufacture silicon nanowire arrays having a diameter of 50 nm or less due to the size limitation of the polymer spheres.

최근, 박막형태의 나노다공성 알루미나 마스크를 실리콘 기판위에 올린 후, 이온빔 에칭(Reactive Ion Etching: RIE)을 통해 마스크의 패턴을 실리콘 기판에 이송시킨 후, 패턴이 형성된 실리콘 기판 위에 금속을 증착하여 메쉬 형태의 금속박막을 얻어내고, 이를 화학적 습식에칭에 있어 촉매로 사용하여 직경 10nm 이하의 직경을 갖는 실리콘 나노선 어레이 제조하는 경제적 방법이 이용되고 있다. 하지만, 이 공정의 경우 나노다공성 알루미나 마스크를 얻어내는 공정이 번거로우며 실리콘 기판 위에 올려진 세라믹 마스크는 수 마이크로미터 크기의 많은 주름들을 갖고 있어 주름진 영역에서는 마스크의 패턴이 실리콘 기판으로 이송되지 않아 에칭 시 실리콘 나노선이 형성되지 않는 등 문제가 있다. 더욱이 패턴이 형성된 실리콘 기판에 금속을 증착하는 과정에서 이온빔으로 식각된 홈에도 금속이 증착됨으로 인해 화학적 에칭으로 얻어진 실리콘 나노선의 상단 부분이 매우 불균일한 문제점을 갖고 있다. Recently, a nano-porous alumina mask in the form of a thin film is placed on a silicon substrate, and then a pattern of the mask is transferred to the silicon substrate through reactive ion etching (RIE), and then a metal is deposited on the patterned silicon substrate to form a mesh. An economical method of producing a silicon nanowire array having a diameter of 10 nm or less is obtained by obtaining a metal thin film of which is used as a catalyst in chemical wet etching. However, in this process, it is cumbersome to obtain a nanoporous alumina mask, and the ceramic mask placed on the silicon substrate has many micrometers of wrinkles. In the wrinkled area, the mask pattern is not transferred to the silicon substrate. There is a problem such that silicon nanowires are not formed. In addition, since the metal is deposited in the grooves etched by the ion beam during the deposition of the metal on the patterned silicon substrate, the upper portion of the silicon nanowires obtained by chemical etching has a very non-uniform problem.

이 방법의 변형으로, 실리콘 기판 위에 올려진 나노다공성 알루미나 마스크에 직접 금속을 증착시킨 후 바로 에칭용액에 담지시켜 실리콘 나노선 어레이를 제조하는 방법이 있다. 하지만, 이 방법 역시 에칭용액에 담지시키는 과정에서 금속박막이 실리콘 기판으로부터 분리되어 나오는 문제점이 있어 기술적으로 대면적의 균일한 실리콘 나노선 어레이 제조에 적합하지 못하다는 문제점이 있다.As a variation of this method, there is a method of manufacturing a silicon nanowire array by directly depositing a metal on a nanoporous alumina mask placed on a silicon substrate and then supporting it in an etching solution. However, this method also has a problem that the metal thin film is separated from the silicon substrate in the process of being immersed in the etching solution, which is technically unsuitable for manufacturing a large area uniform silicon nanowire array.

대표적인 실리콘 나노선 제조의 한 방법으로, 실리콘 나노선 제조의 경제적 하향식(top-down) 접근법으로는 금속을 촉매로 이용한 실리콘 기판의 화학적 습식 에칭법이 있다. 이 방법은 촉매로 하는 금속으로 금(Au), 백금(Pt), 또는 은(Ag)을 주로 사용하게 된다. As a typical method of manufacturing silicon nanowires, an economical top-down approach for the production of silicon nanowires is chemical wet etching of silicon substrates using metal as a catalyst. This method mainly uses gold (Au), platinum (Pt), or silver (Ag) as a catalyst metal.

또한, 실리콘 나노선에 다공성 구조를 구현하여 다공성 실리콘 나노선이 갖는 독특한 광학적 특성 발현의 연구로 광전자소자, 메모리, 고효율 리튬(Li) 전지, 태양전지 등 다양한 다공성 실리콘 나노선의 응용이 연구되고 있다. 종래의 연구에서 실리콘 나노선 제조의 경제적 하향식(top-down) 접근법으로 다공성 실리콘 나노선의 제조를 위해서 일정 이상의 높은 도핑이 되거나 일정한 타입의 실리콘 기판을 이용해야 하는 단점이 있다. In addition, the application of various porous silicon nanowires such as optoelectronic devices, memory, high-efficiency lithium (Li) cells, solar cells, and the like has been studied by developing a porous structure in the silicon nanowires to study the unique optical properties of the porous silicon nanowires. In a conventional study, an economical top-down approach to the fabrication of silicon nanowires has the disadvantage of using more than a certain amount of high doping or a certain type of silicon substrate for the production of porous silicon nanowires.

또한, 종래의 실리콘 나노선 제조의 경제적 하향식(top-down) 접근법에서는 한 가지 기판을 이용하여 두 가지 이상의 결정학적 배향을 갖는 실리콘 나노선을 구현하지 못하고, 한 가지 결정학적 배향을 갖는 실리콘 나노선의 제조에 제한이 있고, 나노선의 균일한 직경과 짧은 시간에 단결정의 구조를 동시에 구현하는데 있어 어려움이 있다.
In addition, the economic top-down approach of conventional silicon nanowire fabrication does not implement silicon nanowires having two or more crystallographic orientations using a single substrate, and does not provide silicon nanowires having one crystallographic orientation. There is a limitation in manufacturing, and there is a difficulty in simultaneously implementing the structure of the single crystal in a uniform diameter and a short time of the nanowire.

이에 본 발명자들은 한 가지 실리콘 기판에서 한 가지 결정학적 배향만을 갖는 실리콘 나노선 어레이 제조가 갖는 한계를 극복하여, 에칭 방향의 제어를 통해 한 가지 실리콘 기판에서 다양한 결정학적 배향을 갖는 실리콘 나노선 어레이를 제조하는 방법을 제공하고, 일정한 주기로 각기 다른 두 방향의 결정학적 배향을 가지고 비틀리며 형성되는 지그재그 구조의 실리콘 나노선 어레이를 제조하고자 예의 노력한 결과 본 발명을 완성하기에 이르렀다.Accordingly, the present inventors overcome the limitations of fabricating a silicon nanowire array having only one crystallographic orientation in one silicon substrate, thereby controlling the silicon nanowire array having various crystallographic orientations in one silicon substrate by controlling the etching direction. The present invention has been accomplished by providing a method of manufacturing and preparing a zigzag silicon nanowire array having twisting and crystallization in two different directions at regular cycles.

또한, 종래 금속을 촉매로 사용하는 실리콘 기판의 화학적 습식에칭을 통한 다공성 실리콘 나노선 어레이 제조공정이 갖는 여러 가지 기술적 한계를 극복하여 다양한 기판에서 구현이 가능한 다공성 실리콘 나노선 어레이를 제조하고 더 나아가서 다공성 구조의 마디를 가지는 실리콘 나노선 어레이를 제조하고자 하였다.
In addition, by overcoming various technical limitations of the process of manufacturing porous silicon nanowire array through chemical wet etching of a silicon substrate using a metal as a catalyst, a porous silicon nanowire array capable of being implemented on various substrates is further fabricated. An attempt was made to produce a silicon nanowire array having a node of structure.

상기 목적을 달성하기 위하여 본 발명의 일 측면에 따르면, (a) 다공성 다층 금속박막을 준비하는 단계, (b) 상기 다공성 다층 금속박막을 실리콘 기판에 접촉시키는 단계 및 (c) 실리콘 에칭액으로 상기 실리콘 기판을 에칭시키는 단계를 포함하는 실리콘 나노선 어레이 제조방법이 제공된다.According to an aspect of the present invention to achieve the above object, (a) preparing a porous multilayer metal thin film, (b) contacting the porous multilayer metal thin film to a silicon substrate and (c) the silicon etching solution with the silicon A method of fabricating a silicon nanowire array is provided that includes etching a substrate.

본 발명의 일 실시예에 따르면, 상기 (a) 단계는, 일면에 복수의 구멍이 형성된 템플릿을 제공하는 단계, 상기 템플릿의 일면에 제 1 금속을 증착시키는 단계, 상기 제 1 금속 상에 제 2 금속을 증착시키는 단계 및 템플릿 에칭액으로 상기 템플릿만을 에칭시키는 단계를 포함하여 이루어질 수 있다.According to an embodiment of the present invention, the step (a) may include providing a template having a plurality of holes formed on one surface thereof, depositing a first metal on one surface of the template, and forming a second metal on the first metal. And depositing only the template with a template etchant.

본 발명의 일 실시예에 따르면, 상기 템플릿 일면의 구멍의 단면은 원형, 타원형, 정사각형, 직사각형 및 정다각형 중 적어도 어느 하나의 형상일 수 있다.According to an embodiment of the present invention, the cross section of the hole on one surface of the template may have a shape of at least one of a circle, an oval, a square, a rectangle, and a regular polygon.

본 발명의 일 실시예에 따르면, 상기 템플릿의 재질은 알루미나이고, 상기 템플릿 일면의 구멍은 알루미늄 아노다이징(anodizing)방법으로 형성될 수 있다.According to one embodiment of the invention, the material of the template is alumina, the hole on one side of the template may be formed by aluminum anodizing (anodizing) method.

본 발명의 일 실시예에 따르면, 상기 템플릿만을 에칭시키는 단계 이후에 상기 다공성 다층 금속박막의 표면이 매끄럽게 되도록 상기 다공성 다층 금속박막의 표면을 연마하는 단계를 더 포함하여 이루어질 수 있다.According to one embodiment of the present invention, after the step of etching only the template may further comprise the step of polishing the surface of the porous multilayer metal thin film to smooth the surface of the porous multilayer metal thin film.

본 발명의 일 실시예에 따르면, 상기 제 1 금속 및 상기 제 2 금속은 서로 다를 수 있다.According to an embodiment of the present invention, the first metal and the second metal may be different from each other.

본 발명의 일 실시예에 따르면, 상기 (b) 단계는 상기 다공성 다층 금속박막을 이송용액 표면에 띄우는 단계, 상기 이송용액의 표면과 접하는 다공성 다층 금속박막의 일면이 상기 실리콘 기판과 맞닿도록 접촉시키는 단계 및 상기 실리콘 기판에 잔존하는 상기 이송용액을 증발시키는 단계를 포함하여 이루어질 수 있다.According to an embodiment of the present invention, the step (b) is to float the porous multilayer metal thin film on the surface of the transport solution, and to contact one surface of the porous multilayer metal thin film in contact with the surface of the transport solution to contact the silicon substrate. And evaporating the transfer solution remaining on the silicon substrate.

본 발명의 일 실시예에 따르면, 상기 이송용액은 상기 실리콘 에칭액과 동일한 성분이고, 상기 실리콘 기판에 잔존하는 상기 이송용액을 증발시키는 단계는 상기 다공성 다층 금속박막과 접촉한 부분에서 상기 이송용액에 의해 실리콘 기판이 일부 에칭되어 상기 다공성 다층 금속박막과 상기 실리콘 기판이 밀착되는 것을 특징으로 할 수 있다.According to an embodiment of the present invention, the transfer solution is the same component as the silicon etching solution, and the step of evaporating the transfer solution remaining on the silicon substrate is performed by the transfer solution in contact with the porous multilayer metal thin film. The silicon substrate may be partially etched so that the porous multilayer metal thin film is in close contact with the silicon substrate.

본 발명의 일 실시예에 따르면, 상기 이송용액은 탈이온수 이고, 상기 실리콘 기판에 잔존하는 상기 이송용액을 증발시키는 단계 이후에, 상기 다공성 다층 금속박막이 이송된 실리콘 기판을 무수에탄올(C2H5OH)에 담지 시키는 단계를 더 포함하여 이루어질 수 있다.According to an embodiment of the present invention, the transfer solution is deionized water, and after evaporating the transfer solution remaining on the silicon substrate, the silicon substrate to which the porous multilayer metal thin film is transferred is anhydrous ethanol (C 2 H). 5 OH) may be further included.

본 발명의 일 실시예에 따르면, 상기 (c) 단계는 상기 실리콘 에칭액에서 다공성 다층 금속박막이 촉매로 작용하여 상기 실리콘 기판을 습식에칭하여 나노선을 형성하는 것을 특징으로 할 수 있다.According to an embodiment of the present invention, the step (c) may be characterized in that the porous multilayer metal thin film acts as a catalyst in the silicon etching solution to wet-etch the silicon substrate to form nanowires.

본 발명의 일 실시예에 따르면, 상기 실리콘 에칭액은 HF, H2O2 및 H2O의 혼합액 또는 NH4F, H2O2 및 H2O의 혼합액일 수 있다.According to an embodiment of the present invention, the silicon etching solution may be a mixture of HF, H 2 O 2 and H 2 O or a mixture of NH 4 F, H 2 O 2 and H 2 O.

본 발명의 일 실시예에 따르면, 상기 (c) 단계에서, 상기 실리콘 에칭액은 HF, H2O2 및 H2O의 혼합액으로서, HF: H2O2: H2O = 1:x:2 (여기서 x는 0.5 이상)의 부피비를 가지는 혼합액을 사용하여 실리콘 나노선이 다공성 구조를 형성하는 것을 특징으로 할 수 있다.According to an embodiment of the present invention, in the step (c), the silicon etching solution is a mixture of HF, H 2 O 2 and H 2 O, HF: H 2 O 2 : H 2 O = 1: x: 2 It can be characterized in that the silicon nanowires form a porous structure by using a mixed solution having a volume ratio of (where x is 0.5 or more).

본 발명의 일 실시예에 따르면, 상기 (c) 단계에서, 상기 실리콘 에칭액은 HF, H2O2 및 H2O의 혼합액이며, 상기 혼합액으로 에칭시킨 후 상기 혼합액 중 H의 농도를 낮춘 혼합액으로 추가적으로 에칭시켜 실리콘 나노선이 다공성 구조의 마디를 형성하는 것을 특징으로 할 수 있다.According to an embodiment of the present invention, in the step (c), the silicon etching solution is a mixture of HF, H 2 O 2 and H 2 O, after etching with the mixed solution to a mixed solution of lowering the concentration of H in the mixed solution Further etching may be characterized in that the silicon nanowires form a node of the porous structure.

본 발명의 일 실시예에 따르면, 상기 (c) 단계에서 실리콘 기판에 전압을 인가하여 상기 전압이 인가된 부분의 실리콘 나노선이 다공성 구조를 가져 실리콘 나노선이 다공성 구조의 마디를 형성하는 것을 특징으로 할 수 있다.According to an embodiment of the present invention, in the step (c) by applying a voltage to the silicon substrate, the silicon nanowires of the portion to which the voltage is applied have a porous structure, so that the silicon nanowires form a node of the porous structure. You can do

본 발명의 일 실시예에 따르면, 상기 (c) 단계에서 50℃ 이상의 온도로 가열된 실리콘 에칭액을 사용하여 실리콘 나노선이 경사진 구조를 형성하는 것을 특징으로 할 수 있다.According to an embodiment of the present invention, the silicon nanowires may be inclined to form a structure using the silicon etching solution heated to a temperature of 50 ° C. or higher in step (c).

본 발명의 일 실시예에 따르면, 상기 (c) 단계에서 H2O2의 농도가 다른 실리콘 에칭액에 번갈아 에칭함으로써 실리콘 나노선이 지그재그 구조를 형성하는 것을 특징으로 할 수 있다.According to an embodiment of the present invention, in the step (c) by alternately etching the silicon etching solution having a different concentration of H 2 O 2 Silicon nanowires may be characterized by forming a zigzag structure.

본 발명의 다른 측면에 따르면, 상기 방법으로 제조된 실리콘 나노선 어레이가 제공될 수 있다.According to another aspect of the present invention, a silicon nanowire array manufactured by the above method may be provided.

본 발명의 또 다른 측면에 따르면, 상기 실리콘 나노선 어레이를 구비하는 반도체 소자가 제공될 수 있다.
According to another aspect of the present invention, a semiconductor device having the silicon nanowire array may be provided.

본 발명의 실리콘 나노선 어레이 제조방법에 따르면 실리콘 기판의 도핑 농도 및 도핑 종류에 상관없이 나노 다공성 구조를 갖는 실리콘 나노선 어레이 및 실리콘 나선에 다공성 실리콘 나노선 마디를 구현할 수 있다.According to the method of manufacturing a silicon nanowire array of the present invention, porous silicon nanowire nodes may be implemented on a silicon nanowire array and a silicon spiral having a nanoporous structure regardless of a doping concentration and a doping type of a silicon substrate.

또한, 한가지 결정학적 배향을 갖는 실리콘 기판에서 제조된 실리콘 나노선의 에칭방향을 제어하여 한가지 이상의 결정학적 방향을 갖는 실리콘 나노선 어레이를 제조할 수 있으며, 경사진 실리콘 나노선 어레이 및 한가지 이상의 결정학적 배향이 주기적으로 교차된 지그재그 구조의 실리콘 나노선 어레이를 제조할 수 있다.In addition, the silicon nanowire array having one or more crystallographic directions may be manufactured by controlling the etching direction of the silicon nanowires manufactured on the silicon substrate having one crystallographic orientation, and the inclined silicon nanowire array and one or more crystallographic orientations may be manufactured. This periodic crossed zigzag silicon nanowire array can be fabricated.

이와 더불어, 규칙적인 다공성 다층 금속박막을 제조하여 각 층 금속이 가지는 특성의 장점만을 이용하여 안정적인 구조를 유지하며 빠르게 실리콘을 에칭하는 방법을 제공하고, 종래의 실리콘 나노선 제조에서 다공성 단층 금속박막을 촉매로써 사용하였을 때, 구조가 안정하면 매우 느린 에칭시간을 갖게 되거나, 에칭시간이 빠르면 구조적인 붕괴를 가져오는 한계를 극복할 수 있다.
In addition, by providing a method of manufacturing a porous porous multi-layer metal thin film by using only the advantages of the characteristics of each layer metal to provide a method of quickly etching silicon while maintaining a stable structure, in the conventional silicon nanowire manufacturing a porous single layer metal thin film When used as a catalyst, if the structure is stable, it will have a very slow etching time, or if the etching time is fast, it can overcome the limitation that leads to structural collapse.

도 1은 형상 및 결정학적 배향이 제어된 실리콘 나노선 어레이 제조를 보여주는 개념도.
도 2는 실리콘 나노선 어레이 제조방법을 나타낸 순서도.
도 3은 다공성 다층 금속박막의 제조방법을 나타낸 순서도.
도 4는 다공성 다층 금속박막의 제조방법에 있어서, 제 1 금속이 증착된 템플릿을 나타낸 단면도.
도 5는 다공성 다층 금속박막의 제조방법에 있어서, 제 1 금속 상에 제 2 금속이 증착된 템플릿을 나타낸 단면도.
도 6은 다공성 다층 금속박막의 제조방법에 있어서, 다공성 다층 금속박막이 템플릿으로부터 분리된 상태를 나타낸 단면도.
도 7은 다공성 다층 금속박막의 제조방법에 있어서, 다공성 다층 금속박막의 표면 연마 후의 상태를 나타낸 단면도.
도 8은 다공성 다층 금속박막의 제조 방법에 의해 제조된 다공성 다층 금속박막의 일 실시예를 나타낸 주사전자현미경 사진.
도 9는 다공성 다층 금속박막을 촉매로 실리콘 기판을 에칭하여 제조된 실리콘 나노선 어레이의 일 실시예를 나타낸 주사전자현미경 사진.
도 10은 실리콘 나노선 어레이 제조방법에 의해 제조된 다공성 구조의 실리콘 나노선 어레이의 단면도.
도 11은 실리콘 나노선 어레이 제조방법에 의해 제조된 다공성 마디 구조의 실리콘 나노선 어레이의 단면도.
도 12는 실리콘 나노선 어레이 제조방법에 의해 제조된 경사진 구조의 실리콘 나노선 어레이를 나타낸 단면도.
도 13은 실리콘 나노선 어레이 제조방법에 의해 제조된 지그재그 구조의 실리콘 나노선 어레이의 단면도.
도 14는 실리콘 나노선 어레이 제조방법에 의해 제조된 다공성 구조의 실리콘 나노선 어레이의 일 실시예를 나타낸 주사전자현미경사진.
도 15는 실리콘 나노선 어레이 제조방법에 의해 제조된 다공성 마디 구조의 실리콘 나노선 어레이의 일 실시예를 나타낸 주사현미경사진.
도 16의 (a)와 (b)는 본 발명의 다른 측면에 따른 실리콘 에칭용액의 조성 또는 에칭온도 등의 에칭조건의 조절을 통해 형상 및 결정학적 배향이 다른 실리콘 나노선 어레이 제조의 일 실시예를 나타낸 주사전자현미경 사진.
도 17은 실리콘 나노선 어레이 제조방법에 의해 제조된 지그재그 구조의 실리콘 나노선 어레이의 일 실시예를 나타낸 주사전자현미경사진.1 is a conceptual diagram illustrating the fabrication of a silicon nanowire array with controlled shape and crystallographic orientation.
Figure 2 is a flow chart showing a method of manufacturing a silicon nanowire array.
Figure 3 is a flow chart showing a method of manufacturing a porous multilayer metal thin film.
4 is a cross-sectional view showing a template on which a first metal is deposited in the method of manufacturing a porous multilayer metal thin film.
5 is a cross-sectional view showing a template in which a second metal is deposited on a first metal in the method of manufacturing a porous multilayer metal thin film.
6 is a cross-sectional view showing a state in which a porous multilayer metal thin film is separated from a template in the method of manufacturing a porous multilayer metal thin film.
7 is a cross-sectional view showing a state after surface polishing of a porous multilayer metal thin film in the method of manufacturing a porous multilayer metal thin film.
8 is a scanning electron micrograph showing an embodiment of the porous multilayer metal thin film manufactured by the method for producing a porous multilayer metal thin film.
9 is a scanning electron micrograph showing an embodiment of a silicon nanowire array prepared by etching a silicon substrate with a porous multilayer metal thin film as a catalyst.
10 is a cross-sectional view of a silicon nanowire array having a porous structure produced by the method for producing a silicon nanowire array.
Figure 11 is a cross-sectional view of the silicon nanowire array of porous node structure produced by the method for producing a silicon nanowire array.
12 is a cross-sectional view showing a silicon nanowire array having an inclined structure manufactured by a silicon nanowire array manufacturing method.
FIG. 13 is a cross-sectional view of a zigzag silicon nanowire array manufactured by a method of manufacturing a silicon nanowire array. FIG.
FIG. 14 is a scanning electron micrograph showing an embodiment of a porous silicon nanowire array manufactured by a silicon nanowire array manufacturing method. FIG.
FIG. 15 is a scanning microscope photograph of one embodiment of a silicon nanowire array having a porous node structure manufactured by a method of manufacturing a silicon nanowire array. FIG.
16A and 16B illustrate an embodiment of fabricating a silicon nanowire array having different shapes and crystallographic orientations by adjusting etching conditions such as a composition or an etching temperature of a silicon etching solution according to another aspect of the present invention. Scanning electron micrograph showing.
FIG. 17 is a scanning electron micrograph showing an embodiment of a zigzag-structured silicon nanowire array manufactured by a method of manufacturing a silicon nanowire array. FIG.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함하다” 또는 “가지”등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms “comprises” or “branches”, etc., are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명을 도면을 참조하여 더욱 상세하게 설명하기로 하며, 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
Hereinafter, the present invention will be described in more detail with reference to the drawings. In describing the present invention, the same or corresponding components will be given the same reference numerals and redundant description thereof will be omitted.

본 발명에 따른 실리콘 나노선 어레이 제조방법에 의하면, 우선 다공성 다층 금속박막이 준비 되어야 한다. 다공성 다층 금속박막을 제조하기 위해서 먼저, 일면에 복수의 구멍이 형성된 템플릿을 제공한다(도 3, S310). 템플릿(30)은 나노사이즈의 구멍(10)이 규칙적으로 형성된 기판으로, 구멍(10)의 단면은 정사각형, 직사각형, 정다각형, 원형 및 타원형 등 다양한 형상이 가능하다.
According to the silicon nanowire array manufacturing method according to the present invention, first, a porous multilayer metal thin film should be prepared. In order to manufacture a porous multilayer metal thin film, first, a template having a plurality of holes formed on one surface thereof is provided (FIG. 3, S310). The template 30 is a substrate in which the nano-sized holes 10 are regularly formed, and the cross-sections of the holes 10 may have various shapes such as squares, rectangles, regular polygons, circles, and ellipses.

그 다음에, 템플릿(30)의 일면에 제 1 금속을 증착시킨다(도 3, S320). 템플릿(30)의 구멍(10)부분을 제외한 템플릿(30)의 일면에 제 1 금속이 얇게 증착되며, 그 결과 개구부(60)가 형성된 다공성 제 1 금속박막(40)이 형성된다.
Next, a first metal is deposited on one surface of the template 30 (FIG. 3, S320). The first metal is thinly deposited on one surface of the template 30 except for the hole 10 of the template 30. As a result, the porous first metal thin film 40 having the opening 60 is formed.

다음으로 제 1 금속 위에 제 2 금속을 증착시킨다(도 3, S330). 결과적으로 다층 구조의 다공성 금속박막(50)이 제조된다. 제 1 금속 및 제 2 금속으로는 실리콘 기판의 화학적 습식에칭시 촉매로 사용될 수 있는 금(Au), 백금(Pt), 은(Ag) 등의 금속이 사용될 수 있고, 상기 제 1 금속과 제 2 금속은 서로 다른 종류의 금속을 각각 증착시켜 각각의 금속의 특성이 에칭시 촉매로서 다르게 작용할 수 있도록 할 수 있다. Next, a second metal is deposited on the first metal (FIG. 3, S330). As a result, the porous metal thin film 50 of the multilayer structure is manufactured. As the first metal and the second metal, metals such as gold (Au), platinum (Pt), and silver (Ag), which may be used as a catalyst in chemical wet etching of a silicon substrate, may be used, and the first metal and the second metal may be used. Metals can deposit different kinds of metals, respectively, so that the properties of each metal can act differently as a catalyst in etching.

도 4는 제 1 금속이 증착되어 템플릿(30)의 일면에 제 1 금속박막(40)이 형성된 단면을 나타내며 증착시간이 길어지면, 개구부(60) 사이즈는 작아진다. 따라서, 증착 시간을 조절함으로써, 개구부(60)사이즈를 조절할 수 있다.4 shows a cross section in which the first metal thin film 40 is formed on one surface of the template 30 by depositing the first metal. When the deposition time is longer, the opening 60 is smaller in size. Therefore, by adjusting the deposition time, the opening 60 size can be adjusted.

도 5는 제 1 금속 및 제 2 금속이 증착되어 템플릿(30)의 일면에 다공성 다층 금속박막(50)이 형성된 단면을 나타낸다. 제 1 금속 및 제 2 금속의 증착 방법의 예로, 열증착(thermal evaporation), 플라즈마 증착(plasma sputter), 전자빔 증착(e-beam evaporation) 등을 들 수 있다. 상기 금속박막은 서로 다른 재질의 금속이 2층 이상인 다층박막을 이룬 형태도 포함한다.FIG. 5 shows a cross section in which a porous multilayer metal thin film 50 is formed on one surface of the template 30 by depositing a first metal and a second metal. Examples of the deposition method of the first metal and the second metal include thermal evaporation, plasma sputter, e-beam evaporation, and the like. The metal thin film also includes a form of a multi-layer thin film of two or more metals of different materials.

다음으로, 템플릿(30)을 제거하여 다공성 다층 금속박막(50)을 분리한다(도3, S340). 일면에 다공성 다층 금속박막(50)이 결합된 템플릿(30)을 에칭하고 상기 금속은 에칭하지 아니하는 템플릿 에칭액에 넣으면 템플릿(30)만 에칭되어 다공성 다층 금속박막(50)만 남게 된다. 만약, 템플릿이 아노다이징에 의해 생성된 다공성 알루미나라면 NaOH 수용액, KOH 수용액, H3PO4 수용액 또는 HF 수용액을 템플릿 에칭액으로 이용할 수 있으며, H3PO4 수용액 또는 HF 수용액표면에 금속이 증착된 템플릿을 띄워 템플릿만 에칭시켜 제거할 수 있다.
Next, the template 30 is removed to separate the porous multilayer metal thin film 50 (FIG. 3, S340). Etching the template 30 coupled to the porous multilayer metal thin film 50 on one side and the metal is placed in a template etching solution that is not etched so that only the template 30 is etched, leaving only the porous multilayer metal thin film 50. If the template is a porous alumina produced by anodizing, NaOH aqueous solution, KOH aqueous solution, H 3 PO 4 aqueous solution or HF aqueous solution may be used as a template etching solution, and a template in which metal is deposited on the surface of H 3 PO 4 aqueous solution or HF aqueous solution is used. It can be removed by etching away only the template.

제 1 금속 및 제 2 금속을 증착시킬 때 템플릿의 구멍 벽면에 부분적으로 증착되어 도 6에서와 같이 템플릿과 접촉되어 있던 면이 매끄럽지 못하고, 돌기와 같은 모양이 형성될 수 있다. 이러한 돌기 부분이 있는 경우 실리콘기판에 이송이 원활하지 못할 수 있으므로 이를 제거하기 위해 금속의 에칭액(예를 들면 Au의 경우 KI/I2 수용액, Ag의 경우 HNO3)에 짧은 시간(수 초) 접촉시켜 표면을 연마할 수 있다(도 3, S350). 연마과정을 거쳐 형성된 다공성 다층 금속박막(50)의 단면은 도 7에 도시되어 있다. 상술한 바와 같이 이러한 공정을 거쳐 제조한 다공성 다층 금속박막은 개구부가 나노사이즈로 작게 그리고 균일하게 단시간에 적은 비용으로 제조할 수 있으며, 개구부의 형상도 템플릿의 구멍의 단면 형상을 다양하게 하면 그에 따라 다양하게 형성 가능하다. 이러한 공정을 통해 얻은 다공성 다층 금속박막은 다양한 기판의 마스크로 활용될 수 있다.
When depositing the first metal and the second metal is partially deposited on the hole wall surface of the template, the surface in contact with the template as shown in FIG. 6 is not smooth, it may be formed like a projection. If there is such a projection, it may not be smooth to transfer to the silicon substrate, so contact with the etching solution of metal (for example, KI / I 2 aqueous solution for Au and HNO 3 for Ag) for a short time (several seconds) to remove it Surface can be polished (FIG. 3, S350). A cross section of the porous multilayer metal thin film 50 formed through the polishing process is shown in FIG. 7. As described above, the porous multilayer metal thin film manufactured through such a process can be manufactured in a small size and uniformly in a short time at a small cost, and the openings can be manufactured in various sizes. It can be formed in various ways. The porous multilayer metal thin film obtained through this process can be used as a mask of various substrates.

본 발명에 따른 실리콘 나노선 어레이 제조방법은 (a) 다공성 다층 금속박막을 준비하는 단계, (b) 상기 다공성 다층 금속박막을 실리콘 기판에 접촉시키는 단계 및 (c) 실리콘 에칭액으로 상기 실리콘 기판을 에칭시키는 단계를 포함하며 실리콘 나노선의 형상 및 결정학적 배향이 제어된 실리콘 나노선을 제조할 수 있다는 것을 특징으로 한다.The method for manufacturing a silicon nanowire array according to the present invention comprises the steps of (a) preparing a porous multilayer metal thin film, (b) contacting the porous multilayer metal thin film with a silicon substrate, and (c) etching the silicon substrate with a silicon etching solution. It is characterized in that the silicon nanowires, including the step of making and controlled the shape and crystallographic orientation of the silicon nanowires.

먼저, (a)다공성 다층 금속 박막을 준비한다(S210). 이는 다공성 다층 금속박막(50) 제조방법을 나타낸 도 3의 단계를 수행함으로써 얻을 수 있다. 이에 대한 보다 구체적인 설명은 상기의 다공성 다층 금속박막(50)의 제조방법에서 기술한 내용으로 갈음하도록 한다.
First, (a) a porous multilayer metal thin film is prepared (S210). This can be obtained by performing the step of FIG. 3, which shows a method for manufacturing the porous multilayer metal thin film 50. A more detailed description thereof will be replaced with the contents described in the method of manufacturing the porous multilayer metal thin film 50.

다음으로, (b)상기 다공성 다층 금속박막을 실리콘 기판에 접촉시킨다(S220). 상기 (b) 단계는, 상기 다공성 다층 금속박막을 이송용액 표면에 띄우는 단계, 상기 이송용액의 표면과 접하는 다공성 다층 금속박막의 일면이 상기 실리콘 기판과 맞닿도록 접촉시키는 단계 및 상기 실리콘 기판에 잔존하는 상기 이송용액을 증발시키는 단계를 포함한다.Next, (b) the porous multilayer metal thin film is contacted to the silicon substrate (S220). In the step (b), the floating of the porous multilayer metal thin film on the surface of the transport solution, the step of contacting one surface of the porous multilayer metal thin film in contact with the surface of the transport solution to abut the silicon substrate and remaining on the silicon substrate Evaporating the transfer solution.

다공성 다층 금속박막(50)을 이송용액 표면에 띄워 이송용액 표면과 접하는 다공성 다층 금속박막(50)의 일면이 실리콘 기판(70)의 일면과 맞닿도록 순차적으로 접촉시켜 실리콘 에칭액에 담지시켜 다공성 다층 금속박막(50)을 촉매로 하여 실리콘 기판을 에칭함으로써 제 1 금속 및 제2 금속이 실리콘 기판의 에칭에서 갖는 장점만을 취한 수직 정렬된 대면적의 실리콘 나노선 어레이를 제조할 수 있다. 이때, 실리콘 에칭액은 제 1 금속 및 제 2 금속으로 제조된 다공성 다층 금속박막(50)을 촉매로 하여, 실리콘을 에칭시킬 수 있는 용액으로서, H2O2 및 H2O의 혼합액에 HF 또는 NH4F 중 하나 이상을 포함하는 조성을 예로 들 수 있다. The porous multilayer metal thin film 50 is floated on the surface of the transfer solution so that one surface of the porous multilayer metal thin film 50 in contact with the surface of the transfer solution is sequentially contacted with one surface of the silicon substrate 70 to be supported on a silicon etching solution so as to be supported on the surface of the transfer solution. By etching the silicon substrate using the thin film 50 as a catalyst, it is possible to produce a vertically aligned large area silicon nanowire array that takes only the advantages that the first metal and the second metal have in etching the silicon substrate. At this time, the silicon etching solution is a solution capable of etching silicon using the porous multilayer metal thin film 50 made of the first metal and the second metal as a catalyst, H 2 O 2 And a composition including at least one of HF or NH 4 F in the mixed solution of H 2 O.

이송용액은 다공성 다층 금속박막(50)을 실리콘 기판(70)에 전사하기 위해 이용하는 친수성 용액으로, 다공성 다층 금속박막(50)은 소수성 특성을 가지고 있어 이송용액 표면에 떠있을 수 있다. 이송용액은 이후 실리콘을 에칭하는데 이용되는 실리콘 에칭액을 이용할 수도 있으며, 그 외에도 탈이온수와 같이 다공성 다층 금속박막(50)이 표면에 떠있을 수 있는 친수성 성질을 가지는 용액을 이용할 수 있다.The transfer solution is a hydrophilic solution used to transfer the porous multilayer metal thin film 50 to the silicon substrate 70. The porous multilayer metal thin film 50 has a hydrophobic property and may float on the surface of the transfer solution. The transfer solution may use a silicon etching solution used to etch silicon afterwards, and may also use a solution having hydrophilic property such that the porous multilayer metal thin film 50 may float on the surface, such as deionized water.

이때, 실리콘 기판(70)에 잔존하는 이송용액을 증발시키는 단계를 더 수행할 수 있다. 이송용액이 실리콘 에칭액인 경우 실리콘 기판(70)과 다공성 다층 금속박막(50) 사이에 잔존하는 실리콘 에칭액은 건조되는 동안 실리콘 기판(70)의 표면을 일부 에칭하여 다공성 다층 금속박막(50)이 실리콘 기판(70)에 함몰된 것처럼 다공성 다층 금속박막의 개구부(60)을 통해 실리콘 기판(70)이 부분적으로 돌출되게 할 수 있다. 이 부분이 나노선(80)의 최상단 부분이 되고, 기판과 다공성 다층 금속박막(50)의 밀착력을 향상시킬 수 있다. At this time, the step of evaporating the transfer solution remaining on the silicon substrate 70 may be further performed. When the transfer solution is a silicon etching solution, the silicon etching solution remaining between the silicon substrate 70 and the porous multilayer metal thin film 50 is partially etched from the surface of the silicon substrate 70 while the porous multilayer metal thin film 50 is silicon. The silicon substrate 70 may be partially protruded through the opening 60 of the porous multilayer metal thin film as it is recessed in the substrate 70. This portion becomes the uppermost portion of the nanowire 80 and can improve the adhesion between the substrate and the porous multilayer metal thin film 50.

이송용액이 탈이온수인 경우, 실리콘 기판(70)에 잔존하는 이송용액을 증발시키는 단계 중 실리콘 기판(70)의 부분적 에칭이 발생하지 않아 다공성 다층 금속박막(50)과 실리콘 기판(70)의 밀착력이 크지 않지만, 이후 나노선을 형성하기 위한 실리콘 에칭반응이 개시되는데 걸리는 시간이 실리콘 에칭액을 이송용액으로 이용한 경우보다 짧다는 장점이 있다.
When the transfer solution is deionized water, partial etching of the silicon substrate 70 does not occur during the evaporation of the transfer solution remaining on the silicon substrate 70, so that the adhesion force between the porous multilayer metal thin film 50 and the silicon substrate 70 is maintained. Although not large, there is an advantage that the time required to start the silicon etching reaction to form the nanowires is shorter than when the silicon etching solution is used as the transfer solution.

다음으로, (c) 실리콘 에칭액으로 상기 실리콘 기판을 에칭시킨다(S230). 다공성 다층 금속박막(50)이 표면에 이송된 실리콘 기판(70)을 실리콘 에칭액에 담지시켜 다공성 다층 금속박막(50)이 촉매로 작용하여 실리콘 기판(70)을 에칭함으로써 수직 정렬된 실리콘 나노선 어레이를 제조할 수 있다. 이때, 실리콘 에칭액은 HF, H2O2 및 H2O의 혼합액 또는 NH4F, H2O2 및 H2O의 혼합액일 수 있다. 이 단계에서 다공성 다층 금속박막(50)은 촉매로 작용하므로 반응에 직접 참여하지 않아 실리콘 기판 위에 잔존한다.Next, (c) the silicon substrate is etched with a silicon etching solution (S230). The silicon nanowire array vertically aligned by supporting the silicon substrate 70 having the porous multilayer metal thin film 50 transferred to the surface in a silicon etching solution so that the porous multilayer metal thin film 50 acts as a catalyst to etch the silicon substrate 70. Can be prepared. At this time, the silicon etching solution may be a mixture of HF, H 2 O 2 and H 2 O or a mixture of NH 4 F, H 2 O 2 and H 2 O. In this step, the porous multilayer metal thin film 50 acts as a catalyst and thus does not directly participate in the reaction and thus remains on the silicon substrate.

이송용액으로 탈이온수를 사용한 경우, 실리콘 기판(70)을 에칭시키기 이전에 다공성 다층 금속박막(50)이 표면에 이송된 실리콘 기판(70)을 무수에탄올(C2H5OH)에 담지시킴으로써 다공성 다층 금속박막(50)이 실리콘 기판(70)으로부터 분리되는 것을 방지할 수 있으며, 무수에탄올에 실리콘 에칭액을 첨가시킴으로써 다공성 다층 금속박막(50)과 접촉한 실리콘 기판(70)의 표면이 선택적으로 습식에칭되어 수직 정렬된 실리콘 나노선 어레이를 제조할 수 있다(도 9).
When deionized water is used as the transfer solution, the porous silicon substrate 70 having the porous multilayer metal thin film 50 transferred to the surface is supported on anhydrous ethanol (C 2 H 5 OH) prior to etching the silicon substrate 70. The multilayer metal thin film 50 can be prevented from being separated from the silicon substrate 70, and the surface of the silicon substrate 70 in contact with the porous multilayer metal thin film 50 is selectively wetted by adding a silicon etching solution to the anhydrous ethanol. It may be etched to produce a vertically aligned silicon nanowire array (FIG. 9).

또한, 본 발명의 일 측면에 따르면, 다공성 다층 금속박막(50)을 촉매로 하여 실리콘 기판(70)을 습식에칭하는 방법에서 실리콘 에칭액의 조성을 조절하거나 에칭온도를 조절함으로써 수직 정렬된 실리콘 나노선 어레이가 아닌 다양한 형상 및 결정학적 배향이 제어된 실리콘 나노선 어레이를 제조할 수 있다(도 16).
Further, according to an aspect of the present invention, in the method of wet etching the silicon substrate 70 using the porous multilayer metal thin film 50 as a catalyst, the silicon nanowire array vertically aligned by adjusting the composition of the silicon etching solution or adjusting the etching temperature. Silicon nanowire arrays in which various shapes and crystallographic orientations are controlled can be produced (Fig. 16).

상기 다공성 다층 금속박막(50)을 촉매로 하여 실리콘 기판(70)을 습식 에칭하는 방법에서, 상기 실리콘 에칭액은 HF, H2O2 및 H2O의 혼합액으로서, HF: H2O2: H2O = 1:x:2의 부피비를 가지는 혼합액을 사용함으로써 상기 실리콘 에칭액에 과량의 H2O2 를 첨가하여 실리콘 나노선 어레이의 표면이 다공성 구조를 갖도록 제조할 수 있다(도 10). 상기 실리콘 에칭액에서 x는 바람직하게는 0.5 이상이며, 더욱 바람직하게는 0.5 내지 1 이다.
In the method of wet etching the silicon substrate 70 using the porous multilayer metal thin film 50 as a catalyst, the silicon etching solution is a mixture of HF, H 2 O 2 and H 2 O, and HF: H 2 O 2 : H By using a mixed solution having a volume ratio of 2 O = 1: x: 2, an excess of H 2 O 2 may be added to the silicon etching solution to prepare a surface of the silicon nanowire array having a porous structure (FIG. 10). In the said silicon etching liquid, x becomes like this. Preferably it is 0.5 or more, More preferably, it is 0.5-1.

상기 다공성 다층 금속박막(50)을 촉매로 하여 실리콘 기판(70)을 습식 에칭하는 방법에서, 상기 실리콘 에칭액으로서 HF, H2O2 및 H2O의 혼합액을 사용하여 실리콘 나노선 어레이를 제조하다가 상기 혼합액 중 HF의 농도를 낮춘 혼합액을 사용하여 실리콘 나노선 어레이를 제조하면 원하는 부분에서 실리콘 나노선 어레이의 표면이 다공성 구조를 갖도록 제어하여 다공성 마디의 실리콘 나노선 어레이를 제조할 수 있다.In the method of wet etching the silicon substrate 70 using the porous multilayer metal thin film 50 as a catalyst, a silicon nanowire array is prepared using a mixture of HF, H 2 O 2 and H 2 O as the silicon etching solution. When the silicon nanowire array is manufactured using the mixed solution of which the HF concentration is lowered in the mixed solution, the silicon nanowire array of the porous node may be manufactured by controlling the surface of the silicon nanowire array to have a porous structure at a desired portion.

다공성 마디의 실리콘 나노선 어레이를 제조하는 다른 방법으로는, 상기 다공성 다층 금속박막(50)을 촉매로 하여 실리콘 기판(70)을 습식에칭하는 방법에서, 다공성 마디를 갖기를 원하는 부분의 실리콘 기판에 전압을 인가하여 실리콘 나노선 어레이의 표면이 다공성 구조를 갖도록 제어하여 다공성 마디의 실리콘 나노선 어레이를 제조할 수도 있다(도 11). 다공성 마디를 갖기를 원하는 부분에 인가되는 전압은 바람직하게는 3V 이상이며, 더욱 바람직하게는 3 내지 10V 이다.
As another method of manufacturing a silicon nanowire array of porous nodes, in the method of wet etching the silicon substrate 70 using the porous multilayer metal thin film 50 as a catalyst, the silicon substrate of the portion to which the porous node is desired The surface of the silicon nanowire array may be controlled to have a porous structure by applying a voltage to manufacture a silicon nanowire array of porous nodes (FIG. 11). The voltage applied to the portion which wants to have a porous node is preferably 3V or more, more preferably 3 to 10V.

상기 다공성 다층 금속박막(50)을 촉매로 하여 실리콘 기판(70)을 습식 에칭하는 방법에서, 상기 실리콘 에칭액을 가열한 조건에서는 수직방향으로 실리콘 나노선이 제조되지 않고 꺽인 방향으로 실리콘 나노선이 제조되어 경사진 구조의 실리콘 나노선 어레이를 제조할 수 있다(도 12). 상기 실리콘 에칭액의 가열온도는 바람직하게는 50℃ 이상이며, 더욱 바람직하게는 50 내지 70℃ 이다.
In the method of wet etching the silicon substrate 70 by using the porous multilayer metal thin film 50 as a catalyst, silicon nanowires are manufactured in a bending direction without manufacturing silicon nanowires in a vertical direction under the condition that the silicon etching solution is heated. Thus, a silicon nanowire array having an inclined structure may be manufactured (FIG. 12). The heating temperature of the said silicon etching liquid becomes like this. Preferably it is 50 degreeC or more, More preferably, it is 50-70 degreeC.

상기 다공성 다층 금속박막(50)을 촉매로 하여 실리콘 기판(70)을 습식 에칭하는 방법에서, 상기 실리콘 에칭액 성분 중 산화제로 작용하는 H2O2의 농도를 달리한 두 가지 에칭액에 번갈아 가며 에칭하면 지그재그 구조의 실리콘 나노선 어레이를 제조할 수 있다(도 13).
In the method of wet etching the silicon substrate 70 using the porous multilayer metal thin film 50 as a catalyst, etching is alternately performed to two etching liquids having different concentrations of H 2 O 2 acting as an oxidizing agent among the silicon etching liquid components. A zigzag silicon nanowire array may be manufactured (FIG. 13).

이하에서는 실시예를 통하여 본 발명을 더욱 상세히 설명하고자 한다. 다만, 이들 실시예는 오로지 본 발명을 예시하기 위한 것으로서, 본 발명의 범위가 이들 실시예에 의해 제한되는 것으로 해석되지는 않는다 할 것이다.
Hereinafter, the present invention will be described in more detail with reference to Examples. It should be understood, however, that these examples are for illustrative purposes only and are not to be construed as limiting the scope of the present invention.

실시예Example 1: 다공성 다층  1: porous multilayer 금속박막Metal thin film 제조 Produce

알루미늄의 전처리Pretreatment of aluminum

Goodfellow사의 순도 99.999% 알루미늄을 아세톤으로 세척함으로써 알루미늄 표면에 존재하는 기름 성분을 제거하였다. 탈지 공정을 거친 알루미늄은 이어 과염소산 (HClO4)과 에틸알콜 (CH3CH2OH)이 1:4의 부피비로 혼합된 용액을 전해질로 하여 30V에서 4분간 전해연마 함으로써 거울면처럼 매끈한 알루미늄 표면을 얻어냈다. 필요에 따라서는 스탬프(stamp)를 이용한 나노임프린트 공정을 통해 전해연마된 알루미늄 표면에 원하는 배열과 모양을 갖는 홈이 형성된 패턴을 제조하였다.Goodfellow's 99.999% purity aluminum was washed with acetone to remove the oil present on the aluminum surface. After degreasing, aluminum was then electropolished for 4 minutes at 30V with a solution containing a mixture of perchloric acid (HClO 4 ) and ethyl alcohol (CH 3 CH 2 OH) in a volume ratio of 1: 4. Obtained. If necessary, a pattern having grooves having a desired arrangement and shape was prepared on the electropolished aluminum surface by a nanoimprint process using a stamp.

나노 다공성 알루미나의 제조Preparation of Nanoporous Alumina

규칙적 동공배열을 갖는 나노 다공성 알루미나는 상기 방법으로 전처리된 알루미늄을 황산, 옥살산, 또는 인산을 이용한 아노다이징 공정을 통하여 제조하Nanoporous alumina having a regular pupil array is prepared by anodizing the aluminum pretreated by the above method using sulfuric acid, oxalic acid, or phosphoric acid.

였다.It was.

전해질Electrolyte 전압
(V)Voltage
(V) 구멍직경
(nm)Hole diameter
(nm) 구멍간거리
(nm)Hole distance
(nm) 구멍밀도
(pores/cm2)Hole density
(pores / cm 2 ) 0.3M H2SO4 0.3MH 2 SO 4 2525 1818 6060 3 x 1010 3 x 10 10 0.3M H2C2O4 0.3MH 2 C 2 O 4 4040 3030 105105 1 x 1010 1 x 10 10 0.3M H2C2O4 0.3MH 2 C 2 O 4 120 - 140120-140 40 - 5040-50 240 - 280240-280 ~ 109 To 10 9 1wt. % H3PO4 1wt. % H 3 PO 4 195195 180180 500500 5 x 108 5 x 10 8

금속의 증착Deposition of metal

실리콘 기판의 화학적 습식 에칭시 촉매로 사용될 수 있는 금(Au), 백금(Pt), 또는 은(Ag)에서 선택된 제 1 금속 및 제 2 금속을 상기 방법으로 얻어진 나노다공성 알루미나의 표면에 제 1 금속을 증착시킨 뒤 제 2 금속을 증착시키는 순차적인 방법으로 다층 증착시켰다. 제 1 금속 및 제 2 금속의 증착은 열증착(thermal evaporation), 플라즈마 증착(plasma sputter), 전자빔 증착(e-baem evaporation) 중 적어도 어느 하나를 통해 이루어질 수 있으며, 증착시간이 길어지면 길어질 수록 나노다공성 알루미나의 동공직경이 감소되는 특징이 있다.
The first metal and the second metal selected from gold (Au), platinum (Pt), or silver (Ag), which may be used as a catalyst in the chemical wet etching of the silicon substrate, are formed on the surface of the nanoporous alumina obtained by the above method. After the deposition, the multilayer was deposited by a sequential method of depositing a second metal. Deposition of the first metal and the second metal may be performed by at least one of thermal evaporation, plasma sputter, and e-baem evaporation, and the longer the deposition time, the longer the nano The pore diameter of porous alumina is reduced.

다공성 다층 Porous multilayer 금속박막의Metallic thin film 제조 Produce

금속이 표면에 다층으로 증착된 상기 나노다공성 알루미나를 NaOH 수용액, 또는 HF, H2O2 및 H2O의 혼합액 또는 NH4F, H2O2 및 H2O의 혼합액 위에 띄워 상온에서 나노다공성 알루미나만을 선택적으로 제거함으로써 대면적의 다공성 다층 금속박막을 제조하였다. The nanoporous alumina having the metal deposited on the surface in multiple layers is floated on a NaOH aqueous solution or a mixture of HF, H 2 O 2 and H 2 O or a mixture of NH 4 F, H 2 O 2 and H 2 O to allow nanoporosity at room temperature. A large area porous multilayer metal thin film was prepared by selectively removing only alumina.

제 1 금속으로는 빠른 에칭속도를 가지지만 에칭과정에서 구조의 붕괴를 가져오는 특성을 가진 은(Ag)을 사용하고, 제 2 금속은 느린 에칭속도를 가지지만 에칭과정에서 구조의 견고함을 보이는 금(Au)을 사용하여 두 가지 금속의 장점만을 갖는 다공성 은(Ag)/금(Au) 금속박막을 형성 하였다. As the first metal, silver (Ag), which has a fast etching rate but has a characteristic of causing collapse of the structure in the etching process, is used, and the second metal has a slow etching rate, but shows the firmness of the structure in the etching process. Gold (Au) was used to form a porous silver (Ag) / gold (Au) metal thin film having the advantages of both metals.

다공성 은(Ag)/금(Au) 금속박막을 촉매로 사용하여 실리콘 기판을 습식에칭하게 되면 금(Au) 금속박막을 촉매로 사용하여 실리콘 기판을 습식에칭할 경우 금의 견고한 기계적 특성에 의해 실리콘 나노선이 붕괴되지 않고 실리콘 나노선의 최상부와 최하부가 동일한 직경을 형성할 수 있다는 장점과 은(Ag) 금속박막을 촉매로 사용하여 실리콘 기판을 습식에칭할 경우 빠른 실리콘 에칭속도로 단시간에 대면적의 실리콘을 제조할 수 있다는 장점을 모두 취할 수 있는 효과가 있다.
When wet etching silicon substrate using porous silver (Ag) / gold (Au) metal thin film as a catalyst, when wet etching silicon substrate using gold (Au) metal thin film as a catalyst, The advantage that the nanowires do not collapse and the top and bottom of the silicon nanowires can have the same diameter, and when wet etching a silicon substrate using a silver (Ag) metal thin film as a catalyst, a large area in a short time with a fast silicon etching rate There is an effect that can take all the advantages of being able to manufacture silicon.

상기 방법에 의해 제조된 다공성 은(Ag)/금(Au) 금속박막을 에칭하고자 하는 실리콘 기판 표면에 이송(transfer)시킨 후, 실리콘 기판과 다공성 은(Ag)/금(Au) 금속박막 계면에 잔존하는 용액을 증발시켰다. 나노다공성 알루미나를 제거하는 용액이 실리콘 에칭액과 동일한 경우, 용액의 증발과정에서 다공성 은(Ag)/금(Au) 금속박막과 접촉하고 있는 실리콘 표면은 에칭이 이루어지며, 이로 인하여 다공성 은(Ag)/금(Au) 금속박막의 메쉬로 실리콘 나노선이 일부 돌출되어 아래 기술한 실리콘의 에칭과정에서 실리콘 기판과 다공성 은(Ag)/금(Au) 금속박막이 서로 분리되지 않고 물리적으로 잘 결속된다. After the porous silver (Ag) / gold (Au) metal thin film prepared by the method is transferred to the surface of the silicon substrate to be etched, the silicon substrate and the porous silver (Ag) / gold (Au) metal thin film interface The remaining solution was evaporated. If the solution for removing the nanoporous alumina is the same as the silicon etching solution, the silicon surface in contact with the porous silver (Ag) / gold (Au) metal thin film is etched during the evaporation of the solution, thereby causing the porous silver (Ag) The silicon nanowires partially protrude into the mesh of the gold (Au) metal thin film so that the silicon substrate and the porous silver (Au) and gold (Au) metal thin film are physically bound well without being separated from each other during the etching of silicon described below. .

반면, NaOH수용액으로 나노다공성 알루미나를 제거하는 경우, NaOH 수용액에 띄워져 있는 다공성 은(Ag)/금(Au) 금속박막은 슬라이드 글라스를 이용하여 탈이온수 표면에 이송시킴으로써 다공성 은(Ag)/금(Au) 금속박막 하부에 잔존하는 NaOH수용액을 제거하였다. 탈이온수 표면에 띄워져 있는 다공성 은(Ag)/금(Au) 금속박막을 에칭하고자 하는 실리콘 기판 표면에 이송시킨 후, 실리콘 기판과 다공성 은(Ag)/금(Au) 금속박막 계면에 잔존하는 탈이온수를 증발시켰다. 그런 다음, 에칭을 통한 실리콘 나노선 어레이 제조에 앞서 얻어진 시편을 무수에탄올에 담지시켰다.
On the other hand, in the case of removing the nanoporous alumina with an aqueous NaOH solution, the porous silver (Ag) / gold (Au) metal thin film floated in the NaOH aqueous solution is transferred to the surface of the deionized water by using a slide glass. (Au) The aqueous NaOH solution remaining under the metal thin film was removed. After the porous silver (Ag) / gold (Au) metal thin film floated on the surface of the deionized water is transferred to the surface of the silicon substrate to be etched, remaining on the silicon substrate and the porous silver (Ag) / gold (Au) metal thin film interface Deionized water was evaporated. Then, the specimen obtained prior to the fabrication of the silicon nanowire array by etching was supported on anhydrous ethanol.

실시예Example 2: 수직 정렬된 실리콘  2: vertically aligned silicone 나노선Narrow 어레이 제조 Array manufacturing

실시예 1로부터 얻어진 다공성 금속 박막의 표면에 위치된 실리콘 기판을 실리콘 에칭액으로서, HF, H2O2 및 H2O의 혼합액에 담지시켜 에칭시켜 수직 정렬된 실리콘 나노선 어레이를 제조하였다(도 9).
The silicon substrate located on the surface of the porous metal thin film obtained in Example 1 was etched by supporting it in a mixed solution of HF, H 2 O 2 and H 2 O as a silicon etching solution to prepare a vertically aligned silicon nanowire array (FIG. 9). ).

실시예Example 3: 다공성 구조의 실리콘  3: silicon of porous structure 나노선Narrow 어레이 제조 Array manufacturing

실시예 1로부터 얻어진 다공성 금속 박막의 표면에 위치된 실리콘 기판을 실리콘 에칭액으로서, HF: H2O2: H2O = 1:x:2의 부피비를 갖는 혼합액에 담지시시켜 에칭시켰다. 이 때 x가 0.7인 혼합액을 사용하여 실리콘 나노선 어레이의 표면에 다공성 구조를 형성하였다(도 10).
The silicon substrate located on the surface of the porous metal thin film obtained in Example 1 was etched by supporting it in a mixed solution having a volume ratio of HF: H 2 O 2 : H 2 O = 1: x: 2 as a silicon etching solution. At this time, a porous structure was formed on the surface of the silicon nanowire array using a mixed solution having x of 0.7 (FIG. 10).

실시예Example 4: 다공성 마디 구조의 실리콘  4: silicon with porous node structure 나노선Narrow 어레이 제조 Array manufacturing

실시예 1로부터 얻어진 다공성 금속 박막의 표면에 위치된 실리콘 기판을 실리콘 에칭액으로서, HF: H2O2: H2O = 1:0.1:2의 부피비를 갖는 혼합액에 담지시켜 에칭시켰다. 그 다음 실리콘 에칭액을 HF: H2O2: H2O = 0.1:0.1:2의 부피비를 갖는 혼합액으로 변환하여 에칭시켰다. 상기 과정을 반복하여 실행하였더니 HF: H2O2: H2O = 1:0.1:2의 부피비를 갖는 혼합액으로 에칭시킨 부분에 다공성 구조가 형성되었다. The silicon substrate located on the surface of the porous metal thin film obtained in Example 1 was etched by supporting it in a mixed solution having a volume ratio of HF: H 2 O 2 : H 2 O = 1: 0.1: 2 as a silicon etching solution. The silicon etching solution was then etched by converting it into a mixed solution having a volume ratio of HF: H 2 O 2 : H 2 O = 0.1: 0.1: 2. When the process was repeated, a porous structure was formed on the portion etched with a mixed solution having a volume ratio of HF: H 2 O 2 : H 2 O = 1: 0.1: 2.

다른 방법으로는 실시예 1로부터 얻어진 다공성 금속 박막의 표면에 위치된 실리콘 기판을 실리콘 에칭액으로서, HF: H2O2: H2O = 0.1:0.1:2의 부피비를 갖는 혼합액에 담지시켜 에칭시켰다 . 이 때 실리콘 기판에 5V의 전압을 가해주었더니 전압이 인가된 부분의 실리콘 나노선 어레이의 표면에 다공성 구조가 형성되었다(도 11).
Alternatively, the silicon substrate located on the surface of the porous metal thin film obtained in Example 1 was etched by supporting it as a silicon etching solution in a mixed solution having a volume ratio of HF: H 2 O 2 : H 2 O = 0.1: 0.1: 2. . At this time, when a voltage of 5V was applied to the silicon substrate, a porous structure was formed on the surface of the silicon nanowire array in the portion where the voltage was applied (FIG. 11).

실시예Example 5: 경사진 구조의 실리콘  5: silicon with inclined structure 나노선Narrow 어레이 제조 Array manufacturing

실리콘 에칭액으로서 HF: H2O2: H2O = 1:0.1:0.1의 부피비를 갖는 혼합액을 60℃로 가열했다. 그 다음 실시예 1로부터 얻어진 다공성 금속 박막의 표면에 위치된 실리콘 기판을 상기 혼합액에 담지시켜 에칭시켰더니 꺽인 방향으로 실리콘 나노선이 제조되었다(도 12).
As the silicon etching solution HF: H 2 O 2: H 2 O = 1: 0.1: 0.1 and heated the mixture having a volume ratio of a 60 ℃. Then, the silicon substrate located on the surface of the porous metal thin film obtained in Example 1 was etched by supporting the mixed solution. Silicon nanowires were prepared in the bending direction (FIG. 12).

실시예Example 6: 지그재그 구조의 실리콘  6: zigzag structure silicon 나노선Narrow 어레이 제조 Array manufacturing

실시예 1로부터 얻어진 다공성 금속 박막의 표면에 위치된 실리콘 기판을 실리콘 에칭액으로서, HF: H2O2: H2O = 1:0.01:2의 부피비를 갖는 혼합액에 담지시켜 에칭시켰다. 그 다음 실리콘 에칭액을 HF: H2O2: H2O = 1:0.1:2의 부피비를 갖는 혼합액으로 변환하여 에칭시켰다. 상기 과정을 반복하였더니 지그재그 구조를 갖는 실리콘 나노선 어레이가 제조되었다(도 13).
The silicon substrate located on the surface of the porous metal thin film obtained in Example 1 was etched by supporting it in a mixed solution having a volume ratio of HF: H 2 O 2 : H 2 O = 1: 0.01: 2 as a silicon etching solution. The silicon etching solution was then etched by converting it into a mixed solution having a volume ratio of HF: H 2 O 2 : H 2 O = 1: 0.1: 2. The above process was repeated to produce a silicon nanowire array having a zigzag structure (FIG. 13).

이상으로 본 발명 내용의 특정한 부분을 상세히 기술하였는 바, 당업계의 통상의 지식을 가진 자에게 있어서, 이러한 구체적 기술은 단지 바람직한 실시 양태일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서 본 발명의 실질적인 범위는 첨부된 청구항들과 그것들의 등가물에 의하여 정의된다고 할 것이다.
While the present invention has been particularly shown and described with reference to specific embodiments thereof, those skilled in the art will appreciate that such specific embodiments are merely preferred embodiments and that the scope of the present invention is not limited thereby. something to do. It is therefore intended that the scope of the invention be defined by the claims appended hereto and their equivalents.

10 : 템플릿에 형성된 구멍
30 : 템플릿
40 : 다공성 제 1 금속박막
50 : 다공성 다층 금속박막
60 : 다공성 다층 금속박막 개구부
70 : 실리콘기판
80 : 실리콘 나노선10: hole formed in the template
30: template
40: porous first metal thin film
50: porous multilayer metal thin film
60: porous multilayer metal thin film opening
70: silicon substrate
80 silicon nanowires

Claims (18)

(a) 다공성 다층 금속박막을 준비하는 단계;
(b) 상기 다공성 다층 금속박막을 실리콘 기판에 접촉시키는 단계; 및
(c) 실리콘 에칭액으로 상기 실리콘 기판을 에칭시키는 단계;
를 포함하는 실리콘 나노선 어레이 제조방법.
(a) preparing a porous multilayer metal thin film;
(b) contacting the porous multilayer metal thin film to a silicon substrate; And
(c) etching the silicon substrate with a silicon etchant;
Silicon nanowire array manufacturing method comprising a.
제 1항에 있어서,
상기 (a) 단계는,
일면에 복수의 구멍이 형성된 템플릿을 제공하는 단계;
상기 템플릿의 일면에 제 1 금속을 증착시키는 단계;
상기 제 1 금속 상에 제 2 금속을 증착시키는 단계; 및
템플릿 에칭액으로 상기 템플릿만을 에칭시키는 단계;
를 포함하여 이루어지는 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 1,
The step (a)
Providing a template having a plurality of holes formed on one surface thereof;
Depositing a first metal on one surface of the template;
Depositing a second metal on the first metal; And
Etching only the template with a template etchant;
Silicon nanowire array manufacturing method comprising a.
제 2항에 있어서,
상기 템플릿 일면의 구멍의 단면은 원형, 타원형, 정사각형, 직사각형 및 정다각형으로 이루어지는 군으로부터 선택되는 적어도 어느 하나의 형상인 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 2,
The cross section of the hole on one side of the template is a silicon nanowire array manufacturing method, characterized in that at least one shape selected from the group consisting of circular, oval, square, rectangular and regular polygon.
제 2항에 있어서,
상기 템플릿의 재질은 알루미나이고,
상기 템플릿 일면의 구멍은 알루미늄 아노다이징(anodizing)방법으로 형성된 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 2,
The material of the template is alumina,
The hole on one side of the template is a silicon nanowire array manufacturing method, characterized in that formed by the anodizing (anodizing) method.
제 2항에 있어서,
상기 템플릿만을 에칭시키는 단계 이후에 상기 다공성 다층 금속박막의 표면이 매끄럽게 되도록 상기 다공성 다층 금속박막의 표면을 연마하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 2,
And polishing the surface of the porous multilayer metal thin film so as to smooth the surface of the porous multilayer metal thin film after etching only the template.
제 2항에 있어서,
상기 제 1 금속 및 상기 제 2 금속은 서로 다른 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 2,
And the first metal and the second metal are different from each other.
제 1항에 있어서,
상기 (b) 단계는,
상기 다공성 다층 금속박막을 이송용액 표면에 띄우는 단계;
상기 이송용액의 표면과 접하는 다공성 다층 금속박막의 일면이 상기 실리콘 기판과 맞닿도록 접촉시키는 단계; 및
상기 실리콘 기판에 잔존하는 상기 이송용액을 증발시키는 단계;
를 포함하여 이루어지는 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 1,
The step (b)
Floating the porous multilayer metal thin film on a surface of a transfer solution;
Contacting one surface of the porous multilayer metal thin film in contact with the surface of the transfer solution to be in contact with the silicon substrate; And
Evaporating the transfer solution remaining on the silicon substrate;
Silicon nanowire array manufacturing method comprising a.
제 7 항에 있어서,
상기 이송용액은 상기 실리콘 에칭액과 동일한 성분이고,
상기 실리콘 기판에 잔존하는 상기 이송용액을 증발시키는 단계는
상기 다공성 다층 금속박막과 접촉한 부분에서 상기 이송용액에 의해 실리콘 기판이 일부 에칭되어 상기 다공성 다층 금속박막과 상기 실리콘 기판이 밀착되는 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 7, wherein
The transfer solution is the same component as the silicon etching solution,
Evaporating the transfer solution remaining on the silicon substrate
And a silicon substrate is partially etched by the transfer solution in contact with the porous multilayer metal thin film so that the porous multilayer metal thin film is in close contact with the silicon substrate.
제 7항에 있어서,
상기 이송용액은 탈이온수 이고,
상기 실리콘 기판에 잔존하는 상기 이송용액을 증발시키는 단계 이후에,
상기 다공성 다층 금속박막이 이송된 실리콘 기판을 무수에탄올(C2H5OH)에 담지시키는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
8. The method of claim 7,
The transfer solution is deionized water,
After evaporating the transfer solution remaining on the silicon substrate,
The method of manufacturing a silicon nanowire array, characterized in that further comprising the step of supporting the silicon substrate transferred to the porous multilayer metal thin film in anhydrous ethanol (C 2 H 5 OH).
제 1항에 있어서,
상기 (c) 단계는 상기 실리콘 에칭액에서 다공성 다층 금속박막이 촉매로 작용하여 상기 실리콘 기판을 습식에칭하여 나노선을 형성하는 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 1,
The step (c) is a silicon nanowire array manufacturing method, characterized in that the porous multilayer metal thin film in the silicon etching solution as a catalyst to wet etching the silicon substrate to form a nanowire.
제 1항에 있어서,
상기 실리콘 에칭액은 HF, H2O2 및 H2O의 혼합액 또는 NH4F, H2O2 및 H2O의 혼합액인 것을 특징으로하는 실리콘 나노선 어레이 제조방법.
The method of claim 1,
The silicon etching solution is a silicon nanowire array manufacturing method characterized in that the mixture of HF, H 2 O 2 and H 2 O or a mixture of NH 4 F, H 2 O 2 and H 2 O.
제 1항에 있어서,
상기 (c) 단계에서,
상기 실리콘 에칭액은 HF, H2O2 및 H2O의 혼합액으로서,
HF: H2O2: H2O = 1:x:2(여기서 x는 0.5 이상)의 부피비를 가지는 혼합액을 사용하여 실리콘 나노선이 다공성 구조를 형성하는 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 1,
In the step (c)
The silicon etching solution is a mixture of HF, H 2 O 2 and H 2 O,
HF: H 2 O 2 : H 2 O = 1: x: 2 (where x is 0.5 or more) using a mixed solution having a volume ratio of silicon nanowires to form a porous structure, characterized in that for forming a porous structure .
제 1항에 있어서,
상기 (c) 단계에서
상기 실리콘 에칭액은 HF, H2O2 및 H2O의 혼합액이며,
상기 혼합액으로 에칭시킨 후 상기 혼합액 중 HF의 농도를 낮춘 혼합액으로 추가적으로 에칭시켜 실리콘 나노선이 다공성 구조의 마디를 형성하는 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 1,
In the step (c)
The silicon etching solution is a mixture of HF, H 2 O 2 and H 2 O,
After the etching with the mixed solution, the silicon nanowire array manufacturing method, characterized in that the silicon nanowires to form a node of the porous structure by further etching with the mixed solution lowering the concentration of HF in the mixed solution.
제 1항에 있어서,
상기 (c) 단계에서 실리콘 기판에 전압을 인가하여 상기 전압이 인가된 부분의 실리콘 나노선이 다공성 구조를 가져 실리콘 나노선이 다공성 구조의 마디를 형성하는 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 1,
In the step (c) by applying a voltage to the silicon substrate silicon nanowire array manufacturing method, characterized in that the silicon nanowires of the portion to which the voltage is applied has a porous structure to form a node of the porous structure.
제 1항에 있어서,
상기 (c) 단계에서 가열된 실리콘 에칭액을 사용하여 실리콘 나노선이 경사진 구조를 형성하는 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 1,
Using the silicon etching solution heated in the step (c) Method for producing a silicon nanowire array, characterized in that the silicon nanowires form an inclined structure.
제 1항에 있어서,
상기 (c) 단계에서 H2O2의 농도가 다른 실리콘 에칭액에 번갈아 에칭함으로써 실리콘 나노선이 지그재그 구조를 형성하는 것을 특징으로 하는 실리콘 나노선 어레이 제조방법.
The method of claim 1,
In the step (c) by alternately etching the silicon etching solution with a different concentration of H 2 O 2 Method of manufacturing a silicon nanowire array, characterized in that the silicon nanowires form a zigzag structure.
삭제delete 삭제delete
KR1020100081366A 2009-09-03 2010-08-23 Manufacturing method of silicon nanowires array using porous multilayer metal film KR101220522B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100081366A KR101220522B1 (en) 2010-08-23 2010-08-23 Manufacturing method of silicon nanowires array using porous multilayer metal film
PCT/KR2010/005990 WO2011028054A2 (en) 2009-09-03 2010-09-03 Production method for a silicon nanowire array using a porous metal thin film
US13/394,093 US20120168713A1 (en) 2009-09-03 2010-09-03 Method for manufacturing a silicon nanowire array using a porous metal film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100081366A KR101220522B1 (en) 2010-08-23 2010-08-23 Manufacturing method of silicon nanowires array using porous multilayer metal film

Publications (2)

Publication Number Publication Date
KR20120018499A KR20120018499A (en) 2012-03-05
KR101220522B1 true KR101220522B1 (en) 2013-01-18

Family

ID=46127735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100081366A KR101220522B1 (en) 2009-09-03 2010-08-23 Manufacturing method of silicon nanowires array using porous multilayer metal film

Country Status (1)

Country Link
KR (1) KR101220522B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160026663A (en) * 2014-08-29 2016-03-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor structure with contact over source/drain structure and method for forming the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015012516A1 (en) * 2013-07-22 2015-01-29 광주과학기술원 Method of manufacturing silicon nanowire array

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ming-Liang Zhang et al. J. Phys. Chem. C. 2008, Vol. 112, pp. 4444-4450 *
Ming-Liang Zhang et al. J. Phys. Chem. C. 2008, Vol. 112, pp. 4444-4450*

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160026663A (en) * 2014-08-29 2016-03-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor structure with contact over source/drain structure and method for forming the same
US10056472B2 (en) 2014-08-29 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor structure with contact over source/drain structure
US10854736B2 (en) 2014-08-29 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure with contact over source/drain structure
US11600716B2 (en) 2014-08-29 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor structure with contact over source/drain structure

Also Published As

Publication number Publication date
KR20120018499A (en) 2012-03-05

Similar Documents

Publication Publication Date Title
TWI472477B (en) Silicon nanostructures and method for producing the same and application thereof
US20120168713A1 (en) Method for manufacturing a silicon nanowire array using a porous metal film
KR101332422B1 (en) Templated electrochemical growth of single-crystal Cu2O nanowire arrays
JP2006510229A (en) Self-organized nanopore arrays with controlled symmetry and order
TW201302600A (en) Method for fabricating silicon nanowire arrays
KR101191981B1 (en) semiconductor nanowires array and manufacturing method thereof
KR101827656B1 (en) Method of manufacturing silicon nanowire array
US20190314766A1 (en) Formation of Diamond Membranes
KR100852628B1 (en) Fabrication method of thin film transistor using 1 Dimensional nano-wire channel
KR101220522B1 (en) Manufacturing method of silicon nanowires array using porous multilayer metal film
US20140030873A1 (en) Method for fabricating patterned silicon nanowire array and silicon microstructure
ai Hu et al. Template preparation of high-density, and large-area Ag nanowire array by acetaldehyde reduction
Chen et al. Silicon carbide nano-via arrays fabricated by double-sided metal-assisted photochemical etching
CN102157371B (en) Method for producing monocrystalline silicon nanometer structure
JP6391716B2 (en) Fabrication process of large area vertically aligned gallium arsenide semiconductor nanowire arrays
Liu et al. Anisotropic characteristics and morphological control of silicon nanowires fabricated by metal-assisted chemical etching
US9691849B2 (en) Ultra-long silicon nanostructures, and methods of forming and transferring the same
RU2526066C1 (en) Method of obtaining thread-like nanocrystals of semiconductors
Asoh et al. Pt–Pd-embedded silicon microwell arrays
JP4637920B2 (en) Porous silicon and method for producing the same
CN114620675A (en) Preparation method and application of multidimensional patterning silicon-based nanograss
KR101313176B1 (en) Continuous Mass Production Method of Semiconductor Nanowires with Controlled Lengths
KR20130130336A (en) Silica nano structure, method of fabricating the same and etching mask using the same
RU2433502C1 (en) Method of producing silicon channel matrix
KR20170135364A (en) Manufacturing method of Nanowire Array

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171213

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee