KR101173913B1 - Apparatus for hybrid multilevel inverter and method for inverting thereof - Google Patents
Apparatus for hybrid multilevel inverter and method for inverting thereof Download PDFInfo
- Publication number
- KR101173913B1 KR101173913B1 KR1020110059220A KR20110059220A KR101173913B1 KR 101173913 B1 KR101173913 B1 KR 101173913B1 KR 1020110059220 A KR1020110059220 A KR 1020110059220A KR 20110059220 A KR20110059220 A KR 20110059220A KR 101173913 B1 KR101173913 B1 KR 101173913B1
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- unit
- output
- level
- full bridge
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
Description
본 발명은 3레벨과 5레벨의 인버터를 이용해 5 ~ 15레벨의 출력전압값을 형성하는, 혼합형 멀티레벨 인버터장치에 관한 것이다.
The present invention relates to a hybrid multi-level inverter device for forming output voltage values of 5 to 15 levels by using inverters of three and five levels.
출력전압에 다수의 레벨 형성이 용이한 멀티레벨 인버터는 낮은 스위칭 주파수로도 사인파에 가까운 양질의 출력전압 파형을 생성할 수 있다. 이러한 관점에서 볼 때 적은 수의 회로 소자를 이용하여 출력 전압 레벨을 가능한 많이 형성하는 것이 멀티레벨 인버터의 회로 디자인에 있어 중요한 요소 중 하나이다. Multilevel inverters, which are easy to form multiple levels of output voltage, can generate high-quality output voltage waveforms close to sine waves even at low switching frequencies. From this point of view, forming as many output voltage levels as possible using fewer circuit elements is one of the important factors in the circuit design of a multilevel inverter.
멀티레벨 인버터의 종류 중 Cascaded H-bridge cell 방식은 적은 소자 수를 이용해 출력전압 레벨 수를 증가시키기 위해 가장 유용한 방식으로 알려져 있으며 이를 기반으로 출력전압 레벨 수를 증가시킨 다양한 멀티레벨 인버터가 소개되고 있다. Cascaded H-bridge cell method is one of the most useful methods to increase the number of output voltage levels using a small number of devices. Based on this, various multilevel inverters have been introduced. .
최근 3 n 승비의 권선비를 갖는 다단변압기를 이용한 멀티레벨 인버터는 출력전압 레벨 수를 증가시키기 위한 매우 유용한 방식이다. 기존 Cascaded H-bridge 방식은 독립된 입력전원을 필요로 하나 이 방식은 단일 입력전압원만으로 출력전압 레벨 수를 증가시킬 수 있는 장점을 가진다. Recently, a multilevel inverter using a multistage transformer having a turns ratio of 3 n ratio is a very useful way to increase the number of output voltage levels. The existing cascaded H-bridge method requires independent input power, but this method has the advantage of increasing the number of output voltage levels with only a single input voltage source.
또한 다단으로 결합된 변압기들의 누설 인덕턴스에 따른 필터링 효과까지 있어 양질의 출력전압 형성이 가능하다. 다단 변압기 적용 방식 중 공통암을 이용하여 스위칭 소자수를 보다 저감 시킬 수 있는 방식이 연구되었다. In addition, the filtering effect of the leakage inductance of the transformers coupled in multiple stages enables high quality output voltage. Among the multi-stage transformer application methods, the method of reducing the number of switching elements by using common arm was studied.
이는 동일 출력전압 레벨 형성시 한 암을 공통으로 사용함으로써 사용되는 스위칭 소자 수를 저감시킬 수 있지만 공통암의 전류 스트레스가 증가하는 문제를 발생시킨다. This reduces the number of switching elements used by using one arm in common when forming the same output voltage level, but causes a problem of increasing current stress of the common arm.
또한 다단 변압기 사용 대수를 저감하는 대신 PWM 방식을 추가하는 멀티레벨 인버터가 소개되었다. 그러나 높은 스위칭 주파수로 인한 스위칭 손실 발생은 단점으로 지적된다. In addition, instead of reducing the number of multistage transformers used, a multilevel inverter was introduced that adds a PWM scheme. However, the occurrence of switching losses due to the high switching frequency is pointed out as a disadvantage.
상기에 언급된 멀티레벨 인버터들은 적은 소자수로 다수의 출력전압 레벨 수를 증가시킬 수 있는 효과적인 방법이지만 공통적으로 변압기를 채용하게 되어 변압기 자체의 전력변환 손실, 저주파 변압기로 인한 전체 시스템 부피의 증가 문제를 발생시킨다. 무엇보다도 저주파 변압기를 채용하는 방식은 주파수 제어가 필요한 전동기 구동용 인버터로 사용하기에는 곤란하므로 그 응용에 한계가 있는 문제점이 있다.
Multi-level inverters mentioned above are an effective way to increase the number of output voltage levels with a small number of elements, but common transformers are used to reduce the power conversion loss of the transformer itself and increase the overall system volume due to the low frequency transformer. Generates. Above all, the method employing the low frequency transformer has a problem in that its application is limited because it is difficult to use as an inverter for driving a motor requiring frequency control.
본 발명의 목적은 3레벨과 5레벨의 인버터를 이용해 5 ~ 15레벨의 출력전압값을 형성하여 선형적인 출력값을 얻을 수 있는, 혼합형 멀티레벨 인버터장치를 제공하는데 있다.An object of the present invention is to provide a mixed multi-level inverter device that can obtain a linear output value by forming an output voltage value of 5 to 15 levels by using a three-level and five-level inverter.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the particular embodiments that are described. It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not restrictive of the invention, There will be.
상기의 목적을 달성하기 위한 본 발명에 따른 혼합형 멀티레벨 인버터장치는, 풀브리지부에 전원을 인가하는 제1 전원와, 혼합 브리지부에 연결되어 후단으로 전원을 인가하는 제2 전원와, 상기 혼합 브리지부에 연결되어 브리지회로를 통해 후단으로 전원을 인가하는 제3 전원와, 상기 제1 전원에서 입력되는 전압을 통해 동작되어 사인파 형상으로 3레벨의 전압값이 출력되는 풀브리지부와, 상기 제2,3 전원의 전압으로 동작되며, 브리지회로를 통해 전압의 인가 경로가 변환되어 사인파 형상으로 5레벨의 전압값이 출력되는 혼합 브리지부와, 상기 제1,2,3 전원부와 연결되어 제어신호를 통해 외부에서 인가되는 전원의 전압을 제어함으로 인해 상기 풀브리지부와 혼합 브리지부에서 출력되는 전체적인 출력값의 전압레벨을 조정하고, 상기 풀브리지부와 상기 혼합 브리지부의 스위치를 제어하는 제어부를 특징으로 한다.In order to achieve the above object, a mixed multi-level inverter device according to the present invention includes a first power supply for supplying power to a full bridge part, a second power supply connected to the mixed bridge part to supply power to a rear end, and the mixed bridge part. A third power supply connected to a third power supply for supplying power to a rear end through a bridge circuit, a full bridge unit operating through a voltage input from the first power supply and outputting a three-level voltage value in a sinusoidal shape; It is operated by the voltage of the power supply, the mixed bridge unit for converting the voltage application path through the bridge circuit to output a five-level voltage value in the form of a sine wave, and is connected to the first, second, and third power supply unit through a control signal By controlling the voltage of the power applied from the voltage adjustment of the overall output value output from the full bridge unit and the mixed bridge unit, and the full bridge unit and A control unit for controlling the switch of the mixed bridge unit.
상기 풀브리지부는 직렬로 연결되는 제1 스위치와 제2 스위치와, 상기 제1 스위치와 제2 스위치와 병렬로 연결되는 제3 스위치와 제4 스위치를 포함한다.The full bridge part includes a first switch and a second switch connected in series, and a third switch and a fourth switch connected in parallel with the first switch and the second switch.
상기 혼합 브리지부는 전원을 정류하는 브리지회로와, 상기 브리지회로와 중점이 연결되며, 상기 전원부의 양단에 직렬로 연결되는 제5 스위치와 제6 스위치와, 상기 제5 스위치와 제6 스위치와 병렬로 연결되는 제7 스위치와 제8 스위치를 포함한다.The mixed bridge part includes a bridge circuit for rectifying power, a bridge circuit and a midpoint connected thereto, and a fifth switch and a sixth switch connected in series to both ends of the power supply part, and in parallel with the fifth switch and the sixth switch. And a seventh switch and an eighth switch to be connected.
상기 풀브리지부와 상기 혼합 브리지부는 입력되는 전압에 따라 출력되는 출력 전압의 레벨은 5 ~ 15레벨로 이루어진다.The level of the output voltage is 5 to 15 levels depending on the input voltage of the full bridge portion and the mixed bridge portion.
상기의 목적을 달성하기 위한 본 발명에 따른 혼합형 멀티레벨 인버터장치를 이용한 인버팅방법은 입력부를 통해 제어부에 설정값을 입력 저장하는 단계와, 상기 제어부에 설정된 설정값을 풀브리지부와 혼합 브리지부의 전원부에 인가하는 단계와, 상기 풀브리지부와 혼합 브리지부의 스위치를 스위칭 함수를 통해 스위칭되어 상기 풀브리지부와 혼합 브리지부의 출력단에서 결과값을 출력하는 단계를 특징으로 한다.Inverting method using a hybrid multi-level inverter device according to the present invention for achieving the above object is the step of inputting and storing the setting value to the control unit through the input unit, and the set value set in the control unit full bridge unit and mixed bridge unit Applying to a power supply unit; and switching a switch of the full bridge unit and the mixed bridge unit through a switching function to output a result value at an output terminal of the full bridge unit and the mixed bridge unit.
상기 결과값은 아래 수학식 1을 이용하여 계산할 수 있다.
The result value may be calculated using Equation 1 below.
본 발명은 3레벨과 5레벨 인버터를 혼합하여 최대 15레벨의 출력전압레벨값을 얻을수 있으므로, 간단한 구성으로 출력되는 전압레벨의 효율이 향상되는 이점이 있다.
According to the present invention, since the output voltage level value of the maximum 15 levels can be obtained by mixing the three-level and five-level inverters, the efficiency of the output voltage level can be improved with a simple configuration.
도 1은 본 발명에 따른 혼합형 멀티레벨 인버터장치의 구성도이다.
도 2는 본 발명에 따른 혼합형 멀티레벨 인버터장치를 이용한 인버팅방법을 나타낸 순서도이다.
도 3은 본 발명에 따른 혼합형 멀티레벨 인버터장치의 구성을 통해 7레벨의 출력접압을 시뮬레이션(Vx는 풀브리지부의 출력, Vy는 혼합 브리지부의 출력, Vout는 풀브리지부와 혼합 브리지부에서 최종 출력되는 출력전압값)한 그래프이다.
도 4는 본 발명에 따른 혼합형 멀티레벨 인버터장치의 구성을 통해 11레벨의 출력접압을 시뮬레이션(Vx는 풀브리지부의 출력, Vy는 혼합 브리지부의 출력, Vout는 풀브리지부와 혼합 브리지부에서 최종 출력되는 출력전압값)한 그래프이다.
도 5는 본 발명에 따른 혼합형 멀티레벨 인버터장치의 구성을 통해 15레벨의 출력접압을 시뮬레이션(Vx는 풀브리지부의 출력, Vy는 혼합 브리지부의 출력, Vout는 풀브리지부와 혼합 브리지부에서 최종 출력되는 출력전압값)한 그래프이다.1 is a block diagram of a hybrid multi-level inverter device according to the present invention.
2 is a flowchart illustrating an inverting method using a hybrid multilevel inverter device according to the present invention.
3 is a simulation of the seven-level output voltage through the configuration of the hybrid multi-level inverter device according to the present invention (Vx is the output of the full bridge, Vy is the output of the mixed bridge, Vout is the final output from the full bridge and the mixed bridge) Output voltage value).
4 is a simulation of the output voltage of 11 levels through the configuration of the hybrid multi-level inverter device according to the present invention (Vx is the output of the full bridge, Vy is the output of the mixed bridge, Vout is the final output from the full bridge and the mixed bridge) Output voltage value).
5 is a simulation of the output voltage of 15 levels through the configuration of the hybrid multi-level inverter device according to the present invention (Vx is the output of the full bridge, Vy is the output of the mixed bridge, Vout is the final output from the full bridge and the mixed bridge) Output voltage value).
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 도면들 중 동일한 구성요소들은 가능한 어느 곳에서든지 동일한 부호로 표시한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like elements in the figures are denoted by the same reference numerals wherever possible. In addition, detailed descriptions of well-known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.
도 1은 본 발명에 따른 혼합형 멀티레벨 인버터장치의 구성도이다.1 is a block diagram of a hybrid multi-level inverter device according to the present invention.
본 발명의 혼합형 멀티레벨 인버터를 도 1을 참조하여 설명하면, 풀브리지부에 전원을 인가하는 제1 전원(n1)과, 혼합 브리지부에 연결되어 후단으로 전원을 인가하는 제2 전원(n2)과, 혼합 브리지부에 연결되어 브리지회로를 통해 후단으로 전원을 인가하는 제3 전원(n3)과, 풀브리지부와, 혼합브리지부 및 제어부(10)를 포함하여 구성된다.Referring to FIG. 1, a mixed multi-level inverter of the present invention will be described with reference to FIG. 1, a first power source n1 for supplying power to a full bridge unit, and a second power source n2 connected to the mixed bridge unit for power supply to a rear stage. And a third power source n3 connected to the mixed bridge unit and applying power to the rear stage through the bridge circuit, a full bridge unit, a mixed bridge unit, and a
풀브리지부는 사인파 형상으로 3레벨의 출력값을 출력한다. 이러한 상기 풀브리지부는 직렬로 연결되는 제1 스위치(Q11)와 제2 스위치(Q12)와, 상기 제1 스위치(Q11)와 제2 스위치(Q12)와 병렬로 연결되는 제3 스위치(Q13)와 제4 스위치(Q14)를 포함한다.The full bridge section outputs three levels of output values in a sinusoidal shape. The full bridge part may include a first switch Q11 and a second switch Q12 connected in series, and a third switch Q13 connected in parallel with the first switch Q11 and the second switch Q12. A fourth switch Q14 is included.
상기 풀브리지부는 제어부(10)와 연결되어 제어부(10)의 제어신호에 따라 전압이 제어되는 제1 전원(n1)을 통해 전원을 인가받게 된다.The full bridge unit is connected to the
혼합 브리지부는 사인파 형상으로 5레벨의 출력값을 출력한다. 이러한 상기 혼합 브리지부는 전원을 정류하는 브리지회로와, 상기 브리지회로와 중점이 연결되며, 상기 전원부의 양단에 직렬로 연결되는 제5 스위치(Q21)와 제6 스위치(Q22)와, 상기 제5 스위치(Q21)와 제6 스위치(Q22)와 병렬로 연결되는 제7 스위치(Q23)와 제8 스위치(Q24)를 포함하여 구성된다.The mixed bridge portion outputs an output value of five levels in a sinusoidal shape. The mixed bridge part includes a bridge circuit for rectifying power, a fifth circuit Q21 and a sixth switch Q22 connected in series with the bridge circuit and a midpoint, and connected in series to both ends of the power supply part, and the fifth switch. And a seventh switch Q23 and an eighth switch Q24 connected in parallel with Q21 and the sixth switch Q22.
상기 혼합 브리지부는 제어부(10)와 연결되어 제어부(10)의 제어신호에 따라 전압이 제어되는 제2 전원(n2)과 제3 전원(n3)을 통해 전원을 인가받게 된다.The mixed bridge part is connected to the
이러한 상기 풀브리지부와 혼합 브리지부의 출력 Vx와 Vy의 값은 각각 동작될 때 3레벨과 5레벨로 출력되지만, 제3,4 스위치(Q13,Q14) 간에 제5,6 스위치(Q21,Q22) 간의 출력이 입력됨으로 인해 풀브리지부와 혼합 브리지부에서 출력되는 최종 출력은 제1,2,3 전원(n1,n2,n3)의 전압에 따라 출력전압 레벨이 변화될 수 있다. The values of the outputs Vx and Vy of the full bridge portion and the mixed bridge portion are output at three and five levels when they are operated, respectively, but are fifth and sixth switches Q21 and Q22 between the third and fourth switches Q13 and Q14. As the output of the input is inputted, the output voltage level of the final output from the full bridge unit and the mixed bridge unit may change according to the voltages of the first, second and third power sources n1, n2 and n3.
이때, 최종 출력되는 전압레벨은 5 ~ 15의 전압레벨이 출력될 수 있다.At this time, the final output voltage level may be a voltage level of 5 ~ 15 may be output.
상기 제어부(10)는 상기 제1,2,3 전원(n1,n2,n3)와 연결되어 제어신호를 통해 외부에서 인가되는 전원의 전압을 제어함으로 인해 상기 풀브리지부와 혼합 브리지부에서 출력되는 혼합 출력값의 전압레벨을 조정하고, 상기 풀브리지부와 상기 혼합 브리지부의 스위치를 제어하게 된다. 이때, 상기 제어부(10)에는 입력부(11)와 표시부(12)가 연결되며, 상기 입력부(11)를 통해 사용자가 원하는 제1,2,3 전원(n1,n2,n3)의 전압값을 설정할 수 있다.The
그리고, 상기 표시부(12)를 통해 제어부(10)에 설정된 설정값 및 제어부(10)의 동작 상태를 나타낼 수 있다.In addition, the
이러한 상기 제어부(10)의 제어를 통해 제1,2,3 전원(n1,n2,n3)의 전압이 변화되면 아래 표 1과 같이 전압레벨이 출력된다.When the voltages of the first, second, and third power sources n1, n2, and n3 are changed through the control of the
여기서, 상기 표 1의 제1,2,3 전원(n1,n2,n3) 전압값 외에도 다양한 경우가 있을 수 있지만 표 1의 전압 외에는 제2,3 전원(n2,n3)의 전압이 비대칭적으로 입력되는 경우 선형적인 출력전압을 얻기 어려우므로 사용하지 않는다. 그리고, 예를 들어 제1 전원(n1), 제2 전원(n2), 제3 전원(n3)의 전압이 1:4:4 일 경우 최대 -9Vdc ~ 9Vdc 까지 출력전압이 생성될 수 있지만 6Vdc와 2Vdc 전압이 생성되지 않게 되므로 사용하지 않는다.Here, in addition to the voltage values of the first, second and third power sources (n1, n2, n3) of Table 1, there may be various cases, but the voltages of the second and third power sources (n2, n3) are asymmetrically other than the voltage of Table 1 If input, do not use since it is difficult to obtain linear output voltage. For example, when the voltages of the first power source n1, the second power source n2, and the third power source n3 are 1: 4: 4, output voltages up to -9V dc to 9V dc may be generated. Do not use 6V dc and 2V dc voltages as they will not be generated.
상기 실시예 1은 제1,2,3 전원(n1,n2,n3)의 전압 크기가 Vdc로 동일한 경우이다. 이때, 풀브리지부에 입력되는 제1 전원(n1)은 Vdc가 되고, 혼합 브릿지부에 입력되는 제2,3 전원(n2,n3)의 전압크기가 각각 Vdc가 된다. 이로 인해 상기 혼합 브리지부에 인가되는 전압은 2Vdc가 된다. 여기서 상기 풀브리지부는 -Vdc, 0, Vdc의 3레벨 형성이 가능하고, 혼합 브리지부는 -2Vdc, -Vdc, 0, Vdc, 2Vdc의 전압 레벨 형성이 가능하므로 Vout에서 출력되는 출력전압은 -3Vdc, -2Vdc, -Vdc, 0, Vdc, 2Vdc, 3Vdc의 선형적인 7레벨이 생성될 수 있다.In Embodiment 1, the voltage magnitudes of the first, second and third power sources n1, n2 and n3 are equal to V dc . At this time, the first power source n1 input to the full bridge unit becomes V dc , The voltage magnitudes of the second and third power sources n2 and n3 input to the mixed bridge part become V dc , respectively. As a result, the voltage applied to the mixed bridge part is 2V dc . Here, the full bridge part can form three levels of -V dc , 0, and V dc , and the mixed bridge part can form voltage levels of -2V dc , -V dc , 0, V dc , and 2V dc , and thus outputs from V out . The output voltage can be generated linearly 7 levels of -3V dc , -2V dc , -V dc , 0, V dc , 2V dc , 3V dc .
상기 실시예 2는 풀브리지부에 입력되는 제1 전원(n1)의 전압크기가 2Vdc이고, 혼합 브릿지부에 입력되는 제2,3 전원(n2,n3)의 전압크기가 각각 Vdc인 경우이다. 이 경우 최종 출력전압은 -4Vdc에서 4Vdc까지 영레벨을 포함하여 9레벨이 생성될 수 있다. In the second embodiment, the voltage level of the first power source n1 input to the full bridge part is 2V dc and the voltage sizes of the second and third power source n2 and n3 input to the mixed bridge part are V dc , respectively. to be. In this case, the final output voltage can be generated at 9 levels including zero level from -4V dc to 4V dc .
실시예 3은 풀브리지부에 입력되는 제1 전원(n1)의 전압크기가 Vdc이고, 혼합 브릿지부에 입력되는 제2,3 전원(n2,n3)의 전압크기가 각각 2Vdc로 4Vdc의 입력전압원을 가지는 경우로 -5Vdc에서 5Vdc까지 영레벨을 포함하여 선형적인 11레벨을 형성시킬 수 있다. In Embodiment 3, the voltage level of the first power source n1 input to the full bridge unit is V dc , In the case where the voltages of the second and third power sources (n2 and n3) input to the mixed bridge have 2V dc and 4V dc input voltage sources, respectively, linear 11 levels including zero levels from -5V dc to 5V dc are applied. Can be formed.
실시예 4 역시 11레벨 형성이 가능한 조합으로 풀브리지부에 입력되는 제1 전원(n1)의 전압크기가 3Vdc이고, 혼합 브릿지부에 입력되는 제2,3 전원(n2,n3)의 전압크기가 각각 Vdc를 가짐으로써 입력이 전압이 2Vdc인 경우로 -5Vdc에서 5Vdc까지 영레벨을 포함하여 선형적인 11레벨을 형성시킬 수 있다.In the fourth embodiment, the voltage level of the first power source n1 input to the full bridge part is 3V dc, and the voltage sizes of the second and third power source n2, n3 input to the mixed bridge part are 11-level combinations. Each has V dc so that the input has a voltage of 2V dc , forming a linear eleven level, including zero levels from -5V dc to 5V dc .
실시예 5는 가장 많은 레벨수가 출력되는 조합으로서 풀브리지부에 입력되는 제1 전원(n1)의 전압크기가 Vdc이고, 혼합 브릿지부에 입력되는 제2,3 전원(n2,n3)의 전압크기가 각각 3Vdc의 입력 전압원을 가질 때 15레벨을 형성시킬 수 있다.The fifth embodiment is a combination in which the greatest number of levels is output, and the voltage level of the first power source n1 input to the full bridge unit is V dc, and the voltages of the second and third power source units n2 and n3 input to the mixed bridge unit. 15 levels can be formed when the magnitudes each have an input voltage source of 3V dc .
결과적으로 하나의 풀브리지부와 혼합 브리지부를 직렬 결합하는 경우 실시예 5가 가장 많은 수의 출력전압레벨을 형성할 수 있다.As a result, the fifth embodiment can form the largest number of output voltage levels when one full bridge portion and a mixed bridge portion are combined in series.
도 2는 본 발명에 따른 혼합형 멀티레벨 인버터장치를 이용한 인버팅방법을 나타낸 순서도이다. 2 is a flowchart illustrating an inverting method using a hybrid multilevel inverter device according to the present invention.
본 발명의 혼합형 멀티레벨 인버터장치를 이용한 인버팅방법을 도 2를 참조하여 설명하면, 제어부(10)에 연결되는 입력부(11)를 통해 제어부(10)의 설정 전압값을 입력하는 단계와, 제어부(10)에서 풀브리지부와 혼합 브리지부의 제1,2,3 전원(n1,n2,n3)의 전압값을 제어하여 인가하는 단계와, 상기 풀브리지부와 혼합 브리지부의 스위치를 스위칭 함수를 통해 스위칭되어 상기 풀브리지부와 혼합 브리지부의 출력단에서 결과값을 출력하는 단계를 포함하여 이루어진다.The inverting method using the mixed multi-level inverter device of the present invention will be described with reference to FIG. 2, by inputting a set voltage value of the
제어부(10)와 연결된 입력부(11)를 통해 얻고자 하는 출력전압 레벨값을 구하기 위한 입력 전압값을 제1,2,3 전원(n1,n2,n3)에 인가하게 된다. 이렇게 상기 제어부(10)의 제어로 제1,2,3 전원(n1,n2,n3)에 인가되는 전압값은 상기 표 1의 실시예 1 ~ 5에서 표시된 전압값을 기본으로 대칭적으로 상승시켜 입력할 수 있다.The input voltage values for obtaining the output voltage level values to be obtained through the
이처럼 상기 제어부(10)에 입력된 전압값을 제어부(10)에서 풀브리지부와 혼합 브리지부에 인가하여 풀브리지부와 혼합 브리지부를 통해 선형적으로 출력 전압값이 사인파의 형태로 출력되도록 한다. As such, the voltage value input to the
이때, 상기 풀브리지부와 혼합 브리지부에서 출력되는 출력값을 얻기 위하여 풀브리지부와 혼합 브리지부의 스위치들을 스위칭 함수를 통해 작동시키게 된다.At this time, in order to obtain an output value output from the full bridge unit and the mixed bridge unit, the switches of the full bridge unit and the mixed bridge unit are operated through a switching function.
이러한 상기 스위칭 함수는 풀브리지부의 스위칭 함수인 SFx 함수와 혼합 브리지부의 스위칭 함수인 SFy 함수로 구분된다.The switching function is classified into an SFx function, which is a switching function of a full bridge portion, and an SFy function, which is a switching function of a mixed bridge portion.
상기 SFx 함수는 다음 스위칭 함수 1과 같다.The SFx function is equal to the next switching function 1.
스위칭 함수 1Switching function 1
여기서, Q는 스위치를 나타내고, Q뒤의 숫자는 스위치의 번호를 나타내며, n1은 풀브리지부의 제1 전원(n1) 전압을 나타내고, SFx는 풀브리지부의 스위칭 함수임을 나타낸다.Here, Q represents a switch, the number after Q represents the number of the switch, n 1 represents the voltage of the first power supply n1 of the full bridge portion, and SFx represents a switching function of the full bridge portion.
상기 SFy 함수는 다음 스위칭 함수 2와 같다.The SFy function is equal to the next switching function 2.
스위칭 함수 2Switching function 2
여기서, Q는 스위치를 나타내고, Q뒤의 숫자는 스위치의 번호를 나타내며, n2는 혼합 브리지부의 제2 전원(n2) 전압을 나타내고, n3은 혼합 브리지부의 제3 전원(n3) 전압을 나타내며, SFy는 혼합 브리지부의 스위칭 함수임을 나타낸다.Here, Q represents a switch, the number after Q represents the number of the switch, n 2 represents the voltage of the second power supply n2 of the mixed bridge portion, and n 3 represents the voltage of the third power supply n3 of the mixed bridge portion. , SFy represents the switching function of the mixed bridge portion.
이러한 함수를 통해 가장 출력 전압 레벨값이 높은 실시예 5의 스위치가 작동되는 스위칭 상태 중 양의 출력 전압을 생성하기 위한 스위칭 상태를 다음의 표 2에 나타내었다.The switching state for generating a positive output voltage among the switching states in which the switch of Example 5 having the highest output voltage level value is operated through this function is shown in Table 2 below.
상기 표 2에 나타난 바와같이 출력전압이 0일 경우 제2,4,6,8 스위치가 온이 된 상태가 된다.As shown in Table 2, when the output voltage is 0, the second, 4, 6, and 8 switches are turned on.
그리고, 출력전압이 Vdc일 경우 제1,4,6,8 스위치가 온이 된 상태가 된다.When the output voltage is V dc , the first, fourth, sixth, and eighth switches are turned on.
상기 QB는 혼합 브리지부의 브리지회로 중단에 연결된 전환 스위치를 말한다.Q B is a changeover switch connected to the bridge circuit break of the mixed bridge portion.
이러한 형태로 상기 표 2에 표시된 바와 같이 스위칭을 하게 되면, 15레벨의 출력전압값 중 양의 출력이 나타나도록 스위칭이 된다. 반대로 음의 출력 스위칭 상태를 나타내려면 상기의 SFx 및 SFy의 스위칭 함수를 통해 계산하면 된다.In this form, when switching is performed as shown in Table 2, the switching is performed such that a positive output is displayed among the output voltage values of 15 levels. On the contrary, in order to indicate a negative output switching state, it is calculated through the switching functions of SFx and SFy.
이때, 상기 SFx 및 SFy의 스위칭 함수를 통해 출력되는 전압레벨을 상기 제어부(10)를 통해 아래의 식 1을 통해 미리 제어부(10)를 통해 인가되는 제1,2,3 전원(n1,n2,n3)의 전압값을 산출할 수 있다. 이로 인해 최적의 출력 전압레벨 값을 산출하여 제어부(10)에서 제1,2,3 전원(n1,n2,n3)에 필요한 전압값을 인가할 수 있다.In this case, the voltage levels output through the switching functions of the SFx and SFy are first, second, and third powers n1, n2, which are previously applied through the
수학식Equation 1 One
여기서, Vdc는 출력전압레벨을 나타내고, i는 전압레벨을 나타내며, k는 전압레벨의 최대수치를 나타내고, SFx는 풀브리지부의 스위칭 함수를 나타내며, SFy는 혼합 브리지부의 스위칭 함수를 나타낸다.Here, V dc denotes the output voltage level, i denotes the voltage level, k denotes the maximum value of the voltage level, SF x denotes the switching function of the full bridge portion, and SF y denotes the switching function of the mixed bridge portion.
이와같은 수학식 1을 통해 상기의 인버터장치를 통해 출력전압을 시뮬레이션 결과가 도 3 내지 도 5에 도시된 바와 같이 나타난다. 여기서 Vx는 풀브리지부의 출력을 나타내고, Vy는 혼합 브리지부의 출력을 나타낸다.As shown in FIGS. 3 to 5, simulation results of the output voltage through the inverter device through Equation 1 are shown. Where Vx represents the output of the full bridge portion, and Vy represents the output of the mixed bridge portion.
이와 같이 구성된 본 발명은 3레벨과 5레벨 인버터를 혼합하여 최대 15레벨의 출력전압레벨값을 얻을수 있으므로, 간단한 구성으로 출력되는 전압레벨의 효율이 향상되는 이점이 있다.According to the present invention configured as described above, since the output voltage level value of the maximum 15 levels can be obtained by mixing the three-level and five-level inverters, the efficiency of the output voltage level can be improved with a simple configuration.
상기의 본 발명은 바람직한 실시예를 중심으로 살펴보았으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적 기술 범위 내에서 상기 본 발명의 상세한 설명과 다른 형태의 실시예들을 구현할 수 있을 것이다. 여기서 본 발명의 본질적 기술범위는 특허청구범위에 나타나 있으며, 그와 비슷한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
The present invention has been described with reference to the preferred embodiments, and those skilled in the art to which the present invention pertains to the detailed description of the present invention and other forms of embodiments within the essential technical scope of the present invention. Could be. Here, the essential technical scope of the present invention is shown in the claims, and all differences within the similar scope should be interpreted as being included in the present invention.
10 : 제어부 11: 입력부
12 : 표시부 n1 : 제1 전원
n2 : 제2 전원 n3 : 제3 전원
Q1 : 제1 스위치 Q2 : 제2 스위치
Q3 : 제3 스위치 Q4 : 제4 스위치
Q5 : 제5 스위치 Q6 : 제6 스위치
Q7 : 제7 스위치 Q8 : 제8 스위치
QB : 전환 스위치10 control unit 11: input unit
12: display unit n1: first power supply
n2: second power source n3: third power source
Q1: first switch Q2: second switch
Q3: third switch Q4: fourth switch
Q5: fifth switch Q6: sixth switch
Q7: seventh switch Q8: eighth switch
QB: toggle switch
Claims (6)
상기 제어부에 설정된 설정값을 풀브리지부와 혼합 브리지부의 전원부에 인가하는 단계; 및
상기 풀브리지부와 혼합 브리지부의 스위치를 스위칭 함수를 통해 스위칭되어 상기 풀브리지부와 혼합 브리지부의 출력단에서 결과값을 출력하는 단계;를 포함하고,
상기 결과값은 아래 수학식 1을 이용하여 계산할 수 있는, 혼합형 멀티레벨 인버터장치를 이용한 인버팅방법.
수학식 1
여기서, Vdc는 출력전압레벨을 나타내고, i는 전압레벨을 나타내며, k는 전압레벨의 최대수치를 나타내고, SFx는 풀브리지부의 스위칭 함수를 나타내며, SFy는 혼합 브리지부의 스위칭 함수를 나타냄.Inputting and storing a setting value in a control unit through an input unit;
Applying a set value set to the control unit to a power supply unit of a full bridge unit and a mixed bridge unit; And
Switching the switches of the full bridge unit and the mixed bridge unit through a switching function to output a result value at an output terminal of the full bridge unit and the mixed bridge unit;
The result value can be calculated using Equation 1 below, inverting method using a hybrid multi-level inverter device.
Equation 1
Where V dc denotes the output voltage level, i denotes the voltage level, k denotes the maximum value of the voltage level, SF x denotes the switching function of the full bridge portion, and SF y denotes the switching function of the mixed bridge portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110059220A KR101173913B1 (en) | 2011-06-17 | 2011-06-17 | Apparatus for hybrid multilevel inverter and method for inverting thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110059220A KR101173913B1 (en) | 2011-06-17 | 2011-06-17 | Apparatus for hybrid multilevel inverter and method for inverting thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101173913B1 true KR101173913B1 (en) | 2012-08-14 |
Family
ID=46880443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110059220A KR101173913B1 (en) | 2011-06-17 | 2011-06-17 | Apparatus for hybrid multilevel inverter and method for inverting thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101173913B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6556461B1 (en) | 2001-11-19 | 2003-04-29 | Power Paragon, Inc. | Step switched PWM sine generator |
| US6842354B1 (en) | 2003-08-08 | 2005-01-11 | Rockwell Automation Technologies, Inc. | Capacitor charge balancing technique for a three-level PWM power converter |
| US7126409B2 (en) | 2003-10-07 | 2006-10-24 | American Power Conversion Corporation | Three level inverter |
-
2011
- 2011-06-17 KR KR1020110059220A patent/KR101173913B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6556461B1 (en) | 2001-11-19 | 2003-04-29 | Power Paragon, Inc. | Step switched PWM sine generator |
| US6842354B1 (en) | 2003-08-08 | 2005-01-11 | Rockwell Automation Technologies, Inc. | Capacitor charge balancing technique for a three-level PWM power converter |
| US7126409B2 (en) | 2003-10-07 | 2006-10-24 | American Power Conversion Corporation | Three level inverter |
Non-Patent Citations (1)
| Title |
|---|
| 전력전자학술대회 논문(제목: 혼합형 멀티레벨 인버터의 입력전압원 크기에 따른 출력전압 특성분석) 논문발표 2010년 7월* |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2665173A1 (en) | Semiconductor power conversion device | |
| US20170302195A1 (en) | Circuit of multi-level topology and power converter | |
| EP3059847A1 (en) | Power conversion device and power conversion method | |
| JP2008178284A (en) | Power converter | |
| Ashok et al. | Selective harmonic elimination of multilevel inverter using SHEPWM technique | |
| KR101730018B1 (en) | Multi-level Inverter Apparatus | |
| US10075093B2 (en) | Power conversion device for suppressing fluctuation of common mode voltage | |
| WO2014162591A1 (en) | Power conversion device | |
| KR101173913B1 (en) | Apparatus for hybrid multilevel inverter and method for inverting thereof | |
| KR101697855B1 (en) | H-bridge multi-level inverter | |
| Thiyagarajan | New symmetric extendable type multilevel inverter topology with reduced switch count | |
| JP2013258790A (en) | Five-level power converter | |
| Maswood et al. | High power multilevel inverter with unity PF front-end rectifier | |
| Kokate et al. | Comparison of simulation results three-level and five-level H-bridge inverter and hardware implementation of single leg H-bridge three-level inverter | |
| RU2705586C1 (en) | Three-phase static frequency converter with direct coupling | |
| KR101484105B1 (en) | Multilevel inverter with a single input source | |
| KR101224589B1 (en) | Multilevel inverter | |
| KR101759060B1 (en) | Inverter circuit with common-mode voltage eliminating function | |
| Pribadi et al. | A Six-level T-type ANPC inverter for medium-voltage applications | |
| Hosseini et al. | New cascaded multilevel inverter topology with reduced number of switches and sources | |
| KR101718303B1 (en) | Multi-level inverter using a single input source and series-parallel combination of battery | |
| Zaid et al. | A New Single-Source Switched Capacitor Based Thirteen-level Inverter | |
| CN111224575B (en) | Inverter circuit | |
| US10164515B2 (en) | Driving method for power semiconductor switches in H-bridge circuit | |
| Wang et al. | Voltage balancing control of a four-level hybrid-clamped inverter using modified phase-shifted PWM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150804 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160802 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170802 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 7 |