JPWO2018046565A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2018046565A5
JPWO2018046565A5 JP2019512222A JP2019512222A JPWO2018046565A5 JP WO2018046565 A5 JPWO2018046565 A5 JP WO2018046565A5 JP 2019512222 A JP2019512222 A JP 2019512222A JP 2019512222 A JP2019512222 A JP 2019512222A JP WO2018046565 A5 JPWO2018046565 A5 JP WO2018046565A5
Authority
JP
Japan
Prior art keywords
half bridge
dcl
intermediate circuit
grid
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019512222A
Other languages
Japanese (ja)
Other versions
JP2019527020A (en
JP2019527020A5 (en
JP7086054B2 (en
Publication date
Priority claimed from DE102016116630.8A external-priority patent/DE102016116630A1/en
Application filed filed Critical
Publication of JP2019527020A publication Critical patent/JP2019527020A/en
Publication of JP2019527020A5 publication Critical patent/JP2019527020A5/ja
Publication of JPWO2018046565A5 publication Critical patent/JPWO2018046565A5/ja
Application granted granted Critical
Publication of JP7086054B2 publication Critical patent/JP7086054B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の一態様は、互いに並列に配置され、トランスレスフルブリッジインバータの直流端子の間の中間回路（ｚｗｉｓｃｈｅｎｋｒｅｉｓ）と並列に配置されている第１のハーフブリッジおよび第２のハーフブリッジを備えるトランスレスフルブリッジインバータであって、第１のハーフブリッジおよび第２のハーフブリッジのブリッジ出力それぞれは、フィルタインダクタによってこのインバータの交流出力に接続されており、交流出力は、対応するハーフブリッジに割り当てられ、交流出力は、グリッドに接続されており、低インピーダンスで中間回路に接続されているフィルタコンデンサのネットワークが、交流出力の間に配置されている、トランスレスフルブリッジインバータを動作させるための方法に関する。本方法は、ユニポーラ第１クロック方法を用いてインバータの２つのハーフブリッジを動作させるステップと、インバータの直流端子におけるグリッド周波数迷走電流の値を求めるステップと、を含む。本方法は、迷走電流値が限界値を上回る場合、インバータの２つのハーフブリッジは、第１のハーフブリッジが当該第１のハーフブリッジに割り当てられる交流出力における交流電圧を供給する、迷走電流を抑制する第２クロック方法を用いて動作され、交流電圧の振幅は、グリッドの電圧振幅の振幅の５０％未満であり、第２のハーフブリッジは、グリッド電圧と、当該第２のハーフブリッジに割り当てられる交流出力において第１のハーフブリッジによって供給される電圧との間の差電圧を供給することを特徴とする。ユニポーラクロック方法は、ハーフブリッジの一方のみがクロックされるように、持続時間がグリッド半サイクルの持続時間に対応する期間にわたってインバータが動作されることを特徴とする。 One aspect of the invention is a transformer comprising a first half bridge and a second half bridge arranged in parallel with each other and in parallel with an intermediate circuit (zwischencreis) between the DC terminals of a transformerless full bridge inverter. In a less full bridge inverter, the bridge outputs of the first half bridge and the second half bridge are each connected to the AC output of this inverter by a filter inductor, and the AC output is assigned to the corresponding half bridge. , AC outputs are connected to the grid, and a network of filter capacitors connected to the intermediate circuit with low impedance is located between the AC outputs, regarding how to operate a transformerless full bridge inverter. .. The method includes a step of operating two half bridges of the inverter using the unipolar first clock method, and a step of obtaining the value of the grid frequency stray current at the DC terminal of the inverter. In this method, when the stray current value exceeds the limit value, the two half bridges of the inverter suppress the stray current, in which the first half bridge supplies the AC voltage at the AC output assigned to the first half bridge. Operated using the second clock method, the AC voltage amplitude is less than 50% of the grid voltage amplitude amplitude, and the second halfbridge is assigned to the grid voltage and the second halfbridge. It is characterized by supplying a voltage difference between the voltage supplied by the first half bridge and the voltage supplied by the first half bridge at the AC output. The unipolar clock method is characterized in that the inverter is operated for a period corresponding to the duration of half a cycle of the grid so that only one of the half bridges is clocked.

本発明のさらなる態様は、上記方法、または当該方法の実施形態を用いて動作するように構成されているトランスレスインバータに関する。この場合、交流端子の間のフィルタコンデンサのネットワークは、２つのフィルタコンデンサから構成される直列回路を備えてもよく、当該直列回路の中点は、直流端子の一方に接続されるか、または分割中間回路として構成されている中間回路の中点に接続される。また、本発明に係るインバータのフィルタインダクタは、互いに磁気的に接続されていない。 A further aspect of the invention relates to a transformerless inverter configured to operate using the method described above, or embodiments of the method. In this case, the network of filter capacitors between the AC terminals may include a series circuit composed of two filter capacitors, and the midpoint of the series circuit is connected to or divided into one of the DC terminals. It is connected to the midpoint of the intermediate circuit configured as the intermediate circuit . Further, the filter inductors of the inverter according to the present invention are not magnetically connected to each other.

さらなる態様では、本願に係る動作方法は、インバータブリッジが、互いに並列に配置され、トランスレスインバータの直流端子の間の中間回路と並列に配置されている第１のハーフブリッジおよび第２のハーフブリッジからなるＨ４トポロジーで具体化される、トランスレスインバータに関する。２つのハーフブリッジのブリッジ出力それぞれは、フィルタインダクタによって、対応するハーフブリッジに割り当てられる、インバータの交流出力に接続されており、当該交流出力は、グリッドに接続されている。ここで、低インピーダンスで中間回路に接続されているフィルタコンデンサのネットワークが、交流出力の間に配置されている。本方法は、第１クロック方法を用いてインバータの２つのハーフブリッジを動作させることと、インバータの直流端子におけるグリッド周波数迷走電流の値を求めることとを含み、さらに、迷走電流値が限界値を上回る場合、インバータの２つのハーフブリッジは、迷走電流を低減させる第２クロック方法を用いて動作されることを特徴とする。第１クロック方法において、ハーフブリッジは、バイポーラクロックパターンを用いて協働的に動作される。その結果、各振幅がグリッド電圧振幅の５０％である両電圧プロファイルが、２つの交流出力に提供される。迷走電流を低減させるクロック方法において、第１のハーフブリッジは、当該第１のハーフブリッジに割り当てられる交流出力において、グリッドの電圧振幅の５０％未満、好ましくはグリッド電圧振幅の３０％未満の交流電圧を供給し、第２のハーフブリッジは、グリッド電圧と、当該第２のハーフブリッジに割り当てられる交流出力において第１のハーフブリッジによって供給される電圧との間の差電圧を供給する。これによって、第１クロック方法においては、グリッド電圧振幅の５０％の接地電位に対して直流端子の電圧の変動が生じ、第２クロック方法においては、変動に比べて変動が低減され、その結果、迷走電流のグリッド周波数成分の値が低減される。第１のハーフブリッジによって供給される電圧の振幅は、迷走電流のレベルに応じて選択されることが好ましく、特に、迷走電流のグリッド周波数成分が所定の臨界値未満に保たれるように選択される。前記振幅は、迷走電流のグリッド周波数成分の対応する限界値が下回るかまたは上回る場合、段階的に変更されることが好ましい。この場合、振幅は、対応する限界値が下回ると低下し、対応する限界値が上回ると増加する。 In a further aspect, the method of operation according to the present application is a first half bridge and a second half bridge in which the inverter bridges are arranged in parallel with each other and in parallel with the intermediate circuit between the DC terminals of the transformerless inverter. It relates to a transformerless inverter embodied in the H4 topology consisting of. Each of the bridge outputs of the two half bridges is connected by a filter inductor to the AC output of the inverter assigned to the corresponding half bridge, which AC output is connected to the grid. Here, a network of filter capacitors connected to the intermediate circuit with low impedance is arranged between the AC outputs. This method includes operating two half bridges of the inverter using the first clock method and obtaining the value of the grid frequency stray current at the DC terminal of the inverter, and further, the stray current value sets a limit value. If exceeded, the two half bridges of the inverter are characterized in that they are operated using a second clock method that reduces stray current. In the first clock method, the half bridges are operated cooperatively using a bipolar clock pattern. As a result, both voltage profiles, each of which is 50% of the grid voltage amplitude, are provided for the two AC outputs. In a clocking method that reduces stray current, the first half bridge has an AC voltage of less than 50%, preferably less than 30% of the grid voltage amplitude, at the AC output assigned to the first half bridge. The second half bridge supplies a differential voltage between the grid voltage and the voltage supplied by the first half bridge at the AC output assigned to the second half bridge. As a result, in the first clock method, the voltage of the DC terminal fluctuates with respect to the ground potential of 50% of the grid voltage amplitude, and in the second clock method, the fluctuation is reduced as compared with the fluctuation, and as a result, the fluctuation is reduced. The value of the grid frequency component of the stray current is reduced. The amplitude of the voltage supplied by the first half bridge is preferably selected according to the level of stray current, in particular such that the grid frequency component of the stray current is kept below a predetermined critical value. To. The amplitude is preferably changed stepwise if the corresponding limit of the grid frequency component of the stray current is below or above. In this case, the amplitude decreases below the corresponding limit and increases above the corresponding limit.

図１に示したインバータ１は、電圧源（図示せず）、特に太陽光発電機が接続され得る直流端子２，３を備える。直流端子２，３の間には中間回路（ｚｗｉｓｃｈｅｎｋｒｅｉｓ）ＤＣＬが配置されており、第１ハーフブリッジＨＢ１および第２ハーフブリッジＨＢ２は、中間回路ＤＣＬと並列に配置されている。第１のハーフブリッジＨＢ１は、直列に接続される２つの半導体スイッチＴ３，Ｔ４から形成されてもよい。半導体スイッチの中点は、第１のブリッジ出力Ｂｒ１として第１のハーフブリッジＨＢ１から引き出されている。同様に、第２のハーフブリッジＨＢ２は、直列に接続される２つの半導体スイッチＴ１，Ｔ２から形成されてもよく、当該半導体スイッチの中点は、第２のブリッジ出力Ｂｒ２として第２のハーフブリッジＨＢ２から引き出されている。半導体スイッチは、固有または別体の逆並列フリーホイーリングダイオードを備えてもよい。 The inverter 1 shown in FIG. 1 includes a voltage source (not shown), particularly DC terminals 2 and 3 to which a photovoltaic generator can be connected. An intermediate circuit (zwischencreis) DCL is arranged between the DC terminals 2 and 3, and the first half bridge HB1 and the second half bridge HB2 are arranged in parallel with the intermediate circuit DCL. The first half bridge HB1 may be formed from two semiconductor switches T3 and T4 connected in series. The midpoint of the semiconductor switch is drawn from the first half bridge HB1 as the first bridge output Br1. Similarly, the second half bridge HB2 may be formed from two semiconductor switches T1 and T2 connected in series, and the midpoint of the semiconductor switch is the second half bridge as the second bridge output Br2. It is drawn from HB2. The semiconductor switch may include a unique or separate antiparallel freewheeling diode.

第１のフィルタインダクタＬ１は、第１のブリッジ出力Ｂｒ１を第１の交流出力ＡＣ１に接続し、第２のフィルタインダクタＬ２は、第２のブリッジ出力Ｂｒ２を第２の交流出力ＡＣ２に接続する。２つの交流出力ＡＣ１，ＡＣ２の間には、フィルタインダクタＬ１，Ｌ２と共にＡＣグリッドフィルタを形成するフィルタコンデンサのネットワーク４が配置されている。ネットワーク４は、ここでは２つのフィルタコンデンサから構成される直列回路によって形成され、当該直列回路の中点は、低インピーダンス接続部６によって直流端子３に接続されている。この場合、低インピーダンス接続部６は直接接続であり、当該接続部には、グリッド周波数およびブリッジのスイッチング周波数において低インピーダンスを有するさらなる構成部品を設けてもよい。直流端子３の代替として、ネットワーク４の中点が、直流端子２、またはこの場合には分割されている中間回路ＤＣＬの中点ＭＰに接続されてもよく、従って、各電位が互いに接続される。第１の交流出力ＡＣ１は、グリッドの中性導体Ｎに接続することができ、第２の交流出力ＡＣ２は、前記グリッドの相導体Ｌに接続される。グリッドフィルタは、ネットワーク４と、接続されたグリッドとの間にさらなるフィルタ構成要素、特にさらなるフィルタインダクタを備えてもよい。 The first filter inductor L1 connects the first bridge output Br1 to the first AC output AC1, and the second filter inductor L2 connects the second bridge output Br2 to the second AC output AC2. A network 4 of filter capacitors forming an AC grid filter together with filter inductors L1 and L2 is arranged between the two AC outputs AC1 and AC2. The network 4 is formed here by a series circuit composed of two filter capacitors, and the midpoint of the series circuit is connected to the DC terminal 3 by the low impedance connection unit 6. In this case, the low impedance connection 6 is a direct connection, and the connection may be provided with additional components having low impedance at the grid frequency and the switching frequency of the bridge. As an alternative to the DC terminal 3, the midpoint of the network 4 may be connected to the DC terminal 2, or in this case the midpoint MP of the partitioned intermediate circuit DCL, so that the potentials are connected to each other. .. The first AC output AC1 can be connected to the neutral conductor N of the grid, and the second AC output AC2 is connected to the phase conductor L of the grid. The grid filter may include additional filter components, in particular additional filter inductors, between the network 4 and the connected grid.

図２は、本発明に係るインバータ１のさらなる実施形態を示す。この場合、太陽光発電機ＰＶは、ＤＣ／ＤＣコンバータＢＣ、例えばブーストコンバータによって直流端子２，３に接続されている。その他のインバータトポロジーにおいても、太陽光発電機ＰＶの電圧を中間回路ＤＣＬの電圧に変換するために、上記のようなＤＣ／ＤＣコンバータＢＣが入力側に設けられてもよい。また、迷走電流の原因として寄生容量７が記号によって示されており、当該寄生容量は、太陽光発電機ＰＶを接地ＧＮＤに接続する。この場合、インバータブリッジは、２つのハーフブリッジＨＢ１，ＨＢ２のトランジスタＴ１～Ｔ４に加えて、当該ハーフブリッジＨＢ１，ＨＢ２の上側の接続点を直流端子２に接続するさらなるトランジスタＴ５を備えるＨ５ブリッジとして知られているものとして構成されている。この場合、中間回路ＤＣＬは、中点ＭＰを有する分割中間回路として同様に具体化されている。交流フィルタのネットワーク４には、グリッド５が接続されている端子Ｌ，Ｎの間の２つのフィルタコンデンサの直列回路に加えて、当該２つのグリッド端子Ｌ，Ｎの間に直接的に配置されているさらなるコンデンサが出力側に設けられている。この場合、ネットワーク４のフィルタコンデンサから構成される直列回路の中点は、中間回路ＤＣＬの中点ＭＰに直接的に接続されている。ここで示される実施形態では、グリッド５に対する接続線に、単一の電流センサＣＳが１つのみ設けられているが、このことは、その他の考えられる実施形態においても同様であってもよい。 FIG. 2 shows a further embodiment of the inverter 1 according to the present invention. In this case, the photovoltaic generator PV is connected to the DC terminals 2 and 3 by a DC / DC converter BC, for example, a boost converter. In other inverter topologies, the DC / DC converter BC as described above may be provided on the input side in order to convert the voltage of the photovoltaic generator PV into the voltage of the intermediate circuit DCL. Further, the parasitic capacitance 7 is indicated by a symbol as the cause of the stray current, and the parasitic capacitance connects the photovoltaic generator PV to the ground GND. In this case, the inverter bridge is known as an H5 bridge including the transistors T1 to T4 of the two half bridges HB1 and HB2, and an additional transistor T5 for connecting the upper connection point of the half bridges HB1 and HB2 to the DC terminal 2. It is configured as being. In this case, the intermediate circuit DCL is similarly embodied as a split intermediate circuit having a midpoint MP. In the AC filter network 4, in addition to the series circuit of the two filter capacitors between the terminals L and N to which the grid 5 is connected, the grid 5 is directly arranged between the two grid terminals L and N. An additional capacitor is provided on the output side. In this case, the midpoint of the series circuit composed of the filter capacitor of the network 4 is directly connected to the midpoint MP of the intermediate circuit DCL. In the embodiment shown here, only one single current sensor CS is provided on the connecting line to the grid 5, but this may be the same in other possible embodiments.

良く知られているように、Ｈ５トポロジーにおける追加のトランジスタＴ５は、フリーホイーリングフェーズの間、接続された太陽光発電機ＰＶを、接続されたグリッド５から電気的に絶縁させるように機能する。本発明の内容において、前記トランジスタは、この機能を、ユニポーラ第１クロック方法を用いた動作の間にのみ実行する。第２クロック方法を用いた動作の間、Ｔ５は、恒久的にスイッチがオンされたままであり、従って、中間回路ＤＣＬにおいて２つのハーフブリッジＨＢ１，ＨＢ２を独立して動作させることが可能になる。 As is well known, an additional transistor T5 in the H5 topology functions to electrically insulate the connected photovoltaic PV from the connected grid 5 during the freewheeling phase. In the content of the present invention, the transistor performs this function only during operation using the unipolar first clock method. During operation using the second clock method, the T5 remains permanently switched on, thus allowing the two half bridges HB1 and HB2 to operate independently in the intermediate circuit DCL.

本発明の動作をより詳細に説明するために、まず初めに、図３は、第１クロック方法で動作される場合の、例えば図２のＨ５トポロジーから生じる電圧の時間的プロファイルを示す。グリッド電圧Ｕ０は、振幅

Figure 2018046565000001
を有する既知の正弦波プロファイルを有する。ユニポーラクロック方法において、グリッド電圧の半サイクルの間に、２つのハーフブリッジＨＢ１，ＨＢ２のうちの一方のみがクロックされる。さらなるスイッチのクロックによってトポロジーに依拠するように生じる無電位フリーホイーリングに関連して、ハーフブリッジは、中間回路の中点ＭＰの電位に基づいて、交流端子ＡＣ１，ＡＣ２において、グリッド振幅の半分が
Figure 2018046565000002
である互いに反する正弦波プロファイルＵＡＣ１ＭＰ，ＵＡＣ２ＭＰを生成する。前記２つの正弦波プロファイルが加算されて、グリッド電圧Ｕ０のプロファイルが形成される。交流端子ＡＣ１は、グリッド５のＮ導体に固定的に接続されているため、中間回路中点ＭＰの電位は、接地電位に対して変化する。当該接地電位は、わかりやすくするためにここではＮ導体の電位と等しいと仮定する。また、中間回路中点ＭＰの電位は、グリッド振幅の半分Ｕ０／２に対応する振幅によって正弦的に変化する。これによって、発電機電位の変化の振幅に比例する、寄生容量７の迷走電流のグリッド周波数成分がもたらされる。前記成分は、太陽光発電機ＰＶの理想的でない絶縁によって流れる故障電流に加えられ、特に寄生容量７の値が高い場合は、システムが十分に絶縁された状態であったとしても、絶縁監視手段のトリップにつながることがある。従って、迷走電流のグリッド周波数成分を低減させるためには、発電機電位の変化のグリッド周波数振幅を低減させて、迷走電流の対応するグリッド周波数成分を同様に低減させることが望ましい。 To illustrate the operation of the present invention in more detail, first of all, FIG. 3 shows a temporal profile of the voltage resulting from, for example, the H5 topology of FIG. 2 when operated by the first clock method. The grid voltage U 0 is the amplitude
Figure 2018046565000001
Has a known sine wave profile with. In the unipolar clock method, only one of the two half bridges HB1 and HB2 is clocked during the half cycle of the grid voltage. In connection with the no-potential freewheeling that is caused by the clock of the additional switch to depend on the topology, the half bridge has half the grid amplitude at the AC terminals AC1 and AC2 based on the potential of the midpoint MP of the intermediate circuit .
Figure 2018046565000002
Generates sine wave profiles U AC1MP and U AC2MP that are opposite to each other. The two sinusoidal profiles are added to form a profile with a grid voltage of U0 . Since the AC terminal AC1 is fixedly connected to the N conductor of the grid 5, the potential of the midpoint MP of the intermediate circuit changes with respect to the ground potential. The ground potential is assumed here to be equal to the potential of the N conductor for the sake of clarity. Further, the potential of the midpoint MP of the intermediate circuit changes sinusically depending on the amplitude corresponding to half U 0/2 of the grid amplitude. This results in a grid frequency component of the stray current of parasitic capacitance 7, which is proportional to the amplitude of change in generator potential. The components are added to the fault current flowing due to the non-ideal insulation of the PV PV, insulation monitoring means, even if the system is well insulated, especially if the value of parasitic capacitance 7 is high. May lead to trips. Therefore, in order to reduce the grid frequency component of the stray current, it is desirable to reduce the grid frequency amplitude of the change in the generator potential to similarly reduce the corresponding grid frequency component of the stray current.

この目的を達成するために、図４は、再度、中間回路中点ＭＰの電位に対する交流端子ＡＣ１，ＡＣ２それぞれにおける電圧プロファイルＵＡＣ１ＭＰ，ＵＡＣ２ＭＰと比較してグリッド電圧Ｕ０の正弦波プロファイルを示す。この場合、交流端子ＡＣ１における電圧プロファイルの振幅

Figure 2018046565000003
は、交流端子ＡＣ２における電圧プロファイルの振幅
Figure 2018046565000004
よりも低い。振幅
Figure 2018046565000005
は、グリッド電圧振幅
Figure 2018046565000006
の最大３０％であるのが好ましい。従って、振幅
Figure 2018046565000007
は、グリッド電圧振幅
Figure 2018046565000008
の少なくとも７０％である。既に説明したように、交流端子ＡＣ１は、グリッド５の中性導体に接続されているため、中間回路中点ＭＰの電圧プロファイルは、より小さい方の振幅
Figure 2018046565000009
によってのみ変化し、従って、上記第１クロック方法からもたらされる振幅に対して低減される。同様に、迷走電流のグリッド周波数成分も、第２クロック方法によって低減される。 To achieve this goal, FIG. 4 again shows a sinusoidal profile of grid voltage U 0 compared to the voltage profiles U AC1MP and U AC2MP at the AC terminals AC1 and AC2, respectively, with respect to the potential of the midpoint MP of the intermediate circuit . .. In this case, the amplitude of the voltage profile at the AC terminal AC1
Figure 2018046565000003
Is the amplitude of the voltage profile at the AC terminal AC2
Figure 2018046565000004
Lower than. amplitude
Figure 2018046565000005
Is the grid voltage amplitude
Figure 2018046565000006
It is preferably up to 30% of. Therefore, the amplitude
Figure 2018046565000007
Is the grid voltage amplitude
Figure 2018046565000008
At least 70% of. As described above, since the AC terminal AC1 is connected to the neutral conductor of the grid 5, the voltage profile of the midpoint MP of the intermediate circuit has a smaller amplitude.
Figure 2018046565000009
It varies only by and is therefore reduced relative to the amplitude provided by the first clock method described above. Similarly, the grid frequency component of the stray current is also reduced by the second clock method.

１ インバータ
２，３ 直流端子
４ ネットワーク
５ グリッド
６ 接続部
７ 寄生容量
ＡＣ１，ＡＣ２ 交流出力
Ｂｒ１，Ｂｒ２ ブリッジ出力
Ｔ１～Ｔ５ スイッチ
ＨＢ１，ＨＢ２ ハーフブリッジ
Ｃ１，Ｃ２ 制御装置
ＤＣＬ 中間回路
ＢＣ ＤＣ／ＤＣコンバータ
ＰＶ 太陽光発電機
Ｌ１，Ｌ２ フィルタインダクタ
ＣＳ 電流センサ
ＧＮＤ 接地電位
Ｎ 中性導体
Ｌ 位相導体
1 Inverter 2, 3 DC terminal 4 Network 5 Grid 6 Connection 7 Parasitic capacitance AC1, AC2 AC output Br1, Br2 Bridge output T1 to T5 Switch HB1, HB2 Half bridge C1, C2 Controller DCL intermediate circuit
BC DC / DC converter PV photovoltaic generator L1, L2 filter inductor CS current sensor GND ground potential N neutral conductor L phase conductor

Claims (13)

トランスレスインバータ（１）を動作させる方法であって、
前記トランスレスインバータ（１）が、
互いに並列に配置された第１のハーフブリッジ（ＨＢ１）および第２のハーフブリッジ（ＨＢ２）と、
トランスレスインバータ（１）の第１および第２の直流端子（２，３）の間の中間回路（ｚｗｉｓｃｈｅｎｋｒｅｉｓ）（ＤＣＬ）であって、２つのキャパシタを有する中間回路（ＤＣＬ）と、を備え、
前記第１および第２のハーフブリッジ（ＨＢ１、ＨＢ２）が、前記中間回路（ＤＣＬ）と並列に配置され、または並列に配置された前記前記第１および第２のハーフブリッジ（ＨＢ１、ＨＢ２）と前記中間回路（ＤＣＬ）との間にトランジスタ（Ｔ５）が直列に接続されており、
前記第１のハーフブリッジ（ＨＢ１）および前記第２のハーフブリッジ（ＨＢ２）の第１および第２のブリッジ出力（Ｂｒ１，Ｂｒ２）それぞれは、第１および第２のフィルタインダクタ（Ｌ１，Ｌ２）によって前記トランスレスインバータ（１）の第１および第２の交流出力（ＡＣ１，ＡＣ２）に接続されており、前記第１および第２の交流出力（ＡＣ１，ＡＣ２）は、対応する第１または第２のハーフブリッジ（ＨＢ１，ＨＢ２）に割り当てられ、前記第１のハーフブリッジ（ＨＢ１）に割り当てられる前記第１の交流出力（ＡＣ１）はグリッドの中性導体（Ｎ）に接続され、前記第２のハーフブリッジ（ＨＢ２）に割り当てられる前記第２の交流出力（ＡＣ２）はグリッド（５）の相導体に接続されており、低インピーダンスで前記中間回路（ＤＣＬ）または前記第１および第２の直流端子（２，３）の一方に接続されているフィルタコンデンサのネットワーク（４）が、前記第１および第２の交流出力（ＡＣ１，ＡＣ２）の間に配置されている、トランスレスインバータ（１）を動作させるための方法において、
－ 第１クロック方法により動作させるステップであって、前記第１のハーフブリッジ（ＨＢ１）が前記中間回路（ＤＣＬ）の中点（ＭＰ）の電位に基づいて前記第１の交流出力（ＡＣ１）において第１の正弦波プロファイル（ＵＡＣ１ＭＰ）を生成し、前記第２のハーフブリッジ（ＨＢ２）が前記中間回路（ＤＣＬ）の中点（ＭＰ）の電位に基づいて前記第２の交流出力（ＡＣ２）において第２の正弦波プロファイル（ＵＡＣ2ＭＰ）を生成し、前記第１の正弦波プロファイル（ＵＡＣ１ＭＰ）および第２の正弦波プロファイル（ＵＡＣ2ＭＰ）を加算してグリッド電圧のプロファイル（ＵＯ）を形成し、前記第１の正弦波プロファイル（ＵＡＣ１ＭＰ）および第２の正弦波プロファイル（ＵＡＣ2ＭＰ）が前記グリッド電圧のプロファイル（ＵＯ）の半分である第１クロック方法により動作させるステップと、
－ 前記トランスレスインバータ（１）の前記第１および第２の直流端子（２，３）におけるグリッド周波数の迷走電流値を求めるステップと、を含み、
前記迷走電流値が限界値を上回る場合に第２クロック方法により動作させて、前記第１の正弦波プロファイル（ＵＡＣ１ＭＰ）が前記グリッド電圧のプロファイル（ＵＯ）の３０％以下であり、前記第２の正弦波プロファイル（ＵＡＣ2ＭＰ）が前記グリッド電圧のプロファイル（ＵＯ）の７０％以上であるようにして、前記第１の正弦波プロファイル（ＵＡＣ１ＭＰ）および第２の正弦波プロファイル（ＵＡＣ2ＭＰ）を加算してグリッド電圧のプロファイル（ＵＯ）を形成し、第１のハーフブリッジ（ＨＢ１）が前記第１のハーフブリッジ（ＨＢ１）に割り当てられる前記第１の交流出力（ＡＣ１）における交流電圧を供給して迷走電流を低減させることを特徴とする方法。 It is a method of operating a transformerless inverter (1).
The transformerless inverter (1)
The first half bridge (HB1) and the second half bridge (HB2) arranged in parallel with each other,
An intermediate circuit (DCL) between the first and second DC terminals (2, 3) of the transformerless inverter (1) , which comprises an intermediate circuit (DCL) having two capacitors .
The first and second half bridges (HB1, HB2) are arranged in parallel with or in parallel with the intermediate circuit (DCL) with the first and second half bridges (HB1, HB2). A transistor (T5) is connected in series with the intermediate circuit (DCL).
The first and second bridge outputs (Br1, Br2) of the first half bridge (HB1) and the second half bridge (HB2) are respectively provided by the first and second filter inductors (L1, L2). It is connected to the first and second AC outputs (AC1, AC2) of the transformerless inverter (1), and the first and second AC outputs (AC1, AC2) are the corresponding first or second AC outputs. The first AC output (AC1) assigned to the half bridges (HB1, HB2) and assigned to the first half bridge (HB1) is connected to the neutral conductor (N) of the grid, and the second AC output (AC1) is connected to the neutral conductor (N) of the grid. The second alternating current output (AC2) assigned to the half bridge (HB2) is connected to the phase conductor of the grid (5) and has a low impedance of the intermediate circuit (DCL) or the first and second direct current terminals. A transformerless inverter (1) in which a network (4) of filter capacitors connected to one of (2, 3) is arranged between the first and second AC outputs (AC1 and AC2). In the way to make it work
-In the step of operating by the first clock method, the first half bridge (HB1) is at the first alternating current output (AC1) based on the potential of the midpoint (MP) of the intermediate circuit (DCL). The second sine wave profile (U AC1MP ) is generated and the second half bridge (HB2) is based on the potential of the midpoint (MP) of the intermediate circuit (DCL) to the second alternating current output (AC2). Generates a second sine wave profile (U AC2MP ) and adds the first sine wave profile (U AC1MP ) and the second sine wave profile (U AC2MP ) to obtain a grid voltage profile (U O ). A step of forming and operating by a first clock method in which the first sine wave profile (U AC1MP ) and the second sine wave profile (U AC2MP ) are half of the grid voltage profile (U O ).
-Includes a step of obtaining a stray current value of the grid frequency at the first and second DC terminals (2, 3) of the transformerless inverter (1).
When the stray current value exceeds the limit value, the operation is performed by the second clock method, and the first sine wave profile ( UAC1MP ) is 30% or less of the grid voltage profile ( UO), and the first The first sine wave profile (U AC1MP ) and the second sine wave profile (U AC2MP ) are set so that the sine wave profile (U AC2MP ) of 2 is 70% or more of the profile (U O ) of the grid voltage. ) To form a grid voltage profile (UO), and the AC voltage at the first AC output ( AC1 ) to which the first half bridge (HB1) is assigned to the first half bridge (HB1). A method characterized by supplying a stray current to reduce stray current. 請求項１に記載の方法において、前記第２のクロック方法における前記第１の正弦波プロファイル（Ｕ ＡＣ１ＭＰ ）の振幅は、前記迷走電流値に応じて選択され、前記迷走電流値がより高いほど、より低くなるように選択されることを特徴とする方法。 In the method according to claim 1 , the amplitude of the first sine wave profile ( UAC1MP ) in the second clock method is selected according to the stray current value, and the higher the stray current value, the higher the stray current value. A method characterized by being selected to be lower. 請求項１に記載の方法において、前記第２のクロック方法における前記第２の正弦波プロファイル（Ｕ ＡＣ2ＭＰ ）の振幅は、前記第１および第２の直流端子（２，３）に印加される電圧に応じて選択されることを特徴とする方法。 In the method of claim 1 , the amplitude of the second sine wave profile ( UAC2MP ) in the second clock method is the voltage applied to the first and second DC terminals (2, 3). A method characterized by being selected according to. 請求項１乃至３の何れか１項に記載の方法において、前記迷走電流値が前記限界値を上回る場合、前記第１および第２の直流端子（２，３）に印加される直流電圧は、入力側ＤＣ／ＤＣコンバータ（ＢＣ）を作動させることによって、さらに増加されることを特徴とする方法。 In the method according to any one of claims 1 to 3 , when the stray current value exceeds the limit value, the DC voltage applied to the first and second DC terminals (2, 3) is determined by the DC voltage. A method characterized by further increase by operating an input side DC / DC converter (BC). 請求項１乃至４の何れか１項に記載の方法において、前記迷走電流値が前記限界値を上回る場合、前記第１および第２のハーフブリッジ（ＨＢ１，ＨＢ２）が互いに独立して制御されることを特徴とする方法。 In the method according to any one of claims 1 to 4 , when the stray current value exceeds the limit value, the first and second half bridges (HB1, HB2) are controlled independently of each other. A method characterized by that. 請求項１乃至４の何れか１項に記載の方法において、前記第１のハーフブリッジ（ＨＢ１）と、前記第２のハーフブリッジ（ＨＢ２）とは、互いに同期して動作されることを特徴とする方法。 The method according to any one of claims 1 to 4 , characterized in that the first half bridge (HB1) and the second half bridge (HB2) are operated in synchronization with each other. how to. 請求項１乃至５の何れか１項に記載の方法において、前記第１のハーフブリッジ（ＨＢ１）と、前記第２のハーフブリッジ（ＨＢ２）とは、互いに独立して動作され、異なるクロック周波数で動作されることを特徴とする方法。 In the method according to any one of claims 1 to 5 , the first half bridge (HB1) and the second half bridge (HB2) are operated independently of each other and have different clock frequencies. A method characterized by being operated. 請求項１乃至７の何れか１項に記載の方法において、最大インバータ電力が、前記第２クロック方法を用いた動作の間よりも前記第１クロック方法を用いた動作の間の方が、より高い値に制限されることを特徴とする方法。 In the method according to any one of claims 1 to 7 , the maximum inverter power is higher during the operation using the first clock method than during the operation using the second clock method. A method characterized by being restricted to high values. トランスレスインバータ（１）において、
互いに並列に配置された第１のハーフブリッジ（ＨＢ１）および第２のハーフブリッジ（ＨＢ２）と、
トランスレスインバータ（１）の第１および第２の直流端子（２，３）の間の中間回路（ｚｗｉｓｃｈｅｎｋｒｅｉｓ）（ＤＣＬ）であって、２つのキャパシタを有する中間回路（ＤＣＬ）と、を備え、
前記第１および第２のハーフブリッジ（ＨＢ１、ＨＢ２）が、前記中間回路（ＤＣＬ）と並列に配置され、または並列に配置された前記前記第１および第２のハーフブリッジ（ＨＢ１、ＨＢ２）と前記中間回路（ＤＣＬ）との間にトランジスタ（Ｔ５）が直列に接続されており、
前記第１のハーフブリッジ（ＨＢ１）および前記第２のハーフブリッジ（ＨＢ２）の第１および第２のブリッジ出力（Ｂｒ１，Ｂｒ２）それぞれは、第１および第２のフィルタインダクタ（Ｌ１，Ｌ２）によって前記トランスレスインバータ（１）の第１および第２の交流出力（ＡＣ１，ＡＣ２）に接続されており、前記第１および第２の交流出力は、対応するハーフブリッジ（ＨＢ１，ＨＢ２）に割り当てられ、前記第１のハーフブリッジ（ＨＢ１）に割り当てられる前記第１の交流出力（ＡＣ１）はグリッドの中性導体（Ｎ）に接続され、前記第２のハーフブリッジ（ＨＢ２）に割り当てられる前記第２の交流出力（ＡＣ２）はグリッド（５）の相導体に接続されており、低インピーダンスで前記中間回路（ＤＣＬ）または前記第１および第２の直流端子（２，３）の一方に接続されているフィルタコンデンサのネットワーク（４）が、前記第１および第２の交流出力（ＡＣ１，ＡＣ２）の間に配置されており、請求項１乃至９の何れか１項に記載の方法を用いて動作するように構成されていることを特徴とするトランスレスインバータ（１）。 In the transformerless inverter (1)
The first half bridge (HB1) and the second half bridge (HB2) arranged in parallel with each other,
An intermediate circuit (DCL) between the first and second DC terminals (2, 3) of the transformerless inverter (1) , which comprises an intermediate circuit (DCL) having two capacitors .
The first and second half bridges (HB1, HB2) are arranged in parallel with or in parallel with the intermediate circuit (DCL) with the first and second half bridges (HB1, HB2). A transistor (T5) is connected in series with the intermediate circuit (DCL).
The first and second bridge outputs (Br1, Br2) of the first half bridge (HB1) and the second half bridge (HB2) are respectively provided by the first and second filter inductors (L1, L2). It is connected to the first and second AC outputs (AC1, AC2) of the transformerless inverter (1), and the first and second AC outputs are assigned to the corresponding half bridges (HB1, HB2). The first AC output (AC1) assigned to the first half bridge (HB1) is connected to the neutral conductor (N) of the grid and assigned to the second half bridge (HB2). The alternating current output (AC2) of is connected to the phase conductor of the grid (5) and is connected to one of the intermediate circuit (DCL) or the first and second DC terminals (2, 3) with low impedance. The network (4) of the filter capacitor is arranged between the first and second AC outputs (AC1 and AC2), and operates by using the method according to any one of claims 1 to 9. A transformerless inverter (1) characterized by being configured to do so. 請求項９に記載のトランスレスインバータ（１）において、前記ネットワーク（４）は、２つのフィルタコンデンサから構成される直列回路を備え、前記直列回路の中点は、前記第１および第２の直流端子（２，３）の一方に接続されるか、または２つのキャパシタを有する前記中間回路（ＤＣＬ）における前記２つのキャパシタの間の前記中間回路（ＤＣＬ）の中点に接続されることを特徴とするトランスレスインバータ（１）。 In the transformerless inverter (1) according to claim 9 , the network (4) includes a series circuit composed of two filter capacitors, and the middle point of the series circuit is the first and second direct currents. It is characterized by being connected to one of the terminals (2, 3) or connected to the midpoint of the intermediate circuit (DCL) between the two capacitors in the intermediate circuit (DCL) having two capacitors. The transformerless inverter (1). 請求項９または１０に記載のトランスレスインバータ（１）において、前記第１および第２の交流出力（ＡＣ１，ＡＣ２）の前記第１および第２のフィルタインダクタ（Ｌ１，Ｌ２）は、互いに磁気的に接続されていないことを特徴とするトランスレスインバータ（１）。 In the transformerless inverter (1) according to claim 9 or 10 , the first and second filter inductors (L1, L2) of the first and second AC outputs (AC1 and AC2) are magnetically connected to each other. A transformerless inverter (1), characterized in that it is not connected to. 請求項９乃至１１の何れか１項に記載のトランスレスインバータ（１）において、前記第１および第２の交流出力（ＡＣ１，ＡＣ２）の電流を決定するために、前記第１および第２のブリッジ出力（Ｂｒ１，Ｂｒ２）のそれぞれに電流センサが設けられていることを特徴とするトランスレスインバータ（１）。 In the transformerless inverter (1) according to any one of claims 9 to 11 , in order to determine the currents of the first and second AC outputs (AC1 and AC2), the first and second parts are used. A transformerless inverter (1) characterized in that a current sensor is provided for each of the bridge outputs (Br1 and Br2). 請求項９乃至１２の何れか１項に記載のトランスレスインバータ（１）において、出力が前記第１および第２の直流端子（２，３）に接続されるＤＣ／ＤＣコンバータ（ＢＣ）をさらに備えることを特徴とするトランスレスインバータ（１）。 In the transformerless inverter (1) according to any one of claims 9 to 12 , a DC / DC converter (BC) whose output is connected to the first and second direct current terminals (2, 3) is further added. A transformerless inverter (1) characterized by being provided.
JP2019512222A 2016-09-06 2017-09-06 Hybrid clock method for transformerless single-phase network inverter Active JP7086054B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016116630.8A DE102016116630A1 (en) 2016-09-06 2016-09-06 Method of operating an inverter and inverter
DE102016116630.8 2016-09-06
PCT/EP2017/072394 WO2018046565A1 (en) 2016-09-06 2017-09-06 Hybrid clocking method for single-phase transformer-free network inverters

Publications (4)

Publication Number Publication Date
JP2019527020A JP2019527020A (en) 2019-09-19
JP2019527020A5 JP2019527020A5 (en) 2020-10-01
JPWO2018046565A5 true JPWO2018046565A5 (en) 2022-04-21
JP7086054B2 JP7086054B2 (en) 2022-06-17

Family

ID=59829366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019512222A Active JP7086054B2 (en) 2016-09-06 2017-09-06 Hybrid clock method for transformerless single-phase network inverter

Country Status (6)

Country Link
US (1) US10530274B2 (en)
EP (1) EP3465897B1 (en)
JP (1) JP7086054B2 (en)
CN (1) CN107834887B (en)
DE (1) DE102016116630A1 (en)
WO (1) WO2018046565A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3252937A1 (en) * 2016-06-03 2017-12-06 Fronius International GmbH Inverter and method for operating an inverter
JP6563081B1 (en) * 2018-06-20 2019-08-21 三菱電機株式会社 Power converter
DE102018126235B4 (en) * 2018-10-22 2020-06-04 Sma Solar Technology Ag Process for measuring insulation resistance in inverters with multi-point topology and inverters with multi-point topology
US10651726B1 (en) * 2019-05-02 2020-05-12 Analog Devices International Unlimited Company Soft transition techniques for H-bridge converter
CN110247571A (en) * 2019-05-31 2019-09-17 华为技术有限公司 A kind of inverter circuit, inverter and photovoltaic generating system
EP4203294A1 (en) 2021-12-23 2023-06-28 FRONIUS INTERNATIONAL GmbH Method for operating an inverter assembly and inverter assembly for executing the method
CN114686891B (en) * 2022-04-26 2022-12-02 湖南大学 Oil-gas pipeline stray current treatment method and system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3245504B2 (en) * 1994-09-27 2002-01-15 シャープ株式会社 Inverter device
JPH11252803A (en) * 1998-02-27 1999-09-17 Canon Inc Photovoltaic power generator
US20050139259A1 (en) * 2003-12-30 2005-06-30 Robert Steigerwald Transformerless power conversion in an inverter for a photovoltaic system
DE102006025975B4 (en) * 2006-06-02 2008-08-28 Siemens Ag Österreich Inverter circuit and method for operating the inverter circuit
EP2237403A1 (en) 2009-03-30 2010-10-06 SMA Solar Technology AG Inverter with two asymmetric bridges and a free-wheeling path decoupling the DC input from the AC output
JP2011097787A (en) 2009-10-30 2011-05-12 Sanyo Electric Co Ltd Grid-connected inverter device and grid-connection system
WO2011105589A1 (en) * 2010-02-26 2011-09-01 三洋電機株式会社 Power conversion apparatus, grid connection apparatus, and grid connection system
ES2696985T3 (en) 2010-04-07 2019-01-21 Sma Solar Technology Ag Method to manage an investor
TWI436574B (en) * 2011-07-13 2014-05-01 Delta Electronics Inc Dc to ac converter
DE102011116593B4 (en) 2011-10-21 2014-11-13 Diehl Ako Stiftung & Co. Kg Inverter with asymmetrical chokes and a control unit for asymmetric operation of the chokes
WO2013080878A1 (en) 2011-11-29 2013-06-06 三洋電機株式会社 Grid connection device
DE102013113000A1 (en) * 2013-11-25 2015-05-28 Sma Solar Technology Ag Method for operating an inverter and inverter with a switch between a mid-point of a DC intermediate circuit and a connection for a neutral conductor of an AC network
CN104937829B (en) * 2013-12-04 2017-06-16 阳光电源股份有限公司 A kind of five-electrical level inverter
CN104300811A (en) * 2014-09-05 2015-01-21 西安理工大学 Unipolar and bipolar hybrid modulation method for single-phase voltage type PWM rectifier
KR20160057230A (en) * 2014-11-13 2016-05-23 엘에스산전 주식회사 Photovoltaic inverter
JP6105788B1 (en) * 2016-05-27 2017-03-29 田淵電機株式会社 Power interconnection device for grid connection and start-up control method thereof

Similar Documents

Publication Publication Date Title
JP7086054B2 (en) Hybrid clock method for transformerless single-phase network inverter
CN104054245B (en) Power conversion device
JP5851024B2 (en) Step-up converter
CN110048626B (en) Inverter alternating current closing common-mode impact current suppression method and application device thereof
US20110170322A1 (en) Power conversion device
US20230163696A1 (en) Coupled Inductors Inverter Topology
US10381953B2 (en) Bi-directional electric power conversion circuit with bridgeless buck-boost circuit and reconfigurable capacitor-inductor filter circuit
Rajakaruna et al. Designing impedance network of Z-source inverters
JP5468394B2 (en) Grid interconnection inverter
JP7132248B2 (en) Inverter with intermediate circuit capacitor cascade and DC-side common-mode and differential-mode filters
US7016205B2 (en) Ripple-current reduction schemes for AC converters
JP5093452B2 (en) Common mode leakage current suppression circuit applied to power conversion equipment
US7245045B2 (en) T-filter for reducing disturbances generated on a power grid by an active filter
RU2629005C2 (en) Converter unit with parallelly included multistage semiconductor converters and their control method
CN110086371B (en) Inverter system and direct current bus ripple compensation method thereof
US8587976B2 (en) DC/DC converter with auxiliary converter for earth current compensation
US9608541B2 (en) DC-to-AC conversion apparatus and method of operating the same
JPWO2018046565A5 (en)
CN112713792B (en) Full-bridge inverter with unipolar switching scheme and method of operating the same
CN113659860A (en) Switching power amplifier and control method and control system thereof
US20190341858A1 (en) SYNDEM Converter - A Power Electronic Converter with All Voltage and Current Sensors Connected to a Common Reference Point
US20140301119A1 (en) Multilevel AC/DC Power Converting Method and Converter Device Thereof
JPH09103078A (en) Power converter
JP2020096460A (en) Power converter
Ajaykumar et al. Fault tolerant control of Z-source neutral point clamped inverter