JPS6361873B2 - - Google Patents

Info

Publication number
JPS6361873B2
JPS6361873B2 JP13148282A JP13148282A JPS6361873B2 JP S6361873 B2 JPS6361873 B2 JP S6361873B2 JP 13148282 A JP13148282 A JP 13148282A JP 13148282 A JP13148282 A JP 13148282A JP S6361873 B2 JPS6361873 B2 JP S6361873B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
primary winding
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13148282A
Other languages
Japanese (ja)
Other versions
JPS5921279A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13148282A priority Critical patent/JPS5921279A/en
Publication of JPS5921279A publication Critical patent/JPS5921279A/en
Publication of JPS6361873B2 publication Critical patent/JPS6361873B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 本発明はDC−DCコンバータに関し、特にスイ
ツチング動作にともなう導電雑音の吸収回路にお
ける損失を削減するDC−DCコンバータに関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a DC-DC converter, and more particularly to a DC-DC converter that reduces loss in a circuit that absorbs conductive noise caused by switching operations.

従来のプツシユプル型DC−DCコンバータにお
いては、外部駆動型のものとしては通常第1図に
示される様式のDC−DCコンバータが用いられて
いる。図において端子51からは図に示されるよ
うな極性で直流電圧が入力されており、端子55
−1が外部駆動のパルス電圧v1により励振されて
スイツチング素子としてのトランジスタQ1が導
通状態になる場合には、電流i1はトランスT1の一
次巻線の内の巻線T1(A)およびトランジスタQ1
通電して直流入力電源の負側に流入する。この時
点において、トランスT1の一次巻線の中の巻線
T1(B)に誘起される起電力により、トランジスタ
Q2のコレクタとエミツタの間に加わる電圧V2は、
直流入力電圧Eiの大略2倍の電圧となる。前記パ
ルス電圧v1が終止すると、トランジスタQ1を流
れる電流i1は零となるが、トランスT1の一次巻線
の励磁電流が零となる迄の時間、巻線T1(A)およ
びT1(B)における誘起起電力により、トランジス
タQ1のコレクタとエミツタの間に加わる電圧V1
は零から大略2Eiの値に上昇し、トランジスタQ2
のコレクタとエミツタの間に加わる電圧V2は2Ei
から零に低下する。この状態は、トランジスタ
Q1の通電時間を若干下廻る程度の特定の時間継
続し、しかる後初期の状態即ち前記V1およびV2
が直流入力電圧Eiに等しい状態に復帰する。次い
で外部駆動のパルス電圧v2により端子55−2が
励振されて、スイツチング素子としてのトランジ
スタQ2が導通状態になる場合には、前述のトラ
ンジスタQ1が導通状態になる場合と同様に、電
流i2はトランスT1の一次巻線の内の巻線T1(B)お
よびトランジスタQ2を通電して直流入力電源の
負側に流入する。この時点において、トランス
T1の一次巻線の中の巻線T1(A)に誘起される起電
力により、トランジスタQ1のコレクタとエミツ
タの間の電圧V1は、Eiから大略2Eiの電圧に上昇
し、トランジスタQ2のコレクタとエミツタの間
の電圧V2は零となる。前記外部駆動のパルス電
圧v2が終止すると、トランジスタQ2を流れる電
流i2は零となるが、トランスT1の一次巻線の励磁
電流が零となる迄の時間、巻線T1(A)およびT(B)
における誘起起電力により、トランジスタQ2
コレクタとエミツタの間の電圧V2は零から大略
2Eiの値に上昇し、トランジスタQ1のコレクタと
エミツタの間の電圧V1は2Eiから零に低下する。
この状態は前述のように特定の時間継続し、しか
る後初期の状態即ち前記V1およびV2がEiに等し
い状態に復帰する。以下外部駆動のパルス電圧v1
およびv2により、それぞれ端子55−1および5
5−2が交互に励振されて、前述の動作経過が繰
返される。このような動作経過における外部駆動
のパルス電圧v1およびv2、トランジスタQ1およ
びQ2を流れる電流i1およびi2、トランジスタQ1
よびQ2のコレクタとエミツタ間の電圧V1および
V2等の動作波形図を第3図に示す。第3図はト
ランジスタQ1およびQ2を流れる電流i1およびi2
デユーテイ比が、共に50%以下の場合における波
形図であるが、外部駆動のパルス電圧v1およびv2
のデユーテイ比が50%に近接すると、V1および
V2の電圧波形は直流入力電圧Eiのレベルを中心
とする振幅Eiの矩形波状の電圧波形となる。
In conventional push-pull type DC-DC converters, a DC-DC converter of the type shown in FIG. 1 is usually used as an externally driven type. In the figure, a DC voltage is input from terminal 51 with the polarity shown in the figure, and terminal 55
-1 is excited by an externally driven pulse voltage v 1 and the transistor Q 1 as a switching element becomes conductive, the current i 1 flows through the winding T 1 (A ) and transistor Q1 to flow into the negative side of the DC input power supply. At this point, the winding inside the primary winding of transformer T1
Due to the electromotive force induced in T 1 (B), the transistor
The voltage V 2 applied between the collector and emitter of Q 2 is
The voltage is approximately twice the DC input voltage Ei. When the pulse voltage v 1 ends, the current i 1 flowing through the transistor Q 1 becomes zero, but the time it takes for the excitation current of the primary winding of the transformer T 1 to become zero, 1 (B), the voltage V 1 applied between the collector and emitter of transistor Q 1 is
increases from zero to a value of approximately 2Ei, and the transistor Q 2
The voltage V 2 applied between the collector and emitter of is 2Ei
decreases from to zero. In this state, the transistor
The energization time of Q 1 is continued for a certain period of time, which is slightly shorter than the energization time of Q 1, and then the initial state, that is, the above-mentioned V 1 and V 2 is restored.
returns to a state equal to the DC input voltage Ei. Next, when the terminal 55-2 is excited by an externally driven pulse voltage v 2 and the transistor Q 2 as a switching element becomes conductive, the current increases as in the case where the transistor Q 1 becomes conductive. i 2 energizes the winding T 1 (B) of the primary winding of the transformer T 1 and the transistor Q 2 to flow into the negative side of the DC input power supply. At this point, the transformer
Due to the electromotive force induced in the winding T 1 (A) in the primary winding of T 1 , the voltage V 1 between the collector and emitter of the transistor Q 1 rises from Ei to approximately 2Ei, and the transistor The voltage V 2 between the collector and emitter of Q 2 becomes zero. When the externally driven pulse voltage v 2 ends, the current i 2 flowing through the transistor Q 2 becomes zero, but during the time until the excitation current of the primary winding of the transformer T 1 becomes zero, ) and T(B)
Due to the induced emf at , the voltage V 2 between the collector and emitter of transistor Q 2 increases from approximately
It rises to a value of 2Ei, and the voltage V 1 between the collector and emitter of the transistor Q 1 decreases from 2Ei to zero.
This state lasts for a certain time as described above, after which the initial state is restored, ie, the state where V 1 and V 2 are equal to Ei. Below externally driven pulse voltage V 1
and v 2 connect terminals 55-1 and 5, respectively.
5-2 are excited alternately, and the above-described operating sequence is repeated. In this course of operation, the externally driven pulse voltages v 1 and v 2 , the currents i 1 and i 2 flowing through the transistors Q 1 and Q 2 , the voltages V 1 and between the collectors and emitters of the transistors Q 1 and Q 2
The operating waveform diagram of V 2 etc. is shown in Fig. 3. FIG. 3 is a waveform diagram when the duty ratios of currents i 1 and i 2 flowing through transistors Q 1 and Q 2 are both 50% or less, but externally driven pulse voltages v 1 and v 2
When the duty ratio of approaches 50%, V 1 and
The voltage waveform of V 2 is a rectangular voltage waveform with an amplitude Ei centered at the level of the DC input voltage Ei.

第3図の波形図において、トランジスタQ1
コレクタとエミツタ間の電圧V1について見ると、
i1が終止する時点およびi2が始動する時点におい
て、V1に電圧2Eiをオーバーするスパイク状電圧
を生じる。このスパイク状電圧は、トランスT1
の一次巻線のT1(A)とT1(B)の漏れインダクタンス
により、スイツチング時に生じる導電雑音による
もので、この導電雑音のレベルは電圧Eiに比して
極めて大きなレベルとなり、スイツチング素子と
してのトランジスタQ1を電圧破壊する恐れがあ
る。この防止策として前記導電雑音の吸収回路と
して、通常第1図に示されるように抵抗R1とコ
ンデンサC1の直列素子をトランジスタQ1に並列
に接続する。第3図dのV1の波形図に示される
前記スパイク状電圧は、前記吸収回路を用いて前
記導電雑音を抑制した結果において生じている残
留電圧である。この導電雑音の吸収回路を形成す
る抵抗R1とコンデンサC1には、スイツチング動
作時相当のパルス電流が流入し抵抗R1において
熱損失を生じる。DC−DCコンバータの電力容量
が大きい場合には、この吸収回路における損失の
比重は増大し、DC−DCコンバータの効率を著し
く劣化させる。このことは、トランジスタQ2
動作に関しても同様で、抵抗R2およびコンデン
サC2により形成される吸収回路において同様の
熱損失を生じる。なおトランジスタQ1およびQ2
によるスイツチング動作により、トランスT1
介して交流電圧を発生し、整流回路1により端子
52を介して直流出力電圧を出力することは良く
知られているとおりである。
In the waveform diagram of Fig. 3, looking at the voltage V 1 between the collector and emitter of transistor Q 1 ,
At the time when i 1 ends and when i 2 starts, a spike voltage that exceeds the voltage 2Ei is produced in V 1 . This spike voltage is caused by the transformer T 1
This is due to conductive noise generated during switching due to the leakage inductance of T 1 (A) and T 1 (B) of the primary winding, and the level of this conductive noise is extremely large compared to the voltage Ei, making it difficult to use as a switching element. There is a risk of voltage damage to transistor Q1 . To prevent this, a series element of a resistor R 1 and a capacitor C 1 is usually connected in parallel to the transistor Q 1 as a circuit for absorbing the conduction noise, as shown in FIG. The spike-like voltage shown in the waveform diagram of V 1 in FIG. 3d is a residual voltage generated as a result of suppressing the conduction noise using the absorption circuit. A pulse current corresponding to the switching operation flows into the resistor R 1 and the capacitor C 1 forming the conductive noise absorption circuit, causing heat loss in the resistor R 1 . When the power capacity of the DC-DC converter is large, the specific weight of loss in this absorption circuit increases, significantly degrading the efficiency of the DC-DC converter. This also applies to the operation of transistor Q 2 , resulting in similar heat losses in the absorption circuit formed by resistor R 2 and capacitor C 2 . Note that transistors Q 1 and Q 2
As is well known, an alternating current voltage is generated through the transformer T 1 by the switching operation, and a direct current output voltage is output from the rectifier circuit 1 through the terminal 52 .

即ち従来のプツシユプル型DC−DCコンバータ
においては、スイツチング動作時に発生する導電
雑音によるスイツチング素子の電圧破壊防止用と
して、抵抗とコンデンサとを含む吸収回路を用い
ているため、吸収回路における損失が増大し、
DC−DCコンバータの効率を劣化させるという欠
点がある。
In other words, in conventional push-pull type DC-DC converters, an absorption circuit including a resistor and a capacitor is used to prevent voltage breakdown of the switching element due to conductive noise generated during switching operation, so the loss in the absorption circuit increases. ,
It has the disadvantage of degrading the efficiency of the DC-DC converter.

本発明の目的は上記の欠点を除去し抵抗素子を
基本的に含まない導電雑音吸収機能を付与して、
スイツチング素子の電圧破壊を防止し効率の良い
DC−DCコンバータを提供することにある。
The purpose of the present invention is to eliminate the above-mentioned drawbacks and provide a conductive noise absorption function that basically does not include a resistive element.
Prevents voltage breakdown of switching elements and improves efficiency
The purpose is to provide a DC-DC converter.

本発明のコンバータは、大電力容量のプツシユ
プル型DC−DCコンバータにおいて、直流入力電
圧の正側に一方の端子を接続し他方の端子に第1
のスイツチング素子を接続した第1の一次巻線
と、直流入力電圧の負側に一方の端子を接続し、
他方の端子に第2のスイツチング素子を接続した
第2の一次巻線とを有するトランスと、前記第1
および第2の一次巻線と前記第1および第2のス
イツチング素子との二つの接続点の間に接続した
所定容量のコンデンサとを備えている。
The converter of the present invention is a push-pull type DC-DC converter with a large power capacity, and has one terminal connected to the positive side of the DC input voltage and a first terminal connected to the other terminal.
a first primary winding connected to a switching element, and one terminal connected to the negative side of the DC input voltage,
a second primary winding having a second switching element connected to the other terminal;
and a capacitor of a predetermined capacity connected between two connection points between the second primary winding and the first and second switching elements.

次に本発明について図面を参照して詳細に説明
する。
Next, the present invention will be explained in detail with reference to the drawings.

第2図は本発明の一実施例を示すブロツク図で
ある。図に示されるように、本実施例は第1の一
次巻線T2(A)、第2の一次巻線T2(B)を含むトラン
スT2と、第1のスイツチング素子として作用す
るトランジスタQ3と、第2のスイツチング素子
として作用するトランジスタQ4と、コンデンサ
C3と、ダイオードD3およびD4と、整流回路2と
を備えている。
FIG. 2 is a block diagram showing one embodiment of the present invention. As shown in the figure, this embodiment includes a transformer T 2 including a first primary winding T 2 (A), a second primary winding T 2 (B), and a transistor acting as a first switching element. Q 3 , a transistor Q 4 acting as a second switching element, and a capacitor
C 3 , diodes D 3 and D 4 , and a rectifier circuit 2 .

次に本実施例の動作について説明する。端子5
3から図に示される極性で直流電圧Eiが入力され
ており、端子56−1が外部駆動のパルス電圧v3
により励振されてスイツチング素子としてのトラ
ンジスタQ3が導通状態になる場合には、電流i3
トランスT2の一次巻線の内の巻線T2(A)およびト
ランジスタQ3を通電して直流入力電源の負側に
流入する。この時点において、トランスT2の一
次巻線の中の巻線T2(B)に誘起される起電力によ
り、トランジスタQ4のコレクタとエミツタ間に
加わる電圧V4は、前記Eiの大略2倍の電圧とな
る。前記パルス電圧v3が終止すると、トランジス
タQ3を流れる電流i3は零となるが、トランスT2
の一次巻線の励磁電流が零となる迄の時間、巻線
T2(A)およびT2(B)における誘起起電力により、ト
ランジスタQ3のコレクタとエミツタ間に加わる
電圧V3は零から大略2Eiの値に上昇し、トランジ
スタQ4のコレクタとエミツタ間に加わる電圧V4
は2Eiから零に低下する。この状態が特定の時間
継続した後、初期の状態即ち前記V1およびV2
Eiに等しい状態に復帰する。次いで外部駆動のパ
ルス電圧v4により端子56−2が励振されて、ス
イツチング素子としてのトランジスタQ4が導通
状態になる場合には、トランジスタQ4を流れる
電流i4はトランスT2の一次巻線T2(B)を経由して
直流入力電源の負側に流入する。この時点におい
て、トランスT2の一次巻線T2(A)に誘起される起
電力により、トランジスタQ3のコレクタとエミ
ツタ間の電圧V3は、Eiから大略2Eiの電圧に上昇
し、トランジスタQ4のコレクタとエミツタ間の
電圧は零となる。前記外部駆動のパルス電圧V4
が終止すると、トランジスタQ4を流れる電流i4
零となるが、トランスT2の一次巻線を流れてい
る励磁電流が零となる迄の時間、巻線T2(A)およ
びT2(B)における誘起起電力により、トランジス
タQ4のコレクタとエミツタ間の電圧V4は零から
大略2Eiの値に上昇し、トランジスタQ3のコレク
タとエミツタ間の電圧V3は2Eiから零に低下す
る。この状態は前述のように特定の時間継続し、
しかる後初期の状態即ち前記V3およびV4がEiに
等しい状態に復帰する。以下外部駆動のパルス電
圧v3およびv4により、それぞれ端子56−1およ
び56−2が交互に励振されて、前述の動作経過
が繰返される。このような動作経過における外部
駆動のパルス電圧v3およびv4、トランジスタQ3
およびQ4を流れる電流i3およびi4、トランジスタ
Q3およびQ4のコレクタとエミツタ間の電圧V3
よびV4の動作波形図を第4図に示す。この波形
図において、トランジスタQ3のコレクタとエミ
ツタ間の電圧V3について見ると、電流i3が終止す
る時点および電流i4が始動する時点において、前
記従来例の場合と同様に導電雑音が発生する条件
が介在する。しかしながら第4図に示される本発
明の実施例においては、一次巻線T2(A)とトラン
ジスタQ3のコレクタの接続点と、一次巻線T2(B)
とトランジスタQ4のエミツタとの接続点の間に
所定容量のコンデンサC3が接続されており、こ
のコンデンサC3により前記スイツチング動作時
に発生する導電雑音はすべて吸収されてしまい、
第4図に示されるようにスパイク状電圧は一切生
じない。しかもコンデンサC3からなる吸収回路
には抵抗素子が含まれていないため、前記従来例
のDC−DCコンバータに見られるような抵抗損失
は全く存在しない。このことは、トランジスタ
Q4において、電流i4が終止する時点および電流i3
が始動する時点において、V4が零から2Eiに上昇
する場合についても同様である。なお前述のよう
に一次側における外部駆動パルス電圧によるスイ
ツチング動作により、トランスT2を介して2次
側に交流電圧が発生し、整流回路2により所定の
直流電圧が端子54を介して出力されることは従
来例と同様である。
Next, the operation of this embodiment will be explained. terminal 5
DC voltage Ei is input from 3 to 56-1 with the polarity shown in the figure, and terminal 56-1 is externally driven pulse voltage V 3
When transistor Q 3 as a switching element becomes conductive due to excitation by Flows into the negative side of the input power supply. At this point, due to the electromotive force induced in the winding T 2 (B) in the primary winding of the transformer T 2 , the voltage V 4 applied between the collector and emitter of the transistor Q 4 is approximately twice the Ei. The voltage will be . When the pulse voltage v 3 ends, the current i 3 flowing through the transistor Q 3 becomes zero, but the current i 3 flowing through the transistor T 2
The time it takes for the excitation current of the primary winding to become zero, the winding
Due to the induced electromotive force at T 2 (A) and T 2 (B), the voltage V 3 applied between the collector and emitter of transistor Q 3 increases from zero to a value of approximately 2Ei, and the voltage V 3 applied between the collector and emitter of transistor Q 4 increases from zero to a value of approximately 2Ei. Applied voltage V 4
decreases from 2Ei to zero. After this state continues for a certain period of time, the initial state, i.e., V 1 and V 2
Return to a state equal to Ei. Next, when the terminal 56-2 is excited by an externally driven pulse voltage v 4 and the transistor Q 4 as a switching element becomes conductive, the current i 4 flowing through the transistor Q 4 flows through the primary winding of the transformer T 2. It flows into the negative side of the DC input power supply via T 2 (B). At this point, the voltage V 3 between the collector and emitter of transistor Q 3 increases from Ei to approximately 2Ei due to the electromotive force induced in the primary winding T 2 (A) of transformer T 2 The voltage between the collector and emitter of 4 becomes zero. The external drive pulse voltage V 4
When , the current i 4 flowing through the transistor Q 4 becomes zero, but the time it takes for the excitation current flowing through the primary winding of the transformer T 2 to become zero, the windings T 2 (A) and T 2 ( Due to the induced electromotive force in B), the voltage V 4 between the collector and emitter of transistor Q 4 increases from zero to a value of approximately 2Ei, and the voltage V 3 between the collector and emitter of transistor Q 3 decreases from 2Ei to zero. . This state lasts for a certain period of time as mentioned above,
Thereafter, the initial state is restored, ie, the state where V 3 and V 4 are equal to Ei. Thereafter, the terminals 56-1 and 56-2 are alternately excited by the externally driven pulse voltages v3 and v4 , respectively, and the above-described operation process is repeated. Externally driven pulse voltages v 3 and v 4 in such an operating course, transistor Q 3
and the currents i 3 and i 4 flowing through Q 4 , transistors
FIG . 4 shows an operating waveform diagram of the voltages V 3 and V 4 between the collector and emitter of Q 3 and Q 4. In this waveform diagram, when looking at the voltage V 3 between the collector and emitter of transistor Q 3 , conduction noise occurs at the point when current i 3 ends and when current i 4 starts, as in the case of the conventional example. There are conditions to do so. However, in the embodiment of the invention shown in FIG. 4, the junction of the primary winding T 2 (A) and the collector of the transistor Q 3 and the
A capacitor C3 of a predetermined capacity is connected between the connection point between the transistor Q4 and the emitter of the transistor Q4 , and this capacitor C3 absorbs all the conductive noise generated during the switching operation.
As shown in FIG. 4, no voltage spikes occur. Moreover, since the absorption circuit consisting of the capacitor C3 does not include a resistive element, there is no resistance loss as seen in the conventional DC-DC converter. This means that the transistor
At Q 4 , the point at which current i 4 ends and current i 3
The same goes for the case where V 4 increases from zero to 2Ei at the time the engine starts. As mentioned above, due to the switching operation by the external drive pulse voltage on the primary side, an AC voltage is generated on the secondary side via the transformer T2 , and a predetermined DC voltage is outputted by the rectifier circuit 2 via the terminal 54. This is the same as in the conventional example.

以上詳細に説明したように、本発明は一次側に
おけるスイツチング動作を通じて発生する供給直
流電圧の2倍を越える導電雑音を、抵抗端子を用
いることなく完全に吸収してスイツチング素子の
電圧破壊を防止するとともに、前記導電雑音吸収
回路における損失を全く除去して変換効率を向上
できるという効果がある。
As explained in detail above, the present invention completely absorbs the conductive noise, which is more than twice the supply DC voltage generated through the switching operation on the primary side, without using a resistor terminal, thereby preventing voltage breakdown of the switching element. In addition, there is an effect that the loss in the conductive noise absorption circuit can be completely eliminated and the conversion efficiency can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来例のプツシユプル型DC−DCコン
バータのブロツク図、第2図は本発明の一実施例
のブロツク図、第3図および第4図はそれぞれ従
来例および本発明の一実施例の動作説明用波形図
である。図において、 1,2……整流回路、51〜54,55−1〜
2,56−1〜2……端子。
FIG. 1 is a block diagram of a conventional push-pull type DC-DC converter, FIG. 2 is a block diagram of an embodiment of the present invention, and FIGS. 3 and 4 are a block diagram of a conventional example and an embodiment of the present invention, respectively. FIG. 3 is a waveform diagram for explaining operation. In the figure, 1, 2... rectifier circuit, 51~54, 55-1~
2,56-1~2...terminals.

Claims (1)

【特許請求の範囲】 1 大電力容量のプツシユプル型DC−DCコンバ
ータにおいて、第1および第2の一次巻線と第2
の二次巻線とを有するトランスと、 前記二次巻線と並列に接続された整流手段と、 前記第1の一次巻線の一端に接続された一端を
有する第1のスイツチング手段と、 前記第2の一次巻線の一端に接続された一端を
有する第2のスイツチング手段と、 前記第1のスイツチング手段の一端と前記第2
のスイツチング手段の一端との間に接続されたコ
ンデンサと、 前記第1の一次巻線の他端および前記第2のス
イツチング手段の他端に接続された第1の直流電
圧供給端子と前記第2の一次巻線の他端および前
記第1のスイツチング手段の他端に接続された第
2の直流電圧供給端子とを有する直流電圧供給手
段とから構成したことを特徴とするDC−DCコン
バータ。
[Claims] 1. In a push-pull DC-DC converter with a large power capacity, first and second primary windings and a second
a transformer having a secondary winding; a rectifying means connected in parallel with the secondary winding; a first switching means having one end connected to one end of the first primary winding; a second switching means having one end connected to one end of the second primary winding; one end of the first switching means and the second switching means;
a first DC voltage supply terminal connected to the other end of the first primary winding and the other end of the second switching means; and a second DC voltage supply terminal connected to the other end of the primary winding and the other end of the first switching means.
JP13148282A 1982-07-28 1982-07-28 Dc/dc converter Granted JPS5921279A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13148282A JPS5921279A (en) 1982-07-28 1982-07-28 Dc/dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13148282A JPS5921279A (en) 1982-07-28 1982-07-28 Dc/dc converter

Publications (2)

Publication Number Publication Date
JPS5921279A JPS5921279A (en) 1984-02-03
JPS6361873B2 true JPS6361873B2 (en) 1988-11-30

Family

ID=15059005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13148282A Granted JPS5921279A (en) 1982-07-28 1982-07-28 Dc/dc converter

Country Status (1)

Country Link
JP (1) JPS5921279A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220791U (en) * 1985-07-22 1987-02-07
JPH0671679B2 (en) * 1989-12-21 1994-09-14 日本国土開発株式会社 Backing member for welded joint of rebar
JPH0686884U (en) * 1993-06-01 1994-12-20 株式会社ダイア Welding jig for CB method

Also Published As

Publication number Publication date
JPS5921279A (en) 1984-02-03

Similar Documents

Publication Publication Date Title
US6084792A (en) Power converter with circuits for providing gate driving
US5933342A (en) Rectifier with alternative path for freewheeling current
JPS59117459A (en) Switching circuit
JPS6361873B2 (en)
JP3055121B2 (en) Chopper type DC-DC converter
JPH08308219A (en) Chopper type dc-dc converter
US3863131A (en) Chopper transistor driver and feedback circuit for regulated dc to dc power converters using separate input and output grounds
JPS6361869B2 (en)
JPS6259551B2 (en)
JPS6173578A (en) Push-pull type dc/dc converter
JPS61244264A (en) Multi-output dc voltage converting circuit
JP3539852B2 (en) Switching power supply
JP3402362B2 (en) Chopper type DC-DC converter
JPS61147777A (en) Switching power source circuit
JPS6169371A (en) Flyback type dc/dc converter
JPH0686553A (en) Power supply circuit
JPS6154875A (en) Push-pull type dc/dc converter
JP3456839B2 (en) Switching power supply
JP2000184710A (en) Dc-dc converter insulated by transformer
JPS6142276A (en) Flyback dc/dc converter
JPS5836232Y2 (en) Surge absorption circuit
JP3522125B2 (en) Transformer isolated DC-DC converter
KR940008908B1 (en) Inverter circuit
JPS6169372A (en) Single-ended dc/dc converter
JP2962388B2 (en) Two-stone insulated switching power supply