JPS6336004B2 - - Google Patents

Info

Publication number
JPS6336004B2
JPS6336004B2 JP55037949A JP3794980A JPS6336004B2 JP S6336004 B2 JPS6336004 B2 JP S6336004B2 JP 55037949 A JP55037949 A JP 55037949A JP 3794980 A JP3794980 A JP 3794980A JP S6336004 B2 JPS6336004 B2 JP S6336004B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
thyristor
load
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55037949A
Other languages
Japanese (ja)
Other versions
JPS56135213A (en
Inventor
Masatoshi Takeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3794980A priority Critical patent/JPS56135213A/en
Publication of JPS56135213A publication Critical patent/JPS56135213A/en
Publication of JPS6336004B2 publication Critical patent/JPS6336004B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/12Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/24Regulating voltage or current wherein the variable actually regulated by the final control device is ac using bucking or boosting transformers as final control devices
    • G05F1/26Regulating voltage or current wherein the variable actually regulated by the final control device is ac using bucking or boosting transformers as final control devices combined with discharge tubes or semiconductor devices
    • G05F1/30Regulating voltage or current wherein the variable actually regulated by the final control device is ac using bucking or boosting transformers as final control devices combined with discharge tubes or semiconductor devices semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、サイリスタを含み、負荷に安定し
た交流電圧を供給する自動電圧調整装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an automatic voltage regulator that includes a thyristor and supplies a stable alternating current voltage to a load.

〔従来の技術〕[Conventional technology]

従来、交流電圧の変動を補償し、負荷に安定し
た交流電圧を供給する自動電圧調整装置として第
1図に示すものがあつた。図において、入力端子
1,2を介して入力される交流電圧V1は調整変
圧器3の一次巻線3aに印加されると共に、直列
変圧器4の一次巻線4aを介して負荷5に印加さ
れる。調整変圧器3の二次巻線3b間には、一対
のサイリスタを互に逆にして並列接続したサイリ
スタ・スイツチ6−1〜6−4をブリツジ接続
し、その出力を直列変圧器4の二次巻線4bに印
加する。二次巻線4bにはサイリスタ・スイツチ
6−1と同一構成にあるバイパス用のサイリス
タ・スイツチ7が接続されている。サイリスタ・
スイツチ6−1〜6−4,7は、図示なしの制御
回路から点弧信号が入力される。
2. Description of the Related Art Conventionally, there has been an automatic voltage regulator shown in FIG. 1 that compensates for alternating current voltage fluctuations and supplies a stable alternating current voltage to a load. In the figure, an AC voltage V 1 input via input terminals 1 and 2 is applied to the primary winding 3a of the regulating transformer 3, and is also applied to the load 5 via the primary winding 4a of the series transformer 4. be done. Between the secondary windings 3b of the regulating transformer 3, thyristor switches 6-1 to 6-4, each consisting of a pair of reversed thyristors connected in parallel, are bridge-connected, and their outputs are connected to the two of the series transformers 4. The voltage is applied to the next winding 4b. A bypass thyristor switch 7 having the same configuration as the thyristor switch 6-1 is connected to the secondary winding 4b. Thyristor
The switches 6-1 to 6-4 and 7 receive ignition signals from a control circuit (not shown).

次に動作について説明する。制御回路は、点弧
信号によりサイリスタ・スイツチ6−1,6−4
と6−2,6−3との組合せで選択的にオン・オ
フさせる制御をし、これにより調整変圧器3の二
次巻線3bの電圧V3をどのような極性で直列変
圧器4の二次巻線4bに印加するかについての選
択をしている。このようにして交流電圧V1に対
して同極性又は逆極性となる電圧V3による補償
電圧を直列変圧器4から重畳して負荷5に印加す
ることにより交流電圧V1の変動電圧を補償して
いる。
Next, the operation will be explained. The control circuit operates the thyristor switches 6-1 and 6-4 according to the firing signal.
and 6-2 and 6-3 are used to selectively turn on and off the voltage V3 of the secondary winding 3b of the regulating transformer 3. A selection is made as to whether to apply the voltage to the secondary winding 4b. In this way, the voltage fluctuation of the AC voltage V 1 is compensated for by superimposing the compensation voltage of the voltage V 3 having the same polarity or the opposite polarity with the AC voltage V 1 from the series transformer 4 and applying it to the load 5. ing.

そして、直列変圧器4の二次巻線4bに発生す
る過電圧によりサイリスタ・スイツチ6−1〜6
−4が破壊されるのを防ぐため、例えばサイリス
タ・スイツチ6−1,6−4のオン(タツプ+1
の状態)をサイリスタ・スイツチ6−2,6−3
のオン(タツプ−1の状態)に切り換える場合
は、まずサイリスタ・スイツチ7をオンにし、次
にサイリスタ・スイツチ6−1,6−4をオフ、
かつサイリスタ・スイツチ6−2,6−3をオン
にし、更にサイリスタ・スイツチ7をオフにする
切り換え制御を行つている。
The overvoltage generated in the secondary winding 4b of the series transformer 4 causes the thyristor switches 6-1 to 6-6 to
For example, turn on thyristor switches 6-1 and 6-4 (tap +1
state) of the thyristor switches 6-2, 6-3
When switching on (tap-1 state), first turn on thyristor switch 7, then turn off thyristor switches 6-1 and 6-4,
It also performs switching control to turn on the thyristor switches 6-2 and 6-3 and turn off the thyristor switch 7.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の自動電圧調整装置は、以上説明したよう
に構成されているので、補償電圧の極性切り換え
用のサイリスタ・スイツチを保護するためにバイ
パス用のサイリスタ・スイツチを必要とする問題
点があり、またこれらの切り換え制御が冗長なの
で、装置としての応答が遅いという問題点があつ
た。
Since the conventional automatic voltage regulator is configured as described above, there is a problem in that it requires a bypass thyristor switch to protect the thyristor switch for switching the polarity of the compensation voltage. Since these switching controls are redundant, there is a problem in that the response of the device is slow.

この発明は、上記のような問題点を解消するた
めになされたもので、補償電圧の極性切り換え用
のサイリスタ・スイツチの点弧を制御する点弧信
号の位相を、これらの切り換え時に生ずる転流電
流を少なくするように制御することにより、バイ
パス用のサイリスタ・スイツチを省略し、よつて
装置の応答性を向上するようにした自動電圧調整
装置を提供することを目的とする。
This invention was made in order to solve the above-mentioned problems, and it is possible to change the phase of the firing signal that controls the firing of the thyristor switch for switching the polarity of the compensation voltage by adjusting the commutation that occurs when switching It is an object of the present invention to provide an automatic voltage regulator that controls the current to be reduced, thereby omitting a bypass thyristor switch, and thereby improving the responsiveness of the device.

〔問題点を解決するための手段〕[Means for solving problems]

第1の発明に係る自動電圧調整装置は制御回路
を交流電圧の変動電圧を検出する検出回路と、前
記変動電圧と予め定めた基準電圧とを比較する比
較回路と、負荷電圧の零クロス点より一定の進み
位相でタイミング信号を発生するパルス発生回路
と、前記比較回路よりの比較結果及び前記タイミ
ング信号に基づきサイリタを点弧させる点弧信号
を選択出力する論理回路とにより構成したもので
ある。
The automatic voltage regulator according to the first invention includes a control circuit that includes a detection circuit that detects a fluctuating voltage of an alternating current voltage, a comparison circuit that compares the fluctuating voltage with a predetermined reference voltage, and a zero cross point of a load voltage. It is composed of a pulse generation circuit that generates a timing signal with a constant advance phase, and a logic circuit that selectively outputs a firing signal for firing a thyritor based on the comparison result from the comparison circuit and the timing signal.

また、第2の発明に係る自動電圧調整装置は制
御回路を交流電圧の変動電圧を検出する検出回路
と、前記変動電圧と予め定めた基準電圧とを比較
する比較回路と、負荷電圧の零クロス点よりそれ
ぞれ異なる一定の進み位相でタイミング信号を発
生する第1及び第2のパルス発生回路と、前記比
較回路の比較結果及び前記タイミング信号に基づ
き前記サイリスタを点弧させる点弧信号を選択出
力する論理回路とにより構成したものである。
Further, the automatic voltage regulator according to the second invention includes a control circuit that includes a detection circuit that detects a fluctuating voltage of the AC voltage, a comparison circuit that compares the fluctuating voltage with a predetermined reference voltage, and a zero cross of the load voltage. Selecting and outputting a firing signal for firing the thyristor based on the comparison result of the first and second pulse generating circuits that generate timing signals at a certain leading phase different from the point, and the comparison circuit and the timing signal. It is composed of logic circuits.

さらに、第3の発明に係る自動電圧調整装置は
制御回路を交流電圧の変動電圧を検出する検出回
路と、前記変動電圧と予め定めた基準電圧とを比
較する比較回路と、負荷電圧の零クロス点よりそ
れぞれ異なる一定の進み位相でタイミング信号を
発生する第1及び第2のパルス発生回路と、前記
交流電圧及び負荷に流れる電流から前記負荷が透
導性か容量性のリアクタンス特性を判別する判別
回路と、この判別回路の出力信号により前記タイ
ミング信号の出力線を切換えるゲート回路と、前
記比較回路の比較結果及び前記出力線を介して入
力される前記タイミング信号に基づき前記サイリ
スタを点弧させる点弧信号を選択出力する論理回
路とにより構成したものである。
Furthermore, the automatic voltage regulator according to the third invention includes a control circuit that includes a detection circuit that detects a fluctuating voltage of the AC voltage, a comparison circuit that compares the fluctuating voltage with a predetermined reference voltage, and a zero cross of the load voltage. first and second pulse generation circuits that generate timing signals at fixed leading phases that are different from each other; and a determination that determines whether the load is conductive or capacitive, based on the AC voltage and the current flowing through the load. a gate circuit that switches the output line of the timing signal based on the output signal of the discrimination circuit; and a point that fires the thyristor based on the comparison result of the comparison circuit and the timing signal inputted via the output line. It is constructed from a logic circuit that selectively outputs an arc signal.

〔作用〕[Effect]

第1の発明における制御回路は、検出回路で検
出した変動電圧と基準電圧とを比較すると共に、
補償電圧と同位相の負荷電圧の零クロス点より一
定の進み位相のタイミング信号と比較結果とに基
づしてサイリスタを点弧させる点弧信号を選択的
に出力させる。
The control circuit in the first invention compares the fluctuating voltage detected by the detection circuit with a reference voltage, and
An ignition signal for igniting the thyristor is selectively output based on the comparison result and a timing signal with a constant advance phase from the zero crossing point of the load voltage having the same phase as the compensation voltage.

また、第2の発明における制御回路は、検出回
路で検出した変動電圧と基準電圧とを比較するた
共に、補償電圧と同位相の負荷電圧の零クロス点
よりそれぞれ異なる一定の進み位相のタイミング
信号と比較結果とに基づいてサイリスタを点弧さ
せる点弧信号を選択的に出力させる。
In addition, the control circuit in the second invention compares the fluctuating voltage detected by the detection circuit with the reference voltage, and also generates a timing signal of a constant lead phase different from the zero cross point of the load voltage having the same phase as the compensation voltage. An ignition signal for igniting the thyristor is selectively output based on the comparison result.

さらに、第3の発明における制御回路は検出回
路で検出した変動電圧と基準電圧とを比較すると
共に補償電圧と同位相の負荷電圧の零クロス点よ
りそれぞれ異なる一定の進み位相のタイミング信
号を負荷が誘導性か容量性かを判別する判別回路
の出力信号により切換え、比較結果と判別回路に
より切換えられたいずれかのタイミング信号とに
基づいてサイリスタを点弧させる点弧信号を選択
的に出力させる。
Furthermore, the control circuit in the third invention compares the fluctuating voltage detected by the detection circuit with the reference voltage, and also sends timing signals of different constant lead phases to the load from the zero cross point of the load voltage having the same phase as the compensation voltage. It is switched by the output signal of a discrimination circuit that discriminates whether it is inductive or capacitive, and a firing signal for firing the thyristor is selectively output based on the comparison result and one of the timing signals switched by the discrimination circuit.

〔実施例〕〔Example〕

以下、この発明の一実施例について第2図及び
第3図を参照して説明する。第2図は、この発明
における主回路の接続図であり、サイリスタ・ス
イツチ7を欠くことを除き、第1図と同一の構成
である。第3図は、第2図に示すサイリスタ・ス
イツチ6−1〜6−4の点弧信号を発生する制御
回路を示す。第3図において、8は予め定めた基
準電圧との偏差△V即ち変動電圧を検出する検出
回路で、負荷5に印加される電圧V2が入力され
る。9はパルス列のタイミング信号9aを発生す
るパルス発生回路で、負荷5に印加される電圧
V2が入力される。10−1,10−2は偏差△
Vが入力される比較回路で、このうちの一方の比
較回路10−1は、偏差△Vとその上限を設定す
る基準電圧+Vsとを比較し、偏差△Vが基準電
圧+Vsより大となつたときは出力信号10−1
aを“1”にする。また、他方の比較回路10−
2は、偏差△Vとその下限を設定する基準電圧−
Vsとを比較し、偏差△Vが基準電圧−Vsより負
電圧となつたときは出力信号10−2aを“1”
にする。
An embodiment of the present invention will be described below with reference to FIGS. 2 and 3. FIG. 2 is a connection diagram of the main circuit according to the present invention, which has the same configuration as FIG. 1 except that the thyristor switch 7 is omitted. FIG. 3 shows a control circuit for generating firing signals for the thyristor switches 6-1 to 6-4 shown in FIG. In FIG. 3, 8 is a detection circuit for detecting a deviation ΔV from a predetermined reference voltage, that is, a varying voltage, and the voltage V 2 applied to the load 5 is inputted thereto. 9 is a pulse generation circuit that generates a pulse train timing signal 9a, and a voltage applied to the load 5.
V 2 is input. 10-1 and 10-2 are deviations △
One of the comparison circuits 10-1, which is a comparison circuit to which V is input, compares the deviation △V with a reference voltage +Vs that sets its upper limit, and when the deviation △V becomes larger than the reference voltage +Vs. When the output signal is 10-1
Set a to “1”. In addition, the other comparison circuit 10-
2 is the reference voltage − that sets the deviation △V and its lower limit.
Vs, and when the deviation △V becomes a negative voltage than the reference voltage -Vs, the output signal 10-2a is set to "1".
Make it.

パルス発生回路9は、電圧V3又は電圧V3と位
相の等しい出力電圧V2(パルス発生回路9には電
圧V3が印加されるのが厳密な意味で正しいが電
圧V2と電圧V3とは変圧器の1次電圧と2次電圧
との関係にあるので、同位相であり、実際の回路
においても便宜上出力電圧V2の零点を電圧V3
零点と見做している。また、V〓=V〓1±k・V〓3
(但しkは直列変圧器の電圧比)であり、V〓2とV〓
との位相が等しいから、V〓1とV〓2との位相も等
しいと見做すことができる。)の正から負に移る
ゼロクロス点よりα1度だけ進相の時点でタイミン
グ信号9aを発生し、これをアンド・ゲート11
−1,11−2に供給する。アンド・ゲート11
−1,11−2はタイミング信号9aにより比較
回路10−1,10−2よりのそれぞれの出力信
号10−1a,10−2aをゲートさせ、信号1
1−1a,11−2aを得ている。信号11−1
a,11−2aはデコード回路12に入力され
る。デコード回路12は、信号11−1a,11
−2aについてそれぞれ“1、0”のときは信号
12aを“1”に、“0、0”のときは信号12
bを“1”に、“0、1”のときは信号12cを
“1”にする。信号12a,12b,12cは、
セレクタ回路を含む出力回路13に入力される。
出力回路13は、信号12aが“1”のときは信
号13b,13cを“1”に信号12bが“1”
のときは信号13b,13dを“1”に、信号1
2cが“1”のときは信号13a,13dを
“1”にし、他を“0”にて出力する。信号13
a〜13dはそれぞれ第2図に示すサイリスタ・
スイツチ6−1〜6−4の点弧信号であり、アン
ド・ゲート11−1乃至出力回路13は信号13
a〜13dを選択的に出力するための論理回路で
ある。
The pulse generation circuit 9 outputs a voltage V 3 or an output voltage V 2 having the same phase as the voltage V 3 (it is correct in a strict sense that the voltage V 3 is applied to the pulse generation circuit 9, but the voltage V 2 and the voltage V 3 is the relationship between the primary voltage and the secondary voltage of the transformer, so they are in the same phase, and in actual circuits, for convenience, the zero point of the output voltage V 2 is regarded as the zero point of the voltage V 3 . , V = V = 1 ±k・V = 3
(where k is the voltage ratio of the series transformer), and V〓 2 and V〓
Since the phases of V〓1 and V〓2 are equal, it can be considered that the phases of V〓1 and V〓2 are also equal. ) The timing signal 9a is generated when the phase advances by α 1 degree from the zero crossing point where the transition from positive to negative occurs, and this
-1, 11-2. and gate 11
-1 and 11-2 gate the respective output signals 10-1a and 10-2a from the comparator circuits 10-1 and 10-2 using the timing signal 9a, and the signal 1
1-1a and 11-2a are obtained. Signal 11-1
a, 11-2a are input to the decoding circuit 12. The decoding circuit 12 receives signals 11-1a and 11-1a.
When -2a is "1, 0", the signal 12a is set to "1", and when it is "0, 0", the signal 12a is set to "1".
When b is set to "1" and "0, 1", the signal 12c is set to "1". The signals 12a, 12b, 12c are
The signal is input to an output circuit 13 including a selector circuit.
When the signal 12a is "1", the output circuit 13 sets the signals 13b and 13c to "1" and the signal 12b to "1".
In this case, the signals 13b and 13d are set to "1", and the signal 1 is set to "1".
When 2c is "1", the signals 13a and 13d are set to "1" and the others are outputted as "0". signal 13
a to 13d are the thyristors shown in Fig. 2, respectively.
This is the ignition signal for the switches 6-1 to 6-4, and the signal 13 is used for the AND gate 11-1 to the output circuit 13.
This is a logic circuit for selectively outputting a to 13d.

次に第4図を用いて第3図の制御回路の動作を
以下に説明する。第4図aは自動電圧調整装置の
入力電圧V1を示す。又、同図bは自動電圧調整
装置の出力電圧V2を示す。この出力電圧V2は第
3図に示す制御回路の検出回路8へ入力され、そ
こで出力電圧V2の変動電圧変動である偏差△V
が演算され第4図cに示すような偏差△Vの大き
さに比例した直流電圧信号を出力する。
Next, the operation of the control circuit shown in FIG. 3 will be explained below using FIG. 4. FIG. 4a shows the input voltage V 1 of the automatic voltage regulator. Moreover, the same figure b shows the output voltage V2 of the automatic voltage regulator. This output voltage V 2 is input to the detection circuit 8 of the control circuit shown in FIG.
is calculated and outputs a DC voltage signal proportional to the magnitude of the deviation ΔV as shown in FIG. 4c.

一方、パルス発生回路9には電圧V3と位相の
等しい出力電圧V2が入力される。このパルス発
生回路9では出力電圧V2が正から負になる零ク
ロス点よりα1度進んだ時点でタイミング信号9a
を発生する。9aは第4図eに図示されるような
パルス状の信号である。
On the other hand, the output voltage V 2 having the same phase as the voltage V 3 is input to the pulse generation circuit 9 . In this pulse generating circuit 9, the timing signal 9a is output when the output voltage V 2 advances α 1 degree from the zero cross point where it changes from positive to negative.
occurs. 9a is a pulse-like signal as shown in FIG. 4e.

第4図において時刻t1以前の入力電圧V1に電圧
変動が生じていない場合を考えると、検出回路の
偏差△Vは第4図cに示すように零付近にある偏
差△Vは次段の比較回路10−1と10−2とに
入力されるが第4図cに示すように比較回路10
−1の比較値+Vsと比較回路10−2の比較値
−Vsの範囲内にあるため比較回路10−1と1
0−2とはともに動作せず、第4図dに示すよう
に比較回路10−1,10−2の出力信号10−
1aと10−2aとは“0”となつている。(な
お図中では10−2aのみを図示している。) 従つて、アンド・ゲート11−1,11−2よ
りの信号11−1a,11−2aは第4図f,g
に図示するように“0”になつている。上記信号
11−1a,11−2aは次段のデコード回路1
2に入力される。デコード回路12は一種のアツ
プ/ダウンカウンタで構成されており入力信号1
1−1a,11−2aの状態に応じてカウンタが
動作する。例えば信号11−1a,11−2aが
ともに“0、0”の時はデコード回路12の出力
は現状を保持しているが信号11−1aと11−
2aとの状態が“1、0”の時はカウントダウン
し、逆に“0、1”の時はカウントアツプし、そ
の出力12a〜12cは第5図に示す論理表に従
つて出力される。
Considering the case where there is no voltage fluctuation in the input voltage V 1 before time t 1 in Fig. 4, the deviation △V of the detection circuit is near zero as shown in Fig. 4 c. As shown in FIG. 4c, the comparator circuit 10
Since the comparison value of -1 is within the range of +Vs and the comparison value of comparison circuit 10-2 -Vs, comparison circuits 10-1 and 1
0-2, and as shown in FIG. 4d, the output signals 10-1 and 10-2 of the comparator circuits
1a and 10-2a are "0". (In the figure, only 10-2a is shown.) Therefore, the signals 11-1a and 11-2a from the AND gates 11-1 and 11-2 correspond to the signals f and g in FIG.
As shown in the figure, it becomes "0". The above signals 11-1a and 11-2a are supplied to the next stage decoding circuit 1.
2 is input. The decoding circuit 12 is composed of a kind of up/down counter, and the input signal 1
A counter operates according to the states of 1-1a and 11-2a. For example, when the signals 11-1a and 11-2a are both "0, 0", the output of the decoding circuit 12 maintains the current state, but the signals 11-1a and 11-
When the state with 2a is "1, 0", it counts down, and when it is "0, 1", it counts up, and the outputs 12a to 12c are outputted according to the logic table shown in FIG.

しかして、直列変圧器4の極性を第2図に示す
ようにすると、タツプ位置とサイリスタスイツチ
6−1〜6−4のオン・オフ状態の関係およびV〓
,V〓2,V〓3の電圧ベクトルの大きさ及び方向は
第11図に示すようになる。すなわち第11図a
にはタツプ+1の状態が、第11図bにはタツプ
0の状態が第11図cにはタツプ−1の状態が表
わされる。
If the polarity of the series transformer 4 is set as shown in FIG. 2, the relationship between the tap position and the on/off state of the thyristor switches 6-1 to 6-4 and the
1 , V〓 2 , and V〓 3 voltage vectors have magnitudes and directions as shown in FIG. That is, Figure 11a
11b shows the state of tap +1, FIG. 11b shows the state of tap 0, and FIG. 11c shows the state of tap -1.

いま時刻t1以前の入力電圧V1に電圧変動が生じ
ていない場合では信号11−1a,11−2aの
値はいづれも“0”であるので、信号12a〜1
2cは現状を保持しており、今、この状態でタツ
プ0の位置にあるとすると第4図h〜jに図示し
ているように信号12aが“0”、信号12bが
“1”、信号12cが“0”なる信号を出力してい
る。この信号12a,12b,12cは次段の出
力回路13に入力される。この出力回路13では
第5図に示す論理表に従つて信号13a,13d
を出力する。
If there is no voltage fluctuation in the input voltage V 1 before time t 1 , the values of the signals 11-1a and 11-2a are both "0", so the signals 12a to 1
2c maintains its current state, and if it is now at the tap 0 position in this state, the signal 12a is "0", the signal 12b is "1", and the signal 12b is "1", as shown in FIG. 12c outputs a signal of "0". These signals 12a, 12b, and 12c are input to the output circuit 13 at the next stage. This output circuit 13 outputs signals 13a and 13d according to the logic table shown in FIG.
Output.

出力信号13a〜13dはそれぞれ第2図に示
すサイリスタ・スイツチ6−1〜6−4の点弧信
号であり、時刻t1以前では第4図k〜nに示すよ
うに出力信号13bと13dが“1”になつてお
り、サイリスタ・スイツチ6−2と6−4とをオ
ンにしている。この状態では直列変圧器4の二次
巻線4bの両端が短絡されているのでいわゆるタ
ツプ0の状態(サイリスタ・スイツチ6−2と6
−4とをオンとした状態)となつており入力電圧
V1と出力電圧V2は等しい。
Output signals 13a to 13d are firing signals of thyristor switches 6-1 to 6-4 shown in FIG. 2, respectively, and before time t1 , output signals 13b and 13d are activated as shown in FIG. 4 k to n. The signal is set to "1", turning on the thyristor switches 6-2 and 6-4. In this state, both ends of the secondary winding 4b of the series transformer 4 are short-circuited, so the so-called tap 0 state (thyristor switches 6-2 and 6
-4 is on) and the input voltage is
V 1 and output voltage V 2 are equal.

次に時刻t1において入力電圧V1が第4図aに示
すようにステツプ状に低下した場合を考える。入
力電圧V1の低下により出力電圧V2も第4図bに
示す如く低下するため検出回路8の偏差△Vは第
4図cに示す如く電圧の低下分に比例した負の信
号を出力する。
Next, consider the case where the input voltage V 1 decreases stepwise at time t 1 as shown in FIG. 4a. As the input voltage V1 decreases, the output voltage V2 also decreases as shown in Figure 4b, so the deviation △V of the detection circuit 8 outputs a negative signal proportional to the voltage drop as shown in Figure 4c. .

この偏差△Vが時刻t2に比較回路10−2の比
較値である下限を設定する基準電圧−Vsを超過
するため比較回路10−2が動作し出力信号10
−2aに“1”の信号を出力する。
Since this deviation △V exceeds the reference voltage -Vs that sets the lower limit, which is the comparison value of the comparison circuit 10-2 at time t2 , the comparison circuit 10-2 operates and the output signal 10
-2a outputs a “1” signal.

比較回路10−2の出力信号10−2aが
“1”となると電圧V2のゼロクロス点よりα1度進
相の時刻t3でパルス発生回路9のタイミング信号
9aが発生するので、アンド・ゲート11−2が
動作し第4図gに示すように出力信号11−2a
が“1”となる。その結果、第5図に示す論理に
従つて、デコード回路12の出力信号12a〜1
2cは1ステツ進み、第4図h〜jに示すように
変化し、更に出力回路13の出力を第5図の論理
に従つて第4図k〜nに示すように出力を変化さ
せる。このため、時刻t3でサイリスタ・スイツチ
6−2がOFFで、サイリスタ・スイツチ6−1
がONとなり、第6図dに示すように過電流を生
じることなくスムーズにサイリスタ・スイツチ6
−2から6−1への切替えを行うことができ、タ
ツプ0からタツプ+1への切替えが行なわれる。
この結果、出力電圧V2は第4図bに示すように
電圧低下が補償されるため検出回路8の偏差△V
は第4図cに示すように零付近に戻り、比較回路
10−2の出力信号10−2aは時刻t4で再び
“0”になる。この状態ではデコード回路12は
現状を保持しているのでタツプは+1の状態を続
け入力電圧の低下中はずつとタツプが+1となり
出力電圧V2の変動電圧がほぼ補償できる。
When the output signal 10-2a of the comparator circuit 10-2 becomes "1", the timing signal 9a of the pulse generation circuit 9 is generated at time t3 , which is α 1 degree ahead of the zero-crossing point of the voltage V2. 11-2 operates and outputs a signal 11-2a as shown in FIG. 4g.
becomes “1”. As a result, according to the logic shown in FIG.
2c advances one step and changes as shown in FIG. 4 h to j, and further changes the output of the output circuit 13 as shown in FIG. 4 k to n in accordance with the logic of FIG. Therefore, at time t3 , thyristor switch 6-2 is OFF, and thyristor switch 6-1 is turned OFF.
turns on, and the thyristor switch 6 turns on smoothly without overcurrent as shown in Figure 6d.
A switch can be made from -2 to 6-1, and a switch from tap 0 to tap +1.
As a result, the output voltage V 2 is compensated for the voltage drop as shown in FIG. 4b, so the deviation ΔV of the detection circuit 8 is
returns to near zero as shown in FIG. 4c, and the output signal 10-2a of the comparator circuit 10-2 becomes "0" again at time t4 . In this state, the decoding circuit 12 maintains the current state, so the tap continues to be in the +1 state, and while the input voltage is decreasing, the tap gradually becomes +1, which can almost compensate for the voltage fluctuation of the output voltage V2 .

また、例えば+1タツプ→0タツプへのタツプ
下げ動作について説明すると、位相角α1をランダ
ムに選定するような従来の制御回路を用いた場合
には第6図a,bに示すようにα1は電圧V2の正
から負に移る零クロス点より遅れて選択される場
合が生じる。タツプ位置を+1から0に切替える
ためにはサイリスタ・スイツチ6−1からサイリ
スタ・スイツチ6−2に負荷電流IL2を転流させ
る必要がある。サイリスタ・スイツチ6−1から
サイリスタ・スイツチ6−2に転流させるのに電
圧V2の正から負に移る零クロス点(第6図中の
A点)よりα1だけ遅れた点(B点)でサイリス
タ・スイツチ6−2をオンするとこの時点では電
圧V2は負であるためサイリスタ・スイツチ6−
1に流れる電流を増加させる方向に流れサイリス
タ・スイツチ6−1及び6−2には過大な電流が
サイリスタ素子を破壊させてしまう恐れがある。
Also, for example, to explain the operation of lowering the tap from +1 tap to 0 tap, if a conventional control circuit that randomly selects the phase angle α 1 is used, the α 1 may be selected later than the zero cross point where the voltage V 2 changes from positive to negative. In order to switch the tap position from +1 to 0, it is necessary to commutate the load current I L2 from the thyristor switch 6-1 to the thyristor switch 6-2. To commutate the current from thyristor switch 6-1 to thyristor switch 6-2, a point (point B) delayed by α 1 from the zero cross point (point A in Fig. 6) where voltage V 2 changes from positive to negative. ), when the thyristor switch 6-2 is turned on, the voltage V 2 is negative at this point, so the thyristor switch 6-2 is turned on.
The current flowing through the thyristor switches 6-1 and 6-2 increases in the direction of increasing the current flowing through the thyristor switches 6-1 and 6-2, and there is a risk that an excessive current may destroy the thyristor elements.

しかしながら、本発明では第6図c,dに示し
た位相角α1を電圧V2の正から負に移る零クロス
点(A点)よりα1だけ進めた点(C点)でサイリ
スタ・スイツチ6−2をオンにするとこの時点で
は電圧V2は正であるためサイリスタ・スイツチ
6−1に流れていた電流を打消す方向に電流が流
れ図中のd点においてサイリスタ・スイツチ6−
1の電流は0になり、サイリスタ・スイツチ6−
1はターンオフし、負荷電流IL2はサイリスタ・
スイツチ6−2に転流することができ、転流時の
過電流を防止することができ、サイリスタ素子の
耐量を下げることができるため装置を安価にでき
るという利点を生じる。
However, in the present invention, the thyristor switch is activated at a point (point C) where the phase angle α 1 shown in FIG . When the switch 6-2 is turned on, the voltage V 2 is positive at this point, so the current flows in a direction that cancels the current flowing through the thyristor switch 6-1, and the thyristor switch 6-2 is turned on at point d in the diagram.
The current in 1 becomes 0 and the thyristor switch 6-
1 is turned off and the load current I L2 is turned off by the thyristor.
The current can be commutated to the switch 6-2, overcurrent can be prevented during commutation, and the withstand capacity of the thyristor element can be lowered, resulting in the advantage that the device can be made inexpensive.

次に、負荷5が誘導性である場合の動作を第7
図を参照して説明する。第7図aは交流電圧V1
及び負荷5に流れる電流IL1は、第7図bは調整
変圧器3の二次巻線3bの電圧V3及び直列変圧
器4の二次巻線4bを流れる電流IL2を示す。ま
た、第7図dはサイリスタ・スイツチ6−1を第
2図の矢印方向に流れる電流I1、第7図eはサイ
リスタ・スイツチ6−2を第2図の矢印方向に流
れる電流I2を示す。第7図から明らかなように、
点弧信号13a〜13dにより、時刻t1から時刻
t2までの間でサイリスタ・スイツチ6−1がオン
からオフに転じ、時刻t1からサイリスタ・スイツ
チ6−2がオンに転じる。時刻t1,t2間ではサイ
リスタ・スイツチ6−1,6−2を介し、第7図
cに示す矢印方向に転流電流I4が流れる。このよ
うな動作から明らかなように、負荷5に供給され
る電流IL1は、サイリスタ・スイツチ6−1,6
−4から6−2,6−3又はその逆への点弧の変
換があつても、連続的なものとなり、変動電圧に
対して速い補償応答をする。
Next, the operation when the load 5 is inductive is explained in the seventh section.
This will be explained with reference to the figures. Figure 7a shows the AC voltage V 1
FIG. 7b shows the voltage V 3 across the secondary winding 3b of the regulating transformer 3 and the current I L2 flowing through the secondary winding 4b of the series transformer 4. 7d shows the current I 1 flowing through the thyristor switch 6-1 in the direction of the arrow in FIG. 2, and FIG. 7e shows the current I 2 flowing through the thyristor switch 6-2 in the direction of the arrow in FIG. show. As is clear from Figure 7,
The firing signals 13a to 13d change the time from time t1 to time
The thyristor switch 6-1 turns from on to off until t2 , and the thyristor switch 6-2 turns on from time t1 . Between times t1 and t2, commutation current I4 flows in the direction of the arrow shown in FIG. 7c through the thyristor switches 6-1 and 6-2. As is clear from such an operation, the current I L1 supplied to the load 5 is
Any conversion of firing from -4 to 6-2, 6-3 or vice versa is continuous and has a fast compensatory response to varying voltages.

第8図はこの発明の第2の実施例による制御回
路のブロツク図を示す。第7図cに示す転流電流
ILが大きいと、サイリスタ・スイツチ6−1〜6
−4を破壊させる恐れがあるので、第8図ではタ
イミング信号9aの他にタイミング信号9−1a
を発生させ、以下で説明する制御をし、転流電流
I4を小さなものにする制御をする。
FIG. 8 shows a block diagram of a control circuit according to a second embodiment of the invention. Commutation current shown in Figure 7c
If I L is large, thyristor switches 6-1 to 6
-4 may be destroyed, so in Fig. 8, in addition to the timing signal 9a, the timing signal 9-1a is
The commutation current is generated and controlled as explained below.
Control to make I 4 small.

即ち、パルス発生回路9−1は、パルス発生回
路9と同じような構成で、α2(<α1)なる位相角
の時点でタイミング信号9−1aを出力するよう
に設定されている。タイミング信号9−1aは、
アンド・ゲート11−2に入力される。その他
は、第3図と同一構成である。
That is, the pulse generating circuit 9-1 has the same configuration as the pulse generating circuit 9, and is set to output the timing signal 9-1a at a phase angle of α 2 (<α 1 ). The timing signal 9-1a is
It is input to AND gate 11-2. The rest of the configuration is the same as in FIG. 3.

第9図はこの発明の第3の実施例による制御回
路のブロツク図を示す。第9図の実施例では、負
荷5が誘導性及び容量性のいずれにも対応できる
ように、次に説明する制御を行う。
FIG. 9 shows a block diagram of a control circuit according to a third embodiment of the invention. In the embodiment shown in FIG. 9, the following control is performed so that the load 5 can handle both inductive and capacitive loads.

即ち、電圧V2及び電流IL1を入力し、これらの
間の位相差から負荷5が誘導性か否かを判別する
判別回路14を設ける。判別回路14は、判別の
結果、負荷5が誘導性のときは、信号14aを
“1”にして出力する。信号14aは、アンド・
ゲート16−1,16−2およびインバータ15
を介してアンド・ゲート16−3,16−4に入
力される。アンド・ゲート16−1,16−3は
タイミング信号9aを入力し、アンド・ゲート1
6−2,16−4はタイミング信号9−1aを入
力する。アンド・ゲート16−1,16−4の出
力はオア・ゲート17−1を介してアンド・ゲー
ト11−1に供給され、アンド・ゲート16−
2,16−3の出力はオア・ゲート17−2を介
してアンド・ゲート11−2に供給される。アン
ド・ゲート16−1〜オア・ゲート17−2は、
タイミング信号9a,9−1aの出力先を切り換
えるゲート回路である。
That is, a determination circuit 14 is provided which inputs the voltage V 2 and the current I L1 and determines whether or not the load 5 is inductive based on the phase difference between them. As a result of the determination, the determination circuit 14 outputs the signal 14a as "1" when the load 5 is inductive. The signal 14a is
Gates 16-1, 16-2 and inverter 15
The signal is input to AND gates 16-3 and 16-4 via. AND gates 16-1 and 16-3 input the timing signal 9a, and AND gate 1
6-2 and 16-4 input the timing signal 9-1a. The outputs of AND gates 16-1 and 16-4 are supplied to AND gate 11-1 via OR gate 17-1, and
The outputs of 2 and 16-3 are supplied to AND gate 11-2 via OR gate 17-2. AND gate 16-1 to or gate 17-2 are
This is a gate circuit that switches the output destination of the timing signals 9a and 9-1a.

負荷5が誘導性である場合は、判別回路14の
信号14aが“1”となるので、タイミング信号
9aはアンド・ゲート16−1及びオア・ゲート
17−1を介してアンド・ゲート11−1に導か
れる。また、タイミング信号9−1aはアンド・
ゲート16−2及びオア・ゲート17−2を介し
てアンド・ゲート11−2に導かれる。以下、ア
ンド・ゲート11−1,11−2にそれぞれタイ
ミング信号9a,9−1aを導入しての動作は、
第7図のものと同じとなる。
When the load 5 is inductive, the signal 14a of the discrimination circuit 14 becomes "1", so the timing signal 9a is output to the AND gate 11-1 via the AND gate 16-1 and the OR gate 17-1. guided by. Also, the timing signal 9-1a is
It is led to AND gate 11-2 via gate 16-2 and OR gate 17-2. Below, the operation by introducing timing signals 9a and 9-1a into AND gates 11-1 and 11-2, respectively, is as follows.
It will be the same as the one in Figure 7.

次に負荷5が容量性の場合は、信号14aが
“0”、かつインバータ15の出力が“1”となる
ので、タイミング信号9aはアンド・ゲート16
−3及びオア・ゲート17−2を介してアンド・
ゲート11−2に導かれ、タイミング信号9−1
aはアンド・ゲート16−4及びオア・ゲート1
7−1を介してアンド・ゲート11−1に導かれ
る。このようにしてアンド・ゲート11−1,1
1−2にそれぞれ誘導性の場合と逆対応でタイミ
ング信号9,9−1aを導き、容量性の場合は誘
導性の場合の逆極性となる逆電圧に対処してい
る。
Next, when the load 5 is capacitive, the signal 14a is "0" and the output of the inverter 15 is "1", so the timing signal 9a is output from the AND gate 16.
-3 and or via gate 17-2.
The timing signal 9-1 is guided to the gate 11-2.
a is AND gate 16-4 and OR gate 1
7-1 to AND gate 11-1. In this way, AND gate 11-1,1
Timing signals 9 and 9-1a are introduced to 1-2, respectively, in a manner opposite to that in the inductive case, and the capacitive case deals with a reverse voltage having a polarity opposite to that in the inductive case.

なお、第2図に示したこの発明の実施例では、
補償電圧を調整変圧器3に入力される交流電圧
V1から得るようにしたが、これを第10図に示
すように調整変圧器18の一次巻線を電圧V2
印加される負荷5と並列接続し、この調整変圧器
18の二次巻線からサイリスタ・スイツチ6−1
〜6−4で切換え制御する補償電圧を得ても良
く、同様の効果を奏する。
In addition, in the embodiment of this invention shown in FIG.
Adjusting the compensation voltage AC voltage input to the transformer 3
As shown in FIG . Thyristor switch 6-1 from the line
A compensation voltage to be switched and controlled in steps 6-4 to 6-4 may be obtained, and the same effect can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、補償電圧の極
性切り換え用のサイリスタ・スイツチの点弧を制
御する点弧信号の位相をこれらの切り換え時に生
ずる転流電流を少なくするように制御したので、
バイパス用のサイリスタ・スイツチを省略できる
と共に装置の応答性を向上することができるのみ
ならず、転流時の過電流を防止することができ、
サイリスタ・スイツチの耐量を下げることがで
き、よつて装置を安価にできるという効果があ
る。また、誘導性負荷か容量性負荷かのリアクタ
ンス特性を判別する判別回路を設け、その出力信
号によりタイミング信号の出力線を切換えられる
ようにしたので、負荷が誘導性あるいは容量性の
いずれにも対応できる効果がある。
As described above, according to the present invention, the phase of the firing signal that controls the firing of the thyristor switch for switching the polarity of the compensation voltage is controlled so as to reduce the commutation current that occurs when switching the polarity of the thyristor switch.
Not only can the bypass thyristor switch be omitted and the response of the device can be improved, but also overcurrent can be prevented during commutation.
This has the effect of lowering the withstand capacity of the thyristor switch, thereby making the device cheaper. In addition, we have installed a discrimination circuit that discriminates the reactance characteristics of inductive or capacitive loads, and we have made it possible to switch the timing signal output line based on the output signal, so it is compatible with either inductive or capacitive loads. There is an effect that can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の自動電圧調整装置を構成する主
回路の接続図、第2図はこの発明の一実施例によ
る自動電圧調整装置の主回路の接続図、第3図は
第2図に示す自動電圧調整装置における制御回路
のブロツク図、第4図は第3図の制御回路の動作
を説明する波形図、第5図は第3図の出力信号を
タツプ上げ下げとの関係で示した論理図、第6図
は第2図に示す自動電圧調整装置のタツプ上げ動
作を説明する波形図およびスイツチ選択論理を示
す図、第7図は負荷が誘導性の場合の動作を説明
する波形図、第8図及び第9図はこの発明の他の
実施例を示す制御回路のブロツク図、第10図は
この発明の他の実施例による自動電圧調整装置の
主回路の接続図、第11図はこの発明のタツプ状
態とスイツチのオン・オフ状態および電圧ベクト
ルの関係を示す説明図である。 3,4……変圧器、5……負荷、6−1〜6−
4,7……サイリスタ・スイツチ、8……検出回
路、9,9−1……パルス発生回路、10−1,
10−2……比較回路、12……デコード回路、
13……出力回路。なお、図中同一符号は同一部
分を示す。
Fig. 1 is a connection diagram of the main circuit constituting a conventional automatic voltage regulator, Fig. 2 is a connection diagram of the main circuit of an automatic voltage regulator according to an embodiment of the present invention, and Fig. 3 is shown in Fig. 2. A block diagram of the control circuit in the automatic voltage regulator, FIG. 4 is a waveform diagram explaining the operation of the control circuit in FIG. 3, and FIG. 5 is a logic diagram showing the output signal in FIG. 3 in relation to the raising and lowering of the tap. , FIG. 6 is a waveform diagram explaining the tap-up operation of the automatic voltage regulator shown in FIG. 2, and a diagram showing the switch selection logic. FIG. 8 and 9 are block diagrams of control circuits showing other embodiments of the invention, FIG. 10 is a connection diagram of the main circuit of an automatic voltage regulator according to another embodiment of the invention, and FIG. FIG. 4 is an explanatory diagram showing the relationship between the tap state, the on/off state of the switch, and the voltage vector according to the invention. 3, 4...Transformer, 5...Load, 6-1 to 6-
4, 7... Thyristor switch, 8... Detection circuit, 9, 9-1... Pulse generation circuit, 10-1,
10-2...Comparison circuit, 12...Decoding circuit,
13...Output circuit. Note that the same reference numerals in the figures indicate the same parts.

Claims (1)

【特許請求の範囲】 1 交流電圧が供給される負荷に直列接続される
一次巻線及び前記交流電圧における変動電圧を補
償する補償電圧を供給する二次巻線を有する直列
変圧器と、この直列変圧器の二次巻線に逆並列接
続されたサイリスタをブリツジ接続し、前記補償
電圧の極性を前記サイリスタの選択的な点弧によ
り選択するスイツチ回路と、前記変動電圧及び前
記交流電圧の位相に基づき前記サイリスタを点弧
させる点弧信号を選択的に出力する制御回路とを
備えた自動電圧調整装置において、前記制御回路
は交流電圧の変動電圧を検出する検出回路と、前
記変動電圧と予め定めた基準電圧とを比較し比較
結果を出力する比較回路と、負荷電圧が正から負
に移る零クロス点より一定の進み位相でタイミン
グ信号を発生するパルス発生回路と、前記比較結
果及び前記タイミング信号に基づき前記サイリス
タを点弧させる点弧信号を選択的に出力する論理
回路とを備えたことを特徴とする自動電圧調整装
置。 2 交流電圧が供給される負荷に直列接続される
一次巻線及び前記交流電圧における変動電圧を補
償する補償電圧を供給する二次巻線を有する直列
変圧器と、この直列変圧器の二次巻線に逆並列接
続されたサイリスタをブリツジ接続し、前記補償
電圧の極性を前記サイリスタの選択的な点弧によ
り選択するスイツチ回路と、前記変動電圧及び前
記交流電圧の位相に基づき前記サイリスタを点弧
させる点弧信号を選択的に出力する制御回路とを
備えた自動電圧調整装置において、前記制御回路
は交流電圧の変動電圧を検出する検出回路と、前
記変動電圧と予め定めた基準電圧とを比較し比較
結果を出力する比較回路と、負荷電圧が正から負
に移る零クロス点よりそれぞれ異なる進み位相で
タイミング信号を発生する第1及び第2のパルス
発生回路と、前記比較結果及び前記タイミング信
号に基づき前記サイリスタを点弧させる点弧信号
を選択的に出力する論理回路とを備えたことを特
徴とする自動電圧調整装置。 3 交流電圧が供給される負荷に直列接続される
一次巻線及び前記交流電圧における変動電圧を補
償する補償電圧を供給する二次巻線を有する直列
変圧器と、この直列変圧器の二次巻線に逆並列接
続されたサイリスタをブリツジ接続し、前記補償
電圧の極性を前記サイリスタの選択的な点弧によ
り選択するスイツチ回路と、前記変動電圧及び前
記交流電圧の位相に基づき前記サイリスタを点弧
させる点弧信号を選択的に出力する制御回路とを
備えた自動電圧調整装置において、前記制御回路
は交流電圧の変動電圧を検出する検出回路と、前
記変動電圧と予め定めた基準電圧とを比較し比較
結果を出力する比較回路と、負荷電圧が正から負
に移る零クロス点よりそれぞれ異なる進み位相で
タイミング信号を発生する第1及び第2のパルス
発生回路と、前記交流電圧及び負荷に流れる電流
から前記負荷が進相負荷か遅相負荷かのリアクタ
ンス特性を判別する判別回路と、前記判別回路の
出力信号により前記タイミング信号の出力線を切
り換えるゲート回路と、前記比較結果及び前記出
力線を介して入力される前記タイミング信号に基
づき前記サイリスタを点弧させる点弧信号を選択
的に出力する論理回路とを備えたことを特徴とす
る自動電圧調整装置。
[Claims] 1. A series transformer having a primary winding connected in series to a load to which an alternating voltage is supplied and a secondary winding supplying a compensation voltage to compensate for fluctuations in the alternating voltage; a switch circuit that bridge-connects a thyristor connected in antiparallel to a secondary winding of a transformer, and selects the polarity of the compensation voltage by selective firing of the thyristor; and a control circuit that selectively outputs an ignition signal that fires the thyristor based on the control circuit, the control circuit includes a detection circuit that detects a fluctuating voltage of an AC voltage, and a voltage that is predetermined as the fluctuating voltage. a comparator circuit that compares the comparison result with a reference voltage and outputs a comparison result; a pulse generation circuit that generates a timing signal with a constant advance phase from a zero cross point where the load voltage changes from positive to negative; and a logic circuit that selectively outputs an ignition signal for igniting the thyristor based on the thyristor. 2. A series transformer having a primary winding connected in series to a load to which alternating current voltage is supplied and a secondary winding supplying a compensation voltage that compensates for fluctuations in the alternating voltage, and a secondary winding of this series transformer. a switch circuit that bridge-connects thyristors connected in antiparallel to a line, and selects the polarity of the compensation voltage by selectively firing the thyristor; and firing the thyristor based on the phase of the fluctuating voltage and the alternating current voltage. In the automatic voltage regulator, the control circuit includes a detection circuit that detects a fluctuating voltage of an alternating current voltage, and a control circuit that selectively outputs an ignition signal that causes an ignition to occur. a comparator circuit that outputs a comparison result; first and second pulse generation circuits that generate timing signals at different leading phases from a zero cross point where the load voltage changes from positive to negative; and the comparison result and the timing signal. and a logic circuit that selectively outputs an ignition signal for igniting the thyristor based on the thyristor. 3. A series transformer having a primary winding connected in series to a load to which an alternating current voltage is supplied and a secondary winding supplying a compensation voltage that compensates for fluctuations in the alternating voltage, and a secondary winding of this series transformer. a switch circuit that bridge-connects thyristors connected in antiparallel to a line, and selects the polarity of the compensation voltage by selectively firing the thyristor; and firing the thyristor based on the phase of the fluctuating voltage and the alternating current voltage. In the automatic voltage regulator, the control circuit includes a detection circuit that detects a fluctuating voltage of an alternating current voltage, and a control circuit that selectively outputs an ignition signal that causes an ignition to occur. a comparator circuit that outputs a comparison result, first and second pulse generation circuits that generate timing signals at different leading phases from the zero cross point where the load voltage changes from positive to negative; a discriminating circuit for discriminating the reactance characteristic of the load as a phase leading load or a lagging phase load based on the current; a gate circuit for switching the output line of the timing signal based on the output signal of the discriminating circuit; and a logic circuit that selectively outputs an ignition signal for igniting the thyristor based on the timing signal inputted through the thyristor.
JP3794980A 1980-03-24 1980-03-24 Automatic voltage regulator Granted JPS56135213A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3794980A JPS56135213A (en) 1980-03-24 1980-03-24 Automatic voltage regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3794980A JPS56135213A (en) 1980-03-24 1980-03-24 Automatic voltage regulator

Publications (2)

Publication Number Publication Date
JPS56135213A JPS56135213A (en) 1981-10-22
JPS6336004B2 true JPS6336004B2 (en) 1988-07-18

Family

ID=12511793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3794980A Granted JPS56135213A (en) 1980-03-24 1980-03-24 Automatic voltage regulator

Country Status (1)

Country Link
JP (1) JPS56135213A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2612621C2 (en) * 2014-11-11 2017-03-09 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Alternating voltage regulator
RU2713739C1 (en) * 2019-05-06 2020-02-07 Федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный технический университет" Ac voltage regulator
RU2765226C1 (en) * 2021-04-19 2022-01-26 Федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный технический университет" Ac voltage regulator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149853A (en) * 1978-05-17 1979-11-24 Mitsubishi Electric Corp Alternating current voltage regulator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54149853A (en) * 1978-05-17 1979-11-24 Mitsubishi Electric Corp Alternating current voltage regulator

Also Published As

Publication number Publication date
JPS56135213A (en) 1981-10-22

Similar Documents

Publication Publication Date Title
US4876433A (en) Inverter controlled-type power source for arc welding
CA1193655A (en) Feed forward ac voltage regulator employing step-up, step-down transformer and analog and digital control circuitry
US3458796A (en) Soft start circuit for power supply circuits
US3217239A (en) Voltage control apparatus
NO148425B (en) PROCEDURE AND DEVICE FOR COMBUSTION OF COMPOUND MATERIAL IN FLUIDIZED ZONE
JPH1195846A (en) Voltage regulator
JPS6336004B2 (en)
JP3249349B2 (en) Transformer
JPS5943914B2 (en) Protection method of controlled rectifier
JPS6035892B2 (en) power converter
JPS63206165A (en) Uninterruptible power supply
JPH067372Y2 (en) AC voltage regulator protection device
JP2005229666A (en) Uninterruptible power source apparatus
JP2774051B2 (en) Low-voltage uninterruptible switching device
SU1144167A1 (en) Device for automatic control of inductance of earthing reactor
JPH04281343A (en) Uninterruptible power supply and switching method
JPH11312612A (en) Voltage adjusting device
JP2000232735A (en) Voltage phase adjusting device
JPH10207557A (en) Alternating current stabilized power supply, and reduced voltage starter using the same
JPH0546091Y2 (en)
JPS61206014A (en) Automatic voltage adjusting device
JPS58178419A (en) Semiconductor tap switching device
JP2006081292A (en) Voltage regulator
JPS6361688B2 (en)
JPS6151509B2 (en)