JPH10261952A - クロック分周器 - Google Patents
クロック分周器Info
- Publication number
- JPH10261952A JPH10261952A JP10021928A JP2192898A JPH10261952A JP H10261952 A JPH10261952 A JP H10261952A JP 10021928 A JP10021928 A JP 10021928A JP 2192898 A JP2192898 A JP 2192898A JP H10261952 A JPH10261952 A JP H10261952A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- divisor
- input
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/48—Gating or clocking signals applied to all stages, i.e. synchronous counters with a base or radix other than a power of two
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Abstract
周期にクロックを分周することができる分周器を提供す
る。 【解決手段】 奇数倍に分周するためにその奇数倍に相
当する除数を入力除数として入力させ、それを2で割っ
た第1除数と入力除数から第1除数を引いた第2除数と
を出力させ、入力クロックをカウントして、そのカウン
ト値が第1除数と一致した後のクロックの立ち上がり時
に分周されるクロックを遷移させ、かつ入力クロックが
第1除数と一致したときから再度入力クロックをカウン
トし、その2度の目のカウント値が第2除数と一致した
ときに分周されるクロックを他の方向に遷移させる。
Description
係り、特に50%のデューティサイクルを有し、入力ク
ロックの奇数倍の周期を有するクロックに分周すること
ができるようにして、様々な周期のクロックを必要とす
るシステムへの適用性を高めたクロック分周器に関する
ものである。
ク分周器について説明する。図1は従来のリップルキャ
リカウンタ(ripple-carry counter)を用いたクロック分
周器の構成ブロック図であり、図2はリップルキャリカ
ウンタを用いたクロック分周器の動作波形図である。図
1は、リップルキャリカウンタを用いたクロック分周器
を示すもので、logic_1 信号が1のとき、図2の動作波
形図に示すように、入力されるクロック信号(clk-in)の
ネガチブエッジで各プリッププロップ1a、1b、1
c、1dの出力値が変わる。最終段のプリッププロップ
を除いたそれぞれのプリッププロップの出力値は次段の
プリッププロップの動作クロックとして使われる。例え
ば、MOD−Nのカウンタを用いたクロック分周器は、
入力クロックの個数を数え、所定のクロック数だけカウ
ントしたら出力を0とし、再度クロックの個数を数え、
所定のクロックの個数だけ数えたら出力を1とする形式
である。すなわち、クロック分周器への入力が10MH
z(100ns)で、所望の出力が10nsであるとす
れば、カウント値が始めに5になるまでは0とし、カウ
ント値が再度5になると1にする。ここで、MOD−N
カウンタとは、カウンタの状態がN個あるリップルカウ
ンタのことである。リップルカウンタを構成するプリッ
ププロップの個数がM個であるとき、存在する状態数N
との関係は、N=2M である。
のクロック分周器は基準クロック(入力クロック)の偶
数倍の周期を有するクロックを作る形態であって、奇数
倍の周期を有するクロック信号を実現しにくく、これを
実現しても50%未満のデューティサイクルとすること
ができない。よって、様々な周期のクロックを必要とす
るシステムへの適用性が低下するという問題点があっ
た。本発明は、上記の従来のクロック分周器の問題点を
解決するためになされたもので、個々のクロックが50
%のデューティサイクルを有し、入力クロックの奇数倍
の周期を有するクロックに分周することができるように
して、様々な周期のクロックを必要とするシステムへの
適用性を向上させたクロック分周器を提供することを目
的とする。
の本発明のクロック分周器は、入力クロックに対して所
定の奇数倍の周期を有する出力クロックを得るために入
力する入力除数からその入力除数を2で割った商からな
る第1除数と入力除数からその商を引いた数である第2
除数を出力する奇数倍周期信号出力部と、入力クロック
信号をカウントし、そのカウント値を第1除数と比較し
て両者の一致後に出力し、かつその一致後、リセットし
て再度入力クロックをカウントしてその値を第2除数と
比較して一致後に再度出力するクロック分周制御部と、
入力クロックを受け、クロック分周制御部の最初の出力
後の入力クロックのポジティブエッジで遷移し、次の出
力で次に遷移する分周されたクロック出力信号を出力す
るクロック分周信号出力部とを備えることを特徴とす
る。
実施形態のクロック分周器について詳細に説明する。図
3は本実施形態のクロック分周器の構成ブロック図であ
る。本クロック分周器は、奇数倍周期信号出力部30
(CLK_DVSOR)と、奇数倍周期信号出力部30の出力を受
けてクロック分周に必要な制御信号を出力するクロック
分周制御部31と、その制御信号に基づいて奇数倍周期
に分周されたクロック信号を出力するクロック分周信号
出力部32とを備えている。奇数倍周期信号出力部30
は、入力クロック(clk_i) に対して所望の奇数倍周期を
有する出力クロック(clk_o) を得るために入力する除数
(DIV<N:1>)から、カウント及び比較段階で必要な数、す
なわち第1除数、第2除数(divsr 1)(divsr 2)を出力す
るブロックである。
成図である。本実施形態においては入力クロックを5倍
の周期を有する信号に分周する例を示す。したがって、
分周するための入力除数(DIV<4:1>)は十進数で5、二進
数で0101である。すなわち、DIV(4:1>=0101、
DIV<1>=1、DIV<2>=0、DIV<3>=1、DIV<4>=0であ
る。この場合、最上位ビットが0であるので入力は下位
3ビットだけで処理している。いうまでもなく、入力除
数がより大きい場合はそれに応じた回路構成となる。奇
数倍周期信号出力30は、入力除数(DIV)を入力クロッ
ク(clk_i)及びロード信号に基づいてそれぞれ第1除数
(divsr 1)、第2除数(divsr 2)として出力する第1除数
出力部45と第2除数出力部46とで構成される。第1
除数出力部45は、ロード信号に基づいて入力除数(DIV
3) と帰還された除数とを多重化して出力する第1MU
X43aと、同様にロード信号に基づいて入力除数(DIV
2) と帰還された除数とを多重化して出力する第2MU
X43bとを備えている。さらに、第1MUX43aと
入力クロックとに接続され、反転された入力クロックに
基づいて第1MUX43aの出力値から2ビットからな
る第1除数の下位ビット(divsr1<0>) を出力する第1D
プリッププロップ44aと、同様に第2MUX43bと
入力クロックとに接続され、反転された入力クロックに
基づいて第2MUX43bの出力値から第1除数の上位
ビット(divsr1<1>)を出力する第2Dプリッププロップ
44bとを備えている。
出力部45と同様の第3、4MUX43c、43dと第
3、4Dフリップフロップ44c、44dを備えてい
る。これらの第3、第4MUX43c、34dへの入力
は第1除数出力部45とは若干異なる。2つの入力除数
(DIV<1><2>) がNANDゲート40へ入力され、NAN
D演算された結果と入力除数(DIV<3>)とを入力とする排
他的NORすなわちE−NORゲート41の出力が第3
MUXの一方の入力に接続されている。他方の入力は帰
還された除数であるのは第1除数出力部45の場合と同
じである。一方、第4MUX43の帰還された除数以外
の入力には2つの入力除数(DIV<2><1>) を排他的ORす
るE−ORゲート42の出力が接続されている。また、
それぞれのフリップフロップ44c、44dの出力は反
転された入力クロックに基づいてそれぞれのMUXの出
力を第2除数(divsr2<0>)、(divsr2<1>)として出力す
る。なお、第1除数は入力除数を2で割った商であり、
第2除数は入力除数からその商、すなわち第1除数を差
し引いた値である。すなわち、入力除数が5であれば、
第1除数は2、第2除数は3となる。従ってdivsr1<0>
は0、divsr1<1>は1、divsr2<0>は1、divsr2<1>は1
である。
入力されたクロックを奇数倍周期のクロックに分周しよ
うとするとき、その奇数倍の数字と同じ数字である除数
を入力除数として入力させ、その入力除数を2で割った
商である第1除数と入力除数から第1除数を引いた値で
ある第2除数を出力させる回路である。すなわち、5倍
周期のクロックなら第1除数が2、第2除数が3で、1
1倍周期のクロックを得るなら第1除数が5で第2除数
が6である。それを得られるなら奇数倍周期信号出力部
30はどのような構成にしても良い。
を図5に基づいて説明する。クロック分周制御部31
は、クロック信号をカウントし、そのカウント値と第1
除数、第2除数と比較してクロック分周に必要な制御信
号を出力する。そのために、入力されたクロック信号を
カウントして出力するカウンタ部50と、そのカウント
値と奇数倍周期信号出力部30から出力される第1除数
(divsr 1) 又は第2除数(divsr 2) と比較して出力する
比較器51と、比較器51の比較出力値を受けてクロッ
クリセット信号(clk_rst) を出力するとともにカウンタ
部50をリセットするカウンタリセット信号(cnt-rst)
と、比較対称を変える比較選択信号(com-sel) を出力す
る制御部52とを備えている。制御部52の比較選択信
号により、比較器51はカウント値を第1除数と第2除
数のうちいずれか1つと比較してそれぞれ一致したとき
に制御部52へ出力する。
数、第2除数と入力クロックとを入力とし、初期化され
た後入力クロックをカウントし、そのカウント値が第1
除数と等しくなったときにカウンタをリセットさせると
ともに比較器の比較対称を第1除数から第2除数へ変
え、再度入力クロックをカウントし、それが第2除数と
一致したときにカウンタをリセットし、かつ比較器の比
較対称を第1除数へと戻すようになっている。また、同
時に比較器からの一致信号によって入力クロックを分周
するためのクロックリセット信号を出力するようになっ
ている。
構成図で、logic_1 信号により入力が1とセッティング
されているDプリッププロップで構成される。クロック
分周制御部31から出力されるクロックリセット信号(c
lk_rst) が1であれば、入力クロックの立ち上がりで出
力されるクロック(clk_o) は1へ遷移し、クロックリセ
ット信号が0であれば、クロック分周信号出力部32は
リセットされ、出力されるクロックは0へ遷移する。し
たがって、出力クロック(clk_o) が最初に遷移する個所
は、入力クロック(clk-i)のポジチブエッジ(0→1) であ
り、次に遷移する箇所はネガチブエッジ(1→0)と2個所
で遷移が生じる。
ック分周動作について詳細に説明する。図7は5倍の周
期とデューティサイクルが50%を有する分周されたク
ロックを出力するクロック分周器の出力波形図であり、
図8はクロック分周制御部31の状態図であり、図9は
本実施形態の出力波形図である。まず、本実施形態クロ
ック分周器は、50%のデューティサイクルを有する奇
数パルスのクロック信号を出力するためのものである。
奇数倍の周期と50%のデューティサイクル(t/T×
100:T=期間,t=信号値が1である時間)である
とすれば、入力除数(DIV) の数を2で割った商の値だけ
入力クロック信号(clk-i) が過ぎた後のエッジ遷移が発
生する個所で本実施形態の出力が0から1へ遷移し、再
び入力クロックの個数が、入力除数(DIV) の値から前の
商の値を引いた値になったとき、1から0へ遷移する。
ば、divsr 1 = Value 1 / 2の商であり、divsr 2 = DIV
- divsr 1である。例えば、50Mhzの入力クロック
信号を分周して10Mhzの出力クロック信号を得るに
は、DIV = 50/10 = 5であり、divsr 1 = 2、 divsr 2 =
3である。任意の基準入力クロック信号からユーザが得
ろうとするクロックを求めるためには、奇数倍周期信号
出力部30に必要な入力除数(DIV) の値を入力し、ロー
ド値の入力で、奇数倍周期信号出力部30は、第1除数
(divsr 1) と第2除数(divsr 2) を出力する。この第1
除数と第2除数を受けたクロック分周制御部31は、そ
の出力(clk_rst) が現在どの値を有するかに応じて、カ
ウントした値を第1除数と第2除数のうちどれと比較す
るかを決定する。クロックリセット信号(clk_rst) が0
の間に、カウントした値を第1除数と比較し、一致する
と出力されるクロックリセット信号(clk_rst) を1とす
る。逆に、クロックリセット信号(clk_rst) が1であれ
ば、カウント値を第2除数と比較し、一致すればクロッ
クリセット信号clk_rstを0とする。このクロックリセ
ット信号(clk_rst)を用いて出力されるクロック(clk_o)
を変化させる。
ある。リセット0の入力で初期化され、clk_rstおよびc
lk_cntとも0となる。条件なしに動作するので、入力ク
ロックが入力されるとリセット状態から0状態へと移
り、カウンタが動作する。その0の状態でカウンタの値
がdivsr 1の値に等しくなると、状態は1の状態に移
り、clk_rst =1の値を出力し、クロックカウント値を0
とする。そして、1の状態では比較器51はdivsr 2と
比較するようになりカウント値がdivsr 2の値になるとc
lk_rst = 0の値を出力し、クロックカウント値も0とす
る。
周するためにその奇数倍に相当する除数を入力除数とし
て入力させ、それを2で割った第1除数と入力除数から
第1除数を引いた第2除数とを出力させ、入力クロック
をカウントして、そのカウント値が第1除数と一致した
後のクロックの立ち上がり時に分周されるクロックを遷
移させ、かつ入力クロックが第1除数と一致したときか
ら再度入力クロックをカウントし、その2度の目のカウ
ント値が第2除数と一致したときに分周されるクロック
を他の方向に遷移させるようにしているので、50%の
デューティサイクルを有する奇数倍の周期のクロックに
入力クロックを分周することができる。したがって、様
々な周期のクロックを必要とするシステムへの適用性を
高める効果がある。
ック分周器の構成ブロック図。
周器の動作波形図。
ック図。
図。
図。
成図。
有する上記実施形態の出力波形図。
図。
Claims (5)
- 【請求項1】 入力クロックに対して所定の奇数倍の周
期を有する出力クロックを得るために入力する入力除数
からその入力除数を2で割った商からなる第1除数と入
力除数からその商を引いた数である第2除数を出力する
奇数倍周期信号出力部と、 入力クロック信号をカウントし、そのカウント値を第1
除数と比較して両者の一致後に出力し、かつその一致
後、再度入力クロックをカウントしてその値を第2除数
と比較して一致後に再度出力するクロック分周制御部
と、 入力クロックを受け、クロック分周制御部の最初の出力
後の入力クロックのポジティブエッジで遷移し、次の出
力で再度遷移する分周されたクロック出力信号を出力す
るクロック分周信号出力部と、を備えることを特徴とす
るクロック分周器。 - 【請求項2】 奇数倍周期信号出力部は第1除数を出力
する第1除数出力部と、第2除数を出力する第2除数出
力部とを有し、 第1除数出力部は、 ロード信号に基づいて入力除数の一つのビットと帰還さ
れる信号を多重化して出力する第1MUXと、 ロード信号に基づいて入力除数の他の一つのビットと帰
還される信号を多重化して出力する第2MUXと、 反転された入力クロックに基づいて第1MUXの出力値
から第1除数の第1のビットを出力する第1Dプリップ
プロップと、 反転された入力クロックに基づいて第2MUXの出力値
から第1除数の第2のビットを出力する第2Dプリップ
プロップと、からなり、 第2除数出力部は、 入力除数のさらに他のビットと第2MUXに入力される
入力除数のビットとをNAND演算するNANDゲート
と、 NANDゲートの出力と第1MUXに入力される入力除
数のビットとを排他的NOR演算するE−NORゲート
と、 NANDゲートへの入力信号と同一の入力信号を排他的
OR演算するE−ORゲートと、 ロード信号に基づいてE−NORゲートの出力値と帰還
される信号を多重化して出力する第3MUXと、 ロード信号に基づいてE−ORゲートの出力値と帰還さ
れる信号を多重化して 出力する第4MUXと、反転された入力クロックに基づ
いて第3MUXの出力値から第2除数の第1ビットを出
力する第3Dプリッププロップと、 反転された入力クロックに基づいて第4MUXの出力値
から第2除数の第2ビットを出力する第4Dプリッププ
ロップと、で構成されることを特徴とする請求項2に記
載のクロック分周器。 - 【請求項3】 クロック分周制御部は、入力されるクロ
ック信号をカウントして出力するカウンタ部と、 カウンタ部のカウント値と奇数倍周期信号出力部から出
力される第1除数と最初に比較し一致したときに出力信
号を出してカウンタをリセットさせ、かつその後再度カ
ウンタ部のカウント値と第2除数とを比較して一致した
ときに出力する比較器と、 比較器の出力信号受け、その出力でカウンタ部をリセッ
トするカウンタリセット信号と、分周された信号を出力
させるためのクロックリセット信号と、比較器へ比較対
称を選択させるための比較選択信号を出力する制御部
と、で構成されることを特徴とする請求項1に記載のク
ロック分周器。 - 【請求項4】 クロック分周信号出力部は、入力が1と
セッティングされているDプリッププロップで構成され
ることを特徴とする請求項1に記載のクロック分周器。 - 【請求項5】 クロック分周信号出力部は、クロック分
周制御部から出力されるクロックリセット信号が1とな
った後のクロックの立ち上がりで出力される分周された
クロックを1に遷移させ、クロックリセット信号が0と
なったときにクロック分周信号出力部がリセットされ、
出力される分周されたクロックへ遷移させることを特徴
とする請求項4に記載のクロック分周器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR3295/1997 | 1997-02-03 | ||
KR1019970003295A KR100236088B1 (ko) | 1997-02-03 | 1997-02-03 | 클럭 분배기 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10261952A true JPH10261952A (ja) | 1998-09-29 |
JP3884553B2 JP3884553B2 (ja) | 2007-02-21 |
Family
ID=19496312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02192898A Expired - Fee Related JP3884553B2 (ja) | 1997-02-03 | 1998-02-03 | クロック分周器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6018258A (ja) |
JP (1) | JP3884553B2 (ja) |
KR (1) | KR100236088B1 (ja) |
TW (1) | TW455809B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2757001B1 (fr) * | 1996-12-05 | 1999-02-05 | Sgs Thomson Microelectronics | Dispositif de decoupage de la periode d'un signal en n parties quasi-egales |
US6445760B1 (en) * | 2000-07-14 | 2002-09-03 | Applied Micro Circuits Corporation | Partially-synchronous high-speed counter circuits |
DE10122702C2 (de) * | 2001-05-10 | 2003-08-21 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Erzeugen eines zweiten Signals mit einem auf einem zweiten Takt basierenden Takt aus einem ersten Signal mit einem ersten Takt |
US7518418B1 (en) | 2007-09-25 | 2009-04-14 | Hewlett-Packard Development Company, L.P. | Ratio granularity clock divider circuit and method |
US7521972B2 (en) | 2007-09-25 | 2009-04-21 | Hewlett-Packard Development Company, L.P. | Fifty percent duty cycle clock divider circuit and method |
KR100986611B1 (ko) * | 2008-06-13 | 2010-10-08 | 김영식 | 저전력 주파수분할기 및 상기 주파수분할기를 구비하는저전력 위상고정루프 |
US7881422B1 (en) * | 2008-07-10 | 2011-02-01 | Marvell International Ltd. | Circuits and methods for dividing frequency by an odd value |
US8248133B2 (en) | 2010-04-26 | 2012-08-21 | Freescale Semiconductor, Inc. | Programmable delay timer and method therefor |
US9797936B2 (en) * | 2015-03-05 | 2017-10-24 | National Instruments Corporation | Counter enhancements for improved performance and ease-of-use |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04160818A (ja) * | 1990-10-24 | 1992-06-04 | Nec Corp | 分周装置 |
DE4336655C2 (de) * | 1993-10-27 | 2002-11-21 | Philips Corp Intellectual Pty | Schaltungsanordnung zur Frequenzmultiplikation |
JP3388527B2 (ja) * | 1995-03-06 | 2003-03-24 | 日本電信電話株式会社 | 分数n分周器およびこれを用いた分数n周波数シンセサイザ |
FR2788161B1 (fr) * | 1998-12-30 | 2001-03-23 | Framatome Sa | Crayon absorbant pour grappe de commande de reacteur nucleaire |
-
1997
- 1997-02-03 KR KR1019970003295A patent/KR100236088B1/ko not_active IP Right Cessation
-
1998
- 1998-01-22 TW TW087100832A patent/TW455809B/zh not_active IP Right Cessation
- 1998-01-26 US US09/012,968 patent/US6018258A/en not_active Expired - Lifetime
- 1998-02-03 JP JP02192898A patent/JP3884553B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100236088B1 (ko) | 1999-12-15 |
US6018258A (en) | 2000-01-25 |
TW455809B (en) | 2001-09-21 |
KR19980067326A (ko) | 1998-10-15 |
JP3884553B2 (ja) | 2007-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940007543B1 (ko) | 고속 프로그램가능 분주기 | |
US5748949A (en) | Counter having programmable periods and method therefor | |
US8891725B2 (en) | Frequency divider with improved linearity for a fractional-N synthesizer using a multi-modulus prescaler | |
CN110830041B (zh) | 占空比50%的连续整数分频器及包括其的锁相环电路 | |
JP2005341596A (ja) | 対称的な出力を有するプログラマブル周波数分割器 | |
US6501816B1 (en) | Fully programmable multimodulus prescaler | |
JPH10261952A (ja) | クロック分周器 | |
JPH06216762A (ja) | 非同期カウンタ | |
KR20020049387A (ko) | 고속 동작이 가능하고 순차적으로 2진 카운터 순서를 갖는카운터 회로 및 그 카운팅 방법 | |
US6404839B1 (en) | Selectable clock divider circuit with a 50% duty cycle clock | |
JPH09167083A (ja) | 並列処理用割り算回路 | |
US7149275B1 (en) | Integrated circuit and method of implementing a counter in an integrated circuit | |
US6108393A (en) | Enhanced prescaler phase interface | |
US6504407B2 (en) | Programmable high speed frequency divider | |
CN108777575B (zh) | 分频器 | |
US6434588B1 (en) | Binary counter with low power consumption | |
US6445760B1 (en) | Partially-synchronous high-speed counter circuits | |
JPH10276083A (ja) | 偶数奇数分周回路 | |
CN213585746U (zh) | 分频器电路 | |
US6725245B2 (en) | High speed programmable counter architecture | |
JPH08321775A (ja) | 分周器 | |
US9590637B1 (en) | High-speed programmable frequency divider with 50% output duty cycle | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
US10749530B1 (en) | Programmable divider with glitch-free load circuit | |
CN110289856B (zh) | 一种基于pll电路的动态移相及小数分频系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050201 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060808 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |