JPH09163610A - Power unit of system interconnection - Google Patents

Power unit of system interconnection

Info

Publication number
JPH09163610A
JPH09163610A JP7336052A JP33605295A JPH09163610A JP H09163610 A JPH09163610 A JP H09163610A JP 7336052 A JP7336052 A JP 7336052A JP 33605295 A JP33605295 A JP 33605295A JP H09163610 A JPH09163610 A JP H09163610A
Authority
JP
Japan
Prior art keywords
circuit
voltage
inverter
power supply
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7336052A
Other languages
Japanese (ja)
Other versions
JP3354369B2 (en
Inventor
Kimihiko Furukawa
公彦 古川
Wataru Horio
渉 堀尾
Yasuhiro Makino
康弘 牧野
Masahiro Maekawa
正弘 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP33605295A priority Critical patent/JP3354369B2/en
Publication of JPH09163610A publication Critical patent/JPH09163610A/en
Application granted granted Critical
Publication of JP3354369B2 publication Critical patent/JP3354369B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power unit linked to a circuit where the wave distortion of the output current of an inverter circuit is suppressed and besides higher efficiency than that of conventional one can be obtained, by controlling the objective value of boost of a boosting circuit to an always optimum value, regardless of the ripple of circuit voltage. SOLUTION: A DC power source 1 is linked to a commercial power system 8 through an inverter 20, and the inverter 20 is provided with a boosting circuit 2 and an inverter circuit 3. At the latter stage of the inverter circuit 3, a current detector 5 and a voltage detector 41 are connected, and a control circuit 6 makes the objective voltage of boost, based on the voltage detection signal V2 from the voltage detector 41, and adjusts the boosting ratio of the boosting circuit 2 so that the output voltage of the boosting circuit 2 may come close to that objective voltage of boost. Moreover, the control circuit 6 can make the objective voltage of boost, based on the current detection signal 1 from the current detector 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、太陽電池等の直流
電源を、インバータを介して商用電力系統へ連系する系
統連系電源装置に関し、特に、インバータ回路の前段に
昇圧回路を具えた系統連系電源装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system interconnection power supply device for interconnecting a DC power source such as a solar cell to a commercial power system via an inverter, and more particularly to a system having a step-up circuit in front of an inverter circuit. The present invention relates to an interconnection power supply device.

【0002】[0002]

【従来の技術】太陽電池等の直流電源から得られる出力
電圧を、インバータにより交流に変換して、商用電力系
統へ供給する系統連系電源装置においては、商用電力系
統へ電力を供給するために必要な電圧を得るために、イ
ンバータに昇圧回路を設ける方式が知られている。
2. Description of the Related Art In a grid interconnection power supply device that converts an output voltage obtained from a direct current power source such as a solar cell into an alternating current by an inverter and supplies it to a commercial power grid, in order to supply power to the commercial power grid. A method is known in which a booster circuit is provided in an inverter to obtain a required voltage.

【0003】図7は、従来の系統連系電源装置の全体構
成を表わしている。図示の如く、太陽電池(10)から得ら
れる直流の出力電圧は、先ずインバータ(90)の昇圧回路
(20)によって商用電力系統(8)に対して逆潮流可能な高
さまで昇圧され、インバータ(90)のインバータ回路(30)
に供給される。これによって、インバータ回路(30)の入
力電圧は交流に変換され、商用電力系統(8)へ逆潮流さ
れる。又、昇圧回路(20)及びインバータ回路(30)には制
御回路(60)が接続され、該制御回路(60)によって、昇圧
回路(20)及びインバータ回路(30)の動作が制御されてい
る。
FIG. 7 shows the overall configuration of a conventional system interconnection power supply device. As shown in the figure, the DC output voltage obtained from the solar cell (10) is first calculated by the booster circuit of the inverter (90).
It is boosted by the (20) to the level that allows reverse flow to the commercial power system (8), and the inverter circuit (30) of the inverter (90)
Supplied to As a result, the input voltage of the inverter circuit (30) is converted into an alternating current and is reversely flown to the commercial power system (8). A control circuit (60) is connected to the booster circuit (20) and the inverter circuit (30), and the operations of the booster circuit (20) and the inverter circuit (30) are controlled by the control circuit (60). .

【0004】図8は一般的な昇圧回路を表わしており、
該昇圧回路は、スイッチング素子SW、コイルL、ダイ
オードD及びコンデンサCによって構成されている。該
昇圧回路は、スイッチング素子SWのオン/オフによっ
て昇圧動作を行ない、その昇圧比Vo/Viはスイッチン
グ素子SWのオン期間に応じて変化する。例えば、図9
に示す如く、スイッチング素子SWのオン期間とオフ期
間が同一のとき、昇圧比が2に設定され、図10に示す
如く、スイッチング素子SWのオン期間がオフ期間の3
倍の長さのとき、昇圧比が4に設定されることとなる。
昇圧動作においてコイルLに流れる電流ILは、図示の
如く、スイッチング素子SWのオン/オフに応じてその
平均値Iaを中心として変動し、昇圧比が増大するにつ
れて、電流ILの最大値Imaxは上昇し、最小値Iminは
低下することになる。ここで、昇圧回路の損失は、スイ
ッチング素子SWやダイオードDに流れる電流が増加す
るにつれて、急激に増大する傾向がある。従って、コイ
ルLに流れる電流ILの最大値Imaxの増大による損失の
上昇分は、最小値Iminの減少による損失の低下分より
も大きくなり、この結果、昇圧比が高いほど昇圧回路全
体の損失は増大することとなる。このことから、昇圧回
路の昇圧比は可能な範囲で低く設定することが、回路の
効率を向上させる上で有効であると言える。
FIG. 8 shows a general booster circuit.
The booster circuit includes a switching element SW, a coil L, a diode D and a capacitor C. The step-up circuit performs a step-up operation by turning on / off the switching element SW, and its step-up ratio Vo / Vi changes according to the ON period of the switching element SW. For example, in FIG.
10, when the ON period and the OFF period of the switching element SW are the same, the step-up ratio is set to 2, and the ON period of the switching element SW is 3 of the OFF period as shown in FIG.
When the length is doubled, the boost ratio is set to 4.
As shown in the figure, the current IL flowing through the coil L during the step-up operation fluctuates around the average value Ia according to the ON / OFF of the switching element SW, and the maximum value Imax of the current IL rises as the step-up ratio increases. However, the minimum value Imin will decrease. Here, the loss of the booster circuit tends to increase rapidly as the current flowing through the switching element SW and the diode D increases. Therefore, the increase in loss due to the increase in the maximum value Imax of the current IL flowing through the coil L is larger than the decrease in loss due to the decrease in the minimum value Imin. As a result, the higher the boost ratio, the lower the loss of the entire booster circuit. Will increase. From this, it can be said that setting the boosting ratio of the boosting circuit as low as possible is effective in improving the efficiency of the circuit.

【0005】ところで、昇圧回路で昇圧した電力を商用
電力系統へ逆潮流するには、図11に示す如く、昇圧回
路の出力電圧V1の1/2の値が、系統電圧Vのピーク
値Vpよりも高いことが必要である。仮に、昇圧回路の
出力電圧V1が低下して、図12の如く、その1/2の
値が系統電圧Vのピーク値Vpよりも低くなった場合、
商用電力系統へ流れ込む電流Iの波形は、図示の如く系
統電圧Vのピーク点付近で歪みWが生じ、正弦波に高調
波成分がのった電流波形となる。又、商用電力系統にお
いては、例えば100V用の電源については運用規定で
101±6Vの範囲で系統電圧の変動が許容されてお
り、系統電圧Vのピーク値Vpに多少の変動が伴うのが
通常である。従って、系統電圧のピーク値Vpが上昇し
たときに、前記波形歪みWが発生する虞れが大きい。そ
こで、従来は、図11に示す如く、昇圧回路の昇圧目標
電圧を商用電力系統電圧のピーク値から充分な余裕Vd
(50乃至60V)をもった一定値に設定して、高調波成
分の発生を防止していた。
By the way, in order to reversely flow the electric power boosted by the booster circuit to the commercial power system, as shown in FIG. 11, the half value of the output voltage V1 of the booster circuit is less than the peak value Vp of the system voltage V. It is also necessary to be high. If the output voltage V1 of the booster circuit drops and its half value becomes lower than the peak value Vp of the system voltage V as shown in FIG. 12,
The waveform of the current I flowing into the commercial power system is a current waveform in which distortion W occurs near the peak point of the system voltage V as shown in the figure and harmonic components are added to the sine wave. Further, in a commercial power system, for example, for a 100V power supply, fluctuations in the system voltage are allowed within the range of 101 ± 6V according to the operational regulations, and it is usual that the peak value Vp of the system voltage V slightly fluctuates. Is. Therefore, when the peak value Vp of the system voltage rises, the waveform distortion W is likely to occur. Therefore, conventionally, as shown in FIG. 11, the boosting target voltage of the boosting circuit has a sufficient margin Vd from the peak value of the commercial power system voltage.
A constant value of (50 to 60 V) is set to prevent the generation of harmonic components.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
インバータにおいては、上述の如く昇圧目標電圧が充分
な余裕をもった一定値に設定されていたので、インバー
タ回路の出力電流の波形歪みを抑える上で必要以上に高
い昇圧比が設定されることとなり、これによって昇圧回
路の効率が低下する問題があった。本発明の目的は、系
統電圧の変動に拘わらず、昇圧回路の昇圧目標電圧を常
に最適値に制御することにより、インバータ回路の出力
電流の波形歪みを抑えた上で、従来よりも高い効率が得
られる系統連系電源装置を提供することである。
However, in the conventional inverter, the boosting target voltage is set to a constant value with a sufficient margin as described above, so that the waveform distortion of the output current of the inverter circuit is suppressed. Therefore, there is a problem that the boosting ratio is set higher than necessary, which lowers the efficiency of the boosting circuit. The object of the present invention is to suppress the waveform distortion of the output current of the inverter circuit by controlling the boosting target voltage of the boosting circuit to an optimum value at all times regardless of the fluctuation of the system voltage, and to achieve higher efficiency than the conventional one. It is to provide an obtained grid interconnection power supply device.

【0007】[0007]

【課題を解決する為の手段】本発明に係る系統連系電源
装置は、直流電源がインバータを介して商用電力系統に
連系され、インバータには、直流電源の出力電圧を昇圧
する昇圧回路と、昇圧回路の昇圧比を制御する制御回路
と、昇圧回路の出力電圧を交流に変換するインバータ回
路とが設けられている。
In a system interconnection power supply device according to the present invention, a DC power source is connected to a commercial power system via an inverter, and the inverter has a booster circuit for boosting the output voltage of the DC power source. A control circuit that controls the step-up ratio of the step-up circuit and an inverter circuit that converts the output voltage of the step-up circuit into alternating current are provided.

【0008】そして、該系統連系電源装置の特徴的構成
は、前記制御回路は、インバータ回路の出力端における
電気的状態量を検出する検出手段と、検出された電気的
状態量に基づいて、インバータ回路の出力電流に含まれ
る高調波成分を一定レベル以下に抑制するための昇圧目
標電圧を作成する信号処理手段と、昇圧回路の出力電圧
を前記昇圧目標電圧に近づけるよう、昇圧回路の昇圧比
を制御する昇圧制御手段とを具えている。具体的には、
前記電気的状態量は、インバータ回路の出力電圧、或い
はインバータ回路の出力電流である。
A characteristic configuration of the system interconnection power supply device is that the control circuit detects the electric state quantity at the output end of the inverter circuit and the detected electric state quantity based on the detected electric state quantity. Signal processing means for creating a boost target voltage for suppressing the harmonic component contained in the output current of the inverter circuit to a certain level or less, and a boost ratio of the boost circuit so that the output voltage of the boost circuit approaches the boost target voltage. Boosting control means for controlling In particular,
The electrical state quantity is an output voltage of the inverter circuit or an output current of the inverter circuit.

【0009】上記本発明の系統連系電源装置において
は、インバータ回路の出力電圧、即ち系統電圧を検出す
ることによって、系統電圧が高く、出力電流に波形歪み
の発生する虞れのあるときは、系統電圧に応じた大きさ
に昇圧比を調整することが出来る。従って、インバータ
回路の出力電流の波形に歪みが生じることはない。又、
インバータ回路の出力電流を検出することによって、系
統に流れ込む電流に含まれる高調波成分を直接に検出す
ることが出来、該高調波成分を抑制するように昇圧比を
調整することが可能である。従って、インバータ回路か
らは常に波形歪みのない出力電流が得られる。
In the above-mentioned grid interconnection power supply device of the present invention, when the output voltage of the inverter circuit, that is, the grid voltage is detected, the grid voltage is high and waveform distortion may occur in the output current. The step-up ratio can be adjusted to a magnitude according to the system voltage. Therefore, the waveform of the output current of the inverter circuit is not distorted. or,
By detecting the output current of the inverter circuit, the harmonic component contained in the current flowing into the system can be directly detected, and the boosting ratio can be adjusted so as to suppress the harmonic component. Therefore, the output current without waveform distortion is always obtained from the inverter circuit.

【0010】具体的には、前記高調波成分は系統周波数
の2以上の整数倍の周波数成分である。
Specifically, the harmonic component is a frequency component that is an integral multiple of 2 or more of the system frequency.

【0011】インバータ回路の出力電流の波形が歪むこ
とにより、該出力電流に生じる高調波成分は、系統周波
数の2以上の整数倍の高調波成分である。従って、これ
らの高調波成分を減少させるよう昇圧比を調整すること
によって、効果的に波形の歪みを抑制することが出来
る。
The harmonic component generated in the output current due to the distortion of the output current waveform of the inverter circuit is a harmonic component that is an integral multiple of 2 or more of the system frequency. Therefore, the distortion of the waveform can be effectively suppressed by adjusting the boosting ratio so as to reduce these harmonic components.

【0012】又、本発明に係る他の系統連系電源装置
は、直流電源がインバータを介して商用電力系統に連系
され、インバータには、直流電源の出力電圧を昇圧する
昇圧回路と、昇圧回路の昇圧比を制御する制御回路と、
昇圧回路の出力電圧を交流に変換するインバータ回路と
が設けられている。
In another system interconnection power supply device according to the present invention, a DC power source is connected to a commercial power system via an inverter, and the inverter has a booster circuit for boosting an output voltage of the DC power source and a booster circuit. A control circuit for controlling the step-up ratio of the circuit,
An inverter circuit for converting the output voltage of the booster circuit into alternating current is provided.

【0013】そして、該系統連系電源装置の特徴的構成
は、昇圧回路の出力電圧を検出する第1電圧検出器と、
インバータ回路の出力電圧を検出する第2電圧検出器と
を具え、前記制御回路は、第1電圧検出器及び第2電圧
検出器の出力信号に基づき、インバータ回路の出力電圧
の大きさに応じた電圧評価値を基準として、該電圧評価
値に対する昇圧回路の出力電圧の比率が所定の一定値と
なるよう、昇圧比を制御する制御手段を具えている。前
記電圧評価値としては、例えば実効値を採用することが
出来る。
The characteristic configuration of the system interconnection power supply device is that the first voltage detector detects the output voltage of the booster circuit,
A second voltage detector for detecting an output voltage of the inverter circuit, wherein the control circuit is responsive to the magnitude of the output voltage of the inverter circuit based on the output signals of the first voltage detector and the second voltage detector. Control means is provided for controlling the step-up ratio so that the ratio of the output voltage of the step-up circuit to the voltage evaluation value becomes a predetermined constant value with reference to the voltage evaluation value. As the voltage evaluation value, for example, an effective value can be adopted.

【0014】上記本発明の系統連系電源装置において、
制御回路は、インバータ回路の出力電圧の電圧評価値、
例えば実効値に対する昇圧回路の出力電圧の比率が所定
の一定値となるよう、昇圧比を調整するので、インバー
タ回路の出力電圧の実効値、即ち系統電圧の実効値が昇
圧回路の出力電圧に対して相対的に増大し、出力電流に
波形歪みの発生する虞れのあるときは、昇圧比を上げて
昇圧回路の出力電圧を増大させる。従って、インバータ
回路の出力電流の波形に歪みが生じることはない。
In the system interconnection power supply device of the present invention,
The control circuit, the voltage evaluation value of the output voltage of the inverter circuit,
For example, since the boost ratio is adjusted so that the ratio of the output voltage of the booster circuit to the effective value becomes a predetermined constant value, the effective value of the output voltage of the inverter circuit, that is, the effective value of the system voltage is relative to the output voltage of the booster circuit. When there is a fear that waveform distortion will occur in the output current, the boost ratio is increased to increase the output voltage of the boost circuit. Therefore, the waveform of the output current of the inverter circuit is not distorted.

【0015】更に、本発明に係る他の系統連系電源装置
は、直流電源がインバータを介して商用電力系統に連系
され、インバータには、直流電源の出力電圧を昇圧する
昇圧回路と、昇圧回路の昇圧比を制御する制御回路と、
昇圧回路の出力電圧を交流に変換するインバータ回路と
が設けられている。
Further, in another system interconnection power supply device according to the present invention, a DC power source is connected to a commercial power system via an inverter, and the inverter has a booster circuit for boosting an output voltage of the DC power source and a booster circuit. A control circuit for controlling the step-up ratio of the circuit,
An inverter circuit for converting the output voltage of the booster circuit into alternating current is provided.

【0016】そして、該系統連系電源装置の特徴的構成
は、インバータ回路の出力電流を検出する電流検出器を
具え、前記制御回路は、電流検出器の出力信号からイン
バータ回路の系統周波数の2以上の整数倍の高調波成分
を抽出する高調波抽出手段と、抽出された高調波成分を
一定レベル以下に抑えるよう、昇圧比を制御する制御手
段とを具えている。
The characteristic configuration of the system interconnection power supply device comprises a current detector for detecting the output current of the inverter circuit, and the control circuit determines the system frequency of the inverter circuit from the output signal of the current detector. It is provided with a harmonic extraction means for extracting the harmonic component of an integral multiple and a control means for controlling the step-up ratio so as to suppress the extracted harmonic component to a certain level or less.

【0017】上記本発明の系統連系電源装置において、
高調波抽出手段は、インバータ回路の出力電流の波形が
歪むことによって生じる系統周波数の2以上の整数倍の
高調波成分を抽出し、制御手段は、これらの高調波成分
を抑制するように昇圧比を調整するので、インバータ回
路からは、常に波形歪みのない出力電流を得ることが出
来る。
In the system interconnection power supply device of the present invention,
The harmonic extraction means extracts a harmonic component that is an integral multiple of 2 or more of the system frequency and is generated by the distortion of the waveform of the output current of the inverter circuit, and the control means controls the boosting ratio so as to suppress these harmonic components. Is adjusted, it is possible to always obtain an output current without waveform distortion from the inverter circuit.

【0018】系統連系電源装置の具体的構成において、
昇圧回路の入力端と出力端は、オン/オフ制御が可能な
スイッチ手段を介して互いに連結され、制御回路は、昇
圧回路の昇圧比が1となる期間に前記スイッチ手段をオ
ンとすると共に、昇圧回路の昇圧動作を停止させる。
In the concrete constitution of the grid interconnection power supply device,
The input terminal and the output terminal of the booster circuit are connected to each other via a switch means capable of ON / OFF control, and the control circuit turns on the switch means during a period when the booster ratio of the booster circuit is 1. Stop the boosting operation of the booster circuit.

【0019】上述の如く、昇圧比が1となる期間には、
直流電源からの出力電流が該スイッチ手段を介してイン
バータ回路へ供給されるので、昇圧回路を構成する回路
素子の抵抗等による損失は0となる。
As described above, during the period when the boost ratio is 1,
Since the output current from the DC power supply is supplied to the inverter circuit via the switch means, the loss due to the resistance of the circuit elements forming the booster circuit becomes zero.

【0020】[0020]

【発明の効果】本発明の系統連系電源装置によれば、系
統電圧の変動に拘わらず、昇圧回路の昇圧比を、インバ
ータ出力電流に高調波成分が発生しない範囲内で最も低
い最適値に制御することが出来る。これによって、イン
バータ回路の出力電流の波形歪みを抑えた上で、従来よ
りも高い効率が得られる。
According to the system interconnection power supply device of the present invention, the step-up ratio of the step-up circuit is set to the lowest optimum value within the range in which no harmonic component is generated in the inverter output current, regardless of fluctuations in the system voltage. It can be controlled. As a result, the waveform distortion of the output current of the inverter circuit can be suppressed and higher efficiency can be obtained than in the conventional case.

【0021】[0021]

【発明の実施の形態】以下、本発明の実施の形態を、3
つの実施例に基づき、図面に沿って具体的に説明する。第1実施例 図1に示す本実施例の系統連系電源装置は、インバータ
(9)を構成するインバータ回路(3)の出力電圧に基づい
て、昇圧回路(2)の昇圧比を制御するものである。
BEST MODE FOR CARRYING OUT THE INVENTION The embodiments of the present invention will be described below.
A detailed description will be given based on one embodiment with reference to the drawings. First Embodiment A grid-connected power supply device of this embodiment shown in FIG.
The step-up ratio of the step-up circuit (2) is controlled on the basis of the output voltage of the inverter circuit (3) constituting (9).

【0022】図示の如く、太陽電池からなる直流電源
(1)は、インバータ(9)を介して商用電力系統(8)へ連
系されている。インバータ(9)には、直流電源(1)から
得られる直流の出力電圧を商用電力系統(8)に対して逆
潮流可能な高さまで昇圧する昇圧回路(2)と、昇圧回路
(2)の出力電圧を交流に変換して商用電力系統(8)へ供
給するインバータ回路(3)が設けられている。又、イン
バータ回路(3)の前段には昇圧回路(2)の出力電圧を検
出する第1電圧検出器(4)が、後段にはインバータ回路
(3)の出力電圧を検出する第2電圧検出器(41)と出力電
流を検出する電流検出器(5)が接続されると共に、昇圧
回路(2)の前段には直流電源(1)の出力電圧を検出する
第3電圧検出器(42)が接続されている。これら第1、第
2、第3電圧検出器(4)(41)(42)及び電流検出器(5)の
出力端は、制御回路(6)へ接続されている。
As shown in the figure, a DC power source comprising a solar cell
(1) is connected to the commercial power system (8) via an inverter (9). The inverter (9) includes a booster circuit (2) for boosting a DC output voltage obtained from the DC power supply (1) to a height at which reverse power flow can be performed with respect to the commercial power system (8), and a booster circuit.
An inverter circuit (3) is provided which converts the output voltage of (2) into alternating current and supplies it to the commercial power system (8). Further, a first voltage detector (4) for detecting the output voltage of the booster circuit (2) is provided at the front stage of the inverter circuit (3), and an inverter circuit is provided at the rear stage.
The second voltage detector (41) that detects the output voltage of (3) and the current detector (5) that detects the output current are connected, and the DC power supply (1) is connected in front of the booster circuit (2). A third voltage detector (42) for detecting the output voltage is connected. The output terminals of the first, second and third voltage detectors (4) (41) (42) and the current detector (5) are connected to the control circuit (6).

【0023】制御回路(6)は、電流検出器(5)からの電
流検出信号Iや第2電圧検出器(41)からの第2電圧検出
信号V2等に基づいて、インバータ回路(3)を駆動する
ためのゲート信号を作成し、該ゲート信号をインバータ
回路(3)の各ゲート素子G1、G2、G3、G4へ供給
する。これによって、インバータ回路(3)は昇圧回路
(2)の出力電圧を交流に変換して出力する。
The control circuit (6) controls the inverter circuit (3) based on the current detection signal I from the current detector (5) and the second voltage detection signal V2 from the second voltage detector (41). A gate signal for driving is created, and the gate signal is supplied to each gate element G1, G2, G3, G4 of the inverter circuit (3). As a result, the inverter circuit (3) becomes a booster circuit.
The output voltage of (2) is converted into alternating current and output.

【0024】又、制御回路(6)は、第1及び第2電圧検
出器(4)(41)からの第1及び第2電圧検出信号V1、V2
に基づいて、昇圧回路(2)の昇圧動作を制御するための
スイッチング信号を作成し、該スイッチング信号を昇圧
回路(2)のスイッチング素子SW1へ供給する。これに
よって、昇圧回路(2)は直流電源(1)の出力電圧を昇圧
して出力する。図2は、制御回路(6)において、昇圧回
路(2)の昇圧比制御動作を行なう回路部分の構成を示し
ている。図示の如く、第2電圧検出器(41)から得られる
第2電圧検出信号V2は、先ず、実効値回路(61)に入力
される。実効値回路(61)では、第2電圧検出信号V2に
基づいて、インバータ回路(3)の出力電圧の実効値を表
わす実効値信号V2′が作成され、第1増幅器(62)へ出
力される。該第1増幅器(62)では、実効値信号V2′に
ゲインMが乗算され、昇圧目標電圧信号MV2′が作成
されて、後段へ出力される。ここで、ゲインMは、イン
バータ回路(3)の実効値信号V2′に対して必要最低限
の昇圧目標電圧信号MV2′が得られるよう、例えば、
1.7に設定される。
The control circuit (6) further includes first and second voltage detection signals V1 and V2 from the first and second voltage detectors (4) and (41).
Based on the above, a switching signal for controlling the boosting operation of the booster circuit (2) is created, and the switching signal is supplied to the switching element SW1 of the booster circuit (2). As a result, the booster circuit (2) boosts and outputs the output voltage of the DC power supply (1). FIG. 2 shows the configuration of the circuit portion of the control circuit (6) which performs the boost ratio control operation of the boost circuit (2). As shown, the second voltage detection signal V2 obtained from the second voltage detector (41) is first input to the effective value circuit (61). The effective value circuit (61) creates an effective value signal V2 'representing the effective value of the output voltage of the inverter circuit (3) based on the second voltage detection signal V2 and outputs it to the first amplifier (62). . In the first amplifier (62), the effective value signal V2 'is multiplied by the gain M to generate the boost target voltage signal MV2', which is output to the subsequent stage. Here, the gain M is set, for example, to obtain a minimum required boosting target voltage signal MV2 ′ for the effective value signal V2 ′ of the inverter circuit (3).
It is set to 1.7.

【0025】該昇圧目標電圧信号MV2′は、第1電圧
検出器(4)から得られる第1電圧検出信号V1と共に第
1減算器(63)に入力され、第1電圧検出信号V1から昇
圧目標電圧信号MV2′が減算されて原誤差信号Eが作
成され、第2増幅器(64)へ出力される。第2増幅器(64)
では、ゲインNが乗算され、基準誤差信号E′が作成さ
れて、比較器(66)へ出力される。ここで、ゲインNは、
例えば10乃至100に設定される。比較器(66)では、
三角波発生回路(65)によって出力された三角波信号Tと
前記基準誤差信号E′とが比較され、三角波信号Tが基
準誤差信号E′よりも大きい期間にオンとなるスイッチ
ング信号が作成されて、前記スイッチング素子SW1へ
供給される。
The boosting target voltage signal MV2 'is input to the first subtractor (63) together with the first voltage detection signal V1 obtained from the first voltage detector (4), and the boosting target voltage signal MV2' is inputted from the first voltage detection signal V1. The voltage signal MV2 'is subtracted to create the original error signal E, which is output to the second amplifier (64). Second amplifier (64)
Then, the gain N is multiplied to generate the reference error signal E ', which is output to the comparator (66). Here, the gain N is
For example, it is set to 10 to 100. In the comparator (66),
The triangular wave signal T output from the triangular wave generation circuit (65) is compared with the reference error signal E ', and a switching signal that is turned on when the triangular wave signal T is larger than the reference error signal E'is created, It is supplied to the switching element SW1.

【0026】図3(a)(b)は、前記比較器(66)の動作を
表わしたものである。例えば、インバータ回路(3)の出
力電圧、即ち系統電圧が徐々に上昇した場合、同図(a)
の如く前記基準誤差信号E′は徐々に減少する。これに
伴って、スイッチング素子SWのオン期間が徐々に長く
なり、昇圧比が上昇することとなる。逆に、系統電圧が
徐々に低下した場合、基準誤差信号E′は徐々に増大
し、これに伴って、スイッチング素子SWのオン期間が
徐々に短くなり、昇圧比が低下することとなる。又、日
射量の低下等によって直流電源(1)の出力電圧が低下し
た場合には、これによって昇圧回路(2)の出力電圧が低
下するため、基準誤差信号E′は減少する。これに伴っ
て、スイッチング素子SWのオン期間が長くなり、昇圧
比が上昇することになる。逆に、直流電源(1)の出力電
圧が上昇した場合には、昇圧回路(2)の出力電圧が上昇
するため、基準誤差信号E′が増大し、これに伴って、
スイッチング素子SWのオン期間が短くなり、昇圧比が
低下することになる。この結果、昇圧回路(2)の出力電
圧は、常に系統電圧(単相3線式の場合はU相及びV相
の両端電圧)の実効値と一定の比率、本実施例では1.7
の比率となるように調整されることとなる。
3A and 3B show the operation of the comparator 66. For example, when the output voltage of the inverter circuit (3), that is, the system voltage gradually increases,
As described above, the reference error signal E'decreases gradually. Along with this, the ON period of the switching element SW gradually increases, and the boost ratio increases. On the contrary, when the system voltage gradually decreases, the reference error signal E ′ gradually increases, and accordingly, the ON period of the switching element SW gradually decreases and the boosting ratio decreases. Further, when the output voltage of the DC power source (1) decreases due to a decrease in the amount of solar radiation, the output voltage of the booster circuit (2) decreases accordingly, and the reference error signal E'decreases. Along with this, the ON period of the switching element SW becomes longer, and the boost ratio increases. On the contrary, when the output voltage of the DC power supply (1) rises, the output voltage of the booster circuit (2) rises, so that the reference error signal E'increases.
The ON period of the switching element SW is shortened and the boost ratio is reduced. As a result, the output voltage of the booster circuit (2) is always at a constant ratio to the effective value of the system voltage (U-phase and V-phase voltage in the case of the single-phase three-wire system), which is 1.7 in this embodiment.
Will be adjusted so that the ratio becomes.

【0027】上述の如く、本実施例によれば、直流電源
(1)の出力電圧や系統電圧が変動した場合、これらの変
動に応じて昇圧回路(2)の昇圧目標電圧が最適調整され
るので、インバータ回路(3)の出力電流の波形に歪みが
生じることはない。
As described above, according to this embodiment, the DC power source
When the output voltage or system voltage of (1) fluctuates, the boosting target voltage of the booster circuit (2) is optimally adjusted according to these fluctuations, so that the waveform of the output current of the inverter circuit (3) is distorted. There is no such thing.

【0028】第2実施例 上記第1実施例においては、インバータ回路(3)の出力
電圧に基づいて、昇圧回路(2)の昇圧比を制御している
のに対し、本実施例の系統連系電源装置は、インバータ
回路(3)の出力電流に基づいて、該昇圧比を制御するも
のであり、昇圧回路(2)及びインバータ回路(3)の構成
及び動作は、図1に示す第1実施例と同一である。
Second Embodiment In the first embodiment, the step-up ratio of the step-up circuit (2) is controlled based on the output voltage of the inverter circuit (3), whereas the system connection of the present example is controlled. The system power supply device controls the step-up ratio on the basis of the output current of the inverter circuit (3). The configuration and operation of the step-up circuit (2) and the inverter circuit (3) are as shown in FIG. Same as the embodiment.

【0029】制御回路(6)は、第1電圧検出器(4)から
得られる第1電圧検出信号V1、及び電流検出器(5)か
ら得られる電流検出信号Iに基づいてスイッチング信号
を作成し、該スイッチング信号を昇圧回路(2)のスイッ
チング素子SW1へ供給する。これによって、昇圧回路
(2)の昇圧動作が制御される。図4は、制御回路(6)に
おいて、昇圧回路(2)の昇圧比制御動作を行なう回路部
分の構成を示している。図示の如く、電流検出器(5)に
よって検出された電流検出信号Iは、先ず、バンドパス
フィルタ回路(67)に入力される。バンドパスフィルタ回
路(67)では、高調波成分が抽出され、該高調波成分に応
じた大きさの高調波電流信号Ioが作成されて、後段へ
出力される。ここで、インバータ回路(3)の出力電流に
生じる高調波成分は、系統周波数の2以上の整数倍の高
調波成分であって、この中でも特に3以上の奇数倍の高
調波成分が大きくなる。又、該高調波成分は、その周波
数が上がるほどレベルが低下し、系統周波数の3倍及び
5倍の高調波成分が支配的である。従って、バンドパス
フィルタ回路(67)は、系統周波数が60Hzのとき、図
5(a)の如く180Hzの成分のみを通過させるバンド
パスフィルタ(72)によって、或いは、同図(b)の如く1
80Hzの成分を通過させるバンドパスフィルタ(73)と
300Hzの成分を通過させるバンドパスフィルタ(74)
を並列に接続して構成することが出来る。この様にして
作成された高調波電流信号Ioは、図4に示す実効値回
路(68)に入力され、その実効値を表わす高調波実効値信
号Io′が作成されて、第2減算器(69)へ出力される。
The control circuit (6) creates a switching signal based on the first voltage detection signal V1 obtained from the first voltage detector (4) and the current detection signal I obtained from the current detector (5). , And supplies the switching signal to the switching element SW1 of the booster circuit (2). This enables the boost circuit
The boosting operation of (2) is controlled. FIG. 4 shows the configuration of the circuit portion of the control circuit (6) which performs the step-up ratio control operation of the step-up circuit (2). As shown in the figure, the current detection signal I detected by the current detector (5) is first input to the bandpass filter circuit (67). The bandpass filter circuit (67) extracts the harmonic component, creates a harmonic current signal Io having a magnitude corresponding to the harmonic component, and outputs the harmonic current signal Io to the subsequent stage. Here, the harmonic component that occurs in the output current of the inverter circuit (3) is a harmonic component that is an integral multiple of 2 or more of the system frequency, and among these, a harmonic component that is an odd multiple of 3 or more is particularly large. Further, the level of the harmonic component decreases as the frequency increases, and the harmonic components 3 and 5 times the system frequency are dominant. Therefore, when the system frequency is 60 Hz, the band pass filter circuit (67) uses a band pass filter (72) that passes only the 180 Hz component as shown in FIG.
Bandpass filter (73) that passes the 80 Hz component and bandpass filter (74) that passes the 300 Hz component
Can be connected in parallel. The harmonic current signal Io thus created is input to the effective value circuit (68) shown in FIG. It is output to 69).

【0030】第2減算器(69)では、前記高調波実効値信
号Io′から高調波抑制目標値Irefが減算され、信号
(Io′−Iref)が作成されて、第3増幅器(70)へ出力さ
れる。ここで、高調波抑制目標値Irefは、インバータ
(9)の定格電流値の1乃至2%の値に設定される。第3
増幅器(70)では、信号(Io′−Iref)にゲインGが乗算
され、信号[G(Io′−Iref)]が作成されて、後段へ
出力される。
In the second subtractor (69), the harmonic suppression target value Iref is subtracted from the harmonic effective value signal Io ', and the signal
(Io'-Iref) is created and output to the third amplifier (70). Here, the harmonic suppression target value Iref is the inverter
It is set to a value of 1 to 2% of the rated current value of (9). Third
In the amplifier (70), the signal (Io'-Iref) is multiplied by the gain G to generate a signal [G (Io'-Iref)], which is output to the subsequent stage.

【0031】該信号[G(Io′−Iref)]は、昇圧目標
基準電圧値Vrefと共に加算器(71)に入力され、これら
が加算されて、昇圧目標電圧信号[G(Io′−Iref)+
Vref]が作成され、後段へ出力される。ここで、昇圧
目標基準電圧値Vrefは、例えば350V程度に設定さ
れる。
The signal [G (Io'-Iref)] is input to the adder (71) together with the boost target reference voltage value Vref, and these are added to add the boost target voltage signal [G (Io'-Iref)]. +
Vref] is created and output to the subsequent stage. Here, the boost target reference voltage value Vref is set to, for example, about 350V.

【0032】該昇圧目標電圧信号[G(Io′−Iref)+
Vref]は、第1電圧検出器(4)によって検出された第
1電圧検出信号V1と共に第1減算器(63)に入力され、
第1電圧検出信号V1から昇圧目標電圧信号[G(Io′
−Iref)+Vref]が減算されて原誤差信号Eが作成さ
れ、第2増幅器(64)へ出力される。第2増幅器(64)で
は、ゲインNが乗算され、基準誤差信号E′が作成され
て、比較器(66)へ出力される。比較器(66)では、三角波
発生回路(65)によって出力された三角波信号Tと前記基
準誤差信号E′が比較され、三角波信号Tが基準誤差信
号E′よりも大きい期間にオンとなるスイッチング信号
が作成されて、前記スイッチング素子SW1へ供給され
る。尚、比較器(66)の動作は上記第1実施例と同様であ
る。
The boost target voltage signal [G (Io'-Iref) +
Vref] is input to the first subtractor (63) together with the first voltage detection signal V1 detected by the first voltage detector (4),
From the first voltage detection signal V1 to the boost target voltage signal [G (Io '
-Iref) + Vref] is subtracted to generate the original error signal E, which is output to the second amplifier (64). The second amplifier (64) multiplies the gain N to create a reference error signal E ', which is output to the comparator (66). The comparator (66) compares the triangular wave signal T output from the triangular wave generation circuit (65) with the reference error signal E ', and a switching signal which is turned on when the triangular wave signal T is larger than the reference error signal E'. Is generated and supplied to the switching element SW1. The operation of the comparator 66 is the same as that of the first embodiment.

【0033】上述の如く、本実施例においては、インバ
ータ回路の出力電流の波形が歪むことによって生じる高
調波成分を減少させるように、昇圧目標電圧が最適調整
されるので、インバータ回路からは常に波形歪みのない
出力電流を得ることが出来る。
As described above, in the present embodiment, the boosting target voltage is optimally adjusted so as to reduce the harmonic component generated by the distortion of the waveform of the output current of the inverter circuit. It is possible to obtain a distortion-free output current.

【0034】又、上記第1及び第2実施例によれば、直
流電源(1)の出力電圧や系統電圧の変動に拘わらず、昇
圧回路(2)の昇圧比が、インバータ出力電流に高調波成
分の発生しない範囲内で最も低い値に設定されるので、
従来よりも高い効率が得られる。
Further, according to the first and second embodiments, the step-up ratio of the step-up circuit (2) is a harmonic of the inverter output current regardless of fluctuations in the output voltage of the DC power source (1) and the system voltage. Since it is set to the lowest value within the range where components do not occur,
Higher efficiency than before can be obtained.

【0035】第3実施例 図6に示す本実施例の系統連系電源装置は、上記第1及
び第2実施例と同一構成の昇圧回路(2)及びインバータ
回路(3)を具えると共に、昇圧回路(2)を構成している
第1コンデンサC1のプラス側の端子と第2コンデンサ
C2のプラス側の端子とが、オン/オフスイッチSWoを
介して互いに連結され、コイルL1及びダイオードD1を
迂回する信号経路が形成されている。該オン/オフスイ
ッチSWoには、制御回路(6)からオン/オフ制御信号
が供給される。
Third Embodiment A system interconnection power supply device of this embodiment shown in FIG. 6 includes a booster circuit (2) and an inverter circuit (3) having the same configurations as those of the first and second embodiments, and The positive side terminal of the first capacitor C1 and the positive side terminal of the second capacitor C2 forming the booster circuit (2) are connected to each other via an on / off switch SWo, and a coil L1 and a diode D1 are connected. A detour signal path is formed. An on / off control signal is supplied from the control circuit (6) to the on / off switch SWo.

【0036】制御回路(6)は、上記第1実施例或いは第
2実施例と同一の昇圧比制御機能を有すると共に、コイ
ルL1及びダイオードD1の抵抗等による損失を低減させ
るための新たな機能を有している。即ち、制御回路(6)
は、昇圧比制御過程において、第3電圧検出器(42)から
得られる第3電圧検出信号V3と前述の昇圧目標電圧と
を比較し、両者の値が同一若しくは昇圧目標電圧の方が
小さい場合、即ち昇圧比が1以下となるときは、スイッ
チング素子SW1のスイッチング動作を停止させると共
に、オン/オフスイッチSWoをオンとする。又、前記
両者の値が異なり昇圧比が1を越えるときは、スイッチ
ング素子SW1のスイッチング動作を開始させると共
に、オン/オフスイッチSWoをオフとする。
The control circuit (6) has the same boost ratio control function as that of the first or second embodiment, and has a new function of reducing the loss due to the resistance of the coil L1 and the diode D1. Have That is, the control circuit (6)
In the step-up ratio control process, the third voltage detection signal V3 obtained from the third voltage detector (42) is compared with the above-mentioned step-up target voltage, and when both values are the same or the step-up target voltage is smaller. That is, when the boosting ratio is 1 or less, the switching operation of the switching element SW1 is stopped and the on / off switch SWo is turned on. When the two values are different and the boosting ratio exceeds 1, the switching operation of the switching element SW1 is started and the on / off switch SWo is turned off.

【0037】これによって、前記昇圧比が1以下となる
べき期間には、直流電源(1)の出力電流がオン/オフス
イッチSWoを経てインバータ回路(3)へ直接に供給さ
れることになる。従って、この期間においては、コイル
L1及びダイオードD1の抵抗等による損失は0となる。
又、昇圧比が1を越えて設定されるときには、上記第1
実施例或いは第2実施例と同様に最適な昇圧目標電圧が
作成されて、インバータ回路(3)の出力電流の波形歪み
が抑制される。
As a result, the output current of the DC power source (1) is directly supplied to the inverter circuit (3) through the on / off switch SWo during the period when the boosting ratio should be 1 or less. Therefore, in this period, the loss due to the resistance of the coil L1 and the diode D1 is zero.
When the boost ratio is set to exceed 1, the above first
As in the case of the embodiment or the second embodiment, the optimum boost target voltage is created, and the waveform distortion of the output current of the inverter circuit (3) is suppressed.

【0038】上記実施の形態の説明は、本発明を説明す
るためのものであって、特許請求の範囲に記載の発明を
限定し、或は範囲を減縮する様に解すべきではない。
又、本発明の各部構成は上記実施の形態に限らず、特許
請求の範囲に記載の技術的範囲内で種々の変形が可能で
あることは勿論である。
The description of the above embodiments is for the purpose of illustrating the present invention, and should not be construed as limiting the invention described in the claims or reducing the scope thereof.
In addition, the configuration of each part of the present invention is not limited to the above-described embodiment, and it goes without saying that various modifications can be made within the technical scope described in the claims.

【0039】例えば、図4に示す第2実施例において、
加算器(71)には、昇圧目標基準電圧値Vrefに替えて、
図2に示す第1実施例の第1増幅器(62)にて作成される
昇圧目標電圧信号MV2′を入力することも可能であ
る。又、第2実施例における高調波成分の抽出は、ハー
ドウエアのバンドパスフィルタ回路(67)に限らず、マイ
クロコンピュータのソフトウエアによって行なうことも
可能である。更に、第3実施例におけるオン/オフスイ
ッチSWoのオン/オフ制御は、ハードウエアの制御回
路(6)に限らず、マイクロコンピュータのソフトウエア
によって行なうことが出来る。
For example, in the second embodiment shown in FIG.
In the adder (71), instead of the boost target reference voltage value Vref,
It is also possible to input the boost target voltage signal MV2 'generated by the first amplifier (62) of the first embodiment shown in FIG. Further, the extraction of the harmonic components in the second embodiment is not limited to the hardware band pass filter circuit (67), but may be performed by the software of the microcomputer. Further, the on / off control of the on / off switch SWo in the third embodiment can be performed not only by the hardware control circuit (6) but also by the software of the microcomputer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の系統連系電源装置の全体構成を表わす
図である。
FIG. 1 is a diagram showing an overall configuration of a grid interconnection power supply device of the present invention.

【図2】第1実施例の制御回路において、昇圧回路の昇
圧比制御動作を行なう回路部分の構成を表わすブロック
図である。
FIG. 2 is a block diagram showing a configuration of a circuit portion for performing a step-up ratio control operation of a step-up circuit in the control circuit of the first example.

【図3】昇圧回路に設けられたスイッチング素子のオン
/オフ制御の原理を説明する波形図である。
FIG. 3 is a waveform diagram illustrating the principle of on / off control of a switching element provided in the booster circuit.

【図4】第2実施例の制御回路において、昇圧回路の昇
圧比制御動作を行なう回路部分の構成を表わすブロック
図である。
FIG. 4 is a block diagram showing a configuration of a circuit portion for performing a step-up ratio control operation of a step-up circuit in the control circuit of the second example.

【図5】第2実施例におけるバンドパスフィルタ回路の
2つの構成例を表わすブロック図である。
FIG. 5 is a block diagram showing two configuration examples of a bandpass filter circuit according to a second embodiment.

【図6】第3実施例の系統連系電源装置の全体構成を表
わす図である。
FIG. 6 is a diagram showing an overall configuration of a grid interconnection power supply device according to a third embodiment.

【図7】従来の系統連系電源装置の全体構成を表わすブ
ロック図である。
FIG. 7 is a block diagram showing an overall configuration of a conventional system interconnection power supply device.

【図8】一般的な昇圧回路を表わす図である。FIG. 8 is a diagram showing a general booster circuit.

【図9】上記昇圧回路において、昇圧比が2に設定され
た場合にコイルに流れる電流の変化とスイッチング素子
のオン/オフ状態を表わす図である。
FIG. 9 is a diagram showing a change in current flowing through a coil and an ON / OFF state of a switching element when the boost ratio is set to 2 in the boost circuit.

【図10】昇圧比が4に設定された場合の同上の図であ
る。
FIG. 10 is a diagram of the same as above when the step-up ratio is set to 4.

【図11】昇圧回路の出力電圧が系統電圧のピーク値に
比べて充分に大きい場合に、商用電力系統へ流れ込む電
流の波形を表わす図である。
FIG. 11 is a diagram showing a waveform of a current flowing into the commercial power system when the output voltage of the booster circuit is sufficiently higher than the peak value of the system voltage.

【図12】昇圧回路の出力電圧が低下した場合の同上の
図である。
FIG. 12 is a diagram of the same as above when the output voltage of the booster circuit drops.

【符号の説明】[Explanation of symbols]

(1) 直流電源 (2) 昇圧回路 (3) インバータ回路 (4) 第1電圧検出器 (41) 第2電圧検出器 (5) 電流検出器 (6) 制御回路 (8) 商用電力系統 SW1 スイッチング素子 SWo オン/オフスイッチ (1) DC power supply (2) Boost circuit (3) Inverter circuit (4) First voltage detector (41) Second voltage detector (5) Current detector (6) Control circuit (8) Commercial power system SW1 switching Element SWo ON / OFF switch

───────────────────────────────────────────────────── フロントページの続き (72)発明者 前川 正弘 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masahiro Maekawa 2-5-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 直流電源がインバータを介して商用電力
系統に連系され、インバータには、直流電源の出力電圧
を昇圧する昇圧回路と、昇圧回路の昇圧比を制御する制
御回路と、昇圧回路の出力電圧を交流に変換するインバ
ータ回路とが設けられた系統連系電源装置において、前
記制御回路は、 インバータ回路の出力端における電気的状態量を検出す
る検出手段と、 検出された電気的状態量に基づいて、インバータ回路の
出力電流に含まれる高調波成分を一定レベル以下に抑制
するための昇圧目標電圧を作成する信号処理手段と、 昇圧回路の出力電圧を前記昇圧目標電圧に近づけるよ
う、昇圧回路の昇圧比を制御する昇圧制御手段とを具え
ていることを特徴とする系統連系電源装置。
1. A DC power supply is connected to a commercial power system via an inverter, and the inverter has a booster circuit for boosting an output voltage of the DC power supply, a control circuit for controlling a boosting ratio of the booster circuit, and a booster circuit. In a system interconnection power supply device provided with an inverter circuit that converts the output voltage of the inverter into an alternating current, the control circuit includes a detection unit that detects an electrical state quantity at an output end of the inverter circuit, and a detected electrical state. A signal processing means for creating a boost target voltage for suppressing the harmonic component contained in the output current of the inverter circuit to a certain level or less based on the amount; and an output voltage of the boost circuit to approach the boost target voltage, A system interconnection power supply device comprising: a step-up control means for controlling a step-up ratio of a step-up circuit.
【請求項2】 電気的状態量はインバータ回路の出力電
圧である請求項1に記載の系統連系電源装置。
2. The system interconnection power supply device according to claim 1, wherein the electrical state quantity is an output voltage of the inverter circuit.
【請求項3】 電気的状態量はインバータ回路の出力電
流である請求項1に記載の系統連系電源装置。
3. The grid interconnection power supply device according to claim 1, wherein the electrical state quantity is an output current of the inverter circuit.
【請求項4】 前記高調波成分は系統周波数の2以上の
整数倍の周波数成分である請求項1乃至請求項3の何れ
かに記載の系統連系電源装置。
4. The grid interconnection power supply device according to claim 1, wherein the harmonic component is a frequency component that is an integral multiple of 2 or more of the system frequency.
【請求項5】 直流電源がインバータを介して商用電力
系統に連系され、インバータには、直流電源の出力電圧
を昇圧する昇圧回路と、昇圧回路の昇圧比を制御する制
御回路と、昇圧回路の出力電圧を交流に変換するインバ
ータ回路とが設けられた系統連系電源装置において、昇
圧回路の出力電圧を検出する第1電圧検出器と、インバ
ータ回路の出力電圧を検出する第2電圧検出器とを具
え、前記制御回路は、第1電圧検出器及び第2電圧検出
器の出力信号に基づき、インバータ回路の出力電圧の大
きさに応じた電圧評価値を基準として、該電圧評価値に
対する昇圧回路の出力電圧の比率が所定の一定値となる
よう、昇圧比を制御する制御手段を具えていることを特
徴とする系統連系電源装置。
5. A DC power supply is connected to a commercial power system via an inverter, and the inverter has a booster circuit for boosting an output voltage of the DC power supply, a control circuit for controlling a boosting ratio of the booster circuit, and a booster circuit. A voltage detector for detecting the output voltage of the booster circuit and a second voltage detector for detecting the output voltage of the inverter circuit. The control circuit boosts the voltage evaluation value based on the output signals of the first voltage detector and the second voltage detector with reference to a voltage evaluation value corresponding to the magnitude of the output voltage of the inverter circuit. A system interconnection power supply device comprising control means for controlling a step-up ratio so that a ratio of an output voltage of the circuit becomes a predetermined constant value.
【請求項6】 前記制御回路の制御手段は、第2電圧検
出器の出力信号に基づいてインバータ回路の出力電圧の
電圧評価値を算出する第1演算手段と、算出された電圧
評価値に前記所定の一定値を乗算して昇圧目標電圧を作
成する第2演算手段と、第1電圧検出器の出力信号から
前記昇圧目標電圧を減算して誤差信号を作成する第3演
算手段と、誤差信号が減少する方向に昇圧比を変化させ
る昇圧比調整手段とを具えている請求項5に記載の系統
連系電源装置。
6. The control means of the control circuit comprises: first calculating means for calculating a voltage evaluation value of the output voltage of the inverter circuit based on the output signal of the second voltage detector; and the calculated voltage evaluation value based on the calculated voltage evaluation value. Second computing means for multiplying a predetermined constant value to create a boost target voltage, third computing means for subtracting the boost target voltage from the output signal of the first voltage detector to create an error signal, and error signal 6. The system interconnection power supply device according to claim 5, further comprising a step-up ratio adjusting means for changing the step-up ratio in a direction in which the voltage decreases.
【請求項7】 直流電源がインバータを介して商用電力
系統に連系され、インバータには、直流電源の出力電圧
を昇圧する昇圧回路と、昇圧回路の昇圧比を制御する制
御回路と、昇圧回路の出力電圧を交流に変換するインバ
ータ回路とが設けられた系統連系電源装置において、イ
ンバータ回路の出力電流を検出する電流検出器を具え、
前記制御回路は、電流検出器の出力信号からインバータ
回路の系統周波数の2以上の整数倍の高調波成分を抽出
する高調波抽出手段と、抽出された高調波成分を一定レ
ベル以下に抑えるよう、昇圧比を制御する制御手段とを
具えていることを特徴とする系統連系電源装置。
7. A DC power supply is connected to a commercial power system via an inverter, and the inverter has a booster circuit for boosting an output voltage of the DC power supply, a control circuit for controlling a boosting ratio of the booster circuit, and a booster circuit. In a system interconnection power supply device provided with an inverter circuit for converting the output voltage of the into an alternating current, comprising a current detector for detecting the output current of the inverter circuit,
The control circuit extracts a harmonic component that is an integer multiple of 2 or more of the system frequency of the inverter circuit from the output signal of the current detector, and a harmonic extraction unit that suppresses the extracted harmonic component to a certain level or less. A system interconnection power supply device comprising a control means for controlling a step-up ratio.
【請求項8】 前記制御回路は、昇圧回路の出力電圧を
検出する電圧検出器を具え、前記制御手段は、高調波抽
出手段の出力信号の大きさに応じた信号評価値を算出す
る第1演算手段と、算出された信号評価値に所定の演算
を施して該信号評価値に応じた大きさの昇圧目標電圧を
作成する第2演算手段と、電圧検出器の出力信号から前
記昇圧目標電圧を減算して誤差信号を作成する第3演算
手段と、誤差信号が減少する方向に昇圧比を変化させる
昇圧比調整手段とを具えている請求項7に記載の系統連
系電源装置。
8. The control circuit comprises a voltage detector for detecting the output voltage of the booster circuit, and the control means calculates a signal evaluation value according to the magnitude of the output signal of the harmonic extraction means. Calculating means, second calculating means for performing a predetermined calculation on the calculated signal evaluation value to create a boost target voltage having a magnitude corresponding to the signal evaluation value, and the boost target voltage from the output signal of the voltage detector. 8. The grid interconnection power supply device according to claim 7, further comprising: third calculating means for subtracting the error signal to generate an error signal; and boosting ratio adjusting means for changing the boosting ratio in a direction in which the error signal decreases.
【請求項9】 昇圧回路の入力端と出力端は、オン/オ
フ制御が可能なスイッチ手段を介して互いに連結され、
制御回路は、昇圧回路の昇圧比が1となる期間に前記ス
イッチ手段をオンとすると共に、昇圧回路の昇圧動作を
停止させる請求項1乃至請求項8の何れかに記載の系統
連系電源装置。
9. An input terminal and an output terminal of the booster circuit are connected to each other via a switch means capable of on / off control,
9. The grid interconnection power supply device according to claim 1, wherein the control circuit turns on the switch means and stops the boosting operation of the booster circuit during a period when the booster ratio of the booster circuit is 1. .
JP33605295A 1995-11-29 1995-11-29 Grid-connected power supply Expired - Fee Related JP3354369B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33605295A JP3354369B2 (en) 1995-11-29 1995-11-29 Grid-connected power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33605295A JP3354369B2 (en) 1995-11-29 1995-11-29 Grid-connected power supply

Publications (2)

Publication Number Publication Date
JPH09163610A true JPH09163610A (en) 1997-06-20
JP3354369B2 JP3354369B2 (en) 2002-12-09

Family

ID=18295212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33605295A Expired - Fee Related JP3354369B2 (en) 1995-11-29 1995-11-29 Grid-connected power supply

Country Status (1)

Country Link
JP (1) JP3354369B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614570B1 (en) * 1998-03-30 2006-10-24 산요덴키가부시키가이샤 Power supply unit
US7177168B2 (en) 2000-09-29 2007-02-13 Canon Kabushiki Kaisha Power converting apparatus and power generating apparatus
JP2010005284A (en) * 2008-06-30 2010-01-14 Tiger Vacuum Bottle Co Ltd Electric rice-cooker
JP2011097727A (en) * 2009-10-29 2011-05-12 Noritz Corp Power conditioner
JP2013208016A (en) * 2012-03-29 2013-10-07 Hitachi Metals Ltd Motor drive device
JP2013225191A (en) * 2012-04-20 2013-10-31 Hitachi Ltd Power conversion apparatus for photovoltaic generation
US9001544B2 (en) 2012-08-29 2015-04-07 Murata Manufacturing Co., Ltd. Inverter device
US9013906B2 (en) 2012-08-29 2015-04-21 Murata Manufacturing Co., Ltd. Power system-interconnected inverter device
JP2016506214A (en) * 2013-01-28 2016-02-25 クゥアルコム・インコーポレイテッドQualcomm Incorporated Noise shaping for switching circuits
JP5903636B2 (en) * 2010-02-26 2016-04-13 パナソニックIpマネジメント株式会社 Power conversion device, grid interconnection device, and grid interconnection system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5002082B1 (en) * 2012-03-29 2012-08-15 東芝Itコントロールシステム株式会社 System interconnection power supply control device and system interconnection power supply device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614570B1 (en) * 1998-03-30 2006-10-24 산요덴키가부시키가이샤 Power supply unit
US7177168B2 (en) 2000-09-29 2007-02-13 Canon Kabushiki Kaisha Power converting apparatus and power generating apparatus
US7733069B2 (en) 2000-09-29 2010-06-08 Canon Kabushiki Kaisha Power converting apparatus and power generating apparatus
JP2010005284A (en) * 2008-06-30 2010-01-14 Tiger Vacuum Bottle Co Ltd Electric rice-cooker
JP2011097727A (en) * 2009-10-29 2011-05-12 Noritz Corp Power conditioner
JP5903636B2 (en) * 2010-02-26 2016-04-13 パナソニックIpマネジメント株式会社 Power conversion device, grid interconnection device, and grid interconnection system
EP2541750A4 (en) * 2010-02-26 2017-11-29 Panasonic Intellectual Property Management Co., Ltd. Power conversion apparatus, grid connection apparatus, and grid connection system
JP2013208016A (en) * 2012-03-29 2013-10-07 Hitachi Metals Ltd Motor drive device
JP2013225191A (en) * 2012-04-20 2013-10-31 Hitachi Ltd Power conversion apparatus for photovoltaic generation
US9001544B2 (en) 2012-08-29 2015-04-07 Murata Manufacturing Co., Ltd. Inverter device
US9013906B2 (en) 2012-08-29 2015-04-21 Murata Manufacturing Co., Ltd. Power system-interconnected inverter device
JP2016506214A (en) * 2013-01-28 2016-02-25 クゥアルコム・インコーポレイテッドQualcomm Incorporated Noise shaping for switching circuits

Also Published As

Publication number Publication date
JP3354369B2 (en) 2002-12-09

Similar Documents

Publication Publication Date Title
US6058035A (en) Method and apparatus for supplying AC power to commercial power line by using sunlight
KR100763135B1 (en) Photovoltaic power generation system and control method thereof
KR100431782B1 (en) Power factor correction circuit
KR100599239B1 (en) Switching power supply
JP6031609B2 (en) Control device for inverter for photovoltaic power generation
KR20090100655A (en) Multi level inverter
Fujita A three-phase voltage-source solar power conditioner using a single-phase PWM control method
JP3354369B2 (en) Grid-connected power supply
CN112054658A (en) Control method and control circuit of switching power supply circuit and switching power supply
WO2013094261A1 (en) Power conversion apparatus
KR101870749B1 (en) Control apparatus for grid connected type single stage forward-flyback inverter
JPH0984333A (en) Step-up circuit and solar cell generator using the same
JP2001069748A (en) Power factor improving circuit
JP3591244B2 (en) Grid connection equipment
JPH06332554A (en) Controlling method for photovoltaic system
JP5950970B2 (en) Power converter
JP2990867B2 (en) Forward converter
JP5294908B2 (en) Power converter
JP5528730B2 (en) Power converter
JP2001169567A5 (en)
JP2003032897A (en) Solar generator
JP2708861B2 (en) Power converter
CN214337787U (en) Control circuit of switching power supply circuit and switching power supply
JP2019012380A (en) Photovoltaic power generation system
JP2009303381A (en) Power conversion device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070927

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120927

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130927

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees