JPH0635555Y2 - Receiving machine - Google Patents
Receiving machineInfo
- Publication number
- JPH0635555Y2 JPH0635555Y2 JP5231789U JP5231789U JPH0635555Y2 JP H0635555 Y2 JPH0635555 Y2 JP H0635555Y2 JP 5231789 U JP5231789 U JP 5231789U JP 5231789 U JP5231789 U JP 5231789U JP H0635555 Y2 JPH0635555 Y2 JP H0635555Y2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- signal
- pulse
- power source
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は自動車の遠隔操作装置や緊急放送信号の受信な
どに使用されるマイクロコンピュータが搭載された受信
機に係り、特に消費電力の低減、さらには価格の低減を
図ることができるような受信機に関する。[Detailed Description of the Invention] [Industrial field of application] The present invention relates to a remote control device for an automobile, a receiver equipped with a microcomputer used for receiving an emergency broadcast signal, etc. Furthermore, the present invention relates to a receiver that can reduce the price.
従来より第３図に示すような自動車の遠隔操作装置が開
発されている。この装置では、運転者が所持する送信機
21のスイッチ21aが押されると所定のパルスを含んだ信
号が発せられ、これが自動車の車体22に設けられたアン
テナによって受信されて、車体内の受信機23に備えられ
たマイクロコンピュータの制御に基づいてドアロックの
解除などが行なわれるようになる。Conventionally, an automobile remote control device as shown in FIG. 3 has been developed. In this device, the transmitter carried by the driver
When the switch 21a of 21 is pressed, a signal including a predetermined pulse is emitted, and this is received by an antenna provided in the vehicle body 22 of the automobile, and based on the control of the microcomputer provided in the receiver 23 in the vehicle body. The door lock will be released.
この種の装置では、送信機21からの受信によって第４図
に示すような信号が得られる。この信号はヘッダーパル
スDhと、これに続くデータパルスDa,Db…とからなる。
この種の遠隔操作装置では受信機23によりこのヘッダー
パルスDhが受信されたと判断されると、続くデータパル
スDa,Db…が読み取られ、データパルスの情報に応じた
ドアロックの解除などの所定の動作信号が出力される。
この動作信号に基づいて図示しない駆動部によってドア
ロックの解除などの所定の動作がなされるよになってい
る。In this type of device, a signal as shown in FIG. 4 is obtained by reception from the transmitter 21. This signal is composed of a header pulse Dh and data pulses Da, Db ... Following it.
In this type of remote control device, when the receiver 23 determines that the header pulse Dh has been received, the subsequent data pulses Da, Db, ... Are read, and a predetermined value such as unlocking of the door according to the information of the data pulse is read. The operation signal is output.
Based on this operation signal, a driving unit (not shown) performs a predetermined operation such as unlocking the door lock.
第５図は受信機23内に設けられた制御部を示すブロック
図である。この従来の受信機23の制御部では、三端子レ
ギュレータ26に常に電源が与えられ、このレギュレータ
26により調節された電圧がマイクロコンピュータ24に引
加されている。ただしマイクロコンピュータ24はソフト
ウエアにより自らの動作が間欠となるように制御されて
おり、これにより制御部全体の消費電力が節約されてい
る。前記アンテナにより受信された信号はマイクロコン
ピュータ24に入力されるが、このマイクロコンピュータ
の間欠的な短時間の動作中に受信信号が正規のもの（第
４図に示すヘッダーパルスDh）であると判断されると、
ソフトウエアによりマイクロコンピュータ24の動作時間
が一定長さ継続され、続くデータパルスDa,Db…が読み
取られる。また、マイクロコンピュータ24にはウォッチ
ドッグタイマ25からの割り込み信号が入力されるように
なっている。そして、ヘッダパルスDhと異なった誤デー
タ（デューティサイクルの極めて長いパルスなど）が入
力されたような場合、マイクロコンピュータ24にウォッ
チドッグタイマ25からの割り込み信号が供給されるよう
になっており、これによってマイクロコンピュータ24の
暴走が防止されるようになっている。FIG. 5 is a block diagram showing a control unit provided in the receiver 23. In the control unit of this conventional receiver 23, power is always supplied to the three-terminal regulator 26, and
The voltage regulated by 26 is applied to the microcomputer 24. However, the microcomputer 24 is controlled by software so that its own operation is intermittent, whereby the power consumption of the entire control unit is saved. The signal received by the antenna is input to the microcomputer 24, and it is determined that the received signal is a proper signal (header pulse Dh shown in FIG. 4) during intermittent short-time operation of the microcomputer. When done,
The software continues the operation time of the microcomputer 24 for a certain length of time, and the subsequent data pulses Da, Db ... Are read. Further, the interrupt signal from the watchdog timer 25 is input to the microcomputer 24. When wrong data different from the header pulse Dh (such as a pulse with an extremely long duty cycle) is input, the interrupt signal from the watchdog timer 25 is supplied to the microcomputer 24. This prevents the runaway of the microcomputer 24.
しかしながら上記従来例においては三端子レギュレータ
26が常時動作状態となっているため、消費電力が大きく
なってしまうという不都合がある。そこで従来は、5V系
用（マイクロコンピュータ用）三端子レギュレータ26の
超低消費電流タイプを用い、またマイクロコンピュータ
のクロック周波数を低くしてリーク電流を抑えるなどし
てある程度消費電力を抑えるように対処されている。し
かしながら、受信機23に使用する部品が限られてしまう
ため、価格が高いものになってしまう。However, in the above conventional example, a three-terminal regulator is used.
Since 26 is always in operation, there is a disadvantage that power consumption increases. So, in the past, we used an ultra-low current consumption type of three-terminal regulator 26 for 5V system (for microcomputers), and reduced the clock frequency of the microcomputer to suppress the leakage current, so as to suppress the power consumption to some extent. Has been done. However, since the components used for the receiver 23 are limited, the price becomes high.
さらに上記従来例の受信機23では、マイクロコンピュー
タ24の暴走を防止するためのウォッチドッグタイマ25が
必要なため、受信機の価格が高くなってしまうという問
題がある。Further, the receiver 23 of the above-mentioned conventional example needs the watchdog timer 25 for preventing the runaway of the microcomputer 24, so that there is a problem that the price of the receiver becomes high.
本考案はこのような課題を解決するためのものであり、
消費電力の低減を図ることができるような受信機を提供
することにある。The present invention is for solving such a problem,
It is to provide a receiver capable of reducing power consumption.
本考案の他の目的は価格の低減を図ることができるよう
な受信機を提供することにある。Another object of the present invention is to provide a receiver which can reduce the price.
また他の目的はウォッチドッグタイマを用いることなく
受信機に搭載されたマイクロコンピュータの暴走を防止
できるようにすることにある。Another object is to prevent runaway of a microcomputer mounted on a receiver without using a watchdog timer.
〔課題を解決するための手段〕 本考案に係る受信機は、間欠的なパルスを発生するパル
ス発生手段と、この間欠的なパルスに対応して電源のON
-OFFを間欠的に切換える電源切換手段と、電源切換手段
により電源が間欠的に与えられる電圧調整器ならびにこ
の電圧調整器により調整された電圧により間欠的に動作
状態とさせられるマイクロコンピュータとが設けられて
おり且つ、このマイクロコンピュータからはその間欠的
な動作中に正規の信号を受信したと判断したときに前記
電源切換手段を一定時間ON状態にするための信号が出力
され、この信号により前記電源切換手段をON状態に維持
する手段が設けられて成るものである。[Means for Solving the Problem] A receiver according to the present invention is a pulse generating means for generating an intermittent pulse, and a power source is turned on in response to the intermittent pulse.
-Power supply switching means for switching OFF-OFF intermittently, a voltage regulator to which power is intermittently applied by the power source switching means, and a microcomputer that is intermittently activated by a voltage adjusted by the voltage regulator are provided. The microcomputer outputs a signal for turning on the power source switching means for a certain period of time when it is determined that a regular signal is received during the intermittent operation. A means for maintaining the power source switching means in the ON state is provided.
上記した手段によれば、電圧調整器とマイクロコンピュ
ータには常時電圧が与えられておらず、パルス発生手段
により発せられるパルスに応じて間欠的に電源が与えら
れる。そしてこの間欠的な電源の付与によってマイクロ
コンピュータが所定サイクルにて短時間動作している途
中に信号が受信され、マイクロコンピュータにより正規
信号であると判断されると、マイクロコンピュータから
の指令により電源切換手段がONにさせられ、電圧調整器
ならびにマイクロコンピュータが一定時間動作状態とな
り、後続する信号の読み取りが行なわれる。According to the above means, the voltage regulator and the microcomputer are not always supplied with a voltage, and the power is intermittently supplied according to the pulse generated by the pulse generating means. When a signal is received while the microcomputer is operating for a short period of time in a predetermined cycle due to the intermittent power supply, and the microcomputer determines that the signal is a normal signal, the power supply is switched by a command from the microcomputer. The means is turned on, the voltage regulator and the microcomputer are operated for a certain period of time, and the subsequent signal reading is performed.
このように電圧調整器が間欠的な動作となるため、電圧
調整器による電力の消費を最小限にできるようになる。
またマイクロコンピュータに対して電源切換手段によっ
て間欠的に電圧が与えられるため、自らを間欠動作させ
る従来のソフトウエアが不要になり、マイクロコンピュ
ータの容量に余裕を持たすことができるようになる。さ
らにマイクロコンピュータにより正規信号であると判断
されたときにのみ電源切換手段が一定時間ON状態となる
ため、従来のような誤信号受信時のマイクロコンピュー
タの暴走を阻止するためのタイマなどが不要になる。Since the voltage regulator operates intermittently in this manner, the power consumption of the voltage regulator can be minimized.
Further, since the voltage is intermittently applied to the microcomputer by the power supply switching means, the conventional software for intermittently operating the microcomputer itself is not required, and the microcomputer can have a sufficient capacity. Furthermore, since the power supply switching means is turned on for a certain time only when the microcomputer determines that the signal is a normal signal, a timer or the like for preventing runaway of the microcomputer at the time of receiving an erroneous signal is unnecessary. Become.
以下図面に基づいて本考案の実施例を説明する。 An embodiment of the present invention will be described below with reference to the drawings.
第１図は本考案の一実施例に係る自動車の遠隔操作装置
に使用される受信器のブロック図、第２図（Ａ）〜
（Ｅ）は第１図の受信機によって処理される信号の波形
図である。FIG. 1 is a block diagram of a receiver used in a remote control device for an automobile according to an embodiment of the present invention, and FIG.
(E) is a waveform diagram of a signal processed by the receiver of FIG. 1.
第１図において、符号11はRFチューナなどが内蔵された
受信回路を示しており、車体のアンテナ10より受信され
た所定のパルスを含んだ信号が入力されるようになって
いる。そして、この信号は受信回路11によって同調選択
されるようになっている。符号12はパルス整形回路を示
しており、前記受信回路11によって同調選択された信号
を波形整形して、マイクロコンピュータ13に出力するよ
うになっている。In FIG. 1, reference numeral 11 indicates a receiving circuit having a built-in RF tuner and the like, and a signal including a predetermined pulse received from an antenna 10 of the vehicle body is input. Then, this signal is tuned and selected by the receiving circuit 11. Reference numeral 12 indicates a pulse shaping circuit, which waveform-shapes the signal tuning-selected by the receiving circuit 11 and outputs it to the microcomputer 13.
また、符号14はC-MOS(Complementaly-Metal-Oxide-Semi
conductor)発振回路を示している。このC-MOS発振回路1
4は図示しない一対のMOS型トランジスタが抵抗ならびに
コンデンサの時定数で定まる時間で交互にON,OFFされる
ことによって、例えば第２図（Ａ）で示すようなパルス
Ｐを発振するようになっている。Further, reference numeral 14 is a C-MOS (Complementaly-Metal-Oxide-Semi
conductor) shows an oscillation circuit. This C-MOS oscillator circuit 1
4 indicates that a pair of MOS type transistors (not shown) are alternately turned on and off at a time determined by the time constant of the resistor and the capacitor, so that a pulse P as shown in FIG. 2 (A) is oscillated. There is.
また符号15はNOR回路を示しており、図示のように一方
の入力端子にはマイクロコンピュータ13からの正常デー
タ検知信号S1が入力されるようになっており、他方の入
力端子にはC-MOS発振回路14からの発振パルスＰが入力
されるようになっている。また、符号16は電源切換手段
としてのPNPトランジスタを示しており、このベース端
子Ｂには前記NOR回路15からの出力信号S2（第２図
（Ｃ）参照）が供給されるようになっており、これによ
って、ON,OFF制御がなされるようになっている。Further, reference numeral 15 indicates a NOR circuit, as shown in the figure, one input terminal receives the normal data detection signal S 1 from the microcomputer 13, and the other input terminal C-. The oscillation pulse P from the MOS oscillation circuit 14 is input. Further, reference numeral 16 indicates a PNP transistor as a power source switching means, and an output signal S 2 from the NOR circuit 15 (see FIG. 2 (C)) is supplied to the base terminal B. Therefore, the ON / OFF control is performed by this.
また、符号17は負荷電流が変動されることによってマイ
クロコンピュータ13に供給される電圧が変動されるのを
防止するための電圧調整器として三端子レギュレータを
示している。この三端子レギュレータ17の一方の入力端
子は、PNPトランジスタ16のエミッタ端子Ｅに接続され
ており、他方の入力端子は接地されている。そして、マ
イクロコンピュータ13のVcc端子には、９〜16Vの電源電
圧が三端子レギュレータ17を介し印加されるようになっ
ている。電源切換手段である前記PNPトランジスタ16に
より、上記三端子レギュレータ17さらにはマイクロコン
ピュータに対して動作電圧が間欠的に与えられるように
なっている。Further, reference numeral 17 indicates a three-terminal regulator as a voltage regulator for preventing the voltage supplied to the microcomputer 13 from being changed by the change of the load current. One input terminal of the three-terminal regulator 17 is connected to the emitter terminal E of the PNP transistor 16, and the other input terminal is grounded. Then, the power supply voltage of 9 to 16 V is applied to the Vcc terminal of the microcomputer 13 through the three-terminal regulator 17. By the PNP transistor 16 which is a power source switching means, an operating voltage is intermittently applied to the three-terminal regulator 17 and the microcomputer.
すなわち、マイクロコンピュータ13ではC-MOS発振回路
の発振パルスＰ（第２図（Ａ）に示すような周期が数百
msecのパルス）ごとに、レギュレータ17を介して電圧が
引加され、マイクロコンピュータが間欠的な動作状態と
なる。上記発振パルスＰがハイレベルの状態（マイクロ
コンピュータ13が動作状態）のときにパルス整形回路12
により供給される受信パルスのデューチィサイクルが、
例えば第２図（Ｅ）で示す2msecを超えた場合は、正規
の受信信号でない（第４図に示すヘッダーパルスDhでな
い）と判断され、マイクロコンピュータ13からの正常デ
ータ検知信号S1はロウレベルのままとなる。そして、マ
イクロコンピュータ13に第２図（Ｅ）で示すような例え
ば2msecの周期のパルスが検知されたときは、前記正常
データ検知信号S1は一定時間ハイレベルとなるように、
マイクロコンピュータ13のソフトウエアが設定されてい
る。That is, in the microcomputer 13, the oscillation pulse P of the C-MOS oscillation circuit (the cycle as shown in FIG.
Every msec pulse), a voltage is applied through the regulator 17 to bring the microcomputer into an intermittent operation state. When the oscillation pulse P is in the high level state (the microcomputer 13 is in the operating state), the pulse shaping circuit 12
The duty cycle of the received pulse supplied by
For example, if it exceeds 2 msec shown in FIG. 2 (E), it is determined that the received signal is not a proper received signal (not the header pulse Dh shown in FIG. 4), and the normal data detection signal S 1 from the microcomputer 13 is at low level. Will remain. Then, as when it is detected pulses of the period of such example 2msec as shown in FIG. 2 (E) to the microcomputer 13, the normal data detection signals S 1 becomes constant time high level,
The software of the microcomputer 13 is set.
次に受信動作について説明する。Next, the receiving operation will be described.
第１図に示す受信機の制御部では、正規の受信信号を受
信していないときに（時間Ta）、マイクロコンピュータ
13からの正常データ検知信号S1は常にロウレベルであ
り、これがNOR回路15の一方の入力端子に供給される。
またNOR回路15の他方の入力端子には、C-MOS発振回路14
より出力される数百msecの周期の発振パルスＰが供給さ
れ、NOR回路15からの出力は第２図で示すように前記発
振パルスＰがハイレベルのときロウレベルとなる信号S2
が出力される。電源切換手段であるてPNPトランジスタ1
6は前記信号S2がロウレベルの期間内においてのみ間欠
的にONとなる。このときレギュレータ17を介してマイク
ロコンピュータ13に間欠的に電圧が印加され（第２図
（Ｄ））、マイクロコンピュータ13が間欠的に動作状態
となる。このように三端子レギュレータ17ならびにマイ
クロコンピュータ13は間欠的な動作となるため、時間的
平均の消費電力を抑えることができるようになる。In the control unit of the receiver shown in FIG. 1, when the regular reception signal is not received (time Ta), the microcomputer
The normal data detection signal S 1 from 13 is always low level, and this is supplied to one input terminal of the NOR circuit 15.
Also, the other input terminal of the NOR circuit 15 is connected to the C-MOS oscillator circuit 14
The output from the NOR circuit 15 is supplied with the oscillation pulse P having a cycle of several hundred msec, and the signal S 2 becomes low level when the oscillation pulse P is high level as shown in FIG.
Is output. Power supply switching means, PNP transistor 1
6 is intermittently turned ON only during the period when the signal S 2 is low level. At this time, a voltage is intermittently applied to the microcomputer 13 via the regulator 17 (FIG. 2 (D)), and the microcomputer 13 is intermittently brought into an operating state. In this way, the three-terminal regulator 17 and the microcomputer 13 operate intermittently, so that it becomes possible to suppress the power consumption on the average over time.
例えば第３図に示す送信機21から正規の信号が発せら
れ、これが順回路11により受信されると、その送信デー
タがパルス整形回路12を介してマイクロコンピュータ13
に入力される。マイクロコンピュータ13はC-MOS発振回
路14からの発振パルスＰに応じて間欠的な動作状態とな
るが、この間欠的な短時間の動作状態のときに受信され
たパルスが正常なものであるか否か判断される。例えば
送信機21から発せられる信号のヘッダーパルスDhの周期
が2msecの場合、受信したパルスがこの周期にほぼ近い
ときに正常であるとの判断が行なわれ、マイクロコンピ
ュータ13からの正常データ検知信号S1が一定時間Tbだけ
ハイレベルとなる。For example, when a normal signal is transmitted from the transmitter 21 shown in FIG. 3 and is received by the forward circuit 11, the transmission data is transmitted via the pulse shaping circuit 12 to the microcomputer 13
Entered in. The microcomputer 13 is intermittently operated in response to the oscillation pulse P from the C-MOS oscillation circuit 14. Is the pulse received during this intermittent short-time operating state normal? It is judged whether or not. For example, when the period of the header pulse Dh of the signal emitted from the transmitter 21 is 2 msec, it is determined that the received pulse is normal when the received pulse is close to this period, and the normal data detection signal S from the microcomputer 13 is detected. 1 becomes high level for a certain period of time Tb.
このとき、NOR回路15の出力S2は第２図（Ｃ）に示すほ
うにロウレベルとなり、PNPトランジスタ16がONとな
り、マイクロコンピュータ13にレギュレータ17を介して
時間Tbの間だけ電圧Vccが印加されるようになる。よっ
てマイクロコンピュータ13には電圧が引加され続けて動
作状態が継続され、ヘッダーパルスDhならびにこれに続
くデータDa,Db…マイクロコンピュータ13によって読ま
れる。そして、このデータパルスに基づいたドアロック
の解除などの所定の制御信号が出力されて、図示しない
駆動部によってドアロックの解除などの動作がなされる
ようになる。一定時間Tb経過後、正常データ検知信号S1
はロウレベルとなり、その後は、C-MOS発振回路14から
の発振パルスＰに応じてマイクロコンピュータ13が間欠
動作するようになる。At this time, the output S 2 of the NOR circuit 15 becomes low level as shown in FIG. 2 (C), the PNP transistor 16 is turned on, and the voltage Vcc is applied to the microcomputer 13 through the regulator 17 for the time Tb. Become so. Therefore, a voltage is continuously applied to the microcomputer 13 and the operating state is continued, and the header pulse Dh and the data Da, Db following this are read by the microcomputer 13. Then, a predetermined control signal for unlocking the door based on the data pulse is output, and an operation such as unlocking the door is performed by a drive unit (not shown). After a certain time Tb has passed, the normal data detection signal S 1
Becomes a low level, and thereafter, the microcomputer 13 operates intermittently in response to the oscillation pulse P from the C-MOS oscillation circuit 14.
一方、パルス整形回路12より例えば周期が2msecをはる
かに超えるような誤信号が受信されたとき、マイクロコ
ンピュータ13の間欠的な動作時間にこの誤信号が読まれ
て、正規の信号でないとの判断がなされ、正常データ検
知信号S1はロウレベルのままとなって、マイクロコンピ
ュータは間欠的な動作を継続する。On the other hand, when an erroneous signal having a cycle far exceeding 2 msec is received from the pulse shaping circuit 12, the erroneous signal is read during intermittent operation time of the microcomputer 13, and it is determined that the signal is not a legitimate signal. The normal data detection signal S 1 remains at the low level, and the microcomputer continues the intermittent operation.
以上、本考案を実施例に基づいて説明したが、本考案
は、これに限定されるものではない。すなわち、上記実
施例では、NOR回路15、PNPトランジスタ16を用いている
が、これらの代わりにOR回路、NPNトランジスタを用い
てもよい。Although the present invention has been described based on the embodiment, the present invention is not limited to this. That is, although the NOR circuit 15 and the PNP transistor 16 are used in the above embodiment, an OR circuit and an NPN transistor may be used instead of them.
以上のように本考案によれば、電圧調整器ならびにマイ
クロコンピュータに間欠的な動作電圧が与えられるの
で、消費電力を最小限にできるようになる。また電圧調
整器を高価な低消費電力のものとする必要がないため、
低消費電力で且つ安価な受信機を構成できるようにな
る。また従来のようにマイクロコンピュータに自ら間欠
動作するようなソフトウエアを入力する必要がなく、ま
たマイクロコンピュータの能力を節できる。さらにマイ
クロコンピュータによって正規のデータが受信されたこ
とが判断されたときにのみ電源切換回路をONにするため
の信号が出力されるので、従来のようにご検知によるマ
イクロコンピュータの暴走を止めるためのマイクロコン
ピュータなどが不要になる。As described above, according to the present invention, the operating voltage is intermittently applied to the voltage regulator and the microcomputer, so that the power consumption can be minimized. Moreover, since it is not necessary to use an expensive low-power consumption voltage regulator,
A receiver with low power consumption and low cost can be configured. Further, unlike the conventional case, it is not necessary to input software for intermittently operating the microcomputer to the microcomputer, and the capacity of the microcomputer can be saved. Furthermore, since the signal for turning on the power supply switching circuit is output only when the microcomputer determines that the normal data has been received, it is possible to stop the runaway of the microcomputer due to the detection as in the past. No need for a microcomputer.
第１図は本考案の一実施例に係る自動車の遠隔操作装置
に使用される受信機の制御部を示すブロック図、第２図
（Ａ）〜（Ｅ）は第１図の受信機によって処理される信
号の波形図、第３図は自動車の遠隔操作装置を示す機器
配置図、第４図は送信機より発せられる信号に含まれる
パルスの波形図、第５図は従来の受信機を示すブロック
図である。 11……受信回路、12……パルス整形回路、13……マイク
ロコンピュータ、14……C-MOS発振回路、15……NOR回
路、16……PNPトランジスタ、17……三端子レギュレー
タ。FIG. 1 is a block diagram showing a control unit of a receiver used in a remote control device for an automobile according to an embodiment of the present invention, and FIGS. 2A to 2E are processed by the receiver of FIG. Fig. 3 is a waveform diagram of the generated signal, Fig. 3 is a device layout diagram showing a remote control device of an automobile, Fig. 4 is a waveform diagram of pulses included in a signal emitted from a transmitter, and Fig. 5 is a conventional receiver It is a block diagram. 11 …… Reception circuit, 12 …… Pulse shaping circuit, 13 …… Microcomputer, 14 …… C-MOS oscillator circuit, 15 …… NOR circuit, 16 …… PNP transistor, 17 …… Three-terminal regulator.
Claims (1)
と、この間欠的なパルスに対応して電源のON-OFFを間欠
的に切換える電源切換手段と、電源切換手段により電源
が間欠的に与えられる電圧調整器ならびにこの電圧調整
器により調整された電圧により間欠的に動作状態とさせ
られるマイクロコンピュータとが設けられており且つ、
このマイクロコンピュータからはその間欠的な動作中に
正規の信号を受信したと判断したときに前記電源切換手
段を一定時間ON状態にするための信号が出力され、この
信号により前記電源切換手段をON状態に維持する手段が
設けられて成る受信機1. A pulse generating means for generating an intermittent pulse, a power source switching means for intermittently switching ON / OFF of a power source in response to the intermittent pulse, and a power source for intermittent power source switching. A voltage regulator provided and a microcomputer intermittently activated by a voltage regulated by the voltage regulator, and
This microcomputer outputs a signal for turning on the power source switching means for a certain period of time when it is determined that a regular signal is received during the intermittent operation, and this signal turns on the power source switching means. Receiver comprising means for maintaining the condition
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5231789U JPH0635555Y2 (en) | 1989-05-01 | 1989-05-01 | Receiving machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5231789U JPH0635555Y2 (en) | 1989-05-01 | 1989-05-01 | Receiving machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02143850U JPH02143850U (en) | 1990-12-06 |
| JPH0635555Y2 true JPH0635555Y2 (en) | 1994-09-14 |
Family
ID=31572520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5231789U Expired - Fee Related JPH0635555Y2 (en) | 1989-05-01 | 1989-05-01 | Receiving machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0635555Y2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9438037B2 (en) | 2007-10-15 | 2016-09-06 | Ampt, Llc | Systems for optimized solar power inversion |
| US9442504B2 (en) | 2009-04-17 | 2016-09-13 | Ampt, Llc | Methods and apparatus for adaptive operation of solar power systems |
-
1989
- 1989-05-01 JP JP5231789U patent/JPH0635555Y2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9438037B2 (en) | 2007-10-15 | 2016-09-06 | Ampt, Llc | Systems for optimized solar power inversion |
| US9442504B2 (en) | 2009-04-17 | 2016-09-13 | Ampt, Llc | Methods and apparatus for adaptive operation of solar power systems |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02143850U (en) | 1990-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3062962B2 (en) | Microprocessor power supply start circuit for ID card of remote control system of automobile | |
| JPH095430A (en) | Antenna driving device for transponder | |
| US4360808A (en) | Radio control apparatus with voice transmission capability | |
| US4422178A (en) | Radio communication receiver having an oscillator circuit of lower power-consumption | |
| US4685023A (en) | Power latch circuit for computer self deactivation | |
| JPH0635555Y2 (en) | Receiving machine | |
| JPH0797721B2 (en) | Automotive antenna controller | |
| US4349820A (en) | Tone signal decoder | |
| JP2548778Y2 (en) | Wiper control circuit | |
| JP3403765B2 (en) | Remote control device | |
| JP2821889B2 (en) | In-vehicle electronic device with clock function | |
| JP3056014B2 (en) | Vehicle load control device | |
| JPH08315092A (en) | Non-contact ic card | |
| JP2000125365A (en) | Keyless entry system | |
| JP2000013257A (en) | Remote controller | |
| JP2944480B2 (en) | Transmission power control method | |
| JPH02224596A (en) | Wireless remote control signal receiver | |
| JPS6324707Y2 (en) | ||
| JPS6157640U (en) | ||
| JPH11210287A (en) | Radio wave key system | |
| KR920004339Y1 (en) | Circuit for driving am/fm tuner respectively | |
| JPH01101097A (en) | Battery down alarming device for remote control equipment | |
| JP2953161B2 (en) | Intermittent operation device | |
| JPH0250695A (en) | Two-way remote controller | |
| JPH1066114A (en) | Selective radio calling receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |