JPH06103987B2 - Peak current control converter - Google Patents
Peak current control converterInfo
- Publication number
- JPH06103987B2 JPH06103987B2 JP23572989A JP23572989A JPH06103987B2 JP H06103987 B2 JPH06103987 B2 JP H06103987B2 JP 23572989 A JP23572989 A JP 23572989A JP 23572989 A JP23572989 A JP 23572989A JP H06103987 B2 JPH06103987 B2 JP H06103987B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- peak current
- converter
- current
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイツチングレギユレータに係り、特にスイツ
チング素子の電流により該スイツチング素子のオフ制御
を行うピーク電流制御方式コンバータに関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching regulator, and more particularly to a peak current control type converter that performs off control of a switching element by the current of the switching element.
直流電流をスイツチングして交番電流を得、これを整流
して所望の電圧の直流電流とするスイツチングレギユレ
ータ、即ちDC-DCコンバータは、出力電圧を入力側に帰
還してスイツチング素子の駆動信号（PWM）のパルス幅
をコントロールすることで該出力電圧が所望のレベルと
なるようにしている方式のものが多い。A switching regulator, that is, a DC-DC converter that switches a DC current to obtain an alternating current and rectifies this to a DC current of the desired voltage, drives the switching element by feeding back the output voltage to the input side. In many systems, the output voltage is set to a desired level by controlling the pulse width of the signal (PWM).
これに対して、スイツチング素子を流れるピーク電流を
スイツチング素子の入力側に帰還して該スイツチング素
子のオン／オフをコントロールするピーク電流制御方式
コンバータが最近注目されている。On the other hand, a peak current control type converter which controls the on / off of the switching element by feeding back the peak current flowing through the switching element to the input side of the switching element has recently been receiving attention.
第３図は従来のピーク電流制御方式コンバータの一例を
説明する構成図であつて、１はスイツチング素子、２は
トランス、３は誤差増幅器、４は比較器、５はスイツチ
ング素子１の駆動信号発生手段であるフリツプフロツ
プ、６は整流回路、RLは負荷、Rsenseはスイツチング素
子１のピーク電流を検出電圧Vsenseに変換するピーク電
流検出抵抗、Vrefは基準電圧源、7,8はDC入力端子、9,1
0はDC出力端子である。FIG. 3 is a block diagram for explaining an example of a conventional peak current control system converter, in which 1 is a switching element, 2 is a transformer, 3 is an error amplifier, 4 is a comparator, and 5 is a drive signal generation of the switching element 1. A flip-flop as means, 6 is a rectifier circuit, R L is a load, R sense is a peak current detection resistor for converting the peak current of the switching element 1 into a detection voltage V sense , V ref is a reference voltage source, and 7 and 8 are DC inputs. Terminal, 9,1
0 is a DC output terminal.
同図において、入力端子7,8に印加された電圧ViのDC入
力はスイツチング素子１のオン／オフにより断続されて
交番電流に変換され、トランス２の２次巻線に誘起した
電流を整流回路６で整流して出力端子9,10に所望の電圧
Voの出力電流を得る。スイツチング素子１に流れる電流
はピーク電流検出抵抗Rsenseで電圧Vsenseに変換され、
比較器４の一方の入力端子に印加される。比較器４の他
方の入力には誤差増幅器３の出力Verが印加されてい
る。誤差増幅器３はコンバータの出力電圧V0と基準電圧
源Vrefとの差分を演算して誤差電圧Verを出力する。In the figure, the DC input of the voltage V i applied to the input terminals 7 and 8 is intermittently turned on / off by the switching element 1 to be converted into an alternating current, and the current induced in the secondary winding of the transformer 2 is rectified. The desired voltage is applied to the output terminals 9 and 10 after rectifying with the circuit
To obtain an output current of the V o. The current flowing through the switching element 1 is converted into the voltage V sense by the peak current detection resistor R sense ,
It is applied to one input terminal of the comparator 4. The output Ver of the error amplifier 3 is applied to the other input of the comparator 4. The error amplifier 3 calculates the difference between the output voltage V 0 of the converter and the reference voltage source V ref and outputs the error voltage Ver .
第４図は第３図の動作を説明する波形図であり、（ａ）
はコンバータの定常動作時の波形を、（ｂ）は軽負荷時
の動作波形を示し、CLokはスイツチング素子1に駆動信
号を供給するフリツプフロツプ５のセツト信号として与
えられるクロツク信号（スイツチング素子１をオン駆動
するための信号）、Vsenseは上記ピーク電流の検出電
圧、Ｑはフリツプフロツプ５の出力（スイツチング素子
１の駆動信号）である。FIG. 4 is a waveform diagram for explaining the operation of FIG.
The waveform in the steady state operation of the converter, the (b) shows an operation waveform at the time of light load, C Lok is clock signal (switching-element 1 is given as excisional signal supplied flip-flop 5 a drive signal to the switching-element 1 ON drive signal), V sense is the detection voltage of the peak current, and Q is the output of the flip-flop 5 (drive signal of the switching element 1).
第４図（ａ）において、クロツク信号CLokがフリツプフ
ロツプ５のセツト端子に印加されることによりフリツプ
フロツプ５はセツトされ、駆動信号Ｑがオンとなる。In FIG. 4 (a), the clock signal C Lok is applied to the set terminal of the flip-flop 5, the flip-flop 5 is set, and the drive signal Q is turned on.
これにより、スイツチング素子１には電流が流れ、その
ピーク電流が誤差増幅器３の誤差電圧Verに達すると、
比較器４に出力が現れ、この出力がフリツプフロツプ５
のリセツト端子に印加されて該フリツプフロツプ１をオ
フさせる。以下、これを繰り返して、コンバータの出力
電圧が所定のものとなるように制御される。As a result, a current flows through the switching element 1, and when the peak current reaches the error voltage Ver of the error amplifier 3,
An output appears in the comparator 4, and this output is flip-flop 5.
Is applied to the reset terminal to turn off the flip-flop 1. After that, by repeating this, the output voltage of the converter is controlled to be a predetermined voltage.
このように、ピーク電流制御方式のコンバータでは、ス
イツチング素子１の各動作サイクルのピーク電流値も帰
還ループ中に取り入れられているので、スイツチング素
子の破壊に強く、また、コンバータ部が定電流源と見做
せるため、１次の伝達関数をもつコンバータとなり、安
定度がよいという特徴を有する（前記従来のPWM制御コ
ンバータは２次の伝達関数である）。As described above, in the peak current control type converter, since the peak current value of each operation cycle of the switching element 1 is also incorporated in the feedback loop, the switching element is resistant to breakage, and the converter section functions as a constant current source. Since it can be seen, it is a converter having a first-order transfer function, and has a characteristic of high stability (the conventional PWM control converter is a second-order transfer function).
上記のような構成のコンバータでは、コンバータが軽負
荷となつた場合、第４図（ｂ）に示したように、スイツ
チング素子１のピーク電流が減少するため１次電流のピ
ーク点が不明確となり、定格動作時（上記した定常動作
時）には目立たなかつた整流回路６の２次整流ダイオー
ドD2の逆回復時間遅れによるスパイク電流（D2がオンか
らオフになる前にD1→D2の経路で流れる）が顕著にな
る。このスパイク電流に起因するVsenseが比較器４に印
加される。フリツプフロツプ５はこれをオフ信号と見做
し、スイツチング素子１の駆動信号Ｑのパルス幅が小さ
くなり、制御が不安定になる。このような症状は制御上
の動作原理からくる原理的なものであり、極端な場合に
は制御不能に陥り、最悪の場合にはスイツチング素子１
の破壊に継がり、この形式のコンバータを設計する上で
のネツクとなつていた。In the converter configured as described above, when the converter is under a light load, the peak current of the switching element 1 decreases as shown in FIG. 4 (b), and the peak point of the primary current becomes unclear. , The spike current due to the reverse recovery time delay of the secondary rectifier diode D 2 of the rectifier circuit 6 which is not noticeable during the rated operation (during the above-mentioned steady operation) (D 1 → D 2 before D 2 is turned on) Flow through) becomes significant. V sense resulting from this spike current is applied to the comparator 4. The flip-flop 5 regards this as an OFF signal, the pulse width of the drive signal Q of the switching element 1 becomes small, and control becomes unstable. Such a symptom is a principle based on the operating principle of control, and in an extreme case, the control becomes impossible, and in the worst case, the switching element 1
Following the destruction of, it was a net in designing this type of converter.
本発明の目的は、上記従来技術の問題を解消して常に安
定な制御が可能なピーク電流制御方式コンバータを提供
することにある。An object of the present invention is to provide a peak current control type converter which solves the above-mentioned problems of the prior art and can always perform stable control.
上記目的は、駆動信号手段を制御するためのクロツク信
号を遅延させるクロツク信号遅延手段と負荷の大きさを
監視する負荷監視手段および軽負荷時に負荷監視手段の
出力でクロツク信号遅延手段で遅延させたクロツク信号
を駆動手段に供給する遅延クロツク信号ゲート手段とを
設けたことによつて達成される。The above-mentioned objects are: a clock signal delay means for delaying the clock signal for controlling the drive signal means, a load monitoring means for monitoring the size of the load, and a clock signal delay means for delaying the output of the load monitoring means at a light load. This is achieved by providing a delayed clock signal gate means for supplying the clock signal to the driving means.
軽負荷時は遅延させたクロツク信号を駆動手段に与え、
駆動信号のオン時間の幅を大きくしてスイツチング素子
の動作が不安定になるのを、防止する。When the load is light, apply the delayed clock signal to the drive means,
The on-time width of the drive signal is increased to prevent the operation of the switching element from becoming unstable.
以下、本発明の実施例を図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第１図は本発明によるピーク電流制御方式コンバータの
一実施例を示す構成図であつて、１はスイツチング素
子、２はトランス、３は誤差増幅器、４は比較器、５は
スイツチング素子１の駆動信号発生手段であるフリツプ
フロツプ、６は整流回路、RLは負荷、Rsenseはスイツチ
ング素子１のピーク電流を検出電圧Vsenseに変換するピ
ーク電流検出抵抗、Vrefは基準電圧源、7,8はDC入力端
子、9,10はDC出力端子で、前記第３図と同一部分には同
一符号を付してある。そして、11は遅延回路、12はゲー
ト回路、13はオア回路、14はオペアンプ、Rcは過電流検
出抵抗である。FIG. 1 is a block diagram showing an embodiment of a peak current control system converter according to the present invention, in which 1 is a switching element, 2 is a transformer, 3 is an error amplifier, 4 is a comparator, and 5 is a driving of the switching element 1. A flip-flop which is a signal generating means, 6 is a rectifier circuit, R L is a load, R sense is a peak current detection resistor for converting the peak current of the switching element 1 into a detection voltage V sense , V ref is a reference voltage source, and 7 and 8 are DC input terminals 9 and 10 are DC output terminals, and the same parts as those in FIG. 3 are designated by the same reference numerals. 11 is a delay circuit, 12 is a gate circuit, 13 is an OR circuit, 14 is an operational amplifier, and R c is an overcurrent detection resistor.
この構成の基本的動作は前記第３図の従来例の回路と同
じであるので説明に省略する。The basic operation of this structure is the same as that of the conventional circuit shown in FIG.
同図において、トランス２の二次側には過電流検出用の
抵抗Rcが設けてある（なお、第３図の従来の回路では省
略してある）。この抵抗Rcにより二次側に流れる負荷電
流が検出される。抵抗Rcで検出される電流値は負荷の軽
重に応じて変化する。この電流値をオペアンプ14に供給
し、所定の電流値以下の場合にオペアンプ14に出力が発
生し、この出力でゲート12を開く構成となつている。す
なわち、上記過電流検出用の抵抗Rcとオペアンプ14とに
より軽負荷監視手段を構成する。In the figure, a resistor R c for overcurrent detection is provided on the secondary side of the transformer 2 (note that it is omitted in the conventional circuit of FIG. 3). Load current flowing through the resistor R c to the secondary side is detected. The current value detected by the resistance R c changes depending on the weight of the load. This current value is supplied to the operational amplifier 14, an output is generated in the operational amplifier 14 when the current value is below a predetermined current value, and the gate 12 is opened by this output. That is, the resistance R c for detecting the overcurrent and the operational amplifier 14 constitute a light load monitoring means.
また、フリツプフロツプ５に印加されるクロツクCLokは
遅延回路11に接続され、ここで僅かの時間遅延（コンバ
ータの動作が不安定とならない程度のＱ信号幅を設定す
る時間）を受ける。Further, the clock C Lok applied to the flip-flop 5 is connected to the delay circuit 11 , where it receives a slight time delay (a time for setting the Q signal width that does not make the operation of the converter unstable).
この構成において、定格状態ではゲート回路12は閉じて
おり、前記第３図で説明した通常のピーク電流方式コン
バータとして動作している。In this configuration, the gate circuit 12 is closed in the rated state, and operates as the normal peak current converter described with reference to FIG.
負荷が軽くなると（軽負荷時）オペアンプ14からそれを
示す信号が出力されてゲート12を開く。そのため、遅延
回路11からの遅延クロツク信号がオア回路13に印加さ
れ、抵抗Rsenseで変換されたピーク電流に相当するピー
ク電流検出電圧Vsenseと共に比較器４を通してフリツプ
フロツプ５のリセツト端子に印加される。When the load becomes light (light load), a signal indicating that is output from the operational amplifier 14 to open the gate 12. Therefore, the delayed clock signal from the delay circuit 11 is applied to the OR circuit 13, and is applied to the reset terminal of the flip-flop 5 through the comparator 4 together with the peak current detection voltage V sense corresponding to the peak current converted by the resistor R sense. .
したがつて、フリツプフロツプ５からの駆動信号Ｑはオ
フ状体となり、スイツチング素子１はオフされる。した
がつて、コンバータはその動作が不安定になることはな
い。Therefore, the drive signal Q from the flip-flop 5 becomes an off-state body, and the switching element 1 is turned off. Therefore, the converter does not become unstable in its operation.
第２図は第１図の構成をより具体化した回路例を示す構
成図であつて、遅延回路11はアンプ111とコンデンサ112
で、オア回路12はダイオード131と132で、またゲート回
路12はインバータ121とアンド回路122で構成してある。
しかし、本発明はこれに限らず、他の適宜の構成を採用
してよいことは言うまでもない。FIG. 2 is a block diagram showing a circuit example in which the configuration of FIG. 1 is more concretely shown. The delay circuit 11 includes an amplifier 111 and a capacitor 112.
The OR circuit 12 is composed of diodes 131 and 132, and the gate circuit 12 is composed of an inverter 121 and an AND circuit 122.
However, it goes without saying that the present invention is not limited to this, and other appropriate configurations may be adopted.
また、軽負荷検出手段も上記の手段以外の手段を用いて
もよい。Further, as the light load detecting means, means other than the above means may be used.
以上説明したように、本発明によれば、軽負荷時に問題
となる不安定動作を解消し、常に良好な安定動作を行う
ことのできるピーク電流制御方式コンバータを提供する
ことができる。As described above, according to the present invention, it is possible to provide a peak current control type converter that can eliminate unstable operation which is a problem at light load and can always perform good stable operation.
第１図は本発明によるピーク電流制御方式コンバータの
一実施例を示す構成図、第２図は第１図の構成をより具
体化した回路例を示す構成図、第３図は従来のピーク電
流制御方式コンバータの一例を説明する構成図、第４図
は第３図の動作を説明する波形図である。 １……スイツチング素子、２……トランス、３……誤差
増幅器、４……比較器、５……フリツプフロツプ、６…
…整流回路、7,8……DC入力端子、９、10……DC出力端
子、11……遅延回路、12……ゲート回路、13……オア回
路、14……オペアンプ。FIG. 1 is a block diagram showing an embodiment of a peak current control type converter according to the present invention, FIG. 2 is a block diagram showing a circuit example in which the configuration of FIG. 1 is more concretely realized, and FIG. 3 is a conventional peak current. FIG. 4 is a configuration diagram illustrating an example of the control system converter, and FIG. 4 is a waveform diagram illustrating the operation of FIG. 1 ... Switching element, 2 ... Transformer, 3 ... Error amplifier, 4 ... Comparator, 5 ... Flip-flop, 6 ...
… Rectifier circuit, 7,8 …… DC input terminal, 9,10 …… DC output terminal, 11 …… Delay circuit, 12 …… Gate circuit, 13 …… OR circuit, 14 …… Op Amp.
Claims (1)
流をオン／オフするスイツチング素子と、該トランスの
二次側に誘起される交番電流を整流する整流手段と、ス
イツチング素子をオン／オフ制御する制御手段と、スイ
ツチング素子のピーク電流を検出し、この検出信号をス
イツチング素子のオフ信号として制御手段に帰還する帰
還手段を有するピーク電流制御方式コンバータにおい
て、負荷の大きさを監視する負荷監視手段と、上記制御
手段にスイツチング素子のオン信号を発生させるための
クロツク信号を遅延させるクロツク信号遅延手段と、上
記負荷監視手段が軽負荷状態を検出したときに上記クロ
ツク信号遅延手段で遅延したクロツク信号を上記制御手
段に与えてスイツチング素子をオフさせる回路手段とを
備えたことを特徴とするピーク電流制御方式コンバー
タ。1. A switching element for turning on / off a primary side current of a transformer to which a direct current is applied, a rectifying means for rectifying an alternating current induced on a secondary side of the transformer, and an on / off switch element. In a peak current control type converter having a control means for controlling and a peak current of the switching element, and a feedback means for feeding back the detection signal to the control means as an OFF signal of the switching element, load monitoring for monitoring the magnitude of load Means, a clock signal delay means for delaying the clock signal for causing the control means to generate an ON signal of the switching element, and a clock signal delayed by the clock signal delay means when the load monitoring means detects a light load condition. Circuit means for applying a signal to the control means to turn off the switching element, Peak current control scheme converter that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23572989A JPH06103987B2 (en) | 1989-09-13 | 1989-09-13 | Peak current control converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23572989A JPH06103987B2 (en) | 1989-09-13 | 1989-09-13 | Peak current control converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03103067A JPH03103067A (en) | 1991-04-30 |
| JPH06103987B2 true JPH06103987B2 (en) | 1994-12-14 |
Family
ID=16990367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23572989A Expired - Fee Related JPH06103987B2 (en) | 1989-09-13 | 1989-09-13 | Peak current control converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103987B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5488965A (en) * | 1992-12-17 | 1996-02-06 | Hoshizaki Denki Kabushiki Kaisha | Washing nozzle utilized in dishwashing machine |
| JP2814443B2 (en) * | 1993-04-30 | 1998-10-22 | 新日本製鐵株式会社 | Switching power supply |
| US5502370A (en) * | 1994-09-06 | 1996-03-26 | Motorola, Inc. | Power factor control circuit having a boost current for increasing a speed of a voltage control loop and method therefor |
| JP3465673B2 (en) * | 2000-09-06 | 2003-11-10 | 株式会社村田製作所 | Switching power supply |
| US7035119B2 (en) * | 2002-08-30 | 2006-04-25 | Sanken Electric Co., Ltd. | Switching power source device |
| US7057907B2 (en) * | 2003-11-21 | 2006-06-06 | Fairchild Semiconductor Corporation | Power converter having improved control |
-
1989
- 1989-09-13 JP JP23572989A patent/JPH06103987B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03103067A (en) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11005361B2 (en) | Control circuit and method of a switching power supply | |
| US4727469A (en) | Control for a series resonant power converter | |
| US6101104A (en) | Predictive threshold synchronous rectifier control | |
| CA1278339C (en) | Inductor current control circuit | |
| JP5489502B2 (en) | Power supply | |
| US20030026115A1 (en) | Switching-type DC-DC converter | |
| JP3839737B2 (en) | DC voltage conversion circuit | |
| JPH11289764A (en) | Secondary post regulator for power converter | |
| JP2888729B2 (en) | Output short circuit protection circuit | |
| US6867634B2 (en) | Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit | |
| JP2005522177A (en) | Line frequency switching regulator | |
| US20030156365A1 (en) | Method for recognition and/or limiting the short-circuit state of a switching converter and switching converter | |
| JPH06103987B2 (en) | Peak current control converter | |
| JP3196554B2 (en) | Current mode switching stabilized power supply | |
| JP2504816B2 (en) | Switching power supply | |
| JPS61244271A (en) | Switching regulator | |
| JP2990867B2 (en) | Forward converter | |
| JP3227637B2 (en) | Power supply circuit | |
| JP3134913B2 (en) | Switching device | |
| JPH0715954A (en) | Dc-dc converter | |
| WO1995008863A1 (en) | Flyback-type switched-mode power supply | |
| JPS6426363A (en) | Resonance type converter | |
| JPH04299061A (en) | Power supply | |
| JPH02280668A (en) | Power source | |
| JPH07312861A (en) | Dc-dc converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |