JPH0534728U - Inverter - Google Patents
InverterInfo
- Publication number
- JPH0534728U JPH0534728U JP9154791U JP9154791U JPH0534728U JP H0534728 U JPH0534728 U JP H0534728U JP 9154791 U JP9154791 U JP 9154791U JP 9154791 U JP9154791 U JP 9154791U JP H0534728 U JPH0534728 U JP H0534728U
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- cpu
- generation circuit
- frequency pwm
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 高速演算用ＣＰＵを必要とせず、安価なＣＰ
Ｕを利用して高周波ＰＷＭ波形を生成し得るようにす
る。
【構成】 ＣＰＵ２は、メインサイン波形を連続周期で
生成して、ハードで構成した高周波ＰＷＭ波形生成回路
３に供給する。高周波ＰＷＭ波形生成回路３は、メイン
サイン波形Ａと、キャリア周波数三角波Ｂを合成し、高
周波ＰＷＭ波形Ｄを生成する。
(57) [Abstract] [Purpose] An inexpensive CP that does not require a high-speed CPU
Allow U to generate high frequency PWM waveforms. [Configuration] The CPU 2 generates a main sine waveform in a continuous cycle and supplies it to a high-frequency PWM waveform generation circuit 3 configured by hardware. The high frequency PWM waveform generation circuit 3 synthesizes the main sine waveform A and the carrier frequency triangular wave B to generate a high frequency PWM waveform D.
Description
【０００１】[0001]
本考案はインバータ特にその高周波ＰＷＭ波形生成回路に関する。 The present invention relates to an inverter, and particularly to a high frequency PWM waveform generation circuit for the inverter.
【０００２】[0002]
従来は、高周波ＰＷＭ波形を、図５に示す如く、高速演算及び高速タイマーを 持つＣＰＵ１で演算し、ＲＯＭテーブルをアクセスして、生成していた。 Conventionally, as shown in FIG. 5, a high frequency PWM waveform is calculated by the CPU 1 having a high speed operation and a high speed timer, and the ROM table is accessed to generate it.
【０００３】[0003]
高周波ＰＷＭ生成回路部は、汎用ＣＰＵを用いた場合、演算スピードが遅いた め、リアルタイムで動作ができない。また、波形演算に時間がかかるため、高速 ＣＰＵを利用しても運転パラメータの変更が運転中はできないという問題点が存 した。 そのため、高周波ＰＷＭ生成回路部は汎用ＣＰＵではなく、高速で、なを且つ 、処理能力の大きなＣＰＵが必要となる。 本考案は上記問題点を解決することを目的とするものである。 When a general-purpose CPU is used, the high-frequency PWM generation circuit section cannot operate in real time because the calculation speed is slow. In addition, since it takes time to calculate the waveform, there is a problem that the operating parameters cannot be changed during operation even if a high-speed CPU is used. Therefore, the high-frequency PWM generation circuit unit is not a general-purpose CPU, but a high-speed, high-speed, high-performance CPU is required. The present invention aims to solve the above problems.
【０００４】[0004]
上記目的を達成するため、本考案は、ロジック回路より成る波形生成回路にお いて、ＣＰＵから連続周期で生成される３相サイン波出力と、キャリア周波数三 角波とを合成し、この合成によって高周波３相ＰＷＭ波形を生成するようにした ものである。 In order to achieve the above object, the present invention, in a waveform generation circuit composed of a logic circuit, synthesizes a three-phase sine wave output generated in a continuous cycle from a CPU and a carrier frequency triangle wave, and by this synthesis, A high-frequency three-phase PWM waveform is generated.
【０００５】[0005]
ＣＰＵからメイン３相サイン波形を出力し、高周波ＰＷＭ波形生成回路により 、ＰＷＭ波形に変換し、ドライブする。 The main three-phase sine waveform is output from the CPU, converted into a PWM waveform by the high frequency PWM waveform generation circuit, and driven.
【０００６】[0006]
【実施例】 以下に本考案の構成を添付図面に示す実施例を参照して詳細に説明する。 図２は、本考案の概略ブロック図であり周波数指令がＤ／Ａ変換回路２０に入 力され、アナログデータに変換されて、ＣＰＵ２に供給される。ＣＰＵ２は、図 ３のタイマー回路波形と３相サイン波形Ａを波形生成回路３に出力する。Embodiments of the present invention will be described below in detail with reference to the embodiments shown in the accompanying drawings. FIG. 2 is a schematic block diagram of the present invention. The frequency command is input to the D / A conversion circuit 20, converted into analog data, and supplied to the CPU 2. The CPU 2 outputs the timer circuit waveform and the three-phase sine waveform A shown in FIG. 3 to the waveform generation circuit 3.
【０００７】 波形生成回路３は、図１に示す如く、キャリア周波数三角波発振回路４と、ラ ッチ回路５，６，７、Ｄ／Ａ変換回路８，９，１０、オペアンプ１１，１２，１ ３，１４及びコンパレータ１５，１６，１７とから構成されている。As shown in FIG. 1, the waveform generation circuit 3 includes a carrier frequency triangular wave oscillation circuit 4, latch circuits 5, 6, and 7, D / A conversion circuits 8, 9, and 10, operational amplifiers 11, 12, and 1. 3, 14 and comparators 15, 16 and 17.
【０００８】 ＣＰＵ２から連続周期で出力される３相サイン波形Ａのデータは、波形生成回 路３の入力部に供給される。サイン波形Ａと、三角波Ｂは、合成されて、この合 成波形Ｃから、ＰＷＭ波形Ｄが生成され、図４に示すドライブアイソレーション 回路１８を経てインバータのパワーモジュール１９に供給される。The data of the three-phase sine waveform A output from the CPU 2 in a continuous cycle is supplied to the input unit of the waveform generation circuit 3. The sine waveform A and the triangular wave B are combined, a PWM waveform D is generated from the combined waveform C, and the PWM waveform D is supplied to the power module 19 of the inverter via the drive isolation circuit 18 shown in FIG.
【０００９】[0009]
本考案は上述の如く、インバータの高周波ＰＷＭ波形をソフトとハードで生成 することにより、ＣＰＵにおいて、高周波ＰＷＭ波形生成時の演算要素がなくな り、ＣＰＵは、メイン波形を連続周期で生成するのみで、ＣＰＵの負担がなくな り、汎用性のＣＰＵで十分性能を引き出すことができ、他の運転パラメータを十 分に入力することができる等の効果が存する。 According to the present invention, as described above, by generating the high frequency PWM waveform of the inverter by software and hardware, the CPU eliminates the operation elements when generating the high frequency PWM waveform, and the CPU only generates the main waveform in a continuous cycle. Therefore, there is an effect that the load on the CPU is eliminated, a general-purpose CPU can bring out sufficient performance, and other operating parameters can be sufficiently input.
【図１】ブロック回路図である。FIG. 1 is a block circuit diagram.
【図２】ブロック説明図である。FIG. 2 is a block diagram.
【図３】波形説明図である。FIG. 3 is a waveform explanatory diagram.
【図４】全体ブロック図である。FIG. 4 is an overall block diagram.
【図５】従来技術の説明ブロック図である。FIG. 5 is an explanatory block diagram of a conventional technique.
８ Ｄ／Ａ変換回路 ９ Ｄ／Ａ変換回路 １０ Ｄ／Ａ変換回路 １１ オペアンプ １２ オペアンプ １３ オペアンプ １４ オペアンプ １５ コンパレ−タ １６ コンパレ−タ １７ コンパレ−タ ２０ Ｄ／Ａ変換回路 8 D / A conversion circuit 9 D / A conversion circuit 10 D / A conversion circuit 11 Operational amplifier 12 Operational amplifier 13 Operational amplifier 14 Operational amplifier 15 Comparator 16 Comparator 17 Comparator 20 D / A conversion circuit
Claims (1)
いて、ＣＰＵから連続周期で生成される３相サイン波出
力と、キャリア周波数三角波とを合成し、この合成によ
って高周波３相ＰＷＭ波形を生成するようにしたことを
特徴とするインバータ。1. A waveform generation circuit comprising a logic circuit, wherein a three-phase sine wave output generated in a continuous cycle from a CPU and a carrier frequency triangular wave are combined, and a high frequency three-phase PWM waveform is generated by this combination. The inverter that is characterized.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154791U JPH0534728U (en) | 1991-10-11 | 1991-10-11 | Inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154791U JPH0534728U (en) | 1991-10-11 | 1991-10-11 | Inverter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0534728U true JPH0534728U (en) | 1993-05-07 |
Family
ID=14029517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9154791U Pending JPH0534728U (en) | 1991-10-11 | 1991-10-11 | Inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0534728U (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238630A (en) * | 2005-02-25 | 2006-09-07 | Mitsubishi Electric Corp | Power conversion device |
| JP2007181253A (en) * | 2005-12-27 | 2007-07-12 | Mitsubishi Electric Corp | Power converter |
-
1991
- 1991-10-11 JP JP9154791U patent/JPH0534728U/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238630A (en) * | 2005-02-25 | 2006-09-07 | Mitsubishi Electric Corp | Power conversion device |
| JP2007181253A (en) * | 2005-12-27 | 2007-07-12 | Mitsubishi Electric Corp | Power converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101976999A (en) | Three-leg nine-switch inverter for driving double-alternating current motor | |
| JPH0534728U (en) | Inverter | |
| Singh et al. | Simulation and Comparison of SPWM and SVPWM Control for Two Level Inverter | |
| JP3261010B2 (en) | Power converter | |
| JPS63224698A (en) | Speed controller for motor | |
| JPS63148894A (en) | Controller for pwm inverter | |
| JPH02211092A (en) | Pwm power converter | |
| US5498947A (en) | Frequency and amplitude variable waveform synthesizer | |
| JP2001078466A (en) | Voltage-type pwm inverter and method for converting electric power | |
| Cheng et al. | Research on Servo Control System of Embedded AC Permanent Magnet Synchronous Motor | |
| Palanisamy et al. | Design and analysis of FPGA controller based pulse width modulation boost rectifier in marine applications | |
| Munim et al. | Modeling of Six-Phase Induction Machine with Two Isolated Neutrals under One Open Phase Fault | |
| Bakar et al. | Design of FPGA based SPWM Single phase inverter | |
| Jana et al. | Design of a digital PWM module with independent carrier amplitude modulation control | |
| JP2000228881A (en) | Control of inverter apparatus | |
| CN210405119U (en) | Inverter based on SPWM intelligent regulation | |
| JP2618086B2 (en) | Inverter device | |
| JP2550425B2 (en) | Inverter device | |
| JP2679307B2 (en) | PWM pulse generation method | |
| Bonnet et al. | A high performance space vector motor drive controller | |
| Legowski et al. | Minimum-loss vector PWM strategy for three-phase inverters | |
| Chen et al. | Study on energy-saving AC variable frequency speed-governing experiment system based on DSP control | |
| JPS58100486U (en) | Asynchronous PWM inverter | |
| JP2001119975A (en) | Motor-control device | |
| JPS6323637U (en) |