JPH0523017Y2 - - Google Patents

Info

Publication number
JPH0523017Y2
JPH0523017Y2 JP13207387U JP13207387U JPH0523017Y2 JP H0523017 Y2 JPH0523017 Y2 JP H0523017Y2 JP 13207387 U JP13207387 U JP 13207387U JP 13207387 U JP13207387 U JP 13207387U JP H0523017 Y2 JPH0523017 Y2 JP H0523017Y2
Authority
JP
Japan
Prior art keywords
circuit
horizontal
voltage
anode
anode current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13207387U
Other languages
Japanese (ja)
Other versions
JPS6437176U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP13207387U priority Critical patent/JPH0523017Y2/ja
Publication of JPS6437176U publication Critical patent/JPS6437176U/ja
Application granted granted Critical
Publication of JPH0523017Y2 publication Critical patent/JPH0523017Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案はテレビジヨン受像機の水平回路に関す
るものである。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a horizontal circuit for a television receiver.

〈考案の概要〉 本考案はテレビジヨン受像機、特に大型画面で
左右糸巻きひずみ補正回路を内蔵したテレビジヨ
ン受像機に於いて、陰極線管(以後、CRTと称
する)のアノード電流に応じてフライバツクトラ
ンスの1次巻線側に発生するフライバツクパルス
の波高値を制御することによりフライバツクトラ
ンスの高圧巻線に発生するアノード電圧を補正す
るものである。これによりアノード電流が変化し
てもアノード電圧は一定に抑えられ、その結果ア
ノード電流の変化による画像の水平・垂直振幅の
変化を抑制するものである。また同時にCRTの
アノード電流に応じて左右糸巻きひずみ補正の補
正率を変化させ、アノード電圧のリツプル含有量
に応じた適正な左右糸巻きひずみ補正を行なうこ
とにより、アノード電流が変化しても常に適正な
左右糸巻きひずみ補正がなされるようにしたもの
である。
<Summary of the invention> The present invention is a television receiver, in particular, a television receiver with a large screen and a built-in left/right pincushion distortion correction circuit. The anode voltage generated in the high voltage winding of the flyback transformer is corrected by controlling the peak value of the flyback pulse generated in the primary winding of the transformer. As a result, even if the anode current changes, the anode voltage is held constant, and as a result, changes in the horizontal and vertical amplitudes of the image due to changes in the anode current are suppressed. At the same time, by changing the correction rate of left and right pincushion distortion correction according to the anode current of the CRT and performing appropriate left and right pincushion distortion correction according to the ripple content of the anode voltage, even if the anode current changes, it is always correct. The left and right pincushion distortion is corrected.

〈従来技術〉 第11図は左右糸巻きひずみ補正回路と、アノ
ード電流の変化に応じてアノード電圧を補正する
回路を有する従来の水平回路の一例を示したもの
であり、1は水平出力トランジスタであつて、こ
の水平出力トランジスタ1には図示されていない
前段から励振パルスPが供給され、それにより水
平出力トランジスタ1はダンパダイオード2と共
にスイツチング動作を行なう。4は共振コンデン
サ、6は水平偏向コイル、7はS字補正コンデン
サ、8は左右糸巻きひずみ補正回路であり、この
補正回路8はインダクタ9、コンデンサ10、及
び左右糸巻きひずみ補正信号発生回路11で構成
されている。
<Prior art> Fig. 11 shows an example of a conventional horizontal circuit having left and right pincushion distortion correction circuits and a circuit for correcting an anode voltage according to changes in anode current, and 1 is a horizontal output transistor. An excitation pulse P is supplied to the horizontal output transistor 1 from a previous stage (not shown), whereby the horizontal output transistor 1 performs a switching operation together with the damper diode 2. 4 is a resonance capacitor, 6 is a horizontal deflection coil, 7 is an S-shaped correction capacitor, and 8 is a left and right pincushion distortion correction circuit, and this correction circuit 8 is composed of an inductor 9, a capacitor 10, and a left and right pincushion distortion correction signal generation circuit 11. has been done.

前記した左右糸巻きひずみ補正信号発生回路1
1より第13図に示す如き垂直走査周期のパラボ
ラ状の左右糸巻きひずみ補正信号電圧vaを、左右
糸巻きひずみ補正回路8を構成するインダクタ9
とコンデンサ10の接続点Aに印加することによ
り、水平偏向コイル6に流れる水平偏向電流iy
第14図に示す如く左右糸巻きひずみ補正信号電
圧vaによつて振幅変調され、これにより左右糸巻
きひずみ補正を行なうことができる。
Left and right pincushion distortion correction signal generation circuit 1 described above
1 to the inductor 9 constituting the left and right pincushion distortion correction circuit 8 .
is applied to the connection point A of the capacitor 10, the horizontal deflection current i y flowing through the horizontal deflection coil 6 is amplitude-modulated by the left and right pincushion distortion correction signal voltage v a as shown in FIG. Distortion correction can be performed.

12はフライバツクトランスであり、12aは
フライバツクトランス12の1次巻線、12bは
フライバツクトランス12の高圧巻線である。前
記したフライバツクトランス12の1次巻線12
aには水平偏向回路の動作用直流電源+Bが接続
されており、また、フライバツクトランス12の
高圧巻線12bでは1次巻線12a側のC〜E間
で発生するフライバツクパルスvceを昇圧して高
圧整流回路13に供給しアノード電圧VHVを発生
せしめ、これをCRT16のアノード16aに印
加する。
12 is a flyback transformer, 12a is a primary winding of the flyback transformer 12, and 12b is a high voltage winding of the flyback transformer 12. The primary winding 12 of the flyback transformer 12 described above
DC power supply +B for operating the horizontal deflection circuit is connected to a, and the high voltage winding 12b of the flyback transformer 12 receives the flyback pulse vce generated between C and E on the primary winding 12a side. The voltage is boosted and supplied to the high voltage rectifier circuit 13 to generate an anode voltage VHV , which is applied to the anode 16a of the CRT 16.

33はアノード電流検出回路であり、出力端子
Bの電圧Vbはアノード電流IHVの増加に従つて第
15図に示す如く直線的に減少する。前記したア
ノード電流検出回路33の出力端子Bはアノード
電流IHVの限界値以上の上昇を制限するために、
図示されていない映像増幅回路の映像信号の振
幅、または黒レベルを制限するいわゆるビームリ
ミツタ回路へ接続されており、また、前記出力端
子Bは前記電圧Vbを可変容量回路37を駆動す
るために必要な電流を増幅する電流増幅回路26
に接続されている。
33 is an anode current detection circuit, and the voltage Vb at the output terminal B decreases linearly as the anode current IHV increases, as shown in FIG. The output terminal B of the anode current detection circuit 33 described above has the following functions:
It is connected to a so-called beam limiter circuit that limits the amplitude or black level of the video signal of a video amplification circuit (not shown), and the output terminal B is connected to the voltage Vb necessary for driving the variable capacitance circuit 37. Current amplification circuit 26 that amplifies current
It is connected to the.

前記した可変容量回路37は共振コンデンサ4
に並列接続されており、アノード電流IHVの増減
により容量分が変化する。なお第12図に可変容
量回路37の実際の一回路例を示す。ここで3
8,41はコンデンサ、39はトランジスタ、4
0はダンパダイオード、42は抵抗であり、トラ
ンジスタ39のベース37bに印加される直流電
圧の変化によりトランジスタ39のコレクタ〜エ
ミツタ間の抵抗分が変化し、可変容量回路37内
の容量分・抵抗分の合成成分を変化させることに
より容量を変化させるものである。
The variable capacitance circuit 37 described above is the resonant capacitor 4
are connected in parallel to each other, and the capacitance changes as the anode current IHV increases or decreases. Note that FIG. 12 shows an actual circuit example of the variable capacitance circuit 37. here 3
8, 41 are capacitors, 39 is a transistor, 4
0 is a damper diode, 42 is a resistor, and as the DC voltage applied to the base 37b of the transistor 39 changes, the resistance between the collector and emitter of the transistor 39 changes, and the capacitance/resistance in the variable capacitance circuit 37 changes. The capacitance is changed by changing the synthetic components of the .

そこで、前記した可変容量回路37を含むアノ
ード電圧VHVを安定させるための動作としては、
例えばアノード電流IHVが増加するとアノード電
圧VHVは回路の抵抗分により低下しようとする
が、一方アノード電流検出回路33の出力端子B
の電圧Vbは低下し、そして電流増幅回路26を
介して可変容量回路37の制御端子、すなわちト
ランジスタ39のベース37bの電圧も低下す
る。すると、トランジスタ39のコレクタ〜エミ
ツタ間の抵抗値は大きくなり、それにより可変容
量回路37内の容量分は低下し、そして共振コン
デンサ4との合成容量も低下する。なおフライバ
ツクパルスvceの波高値と共振コンデンサの容量
との関係は、共振コンデンサの容量をCr、その
他の関連する比例定数をKとすると、略々次式で
表される。
Therefore, the operation for stabilizing the anode voltage V HV including the variable capacitance circuit 37 described above is as follows.
For example, when the anode current IHV increases, the anode voltage VHV tends to decrease due to the resistance of the circuit, but on the other hand, the output terminal B of the anode current detection circuit 33
The voltage Vb decreases, and the voltage at the control terminal of the variable capacitance circuit 37, that is, the base 37b of the transistor 39, also decreases via the current amplification circuit 26. Then, the resistance value between the collector and the emitter of the transistor 39 increases, thereby the capacitance within the variable capacitance circuit 37 decreases, and the combined capacitance with the resonant capacitor 4 also decreases. The relationship between the peak value of the flyback pulse v ce and the capacitance of the resonant capacitor is approximately expressed by the following equation, where Cr is the capacitance of the resonant capacitor, and K is the other related proportionality constant.

vce=K1/√Cr …(1) それで、前記のように共振コンデンサの容量
Crが小さくなるとフライバツクパルスvceの波高
値は大きくなり、それによりフライバツクトラン
ス12の高圧巻線12bに誘起するパルスも大き
くなり、そして、低下しようとしていたアノード
電圧VHVは適正な値に補正されることになる。
v ce = K1/√Cr …(1) Therefore, as mentioned above, the capacitance of the resonant capacitor
When Cr becomes smaller, the peak value of the flyback pulse v ce increases, and the pulse induced in the high voltage winding 12b of the flyback transformer 12 also increases, and the anode voltage V HV , which was about to decrease, returns to an appropriate value. It will be corrected.

また逆に、アノード電流IHVの減少によるアノ
ード電圧VHVの補正は、前述の逆の補正動作がな
されることになる。
Conversely, when the anode voltage V HV is corrected by decreasing the anode current I HV , the above-described correction operation is performed in reverse.

〈考案が解決しようとする問題点〉 前記した第11図の従来の左右糸巻きひずみ補
正回路8を有し、さらにアノード電流IHVの変化
に応じてアノード電圧VHVを補正する回路を有す
る水平回路では、アノード電圧VHV補正の為の可
変容量回路37は直流電圧で制御され、さらに、
電圧の非常に高いフライバツクパルスvceが掛か
つている(通常その波高値で1000Vp-p前後)水
平出力回路へ接続されているため、前記可変容量
回路37を構成するトランジスタ39は非常に高
い耐圧、かつ大きい損失のものが必要であり、こ
のため放熱板をも必要となり、この方式でのアノ
ード電圧VHV安定回路は非常に高価なものとな
る。
<Problems to be solved by the invention> A horizontal circuit having the conventional left and right pincushion distortion correction circuit 8 shown in FIG. In this case, the variable capacitance circuit 37 for anode voltage V HV correction is controlled by DC voltage, and further,
Since it is connected to the horizontal output circuit to which a very high voltage flyback pulse vce is applied (usually around 1000Vpp at its peak value), the transistor 39 constituting the variable capacitance circuit 37 has a very high breakdown voltage. In addition, a device with a large loss is required, and therefore a heat sink is also required, making the anode voltage V HV stabilizing circuit using this method extremely expensive.

また、アノード電流IHVが増加すると負荷率の
変動から第17図実線に示す如くアノード電圧
VHVには垂直走査周期のリツプルが発生し(な
お、アノード電流IHV最小時のアノード電圧VHV
破線に示す)、これによりCRT16内のアノード
電流IHVは速度変調され、その結果、例えば第1
6図a破線に示す如くアノード電流IHVが最小の
ときに左右糸巻きひずみ補正が最良となるように
左右糸巻きひずみ補正回路8の補正量を調整した
場合には、アノード電流IHVが増加すると第16
図a実線に示す如く画像は左右糸巻きひずみが発
生することになる。逆に、第16図a実線に示す
如くアノード電流IHVが最大のときに左右糸巻き
ひずみ補正を最良に調整した場合、アノード電流
IHVが減少すると第16図b破線に示す如く画像
は台形状のひずみを発生させる。
In addition, as the anode current I HV increases, the anode voltage increases as shown by the solid line in Figure 17 due to the fluctuation of the load factor.
A ripple in the vertical scanning period occurs in V HV (the anode voltage V HV when the anode current I HV is minimum is shown by the broken line), and as a result, the anode current I HV in the CRT 16 is speed-modulated, and as a result, for example, 1st
If the correction amount of the left and right pincushion distortion correction circuit 8 is adjusted so that the left and right pincushion distortion correction is best when the anode current IHV is at its minimum, as shown by the broken line in Figure 6a, then as the anode current IHV increases, the 16
As shown by the solid line in Figure A, left and right pincushion distortion occurs in the image. Conversely, if the left and right pincushion distortion correction is optimally adjusted when the anode current IHV is maximum, as shown by the solid line in Figure 16a, the anode current
When I HV decreases, the image produces trapezoidal distortion as shown by the broken line in FIG. 16b.

〈問題点を解決するための手段〉 本考案では、水平周期にてオンオフ制御される
水平出力トランジスタ1の両端に、フライバツク
トランス12の1次巻線12aを介して直流電源
が接続され、前記水平出力トランジスタ1の両端
に、一対の共振コンデンサ4,5の直列回路と、
一対のダンパダイオード2,3の直列回路、及び
水平偏向コイル6と垂直周期のパラボラ状の左右
糸巻きひずみ補正信号vaが印加されるインダクタ
ー9との直列回路が互いに並列接続され、前記一
対の共振コンデンサ4,5の接続中点と、前記一
対のダンパダイオード2,3の接続中点、及び前
記水平偏向コイル6と前記インダクター9の接続
中点とが互いに接続され、前記接続中点が、
CRT16のアノード電流IHVに応じて容量が変化
し、しかも、前期フライバツクトランス12から
のフライバツクパルスvceにてスイツチング動作
する可変容量回路17に接続されてなる水平回路
を提供するものである。
<Means for Solving the Problems> In the present invention, a DC power supply is connected to both ends of the horizontal output transistor 1, which is controlled to be turned on and off in a horizontal period, via the primary winding 12a of the flyback transformer 12. A series circuit of a pair of resonant capacitors 4 and 5 is connected to both ends of the horizontal output transistor 1,
A series circuit of a pair of damper diodes 2 and 3, and a series circuit of a horizontal deflection coil 6 and an inductor 9 to which a vertically periodic parabolic left-right pincushion distortion correction signal v a is applied are connected in parallel to each other, and the pair of resonance A connection midpoint between the capacitors 4 and 5, a connection midpoint between the pair of damper diodes 2 and 3, and a connection midpoint between the horizontal deflection coil 6 and the inductor 9 are connected to each other, and the connection midpoint is
This provides a horizontal circuit whose capacitance changes according to the anode current IHV of the CRT 16 and which is connected to a variable capacitance circuit 17 which performs switching operation in response to the flyback pulse vce from the flyback transformer 12. .

〈作用〉 これにより、CRT16のアノード電流IHVが変
化しても、それに応じて可変容量回路17の容量
が変化することによりフライバツクパルスvce
波高値、及び左右糸巻きひずみ補正信号vaは適正
な値に補正される。
<Function> As a result, even if the anode current I HV of the CRT 16 changes, the capacitance of the variable capacitance circuit 17 changes accordingly, so that the peak value of the flyback pulse v ce and the left and right pincushion distortion correction signal v a are Corrected to an appropriate value.

〈実施例〉 以下、図面に基いて本考案の水平回路の実施例
を詳細に説明する。第1図は本考案の水平回路の
一実施例のブロツク図であり、また第2図は第1
図の実施例の具体的な回路構成を示す回路図であ
つて、これらの各図において既述した第11図に
ついて説明した水平回路における各構成部分と対
応する構成部分には、第11図中で使用している
符号と同一の符号が使用されている。
<Embodiments> Hereinafter, embodiments of the horizontal circuit of the present invention will be described in detail based on the drawings. FIG. 1 is a block diagram of one embodiment of the horizontal circuit of the present invention, and FIG.
This is a circuit diagram showing a specific circuit configuration of the embodiment shown in the figure, and in each of these figures, the constituent parts corresponding to the constituent parts in the horizontal circuit explained with respect to Fig. 11 are as shown in Fig. 11. The same codes are used as those used in .

第1図、及び第2図において、1は水平出力ト
ランジスタであつて、この水平出力トランジスタ
1には図示されていない前段から励振パルスPが
供給され、それにより水平出力トランジスタ1は
直列に接続された一対のダンパダイオード2,3
と共にスイツチング動作を行なう。4,5は直列
に接続された一対の共振コンデンサ、6は水平偏
向コイル、7はS字補正コンデンサ、8は左右糸
巻きひずみ補正回路であり、インダクタ9、コン
デンサ10、左右糸巻きひずみ補正信号発生回路
11で構成されている。
In FIGS. 1 and 2, 1 is a horizontal output transistor, and an excitation pulse P is supplied to this horizontal output transistor 1 from a previous stage (not shown), so that the horizontal output transistor 1 is connected in series. A pair of damper diodes 2 and 3
At the same time, a switching operation is performed. 4 and 5 are a pair of resonant capacitors connected in series, 6 is a horizontal deflection coil, 7 is an S-shaped correction capacitor, 8 is a left and right pincushion distortion correction circuit, an inductor 9, a capacitor 10, and a left and right pincushion distortion correction signal generation circuit. It consists of 11.

そして、前記一対のダンパダイオード2,3の
接続中点と、前記一対の共振コンデンサ4,5の
接続中点、及びS字補正コンデンサ7と左右糸巻
きひずみ補正回路8の接続点とが互いに接続さ
れ、前記接続点は後述する可変容量回路17に接
続されている。
Then, the connection midpoint between the pair of damper diodes 2 and 3, the connection midpoint between the pair of resonance capacitors 4 and 5, and the connection point between the S-shaped correction capacitor 7 and the left and right pincushion distortion correction circuit 8 are connected to each other. , the connection point is connected to a variable capacitance circuit 17, which will be described later.

フライバツクトランス12、高圧整流回路1
3、アノード電流検出回路33、及び電流増幅回
路26の構成、及び動作は従来例と同様であるの
で、それらの説明は省略する。なお、第2図には
それらの高圧整流回路13、アノード電流検出回
路33、及び電流増幅回路26の具体的な一回路
励を示す。
Flyback transformer 12, high voltage rectifier circuit 1
3. The configurations and operations of the anode current detection circuit 33 and current amplification circuit 26 are the same as those of the conventional example, so their explanations will be omitted. Note that FIG. 2 shows a specific circuit excitation of the high voltage rectifier circuit 13, anode current detection circuit 33, and current amplification circuit 26.

同図において、14は整流ダイオードであり、
15はCRT16自身が有している浮遊容量であ
る。又、34はバイパスコンデンサであり、3
5,36はアノード電流検出用抵抗である。さら
に、27,30はダーリントン接続による電流増
幅用トランジスタ、28はバイアス抵抗、29は
トランジスタ30のベース〜エミツタ間の逆耐圧
による破壊防止保護ダイオードであり、31,3
2は電圧分割用抵抗である。
In the figure, 14 is a rectifier diode,
15 is a stray capacitance that the CRT 16 itself has. Also, 34 is a bypass capacitor;
5 and 36 are anode current detection resistors. Furthermore, 27 and 30 are transistors for current amplification by Darlington connection, 28 is a bias resistor, 29 is a protection diode for preventing destruction due to the reverse breakdown voltage between the base and emitter of the transistor 30, and 31, 3
2 is a voltage dividing resistor.

23は後述する可変容量回路17をスイツチン
グドライブするために、フライバツクパルスvce
を第3図の如く波形整形してドライブパルスvdp
を作成するスイツチングドライブパルス整形回路
であり、24は前記回路23を構成する抵抗、2
5は前記回路23を構成するコンデンサである。
23 is a flyback pulse vce for switching drive of the variable capacitance circuit 17 described later.
The drive pulse v dp is generated by shaping the waveform as shown in Fig. 3.
A switching drive pulse shaping circuit for generating a driving current is provided. 24 is a resistor constituting the circuit 23.
A capacitor 5 constitutes the circuit 23 .

17は可変容量回路であり、以下、前記回路1
7を構成する素子として、18はコンデンサ、1
9はトランジスタ、20はダンパダイオード、2
1はトランジスタ19のベース〜エミツタ間の逆
耐圧による破壊防止保護ダイオードであり、22
は抵抗である。
17 is a variable capacitance circuit, hereinafter referred to as the circuit 1
As elements constituting 7, 18 is a capacitor, 1
9 is a transistor, 20 is a damper diode, 2
1 is a protection diode for preventing destruction due to reverse breakdown voltage between the base and emitter of the transistor 19, and 22
is resistance.

ここで、以上の構成からなる本考案の水平回路
の実際の動作を、図面を参照しながら説明する。
Here, the actual operation of the horizontal circuit of the present invention having the above configuration will be explained with reference to the drawings.

第1図、及び第2図において、ダンパダイオー
ド2のカソード側Cと前記ダンパダイオード2の
アノード側Dとの間には第5図aに示すフライバ
ツクパルスvcdが発生しており、またダンパダイ
オード3のカソード側(前記ダンパダイオード2
のアノード側)Dと前記ダンパダイオード3のア
ノード側(アース)Eとの間には第5図bに示す
フライバツクパルスvdeが発生しており、それで
C〜E間に発生するフライバツクパルスvceの波
高値は第5図cに示す如く、ほぼ、フライバツク
パルスvcdとvdeの波高値の和となる。そして、フ
ライバツクトランス12の1次巻線12aに前記フ
ライバツクパルスvceが印加されることにより、
高圧巻線12bには昇圧されたフライバツクパル
ス(図示せず)が発生し、高圧整流回路13にて
整流され(アノード電圧VHV)、CRT16のアノ
ード16aに加えられる。なお、もしここでアノ
ード電流IHVが最小の状態であるならば、第15
図に示す如くアノード電流検出回路33の出力端
子Bの電圧Vbは最大となつており、そこで電流
増幅回路26の出力端子のF点の直流分の電圧
Vfも電圧Vbに比例して最大となるわけである
が、F点にはスイツチングドライブパルス整形回
路23のドライブパルスvdpが重畳されており、
実際には第3図に示す如く前記ドライブパルス
vdpの波高値が電圧Vfとなり、このとき電圧Vfは
最大となつている。そこで、トランジスタ19の
コレクタ〜エミツタ間の抵抗値はフライバツクパ
ルス期間中に小さくなつており、これにより可変
容量回路17の容量値は大きくなつている。前記
条件におけるフライバツクパルスvcd,vde,及び
vceの状態を第5図a,b,及びcの実線で示す。
なお、D〜E点間に発生している前記フライバツ
クパルスvdeを垂直走査周期で見るならば、第7
図に示す如く先に第13図に示した左右糸巻きひ
ずみ補正信号発生回路11からの垂直走査周期の
パラボラ状の左右糸巻きひずみ補正信号電圧va
がインダクタ9を介して重畳されており、それが
水平偏向コイル6に流れる水平偏向電流iyを第8
図に示すように振幅変調することにより、画像の
左右糸巻きひずみ補正を行なつている。
1 and 2, a flyback pulse v cd shown in FIG. 5a is generated between the cathode side C of the damper diode 2 and the anode side D of the damper diode 2, and the flyback pulse v cd shown in FIG. The cathode side of the diode 3 (the damper diode 2
A flyback pulse v de shown in FIG. The peak value of v ce is approximately the sum of the peak values of flyback pulses v cd and v de , as shown in FIG. 5c. Then, by applying the flyback pulse v ce to the primary winding 12a of the flyback transformer 12,
A boosted flyback pulse (not shown) is generated in the high voltage winding 12b, rectified by the high voltage rectifier circuit 13 (anode voltage V HV ), and applied to the anode 16a of the CRT 16. Note that if the anode current I HV is at its minimum here, the 15th
As shown in the figure, the voltage Vb at the output terminal B of the anode current detection circuit 33 is at its maximum, and at this point the DC voltage at the output terminal F of the current amplification circuit 26 increases.
Vf also reaches its maximum in proportion to voltage Vb, but the drive pulse v dp of the switching drive pulse shaping circuit 23 is superimposed at point F,
Actually, as shown in FIG. 3, the drive pulse
The peak value of v dp becomes voltage Vf, and at this time voltage Vf is at its maximum. Therefore, the resistance value between the collector and emitter of the transistor 19 decreases during the flyback pulse period, and as a result, the capacitance value of the variable capacitance circuit 17 increases. Flyback pulses v cd , v de , and
The state of v ce is shown by the solid lines in Figure 5 a, b, and c.
Furthermore, if we look at the flyback pulse v de occurring between points D and E in terms of the vertical scanning period, the seventh
As shown in the figure, the parabolic left and right pincushion distortion correction signal voltage va of the vertical scanning period from the left and right pincushion distortion correction signal generation circuit 11 shown in FIG.
is superimposed via the inductor 9, which converts the horizontal deflection current iy flowing through the horizontal deflection coil 6 into the eighth
As shown in the figure, the left and right pincushion distortion of the image is corrected by amplitude modulation.

次に、もしアノード電流IHVが増加し最大とな
つた場合、アノード電圧VHVは回路の抵抗分によ
り低下し、それに伴いフライバツクトランス12
の1次巻線12b側の負荷率も上昇することから
第5図a,b,及びcの破線に示す様にフライバ
ツクパルスvvd,vde,及びvceの波高値はそれぞれ
小さくなろうとする。しかし、第15図に示す如
くアノード電流検出回路33の出力端子Bの電圧
Vbは最小となり、したがつて、可変容量回路1
7の入力端子のF点のドライブパルスvdpの波高
値Vfは第4図に示す如く小さくなる。そこで、
トランジスタ19のコレクタ〜エミツタ間の抵抗
値はフライバツクパルス期間中に大きくなり、こ
れにより、可変容量回路17の容量値は小さくな
り、そして、共振コンデンサ5との合成容量値も
小さくなる。その結果、前述した(1)式の関係から
も分かるように、D〜E間に発生しているフライ
バツクパルスvdeの波高値は第6図bの実線に示
す様に、フライバツクパルスvcdの波高値が小さ
くなつた分、及びフライバツクパルスvdeの波高
値が小さくなろうとしていた分だけ大きくなり、
それで、第6図cの実線に示す如くフライバツク
パルスvceの波高値はアノード電流IHVが最小時と
同じ状態にまで補正され、それにより、フライバ
ツクトランス12の高圧巻線12bに誘起される
パルスの波高値、そしてCRT16のアノード端
子16aに印加されるアノード電圧VHVもアノー
ド電流IHVの最小時の状態に補正されることにな
る。
Next, if the anode current I HV increases and reaches its maximum, the anode voltage V HV will decrease due to the resistance of the circuit, and the flyback transformer 12 will decrease accordingly.
Since the load factor on the primary winding 12b side of the main winding 12b of do. However, as shown in FIG. 15, the voltage at the output terminal B of the anode current detection circuit 33
Vb becomes minimum, therefore, variable capacitance circuit 1
The peak value Vf of the drive pulse v dp at point F of the input terminal No. 7 becomes small as shown in FIG. Therefore,
The resistance value between the collector and the emitter of the transistor 19 increases during the flyback pulse period, so that the capacitance value of the variable capacitance circuit 17 decreases, and the combined capacitance value with the resonant capacitor 5 also decreases. As a result, as can be seen from the relationship in equation (1) above, the peak value of the flyback pulse v de occurring between D and E is as shown by the solid line in Figure 6b. The wave height value of the flyback pulse v de increases by the amount that the wave height value of the flyback pulse v de was about to become smaller.
Therefore, as shown by the solid line in FIG. 6c, the peak value of the flyback pulse v ce is corrected to the same state as when the anode current I HV is at its minimum. The peak value of the pulse and the anode voltage VHV applied to the anode terminal 16a of the CRT 16 are also corrected to the state when the anode current IHV is at its minimum.

一方、前記状態においてD〜E間に発生してい
るフライバツクパルスvdeに重畳している垂直走
査周期でのパラボラ状の左右糸巻きひずみ補正信
号のレベルは、共振コンデンサ5と可変容量回路
17の合成容量が小さくなりインダクタ9との積
分時定数が小さくなるために、第9図に示す如く
大きくなり、その結果、第10図に示す如く水平
偏向コイル6に流れる水平偏向電流iyの左右糸巻
きひずみ補正の振幅変調レベルは大きくなる。
On the other hand, in the above state, the level of the parabolic left and right pincushion distortion correction signal in the vertical scanning period superimposed on the flyback pulse v de occurring between D and E is determined by the resonance capacitor 5 and the variable capacitance circuit 17. As the combined capacitance becomes smaller and the integral time constant with the inductor 9 becomes smaller, it becomes larger as shown in FIG. The amplitude modulation level of the correction becomes larger.

〈考案の効果〉 以上、詳細に説明したところから明らかなよう
に、本考案の水平回路ではアノード電流の変化に
よるアノード電圧の変動を抑え、且つ、アノード
電流の変化によるアノード電圧の垂直走査周期の
リツプル含有量に比例したレベルの左右糸巻きひ
ずみ補正が同時になされるために機器のコントラ
ストあるいはブライトコントロール等を調整する
ことによつてアノード電流が変化しても、または
CRTに映出される画像情報によりアノード電流
が大きく変動しても、常に水平、垂直方向の振幅
は安定し、且つ、左右糸巻きひずみや台形状ひず
みがほとんど発生することはない安定した画像が
再現されることになる。
<Effects of the invention> As is clear from the above detailed explanation, the horizontal circuit of the invention suppresses fluctuations in the anode voltage due to changes in the anode current, and reduces the vertical scanning period of the anode voltage due to changes in the anode current. Since left and right pincushion distortion correction is performed at the same time at a level proportional to the ripple content, even if the anode current is changed by adjusting the contrast or brightness control of the equipment, or
Even if the anode current fluctuates greatly due to the image information displayed on the CRT, the amplitude in the horizontal and vertical directions is always stable, and a stable image is reproduced with almost no left-right pincushion distortion or trapezoidal distortion. That will happen.

また、本考案では、水平出力回路の共振回路を
2分割して、その中間点において可変容量回路で
制御することから、前記可変容量回路のトランジ
スタの耐圧は小さいもので良く、さらに前記可変
容量回路のトランジスタはスイツチングで動作さ
せることにより損失は非常に小さくなり、ゆえに
前記トランジスタの消費電力は小さいもので良
く、また、放熱板も不要となり、安価な回路が提
供できる。
Further, in the present invention, since the resonant circuit of the horizontal output circuit is divided into two and the variable capacitance circuit is controlled at the midpoint thereof, the withstand voltage of the transistor of the variable capacitance circuit may be small; By operating the transistor by switching, the loss becomes very small, so the power consumption of the transistor can be small, and a heat sink is not required, so that an inexpensive circuit can be provided.

なお、本考案の実施例においては、左右糸巻き
ひずみ補正のための左右糸巻きひずみ補正信号を
インダクタを介して直接水平偏向回路へ直接印加
しているが、可飽和リアクタによつて左右糸巻き
ひずみ補正信号を印加する水平回路でも、本考案
の回路が適用できるのは勿論のことである。
In the embodiment of the present invention, the left and right pincushion distortion correction signals for correcting the left and right pincushion distortion are applied directly to the horizontal deflection circuit via the inductor, but the left and right pincushion distortion correction signals are applied directly to the horizontal deflection circuit through the inductor. Of course, the circuit of the present invention can also be applied to horizontal circuits that apply .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の水平回路の一実施例のブロツ
ク図、第2図は第1図の水平回路の具体的回路
図、第3図から第10図は本考案を説明するため
の波形図、第11図、及び第12図は従来の水平
回路、第13図から第17図は従来例、ならびに
本考案の水平回路を説明するための波形図、特性
図である。 1……水平出力トランジスタ、2……ダンパダ
イオード、3……ダンパダイオード、4……共振
コンデンサ、5……共振コンデンサ、6……水平
偏向コイル、7……S字補正コンデンサ、8……
左右糸巻きひずみ補正回路、9……インダクタ、
10……コンデンサ、11……左右糸巻きひずみ
補正信号発生回路、12……フライバツクトラン
ス、12a……1次巻線、12b……高圧巻線、
13……高圧整流回路、14……整流ダイオー
ド、15……CRT浮遊容量、16……CRT、1
6a……アノード、17……可変容量回路、18
……コンデンサ、19……トランジスタ、20…
…ダンパダイオード、21……保護ダイオード、
22……抵抗、23……スイツチングドライブパ
ルス整形回路、24……抵抗、25……コンデン
サ、26……電流増幅回路、27……トランジス
タ、28……バイアス抵抗、29……保護ダイオ
ード、30……トランジスタ、31,32……電
圧分割用抵抗、33……アノード電流検出回路、
34……バイパスコンデンサ、35,36……ア
ノード電流検出用抵抗、37……可変容量回路、
38……コンデンサ、39……トランジスタ、4
0……ダンパダイオード、41……コンデンサ、
42……抵抗。
Fig. 1 is a block diagram of one embodiment of the horizontal circuit of the present invention, Fig. 2 is a specific circuit diagram of the horizontal circuit of Fig. 1, and Figs. 3 to 10 are waveform diagrams for explaining the present invention. , FIG. 11, and FIG. 12 are conventional horizontal circuits, and FIGS. 13 to 17 are waveform diagrams and characteristic diagrams for explaining the conventional example and the horizontal circuit of the present invention. DESCRIPTION OF SYMBOLS 1... Horizontal output transistor, 2... Damper diode, 3... Damper diode, 4... Resonance capacitor, 5... Resonance capacitor, 6... Horizontal deflection coil, 7... S-shaped correction capacitor, 8...
Left and right pincushion distortion correction circuit, 9...Inductor,
10... Capacitor, 11... Left and right pincushion distortion correction signal generation circuit, 12... Flyback transformer, 12a... Primary winding, 12b... High voltage winding,
13... High voltage rectifier circuit, 14... Rectifier diode, 15... CRT stray capacitance, 16... CRT, 1
6a... Anode, 17... Variable capacitance circuit, 18
...Capacitor, 19...Transistor, 20...
...damper diode, 21...protection diode,
22... Resistor, 23... Switching drive pulse shaping circuit, 24... Resistor, 25... Capacitor, 26... Current amplification circuit, 27... Transistor, 28... Bias resistor, 29... Protection diode, 30 ...transistor, 31, 32...voltage division resistor, 33...anode current detection circuit,
34... Bypass capacitor, 35, 36... Resistor for anode current detection, 37... Variable capacitance circuit,
38...Capacitor, 39...Transistor, 4
0... Damper diode, 41... Capacitor,
42...Resistance.

Claims (1)

【実用新案登録請求の範囲】 1 水平周期にてオンオフ制御される水平出力ト
ランジスタ1の両端に、フライバツクトランス
12の1次巻線12aを介して直流電源が接続
され、前記水平出力トランジスタ1の両端に、
一対の共振コンデンサ4,5の直列回路と、一
対のダンパダイオード2,3の直列回路、及び
水平偏向コイル6と垂直周期のパラボラ状の左
右糸巻きひずみ補正信号vaが印加されるインダ
クタ9との直列回路が互いに並列接続され、前
記一対の共振コンデンサ4,5の接続中点と、
前記一対のダンパダイオード2,3の接続中
点、及び前記水平偏向コイル6と前記インダク
タ9の接続中点とが互いに接続され、前記接続
中点が、陰極線管16のアノード電流IHVに応
じて容量が変化する可変容量回路17に接続さ
れたことを特徴とするテレビジヨン受像機にお
ける水平回路。 2 前記可変容量回路17は、前記フライバツク
パルストランス12からのフライバツクパルス
vceにてスイツチング動作することを特徴とす
る実用新案登録請求の範囲第1項に記載のテレ
ビジヨン受像機における水平回路。
[Claims for Utility Model Registration] 1. A DC power supply is connected to both ends of a horizontal output transistor 1 which is controlled to be turned on and off in a horizontal period via a primary winding 12a of a flyback transformer 12. At both ends,
A series circuit of a pair of resonant capacitors 4 and 5, a series circuit of a pair of damper diodes 2 and 3, a horizontal deflection coil 6, and an inductor 9 to which a vertically periodic parabolic left-right pincushion distortion correction signal v a is applied. The series circuits are connected in parallel to each other, and a connection midpoint between the pair of resonant capacitors 4 and 5;
A midpoint of the connection between the pair of damper diodes 2 and 3 and a midpoint of the connection between the horizontal deflection coil 6 and the inductor 9 are connected to each other, and the midpoint of the connection is set in accordance with the anode current IHV of the cathode ray tube 16 A horizontal circuit in a television receiver, characterized in that it is connected to a variable capacitance circuit 17 whose capacitance changes. 2 The variable capacitance circuit 17 receives the flyback pulse from the flyback pulse transformer 12.
A horizontal circuit in a television receiver according to claim 1, characterized in that the switching operation is performed at v ce .
JP13207387U 1987-08-28 1987-08-28 Expired - Lifetime JPH0523017Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13207387U JPH0523017Y2 (en) 1987-08-28 1987-08-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13207387U JPH0523017Y2 (en) 1987-08-28 1987-08-28

Publications (2)

Publication Number Publication Date
JPS6437176U JPS6437176U (en) 1989-03-06
JPH0523017Y2 true JPH0523017Y2 (en) 1993-06-14

Family

ID=31388707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13207387U Expired - Lifetime JPH0523017Y2 (en) 1987-08-28 1987-08-28

Country Status (1)

Country Link
JP (1) JPH0523017Y2 (en)

Also Published As

Publication number Publication date
JPS6437176U (en) 1989-03-06

Similar Documents

Publication Publication Date Title
JP2938451B2 (en) Deflection device
US5357175A (en) Deflection and high voltage circuit
US4587465A (en) Dynamic focus circuit
JPS6363284A (en) Line deflection circuit
US5420483A (en) Television deflection distortion correcting circuit
JPH0523017Y2 (en)
JPH03184479A (en) Focus voltage generator
JPH0433193B2 (en)
JP3271581B2 (en) Deflection high voltage integrated power supply
US4691147A (en) Circuit arrangement for correcting horizontal pincushion distortion using a voltage proportional to vertical sync period
JPH07123288B2 (en) Display device
US5894203A (en) Horizontal retrace time adjustment pulse generating circuit for a display device
JPS60153267A (en) Deflector
JP2606295Y2 (en) Horizontal deflection circuit
JPH0568178A (en) Deflected current generating circuit
JPH0441658Y2 (en)
JP2881786B2 (en) Image distortion correction circuit
JPS6360593B2 (en)
JPH0473670B2 (en)
JPH01286577A (en) Television receiver electric source
JPH01168168A (en) Dynamic focus circuit
JPS61134181A (en) Horizontal deflecting circuit
JP2528481B2 (en) Left and right pincushion distortion correction circuit
JP3183168B2 (en) Display device
JPH08168019A (en) Dynamic focusing circuit