JPH05146145A - Control circuit for switching regulator - Google Patents

Control circuit for switching regulator

Info

Publication number
JPH05146145A
JPH05146145A JP33246591A JP33246591A JPH05146145A JP H05146145 A JPH05146145 A JP H05146145A JP 33246591 A JP33246591 A JP 33246591A JP 33246591 A JP33246591 A JP 33246591A JP H05146145 A JPH05146145 A JP H05146145A
Authority
JP
Japan
Prior art keywords
converter
constant
control circuit
switching regulator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33246591A
Other languages
Japanese (ja)
Inventor
Tetsuya Matsumoto
哲也 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33246591A priority Critical patent/JPH05146145A/en
Publication of JPH05146145A publication Critical patent/JPH05146145A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a control circuit for a switching regulator in which fluctuation due to noise, temperature change, aging change is small and a stable output is obtained. CONSTITUTION:A control circuit for a switching regulator comprises an A/D converter 11 for converting an input voltage into a digital signal, an error amplifier 15 for calculating a difference between an output signal of the converter 11 and target data externally input to multiply it by a coefficient, and a Shanon rack type D/A converter 14 for converting the output signal of the amplifier 15 into a pulse width. The amplifier 15 has a constant adder 12 and a constant multiplier 13, and calculates base on the constants inputted and set from the exteriors.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、スイッチングレギュレ
ータの制御回路に関し、特にPWM制御方式を用いたス
イッチングレギュレータの制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching regulator control circuit, and more particularly to a switching regulator control circuit using a PWM control method.

【0002】[0002]

【従来の技術】従来のスイッチングレギュレータ用制御
回路は、図3に示すように、誤差増幅器31、基準電圧
発生器32、三角波発生器35、PWMコンパレータ3
4、及び利得設定用の外部抵抗33とで構成されてい
た。例えばDC−DCコンバータの出力を制御する場
合、DC−DCコンバータの出力電圧は誤差増幅器31
に入力され、この入力信号と基準電圧発生器32で発生
した基準電圧との差が検出され、さらに係数倍される。
この係数は外部抵抗33によって決定される。
2. Description of the Related Art As shown in FIG. 3, a conventional switching regulator control circuit includes an error amplifier 31, a reference voltage generator 32, a triangular wave generator 35, and a PWM comparator 3.
4 and an external resistor 33 for gain setting. For example, when controlling the output of the DC-DC converter, the output voltage of the DC-DC converter is the error amplifier 31.
The difference between this input signal and the reference voltage generated by the reference voltage generator 32 is detected and further multiplied by a coefficient.
This coefficient is determined by the external resistance 33.

【0003】係数倍された誤差信号はPWMコンパレー
タ34に入力され、三角波発生器35で生成された三角
波と電圧比較される。そして、この結果に基づいて制御
パルス幅が決定される。すなわち、プラスの誤差が生じ
ている場合には制御パルスの幅が狭くなり、マイナスの
誤差が生じている場合には制御パルスの幅が広くなるよ
うに制御される。この制御パルスはDC−DCコンパレ
ータ内のスイッチングトランジスタに入力され、このス
イッチングトランジスタをON−OFFさせることによ
りスイッチングレギュレータの出力電圧の制御を行う。
The error signal multiplied by the coefficient is input to the PWM comparator 34, and the voltage is compared with the triangular wave generated by the triangular wave generator 35. Then, the control pulse width is determined based on this result. That is, the width of the control pulse is narrowed when a positive error occurs, and the width of the control pulse is widened when a negative error occurs. This control pulse is input to the switching transistor in the DC-DC comparator, and the output voltage of the switching regulator is controlled by turning this switching transistor on and off.

【0004】[0004]

【発明が解決しようとする課題】上記のような従来のス
イッチングレギュレータの制御回路は、その制御の目標
値として基準電圧発生器を用いているので、この基準電
圧発生器の発生する基準電圧の変動がそのままスイッチ
ングレギュレータの出力電圧の変動となり、出力電圧が
変動しやすいという問題があった。また、制御系そのも
のがアナログ回路なのでノイズに弱く、温度変化及び経
年変化も大きい。従って、これらの外乱により、基準電
圧発生器の出力する基準電圧、増幅率を決定する外部抵
抗、三角波発生器の発振周波数等の値が変動してしま
い、スイッチングレギュレータの特性が悪化するという
問題があった。
Since the control circuit of the conventional switching regulator as described above uses the reference voltage generator as a target value for its control, the fluctuation of the reference voltage generated by the reference voltage generator is caused. However, there is a problem that the output voltage of the switching regulator fluctuates as it is, and the output voltage easily fluctuates. Moreover, since the control system itself is an analog circuit, it is susceptible to noise, and temperature changes and aging changes are large. Therefore, due to these disturbances, the value of the reference voltage output from the reference voltage generator, the external resistance that determines the amplification factor, the oscillation frequency of the triangular wave generator, and the like fluctuates, and the characteristics of the switching regulator deteriorate. there were.

【0005】[0005]

【発明の目的】そこで本発明の目的は、ノイズや温度変
化、経年変化による変動が少なく、安定した出力が得ら
れるスイッチングレギュレータの制御回路を提供するこ
とにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a control circuit for a switching regulator which can obtain stable output with little fluctuation due to noise, temperature change, and secular change.

【0006】[0006]

【課題を解決するための手段】本発明のスイッチングレ
ギュレータの制御回路は、入力された電圧をディジタル
信号に変換するA/Dコンバータと、このA/Dコンバ
ータの出力信号と外部から入力された目標データとの差
を演算し係数倍するための誤差増幅器と、この誤差増幅
器の出力信号をパルス幅に変換するためのシャノン・ラ
ック方式のD/Aコンバータとを備えたことにより、上
記問題点を解決した。
A control circuit for a switching regulator according to the present invention includes an A / D converter for converting an input voltage into a digital signal, an output signal of the A / D converter and a target externally input. Since the error amplifier for calculating the difference from the data and multiplying by the coefficient and the Shannon rack type D / A converter for converting the output signal of the error amplifier into the pulse width are provided, the above-mentioned problems are caused. Settled.

【0007】前記誤差増幅器としては、定数加算器と定
数乗算器とからなり、定数加算器は前記A/Dコンバー
タの出力信号と外部から入力された目標データとの差を
演算し、定数乗算器は定数加算器の出力を外部から入力
設定された定数分だけ乗算し、この結果を前記D/Aコ
ンバータに出力するものが採用できる。
The error amplifier comprises a constant adder and a constant multiplier, and the constant adder calculates the difference between the output signal of the A / D converter and the target data input from the outside, and the constant multiplier. Can multiply the output of the constant adder by a constant input from the outside and output the result to the D / A converter.

【0008】また、前記誤差増幅器は、定数加算器と定
数乗算器とからなり、定数乗算器は前記A/Dコンバー
タの出力信号を外部から入力設定された定数分だけ乗算
し、定数加算器は定数乗算器の出力と外部から入力され
た目標データとの差を演算し、この結果を前記D/Aコ
ンバータに出力するものとしてもよい。
The error amplifier is composed of a constant adder and a constant multiplier, and the constant multiplier multiplies the output signal of the A / D converter by a constant set externally. The difference between the output of the constant multiplier and the target data input from the outside may be calculated, and the result may be output to the D / A converter.

【0009】[0009]

【実施例】次に、本発明の実施例について図面を参照し
ながら説明する。図1は本発明の一実施例を示すブロッ
ク図である。本実施例の制御回路は、A/Dコンバータ
11、A/Dコンバータ11の出力を入力とするディジ
タル誤差増幅器15、ディジタル誤差増幅器15の出力
を入力とするシャノン・ラック方式のD/Aコンバータ
14とから構成されている。ディジタル誤差増幅器15
は、A/Dコンバータ11の出力を入力とする定数加算
器12と、定数加算器12の出力を入力とする定数乗算
器13とから構成されている。定数加算記12及び定数
乗算器13は、データ設定端子data1及びdata
2からそれぞれ所定の定数を入力することにより定数設
定を行うことができる。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. The control circuit of this embodiment includes an A / D converter 11, a digital error amplifier 15 that receives the output of the A / D converter 11, and a Shannon rack type D / A converter 14 that receives the output of the digital error amplifier 15. It consists of and. Digital error amplifier 15
Is composed of a constant adder 12 that receives the output of the A / D converter 11, and a constant multiplier 13 that receives the output of the constant adder 12. The constant adder 12 and the constant multiplier 13 have data setting terminals data1 and data1.
The constants can be set by inputting the respective predetermined constants from 2.

【0010】上記構成の制御回路において、例えばDC
−DCコンバータより入力端子Vinに入力された入力
信号は、A/Dコンバータ11においてA/D変換され
た後にディジタル誤差増幅器15に入力される。ディジ
タル変換された入力信号は、定数加算器12により、デ
ータ設定端子data1から入力・設定された定数と比
較され、その差が算出される。その結果について、さら
に定数乗算器13により、データ設定端子data2か
ら入力・設定された定数との乗算が行われる。この結果
はディジタル誤差増幅器15の出力として最終段のシャ
ノン・ラック方式のD/Aコンバータ14に入力され、
これに基づいて制御パルス幅が決定される。
In the control circuit having the above structure, for example, DC
The input signal input from the DC converter to the input terminal Vin is A / D converted in the A / D converter 11 and then input to the digital error amplifier 15. The digitally converted input signal is compared by the constant adder 12 with the constant input / set from the data setting terminal data1, and the difference is calculated. The result is further multiplied by a constant multiplier 13 with a constant input / set from the data setting terminal data2. This result is input to the final stage Shannon rack type D / A converter 14 as the output of the digital error amplifier 15,
The control pulse width is determined based on this.

【0011】いま、データ設定端子data1及びda
ta2にそれぞれ定数としてVref及びAvを設定し
た場合、ディジタル誤差増幅器15の出力Vampは、 Vamp=adc(Av・(Vin−Vref)) となる。但し、Vinは入力信号、adc(x)はxの
ディジタルコードを示す。
Now, the data setting terminals data1 and da
When Vref and Av are set as constants in ta2, respectively, the output Vamp of the digital error amplifier 15 is Vamp = adc (Av · (Vin−Vref)). However, Vin represents an input signal and adc (x) represents a digital code of x.

【0012】このように、ディジタル誤差増幅器15の
設定データ(data1,data2)は外部から電気
信号で与えられるため、ノイズや温度変化及び経年変化
に無関係である。従って、これらの外乱に対して極めて
強いことがわかる。
As described above, since the setting data (data1, data2) of the digital error amplifier 15 is externally given as an electric signal, it is irrelevant to noise, temperature change, and secular change. Therefore, it can be seen that it is extremely strong against these disturbances.

【0013】次に、本実施例と従来のスイッチングレギ
ュレータの制御回路について、出力の変動を比較する。
図3の従来のスイッチングレギュレータの制御回路にお
いて、誤差増幅器31及び基準電圧発生器32の出力の
ノイズや経年変化分を含む変動をそれぞれδc1及びδ
c2とし、PWMコンパレータ34と三角波発生器35
とで構成されるPWMコンバータの変換誤差を含む変動
分をδc3とすると、この制御回路の出力Vocは、 Voc=Kp・Av(1+δc1){Vin−Vr(1+δc2)}+δc3 (a1) となる。但し、KpはPWMコンバータの変換係数、A
vは誤差増幅器のゲイン、Vrは基準電圧、及びVin
は入力電圧である。いま、式(a1)においてVin=
Vrと置くと、この制御回路の変動分Δcが次式で算出
できる。ここで、簡単のためKp=1とする。 |Δc|=Av・Vr・δc2+Av・Vr・δc1・δc2+δc3 (a2)
Next, the output fluctuations of the control circuit of this embodiment and the conventional switching regulator will be compared.
In the control circuit of the conventional switching regulator of FIG. 3, fluctuations including the noise and the secular change in the outputs of the error amplifier 31 and the reference voltage generator 32 are respectively changed by δc1 and δ.
c2, the PWM comparator 34 and the triangular wave generator 35
Letting δc3 be a variation including a conversion error of the PWM converter configured by, the output Voc of this control circuit is Voc = Kp · Av (1 + δc1) {Vin−Vr (1 + δc2)} + δc3 (a1). However, Kp is the conversion coefficient of the PWM converter, A
v is the gain of the error amplifier, Vr is the reference voltage, and Vin
Is the input voltage. Now, in the formula (a1), Vin =
When Vr is set, the variation Δc of this control circuit can be calculated by the following equation. Here, for simplicity, Kp = 1. | Δc | = Av · Vr · δc2 + Av · Vr · δc1 · δc2 + δc3 (a2)

【0014】次に、図1の本発明の実施例において、A
/D、D/Aコンバータの変換誤差を含む変動分をそれ
ぞれδn1、δn2と置くと、この制御回路の出力Vo
nは、 Von=Kd・Av{Vin(1+δn1)−Vr}+δn2 (a3) となる。但し、KdはD/Aコンバータの変換係数、A
vは増幅器のゲインデータ、Vrは基準電圧データ、及
びVinは入力電圧である。いま、式(a3)において
Vin=Vrと置くと、この制御回路の変動分Δnが次
式で算出できる。ここで、簡単のためKd=1とする。 |Δn|=Av・Vin・δn1+δn2 (a4)
Next, in the embodiment of the present invention shown in FIG.
If the fluctuations including the conversion error of the / D and D / A converters are set as δn1 and δn2, respectively, the output Vo of this control circuit is
n is Von = Kd · Av {Vin (1 + δn1) −Vr} + δn2 (a3). Where Kd is the conversion coefficient of the D / A converter, A
v is gain data of the amplifier, Vr is reference voltage data, and Vin is an input voltage. If Vin = Vr is set in the equation (a3), the variation Δn of this control circuit can be calculated by the following equation. Here, for simplicity, Kd = 1. | Δn | = Av · Vin · δn1 + δn2 (a4)

【0015】ここで、全ての変動分をδとし、従来の制
御回路の変動|Δc|との差をとると、 |Δc|−|Δn|=Av・Vr・δ2 (a5) となり、本実施例の制御回路は従来の制御回路より、ノ
イズや経年変化等による変動に強いことがわかる。
Here, if all the fluctuations are δ and the difference from the fluctuation | Δc | of the conventional control circuit is taken, then | Δc | − | Δn | = Av · Vr · δ 2 (a5) It can be seen that the control circuit of the embodiment is more resistant to fluctuations due to noise, aging, etc. than the conventional control circuit.

【0016】図2は、本発明の他の実施例を示すブロッ
ク図である。本実施例の構成は図1の実施例とほぼ同じ
であるが、ディジタル誤差増幅器25の構成が若干異な
っている。すなわち、ディジタル誤差増幅器25は、A
/Dコンバータ11の出力を入力とする定数乗算器22
と、定数乗算器22の出力を入力とする定数加算器23
とから構成され、定数乗算器22及び定数加算器23
は、データ設定端子data1及びdata2からそれ
ぞれ所定の定数を入力することにより定数設定を行うこ
とができる。
FIG. 2 is a block diagram showing another embodiment of the present invention. The configuration of this embodiment is almost the same as that of the embodiment of FIG. 1, but the configuration of the digital error amplifier 25 is slightly different. That is, the digital error amplifier 25 is
A constant multiplier 22 having the output of the / D converter 11 as an input
And a constant adder 23 whose input is the output of the constant multiplier 22
And a constant multiplier 22 and a constant adder 23.
Can be set by inputting a predetermined constant from each of the data setting terminals data1 and data2.

【0017】いま、データ設定端子data1にAv
を、データ設定端子data2にAv・Vrefを設定
した場合、ディジタル誤差増幅器25の出力電圧Vam
pは、 Vamp=adc(Av・Vin−Av・Vref) =adc(Av・(Vin−Vref)) となり、第一の実施例と全く同様の動作となる。
Now, Av is set to the data setting terminal data1.
When Av · Vref is set to the data setting terminal data2, the output voltage Vam of the digital error amplifier 25
p becomes Vamp = adc (Av · Vin−Av · Vref) = adc (Av · (Vin−Vref)), and the operation is exactly the same as in the first embodiment.

【0018】[0018]

【発明の効果】以上説明したように本発明は、A/Dコ
ンバータ、シャノン・ラック方式のD/Aコンバータと
外部でデータ設定が可能なディジタル誤差増幅器を用い
ているので、その出力がノイズや経年変化に対する変動
に強いという効果を有する。
As described above, according to the present invention, since the A / D converter, the Shannon rack type D / A converter and the digital error amplifier whose data can be set externally are used, the output thereof is noisy. It has the effect of being robust against changes over time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】本発明の他の実施例を示すブロック図である。FIG. 2 is a block diagram showing another embodiment of the present invention.

【図3】従来のスイッチングレギュレータの制御回路を
示すブロック図である。
FIG. 3 is a block diagram showing a control circuit of a conventional switching regulator.

【符号の説明】[Explanation of symbols]

11,21 A/Dコンバータ 12,23 定数加算器 13,22 定数乗算器 14,24 D/Aコンバータ 15,25 誤差増幅器 11, 21 A / D converter 12, 23 Constant adder 13, 22 Constant multiplier 14, 24 D / A converter 15, 25 Error amplifier

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力された電圧をディジタル信号に変換
するA/Dコンバータと、このA/Dコンバータの出力
信号と外部から入力された目標データとの差を演算し係
数倍するための誤差増幅器と、この誤差増幅器の出力信
号をパルス幅に変換するためのシャノン・ラック方式の
D/Aコンバータとを備えたことを特徴とするスイッチ
ングレギュレータの制御回路。
1. An A / D converter for converting an input voltage into a digital signal, and an error amplifier for calculating a difference between an output signal of the A / D converter and target data input from the outside and multiplying it by a coefficient. And a Shannon rack D / A converter for converting an output signal of the error amplifier into a pulse width, a control circuit for a switching regulator.
【請求項2】 前記誤差増幅器は、定数加算器と定数乗
算器とからなり、定数加算器は前記A/Dコンバータの
出力信号と外部から入力された目標データとの差を演算
し、定数乗算器は定数加算器の出力を外部から入力設定
された定数分だけ乗算し、この結果を前記D/Aコンバ
ータに出力するものである、請求項1に記載のスイッチ
ングレギュレータの制御回路。
2. The error amplifier comprises a constant adder and a constant multiplier, and the constant adder calculates a difference between an output signal of the A / D converter and target data input from the outside, and performs constant multiplication. The control circuit of the switching regulator according to claim 1, wherein the converter multiplies the output of the constant adder by a constant input from the outside and outputs the result to the D / A converter.
【請求項3】 前記誤差増幅器は、定数加算器と定数乗
算器とからなり、定数乗算器は前記A/Dコンバータの
出力信号を外部から入力設定された定数分だけ乗算し、
定数加算器は定数乗算器の出力と外部から入力された目
標データとの差を演算し、この結果を前記D/Aコンバ
ータに出力するものである、請求項1に記載のスイッチ
ングレギュレータの制御回路。
3. The error amplifier comprises a constant adder and a constant multiplier, and the constant multiplier multiplies the output signal of the A / D converter by a constant set externally,
The control circuit of the switching regulator according to claim 1, wherein the constant adder calculates a difference between the output of the constant multiplier and target data input from the outside and outputs the result to the D / A converter. ..
JP33246591A 1991-11-21 1991-11-21 Control circuit for switching regulator Pending JPH05146145A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33246591A JPH05146145A (en) 1991-11-21 1991-11-21 Control circuit for switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33246591A JPH05146145A (en) 1991-11-21 1991-11-21 Control circuit for switching regulator

Publications (1)

Publication Number Publication Date
JPH05146145A true JPH05146145A (en) 1993-06-11

Family

ID=18255281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33246591A Pending JPH05146145A (en) 1991-11-21 1991-11-21 Control circuit for switching regulator

Country Status (1)

Country Link
JP (1) JPH05146145A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099408A (en) * 2006-10-11 2008-04-24 Shindengen Electric Mfg Co Ltd Inverter device
JP2015035780A (en) * 2013-08-09 2015-02-19 富士通株式会社 Signal transmission circuit and semiconductor integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099408A (en) * 2006-10-11 2008-04-24 Shindengen Electric Mfg Co Ltd Inverter device
JP2015035780A (en) * 2013-08-09 2015-02-19 富士通株式会社 Signal transmission circuit and semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
KR101153541B1 (en) Self tracking adc for digital power supply control systems
JP4630763B2 (en) High-order slope compensation in fixed frequency current mode switching regulators
US7315157B2 (en) ADC transfer function providing improved dynamic regulation in a switched mode power supply
US7463011B2 (en) Switching regulator with analog or digital control
US9337730B2 (en) Switching power supply control circuit for current mode switching regulator
US7554310B2 (en) Digital double-loop output voltage regulation
US7489121B2 (en) Compensation offset adjustment scheme for fast reference voltage transitioning
JP5273158B2 (en) PFC converter
US6583609B1 (en) Automatic bandwidth and stability control for switched pulse width modulation voltage regulator
JP2004343855A (en) Power supply
JP2013165537A (en) Switching regulator, control method thereof, and power supply device
JP2015039284A (en) Device for controlling switching power supply
JPH05146145A (en) Control circuit for switching regulator
JPH0682134B2 (en) Method and device for converting measured voltage to digital value
US8188722B2 (en) DC gain improvement of a digitally controlled DC-DC converter by LSB tuning
JP6639037B2 (en) Switching power supply
CN114942341B (en) Digital source table control method, system, device and storage medium
JP3097346B2 (en) Analog-to-digital converter
US11557968B2 (en) Power supply circuit capable of stable operation
US20140241021A1 (en) Inverter control circuit and inverter circuit
JPH07264081A (en) Transmission output control circuit
CN117178467A (en) Method and apparatus for PWM control of a multimode switching power supply using iterative average current mode control
JP2022048659A (en) Switching power supply circuit
JP2022139406A (en) Integrated circuit and method for performing digital control of power-factor correction circuit of critical mode system
KR101117416B1 (en) Digital double-loop output voltage regulation