JPH02185131A - Counter device - Google Patents

Counter device

Info

Publication number
JPH02185131A
JPH02185131A JP1005607A JP560789A JPH02185131A JP H02185131 A JPH02185131 A JP H02185131A JP 1005607 A JP1005607 A JP 1005607A JP 560789 A JP560789 A JP 560789A JP H02185131 A JPH02185131 A JP H02185131A
Authority
JP
Japan
Prior art keywords
initial value
circuit
counter
input terminal
counter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1005607A
Other languages
Japanese (ja)
Inventor
Masahiko Naruse
成瀬 正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1005607A priority Critical patent/JPH02185131A/en
Publication of JPH02185131A publication Critical patent/JPH02185131A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a counter device which sets plural different initial values without using selector circuits and is operated by setting at least one input terminal of a counter circuit to a fixed value and using the output signal of an OR circuit as the load signal. CONSTITUTION:When an input terminal A is used for the least significant bit(LSB), the input terminal A is fixed to '1', and a frame pulse (high level) is applied to an OR circuit 2 and an input terminal C. When the frame pulse is first inputted, the input terminal C of a counter circuit 1 goes to '1', and initial value '0101' is loaded since the input terminal A is fixed to '1', and the counter circuit 1 starts the operation with this initial value. At the time of carry-out of the counter circuit 1, a carry-out pulse is only inputted to the OR circuit 2. Consequently, the counter circuit 1 after carry-out is set to '001' by only '1' inputted to the input terminal A, and the operation is started with this value.

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術(第5図) 発明が解決しようとする課題 課題を解決するための手段(第1図) 作用 実施例(第2図〜第4図) 発明の効果 〔概要〕 本発明はカウンタ装置に関し、 セレクタ回路を用いることなく、第1の初期値とこれと
は異なる第2の初期値を設定し動作するカウンタ装置を
従供することを目的とし、第1の初期値と、この初期値
と異なる第2の初期値で動作するカウンタ装置において
、複数の入力設定端子を具備するカウンタ回路と、第1
のパルスまたはキャリーアウトパルスによりロード信号
を出力するロード信号出力手段を設け、カウンタ回路の
入力設定端子の少なくとも1つを固定値に設定し、第1
のパルスによって前記入力設定端子と異なる入力設定端
子に設定値を付加するように構成する。
[Detailed description of the invention] [Table of contents] Overview Industrial field of application Prior art (Figure 5) Means for solving the problems to be solved by the invention (Figure 1) Working examples (Figure 2) ~Figure 4) Effects of the Invention [Summary] The present invention relates to a counter device, and provides a counter device that operates by setting a first initial value and a second initial value different from the first initial value without using a selector circuit. In a counter device that operates with a first initial value and a second initial value different from the initial value, the counter circuit includes a plurality of input setting terminals;
A load signal output means for outputting a load signal using a pulse or a carry-out pulse is provided, at least one of the input setting terminals of the counter circuit is set to a fixed value, and a first
The configuration is such that a set value is added to an input setting terminal different from the input setting terminal by the pulse.

(産業上の利用分野〕 本発明はカウンタ装置に係り、特に第1の初期値と、こ
の第1の初期値とは異なる第2の初期値で動作すること
が出来るカウンタ装置に関する。
(Industrial Application Field) The present invention relates to a counter device, and particularly to a counter device that can operate with a first initial value and a second initial value different from the first initial value.

〔従来の技術〕[Conventional technology]

例えばディジタル回線を用いた伝送路においては、伝送
されるフレーム信号のデータを得る場合など、フレーム
信号の先頭を検知するためにフレームカウンタを用いる
。このような場合に用いられるカウンタ装置においては
、通常フレームパルスが入力した場合の初期値と、フレ
ーム内サイクルを指示するためのカウンタ装置のキャリ
ーアウト後の初期値とは一致しない。
For example, in a transmission path using a digital line, a frame counter is used to detect the beginning of a frame signal when obtaining data of a frame signal to be transmitted. In a counter device used in such a case, the initial value when a frame pulse is normally input does not match the initial value after carry-out of the counter device for indicating an intra-frame cycle.

このように第1の初期値と、この第1の初期値と異なる
第2の初期値で動作するカウンタ装置においては、従来
、第5図に示すようにカウンタ装置内にセレクタ回路を
内蔵させて、該セレクタ回路に各々の初期値を印加して
、カウンタ回路に入力設定する初期値を選択する方式を
とっていた。
Conventionally, in a counter device that operates with a first initial value and a second initial value different from the first initial value, a selector circuit is built into the counter device as shown in FIG. , a method was adopted in which each initial value was applied to the selector circuit to select the initial value to be input and set to the counter circuit.

第5図にもとすきその一例を説明する。An example of this is explained in FIG.

従来のカウンタ装置は、複数の入力端子りを有するカウ
ンタ回路lと、フレームパルス及びキャリーアウトパル
スが入力されるオア回路2と、フレームパルスの初期値
aとこれと異なる値のキャリーアウトパルスの初期値す
が予め印加しであるセレクタ回路4とが図の如く結線さ
れて構成されている。
A conventional counter device includes a counter circuit 1 having a plurality of input terminals, an OR circuit 2 to which a frame pulse and a carry-out pulse are input, and an initial value a of the frame pulse and an initial value of the carry-out pulse having a value different from this. A selector circuit 4 whose value is applied in advance is connected as shown in the figure.

このカウント装置にフレームパルスが入力すると、セレ
クタ回路4の制御端子a′にもこれが入力され、これに
より第1の初期値aを選択出力し、カウンタ回路1がこ
の第1の初期値aに設定される。そしてキャリーアウト
パルスがセレクタ回路4の制御端子b′に入力すると第
2の初期値すを選択出力してカウンタ回路1を第2の初
期値に設定する。
When a frame pulse is input to this counting device, it is also input to the control terminal a' of the selector circuit 4, which selects and outputs the first initial value a, and the counter circuit 1 sets this first initial value a. be done. When the carry-out pulse is input to the control terminal b' of the selector circuit 4, the second initial value is selected and output, and the counter circuit 1 is set to the second initial value.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、上記のように従来のカウンタ装置においては
、必ずセレクタ回路4が必要であり、このセレクタ回路
4がカウンタ装置においてハード規模では無視出来ない
大きさを占める。
However, as described above, the conventional counter device always requires the selector circuit 4, and this selector circuit 4 occupies a non-negligible hardware size in the counter device.

従って、本発明の目的は、セレクタ回路を使用せずに、
このような動作を行うカウンタ装置を従供するものであ
る。
Therefore, it is an object of the present invention to
A counter device that performs such operations is provided.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するため、本発明では、第1図に示すよ
うに、カウンタ回路1の入力端子の少なくとも1つ、例
えばAを固定値、例えばrl、に設定し、カウンタ回路
1のロード信号りとしてオア回路2の出力信号を使用す
る。オア回路2は、フレームパルスまたはキャリーアウ
トパルスが入力され、ロード信号りを出力する出力部と
して動作する。
In order to achieve the above object, in the present invention, as shown in FIG. 1, at least one of the input terminals of the counter circuit 1, e.g., A, is set to a fixed value, e.g. The output signal of the OR circuit 2 is used as the output signal of the OR circuit 2. The OR circuit 2 receives a frame pulse or a carry-out pulse and operates as an output section that outputs a load signal.

またフレームパルスはカウンタ回路1の特定入力端子、
例えばCに入力される。
In addition, the frame pulse is input to a specific input terminal of the counter circuit 1.
For example, it is input to C.

〔作用〕[Effect]

フレームパルスが入力されると、カウンタ回路1はその
固定値が入力される特定端子Aとフレムパルスが入力さ
れる特定端子Cとによって決まる第1の初期値にロード
され、カウンタ回路1はこの初期値によって動作を開始
する。
When a frame pulse is input, the counter circuit 1 is loaded with a first initial value determined by a specific terminal A to which the fixed value is input and a specific terminal C to which the frame pulse is input, and the counter circuit 1 is loaded with this initial value. Starts operation by.

カウンタ回路1がキャリーアウトすると、キャリーアウ
トパルスは、オア回路2に入力される。
When the counter circuit 1 carries out, the carry-out pulse is input to the OR circuit 2.

今度はカウンタ回路1は、特定端子Aに入力される固定
値のみによって設定される第2の初期値にロードされ、
これを初期値としてカウンタ回路1が動作することにな
る。
This time, the counter circuit 1 is loaded to the second initial value set only by the fixed value input to the specific terminal A,
The counter circuit 1 operates with this as the initial value.

〔実施例〕〔Example〕

本発明の実施例を第2図〜第4図によって詳細に説明す
る。
Embodiments of the present invention will be described in detail with reference to FIGS. 2 to 4.

(1)第1実施例(第2図) 4ビツト構成のカウンタ回路lにおいて、第1の初期値
としてフレームパルスの初期値を数値「5」、第2の初
期値として、キャリーアウト後の初期値を数値rlJと
設定した場合について説明する。
(1) First embodiment (Fig. 2) In a counter circuit l with a 4-bit configuration, the initial value of the frame pulse is set to the numerical value "5" as the first initial value, and the initial value after carry-out is set as the second initial value. A case where the value is set to the numerical value rlJ will be explained.

第2図において、第1図と同一符号は同一部分を示す。In FIG. 2, the same symbols as in FIG. 1 indicate the same parts.

この場合、最下位ピッ) (LSB)を入力端子Aとす
れば、入力端子Aを「l」に固定し、フレムパルス(H
レベル)をオア回路2及び入力端子Cに印加する。
In this case, if the lowest pitch (LSB) is input terminal A, input terminal A is fixed to "L" and the frame pulse (H
level) is applied to the OR circuit 2 and input terminal C.

最初に、フレームパルスが入力されると、カウンタ回路
1の入力端子Cが「1」となりまた入力端子Aは「1」
に固定されているので、初期値として「0IO1」がロ
ードされ、カウンタ回路lはこの初期値によって動作を
開始する。
First, when a frame pulse is input, the input terminal C of the counter circuit 1 becomes "1" and the input terminal A becomes "1".
Therefore, "0IO1" is loaded as the initial value, and the counter circuit l starts operating with this initial value.

次にカウンタ回路1がキャリーアウトすると、キャリー
アウトパルスはオア回路2に入力されるのみである。従
ってキャリーアウト後のカウンタ回路Iは入力端子Aに
入力される「1」のみによって「0001」と設定され
、これによって動作を開始することになる。
Next, when the counter circuit 1 carries out, the carry-out pulse is only input to the OR circuit 2. Therefore, the counter circuit I after carry-out is set to "0001" only by "1" inputted to the input terminal A, and thereby starts operation.

(2)第2実施例〔第3図) 4ビツトのカウンタ回路lにおいて、フレームパルスの
初期値を数値「3」、キャリーアウト後の初期値を数値
「2」と設定した場合について説明する。
(2) Second Embodiment (FIG. 3) A case will be described in which, in a 4-bit counter circuit 1, the initial value of the frame pulse is set to the numerical value "3", and the initial value after carry-out is set to the numerical value "2".

第3図において、第1図と同一符号は同一部分を示す。In FIG. 3, the same reference numerals as in FIG. 1 indicate the same parts.

この場合LSBを入力端子Aとすれば、入力端子Bを「
1」に固定し、フレームパルス(1ルベル)を入力端子
Aにも印加する。
In this case, if LSB is input terminal A, input terminal B is
1", and a frame pulse (1 level) is also applied to input terminal A.

まず、フレームパルスが入力されると、カウンタ回路1
の入力端子Aがrl、となり、初期値としてrooll
」がロードされ、カウンタ回路lはこの初期値によって
動作を開始する。
First, when a frame pulse is input, the counter circuit 1
The input terminal A of is rl, and the initial value is roll
'' is loaded, and the counter circuit l starts operating with this initial value.

次にキャリーアウトした場合、キャリーアウトパルスは
オア回路2に入力されるのみであるから、キャリーアウ
ト後のカウンタ回路1の初期値は、入力端子Bに入力さ
れるrl、のみによって、roolo」と設定される。
When there is a next carry-out, the carry-out pulse is only input to the OR circuit 2, so the initial value of the counter circuit 1 after the carry-out is determined by rl, which is input to the input terminal B, as "roolo". Set.

これによってカウンタ回路1は動作を開始する。As a result, the counter circuit 1 starts operating.

(3)第3実施例(第4図) 4ビツトのカウンタ回路lにおいて、フレームパルスの
初期値を数値「5」、キャリーアウト後の初期値を数値
「2」と設定した場合について説明する。
(3) Third Embodiment (FIG. 4) A case will be described in which, in a 4-bit counter circuit 1, the initial value of the frame pulse is set to the numerical value "5" and the initial value after carry-out is set to the numerical value "2".

第4図において、第1図と同一符号は同一部分、3はイ
ンバータを示す。
In FIG. 4, the same reference numerals as in FIG. 1 indicate the same parts, and 3 indicates an inverter.

この場合、入力端子A、Cと入力端子Bは常に反転スる
。そこで、フレームパルス(Hレベル)を入力端子A、
B、Cに印加するが、入力端子Bにはインバータ3を介
して印加するようにする。
In this case, input terminals A, C and input terminal B are always inverted. Therefore, the frame pulse (H level) is input to terminal A,
B and C, but it is applied to input terminal B via the inverter 3.

フレームパルスが入力されると、カウンタ回路1の入力
端子A、CがrlJとなり、入力端子Bは「0」となる
ので、初期値としてrololJがロードされる。従っ
てカウンタ回路1はこの初期値によって動作を開始する
When a frame pulse is input, input terminals A and C of the counter circuit 1 become rlJ, and input terminal B becomes "0", so rololJ is loaded as an initial value. Therefore, the counter circuit 1 starts operating with this initial value.

次にキャリーアウトした場合、キャリーアウトパルスは
オア回路2に入力されるのみであるから、カウンタ回路
1の初期値は「0010」とロードされ、カウンタ回路
1はこの初期値によって動作を開始する。
In the next case of carry-out, the carry-out pulse is only input to the OR circuit 2, so the initial value of the counter circuit 1 is loaded with "0010", and the counter circuit 1 starts operating with this initial value.

なお、上記各実施例では、4ビツトのカウンタ回路を有
するカウンタ装置について説明したが、本発明はこれに
限られるものではなく、他のビット数を有するカウンタ
回路も適用できることは云うまでもない。
In each of the above embodiments, a counter device having a 4-bit counter circuit has been described, but the present invention is not limited to this, and it goes without saying that counter circuits having other numbers of bits can also be applied.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、セレクタ回路を用いることなく、異な
る複数の初期値を設定し、動作するカウンタ装置を提供
することが出来、カウンタ装置のハード規模の削減、即
ち装置の小型化を図ることができる。
According to the present invention, it is possible to provide a counter device that operates by setting a plurality of different initial values without using a selector circuit, and it is possible to reduce the hardware scale of the counter device, that is, to reduce the size of the device. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、 第2図は本発明の第1実施例の構成ブロック図、第3図
は本発明の第2実施例の構成ブロック図、第4図は本発
明の第3実施例の構成ブロック図、第5図は従来例の構
成ブロック図である。 1−・−カウンタ回路、 2−・−オア回路、 3− インバータ、 4−セレクタ回路。
Fig. 1 is an explanatory diagram of the principle of the present invention, Fig. 2 is a block diagram of the structure of the first embodiment of the invention, Fig. 3 is a block diagram of the structure of the second embodiment of the invention, and Fig. 4 is a block diagram of the structure of the second embodiment of the invention. FIG. 5 is a block diagram of the configuration of the third embodiment, and FIG. 5 is a block diagram of the configuration of the conventional example. 1--counter circuit, 2--OR circuit, 3-inverter, 4-selector circuit.

Claims (1)

【特許請求の範囲】 第1の初期値と、この初期値と異なる第2の初期値で動
作するカウンタ装置において、 複数の入力設定端子を具備するカウンタ回路(1)と、 第1のパルスまたはキャリーアウトパルスによりロード
信号を出力するロード信号出力手段(2)を設け、 カウンタ回路の入力設定端子の少なくとも1つを固定値
に設定し、第1のパルスによって前記入力設定端子と異
なる入力設定端子に設定値を付加するようにしたことを
特徴とするカウンタ装置。
[Claims] A counter device that operates with a first initial value and a second initial value different from the initial value, comprising: a counter circuit (1) having a plurality of input setting terminals; A load signal output means (2) is provided for outputting a load signal by a carry-out pulse, and at least one of the input setting terminals of the counter circuit is set to a fixed value, and an input setting terminal different from the input setting terminal by the first pulse is provided. A counter device characterized in that a set value is added to the counter device.
JP1005607A 1989-01-12 1989-01-12 Counter device Pending JPH02185131A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1005607A JPH02185131A (en) 1989-01-12 1989-01-12 Counter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1005607A JPH02185131A (en) 1989-01-12 1989-01-12 Counter device

Publications (1)

Publication Number Publication Date
JPH02185131A true JPH02185131A (en) 1990-07-19

Family

ID=11615892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1005607A Pending JPH02185131A (en) 1989-01-12 1989-01-12 Counter device

Country Status (1)

Country Link
JP (1) JPH02185131A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535007A1 (en) * 1994-09-30 1996-04-11 Ando Electric Counter circuit with charging function

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141223A (en) * 1984-12-13 1986-06-28 Nec Corp Erroneous pulse generating circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141223A (en) * 1984-12-13 1986-06-28 Nec Corp Erroneous pulse generating circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535007A1 (en) * 1994-09-30 1996-04-11 Ando Electric Counter circuit with charging function
US5600695A (en) * 1994-09-30 1997-02-04 Ando Electric Co., Ltd. Counter circuit having load function
DE19535007C2 (en) * 1994-09-30 1998-04-30 Ando Electric Counter circuit with charging function

Similar Documents

Publication Publication Date Title
JPH01265347A (en) Address generating device
JPH02185131A (en) Counter device
JPS61276071A (en) Image processing device
JPS5685127A (en) Digital signal processor
JP2890660B2 (en) Bit select output port and output device
KR100261183B1 (en) Counter
JP2757714B2 (en) Frame pulse generation circuit
JP3251311B2 (en) Sorting method for data representing numerical values
JPH11212815A (en) Integrated circuit device
JPH04257024A (en) Root extracting device
KR100236331B1 (en) Counter
JPH04195423A (en) Multiplier
JPH0422220A (en) Synchronous output circuit
JPS59128464A (en) Test input circuit of semiconductor integrated circuit
JPH03164852A (en) Integrated circuit
JPH04370853A (en) Vertical/horizontal converter
JPS6317491A (en) Attribute control circuit
JPH04332029A (en) Multi-channel analyzer
JPH06276248A (en) Data format converter
JPS6013574B2 (en) Shift calculation circuit
JPS5562373A (en) Logic circuit test unit
JPH0786959A (en) Method and circuit for parallel/serial conversion
JPH10290156A (en) Test circuit for multi-stage counter
JPS58189735A (en) Numerical arithmetic device
JPH075279A (en) Timer circuit