JPH01160375A - Inverter device - Google Patents

Inverter device

Info

Publication number
JPH01160375A
JPH01160375A JP62316935A JP31693587A JPH01160375A JP H01160375 A JPH01160375 A JP H01160375A JP 62316935 A JP62316935 A JP 62316935A JP 31693587 A JP31693587 A JP 31693587A JP H01160375 A JPH01160375 A JP H01160375A
Authority
JP
Japan
Prior art keywords
circuit
current
switching element
signal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62316935A
Other languages
Japanese (ja)
Other versions
JP2740174B2 (en
Inventor
Masahito Onishi
雅人 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP62316935A priority Critical patent/JP2740174B2/en
Publication of JPH01160375A publication Critical patent/JPH01160375A/en
Application granted granted Critical
Publication of JP2740174B2 publication Critical patent/JP2740174B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To improve reliability by providing an impedance element so that the charging current to the capacity component of a signal transfer circuit is not transferred. CONSTITUTION:An inverter device is constituted of AC power supply V, switching elements SW1-SW2, driver currents 1-2, a parallel circuit of a load Z and a capacitor C0 through inductance L0, current mirror circuits 3-4, an oscillation circuit 5 and so on. At this time, a capacitor C5 is provided as an impedance element bypassing so as the current charged to the capacity component C5 of the signal transfer circuit is not transferred to the first switching element SW1, and at the same time, the resistance Ra is provided as the impedance element in order that the current charged to the capacity component C5 makes hard to flow to the channel of signal transfer current 1B. Accordingly, the charging voltage to said capacity component C5 can be prevented from acting as if it was the signal transfer current.

Description

【発明の詳細な説明】 (技術分野) 本発明は、一対のスイッチング素子を有し、−方のスイ
ッチング素子と同電位の発振回路から電位の異なる他方
のスイッチング素子へトランス等の絶縁素子を介さずに
信号伝達を行うようにしたインバータ装置に関するもの
である。
Detailed Description of the Invention (Technical Field) The present invention has a pair of switching elements, and is capable of connecting an oscillation circuit having the same potential as the negative switching element to the other switching element having a different potential through an insulating element such as a transformer. The present invention relates to an inverter device that transmits signals without delay.

(背景技術) 第11図は従来のインバータ装置の回路図であり、第1
2図はその動作波形図である。直流電源Vの両端には、
スイッチング素子S W I、 S W 2の直列回路
が接続されている。スイッチング素子SW+、SW2は
例えば電力用のMOS)ランジスタやダイオードを逆並
列接続された電力用のバイポーラトランジスタにて構成
される。各スイ・ソチング素子SW、、SW2は、ドラ
イバ回路1.2の出力信号V、、V2によりそれぞれオ
ン・オフ駆動される。一方のスイッチング素子SW2の
両端には、インダクタンスL0を介して、負荷Zとコン
デンサC6との並列回路が接続されている。負荷Zとし
ては、例えば放電灯が用いられる。負荷2が放電灯であ
るときに、インダクタンスL0、コンデンサC0の共振
回路を用いるのは、放射ノイズ等の関係から負荷電流の
波形を正弦波状にするためである。各スイッチング素子
sw、、sw2の電流It、Itは、第12図(at)
、(1)に示すように、負方向から始まり、正方向で遮
断している。これは、インダクタンスL0、コンデンサ
C6による共振回路の共振周波数よりも、スイッチング
素子S W + 。
(Background Art) Figure 11 is a circuit diagram of a conventional inverter device.
Figure 2 is a diagram of its operating waveforms. At both ends of the DC power supply V,
A series circuit of switching elements S W I and S W 2 is connected. The switching elements SW+ and SW2 are constituted by, for example, power bipolar transistors in which power transistors and diodes are connected in antiparallel. The switching elements SW, , SW2 are driven on and off by output signals V, , V2 of the driver circuit 1.2, respectively. A parallel circuit including a load Z and a capacitor C6 is connected to both ends of one switching element SW2 via an inductance L0. As the load Z, for example, a discharge lamp is used. When the load 2 is a discharge lamp, the reason why a resonant circuit including an inductance L0 and a capacitor C0 is used is to make the waveform of the load current sinusoidal in view of radiation noise and the like. The currents It and It of each switching element sw, , sw2 are shown in FIG. 12 (at).
, as shown in (1), starts in the negative direction and is interrupted in the positive direction. This is higher than the resonant frequency of the resonant circuit formed by the inductance L0 and the capacitor C6 of the switching element S W + .

SW2のドライブ周波数を高く設定しているためである
。このように設定すると、例えばスイッチング素子SW
、がオフしたときに、負荷回路による共振電流は、スイ
ッチング素子SW2をまず負方向に流れることになり、
続いてスイッチング素子SW2の正方向に流れる。スイ
ッチング素子SW2がオフする時にも同様に、負荷回路
による共振電流はスイッチング素子S W +をまず負
方向に流れ、続いてスイッチング素子SW、の正方向に
流れる。このとき、各スイッチング素子SW、、SW2
の素子電圧V5.V、は、夫々がオフする時に高電圧へ
移行する。
This is because the drive frequency of SW2 is set high. With this setting, for example, the switching element SW
When , is turned off, the resonant current due to the load circuit first flows through the switching element SW2 in the negative direction,
Subsequently, the current flows in the positive direction of switching element SW2. Similarly, when the switching element SW2 is turned off, the resonant current caused by the load circuit first flows through the switching element SW+ in the negative direction, and then flows through the switching element SW in the positive direction. At this time, each switching element SW, SW2
element voltage V5. V, transitions to a high voltage when each turns off.

直流電源■の両端に接続された抵抗R1,コンデンサC
1の直列回路は発振回路5及びドライバ回路2を含む下
側回路の電源回路であり、スイッチング素子SW、の両
端に接続された抵抗R2,コンデンサC2の直列回路は
ドライバ回路1を含む上側回路の電源回路である。コン
デンサC3、C−はスイッチング素子SW、、SW2の
容量成分である。
Resistor R1 and capacitor C connected across the DC power supply ■
The series circuit No. 1 is a power supply circuit of the lower circuit including the oscillation circuit 5 and the driver circuit 2, and the series circuit of the resistor R2 and capacitor C2 connected across the switching element SW is the power supply circuit of the upper circuit including the driver circuit 1. This is a power supply circuit. Capacitors C3 and C- are capacitive components of switching elements SW and SW2.

コンデンサC1にて給電される発振回路5は、2つのド
ライブ信号vA、v日を出力している。ドライブ信号v
Aはドライバ回路2に入力され、ドライブ信号VBは信
号伝達回路を介して、ドライバ回路1に入力される。信
号伝達回路は、トランジスタT r + + T r 
21 T r 31 T r 4、ダイオードD3、抵
抗R5よりなり、トランス等の絶縁素子を用いないで信
号伝達を行っている。トランジスタTr。
The oscillation circuit 5 supplied with power by the capacitor C1 outputs two drive signals vA and vday. drive signal v
A is input to the driver circuit 2, and a drive signal VB is input to the driver circuit 1 via the signal transmission circuit. The signal transmission circuit includes transistors T r + + T r
21 T r 31 T r 4, a diode D3, and a resistor R5, and performs signal transmission without using an insulating element such as a transformer. Transistor Tr.

Tr2はカレントミラー回路3を構成し、トランジスタ
T r、 、 T r、はカレントミラー回路4を構成
している。発振回路5から出力されるドライブ信号VB
は、カレントミラー回路3の一方のトランジスタTr、
に入力され、カレントミラー回路3の他方のトランジス
タTr2の出力は、カレントミラー回路4の一方のトラ
ンジスタTrsに入力されている。カレントミラー回路
4の他方のトランジスタTr、は抵抗R1を直列に接続
されて、コンデンサC2の両端に接続されている。各ト
ランジスタTr+〜Tr4の電流増幅率hfeが十分に
大きいものとすると、ドライブ信号VBによってトラン
ジスタTr+に流れる入力電流1日°とほぼ同じ電流が
信号伝達電mI。とじてトランジスタT r 21 T
 r oに流れ、また、トランジスタTr3に流れる信
号伝達電流I日とほぼ同じ電流がトランジスタTr、に
出力電流I。
Tr2 constitutes a current mirror circuit 3, and transistors Tr, Tr, constitute a current mirror circuit 4. Drive signal VB output from oscillation circuit 5
is one transistor Tr of the current mirror circuit 3,
The output of the other transistor Tr2 of the current mirror circuit 3 is input to one transistor Trs of the current mirror circuit 4. The other transistor Tr of the current mirror circuit 4 has a resistor R1 connected in series and is connected to both ends of a capacitor C2. Assuming that the current amplification factor hfe of each of the transistors Tr+ to Tr4 is sufficiently large, the signal transmission voltage mI is approximately the same as the input current flowing through the transistor Tr+ due to the drive signal VB. Closed transistor T r 21 T
The output current I to the transistor Tr is approximately the same as the signal transmission current I flowing to the transistor Tr3.

となって流れる。ドライブ信号VBが高レベルのときに
は、トランジスタT r + 、 T r 2が導通し
て、信号伝達電流1.が流れ、トランジスタT r 3
1 T r 4も導通する。トランジスタTr、が導通
すると、抵抗R2に出力電流■4が流れ、抵抗R1の両
端に電圧降下が生じて、ドライバ回路1の入力信号■。
It flows like this. When the drive signal VB is at a high level, the transistors T r + and T r 2 conduct, and the signal transmission current 1. flows, and the transistor T r 3
1 T r 4 is also conductive. When the transistor Tr becomes conductive, an output current (4) flows through the resistor R2, a voltage drop occurs across the resistor R1, and the input signal (2) of the driver circuit 1 is generated.

が高レベルとなる。ドライブ信号VBが低レベルのとき
には、ドライバ回路1の入力信号V4は低レベルとなる
。なお、各カレントミラー回路3゜4のトランジスタT
r、〜Tr<は高速動作を行うために、不飽和領域で動
作している。
is at a high level. When the drive signal VB is at a low level, the input signal V4 of the driver circuit 1 is at a low level. In addition, the transistor T of each current mirror circuit 3゜4
r, ~Tr< operates in an unsaturated region in order to perform high-speed operation.

ダイオードD1はトランジスタTr2がオフしたときに
、トランジスタTr、zのコレクタ・エミッタ間の浮遊
容量成分Csに充電された蓄精電荷を放出するバイパス
経路を形成して、トランジスタTr。
When the transistor Tr2 is turned off, the diode D1 forms a bypass path for discharging the stored charge stored in the stray capacitance component Cs between the collector and emitter of the transistors Tr and z.

のベース・エミッタ間逆電圧を低減するために設けられ
ている。
This is provided to reduce the reverse voltage between the base and emitter of the

この従来例では、トランスや、フォトカプラ等の絶縁素
子を用いないで、発振回路5とは異電位側のドライバ回
路1に、ドライブ信号VBに同期した入力信号V、を伝
達することができ、制御回路のIC化に適した構成とな
っている。しかしながら、この従来例にあっては、ドラ
イブ信号V日が低レベルであるときに、素子電圧■、が
上昇すると、コンデンサC2及びカレントミラー回路4
における一方のトランジスタTr+を介して、トランジ
スタTr2の容量成分Csへの充電電流が流れて、これ
が信号伝達電流I8のような作用をなし、誤動作を生じ
ることがあった。
In this conventional example, the input signal V synchronized with the drive signal VB can be transmitted to the driver circuit 1 at a different potential from the oscillation circuit 5 without using an insulating element such as a transformer or a photocoupler. The configuration is suitable for IC implementation of the control circuit. However, in this conventional example, when the drive signal V is at a low level and the element voltage increases, the capacitor C2 and the current mirror circuit 4
A charging current flows to the capacitive component Cs of the transistor Tr2 through one transistor Tr+, and this acts like a signal transmission current I8, sometimes resulting in malfunction.

以下、第12図を参照しながら、この動作について説明
する。まず、時刻t。でドライブ信号VB(第12図(
b))が低レベルになると、カレントミラー回路3,4
の電流IB’、IB、I4(同図(c) 、 (d) 
This operation will be explained below with reference to FIG. First, time t. and drive signal VB (Fig. 12 (
b)) becomes low level, the current mirror circuits 3, 4
The currents IB', IB, I4 ((c), (d) in the same figure)
.

(e))が流れなくなり、ドライバ回路1の入力信号V
 < (同図(f))が低レベル、ドライバ回路1の出
力信号V + (同図(h))が低レベルとなり、スイ
ッチング素子SW、はオフする。このとき、素子電圧v
、。
(e)) no longer flows, and the input signal V of driver circuit 1
< ((f) in the same figure) is at a low level, the output signal V + of the driver circuit 1 ((h) in the same figure) is at a low level, and the switching element SW is turned off. At this time, the element voltage v
,.

VS(同図(i ) 、 (j))ハスイツチング素子
SW、、SW2の容量成分Cs 、 C=によって傾斜
的に変化し、その電流は時刻t、以降は負荷回路の共振
作用によって負方向の電流L(同図(1))となって流
れ、時刻t2以降は、ドライブ信号VA(同図(a))
が高レベルとなることによりスイッチング素子SW2が
オンして、正方向に流れる。素子電圧■、の低下に伴い
、カレントミラー回路3のトランジスタTr2の浮遊容
量Csの充電電圧VS(同図(k))も同期して低下し
、この容量成分Csからの電荷の放電は、ダイオードD
1及びコンデンサC2を介して行われる0時刻t、にお
いて、ドライブ信号vAが低レベルとなると、ドライバ
回路2の出力信号V2(同図(g))が低レベルとなり
、スイッチング素子SW2がオフし、負荷回路の共振作
用によって素子電圧V、は上昇して行く。このとき、容
量成分Csがカレントミラー回路4を通じて充電され、
その充電電圧v6も上昇していく、ここで、カレントミ
ラー回路4から容量成分C3への充電電流は、ドライブ
信号V日による信号伝達電流■Bと同じ経路に流れるこ
とになるので、出力電流I4が流れて、ドライバ回路1
への入力信号V、のレベルが上昇し、時刻t、でドライ
バ回路1の出力信号V、が高レベルとなる。故にスイッ
チング素子SW1はオンとなるが、この時点では素子電
圧V、、V5は変化している途中であるため、容量成分
C、、C、の急速な充放電が行われる。この電流は波高
値の高いもので、スイッチング損失となり、時にはスイ
ッチング素子sw、、sw2の破壊や雑音の発生原因と
なったりする6時刻t、以降はドライブ信号VBが高レ
ベルとなるので、スイッチング素子SW1はオンし続け
、電流■l(第12図(m))が正方向に流れる0時刻
t6でドライブ信号VBが低レベルとなり、再びスイッ
チング素子SW1がオフして、以下、この繰り返しで負
荷回路に高周波電力を供給するものである。
VS ((i), (j) in the same figure) changes in a gradient manner depending on the capacitance components Cs, C= of the switching elements SW, SW2, and the current changes at time t, and after that, the current in the negative direction due to the resonance effect of the load circuit. L ((1) in the same figure), and after time t2, the drive signal VA ((a) in the same figure)
When the voltage becomes high level, the switching element SW2 is turned on, and the current flows in the positive direction. As the element voltage ■ decreases, the charging voltage VS of the stray capacitance Cs of the transistor Tr2 of the current mirror circuit 3 (Fig. D
1 and capacitor C2, when the drive signal vA becomes a low level, the output signal V2 of the driver circuit 2 (FIG. 1(g)) becomes a low level, and the switching element SW2 is turned off. The element voltage V increases due to the resonance effect of the load circuit. At this time, the capacitive component Cs is charged through the current mirror circuit 4,
The charging voltage v6 also rises.Here, the charging current from the current mirror circuit 4 to the capacitive component C3 flows through the same path as the signal transmission current B due to the drive signal V, so the output current I4 flows, driver circuit 1
The level of the input signal V, to the driver circuit 1 increases, and the output signal V, of the driver circuit 1 becomes high level at time t. Therefore, the switching element SW1 is turned on, but since the element voltages V, V5 are still changing at this point, the capacitance components C, C, are rapidly charged and discharged. This current has a high peak value and causes a switching loss, sometimes causing destruction of the switching elements sw, sw2 and generation of noise.After time 6 t, the drive signal VB becomes high level, so the switching element SW1 continues to be on, and at time t6, when the current ■l (Fig. 12 (m)) flows in the positive direction, the drive signal VB becomes low level, and the switching element SW1 is turned off again. It supplies high-frequency power to the

以上の説明から分かるように、この従来例にあっては、
ドライブ信号v6が低レベルであっても、素子電圧■、
の上昇によって容量成分Csへの充電電流が流れて、こ
れが恰も信号伝達電流1.のように作用するために、ス
イッチング素子SW1がオンしてしまうという問題があ
り、信頼性の改善が望まれていた。
As can be seen from the above explanation, in this conventional example,
Even if the drive signal v6 is at a low level, the element voltage ■,
As a result of the rise in , a charging current flows to the capacitive component Cs, and this becomes the signal transmission current 1. There is a problem in that the switching element SW1 is turned on due to the operation as shown in FIG.

(発明の目的) 本発明は上述のような点に鑑みてなされたものであり、
その目的とする゛ところは、信号伝達回路の容量成分へ
の充電電流が恰も信号伝達電流のように作用することを
防止して、信頼性を向上せしめたインバータ装置を提供
することにある。
(Object of the invention) The present invention has been made in view of the above points, and
The object is to provide an inverter device that improves reliability by preventing charging current to a capacitive component of a signal transmission circuit from acting like a signal transmission current.

(発明の開示) 本発明に係るインバータ装置の構成を、第1図実施例に
ついて説明すると、直流電源■に第1及び第2のスイッ
チング素子sw、、sw、の直列回路を接続し、第1及
び第2のスイッチング素子SW、、SW2にてスイッチ
ングされた出力により交流駆動される負荷回路と備え、
第1のスイッチング素子SW1をオン・オフさせる第1
のドライブ信号VBと、第2のスイッチング素子SW2
を第1のスイッチング素子SW、と同時にはオンしない
ようにオン・オフさせる第2のドライブ信号vAとを発
生する発振回路5を、第2のスイッチング素子SW2と
同電位側に備え、発振回路5がら第1のスイッチング素
子SWIに第1のドライブ信号VBを絶縁素子を介さず
に電流信号1.として伝達する信号伝達回路(カレント
ミラー回路3.4)を備えて成るインバータ装置におい
て、信号伝達回路の容量成分Csへの充電電流が第1の
スイッチング素子SW、に伝達されないようにインピー
ダンス素子(コンデンサC5及び抵抗Ra)を設けたこ
とを特徴とするものである。
(Disclosure of the Invention) The configuration of the inverter device according to the present invention will be explained with reference to the embodiment shown in FIG. and a load circuit that is AC driven by the output switched by the second switching element SW, SW2,
A first switch that turns on and off the first switching element SW1.
drive signal VB and the second switching element SW2
The oscillation circuit 5 is provided on the same potential side as the second switching element SW2, and generates a second drive signal vA that turns on and off so as not to turn on and off at the same time as the first switching element SW. The first drive signal VB is applied to the first switching element SWI while the current signal 1. In an inverter device comprising a signal transmission circuit (current mirror circuit 3.4) that transmits signals as a signal, an impedance element (capacitor C5 and a resistor Ra) are provided.

本発明にあっては、このように、信号伝達回路の容量成
分Csへの充電電流が第1のスイッチング素子SW、に
伝達されないようにインピーダンス素子を設けたので、
信号伝達回路の容量成分Csへの充電電流が恰も信号伝
達電流のように作用することを防止して、信頼性を向上
せしめることができるものである。
In the present invention, as described above, since the impedance element is provided so that the charging current to the capacitive component Cs of the signal transmission circuit is not transmitted to the first switching element SW,
This prevents the charging current to the capacitive component Cs of the signal transmission circuit from acting like a signal transmission current, thereby improving reliability.

以下、本発明の実施例について説明する。なお、実施例
回路において、従来例回路と同一の機能を有する部分に
は同一の符号を付して重複する説明は省略する。
Examples of the present invention will be described below. In the example circuit, parts having the same functions as those of the conventional example circuit are given the same reference numerals, and redundant explanation will be omitted.

大110− 第1図は本発明の一実施例の回路図であり、第2図はそ
の動作波形図である。本実施例にあっては、第11図従
来例において、信号伝達回路の容量成分Csに充電され
る電流が第1のスイッチング素子SWIに伝達されない
ようにバイパスするインピーダンス素子として、コンデ
ンサc5を設けると共に、容量成分Csに充電される電
流が信号伝達電流IBの経路に流れにくいようにするた
めのインピーダンス素子として、抵抗Raを設けたもの
である。
Large 110- FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is an operating waveform diagram thereof. In this embodiment, in the conventional example shown in FIG. 11, a capacitor c5 is provided as an impedance element for bypassing so that the current charged in the capacitance component Cs of the signal transmission circuit is not transmitted to the first switching element SWI. , a resistor Ra is provided as an impedance element to prevent the current charging the capacitive component Cs from flowing into the path of the signal transmission current IB.

以下、その動作について第2図を参照しながら説明する
0時刻[。において、ドライブ信号V日(第2図(b)
)が低レベルになると、電流■8°、IB、I4(同図
(c) 、 (d) 、 (e) )が流れなくなり、
ドライバ回路1への入力信号V 4 (同m (g) 
)が低レベルとなり、ドライバ回路1の出力信号V +
 (同図(i))が低レベルとなって、スイッチング素
子SW1がオフする。
The operation will be described below with reference to FIG. 2 at time 0 [. , the drive signal V (Fig. 2(b)
) becomes a low level, currents ■8°, IB, and I4 ((c), (d), and (e) in the same figure) stop flowing.
Input signal V 4 to driver circuit 1 (same m (g)
) becomes low level, and the output signal of driver circuit 1 V +
((i) in the same figure) becomes a low level, and the switching element SW1 is turned off.

スイッチング素子SW+、SW2の容量成分C3、C4
によって素子電圧V3(同図(j))は傾斜的に減少す
る。また、容量成分Csの蓄積電荷は、抵抗Raが存在
するなめにダイオードD1を通る経路で(よ放−電しに
くいので、コンデンサC5を通じて放電する。これによ
り容量成分Csの充電電圧vg(同図(k))が低下し
ていく、負荷回路に流れていた電流はLC成分の共振作
用によって流れ続けようとし、時刻1+以降はスイッチ
ング素子SW2を負方向に流れる。時刻t2以降はドラ
イブ信号VA(同図(a))が高レベルとなり、ドライ
バ回路2の出力信号V2(同図(h))が高レベルとな
って、スイッチング素子SW2がオンされて、電流I2
(同図(1))が正方向に流れる。時刻t、でドライブ
信号vAが低レベルになると、素子電圧V、及び充電電
圧V6は傾斜的に増加していく、負荷回路に流れていた
電流は共振作用により流れ続けようとし、時刻L4以降
はスイッチング素子SW1を負方向に流れ、このとき、
充電電圧■6.素子電圧■、は増加中である。
Capacitive components C3 and C4 of switching elements SW+ and SW2
Accordingly, the element voltage V3 ((j) in the same figure) decreases in a gradient manner. In addition, the accumulated charge of the capacitive component Cs is discharged through the capacitor C5 through a path passing through the diode D1 where the resistor Ra exists (because it is difficult to discharge).This causes the charging voltage vg of the capacitive component Cs ( (k)) decreases, the current flowing in the load circuit tries to continue flowing due to the resonance effect of the LC component, and after time 1+ flows through switching element SW2 in the negative direction.After time t2, drive signal VA( (a) in the same figure becomes a high level, the output signal V2 of the driver circuit 2 ((h) in the same figure) becomes a high level, the switching element SW2 is turned on, and the current I2
((1) in the same figure) flows in the forward direction. When the drive signal vA becomes low level at time t, the element voltage V and the charging voltage V6 increase in a gradient manner.The current flowing in the load circuit tries to continue flowing due to the resonance effect, and after time L4, The current flows through the switching element SW1 in the negative direction, and at this time,
Charging voltage ■6. The element voltage ■ is increasing.

容量成分Csの充電電圧V6が上昇するのに要する充電
電流は、抵抗Raが存在するためにトランジスタT r
、 、 T r、を通ることなく、バイパス用のコンデ
ンサC6の電流j cs (同図(f))として流れる
The charging current required for the charging voltage V6 of the capacitive component Cs to rise is due to the presence of the resistor Ra.
, , T r , and flows as a current j cs (FIG. 6(f)) of the bypass capacitor C6.

このため、信号伝達電流IBには、容量成分Csの充電
による不必要な信号は加算されず、ドライバ回路1の出
力信号V1が高レベルとなることはない。このように、
本実施例では、抵抗Raを挿入することによって、容量
成分Csの充電電流がカレントミラー回路4に流れない
ようにすると共に、前記充電電流をコンデンサC6を介
してバイパスさせることにより、前記充電電流によって
スイッチング素子SWIがオンしないようにしたもので
ある。
Therefore, an unnecessary signal due to charging of the capacitive component Cs is not added to the signal transmission current IB, and the output signal V1 of the driver circuit 1 does not become high level. in this way,
In this embodiment, by inserting a resistor Ra, the charging current of the capacitive component Cs is prevented from flowing into the current mirror circuit 4, and by bypassing the charging current via the capacitor C6, the charging current is This is to prevent the switching element SWI from turning on.

時刻t、以降はドライブ信号■8が高レベルとなり、電
流In’、Ie、I、が流れて、ドライバ回路1の入力
信号■、が高レベルとなり、その出力信号■、も高レベ
ルとなって、スイッチング素子SWlがオンされて、電
流I、(同図(m))が正方向に流れる。時刻t6で再
びドライブ信号VBが低レベルとなり、以下、この繰り
返しで負荷Zに電力を供給するものである。
After time t, the drive signal ■8 becomes high level, currents In', Ie, and I flow, the input signal ■ of the driver circuit 1 becomes high level, and its output signal ■ becomes high level. , the switching element SWl is turned on, and the current I, ((m) in the figure) flows in the positive direction. At time t6, the drive signal VB becomes low level again, and thereafter, power is supplied to the load Z by repeating this process.

なお、抵抗Raの代わりにチョークコイルなどのインピ
ーダンス素子を用いても良く、また、ノ〈イバス用のイ
ンピーダンス素子(コンデンサCS)に比べて、カレン
トミラー回路4のインピーダンスが非常に高い場合には
、抵抗Raを省略しても良い。
Note that an impedance element such as a choke coil may be used instead of the resistor Ra, and if the impedance of the current mirror circuit 4 is very high compared to the impedance element (capacitor CS) for the noi bus, The resistor Ra may be omitted.

見は銖よ 第3図(a)は本発明の第2実施例の要部回路図である
。本実施例にあっては、ダイオードD、の接続位置を変
更し、ダイオードD、の接合容量Cjをバイパス用のイ
ンピーダンスとして利用したものである。また、第3図
(b)は本実施例の一変形例の要部回路図であり、コン
デンサC9をダイオードD1と並列に接続し、バイパス
用のインピーダンスを更に小さくしたものである。
3(a) is a circuit diagram of a main part of a second embodiment of the present invention. In this embodiment, the connection position of the diode D is changed and the junction capacitance Cj of the diode D is used as a bypass impedance. FIG. 3(b) is a circuit diagram of a main part of a modified example of this embodiment, in which a capacitor C9 is connected in parallel with a diode D1 to further reduce the bypass impedance.

火焦1 第4図は本発明の第3実施例の要部回路図である。本実
施例にあっては、容量成分Csへの充電電流を直流電源
Vに接続された充電用の抵抗Rbを介して供給するよう
にしたものであ−る。なお、抵抗Rbに代えて、コンデ
ンサやチョークコイルを用いても良い。
Scorch 1 FIG. 4 is a circuit diagram of a main part of a third embodiment of the present invention. In this embodiment, the charging current to the capacitive component Cs is supplied through a charging resistor Rb connected to a DC power supply V. Note that a capacitor or a choke coil may be used instead of the resistor Rb.

火1漣支 第5図は本発明の第4実施例の回路図である。fire 1 renshi FIG. 5 is a circuit diagram of a fourth embodiment of the present invention.

本実施例にあっては、カレントミラー回路3におけるト
ランジスタTr、の容量成分Csと並列に、電圧変動抑
制用のコンデンサC1lを接続したものである。第6図
は本実施例の動作波形図である。
In this embodiment, a capacitor C1l for suppressing voltage fluctuation is connected in parallel with the capacitance component Cs of the transistor Tr in the current mirror circuit 3. FIG. 6 is an operational waveform diagram of this embodiment.

時刻t。−、−tlで素子電圧V3(第6図(h))が
低下しても、容量成分Cs及びコンデンサC11の充電
電圧v・6(同図(i))はほとんど低下しない。した
がって、時刻t2〜L、で素子電圧V、が上昇して行っ
ても、容量成分Cs及びコンデンサC8の充電電圧■6
は元々高いので、はとんど充電電流が流れず、ドライバ
回路1の入力信号■、に不必要な信号が発生することは
なくなるものである。
Time t. Even if the element voltage V3 (FIG. 6(h)) decreases at - and -tl, the capacitance component Cs and the charging voltage v·6 of the capacitor C11 (FIG. 6(i)) hardly decrease. Therefore, even if the element voltage V increases from time t2 to time tL, the charging voltage of the capacitance component Cs and the capacitor C8 ■6
Since is originally high, charging current hardly flows, and unnecessary signals are not generated in the input signals (2) and (2) of the driver circuit 1.

X蓋]」− 第7図は本発明の第5実施例の回路図である。X Lid]”- FIG. 7 is a circuit diagram of a fifth embodiment of the present invention.

本実施例にあっては、カレントミラー回路3と4の間の
信号伝達経路に、逆流阻止用のダイオードD2を挿入し
たものであり、これによって、容量成分Cs及びコンデ
ンサC8の蓄積電荷が、素子電圧■3の低下時において
も、減少しにくいようにしたものである。第8図は本実
施例の動作波形図である。時刻し。〜t、で素子電圧V
3(同図(h))が低下しても、容量成分Cs及びコン
デンサC3の充電電圧V 6 (第8図(i))はほと
んど低下しない。したがって、時刻t2〜t3で素子電
圧■3が上昇しても、容量成分Cs及びコンデンサC8
の充電電圧V6は元々高いので、はとんど充電電流が流
れず、実施例4と同様の効果がある。
In this embodiment, a diode D2 for blocking reverse flow is inserted in the signal transmission path between the current mirror circuits 3 and 4, so that the capacitance component Cs and the accumulated charge in the capacitor C8 are transferred to the element. It is designed so that it does not easily decrease even when the voltage (3) decreases. FIG. 8 is an operational waveform diagram of this embodiment. Time. ~t, the element voltage V
3 (FIG. 8(h)) decreases, the capacitance component Cs and the charging voltage V 6 of the capacitor C3 (FIG. 8(i)) hardly decrease. Therefore, even if the element voltage (3) increases between times t2 and t3, the capacitance component Cs and the capacitor C8
Since the charging voltage V6 is originally high, the charging current hardly flows, and the same effect as in the fourth embodiment is obtained.

丈井例6 第9図は本発明の第6実施例の要部回路図である。本実
施例にあっては、容量成分Csの蓄積電荷の減少を防止
するためのインピーダンス素子として、第7図のコンデ
ンサC8に代えて抵抗Rhを用いたものである。この抵
抗Rbは、容量成分Csを直流電源Vにより充電し続け
るためのインピーダンス素子として作用し、このため、
素子電圧V3が減少しても充電電圧■6はほとんど減少
しない。
Takei Example 6 FIG. 9 is a circuit diagram of a main part of a sixth embodiment of the present invention. In this embodiment, a resistor Rh is used in place of the capacitor C8 in FIG. 7 as an impedance element for preventing a decrease in the accumulated charge of the capacitive component Cs. This resistor Rb acts as an impedance element to continue charging the capacitance component Cs by the DC power supply V, and therefore,
Even if the element voltage V3 decreases, the charging voltage (6) hardly decreases.

したがって、その後、素子電圧■、が上昇しても、容量
成分Csへの充電電流はほとんど流れない。
Therefore, even if the element voltage (2) increases thereafter, almost no charging current flows to the capacitive component Cs.

なお、容量成分Csを充電し続けるためのインピーダン
ス素子は、抵抗Rbに限らず、コンデンサでも良いし、
チョークコイルでも良い。
Note that the impedance element for continuing to charge the capacitive component Cs is not limited to the resistor Rb, but may also be a capacitor,
A choke coil may also be used.

上記各実施例においては、信号伝達回路として不飽和領
域で動作するカレントミラー回路3.4を用いた構成と
なっているが、第10図に示すようなトランジスタT 
r 2. T r、による飽和型のスイッチング回路を
用いる場合にも、本発明を適用することができる。第1
0図に示す信号伝達回路にあっては、トランジスタTr
<は抵抗R7,Rsを直列に接続されて、コンデンサC
2(図示せず)の両端に接続されている。トランジスタ
Tr、のベース・エミ・ツタ間には、抵抗R6が接続さ
れている。トランジスタTr4のベースは抵抗R5を介
して、トランジスタTr2のコレクタに接続されている
。ドライブ信号V日が高レベルのときには、抵抗R4を
介してトランジスタTr2にベース電流が流れて、1・
ランジスタTr2がオンする。このとき、抵抗R6を介
して電流が流れ、抵抗R6に生じる電圧により、トラン
ジスタTr4がオンし、抵抗R? 、 Rsに電流が流
れ、抵抗Rt 、 R3の接続点に信号■4が生じて、
ドライバ回路1(図示せず)に高レベルの信号が入力さ
れる。ドライブ信号VBが低レベルのときには、ドライ
バ回路1に低レベルの信号が入力される。このような信
号伝達回路においても、トランジスタTr2がオフした
ときに、そのコレクタ・エミッタ間の容量成分Csへの
充電電流による誤動作が生じるので、本発明を適用する
意義がある。
In each of the above embodiments, a current mirror circuit 3.4 operating in an unsaturated region is used as a signal transmission circuit, but a transistor T as shown in FIG.
r2. The present invention can also be applied to a case where a saturation type switching circuit using T r is used. 1st
In the signal transmission circuit shown in Figure 0, the transistor Tr
< is connected in series with resistors R7 and Rs, and capacitor C
2 (not shown). A resistor R6 is connected between the base, emitter, and ivy of the transistor Tr. The base of the transistor Tr4 is connected to the collector of the transistor Tr2 via a resistor R5. When the drive signal V is at a high level, a base current flows to the transistor Tr2 via the resistor R4, and 1.
Transistor Tr2 is turned on. At this time, a current flows through the resistor R6, and the voltage generated across the resistor R6 turns on the transistor Tr4, and the resistor R? , a current flows through Rs, and a signal ■4 is generated at the connection point of resistors Rt and R3,
A high level signal is input to a driver circuit 1 (not shown). When the drive signal VB is at a low level, a low level signal is input to the driver circuit 1. Even in such a signal transmission circuit, when the transistor Tr2 is turned off, a malfunction occurs due to the charging current to the capacitance component Cs between its collector and emitter, so it is meaningful to apply the present invention.

なお、フルブリッジ構成のインバータ装置、つまり、第
3及び第4のスイッチング素子の直列回路を直流電源V
と並列に接続し、負荷回路を第1及び第2のスイッチン
グ素子の接続点と第3及び第4のスイッチング素子の接
続点との間に接続し、互いに対角方向のスイッチング素
子を同時にオン・オフし、負荷回路に交番する電流を供
給するようにしたインバータ装置においても、本発明を
適用することができる。
Note that the inverter device with a full bridge configuration, that is, the series circuit of the third and fourth switching elements is connected to the DC power supply V.
and a load circuit is connected between the connection point of the first and second switching elements and the connection point of the third and fourth switching elements, and the diagonal switching elements are turned on and off at the same time. The present invention can also be applied to an inverter device that is turned off and supplies alternating current to a load circuit.

(発明の効果) 本発明は上述のように、直列接続された第1及び第2の
スイッチング素子を有し、第2のスイッチング素子と同
電位の発振回路から電位の異なる第1のスイッチング素
子へ絶縁素子を介さずに信号イモ達を行うようにしたイ
ンバータ装置において、信号伝達回路の容量成分への充
電電流が第1のスイッチング素子へ伝達されないように
インピーダンス素子を設けたので、スイッチング素子の
両端電圧の変化時に不必要なスイッチング素子電流が流
れることを防止でき、信頼性の向上を図れるという効果
がある。
(Effects of the Invention) As described above, the present invention has first and second switching elements connected in series, and from an oscillation circuit having the same potential as the second switching element to the first switching element having a different potential. In an inverter device that performs signal transfer without going through an insulating element, an impedance element is provided to prevent the charging current to the capacitive component of the signal transmission circuit from being transmitted to the first switching element, so that the impedance element is provided at both ends of the switching element. This has the effect of preventing unnecessary switching element current from flowing when the voltage changes, and improving reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の回路図、第2図は同上の動
作波形図、第3図(a)は本発明の第2実施例の要部回
路図、同図(b)は同上の一変形例の要部回路図、第4
図は本発明の第3実施例の要部回路図、第5図は本発明
の第4実施例の回路図、第6図は同上の動作波形図、第
7図は本発明の第5実施例の回路図、第8図は同上の動
作波形図、第9図は本発明の第6実施例の要部回路図、
第10図は本発明に用いる他の信号伝達回路の回路図、
第11図は従来例の回路図、第12図は同上の動作波形
図である。 ■は直流電源、SW+、SW2はスイッチング素子、3
,4はカレントミラー回路、5は発振回路、vA、vB
はドライブ信号、Ra、’Rbは抵抗、csは容量成分
、Cs 、 Ceはコンデンサである。
FIG. 1 is a circuit diagram of an embodiment of the present invention, FIG. 2 is an operation waveform diagram of the same as above, FIG. 3(a) is a main part circuit diagram of a second embodiment of the present invention, and FIG. Main part circuit diagram of a modified example of the above, No. 4
The figure is a circuit diagram of a main part of a third embodiment of the present invention, FIG. 5 is a circuit diagram of a fourth embodiment of the present invention, FIG. 6 is an operation waveform diagram of the same as above, and FIG. Example circuit diagram, FIG. 8 is an operation waveform diagram of the same as above, FIG. 9 is a main part circuit diagram of the sixth embodiment of the present invention,
FIG. 10 is a circuit diagram of another signal transmission circuit used in the present invention,
FIG. 11 is a circuit diagram of a conventional example, and FIG. 12 is an operation waveform diagram of the same. ■ is a DC power supply, SW+, SW2 are switching elements, 3
, 4 is a current mirror circuit, 5 is an oscillation circuit, vA, vB
is a drive signal, Ra and 'Rb are resistances, cs is a capacitance component, and Cs and Ce are capacitors.

Claims (4)

【特許請求の範囲】[Claims] (1)直流電源に第1及び第2のスイッチング素子の直
列回路を接続し、第1及び第2のスイッチング素子にて
スイッチングされた出力により交流駆動される負荷回路
を備え、第1のスイッチング素子をオン・オフさせる第
1の信号と、第2のスイッチング素子を第1のスイッチ
ング素子と同時にはオンしないようにオン・オフさせる
第2の信号とを発生する発振回路を、第2のスイッチン
グ素子と同電位側に備え、発振回路から第1のスイッチ
ング素子に第1の信号を絶縁素子を介さずに電流信号と
して伝達する信号伝達回路を備えて成るインバータ装置
において、信号伝達回路の容量成分への充電電流が第1
のスイッチング素子に伝達されないようにインピーダン
ス素子を設けたことを特徴とするインバータ装置。
(1) A series circuit of first and second switching elements is connected to a DC power source, and a load circuit is driven by AC by the outputs switched by the first and second switching elements, and the first switching element An oscillation circuit that generates a first signal that turns on and off the second switching element and a second signal that turns on and off the second switching element such that it does not turn on and off at the same time as the first switching element. In an inverter device comprising a signal transmission circuit which is provided on the same potential side as the oscillation circuit and which transmits a first signal from the oscillation circuit to the first switching element as a current signal without going through an insulating element, the capacitance component of the signal transmission circuit The charging current is the first
An inverter device characterized in that an impedance element is provided to prevent transmission to the switching element.
(2)インピーダンス素子は、信号伝達回路の容量成分
に充電される電流が第1のスイッチング素子に伝達され
ないようにバイパスするコンデンサを含むことを特徴と
する特許請求の範囲第1項記載のインバータ装置。
(2) The inverter device according to claim 1, wherein the impedance element includes a capacitor that bypasses the current charged in the capacitance component of the signal transmission circuit from being transmitted to the first switching element. .
(3)インピーダンス素子は、信号伝達回路の容量成分
に並列接続された電圧変動抑制用のコンデンサを含むこ
とを特徴とする特許請求の範囲第1項記載のインバータ
装置。
(3) The inverter device according to claim 1, wherein the impedance element includes a voltage fluctuation suppressing capacitor connected in parallel to a capacitance component of the signal transmission circuit.
(4)インピーダンス素子は、信号伝達回路の容量成分
に充電された電荷の放電を阻止するダイオードを含むこ
とを特徴とする特許請求の範囲第1項記載のインバータ
装置。
(4) The inverter device according to claim 1, wherein the impedance element includes a diode that prevents discharge of electric charge stored in a capacitive component of the signal transmission circuit.
JP62316935A 1987-12-15 1987-12-15 Inverter device Expired - Lifetime JP2740174B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62316935A JP2740174B2 (en) 1987-12-15 1987-12-15 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62316935A JP2740174B2 (en) 1987-12-15 1987-12-15 Inverter device

Publications (2)

Publication Number Publication Date
JPH01160375A true JPH01160375A (en) 1989-06-23
JP2740174B2 JP2740174B2 (en) 1998-04-15

Family

ID=18082573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62316935A Expired - Lifetime JP2740174B2 (en) 1987-12-15 1987-12-15 Inverter device

Country Status (1)

Country Link
JP (1) JP2740174B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51108237A (en) * 1975-03-19 1976-09-25 Hitachi Ltd
JPS6172089U (en) * 1984-10-15 1986-05-16

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51108237A (en) * 1975-03-19 1976-09-25 Hitachi Ltd
JPS6172089U (en) * 1984-10-15 1986-05-16

Also Published As

Publication number Publication date
JP2740174B2 (en) 1998-04-15

Similar Documents

Publication Publication Date Title
JP4651824B2 (en) Method and apparatus for converting DC voltage to AC voltage
US4356416A (en) Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same
JPH0465632B2 (en)
US20060126253A1 (en) Inverter circuit
US6016259A (en) Power supply circuit
US6900601B2 (en) Control circuit of two current unidirectional switches
JP3689130B2 (en) Driver circuit
US6377107B1 (en) Fast turn-off circuit arrangement
JPH01160375A (en) Inverter device
JP2870945B2 (en) Induction heating cooker
US6969975B2 (en) Circuit arrangement for power factor correction
JPH01160376A (en) Inverter device
US6894575B2 (en) High-voltage oscillator having a fast response time
JP2688411B2 (en) Inverter device
JPH0713435Y2 (en) Inverter device
JP2774112B2 (en) Inverter device
JPH08251914A (en) Step-up power supply
JPH03245727A (en) Snubber circuit
US7057355B2 (en) Drive circuit for operating at least one lamp in an associated load circuit
JPS6273595A (en) Inverter
US5155381A (en) Capacitive load driver with binary output
JPS5951417A (en) Switch for induction load
US20020101182A1 (en) Electronic circuit for the gradual start-up of electric loads, particularly halogen lamps
JP2634807B2 (en) Inverter device
JP3288544B2 (en) Resonant power conversion circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term