JP7383989B2 - power converter - Google Patents
power converter Download PDFInfo
- Publication number
- JP7383989B2 JP7383989B2 JP2019205767A JP2019205767A JP7383989B2 JP 7383989 B2 JP7383989 B2 JP 7383989B2 JP 2019205767 A JP2019205767 A JP 2019205767A JP 2019205767 A JP2019205767 A JP 2019205767A JP 7383989 B2 JP7383989 B2 JP 7383989B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- voltage
- arm
- phase
- cir
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 189
- 239000003990 capacitor Substances 0.000 claims description 165
- 239000004065 semiconductor Substances 0.000 claims description 128
- 238000001514 detection method Methods 0.000 claims description 38
- 238000010586 diagram Methods 0.000 description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 230000001629 suppression Effects 0.000 description 9
- 230000007935 neutral effect Effects 0.000 description 7
- 230000010349 pulsation Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000009466 transformation Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、有効電力及び無効電力の少なくとも一方を供給する電力変換装置に関する。 The present invention relates to a power conversion device that supplies at least one of active power and reactive power.
電力系統の品質維持のため、無効電力を補償する電力変換装置が運用されている。このような電力変換装置の大容量化が望まれている。自己消弧形の半導体スイッチ素子を用いることによって小型化を図りつつ、大容量化を実現することができる電力変換方式として、モジュラーマルチレベルカスケード変換器の実用化が進められている（例えば、特許文献１及び２並びに非特許文献１）。
In order to maintain the quality of power systems, power converters that compensate for reactive power are used. It is desired to increase the capacity of such power conversion devices. Practical use of modular multilevel cascade converters is underway as a power conversion method that can achieve large capacity while reducing size by using self-extinguishing semiconductor switching elements (for example, patented
本発明の目的は、軽負荷状態や無負荷状態であっても安定して運転を継続することができる電力変換装置を提供することにある。 An object of the present invention is to provide a power conversion device that can continue to operate stably even in a light load state or a no-load state.
上記目的を達成するために、本発明の一態様による電力変換装置は、直列接続された第一電力変換回路セル及び第一コイルを有する第一アームと、前記第一コイルに直列接続された第二コイル及び前記第二コイルに直列接続された第二電力変換回路セルを有する第二アームとをそれぞれ有する複数のレグと、前記複数のレグの両端の間を接続して設けられた導電部材と、前記導電部材に流れる電流を調整して前記第一アームの電力と前記第二アームの電力との平衡が維持されるように制御する電力平衡化制御部とを備える。 In order to achieve the above object, a power conversion device according to one aspect of the present invention includes a first arm having a first power conversion circuit cell and a first coil connected in series, and a first arm having a first power conversion circuit cell and a first coil connected in series. a plurality of legs each having two coils and a second arm having a second power conversion circuit cell connected in series to the second coil; and a conductive member provided by connecting both ends of the plurality of legs. and a power balancing control unit that adjusts the current flowing through the conductive member to maintain a balance between the electric power of the first arm and the electric power of the second arm .
本発明の一態様によれば、軽負荷状態や無負荷状態であっても安定して運転を継続することができる。 According to one aspect of the present invention, stable operation can be continued even in a light load state or no load state.
〔第１実施形態〕
本発明の第１実施形態による電力変換装置について図１から図６を用いて説明する。本実施形態による電力変換装置について、電力系統向けの自励式静止形無効電力補償装置（（Ｓｔａｔｉｃ Ｖａｒ Ｃｏｍｐｅｎｓａｔｏｒ：ＳＴＡＴＣＯＭ）の用途を想定した場合の二重スターブリッジセル型（Ｄｏｕｂｌｅ Ｓｔａｒ Ｂｒｉｄｇｅ Ｃｅｌｌｓ：ＤＳＢＣ）の三相モジュラーマルチレベル変換器（以下、「モジュラーマルチレベル変換器」を「ＭＭＣＣ」と略記する場合がある）を例にとって説明する。
[First embodiment]
A power conversion device according to a first embodiment of the present invention will be described using FIGS. 1 to 6. The power conversion device according to the present embodiment is of a double star bridge cell type (DSBC) assuming the use of a self-excited static var compensator (STATCOM) for power grids. A three-phase modular multilevel converter (hereinafter, "modular multilevel converter" may be abbreviated as "MMCC") will be described as an example.
（電力制御システム）
本実施形態による電力変換装置が用いられる電力制御システムについて図１を用いて説明する。図１は、本実施形態による電力変換装置１が用いられる電力制御システムＰＳの概略構成を示す回路ブロック図である。
(power control system)
A power control system using the power converter according to this embodiment will be described using FIG. 1. FIG. 1 is a circuit block diagram showing a schematic configuration of a power control system PS in which a
図１に示すように、電力制御システムＰＳは、三相電力系統２と、三相電力系統２から供給される電力を電源として動作する負荷装置（不図示）と、三相電力系統２に連系する電力変換装置１とを備えている。三相電力系統２は、三相の交流電力を生成する三相交流電源２１と、三相交流電源２１で生成された電力が供給されるケーブル２２とを有している。三相交流電源２１は、Ｕ相の交流電力を供給するＵ相交流電源２１１と、Ｖ相交流電力を供給するＶ相交流電源２１２と、Ｗ相交流電力を供給するＷ相交流電源２１３とを有している。ケーブル２２は、Ｕ相交流電源で生成されたＵ相の交流電力が供給されるＵ相ケーブル２２１と、Ｖ相交流電源２１２で生成されたＶ相の交流電力が供給されるＶ相ケーブル２２２と、Ｗ相交流電源２１３で生成されたＷ相の交流電力が供給されるＷ相ケーブル２２３とを有している。
As shown in FIG. 1, the power control system PS includes a three-
（電力変換装置）
次に、電力制御システムＰＳに設けられた電力変換装置の構成について図１を用い説明する。
図１に示すように、本実施形態による電力変換装置１は、三相電力系統２に連系された主回路部３と、主回路部３を制御する制御装置５（詳細は後述する）とを備えている。主回路部３は、下アーム（第一アームの一例）３１Ｕｎ，３１Ｖｎ，３１Ｗｎ及び上アーム（第二アームの一例）３１Ｕｐ，３１Ｖｐ，３１Ｗｐを有するＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗ（複数のレグの一例）を備えている。このように、電力変換装置１は、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗを用いた三相電圧形電力変換器である。
(Power converter)
Next, the configuration of the power conversion device provided in the power control system PS will be explained using FIG. 1.
As shown in FIG. 1, the
Ｕ相レグ３１Ｕは、下アーム３１Ｕｎ及び上アーム３１Ｕｐを有している。Ｖ相レグ３１Ｖは、下アーム３１Ｖｎ及び上アーム３１Ｖｐを有している。Ｗ相レグ３１Ｗは、下アーム３１Ｗｎ及び上アーム３１Ｗｐを有している。Ｕ相レグ３１Ｕは、下アーム３１Ｕｎと上アームＵｐとの接続部に設けられた端子３１Ｕｔを介して三相電力系統２のＵ相ケーブル２２１に接続されている。Ｖ相レグ３１Ｖは、下アーム３１Ｖｎと上アームＶｐとの接続部に設けられた端子３１Ｖｔを介して三相電力系統２のＶ相ケーブル２２２に接続されている。Ｗ相レグ３１Ｗは、下アーム３１Ｗｎと上アームＷｐとの接続部に設けられた端子３１Ｗｔを介して三相電力系統２のＷ相ケーブル２２３に接続されている。
The U-phase
図１に示すように、Ｕ相レグ３１Ｕに設けられた下アーム３１Ｕｎは、直列接続された電力変換回路セル３１１Ｕｎ１，・・・，３１１Ｕｎｘ（第一電力変換回路セルの一例）及び交流リアクトル３１２Ｕｎ（第一コイルの一例）を有している。ここで、ｘは、下アーム３１Ｕｎに設けられた電力変換回路セルの個数を示している。Ｕ相レグ３１Ｕに設けられた上アーム３１Ｕｐは、直列接続された電力変換回路セル３１１Ｕｐ１，・・・，３１１Ｕｐｘ（第二電力変換回路セルの一例）及び交流リアクトル３１２Ｕｐ（第二コイルの一例）を有している。ここで、ｘは、上アーム３１Ｕｐに設けられた電力変換回路セルの個数を示している。
As shown in FIG. 1, the lower arm 31Un provided on the
Ｖ相レグ３１Ｖに設けられた下アーム３１Ｖｎは、直列接続された電力変換回路セル３１１Ｖｎ１，・・・，３１１Ｖｎｘ（第一電力変換回路セルの一例）及び交流リアクトル３１２Ｖｎ（第一コイルの一例）を有している。ここで、ｘは、下アーム３１Ｖｎに設けられた電力変換回路セルの個数を示している。Ｖ相レグ３１Ｖに設けられた上アーム３１Ｖｐは、直列接続された電力変換回路セル３１１Ｖｐ１，・・・，３１１Ｖｐｘ（第二電力変換回路セルの一例）及び交流リアクトル３１２Ｖｐ（第二コイルの一例）を有している。ここで、ｘは、上アーム３１Ｖｐに設けられた電力変換回路セルの個数を示している。
The lower arm 31Vn provided on the V-
Ｗ相レグ３１Ｗに設けられた下アーム３１Ｗｎは、直列接続された電力変換回路セル３１１Ｗｎ１，・・・，３１１Ｗｎｘ（第一電力変換回路セルの一例）及び交流リアクトル３１２Ｗｎ（第一コイルの一例）を有している。ここで、ｘは、下アーム３１Ｗｎに設けられた電力変換回路セルの個数を示している。Ｗ相レグ３１Ｗに設けられた上アーム３１Ｗｐは、直列接続された電力変換回路セル３１１Ｗｐ１，・・・，３１１Ｗｐｘ（第二電力変換回路セルの一例）及び交流リアクトル３１２Ｗｐ（第二コイルの一例）を有している。ここで、ｘは、上アーム３１Ｗｐに設けられた電力変換回路セルの個数を示している。
The lower arm 31Wn provided on the W-
図１に示すように、電力変換装置１に備えられた主回路部３は、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗの両端の間を接続して設けられた導電部材３２を有している。導電部材３２は、例えばＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗが同一の回路基板上に設けられている場合は、例えば当該回路基板上に形成された配線パターンで構成される。また、導電部材３２は、例えばＵ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗが異なる回路基板上に設けられている場合は、例えば当該回路基板の間を接続する配線ケーブルで構成される。
As shown in FIG. 1, the main circuit section 3 included in the
図１に示すように、Ｕ相レグ３１Ｕに設けられた下アーム３１Ｕｎにおいて、直列接続された電力変換回路セル３１１Ｕｎ１,・・・，３１１Ｕｎｘのうちの電力変換回路セル３１１Ｕｎ１が交流リアクトル３１２Ｕｎに接続されている。Ｕ相レグ３１Ｕに設けられた上アーム３１Ｕｐにおいて、直列接続された電力変換回路セル３１１Ｕｐ１,・・・，３１１Ｕｐｘのうちの電力変換回路セル３１１Ｕｐ１が交流リアクトル３１２Ｕｐに接続されている。交流リアクトル３１２Ｕｎ及び交流リアクトル３１２Ｕｐの接続部が端子３１Ｕｔに接続されている。交流リアクトル３１２Ｕｎ及び交流リアクトル３１２Ｕｐの接続部が端子３１Ｕｔを介して三相電力系統２のＵ相ケーブル２２１に接続されている。
As shown in FIG. 1, in the lower arm 31Un provided on the
下アーム３１Ｕｎに設けられた電力変換回路セル３１１Ｕｎｘ及び上アーム３１Ｕｐに設けられた電力変換回路セル３１１ＵｐがＵ相レグ３１Ｕの両端に配置されている。電力変換回路セル３１１Ｕｎｘは、電力変換回路セル（不図示）と接続されていない側の端部で導電部材３２に接続されている。電力変換回路セル３１１Ｕｐ１は、電力変換回路セル（不図示）と接続されていない側の端部で導電部材３２に接続されている。電力変換回路セル３１１Ｕｎｘ及び電力変換回路セル３１１Ｕｐ１は、導電部材３２を介して接続されている。
A power conversion circuit cell 311Unx provided on the lower arm 31Un and a power conversion circuit cell 311Up provided on the upper arm 31Up are arranged at both ends of the
図１に示すように、Ｖ相レグ３１Ｖに設けられた下アーム３１Ｖｎにおいて、直列接続された電力変換回路セル３１１Ｖｎ１,・・・，３１１Ｖｎｘのうちの電力変換回路セル３１１Ｖｎ１が交流リアクトル３１２Ｖｎに接続されている。Ｖ相レグ３１Ｖに設けられた上アーム３１Ｖｐにおいて、直列接続された電力変換回路セル３１１Ｖｐ１,・・・，３１１Ｖｐｘのうちの電力変換回路セル３１１Ｖｐ１が交流リアクトル３１２Ｖｐに接続されている。交流リアクトル３１２Ｖｎ及び交流リアクトル３１２Ｖｐの接続部が端子３１Ｖｔに接続されている。交流リアクトル３１２Ｖｎ及び交流リアクトル３１２Ｖｐの接続部が端子３１Ｖｔを介して三相電力系統２のＶ相ケーブル２２２に接続されている。
As shown in FIG. 1, in the lower arm 31Vn provided on the V-
下アーム３１Ｖｎに設けられた電力変換回路セル３１１Ｖｎｘ及び上アーム３１Ｖｐに設けられた電力変換回路セル３１１ＶｐがＶ相レグ３１Ｖの両端に配置されている。電力変換回路セル３１１Ｖｎｘは、電力変換回路セル（不図示）と接続されていない側の端部で導電部材３２に接続されている。電力変換回路セル３１１Ｖｐ１は、電力変換回路セル（不図示）と接続されていない側の端部で導電部材３２に接続されている。電力変換回路セル３１１Ｖｎｘ及び電力変換回路セル３１１Ｖｐ１は、導電部材３２を介して接続されている。
A power conversion circuit cell 311Vnx provided on the lower arm 31Vn and a power conversion circuit cell 311Vp provided on the upper arm 31Vp are arranged at both ends of the V-
図１に示すように、Ｗ相レグ３１Ｗに設けられた下アーム３１Ｗｎにおいて、直列接続された電力変換回路セル３１１Ｗｎ１,・・・，３１１Ｗｎｘのうちの電力変換回路セル３１１Ｗｎ１が交流リアクトル３１２Ｗｎに接続されている。Ｗ相レグ３１Ｗに設けられた上アーム３１Ｗｐにおいて、直列接続された電力変換回路セル３１１Ｗｐ１,・・・，３１１Ｗｐｘのうちの電力変換回路セル３１１Ｗｐ１が交流リアクトル３１２Ｗｐに接続されている。交流リアクトル３１２Ｗｎ及び交流リアクトル３１２Ｗｐの接続部が端子３１Ｗｔに接続されている。交流リアクトル３１２Ｗｎ及び交流リアクトル３１２Ｗｐの接続部が端子３１Ｗｔを介して三相電力系統２のＷ相ケーブル２２３に接続されている。
As shown in FIG. 1, in the lower arm 31Wn provided on the W-
下アーム３１Ｗｎに設けられた電力変換回路セル３１１Ｗｎｘ及び上アーム３１Ｗｐに設けられた電力変換回路セル３１１ＷｐがＷ相レグ３１Ｗの両端に配置されている。電力変換回路セル３１１Ｗｎｘは、電力変換回路セル（不図示）と接続されていない側の端部で導電部材３２に接続されている。電力変換回路セル３１１Ｗｐ１は、電力変換回路セル（不図示）と接続されていない側の端部で導電部材３２に接続されている。電力変換回路セル３１１Ｗｎｘ及び電力変換回路セル３１１Ｗｐ１は、導電部材３２を介して接続されている。
A power conversion circuit cell 311Wnx provided on the lower arm 31Wn and a power conversion circuit cell 311Wp provided on the upper arm 31Wp are arranged at both ends of the W-
下アーム３１Ｕｎ、下アーム３１Ｖｎ及び下アーム３１Ｗｎは、スター結線（Ｙ結線）され、上アーム３１Ｕｐ、上アーム３１Ｕｐ及び上アーム３１Ｗｐは、スター結線（Ｙ結線）されている。このため、主回路部３は、ダブルスター結線構造を有している。導電部材３２は、下アーム３１Ｕｎ、下アーム３１Ｖｎ及び下アーム３１Ｗｎの中性点と、上アーム３１Ｕｐ、上アーム３１Ｖｐ及び上アーム３１Ｗｐの中性点とを接続している。
The lower arm 31Un, the lower arm 31Vn, and the lower arm 31Wn are star-connected (Y-connected), and the upper arm 31Up, the upper arm 31Up, and the upper arm 31Wp are star-connected (Y-connected). Therefore, the main circuit section 3 has a double star connection structure. The
（電力変換回路セル）
次に、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗにそれぞれ設けられた電力変換回路セルの具体的な構成について図１を参照しつつ図２を用いて説明する。Ｕ相レグ３１Ｕの下アーム３１Ｕｎ及び上アーム３１Ｕｐ、Ｖ相レグ３１Ｖの下アーム３１Ｖｎ及び上アーム３１Ｖｐ並びにＷ相レグ３１Ｗの下アーム３１Ｗｎ及び上アーム３１Ｗｐのそれぞれに設けられた電力変換回路セルは、互いに同様の構成を有している。そこで、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれに設けられた電力変換回路セルの具体的な構成について、下アーム３１Ｕｎ及び上アーム３１Ｕｐに設けられた電力変換回路セルを例にとって説明する。
(Power conversion circuit cell)
Next, the specific configuration of the power inverter circuit cells provided in each of the
図２は、Ｕ相レグ３１Ｕの下アーム３１Ｕｎに設けられた電力変換回路セル３１１Ｕｎ１，・・・，３１１Ｕｎｘのうちの電力変換回路セル３１１Ｕｎｉ（ｉは１～ｘまでの自然数）及びＵ相レグ３１Ｕの上アーム３１Ｕｐに設けられた電力変換回路セル３１１Ｕｐ１，・・・，３１１Ｕｐｘのうちの電力変換回路セル３１１Ｕｐｉ（ｉは１～ｘまでの自然数）の回路構成の一例を示す図である。
FIG. 2 shows a power conversion circuit cell 311Uni (i is a natural number from 1 to x) of power conversion circuit cells 311Un1, ..., 311Unx provided in a lower arm 31Un of a
図２に示すように、電力変換回路セル３１１Ｕｎｉは、直列に接続された複数（本実施形態では２個）の半導体モジュールＭａ及び半導体モジュールＭｂと、直列に接続された複数（本実施形態では２個）の半導体モジュールＭｃ及び半導体モジュールＭｄを有している。半導体モジュールＭａ及び半導体モジュールＭｂと、半導体モジュールＭｃ及び半導体モジュールＭｄとは、並列に接続されている。さらに、電力変換回路セル３１１Ｕｎｉは、半導体モジュールＭａ，Ｍｂ及び半導体モジュールＭｃ，Ｍｄに並列に接続されたコンデンサＣ１を有している。本実施形態では、電力変換回路セル３１１Ｕｎｉに設けられた蓄電素子は、コンデンサＣ１を有している。 As shown in FIG. 2, the power conversion circuit cell 311Uni includes a plurality of (two in this embodiment) semiconductor modules Ma and a semiconductor module Mb connected in series (two in this embodiment), and a plurality (in this embodiment, two) of semiconductor modules Ma and Mb connected in series. It has a semiconductor module Mc and a semiconductor module Md. Semiconductor module Ma and semiconductor module Mb, and semiconductor module Mc and semiconductor module Md are connected in parallel. Furthermore, the power conversion circuit cell 311Uni has a capacitor C1 connected in parallel to the semiconductor modules Ma and Mb and the semiconductor modules Mc and Md. In this embodiment, the power storage element provided in the power conversion circuit cell 311Uni has a capacitor C1.
半導体モジュールＭａは、半導体スイッチＱａと、半導体スイッチＱａに逆並列接続された還流用ダイオードＤａとを有している。半導体モジュールＭｂは、半導体スイッチＱｂと、半導体スイッチＱｂに逆並列接続された還流用ダイオードＤｂとを有している。半導体モジュールＭｃは、半導体スイッチＱｃと、半導体スイッチＱｃに逆並列接続された還流用ダイオードＤｃとを有している。半導体モジュールＭｄは、半導体スイッチＱｄと、半導体スイッチＱｄに逆並列接続された還流用ダイオードＤｄとを有している。 The semiconductor module Ma includes a semiconductor switch Qa and a freewheeling diode Da connected in antiparallel to the semiconductor switch Qa. The semiconductor module Mb includes a semiconductor switch Qb and a freewheeling diode Db connected in antiparallel to the semiconductor switch Qb. The semiconductor module Mc includes a semiconductor switch Qc and a freewheeling diode Dc connected in antiparallel to the semiconductor switch Qc. The semiconductor module Md includes a semiconductor switch Qd and a freewheeling diode Dd connected in antiparallel to the semiconductor switch Qd.
したがって、電力変換回路セル３１１Ｕｎｉは、直列接続された２個の半導体スイッチＱａ，Ｑｂと、２個の半導体スイッチＱａ，Ｑｂに並列接続されたコンデンサＣ１とを有している。さらに、電力変換回路セル３１１Ｕｎｉは、直列接続された２個の半導体スイッチＱｃ，Ｑｃを有している。２個の半導体スイッチＱｃ，Ｑｃは、２個の半導体スイッチＱａ，Ｑｂ及びコンデンサＣ１に並列に接続されている。 Therefore, the power inverter circuit cell 311Uni includes two semiconductor switches Qa and Qb connected in series and a capacitor C1 connected in parallel to the two semiconductor switches Qa and Qb. Furthermore, the power conversion circuit cell 311Uni has two semiconductor switches Qc, Qc connected in series. The two semiconductor switches Qc, Qc are connected in parallel to the two semiconductor switches Qa, Qb and the capacitor C1.
本実施形態では、半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄは、例えば絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）で構成されている。半導体スイッチＱａのコレクタ端子は、還流用ダイオードＤａのカソード端子、半導体スイッチＱｃのコレクタ端子及び還流用ダイオードＤｃのカソード端子に接続されている。半導体スイッチＱａのエミッタ端子は、還流用ダイオードＤａのアノード端子、半導体スイッチＱｂのコレクタ端子及び還流用ダイオードＤｂのカソード端子に接続されている。半導体スイッチＱａのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱａのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｎｉ＿ａが入力され、半導体スイッチＱａのオン／オフが制御される。
In this embodiment, the semiconductor switches Qa, Qb, Qc, and Qd are configured with, for example, insulated gate bipolar transistors (IGBTs). The collector terminal of the semiconductor switch Qa is connected to the cathode terminal of the freewheeling diode Da, the collector terminal of the semiconductor switch Qc, and the cathode terminal of the freewheeling diode Dc. The emitter terminal of the semiconductor switch Qa is connected to the anode terminal of the freewheeling diode Da, the collector terminal of the semiconductor switch Qb, and the cathode terminal of the freewheeling diode Db. A gate terminal of the semiconductor switch Qa is connected to the
半導体スイッチＱｂのエミッタ端子は、半導体スイッチＱｄのエミッタ端子及び還流用ダイオードＤｄのアノード端子に接続されている。半導体スイッチＱｂのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｂのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｎｉ＿ｂが入力され、半導体スイッチＱｂのオン／オフが制御される。
The emitter terminal of the semiconductor switch Qb is connected to the emitter terminal of the semiconductor switch Qd and the anode terminal of the freewheeling diode Dd. A gate terminal of the semiconductor switch Qb is connected to the
半導体スイッチＱｃのエミッタ端子は、還流用ダイオードＤｃのアノード端子、半導体スイッチＱｄのコレクタ端子及び還流用ダイオードＤｄのカソード端子に接続されている。半導体スイッチＱｃのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｂのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｎｉ＿ｃが入力され、半導体スイッチＱｃのオン／オフが制御される。
The emitter terminal of the semiconductor switch Qc is connected to the anode terminal of the freewheeling diode Dc, the collector terminal of the semiconductor switch Qd, and the cathode terminal of the freewheeling diode Dd. A gate terminal of the semiconductor switch Qc is connected to the
半導体スイッチＱｄのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｄのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｎｉ＿ｄが入力され、半導体スイッチＱｄのオン／オフが制御される。
A gate terminal of the semiconductor switch Qd is connected to the
コンデンサＣ１の一方の電極は、半導体スイッチＱａのコレクタ端子、還流用ダイオードＤａのカソード端子、半導体スイッチＱｃのコレクタ端子及び還流用ダイオードＤｃのカソード端子に接続されている。コンデンサＣ１の他方の電極は、半導体スイッチＱｂのエミッタ端子、還流用ダイオードＤｂのアノード端子、半導体スイッチＱｄのエミッタ端子及び還流用ダイオードＤｄのアノード端子に接続されている。 One electrode of the capacitor C1 is connected to the collector terminal of the semiconductor switch Qa, the cathode terminal of the freewheeling diode Da, the collector terminal of the semiconductor switch Qc, and the cathode terminal of the freewheeling diode Dc. The other electrode of the capacitor C1 is connected to the emitter terminal of the semiconductor switch Qb, the anode terminal of the freewheeling diode Db, the emitter terminal of the semiconductor switch Qd, and the anode terminal of the freewheeling diode Dd.
半導体モジュールＭａ及び半導体モジュールＭｂの接続部は、電力変換回路セル３１１Ｕｎｉの端子Ｔ１に接続されている。半導体モジュールＭｃ及び半導体モジュールＭｄの接続部は、電力変換回路セル３１１Ｕｎｉの端子Ｔ２に接続されている。電力変換回路セル３１１Ｕｎｉ（ｉ＝２，３，・・・，ｘ－１）の端子Ｔ１は、電力変換回路セル３１１Ｕｎｉ－１（ｉ＝２，３，・・・，ｘ－１）の端子Ｔ２に接続されている。電力変換回路セル３１１Ｕｎｉ（ｉ＝１，２，・・・，ｘ－１）の端子Ｔ２は、電力変換回路セル３１１Ｕｎｉ＋１（ｉ＝１，２，・・・，ｘ－１）の端子Ｔ１に接続されている。電力変換回路セル３１１Ｕｎ１の端子Ｔ１は、交流リアクトル３１２Ｕｎの一端子に接続されている。電力変換回路セル３１１Ｕｎｘの端子Ｔ２は、導電部材３２、Ｖ相レグ３１Ｖの下アーム３１Ｖｎに設けられた電力変換回路セル３１１Ｖｎｘ（図１参照）の端子Ｔ２（不図示）及びＷ相レグ３１Ｗの下アーム３１Ｗｎに設けられた電力変換回路セル３１１Ｗｎｘ（図１参照）の端子Ｔ２（不図示）に接続されている。
The connection portion between the semiconductor module Ma and the semiconductor module Mb is connected to the terminal T1 of the power conversion circuit cell 311Uni. A connecting portion between the semiconductor module Mc and the semiconductor module Md is connected to a terminal T2 of the power conversion circuit cell 311Uni. Terminal T1 of power inverter circuit cell 311Uni (i=2,3,...,x-1) is terminal T2 of power inverter circuit cell 311Uni-1 (i=2,3,...,x-1) It is connected to the. Terminal T2 of power inverter circuit cell 311Uni (i=1,2,...,x-1) is connected to terminal T1 of power inverter circuit cell 311Uni+1 (i=1,2,...,x-1) has been done. Terminal T1 of power conversion circuit cell 311Un1 is connected to one terminal of AC reactor 312Un. The terminal T2 of the power inverter circuit cell 311Unx is connected to the
端子Ｔ１及び端子Ｔ２の電位差である電圧ｖＵｎｉは、端子Ｔ１の電位の方が端子Ｔ２の電位よりも高い場合を正の電圧とし、端子Ｔ１の電位の方が端子Ｔ２の電位よりも低い場合を負の電圧とする。 The voltage v Uni , which is the potential difference between terminal T1 and terminal T2, is a positive voltage when the potential of terminal T1 is higher than the potential of terminal T2, and when the potential of terminal T1 is lower than the potential of terminal T2. Let be a negative voltage.
電力変換回路セル３１１Ｕｎｉは、コンデンサＣ１の両電極間の電圧を検出する電圧検出部３１３を有している。電圧検出部３１３は、制御装置５に接続されている。電圧検出部３１３は、検出した電圧ｖｃ＿Ｕｎｉを制御装置５に出力するように構成されている。電圧ｖｃ＿Ｕｎｉは、半導体モジュールＭａ，Ｍｃに接続された一方の電極の電位の方が半導体モジュールＭｂ，Ｍｄに接続された他方の電極の電位よりも高い場合を正の電圧とし、当該一方の電極の電位の方が当該他方の電極の電位よりも低い場合を負の電圧とする。
The power conversion circuit cell 311Uni has a
図２に示すように、電力変換回路セル３１１Ｕｐｉは、電力変換回路セル３１１Ｕｎｉと同様の構成を有している。このため、電力変換回路セル３１１Ｕｐｉに関し、電力変換回路セル３１１Ｕｎｉと同様の作用・機能を有する構成要素には、同一の符号を付して説明を省略する。 As shown in FIG. 2, the power conversion circuit cell 311Upi has the same configuration as the power conversion circuit cell 311Uni. For this reason, regarding the power inverter circuit cell 311Upi, components having the same actions and functions as the power inverter circuit cell 311Uni are given the same reference numerals and explanations thereof will be omitted.
したがって、電力変換回路セル３１１Ｕｐｉは、直列接続された２個の半導体スイッチＱａ，Ｑｂと、２個の半導体スイッチＱａ，Ｑｂに並列接続されたコンデンサＣ１とを有している。さらに、電力変換回路セル３１１Ｕｐｉは、直列接続された２個の半導体スイッチＱｃ，Ｑｃを有している。２個の半導体スイッチＱｃ，Ｑｃは、２個の半導体スイッチＱａ，Ｑｂ及びコンデンサＣ１に並列に接続されている。本実施形態では、電力変換回路セル３１１Ｕｐｉに設けられた蓄電素子は、コンデンサＣ１を有している。 Therefore, the power inverter circuit cell 311Upi includes two semiconductor switches Qa, Qb connected in series, and a capacitor C1 connected in parallel to the two semiconductor switches Qa, Qb. Furthermore, the power conversion circuit cell 311Upi has two semiconductor switches Qc, Qc connected in series. The two semiconductor switches Qc, Qc are connected in parallel to the two semiconductor switches Qa, Qb and the capacitor C1. In this embodiment, the power storage element provided in the power conversion circuit cell 311Upi includes a capacitor C1.
半導体スイッチＱａのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱａのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｐｉ＿ａが入力され、半導体スイッチＱｄのオン／オフが制御される。半導体スイッチＱｂのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｂのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｐｉ＿ｂが入力され、半導体スイッチＱｂのオン／オフが制御される。半導体スイッチＱｃのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｃのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｐｉ＿ｃが入力され、半導体スイッチＱｄのオン／オフが制御される。半導体スイッチＱｄのゲート端子は、制御装置５に接続されている。これにより、半導体スイッチＱｄのゲート端子には制御装置５から出力されるゲートパルス信号ＳＵｐｉ＿ｄが入力され、半導体スイッチＱｄのオン／オフが制御される。
A gate terminal of the semiconductor switch Qa is connected to the
電力変換回路セル３１１Ｕｐｉに設けられた半導体モジュールＭａ及び半導体モジュールＭｂの接続部は、電力変換回路セル３１１Ｕｐｉの端子Ｔ１に接続されている。電力変換回路セル３１１Ｕｐｉに設けられた半導体モジュールＭｃ及び半導体モジュールＭｄの接続部は、電力変換回路セル３１１Ｕｐｉの端子Ｔ２に接続されている。電力変換回路セル３１１Ｕｐｉ（ｉ＝２，３，・・・，ｘ－１）の端子Ｔ１は、電力変換回路セル３１１Ｕｐｉ－１（ｉ＝２，３，・・・，ｘ－１）の端子Ｔ２に接続されている。電力変換回路セル３１１Ｕｐｉ（ｉ＝１，２，・・・，ｘ－１）の端子Ｔ２は、電力変換回路セル３１１Ｕｐｉ＋１（ｉ＝１，２，・・・，ｘ－１）の端子Ｔ１に接続されている。電力変換回路セル３１１Ｕｐｘの端子Ｔ２は、交流リアクトル３１２Ｕｐの他端子に接続されている。なお、交流リアクトル３１２Ｕｐの一端子は、交流リアクトル３１２Ｕｎの他端子に接続されている。電力変換回路セル３１１Ｕｐ１の端子Ｔ１は、導電部材３２、Ｖ相レグ３１Ｖの上アーム３１Ｖｐに設けられた電力変換回路セル３１１Ｖｐ１（図１参照）の端子Ｔ１（不図示）及びＷ相レグ３１Ｗの上アーム３１Ｗｐに設けられた電力変換回路セル３１１Ｗｐ１（図１参照）の端子Ｔ１（不図示）に接続されている。
A connection portion between the semiconductor module Ma and the semiconductor module Mb provided in the power conversion circuit cell 311Upi is connected to the terminal T1 of the power conversion circuit cell 311Upi. A connection portion between the semiconductor module Mc and the semiconductor module Md provided in the power conversion circuit cell 311Upi is connected to the terminal T2 of the power conversion circuit cell 311Upi. The terminal T1 of the power inverter circuit cell 311Upi (i=2,3,...,x-1) is the terminal T2 of the power inverter circuit cell 311Upi-1 (i=2,3,...,x-1). It is connected to the. Terminal T2 of power inverter circuit cell 311Upi (i=1,2,...,x-1) is connected to terminal T1 of power inverter circuit cell 311Upi+1 (i=1,2,...,x-1) has been done. Terminal T2 of power conversion circuit cell 311Upx is connected to the other terminal of AC reactor 312Up. Note that one terminal of the AC reactor 312Up is connected to the other terminal of the AC reactor 312Un. The terminal T1 of the power inverter circuit cell 311Up1 is connected to the
電力変換回路セル３１１Ｕｐｉの端子Ｔ１及び端子Ｔ２の電位差である電圧ｖＵｐｉは、端子Ｔ１の電位の方が端子Ｔ２の電位よりも高い場合を正の電圧とし、端子Ｔ１の電位の方が端子Ｔ２の電位よりも低い場合を負の電圧とする。 The voltage v Upi , which is the potential difference between the terminal T1 and the terminal T2 of the power conversion circuit cell 311Upi, is a positive voltage when the potential of the terminal T1 is higher than the potential of the terminal T2, and the potential of the terminal T1 is higher than the potential of the terminal T2. If the potential is lower than the potential of , it is considered a negative voltage.
電力変換回路セル３１１Ｕｐｉに設けられた電圧検出部３１３は、検出した電圧ｖｃ＿Ｕｐｉを制御装置５に出力するように構成されている。電圧ｖｃ＿Ｕｐｉは、半導体モジュールＭａ，Ｍｃに接続された一方の電極の電位の方が半導体モジュールＭｂ，Ｍｄに接続された他方の電極の電位よりも高い場合を正の電圧とし、当該一方の電極の電位の方が当該他方の電極の電位よりも低い場合を負の電圧とする。
The
本実施形態において、各アームに設けられる電力変換回路セルの直列数は、電力変換装置１の装置仕様の１つである最大出力電圧に応じて決定される。したがって、電力変換装置１は、アームごとに電力変換回路セルを１個又は複数個（２個以上）有していてもよい。また、本実施形態では、電力変換回路セルは、２レベル型のフルブリッジ変換器セルの回路構成を有しているが、両極性の電圧を出力可能であれば他の型（例えば中性点クランプ３レベル型のフルブリッジ変換器セル等）でもよい。
In this embodiment, the number of power conversion circuit cells arranged in each arm in series is determined according to the maximum output voltage, which is one of the device specifications of the
（制御装置）
次に、電力変換装置１に備えられて半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄを制御する制御装置（制御部の一例）５について、図１及び図２を参照しつつ図３から図６を用いて説明する。制御装置５を説明するに当たって、電力変換装置１の各部の電圧及び電流を定義する。図３は、電力変換装置１に備えられた主回路部３が簡易等価回路で図示されるとともに、各部の電圧及び電流を示している。また、図３では、制御装置５の図示が省略されている。以下の説明では、簡単化のため、半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄを制御するゲートパルス信号を生成するためのパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）によって発生する高調波の影響は無視する。また、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗのそれぞれに設けられた下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎ及び上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐは、指令値どおりの電圧成分及び電流成分のみを出力すると仮定する。
(Control device)
Next, a control device (an example of a control unit) 5 that is included in the
図３に示すように、三相電力系統２に関する系統電圧及び出力電流を以下のとおりとする。各相の出力電流の極性は、三相電力系統２から電力変換装置１に向かって流れる電流を正とし、電力変換装置１から三相電力系統２に向かって流れる電流を負とする。
ｖｕ：Ｕ相交流電源２１１が出力する系統電圧
ｖｖ：Ｖ相交流電源２１２が出力する系統電圧
ｖｗ：Ｗ相交流電源２１３が出力する系統電圧
ｉｕ：Ｕ相交流電源２１１から主回路部３に流入する出力電流
ｉｖ：Ｖ相交流電源２１２から主回路部３に流入する出力電流
ｉｗ：Ｗ相交流電源２１３から主回路部３に流入する出力電流
As shown in FIG. 3, the system voltage and output current regarding the three-
v u : System voltage outputted by the U-phase AC power supply 211 v v : System voltage outputted by the V-phase AC power supply 212 v w : System voltage outputted by the W-phase AC power supply 213 i u : From the U-phase
Ｕ相レグ３１Ｕに設けられた下アーム（以下、「Ｕ相の下アーム」と称する場合がある）３１Ｕｎ及び上アーム（以下、「Ｕ相の上アーム」と称する場合がある）３１Ｕｐのそれぞれの両端電圧（出力電圧）を以下のとおりとする。また、Ｖ相レグ３１Ｖに設けられた下アーム（以下、「Ｖ相の下アーム」と称する場合がある）３１Ｖｎ及び上アーム（以下、「Ｖ相の上アーム」と称する場合がある）３１Ｖｐのそれぞれの両端電圧（出力電圧）を以下のとおりとする。さらに、Ｗ相レグ３１Ｗに設けられた下アーム（以下、「Ｗ相の下アーム」と称する場合がある）３１Ｗｎ及び上アーム（以下、「Ｗ相の上アーム」と称する場合がある）３１Ｗｐのそれぞれの両端電圧（出力電圧）を以下のとおりとする。
ｖＵｎ：Ｕ相の下アーム３１Ｕｎの両端電圧
ｖＵｐ：Ｕ相の上アーム３１Ｕｐの両端電圧
ｖＶｎ：Ｖ相の下アーム３１Ｖｎの両端電圧
ｖＶｐ：Ｖ相の上アーム３１Ｖｐの両端電圧
ｖＷｎ：Ｗ相の下アーム３１Ｗｎの両端電圧
ｖＷｐ：Ｖ相の上アーム３１Ｖｐの両端電圧
Each of the lower arm (hereinafter sometimes referred to as "U-phase lower arm") 31Un and upper arm (hereinafter sometimes referred to as "U-phase upper arm") 31Up provided on the
v Un : Voltage across the U-phase lower arm 31Un v Up : Voltage across the U-phase upper arm 31Up v Vn : Voltage across the V-phase lower arm 31Vn v Vp : Voltage across the V-phase upper arm 31Vp v Wn : Voltage across the W-phase lower arm 31Wn v Wp : Voltage across the V-phase upper arm 31Vp
Ｕ相の下アーム３１Ｕｎ、Ｕ相の上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ、Ｖ相の上アーム３１Ｖｐ、Ｗ相の下アーム３１Ｗｎ及びＷ相の上アーム３１Ｗｐのそれぞれの一端子から他端子に流れる出力電流を以下のとおりとする。各アームの出力電流の極性は、電力変換回路セルの端子Ｔ２から端子Ｔ１（図２参照）に向かって流れる電流を正とし、端子Ｔ１から端子Ｔ１に向かって流れる電流を負とする。
ｉＵｎ：Ｕ相の下アーム３１Ｕｎの出力電流
ｉＵｐ：Ｕ相の上アーム３１Ｕｐの出力電流
ｉＶｎ：Ｖ相の下アーム３１Ｖｎの出力電流
ｉＶｐ：Ｖ相の上アーム３１Ｖｐの出力電流
ｉＷｎ：Ｗ相の下アーム３１Ｗｎの出力電流
ｉＷｐ：Ｖ相の上アーム３１Ｖｐの出力電流
From one terminal to the other terminal of each of the U-phase lower arm 31Un, the U-phase upper arm 31Up, the V-phase lower arm 31Vn, the V-phase upper arm 31Vp, the W-phase lower arm 31Wn, and the W-phase upper arm 31Wp. The flowing output current is as follows. Regarding the polarity of the output current of each arm, a current flowing from the terminal T2 of the power conversion circuit cell toward the terminal T1 (see FIG. 2) is positive, and a current flowing from the terminal T1 toward the terminal T1 is negative.
i Un : Output current of U-phase lower arm 31Un i Up : Output current of U-phase upper arm 31Up i Vn : Output current of V-phase lower arm 31Vn i Vp : Output current of V-phase upper arm 31Vp i Wn : Output current of W-phase lower arm 31Wn i Wp : Output current of V-phase upper arm 31Vp
Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ、Ｗ相レグ３１Ｗのそれぞれを循環する循環電流を以下のとおりとする。各レグにおける循環電流の極性は、下アームから上アームに向かって流れる電流を正とし、上アームから下アームに向かって流れる電流を負とする。
ｉｃｉｒ＿ｕ：Ｕ相レグ３１Ｕを循環する循環電流
ｉｃｉｒ＿ｖ：Ｖ相レグ３１Ｖを循環する循環電流
ｉｃｉｒ＿ｗ：Ｗ相レグ３１Ｗを循環する循環電流
Circulating currents circulating through each of the
i cir_u : Circulating current circulating through the
導電部材３２を循環する循環電流と、導電部材３２の電位と接地電位との電位差である零相電圧を以下のとおりとする。導電部材３２における循環電流の極性は、上アームの中性点から下アームの中性点に向かって流れる電流を正とし、下アームの中性点から上アームの中性点に向かって流れる電流を負とする。
ｉｃｉｒ：導電部材３２の循環電流
ｖｚ ：導電部材３２の零相電圧
The circulating current circulating in the
i cir : Circulating current of the conductive member 32 v z : Zero-sequence voltage of the
各アームの電力変換回路セルに設けられたコンデンサＣ１の電圧平均値は、以下のとおりとする。なお、各電圧平均値における「ｉ」は、１からｘまでの自然数である。
ｖＣ＿Ｕｎ：Ｕ相レグ３１Ｕの下アーム３１Ｕｎにおけるコンデンサの電圧平均値
ｖＣ＿Ｕｐ：Ｕ相レグ３１Ｕの上アーム３１Ｕｐにおけるコンデンサの電圧平均値
ｖＣ＿Ｖｎ：Ｖ相レグ３１Ｖの下アーム３１Ｖｎにおけるコンデンサの電圧平均値
ｖＣ＿Ｖｐ：Ｖ相レグ３１Ｖの上アーム３１Ｖｐにおけるコンデンサの電圧平均値
ｖＣ＿Ｗｎ：Ｗ相レグ３１Ｗの下アーム３１Ｗｎにおけるコンデンサの電圧平均値
ｖＣ＿Ｗｐ：Ｗ相レグ３１Ｗの上アーム３１Ｗｐにおけるコンデンサの電圧平均値
The average voltage value of the capacitor C1 provided in the power conversion circuit cell of each arm is as follows. Note that "i" in each voltage average value is a natural number from 1 to x.
v C_Un : Average voltage of the capacitor at the lower arm 31Un of the
図１に示すように、これらの電圧及び電流のうち、系統電圧ｖｕ，ｖｖ，ｖｗは電圧検出部（不図示）、出力電流ｉｕ，ｉｖ，ｉｗ及び出力電流ｉＵｎ，ｉＵｐ，ｉＶｎ，ｉＶｐ，ｉＷｎ，ｉＷｐは電流検出部（不図示）で検出されて制御装置５に入力されるようになっている。さらに、電力変換回路セル３１１Ｕｎｉ，３１１Ｕｐｉ，３１１Ｖｎｉ，３１１Ｖｐｉ，３１１Ｗｎｉ，３１１Ｗｐｉのそれぞれに設けられたコンデンサＣ１の電圧ＶＣ＿Ｕｎｉ，ＶＣ＿Ｕｎｐ，ＶＣ＿Ｖｎｉ，ＶＣ＿Ｖｎｐ，ＶＣ＿Ｗｎｉ，ＶＣ＿Ｗｐｉは、電圧検出部３１３（図２参照）で検出されて制御装置５に入力されるようになっている。制御装置５は、主回路部３から入力されるこれらの電流及び電圧に基づいてアーム間の電力が平衡になるように半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄを制御するように構成されている。
As shown in FIG. 1, among these voltages and currents, the system voltages v u , v v , v w are detected by a voltage detection unit (not shown), the output currents i u , i v , i w and the output currents i Un , i Up , i Vn , i Vp , i Wn , and i Wp are detected by a current detection section (not shown) and input to the
具体的には、図４に示すように、制御装置５は、導電部材３２（図４では不図示、図１参照）に流れる電流を調整して下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎの電力と上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐの電力との平衡（バランス）が維持されるように制御するアーム間電力平衡化制御部（電力平衡化制御部の一例）５ａを有している。また、制御装置５は、Ｕ相レグ３１Ｕの下アーム３１Ｕｎ及び上アーム３１Ｕｐの両端電圧の電圧指令値Ｖｕ＿ａｃｒ＿ｒｅｆ、Ｖ相レグ３１Ｖの下アーム３１Ｖｎ及び上アーム３１Ｖｐの両端電圧の電圧指令値Ｖｖ＿ａｃｒ＿ｒｅｆ、並びにＷ相レグ３１Ｗの下アーム３１Ｗｎ及び上アーム３１Ｗｐの両端電圧の電圧指令値Ｖｗ＿ａｃｒ＿ｒｅｆ、を生成する電流調整部５ｂを有している。また、制御装置５は、ゲートパルス信号を生成するゲートパルス信号生成部５ｃを有している。また、制御装置５は、キャリア波を生成するキャリア波生成部５ｄを有している。
Specifically, as shown in FIG. 4, the
アーム間電力平衡化制御部５ａは、Ｕ相レグ３１Ｕの下アームＵｎに設けられたコンデンサＣ１の電圧及び上アーム３１Ｕｐに設けられたコンデンサＣ１の電圧の平衡（バランス）、Ｖ相レグ３１Ｖの下アーム３１Ｖｎに設けられたコンデンサＣ１の電圧及び上アーム３１Ｖｐに設けられたコンデンサＣ１の電圧の平衡（バランス）、並びにＷ相レグ３１Ｗの下アーム３１Ｗｎに設けられたコンデンサＣ１の電圧及び上アーム３１Ｗｐに設けられたコンデンサＣ１の電圧の平衡（バランス）が維持されるように制御するコンデンサ電圧平衡化制御部（電圧平衡化制御部の一例）５１を有している。
The inter-arm power
アーム間電力平衡化制御部５ａは、Ｕ相レグ３１Ｕの下アームＵｎの両端電圧ｖＵｎ及び上アーム３１Ｕｐの両端電圧ｖＵｐ、Ｖ相レグ３１Ｖの下アームＶｎの両端電圧ｖＶｎ及び上アーム３１Ｖｐの両端電圧ｖＶｐ、並びにＷ相レグ３１Ｗの下アームＷｎの両端電圧ｖＷｎ及び上アーム３１Ｗｐの両端電圧ｖＷｐのそれぞれの指令値を生成するアーム電圧指令値生成部５２を有している。
The inter-arm power
コンデンサ電圧平衡化制御部５１は、Ｕ相レグ３１Ｕの下アームＵｎに設けられたコンデンサＣ１の電圧及び上アーム３１Ｕｐに設けられたコンデンサＣ１の電圧の差分、Ｖ相レグ３１Ｖの下アーム３１Ｖｎに設けられたコンデンサＣ１の電圧及び上アーム３１Ｖｐに設けられたコンデンサＣ１の電圧の差分、並びにＷ相レグ３１Ｗの下アーム３１Ｗｎに設けられたコンデンサＣ１の電圧及び上アーム３１Ｗｐに設けられたコンデンサＣ１の電圧の差分を検出するコンデンサ電圧差分検出部（差分検出部の一例）５１１を有している。また、コンデンサ電圧平衡化制御部５１は、導電部材３２に流れる電流を調整してコンデンサ電圧差分検出部５１１で検出された差分を抑制する電流抑制部（抑制部の一例）５１２を有している。
The capacitor voltage
アーム間電力平衡化制御部５ａ、電流調整部５ｂ、ゲートパルス信号生成部５ｃ及びキャリア波生成部５ｄなどの詳細については後述する。
Details of the inter-arm power
次に、制御装置５に設けられたアーム間電力平衡化制御部５ａの機能について、まず、数式によって説明し、次いで当該機能が発揮される構成をブロック図を用いて説明する。
Next, the function of the inter-arm power
ここで、一例としてＵ相の下アーム３１Ｕｎに着目する。Ｕ相の下アーム３１Ｕｎの両端電圧ｖＵｎは、交流リアクトル３１２Ｕｎの両端電圧をｖＬ＿Ｕｎとすると、以下の式（１）によって定義することができる。 Here, as an example, attention will be paid to the U-phase lower arm 31Un. The voltage v Un across the lower arm 31Un of the U phase can be defined by the following equation (1), where the voltage across the AC reactor 312Un is v L_Un .
また、Ｕ相の下アームのコンデンサＣ１の電圧平均値ｖｃ＿Ｕｐは、以下の式（２）によって定義することができる。 Further, the voltage average value v c_Up of the capacitor C1 of the lower arm of the U phase can be defined by the following equation (2).
式（１）及び式（２）中の「ｉ」は自然数である。また、Ｕ相の上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ及び上アーム３１Ｖｐ並びにＷ相の下アーム３１Ｗｎ及び上アーム３１Ｗｐの両端電圧ｖＵｐ，ｖＶｎ，ｖＶｐ，ｖＷｎ，ｖＷｐは、式（１）と同様に定義できる。また、Ｕ相の上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ及び上アーム３１Ｖｐ並びにＷ相の下アーム３１Ｗｎ及び上アーム３１ＷｐのコンデンサＣ１の電圧平均値ｖＣ＿Ｕｐ，ｖＣ＿Ｖｎ，ｖＣ＿Ｖｐ，ｖＣ＿Ｗｎ，ｖＣ＿Ｗｐは、式（１）と同様に定義できる。 "i" in equations (1) and (2) is a natural number. Further, the voltages v Up , v Vn , v Vp , v Wn , v Wp across the U-phase upper arm 31Up, the V-phase lower arm 31Vn and the upper arm 31Vp, and the W-phase lower arm 31Wn and the upper arm 31Wp are calculated using the formula It can be defined similarly to (1). Further, the voltage average value of the capacitor C1 of the upper arm 31Up of the U phase, the lower arm 31Vn and the upper arm 31Vp of the V phase, and the lower arm 31Wn and the upper arm 31Wp of the W phase v C_Up , v C_Vn , v C_Vp , v C_Wn , v C_Wp can be defined similarly to equation (1).
導電部材３２に流れる循環電流ｉｃｉｒは、以下の式（３）のよって定義することができる。
ｉｃｉｒ＝ｉｃｉｒ＿ｕ＋ｉｃｉｒ＿ｖ＋ｉｃｉｒ＿ｗ ・・・（３）
The circulating current i cir flowing through the
i cir =i cir_u +i cir_v +i cir_w ...(3)
Ｕ相の下アーム３１ＵｎにおけるコンデンサＣ１の電圧平均値ｖＣ＿Ｕｎと、Ｕ相の上アーム３１ＵｐにおけるコンデンサＣ１の電圧平均値ｖＣ＿Ｕｐとの上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹは、以下の式（４）のよって定義することができる。また、Ｖ相の下アームＶｎにおけるコンデンサＣ１の電圧平均値ｖＣ＿Ｖｎと、Ｖ相レグ３１Ｖの上アーム３１ＶｐにおけるコンデンサＣ１の電圧平均値ｖＣ＿Ｖｐとの上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＶＹは、以下の式（５）によって定義することができる。さらに、Ｗ相レグ３１Ｗの下アーム３１ＷｎにおけるコンデンサＣ１の電圧平均値ｖＣ＿Ｗｎと、Ｗ相レグ３１Ｗの上アーム３１ＷｐにおけるコンデンサＣ１の電圧平均値ｖＣ＿Ｗｐは、以下の式（６）によって定義することができる。
The capacitor voltage difference value Δv C_UY between the upper and lower arms between the voltage average value v C_Un of the capacitor C1 at the lower arm 31Un of the U phase and the voltage average value v C_Up of the capacitor C1 at the upper arm 31Up of the U phase is calculated by the following formula ( 4). Further, the capacitor voltage difference value Δv C_VY between the upper and lower arms between the voltage average value v C_Vn of the capacitor C1 in the lower arm Vn of the V phase and the voltage average value v C_Vp of the capacitor C1 in the upper arm 31Vp of the V-phase leg 31V is as follows. It can be defined by the following equation (5). Furthermore, the average voltage value v C_Wn of the capacitor C1 in the lower arm 31Wn of the W-
ΔｖＣ＿ＵＹ＝－ｖＣ＿Ｕｐ＋ｖＣ＿Ｕｎ ・・・（４）
ΔｖＣ＿ＶＹ＝－ｖＣ＿Ｖｐ＋ｖＣ＿Ｖｎ ・・・（５）
ΔｖＣ＿ＷＹ＝－ｖＣ＿Ｗｐ＋ｖＣ＿Ｗｎ ・・・（６）
Δv C_UY =-v C_Up +v C_Un ...(4)
Δv C_VY =-v C_Vp +v C_Vn ...(5)
Δv C_WY =-v C_Wp +v C_Wn ...(6)
式（４）から式（５）に示す上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹは、３相２相座標変換をすることによって、便宜的に式（７）に示すように、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿αＹ，ΔｖＣ＿βＹ，ΔｖＣ＿０Ｙと表記することができる。 The capacitor voltage difference values Δv C_UY , Δv C_VY , Δv C_WY between the upper and lower arms shown in equations (4) to (5) can be conveniently calculated as shown in equation (7) by performing three-phase and two-phase coordinate transformation. The capacitor voltage difference values between the upper and lower arms can be expressed as Δv C_αY , Δv C_βY , and Δv C_0Y .
電力変換装置１では、三相平衡電力を出力している条件において理想的には、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿αＹ，ΔｖＣ＿βＹ，ΔｖＣ＿０Ｙはゼロとなる。しかしながら、電力変換装置１の実用上、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿αＹ，ΔｖＣ＿βＹ，ΔｖＣ＿０Ｙは、電力変換装置１に用いられる部品の特性のばらつき等が影響してゼロにならずにアンバランスが生じてしまう。したがって、電力変換装置１は、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑える必要がある。なお、当該所定の範囲内は例えば、コンデンサＣ１の両電極間の電圧ｖｃ＿Ｕｎｉ，ｖｃ＿Ｕｐｉ，ｖｃ＿Ｖｎｉ，ｖｃ＿Ｖｐｉ，ｖｃ＿Ｗｎｉ，ｖｃ＿Ｗｐｉ，の絶対最大定格の１％から２％の範囲内である。
In the
そこで、本実施形態による電力変換装置１は、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗの両端を互いに接続して回路パスとして機能する導電部材３２に流れる循環電流ｉｃｉｒを活用するように構成されている。これにより、電力変換装置１は、三相電力系統２との間でやり取りする電力が少ない軽負荷状態や当該電力がない無負荷状態であっても、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑えることができる。その結果、電力変換装置１は、負荷状態によらず安定して運転を継続することができる。
Therefore, the
表１は、Ｕ相の下アーム３１Ｕｎ及び上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ及び上アーム３１Ｖｐ並びにＷ相の下アーム３１Ｗｎ及び上アーム３１Ｗｐが出力可能な両端電圧（出力電圧）、出力電流及び出力電力を示す一覧表である。 Table 1 shows the voltages (output voltages), output currents, and It is a list showing output power.
表１において、各アームが出力可能な出力電力は、以下のとおりとする。
ｐＵｎ：Ｕ相の下アーム３１Ｕｎの出力電力
ｐＵｐ：Ｕ相の上アーム３１Ｕｐの出力電力
ｐＶｎ：Ｖ相の下アーム３１Ｖｎの出力電力
ｐＶｐ：Ｖ相の上アーム３１Ｖｐの出力電力
ｐＷｎ：Ｗ相の下アーム３１Ｗｎの出力電力
ｐＷｐ：Ｖ相の上アーム３１Ｖｐの出力電力
In Table 1, the output power that each arm can output is as follows.
p Un : Output power of U-phase lower arm 31Un p Up : Output power of U-phase upper arm 31Up p Vn : Output power of V-phase lower arm 31Vn p Vp : Output power of V-phase upper arm 31Vp p Wn : Output power of W-phase lower arm 31Wn p Wp : Output power of V-phase upper arm 31Vp
Ｕ相の下アーム３１Ｕｎの出力電力ｐＵｎと、Ｕ相の上アーム３１Ｕｐの出力電力ｐＵｐとの出力電力差ｐ_ＵＹ、Ｖ相の下アーム３１Ｖｎの出力電力ｐＶｎと、Ｖ相の上アーム３１Ｖｐの出力電力ｐＶｐとの出力電力差ｐ_ＶＹ及びＷＵ相の下アーム３１Ｗｎの出力電力ｐＷｎと、Ｗ相の上アーム３１Ｗｐの出力電力ｐＷｐとの出力電力差をｐ_ＷＹは、以下の式（８）によって定義できる。 The output power difference p_UY between the output power p Un of the U-phase lower arm 31Un and the output power p Up of the U-phase upper arm 31Up, the output power p Vn of the V-phase lower arm 31Vn, and the output power p Vn of the V-phase upper arm 31Up Output power of 31Vp p_ Output power difference with Vp p_ VY and WU phase lower arm 31Wn output power p Wn and W-phase upper arm 31Wp output power difference p_ WY is as follows. It can be defined by equation (8).
上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹの値がゼロになるように、式（８）の右辺の第１項及び第２項の出力電力ｐＵｎ，ｐＵｐ，ｐＶｎ，ｐＶｐ，ｐＷｎ，ｐＷｐの電力値を調整することにより、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿αＹ，ΔｖＣ＿βＹ，ΔｖＣ＿０Ｙをバランスさせることが可能である。式（８）の右辺の第１項は、Ｕ相の系統電圧ｖｕ及びＵ相レグ３１Ｕの循環電流ｉｃｉｒ＿ｕ、Ｖ相の系統電圧ｖｖ及びＶ相レグ３１Ｖの循環電流ｉｃｉｒ＿ｖ並びにＷ相の系統電圧ｖｗ及びＷ相レグ３１Ｗの循環電流ｉｃｉｒ＿ｗのそれぞれによって発生する瞬時電力を示している。第２項は、零相電圧ｖｚ及び循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗによって発生する瞬時電力を示している。
The output powers p Un , p Up , p Vn of the first and second terms on the right side of equation (8) are adjusted so that the capacitor voltage difference values Δv C_UY , Δv C_VY , Δv C_WY between the upper and lower arms become zero. , p Vp , p Wn , and p Wp , it is possible to balance the capacitor voltage difference values Δv C_αY , Δv C_βY , and Δv C_0Y between the upper and lower arms. The first term on the right side of equation (8) is the U-phase grid voltage v u and the circulating current i cir_u of the
コンデンサ電圧平衡化制御部５１は、式（８）に基づいて、上下アーム間の電力バランスを制御するようになっている。すなわち、コンデンサ電圧平衡化制御部５１は、少なくとも循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗを調整することによって、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿αＹ，ΔｖＣ＿βＹ，ΔｖＣ＿０Ｙをバランスさせて上下アーム間の電力バランスを制御するようになっている。
The capacitor voltage
ここで、Ｕ相の上下アームの出力電力差ｐ_ＵＹ、Ｖ相の上下アームの出力電力差ｐ_ＶＹ及びＷ相の上下アームの出力電力差をｐ_ＷＹは、３相２相座標変換をすることによって、便宜的に式（９）に示すように、上下アーム間の出力電力差ｐ＿αＹ，ｐ＿βＹ，ｐ＿０Ｙと表記することができる。 Here, the output power difference p_UY between the upper and lower arms of the U phase, the output power difference between the upper and lower arms of the V phase p_VY , and the output power difference between the upper and lower arms of the W phase p_WY are three-phase two-phase coordinate transformation. For convenience, the output power differences between the upper and lower arms can be expressed as p _αY , p _βY , and p _0Y , as shown in equation (9).
本実施形態による電力変換装置１の制御装置５に設けられたコンデンサ電圧平衡化制御部５１は、式（８）の右辺の第１項に示す系統電圧ｖｕ，ｖｖ，ｖｗ及び循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗによって発生する瞬時電力を調整することによって、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑える（すなわちバランスさせる）ように構成されている。電力変換装置１は、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑えることによって、上下アーム間の電力バランスを制御することができる。
The capacitor voltage
本実施形態では一例として、三相電力系統２の系統電圧ｖｕ，ｖｖ，ｖｗに対して逆相となる循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの循環電流成分を用いる。系統電圧ｖｕ，ｖｖ，ｖｗの線間電圧の実効値をそれぞれＶＳ＿ｐとし、角周波数をωＳとすると、系統電圧ｖｕ，ｖｖ，ｖｗは、以下の式（１０）によって定義することができる。
In this embodiment, as an example, circulating current components of circulating currents i cir_u , i cir_v , and i cir_w having opposite phases to the system voltages v u , v v , v w of the three-
電力変換装置１に注入する逆相の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの実効値をそれぞれＩｃｉｒ＿ｎとし、系統電圧ｖｕ，ｖｖ，ｖｗに対する当該逆相の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの位相差をΦｃｉｒ＿ｎとすると、逆相の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗは、式（１１）によって定義することができる。
Let the effective values of the negative phase circulating currents i cir_u , i cir_v , i cir_w injected into the
式（１０）及び式（１１）を式（９）に代入すると、式（１２）に示すように、上下アーム間の出力電力差ｐ＿αＹ，ｐ＿βＹが定まる。 By substituting equations (10) and (11) into equation (9), the output power differences p _αY and p _βY between the upper and lower arms are determined as shown in equation (12).
式（１２）に示すように、本実施形態による電力変換装置１は、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗを制御して位相差Φｃｉｒ＿ｎを変更し、無効電力を制御して系統電圧ｖｕ，ｖｖ，ｖｗの線間電圧の実効値ＶＳ＿ｐを変更することによって、上下アーム間の出力電力差ｐ＿αＹ，ｐ＿βＹ、すなわち上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑えることができる。
As shown in equation (12), the
次に、本実施形態による電力変換装置１に備えられた制御装置５の制御ブロックについて、図４から図６を用いて説明する。
Next, a control block of the
図４に示すように、アーム間電力平衡化制御部５ａのコンデンサ電圧平衡化制御部５１に設けられたコンデンサ電圧差分検出部５１１には、Ｕ相の下アーム３１Ｕｎの電力変換回路セル３１１Ｕｎｉ（ｉは１～ｘまでの自然数）のそれぞれに設けられた電圧検出部３１３（図２参照）で検出された電圧ｖｃ＿Ｕｎｉが入力される。また、コンデンサ電圧差分検出部５１１には、Ｕ相の上アーム３１Ｕｐの電力変換回路セル３１１Ｕｐｉ（ｉは１～ｘまでの自然数）のそれぞれに設けられた電圧検出部３１３（図２参照）で検出された電圧ｖｃ＿Ｕｐｉが入力される。また、コンデンサ電圧差分検出部５１１には、Ｖ相の下アーム３１Ｖｎの電力変換回路セル３１１Ｖｎｉ及び上アーム３１Ｖｐに設けられた電力変換回路セル３１１Ｖｐｉ（ｉは１～ｘまでの自然数）のそれぞれに設けられた電圧検出部３１３で検出された電圧ｖｃ＿Ｖｎｉ，ｖｃ＿Ｖｐｉが入力される。さらに、コンデンサ電圧差分検出部５１１には、Ｗ相の下アーム３１Ｗｎの電力変換回路セル３１１Ｗｎｉ及び上アーム３１Ｗｐに設けられた電力変換回路セル３１１Ｗｐｉ（ｉは１～ｘまでの自然数）のそれぞれに設けられた電圧検出部３１３で検出された電圧ｖｃ＿Ｗｎｉ，ｖｃ＿Ｗｐｉが入力される。
As shown in FIG. 4, the capacitor voltage
これにより、コンデンサ電圧差分検出部５１１は、下アーム３１Ｕｎに設けられたコンデンサＣ１の電圧ｖｃ＿Ｕｎｉ及び上アーム３１Ｕｐに設けられたコンデンサＣ１の電圧ｖｃ＿Ｕｐｉの差分を検出する。また、コンデンサ電圧差分検出部５１１は、下アーム３１Ｖｎに設けられたコンデンサＣ１の電圧ｖｃ＿Ｖｎｉ及び上アーム３１Ｖｐに設けられたコンデンサＣ１の電圧ｖｃ＿Ｖｐｉの差分を検出する。さらに、コンデンサ電圧差分検出部５１１は、下アーム３１Ｗｎに設けられたコンデンサＣ１の電圧ｖｃ＿Ｗｎｉ及び上アーム３１Ｕｐに設けられたコンデンサＣ１の電圧ｖｃ＿Ｗｐｉの差分を検出する。より具体的には、コンデンサ電圧差分検出部５１１は、電圧検出部３１３から入力される電圧ｖｃ＿Ｕｎｉ，ｖｃ＿Ｕｐｉ，ｖｃ＿Ｖｎｉ，ｖｃ＿Ｖｐｉ，ｖｃ＿Ｗｎｉ，ｖｃ＿Ｗｐｉを用いて、式（２）から式（７）に基づく演算を実行し、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿αＹ，ΔｖＣ＿βＹを算出し、算出したコンデンサ電圧差分値ΔｖＣ＿αＹ，ΔｖＣ＿βＹを電流抑制部５１２に出力するように構成されている。
Thereby, the capacitor voltage
図５に示すように、コンデンサ電圧平衡化制御部５１に設けられた電流抑制部５１２は、コンデンサ電圧差分検出部５１１（図４参照）から出力されたコンデンサ電圧差分値ΔｖＣ＿αＹが入力される低域通過フィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ＬＰＦ）５１２ａを有している。また、電流抑制部５１２は、コンデンサ電圧差分検出部５１１から出力されたコンデンサ電圧差分値ΔｖＣ＿αＹが入力される低域通過フィルタ５１２ｆを有している。電圧検出部３１３が検出する電圧ｖｃ＿Ｕｎｉ，ｖｃ＿Ｕｐｉ，ｖｃ＿Ｖｎｉ，ｖｃ＿Ｖｐｉ，ｖｃ＿Ｗｎｉ，ｖｃ＿Ｗｐｉには、Ｕ相交流電源２１１、Ｖ相交流電源２１２及びＷ相交流電源２１３（図１参照）からそれぞれ出力される交流電源の周波数の２倍成分の脈動が重畳されている。このため、電力変換装置１は、当該脈動が上下アームのコンデンサ電圧の平衡化制御に影響を与えないように、当該脈動を減衰させる目的で低域通過フィルタ５１２ａ，５１２ｆが設けられている。
As shown in FIG. 5, the current suppressing
電流抑制部５１２は、低域通過フィルタ５１２ａを通過してコンデンサ電圧差分値ΔｖＣ＿αＹから高周波の脈動が除去されたコンデンサ電圧差分値ΔＶＣ＿αＹの極性を反転させた信号が入力される加算部５１２ｂを有している。加算部５１２ｂには、０ボルトの電圧（例えばグランドと同電位の電圧）も入力されるように構成されている。加算部５１２ｂは、０ボルトの直流信号と極性反転されたコンデンサ電圧差分値ΔＶＣ＿αＹの信号とを加算、すなわち０ボルトの直流信号からコンデンサ電圧差分値ΔＶＣ＿αＹの信号を減算した信号を出力するように構成されている。
The
電流抑制部５１２は、加算部５１２ｂに接続されたＰＩ制御部５１２ｃを有している。ＰＩ制御部５１２ｃは、加算部５１２ｂから入力される信号に比例積分制御を施すように構成されている。ＰＩ制御部５１２ｃにおいて施される比例演算には、加算部５１２ｂでの加算結果の単位を電圧から電力に変換するパラメータが含まれている。これにより、ＰＩ制御部５１２ｃは、上下アーム間の出力電力差ｐ＿αＹの指令値である上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆを出力することができる。
The
電流抑制部５１２は、低域通過フィルタ５１２ｆを通過してコンデンサ電圧差分値ΔｖＣ＿βＹから高周波の脈動が除去されたコンデンサ電圧差分値ΔＶＣ＿βＹの極性を反転させた信号が入力される加算部５１２ｇを有している。加算部５１２ｇには、０ボルトの電圧（例えばグランドと同電位の電圧）も入力されるように構成されている。加算部５１２ｇは、０ボルトの直流信号と極性反転されたコンデンサ電圧差分値ΔＶＣ＿βＹの信号とを加算、すなわち０ボルトの直流信号からコンデンサ電圧差分値ΔＶＣ＿βＹの信号を減算した信号を出力するように構成されている。
The current suppressing
電流抑制部５１２は、加算部５１２ｇに接続されたＰＩ制御部５１２ｈを有している。ＰＩ制御部５１２ｈは、加算部５１２ｇから入力される信号に比例積分制御を施すように構成されている。ＰＩ制御部５１２ｈにおいて施される比例演算には、加算部５１２ｇでの加算結果の単位を電圧から電力に変換するパラメータが含まれている。これにより、ＰＩ制御部５１２ｈは、上下アーム間の出力電力差ｐ＿βＹの指令値である上下アーム間の出力電力差指令値ＰＹβ＿ｒｅｆを出力することができる。
The
図５に示すように、電流抑制部５１２は、ＰＩ制御部５１２ｃから出力される上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆと、ＰＩ制御部５１２ｈから出力される上下アーム間の出力電力差指令値ＰＹβ＿ｒｅｆとが入力されて上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆ，ＰＹβ＿ｒｅｆの振幅を演算する振幅演算部５１２ｄを有している。振幅演算部５１２ｄは、上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆの自乗と上下アーム間の出力電力差指令値ＰＹβ＿ｒｅｆの自乗との和の平方根によって上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆ，ＰＹβ＿ｒｅｆの振幅を算出する。
As shown in FIG. 5, the
電流抑制部５１２は、振幅演算部５１２ｄから出力された上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆ，ＰＹβ＿ｒｅｆの振幅の値を系統電圧ｖｕ，ｖｖ，ｖｗの線間電圧の実効値であって３相２相変換座標変換後の実効値√２ＶＳ＿ｐで除算する除算部５１２ｅを有している。除算部５１２ｅは、振幅演算部５１２ｄから出力された上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆ，ＰＹβ＿ｒｅｆを実効値√２ＶＳ＿ｐで除算することによって、逆相の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの実効値Ｉｃｉｒ＿ｎを算出することができる。実効値√２ＶＳ＿ｐは、系統電圧ｖｕ，ｖｖ，ｖｗの線間電圧の実効値である。このため、電流抑制部５１２は、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗが接続される三相電力系統２の電圧を用いて導電部材３２に流れる循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗを調整するように構成されている。
The
電流抑制部５１２は、低域通過フィルタ５１２ａから出力されるコンデンサ電圧差分値ΔＶＣ＿αＹと、低域通過フィルタ５１２ｆから出力されるコンデンサ電圧差分値ΔＶＣ＿βＹとが入力されて上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆ，ＰＹβ＿ｒｅｆの位相差φｃｉｒ＿ｎを演算する位相差演算部５１２ｉを有している。位相差演算部５１２ｉは、コンデンサ電圧差分値ΔＶＣ＿αＹに対するコンデンサ電圧差分値ΔＶＣ＿βＹの比を演算する演算部５１２ｉ－１を有している。位相差演算部５１２ｉは、演算部５１２ｉ－１から入力される演算結果の正接（タンジェント）の逆関数（アークタンジェント）を演算して上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆ，ＰＹβ＿ｒｅｆの位相差φｃｉｒ＿ｎを算出する算出部５１２ｉ－２を有している。
The
電流抑制部５１２は、除算部５１２ｅから出力される実効値Ｉｃｉｒ＿ｎと、位相差演算部５１２ｉの算出部５１２ｉ－２から出力される位相差φｃｉｒ＿ｎとが入力される循環電流指令値演算部５１２ｊを有している。循環電流指令値演算部５１２ｊは、式（１１）で表される演算を実行するように構成されている。循環電流指令値演算部５１２ｊに入力される実効値Ｉｃｉｒ＿ｎは、上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆ，ＰＹβ＿ｒｅｆに基づいている。また、本実施形態では、三相電力系統２の系統電圧ｖｕ，ｖｖ，ｖｗに対して逆相となる循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの循環電流成分を用いるようになっている。このため、循環電流指令値演算部５１２ｊは、逆相の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの指令値である循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆ，ｉｃｉｒ＿ｖ＿ｒｅｆ，ｉｃｉｒ＿ｗ＿ｒｅｆを算出して出力することができる。循環電流指令値演算部５１２ｊから出力される循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆ，ｉｃｉｒ＿ｖ＿ｒｅｆ，ｉｃｉｒ＿ｗ＿ｒｅｆは、アーム電圧指令値生成部５２（図４参照）に入力される。
The
図６は、アーム間電力平衡化制御部５ａに設けられたアーム電圧指令値生成部５２の概略構成の一例を示すブロック図である。図６では、理解を容易にするため、アーム電圧指令値生成部５２に接続されたコンデンサ電圧平衡化制御部５１、電流調整部５ｂ及びゲートパルス信号生成部５ｃ並びにゲートパルス信号生成部５ｃに接続されたキャリア波生成部５ｄが併せて図示されている。
FIG. 6 is a block diagram showing an example of a schematic configuration of the arm voltage command
図６に示すように、アーム電圧指令値生成部５２は、コンデンサ電圧平衡化制御部５１から入力されるＵ相の下アーム３１Ｕｎの出力電流ｉＵｎ及びＵ相の上アーム３１Ｕｐの出力電流ｉＵｐのそれぞれの電流信号を加算する加算部５２１ｕを有している。また、アーム電圧指令値生成部５２は、加算部５２１ｕから出力される加算信号を２分の１に減算する減算部５２２ｕを有している。アーム電圧指令値生成部５２は、加算部５２１ｕ及び減算部５２２ｕによって、現時点でＵ相レグ３１Ｕを循環する循環電流ｉｃｉｒ＿ｕを算出することができる。
As shown in FIG. 6, the arm voltage command
アーム電圧指令値生成部５２は、減算部５２２ｕから出力される循環電流ｉｃｉｒ＿ｕと、コンデンサ電圧平衡化制御部５１の電流抑制部５１２に設けられた循環電流指令値演算部５１２ｊ（図５参照）から入力される循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆの極性を反転させた信号とが入力される加算部５２３ｕを有している。加算部５２３ｕは、循環電流ｉｃｉｒ＿ｕの電流信号と極性を反転させた循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆの信号を加算、すなわち循環電流ｉｃｉｒ＿ｕの電流信号から循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆの信号を減算する。
The arm voltage command
アーム電圧指令値生成部５２は、加算部５２３ｕに接続されたＰ制御部５２４ｕを有している。Ｐ制御部５２４ｕは、加算部５２３ｕから入力される信号に比例制御を施すように構成されている。Ｐ制御部５２４ｕにおいて施される比例演算には、加算部５２３ｕでの加算結果の単位を電流から電圧に変換するパラメータが含まれている。これにより、Ｐ制御部５２４ｕは、電流調整部５ｂで生成されるアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆを補正するためのアーム電圧指令補正値ｖＵ＿ｃｉｒ＿ｒｅｆを生成することができる。アーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆは、三相電力系統２のＵ相交流電源２１１とＵ相レグ３１Ｕとの間で入流出させる無効電圧の指令値である。
The arm voltage command
図６に示すように、アーム電圧指令値生成部５２に接続された電流調整部５ｂは、例えばＡＣＲ（Ａｕｔｏ Ｃｕｒｒｅｎｔ Ｒｅｇｕｌａｔｏｒ）で構成されている。電流調整部５ｂには、電力変換装置１に設けられた電圧検出部（不図示）で検出された系統電圧ｖｕ，ｖｖ，ｖｗが入力される。また、電流調整部５ｂには、電力変換装置１に設けられた電流検出部（不図示）で検出された三相電力系統２から主回路部３に流入する出力電流ｉｕ，ｉｖ，ｉｗが入力される。さらに、電流調整部５ｂには、出力電流ｉｕ，ｉｖ，ｉｗの指令値である出力電流指令値ｉｕ＿ｒｅｆ，ｉｖ＿ｒｅｆ，ｉｗ＿ｒｅｆが入力される。電流調整部５ｂは、入力される系統電圧ｖｕ，ｖｖ，ｖｗ、出力電流ｉｕ，ｉｖ，ｉｗ及び出力電流指令値ｉｕ＿ｒｅｆ，ｉｖ＿ｒｅｆ，ｉｗ＿ｒｅｆに基づいて、アーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆ，ｖｖ＿ａｃｒ＿ｒｅｆ，ｖｗ＿ａｃｒ＿ｒｅｆを生成するように構成されている。アーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆは、三相電力系統２のＶ相交流電源２１２とＶ相レグ３１Ｖとの間で入流出させる無効電圧の指令値である。アーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆは、三相電力系統２のＷ相交流電源２１３とＷ相レグ３１Ｗとの間で入流出させる無効電圧の指令値である。
As shown in FIG. 6, the
図６に示すように、アーム電圧指令値生成部５２は、Ｐ制御部５２４ｕから出力されるアーム電圧指令補正値ｖＵ＿ｃｉｒ＿ｒｅｆが入力される第一加算部５２５ｕ及び第二加算部５２６ｕを有している。第一加算部５２５ｕには、電流調整部５ｂから出力されるＵ相レグ３１Ｕのアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの極性を反転させた信号も入力される。第二加算部５２６ｕには、電流調整部５ｂから出力されるＵ相レグ３１Ｕのアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの極性を反転させない信号も入力される。
As shown in FIG. 6, the arm voltage command
第一加算部５２５ｕは、Ｕ相レグ３１Ｕのアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの極性を反転させた信号にアーム電圧指令補正値ｖＵ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第一加算部５２５ｕは、アーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの極性を反転させた信号をアーム電圧指令補正値ｖＵ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｕ相の上アーム３１Ｕｐのアーム電圧指令値ｖＵｐ＿ｒｅｆを生成する。第二加算部５２６ｕは、Ｕ相レグ３１Ｕのアーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの信号にアーム電圧指令補正値ｖＵ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第二加算部５２６ｕは、アーム電圧指令値ｖｕ＿ａｃｒ＿ｒｅｆの信号をアーム電圧指令補正値ｖＵ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｕ相の下アーム３１Ｕｎのアーム電圧指令値ｖＵｎ＿ｒｅｆを生成する。第一加算部５２５ｕで生成されたアーム電圧指令値ｖＵｐ＿ｒｅｆ及び第二加算部５２６ｕで生成されたアーム電圧指令値ｖＵｎ＿ｒｅｆは、ゲートパルス信号生成部５ｃに入力される。
The
図６に示すように、アーム電圧指令値生成部５２は、コンデンサ電圧平衡化制御部５１から入力されるＶ相の下アーム３１Ｖｎの出力電流ｉＶｎ及びＶ相の上アーム３１Ｖｐの出力電流ｉＶｐのそれぞれの電流信号を加算する加算部５２１ｖを有している。また、アーム電圧指令値生成部５２は、加算部５２１ｖから出力される加算信号を２分の１に減算する減算部５２２ｖを有している。アーム電圧指令値生成部５２は、加算部５２１ｖ及び減算部５２２ｖによって、現時点でＶ相レグ３１Ｖを循環する循環電流ｉｃｉｒ＿ｖを算出することができる。
As shown in FIG. 6, the arm voltage command
アーム電圧指令値生成部５２は、減算部５２２ｖから出力される循環電流ｉｃｉｒ＿ｖと、コンデンサ電圧平衡化制御部５１の電流抑制部５１２に設けられた循環電流指令値演算部５１２ｊ（図５参照）から入力される循環電流指令値ｉｃｉｒ＿ｖ＿ｒｅｆの極性を反転させた信号とが入力される加算部５２３ｖを有している。加算部５２３ｖは、循環電流ｉｃｉｒ＿ｖの電流信号と極性を反転させた循環電流指令値ｉｃｉｒ＿ｖ＿ｒｅｆの信号を加算、すなわち循環電流ｉｃｉｒ＿ｖの電流信号から循環電流指令値ｉｃｉｒ＿ｖ＿ｒｅｆの信号を減算する。
The arm voltage command
アーム電圧指令値生成部５２は、加算部５２３ｖに接続されたＰ制御部５２４ｖを有している。Ｐ制御部５２４ｖは、加算部５２３ｖから入力される信号に比例制御を施すように構成されている。Ｐ制御部５２４ｖにおいて施される比例演算には、加算部５２３ｖでの加算結果の単位を電流から電圧に変換するパラメータが含まれている。これにより、Ｐ制御部５２４ｖは、電流調整部５ｂで生成されるアーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆを補正するためのアーム電圧指令補正値ｖＶ＿ｃｉｒ＿ｒｅｆを生成することができる。
The arm voltage command
アーム電圧指令値生成部５２は、Ｐ制御部５２４ｖから出力されるアーム電圧指令補正値ｖＶ＿ｃｉｒ＿ｒｅｆが入力される第一加算部５２５ｖ及び第二加算部５２６ｖを有している。第一加算部５２５ｖには、電流調整部５ｂから出力されるＶ相レグ３１Ｖのアーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの極性を反転させた信号も入力される。第二加算部５２６ｖには、電流調整部５ｂから出力されるＶ相レグ３１Ｖのアーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの極性を反転させない信号も入力される。
The arm voltage command
第一加算部５２５ｖは、Ｖ相レグ３１Ｖのアーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの極性を反転させた信号にアーム電圧指令補正値ｖＶ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第一加算部５２５ｖは、アーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの極性を反転させた信号をアーム電圧指令補正値ｖＶ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｖ相の上アーム３１Ｖｐのアーム電圧指令値ｖＶｐ＿ｒｅｆを生成する。第二加算部５２６ｖは、Ｖ相レグ３１Ｖのアーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの信号にアーム電圧指令補正値ｖＶ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第二加算部５２６ｖは、アーム電圧指令値ｖｖ＿ａｃｒ＿ｒｅｆの信号をアーム電圧指令補正値ｖＶ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｖ相の下アーム３１Ｖｎのアーム電圧指令値ｖＶｎ＿ｒｅｆを生成する。第一加算部５２５ｖで生成されたアーム電圧指令値ｖＶｐ＿ｒｅｆ及び第二加算部５２６ｖで生成されたアーム電圧指令値ｖＶｎ＿ｒｅｆは、ゲートパルス信号生成部５ｃに入力される。
The
図６に示すように、アーム電圧指令値生成部５２は、コンデンサ電圧平衡化制御部５１から入力されるＷ相の下アーム３１Ｗｎの出力電流ｉＷｎ及びＷ相の上アーム３１Ｗｐの出力電流ｉＷｐのそれぞれの電流信号を加算する加算部５２１ｗを有している。また、アーム電圧指令値生成部５２は、加算部５２１ｗから出力される加算信号を２分の１に減算する減算部５２２ｗを有している。アーム電圧指令値生成部５２は、加算部５２１ｗ及び減算部５２２ｗによって、現時点でＷ相レグ３１Ｗを循環する循環電流ｉｃｉｒ＿ｗを算出することができる。
As shown in FIG. 6, the arm voltage command
アーム電圧指令値生成部５２は、減算部５２２ｗから出力される循環電流ｉｃｉｒ＿ｗと、コンデンサ電圧平衡化制御部５１の電流抑制部５１２に設けられた循環電流指令値演算部５１２ｊ（図５参照）から入力される循環電流指令値ｉｃｉｒ＿ｗ＿ｒｅｆの極性を反転させた信号とが入力される加算部５２３ｗを有している。加算部５２３ｗは、循環電流ｉｃｉｒ＿ｗの電流信号と極性を反転させた循環電流指令値ｉｃｉｒ＿ｗ＿ｒｅｆの信号を加算、すなわち循環電流ｉｃｉｒ＿ｗの電流信号から循環電流指令値ｉｃｉｒ＿ｗ＿ｒｅｆの信号を減算する。
The arm voltage command
アーム電圧指令値生成部５２は、加算部５２３ｗに接続されたＰ制御部５２４ｗを有している。Ｐ制御部５２４ｗは、加算部５２３ｗから入力される信号に比例制御を施すように構成されている。Ｐ制御部５２４ｗにおいて施される比例演算には、加算部５２３ｗでの加算結果の単位を電流から電圧に変換するパラメータが含まれている。これにより、Ｐ制御部５２４ｗは、電流調整部５ｂで生成されるアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆを補正するためのアーム電圧指令補正値ｖＷ＿ｃｉｒ＿ｒｅｆを生成することができる。
The arm voltage command
アーム電圧指令値生成部５２は、Ｐ制御部５２４ｗから出力されるアーム電圧指令補正値ｖＷ＿ｃｉｒ＿ｒｅｆが入力される第一加算部５２５ｗ及び第二加算部５２６ｗを有している。第一加算部５２５ｗには、電流調整部５ｂから出力されるＷ相レグ３１Ｗのアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの極性を反転させた信号も入力される。第二加算部５２６ｗには、電流調整部５ｂから出力されるＷ相レグ３１Ｗのアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの極性を反転させない信号も入力される。
The arm voltage command
第一加算部５２５ｗは、Ｗ相レグ３１Ｗのアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの極性を反転させた信号にアーム電圧指令補正値ｖＷ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第一加算部５２５ｗは、アーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの極性を反転させた信号をアーム電圧指令補正値ｖＷ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｗ相の上アーム３１Ｗｐのアーム電圧指令値ｖＷｐ＿ｒｅｆを生成する。第二加算部５２６ｗは、Ｗ相レグ３１Ｗのアーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの信号にアーム電圧指令補正値ｖＷ＿ｃｉｒ＿ｒｅｆの信号を加算する。これにより、第二加算部５２６ｗは、アーム電圧指令値ｖｗ＿ａｃｒ＿ｒｅｆの信号をアーム電圧指令補正値ｖＷ＿ｃｉｒ＿ｒｅｆ分だけ正側に電圧シフトした、Ｗ相の下アーム３１Ｗｎのアーム電圧指令値ｖＷｎ＿ｒｅｆを生成する。第一加算部５２５ｗで生成されたアーム電圧指令値ｖＷｐ＿ｒｅｆ及び第二加算部５２６ｗで生成されたアーム電圧指令値ｖＷｎ＿ｒｅｆは、ゲートパルス信号生成部５ｃに入力される。
The
図６に示すように、アーム電圧指令値生成部５２は、キャリア波生成部５ｄを有している。キャリア波生成部５ｄは、Ｕ相レグ３１Ｕのためのキャリア波ＳＣｕi、Ｖ相レグ３１Ｖのためのキャリア波ＳＣｖi及びＷ相レグ３１Ｗようのキャリア波ＳＣｗiを生成してゲートパルス信号生成部５ｃに出力する。キャリア波ＳＣｕi、キャリア波ＳＣｖi及びキャリア波ＳＣｗiは、相間においては同位相であり、相内では位相が１／（ｘ＋１）度ずつずらされている。
As shown in FIG. 6, the arm voltage command
ゲートパルス信号生成部５ｃは、第一加算部５２５ｕから入力されるアーム電圧指令値ｖｕｐ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｕiに基づいて、Ｕ相レグ３１Ｕの上アーム３１Ｕｐに設けられた電力変換回路セル３１１Ｕｐｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＵｐｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＵｐｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＵｐｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＵｐｉ＿ｄを生成する。
The gate pulse
ゲートパルス信号生成部５ｃは、第二加算部５２６ｕから入力されるアーム電圧指令値ｖｕｎ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｕiに基づいて、Ｕ相レグ３１Ｕの下アーム３１Ｕｎに設けられた電力変換回路セル３１１Ｕｎｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＵｎｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＵｎｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＵｎｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＵｎｉ＿ｄを生成する。
The gate pulse
ゲートパルス信号生成部５ｃは、第一加算部５２５ｖから入力されるアーム電圧指令値ｖｖｐ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｖiに基づいて、Ｖ相レグ３１Ｖの上アーム３１Ｖｐに設けられた電力変換回路セル３１１Ｖｐｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＶｐｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＶｐｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＶｐｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＶｐｉ＿ｄを生成する。
The gate pulse
ゲートパルス信号生成部５ｃは、第二加算部５２６ｖから入力されるアーム電圧指令値ｖｖｎ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｖiに基づいて、Ｖ相レグ３１Ｖの下アーム３１Ｖｎに設けられた電力変換回路セル３１１Ｖｎｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＶｎｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＶｎｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＶｎｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＶｎｉ＿ｄを生成する。
The gate pulse
ゲートパルス信号生成部５ｃは、第一加算部５２５ｗから入力されるアーム電圧指令値ｖｗｐ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｗiに基づいて、Ｗ相レグ３１Ｗの上アーム３１Ｗｐに設けられた電力変換回路セル３１１Ｗｐｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＷｐｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＷｐｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＷｐｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＷｐｉ＿ｄを生成する。
The gate pulse
ゲートパルス信号生成部５ｃは、第二加算部５２６ｗから入力されるアーム電圧指令値ｖＷｎ＿ｒｅｆ及びキャリア波生成部５ｄから入力されるキャリア波ＳＣｗiに基づいて、Ｗ相レグ３１Ｗの下アーム３１Ｗｎに設けられた電力変換回路セル３１１Ｗｎｉ（ｉは１からｘまでの自然数）のそれぞれに設けられた半導体スイッチＱａを制御するためのゲートパルス信号ＳＷｎｉ＿ａ、半導体スイッチＱｂを制御するためのゲートパルス信号ＳＷｎｉ＿ｂ、半導体スイッチＱｃを制御するためのゲートパルス信号ＳＷｎｉ＿ｃ及び半導体スイッチＱｄを制御するためのゲートパルス信号ＳＷｎｉ＿ｄを生成する。
The gate pulse
このように、ゲートパルス信号ＳＵｎｉ＿ａ～ＳＵｎｉ＿ｄ，ＳＵｐｉ＿ａ～ＳＵｐｉ＿ｄ，ＳＶｎｉ＿ａ～ＳＶｎｉ＿ｄ，ＳＶｐｉ＿ａ～ＳＶｐｉ＿ｄ，ＳＷｎｉ＿ａ～ＳＷｎｉ＿ｄ，ＳＷｐｉ＿ａ～ＳＷｐｉ＿ｄは、上下アーム間の出力電力差（すなわち上下アーム間のコンデンサ電圧差分値）を抑制するためのアーム電圧指令値ｖＵｎ＿ｒｅｆ，ｖＵｐ＿ｒｅｆ，ｖＶｎ＿ｒｅｆ，ｖＶｐ＿ｒｅｆ，ｖＷｎ＿ｒｅｆ，ｖＷｐ＿ｒｅｆに基づいて生成されている。このため、Ｕ相の下アーム３１Ｕｎ及び上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ及び上アームＶｐ並びにＷ相の下アーム３１Ｗｕ及び上アームＷｐのそれぞれに設けられた半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄがゲートパルス信号ＳＵｎｉ＿ａ～ＳＵｎｉ＿ｄ，ＳＵｐｉ＿ａ～ＳＵｐｉ＿ｄ，ＳＶｎｉ＿ａ～ＳＶｎｉ＿ｄ，ＳＶｐｉ＿ａ～ＳＶｐｉ＿ｄ，ＳＷｎｉ＿ａ～ＳＷｎｉ＿ｄ，ＳＷｐｉ＿ａ～ＳＷｐｉ＿ｄによってオン／オフ動作することにより、上下アーム間の出力電力差（すなわち上下アーム間のコンデンサ電圧差分値）が抑制される。その結果、電力変換装置１は、軽負荷状態や無負荷状態であっても安定して運転を継続することができる。
In this way, the gate pulse signals S Uni_a ~ SU ni_d , S Upi_a ~ S Upi_d , S Vni_a ~ S Vni_d , S Vpi_a ~ S Vpi_d , S Wni_a ~ S Wni_d , S Wpi_a ~ S Wpi_d are the output power between the upper and lower arms. It is generated based on arm voltage command values v Un_ref , v Up_ref , v Vn_ref , v Vp_ref , v Wn_ref , v Wp_ref for suppressing the difference (that is, the capacitor voltage difference value between the upper and lower arms). For this reason, the semiconductor switches Qa, Qb, Qc, Qd provided in the lower arm 31Un and upper arm 31Up of the U phase, the lower arm 31Vn and upper arm Vp of the V phase, and the lower arm 31Wu and upper arm Wp of the W phase, respectively. The upper and lower arms _ _ _ _ _ _ _ The output power difference between the upper and lower arms (that is, the capacitor voltage difference value between the upper and lower arms) is suppressed. As a result, the
以上説明したように、本実施形態による電力変換装置は、直列接続された電力変換回路セル３１１Ｕｎｉ，３１１Ｖｎｉ，３１１Ｗｎｉ及び交流リアクトル３１２Ｕｎ，３１２Ｖｎ，３１２Ｗｎを有する下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎと、交流リアクトル３１２Ｕｎ，３１２Ｖｎ，３１２Ｗｎに直列接続された交流リアクトル３１２Ｕｐ，３１２Ｖｐ，３１２Ｗｐ及び交流リアクトル３１２Ｕｐ，３１２Ｖｐ，３１２Ｗｐに直列接続された電力変換回路セル３１１Ｕｐｉ，３１１Ｖｐｉ，３１１Ｗｐｉを有する上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐとをそれぞれ有する複数のレグ３１Ｕ，３１Ｖ，３１Ｗと、複数のレグ３１Ｕ，３１Ｖ，３１Ｗの両端の間を接続して設けられた導電部材３２とを備え、電力変換回路セル３１１Ｕｎｉ，３１１Ｖｎｉ，３１１Ｗｎｉ及び電力変換回路セル３１１Ｕｐｉ，３１１Ｖｐｉ，３１１Ｗｐｉは、直列接続された２個の半導体スイッチＱａ，Ｑｂと、２個の半導体スイッチＱａ，Ｑｂに並列接続されたコンデンサＣ１とを有している。 As explained above, the power conversion device according to the present embodiment includes lower arms 31Un, 31Vn, 31Wn having power conversion circuit cells 311Uni, 311Vni, 311Wni and AC reactors 312Un, 312Vn, 312Wn connected in series, and AC reactor 312Un. , 312Vn, and 312Wn, and upper arms 31Up, 31Vp, and 31Wp having power conversion circuit cells 311Upi, 311Vpi, and 311Wpi connected in series to the AC reactors 312Up, 312Vp, and 312Wp, respectively. power conversion circuit cells 311Uni, 311Vni, 311Wni and a power conversion circuit. The cells 311Upi, 311Vpi, and 311Wpi include two semiconductor switches Qa and Qb connected in series, and a capacitor C1 connected in parallel to the two semiconductor switches Qa and Qb.
このような構成を備える電力変換装置は、軽負荷状態や無負荷状態であっても安定して運転を継続することができる。 A power conversion device having such a configuration can continue to operate stably even in a light load state or no load state.
〔第２実施形態〕
本発明の第２実施形態による電力変換装置について図７を用いて説明する。本実施形態による電力変換装置は、上記第１実施形態による電力変換装置と同様に、上述の式（８）の右辺の第２項に示す零相電圧ｖｚ及び循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗによって発生する瞬時電力を調整することによって、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑える（すなわちバランスさせる）ように構成されている点に特徴を有している。また、本実施形態による電力変換装置は、電流抑制部の構成を除いて、上記第１実施形態による電力変換装置１と同様の構成を有している。以下、本実施形態による電力変換装置の説明において、図１から図３、図４及び図６を参照するとともに、上記第１実施形態による電力変換装置１と同様の作用・機能を奏する構成要素には同一の符号を付してその説明は省略する。
[Second embodiment]
A power conversion device according to a second embodiment of the present invention will be described using FIG. 7. Like the power converter according to the first embodiment, the power converter according to the present embodiment has the zero-sequence voltage v z and the circulating currents i cir_u , i cir_v , The feature is that the capacitor voltage difference values Δv C_UY , Δv C_VY , Δv C_WY between the upper and lower arms are suppressed (i.e., balanced) within a predetermined range by adjusting the instantaneous power generated by i cir_w . have. Moreover, the power conversion device according to this embodiment has the same configuration as the
本実施形態では一例として、互いに同じ周波数成分（本例では直流）の、零相電圧ｖｚ及び循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗを用いる。本実施形態では、零相電圧ｖｚは、定格系統電圧をＶＳ＿ｒａｔｅｄとおき、定数をαとおくと、以下の（１３）にて定義することができる。定数αは、Ｕ相の下アーム３１Ｕｎ及び上アーム３１Ｕｐ、Ｖ相の下アーム３１Ｖｎ及び上アームＶｐ並びにＷ相の下アーム３１Ｗｕ及び上アームＷｐが出力可能な、系統電圧ｖｕ，ｖｖ，ｖｗに対するマージンであり、例えば０．０５である。
ｖｚ＝α×ＶＳ＿ｒａｔｅｄ ・・・（１３）
In this embodiment, as an example, a zero-sequence voltage v z and circulating currents i cir_u , i cir_v , i cir_w of the same frequency components (direct current in this example) are used. In this embodiment, the zero-phase voltage v z can be defined by the following (13), where the rated system voltage is V S_rated and the constant is α. The constant α is the system voltage v u , v v , v that can be output by the U-phase lower arm 31 Un and upper arm 31 Up, the V-phase lower arm 31 Vn and upper arm Vp, and the W -phase lower arm 31 Wu and upper arm Wp. This is a margin for w , and is, for example, 0.05.
v z =α×V S_rated ...(13)
Ｕ相レグ３１の循環電流ｉｃｉｒ＿ｕ、Ｖ相レグ３１Ｖの循環電流ｉｃｉｒ＿ｖ及びＷ相レグＷの循環電流ｉｃｉｒ＿ｗは、振幅をＩｃｉｒ＿ｄｃとおき、位相差をΦｃｉｒ＿ｄｃとおくと、以下の式（１４）として定義することができる。
The circulating current i cir_u of the U-phase leg 31, the circulating current i cir_v of the V-
式（１３）及び式（１４）を式（９）に代入すると、式（１５）に示すように、上下アーム間の出力電力差ｐ＿αＹ，ｐ＿βＹが定まる。 By substituting equations (13) and (14) into equation (9), the output power differences p _αY and p _βY between the upper and lower arms are determined as shown in equation (15).
式（１５）に示すように、本実施形態による電力変換装置１は、零相電圧ｖｚを制御して定格系統電圧ＶＳ＿ｒａｔｅｄを変更し、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗを制御して位相差Φｃｉｒ＿ｄｃを変更することによって、上下アーム間の出力電力差ｐ＿αＹ，ｐ＿βＹ、すなわち上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑えることができる。
As shown in equation (15), the
本実施形態による電力変換装置１は、制御装置５のアーム間電力平衡化制御部５ａのコンデンサ電圧平衡化制御部５１に設けられた電流抑制部５１２（図４参照）に代えて、図７に示す電流抑制部５１３を備えている。
The
本実施形態による電力変換装置１は、式（１５）に基づいて、上下アーム間の出力電力差ｐ＿αＹ，ｐ＿βＹを抑制、すなわち平衡化を図るように構成されている。このため、図７に示すように、本実施形態における電流抑制部５１３は、振幅演算部５１２ｄから出力された上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆ，ＰＹβ＿ｒｅｆの振幅の値を、零相電圧ｖｚ（すなわち定格系統電圧ＶＳ＿ｒａｔｅｄ及び定数αを乗算した値）を√２倍した値で除算する除算部５１３ｅを有している。除算部５１３ｅは、振幅演算部５１２ｄから出力された上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆ，ＰＹβ＿ｒｅｆを零相電圧ｖｚで除算することによって、正相の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの振幅Ｉｃｉｒ＿ｄｃを算出することができる。このように、電流抑制部５１３は、導電部材３２の零相電圧ｖｚを用いて導電部材２３に流れる循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗを調整するように構成されている。
The
電流抑制部５１３は、除算部５１２ｅから出力される振幅Ｉｃｉｒ＿ｄｃの値と、位相差演算部５１２ｉの算出部５１２ｉ－２から出力される位相差φｃｉｒ＿ｄｃとが入力される循環電流指令値演算部５１３ｊを有している。位相差φｃｉｒ＿ｄｃを算出する位相差演算部５１２ｉは、上記第１実施形態における位相差演算部５１２ｉと同様の構成を有しているため、説明は省略する。循環電流指令値演算部５１３ｊは、式（１４）で表される演算を実行するように構成されている。循環電流指令値演算部５１３ｊに入力される振幅Ｉｃｉｒ＿ｄｃの値は、上下アーム間の出力電力差指令値ＰＹα＿ｒｅｆ，ＰＹβ＿ｒｅｆに基づいている。また、本実施形態では、三相電力系統２の系統電圧ｖｕ，ｖｖ，ｖｗに対して正相となる循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの循環電流成分を用いるようになっている。このため、循環電流指令値演算部５１３ｊは、正相の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの指令値である循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆ，ｉｃｉｒ＿ｖ＿ｒｅｆ，ｉｃｉｒ＿ｗ＿ｒｅｆを算出して出力することができる。循環電流指令値演算部５１２ｊから出力される循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆ，ｉｃｉｒ＿ｖ＿ｒｅｆ，ｉｃｉｒ＿ｗ＿ｒｅｆは、アーム電圧指令値生成部５２に入力される（図４参照）。
The
本実施形態における制御装置５は、除算部５１３ｅ及び循環電流指令値演算部５１３ｊ以外の構成は、上記第１実施形態における制御装置５と同様であるため、説明は省略する。
The configuration of the
以上説明したように、本実施形態による電力変換装置は、直列接続された電力変換回路セル３１１Ｕｎｉ，３１１Ｖｎｉ，３１１Ｗｎｉ及び交流リアクトル３１２Ｕｎ，３１２Ｖｎ，３１２Ｗｎを有する下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎと、交流リアクトル３１２Ｕｎ，３１２Ｖｎ，３１２Ｗｎに直列接続された交流リアクトル３１２Ｕｐ，３１２Ｖｐ，３１２Ｗｐ及び交流リアクトル３１２Ｕｐ，３１２Ｖｐ，３１２Ｗｐに直列接続された電力変換回路セル３１１Ｕｐｉ，３１１Ｖｐｉ，３１１Ｗｐｉを有する上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐとをそれぞれ有する複数のレグ３１Ｕ，３１Ｖ，３１Ｗと、複数のレグ３１Ｕ，３１Ｖ，３１Ｗの両端の間を接続して設けられた導電部材３２とを備え、電力変換回路セル３１１Ｕｎｉ，３１１Ｖｎｉ，３１１Ｗｎｉ及び電力変換回路セル３１１Ｕｐｉ，３１１Ｖｐｉ，３１１Ｗｐｉは、直列接続された２個の半導体スイッチＱａ，Ｑｂと、２個の半導体スイッチＱａ，Ｑｂに並列接続されたコンデンサＣ１とを有している。 As explained above, the power conversion device according to the present embodiment includes lower arms 31Un, 31Vn, 31Wn having power conversion circuit cells 311Uni, 311Vni, 311Wni and AC reactors 312Un, 312Vn, 312Wn connected in series, and AC reactor 312Un. , 312Vn, and 312Wn, and upper arms 31Up, 31Vp, and 31Wp having power conversion circuit cells 311Upi, 311Vpi, and 311Wpi connected in series to the AC reactors 312Up, 312Vp, and 312Wp, respectively. power conversion circuit cells 311Uni, 311Vni, 311Wni and a power conversion circuit. The cells 311Upi, 311Vpi, and 311Wpi include two semiconductor switches Qa and Qb connected in series, and a capacitor C1 connected in parallel to the two semiconductor switches Qa and Qb.
このような構成を備える本実施形態による電力変換装置は、上記第１実施形態による電力変換装置と同様の効果を奏することができる。 The power conversion device according to the present embodiment having such a configuration can achieve the same effects as the power conversion device according to the first embodiment.
また、本実施形態による電力変換装置は、導電部材３２に流れる循環電流Ｉｃｉｒ（換言すると循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗ）を調整して上下アーム間のコンデンサの電圧の差分（コンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹ）を抑制する電流抑制部５１３を備えている。電流抑制部５１３は、導電部材３２の電圧である零相電圧ｖｚを用いて導電部材３２に流れる循環電流を調整するように構成されている。
Further, the power conversion device according to the present embodiment adjusts the circulating current I cir (in other words, the circulating currents i cir_u , i cir_v , i cir_w ) flowing through the
このような構成を備える本実施形態による電力変換装置は、上下アーム間の出力電力差、すなわち上下アーム間のコンデンサ電圧差分値を所定の範囲内に抑えるために、三相電力系統２に出力する出力電流及び出力電圧に依存しない。このため、本実施形態による電力変換装置は、上記第１実施形態による電力変換装置と比較して、三相電力系統２との間でやり取りする電力が少ない軽負荷状態や当該電力がない無負荷状態であってもより安定して運転を継続することができる。
The power conversion device according to the present embodiment having such a configuration outputs power to the three-
〔第３実施形態〕
本発明の第３実施形態による電力変換装置について図８を用いて説明する。本実施形態による電力変換装置は、上記第１実施形態による電力変換装置と同様に、上述の式（８）の右辺の第１項に示す系統電圧ｖｕ，ｖｖ，ｖｗ及び循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗによって発生する瞬時電力を調整することによって、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑える（すなわちバランスさせる）ように構成されている点に特徴を有している。また、本実施形態による電力変換装置は、電流抑制部の構成を除いて、上記第１実施形態による電力変換装置１と同様の構成を有している。以下、本実施形態による電力変換装置の説明において、図１から図３、図４及び図６を参照するとともに、上記第１実施形態による電力変換装置１と同様の作用・機能を奏する構成要素には同一の符号を付してその説明は省略する。
[Third embodiment]
A power conversion device according to a third embodiment of the present invention will be described using FIG. 8. Like the power converter according to the first embodiment, the power converter according to the present embodiment has the system voltages v u , v v , v w and the circulating current i shown in the first term on the right side of the above equation (8). By adjusting the instantaneous power generated by cir_u , i cir_v , and i cir_w , the capacitor voltage difference values Δv C_UY , Δv C_VY , and Δv C_WY between the upper and lower arms are suppressed within a predetermined range (that is, balanced). It is characterized by the fact that Moreover, the power conversion device according to this embodiment has the same configuration as the
本実施形態では一例として、三相電力系統２の系統電圧ｖｕ，ｖｖ，ｖｗと同じ周波数の正相の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗが電力変換装置１に注入される。系統電圧ｖｕ，ｖｖ，ｖｗは、上述の式（１０）によって定義することができる。また、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの実効値をそれぞれＩｃｉｒ＿ｐとし、角周波数をωＳとすると、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗは、以下の式（１６）によって定義することができる。
In this embodiment, as an example, positive-phase circulating currents i cir_u , i cir_v , i cir_w having the same frequency as the system voltages v u , v v , v w of the three-
式（１０）及び式（１６）を式（９）に代入すると、式（１７）に示すように、上下アーム間の出力電力差ｐ＿０Ｙが定まる。
ｐ＿０Ｙ＝√３×ＶＳ＿ｐ×Ｉｃｉｒ＿ｐ ・・・（１７）
By substituting equations (10) and (16) into equation (9), the output power difference p_0Y between the upper and lower arms is determined as shown in equation (17).
p_0Y =√3×V S_p ×I cir_p ...(17)
式（１７）に示すように、本実施形態による電力変換装置１は、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗを制御して位相差Φｃｉｒ＿ｄｃを変更することによって、上下アーム間の出力電力差ｐ＿０Ｙ、すなわち上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑えることができる。
As shown in equation (17), the
本実施形態による電力変換装置１は、制御装置５のアーム間電力平衡化制御部５ａのコンデンサ電圧平衡化制御部５１に設けられた電流抑制部５１２（図４参照）に代えて、図８に示す電流抑制部５１３を備えている。また、本実施形態におけるコンデンサ電圧平衡化制御部５１に設けられたコンデンサ電圧差分検出部５１１は、コンデンサ電圧差分値ΔｖＣ＿αＹ，ΔｖＣ＿βＹに代えて、コンデンサ電圧差分値ΔｖＣ＿０Ｙを電流抑制部５１３に出力するように構成されている。
The
図７に示すように、コンデンサ電圧平衡化制御部５１に設けられた電流抑制部５１４は、コンデンサ電圧差分検出部５１１（図４参照）から出力されたコンデンサ電圧差分値ΔｖＣ＿０Ｙが入力される低域通過フィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ＬＰＦ）５１４ａを有している。低域通過フィルタ５１４ａは、電圧検出部３１３（図２参照）が検出する電圧ｖｃ＿Ｕｎｉ，ｖｃ＿Ｕｐｉ，ｖｃ＿Ｖｎｉ，ｖｃ＿Ｖｐｉ，ｖｃ＿Ｗｎｉ，ｖｃ＿Ｗｐｉに重畳される、Ｕ相交流電源２１１、Ｖ相交流電源２１２及びＷ相交流電源２１３（図１参照）からそれぞれ出力される交流電源の周波数の２倍成分の脈動を減衰させるために設けられている。
As shown in FIG. 7, the current suppressing
電流抑制部５１４は、低域通過フィルタ５１４ａを通過してコンデンサ電圧差分値ΔｖＣ＿０Ｙから高周波の脈動が除去されたコンデンサ電圧差分値ΔＶＣ＿０Ｙの極性を反転させた信号が入力される加算部５１４ｂを有している。加算部５１４ｂには、０ボルトの電圧（例えばグランドと同電位の電圧）も入力されるように構成されている。加算部５１４ｂは、０ボルトの直流信号と極性反転されたコンデンサ電圧差分値ΔＶＣ＿０Ｙの信号とを加算、すなわち０ボルトの直流信号からコンデンサ電圧差分値ΔＶＣ＿０Ｙの信号を減算した信号を出力するように構成されている。
The
電流抑制部５１４は、加算部５１４ｂに接続されたＰＩ制御部５１４ｃを有している。ＰＩ制御部５１４ｃは、加算部５１４ｂから入力される信号に比例積分制御を施すように構成されている。ＰＩ制御部５１４ｃにおいて施される比例演算には、加算部５１４ｂでの加算結果の単位を電圧から電力に変換するパラメータが含まれている。これにより、ＰＩ制御部５１４ｃは、上下アーム間の出力電力差ｐ＿０Ｙの指令値である上下アーム間の出力電力差指令値ＰＹ０＿ｒｅｆを出力することができる。
The
電流抑制部５１４は、ＰＩ制御部５１４ｃから出力される上下アーム間の出力電力差指令値ＰＹ０＿ｒｅｆを系統電圧ｖｕ，ｖｖ，ｖｗの線間電圧の実効値であって３相２相変換座標変換後の実効値√３ＶＳ＿ｐで除算する除算部５１４ｄを有している。除算部５１４ｄは、ＰＩ制御部５１４ｃから出力された上下アーム間の出力電力差指令値ＰＹ０＿ｒｅｆを実効値√３ＶＳ＿ｐで除算することによって、正相の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの実効値Ｉｃｉｒ＿ｐを算出することができる。実効値√３ＶＳ＿ｐは、系統電圧ｖｕ，ｖｖ，ｖｗの線間電圧の実効値である。このため、電流抑制部５１４は、Ｕ相レグ３１Ｕ、Ｖ相レグ３１Ｖ及びＷ相レグ３１Ｗが接続される三相電力系統２の電圧を用いて導電部材３２に流れる循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗを調整するように構成されている。
The current suppressing
電流抑制部５１４は、除算部５１４ｄから出力される実効値Ｉｃｉｒ＿ｐが入力される循環電流指令値演算部５１４ｅを有している。循環電流指令値演算部５１４ｅは、式（１６）で表される演算を実行するように構成されている。循環電流指令値演算部５１４ｅに入力される実効値Ｉｃｉｒ＿ｐは、上下アーム間の出力電力差指令値ＰＹ０＿ｒｅｆに基づいている。また、本実施形態では、三相電力系統２の系統電圧ｖｕ，ｖｖ，ｖｗに対して正相となる循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの循環電流成分を用いるようになっている。このため、循環電流指令値演算部５１４ｅは、正相の循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの指令値である循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆ，ｉｃｉｒ＿ｖ＿ｒｅｆ，ｉｃｉｒ＿ｗ＿ｒｅｆを算出して出力することができる。循環電流指令値演算部５１４ｅから出力される循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆ，ｉｃｉｒ＿ｖ＿ｒｅｆ，ｉｃｉｒ＿ｗ＿ｒｅｆは、アーム電圧指令値生成部５２（図４参照）に入力される。
The current suppressing
本実施形態における制御装置５は、コンデンサ電圧差分検出部５１１及び電流抑制部５１４以外の構成は、上記第１実施形態における制御装置５と同様であるため、説明は省略する。
The configuration of the
以上説明したように、本実施形態による電力変換装置は、直列接続された電力変換回路セル３１１Ｕｎｉ，３１１Ｖｎｉ，３１１Ｗｎｉ及び交流リアクトル３１２Ｕｎ，３１２Ｖｎ，３１２Ｗｎを有する下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎと、交流リアクトル３１２Ｕｎ，３１２Ｖｎ，３１２Ｗｎに直列接続された交流リアクトル３１２Ｕｐ，３１２Ｖｐ，３１２Ｗｐ及び交流リアクトル３１２Ｕｐ，３１２Ｖｐ，３１２Ｗｐに直列接続された電力変換回路セル３１１Ｕｐｉ，３１１Ｖｐｉ，３１１Ｗｐｉを有する上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐとをそれぞれ有する複数のレグ３１Ｕ，３１Ｖ，３１Ｗと、複数のレグ３１Ｕ，３１Ｖ，３１Ｗの両端の間を接続して設けられた導電部材３２とを備え、電力変換回路セル３１１Ｕｎｉ，３１１Ｖｎｉ，３１１Ｗｎｉ及び電力変換回路セル３１１Ｕｐｉ，３１１Ｖｐｉ，３１１Ｗｐｉは、直列接続された２個の半導体スイッチＱａ，Ｑｂと、２個の半導体スイッチＱａ，Ｑｂに並列接続されたコンデンサＣ１とを有している。 As explained above, the power conversion device according to the present embodiment includes lower arms 31Un, 31Vn, 31Wn having power conversion circuit cells 311Uni, 311Vni, 311Wni and AC reactors 312Un, 312Vn, 312Wn connected in series, and AC reactor 312Un. , 312Vn, and 312Wn, and upper arms 31Up, 31Vp, and 31Wp having power conversion circuit cells 311Upi, 311Vpi, and 311Wpi connected in series to the AC reactors 312Up, 312Vp, and 312Wp, respectively. power conversion circuit cells 311Uni, 311Vni, 311Wni and a power conversion circuit. The cells 311Upi, 311Vpi, and 311Wpi include two semiconductor switches Qa and Qb connected in series, and a capacitor C1 connected in parallel to the two semiconductor switches Qa and Qb.
このような構成を備える本実施形態による電力変換装置は、上記第１実施形態による電力変換装置と同様の効果を奏することができる。 The power conversion device according to the present embodiment having such a configuration can achieve the same effects as the power conversion device according to the first embodiment.
〔第４実施形態〕
本発明の第４実施形態による電力変換装置について図９を用いて説明する。本実施形態による電力変換装置は、上記第２実施形態による電力変換装置と同様に、上述の式（８）の右辺の第２項に示す零相電圧ｖｚ及び循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗによって発生する瞬時電力を調整することによって、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑える（すなわちバランスさせる）ように構成されている点に特徴を有している。また、本実施形態による電力変換装置は、電流抑制部の構成を除いて、上記第１実施形態による電力変換装置と同様の構成を有している。以下、本実施形態による電力変換装置の説明において、図１から図３、図４及び図６を参照するとともに、上記第１実施形態から上記第３実施形態による電力変換装置１と同様の作用・機能を奏する構成要素には同一の符号を付してその説明は省略する。
[Fourth embodiment]
A power conversion device according to a fourth embodiment of the present invention will be described using FIG. 9. Like the power converter according to the second embodiment, the power converter according to the present embodiment has the zero-sequence voltage v z and the circulating currents i cir_u , i cir_v , The feature is that the capacitor voltage difference values Δv C_UY , Δv C_VY , Δv C_WY between the upper and lower arms are suppressed (i.e., balanced) within a predetermined range by adjusting the instantaneous power generated by i cir_w . have. Further, the power converter according to the present embodiment has the same configuration as the power converter according to the first embodiment, except for the configuration of the current suppressing section. Hereinafter, in the description of the power conversion device according to the present embodiment, reference will be made to FIGS. 1 to 3, FIG. 4, and FIG. Components that perform functions are given the same reference numerals and their explanations will be omitted.
本実施形態では一例として、互いに同じ周波数成分（本例では直流）の、零相電圧ｖｚ及び循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗを用いる。本実施形態では、上記第２実施形態と同様に、零相電圧ｖｚは、上述の式（１３）にて定義される。 In this embodiment, as an example, a zero-sequence voltage v z and circulating currents i cir_u , i cir_v , i cir_w of the same frequency components (direct current in this example) are used. In this embodiment, similarly to the second embodiment, the zero-sequence voltage v z is defined by the above equation (13).
Ｕ相レグ３１の循環電流ｉｃｉｒ＿ｕ、Ｖ相レグ３１Ｖの循環電流ｉｃｉｒ＿ｖ及びＷ相レグＷの循環電流ｉｃｉｒ＿ｗは、振幅をＩｃｉｒ＿０＿ｄｃとおくと、以下の式（１８）として定義することができる。
The circulating current i cir_u of the U-phase leg 31, the circulating current i cir_v of the V-
式（１３）及び式（１８）を式（９）に代入すると、式（１９）に示すように、上下アーム間の出力電力差ｐ＿０Ｙが定まる。
ｐ＿０Ｙ＝（２／√３）×α×ＶＳ＿ｒａｔｅｄ ×Ｉｃｉｒ＿０＿ｄｃ ・・・（１９）
When formula (13) and formula (18) are substituted into formula (9), the output power difference p_0Y between the upper and lower arms is determined as shown in formula (19).
p_0Y = (2/√3)×α×V S_rated ×I cir_0_dc ...(19)
式（１９）に示すように、本実施形態による電力変換装置１は、零相電圧ｖｚを制御して定格系統電圧ＶＳ＿ｒａｔｅｄを変更し、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗを制御して振幅Ｉｃｉｒ＿０＿ｄｃを変更することによって、上下アーム間の出力電力差ｐ＿０Ｙ、すなわち上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑えることができる。
As shown in equation (19), the
本実施形態による電力変換装置１は、制御装置５のアーム間電力平衡化制御部５ａのコンデンサ電圧平衡化制御部５１に設けられた電流抑制部５１２（図４参照）に代えて、図９に示す電流抑制部５１５を備えている。また、本実施形態におけるコンデンサ電圧平衡化制御部５１に設けられたコンデンサ電圧差分検出部５１１は、コンデンサ電圧差分値ΔｖＣ＿αＹ，ΔｖＣ＿βＹに代えて、コンデンサ電圧差分値ΔｖＣ＿０Ｙを電流抑制部５１３に出力するように構成されている。
The
図９に示すように、本実施形態における電流抑制部５１５は、低域通過フィルタ５１４ａ、加算部５１４ｂ及びＰＩ制御部５１４ｃを有している。電流抑制部５１５に設けられた低域通過フィルタ５１４ａ、加算部５１４ｂ及びＰＩ制御部５１４ｃは、上記第３実施形態における電流抑制部５１４に設けられた低域通過フィルタ５１４ａ、加算部５１４ｂ及びＰＩ制御部５１４ｃと同様の構成を有し、同様の機能を発揮するため、説明は省略する。
As shown in FIG. 9, the
電流抑制部５１４は、ＰＩ制御部５１４ｃから出力される上下アーム間の出力電力差指令値ＰＹ０＿ｒｅｆを、「（２／√３）×α×ＶＳ＿ｒａｔｅｄ」で求められる値で除算する除算部５１５ｄを有している。除算部５１５ｄは、ＰＩ制御部５１４ｃから出力された上下アーム間の出力電力差指令値ＰＹ０＿ｒｅｆを「（２／√３）×α×ＶＳ＿ｒａｔｅｄ」で求められる値で除算することによって、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの振幅を合計した振幅Ｉｃｉｒ＿ｄｃを算出することができる。このように、電流抑制部５１４は、導電部材３２の零相電圧ｖｚ（より具体的には零相電圧ｖｚに基づく「（２／√３）×α×ＶＳ＿ｒａｔｅｄ」で求められる値）を用いて導電部材２３に流れる循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗを調整するように構成されている。
The
電流抑制部５１４は、除算部５１５ｄから出力される振幅Ｉｃｉｒ＿０＿ｄｃの値が入力される循環電流指令値演算部５１５ｅを有している。循環電流指令値演算部５１５ｅは、式（１８）で表される演算を実行するように構成されている。循環電流指令値演算部５１５ｅに入力される振幅Ｉｃｉｒ＿０＿ｄｃの値は、上下アーム間の出力電力差指令値ＰＹ０＿ｒｅｆに基づいている。また、除算部５１５ｄにおいて、零相電圧ｖｚの定格系統電圧ＶＳ＿ｒａｔｅｄ及び定数αに基づく「（２／√３）×α×ＶＳ＿ｒａｔｅｄ」で求められる値が用いるようになっている。このため、循環電流指令値演算部５１５ｅは、循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗの指令値である循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆ，ｉｃｉｒ＿ｖ＿ｒｅｆ，ｉｃｉｒ＿ｗ＿ｒｅｆを算出して出力することができる。循環電流指令値演算部５１５ｅから出力される循環電流指令値ｉｃｉｒ＿ｕ＿ｒｅｆ，ｉｃｉｒ＿ｖ＿ｒｅｆ，ｉｃｉｒ＿ｗ＿ｒｅｆは、アーム電圧指令値生成部５２（図４参照）に入力される。
The current suppressing
本実施形態における制御装置５は、除算部５１４ｄ及び循環電流指令値演算部５１４ｅ以外の構成は、上記第３実施形態における制御装置５と同様であるため、説明は省略する。
The configuration of the
以上説明したように、本実施形態による電力変換装置は、直列接続された電力変換回路セル３１１Ｕｎｉ，３１１Ｖｎｉ，３１１Ｗｎｉ及び交流リアクトル３１２Ｕｎ，３１２Ｖｎ，３１２Ｗｎを有する下アーム３１Ｕｎ，３１Ｖｎ，３１Ｗｎと、交流リアクトル３１２Ｕｎ，３１２Ｖｎ，３１２Ｗｎに直列接続された交流リアクトル３１２Ｕｐ，３１２Ｖｐ，３１２Ｗｐ及び交流リアクトル３１２Ｕｐ，３１２Ｖｐ，３１２Ｗｐに直列接続された電力変換回路セル３１１Ｕｐｉ，３１１Ｖｐｉ，３１１Ｗｐｉを有する上アーム３１Ｕｐ，３１Ｖｐ，３１Ｗｐとをそれぞれ有する複数のレグ３１Ｕ，３１Ｖ，３１Ｗと、複数のレグ３１Ｕ，３１Ｖ，３１Ｗの両端の間を接続して設けられた導電部材３２とを備え、電力変換回路セル３１１Ｕｎｉ，３１１Ｖｎｉ，３１１Ｗｎｉ及び電力変換回路セル３１１Ｕｐｉ，３１１Ｖｐｉ，３１１Ｗｐｉは、直列接続された２個の半導体スイッチＱａ，Ｑｂと、２個の半導体スイッチＱａ，Ｑｂに並列接続されたコンデンサＣ１とを有している。 As explained above, the power conversion device according to the present embodiment includes lower arms 31Un, 31Vn, 31Wn having power conversion circuit cells 311Uni, 311Vni, 311Wni and AC reactors 312Un, 312Vn, 312Wn connected in series, and AC reactor 312Un. , 312Vn, and 312Wn, and upper arms 31Up, 31Vp, and 31Wp having power conversion circuit cells 311Upi, 311Vpi, and 311Wpi connected in series to the AC reactors 312Up, 312Vp, and 312Wp, respectively. power conversion circuit cells 311Uni, 311Vni, 311Wni and a power conversion circuit. The cells 311Upi, 311Vpi, and 311Wpi include two semiconductor switches Qa and Qb connected in series, and a capacitor C1 connected in parallel to the two semiconductor switches Qa and Qb.
このような構成を備える本実施形態による電力変換装置は、上記第１実施形態による電力変換装置と同様の効果を奏することができる。 The power conversion device according to the present embodiment having such a configuration can achieve the same effects as the power conversion device according to the first embodiment.
また、本実施形態による電力変換装置は、導電部材３２に流れる循環電流Ｉｃｉｒ（換言すると循環電流ｉｃｉｒ＿ｕ，ｉｃｉｒ＿ｖ，ｉｃｉｒ＿ｗ）を調整して上下アーム間のコンデンサの電圧の差分（コンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹ）を抑制する電流抑制部５１４を備えている。電流抑制部５１４は、導電部材３２の電圧である零相電圧ｖｚを用いて導電部材３２に流れる循環電流を調整するように構成されている。
Further, the power conversion device according to the present embodiment adjusts the circulating current I cir (in other words, the circulating currents i cir_u , i cir_v , i cir_w ) flowing through the
このような構成を備える本実施形態による電力変換装置は、上下アーム間の出力電力差、すなわち上下アーム間のコンデンサ電圧差分値を所定の範囲内に抑えるために、三相電力系統２に出力する出力電流及び出力電圧に依存しない。このため、本実施形態による電力変換装置は、上記第１実施形態及び上記第３実施形態による電力変換装置と比較して、三相電力系統２との間でやり取りする電力が少ない軽負荷状態や当該電力がない無負荷状態であってもより安定して運転を継続することができる。
The power conversion device according to the present embodiment having such a configuration outputs power to the three-
〔第５実施形態〕
本発明の第５実施形態による電力変換装置について図１０を用いて説明する。本実施形態による電力変換装置は、蓄電素子として設けられた二次電池の残容量を制御して上下アーム間の出力電力差を所定の範囲内に抑える点に特徴を有している。本実施形態による電力変換装置は、電力変換回路セルの構成が異なる点を除いて、上記第１実施形態による電力変換装置と同様の概略構成を有している。以下、本実施形態による電力変換装置の説明において、図１を参照するとともに、上記第１実施形態による電力変換装置１と同様の作用・機能を奏する構成要素には同一の符号を付してその説明は省略する。
[Fifth embodiment]
A power conversion device according to a fifth embodiment of the present invention will be described using FIG. 10. The power conversion device according to this embodiment is characterized in that the remaining capacity of a secondary battery provided as a power storage element is controlled to suppress the output power difference between the upper and lower arms within a predetermined range. The power converter according to the present embodiment has the same general configuration as the power converter according to the first embodiment, except that the configuration of the power converter circuit cell is different. Hereinafter, in the description of the power conversion device according to the present embodiment, reference will be made to FIG. Explanation will be omitted.
図１０に示すように、Ｕ相レグ３１Ｕの下アーム３１Ｕｎの電力変換回路セル３１１Ｕｎｉ（ｉは１～ｘまでの自然数）に設けられた蓄電素子は、コンデンサＣ２と、コンデンサＣ２に並列に接続された二次電池３１４とを有している。また、電力変換回路セル３１１Ｕｎｉは、二次電池３１４の残容量（Ｓｔａｔｅ－Ｏｆ－Ｃｈａｒｇｅ：ＳＯＣ）を検出する電池管理システム（Ｂａｔｔｅｒｙ Ｍａｎａｇｅｍｅｎｔ Ｓｙｓｔｅｍ：ＢＭＳ）３１５を有している。電池管理システム３１５は、制御装置５に接続されている。電池管理システム３１５が検出する二次電池３１４の残容量の情報は、制御装置５に送信される。
As shown in FIG. 10, the power storage element provided in the power conversion circuit cell 311Uni (i is a natural number from 1 to x) of the lower arm 31Un of the
同様に、Ｕ相レグ３１Ｕの上アーム３１Ｕｐの電力変換回路セル３１１Ｕｐｉ（ｉは１～ｘまでの自然数）に設けられた蓄電素子は、コンデンサＣ２と、コンデンサＣ２に並列に接続された二次電池３１４とを有している。また、電力変換回路セル３１１Ｕｐｉは、二次電池３１４の残容量を検出する電池管理システム３１５を有している。電池管理システム３１５は、制御装置５に接続されている。電池管理システム３１５が検出する二次電池３１４の残容量の情報は、制御装置５に送信される。
Similarly, the power storage element provided in the power conversion circuit cell 311Upi (i is a natural number from 1 to x) of the upper arm 31Up of the
図示は省略するが、Ｖ相レグ３１Ｕの下アーム３１Ｖｎ及び上アーム３１Ｖｐ並びにＷ相レグ３１Ｗの下アーム３１Ｗｎ及び上アーム３１Ｗｐのそれぞれに設けられた電力変換回路セルも同様に、コンデンサＣ２、コンデンサＣ２に並列に接続された二次電池３１４及び二次電池３１４の残容量を検出する電池管理システム３１５を有している。
Although not shown, the power conversion circuit cells provided in the lower arm 31Vn and upper arm 31Vp of the V-
コンデンサＣ２の両電極間の電圧は、二次電池３１４の両端電圧により定まる。このため、本実施形態による電力変換装置は、コンデンサＣ２の両電極間の直流電圧を制御装置５に出力する必要はない。本実施形態による電力変換装置は、コンデンサＣ２の両電極間の直流電圧の代わりに、電池管理システム３１５が検出する二次電池３１４の残容量の情報を制御装置５に送信するように構成されている。制御装置５は、電池管理システム３１５から入力される電力変換回路セルの二次電池３１４の残容量の差分を抑制することができるように構成されている。
The voltage between both electrodes of capacitor C2 is determined by the voltage across
制御装置５に設けられたコンデンサ電圧差分検出部（差分検出部の一例）は、Ｕ相の下アーム３１Ｕｎｉに設けられた二次電池３１４の残容量及びＵ相の上アーム３１Ｕｐｉに設けられた二次電池３１４の残容量の差分を検出するように構成されている。また、当該コンデンサ電圧差分検出部は、Ｖ相の下アーム３１Ｖｎｉに設けられた二次電池３１４の残容量及びＶ相の上アーム３１Ｖｐｉに設けられた二次電池３１４の残容量の差分を検出するように構成されている。さらに、当該コンデンサ電圧差分検出部は、Ｗ相の下アーム３１Ｗｎｉに設けられた二次電池３１４の残容量及びＷ相の上アーム３１Ｗｐｉに設けられた二次電池３１４の残容量の差分を検出するように構成されている。
A capacitor voltage difference detection unit (an example of a difference detection unit) provided in the
当該コンデンサ電圧差分検出部は、検出する二次電池３１４の残容量を電圧に変換することが可能に構成されている。当該コンデンサ電圧差分検出部は、変換した電圧を用いて、上記第１実施形態から第４実施形態による電力変換装置に設けられたコンデンサ電圧差分検出部５１１と同様の動作が可能になる。これにより、本実施形態による電力変換装置は、上記第１実施形態から第４実施形態による電力変換装置のいずれかと同様の動作により、上下アーム間のコンデンサ電圧差分値ΔｖＣ＿ＵＹ，ΔｖＣ＿ＶＹ，ΔｖＣ＿ＷＹを所定の範囲内に抑えることができる。
The capacitor voltage difference detection section is configured to be able to convert the detected remaining capacity of the
その結果、本実施形態による電力変換装置は、上記第１実施形態から第４実施形態による電力変換装置と同様の効果が得られる。さらに、本実施形態による電力変換装置は、コンデンサＣ２と並列に二次電池３１４を有することにより、サージ電圧をコンデンサＣ２で抑制するとともに、より長時間にわたって有効電力を補償することが可能である。
As a result, the power conversion device according to this embodiment can obtain the same effects as the power conversion devices according to the first to fourth embodiments. Further, the power conversion device according to the present embodiment includes the
本発明は、上記実施形態に限らず種々の変形が可能である。
上記第１実施形態から上記第５実施形態による電力変換装置１は、４個の半導体スイッチを有する複数の電力変換回路セルを備えているが、本発明はこれに限られない。例えば、電力変換装置は、直列接続された２個の半導体スイッチを有する複数の電力変換回路セルを有していても同様の効果が得られる。
The present invention is not limited to the above-described embodiments, and various modifications are possible.
Although the
上記第１実施形態から上記第５実施形態による電力変換装置１は、ＩＧＢＴで構成された半導体スイッチＱａ，Ｑｂ，Ｑｃ，Ｑｄを有しているが、本発明はこれに限られない。電力変換装置１は、例えば、ゲートターンオフサイリスタ（Ｇａｔｅ Ｔｕｒｎ－Ｏｆｆ ｔｈｙｒｉｓｔｏｒ：ＧＴＯ）、集積化ゲート転流型サイリスタ（Ｉｎｔｅｇｒａｔｅｄ Ｇａｔｅ Ｃｏｍｍｕｔａｔｅｄ Ｔｕｒｎ－ｏｆｆ ｔｈｙｒｉｓｔｏｒ：ＧＣＴ）、又はＭＯＳ型電界効果トランジスタ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などで構成された半導体スイッチを有していてもよい。
Although the
上記第１実施形態から上記第４実施形態による電力変換装置は、コンデンサＣ１の容量を、上下アーム間の電力を平衡化するために必要な容量よりも大きく設計してもよい。この場合、電力変換装置は、例えば、電力系統が瞬間的に停電した場合でも、電力系統の負荷に短時間、有効電力を供給することができる。 In the power conversion devices according to the first to fourth embodiments, the capacitance of the capacitor C1 may be designed to be larger than the capacitance required to balance the power between the upper and lower arms. In this case, the power conversion device can supply active power to the load of the power system for a short time even if the power system experiences a momentary power outage, for example.
本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。 The scope of the invention is not limited to the exemplary embodiments shown and described, but also includes all embodiments which give equivalent effects to the object of the invention. Furthermore, the scope of the invention is not limited to the combinations of inventive features delineated by the claims, but may be delimited by any desired combinations of specific features of each and every disclosed feature. sell.
１ 電力変換装置
２ 三相電力系統
３ 主回路部
５ 制御装置
５ａ アーム間電力平衡化制御部
５ｂ 電流調整部
５ｃ ゲートパルス信号生成部
５ｄ キャリア波生成部
２１ 三相交流電源
２２ ケーブル
３１Ｕ Ｕ相レグ
３１Ｕｎ，３１Ｖｎ，３１Ｗｎ 下アーム
３１Ｕｐ，３１Ｖｐ，３１Ｗｐ 上アーム
３１Ｕｔ，３１Ｖｔ，３１Ｗｔ，Ｔ１，Ｔ２ 端子
３１Ｖ Ｖ相レグ
３１ｗ Ｗ相レグ
３１Ｗ Ｗ相レグ
３２ 導電部材
５１ コンデンサ電圧平衡化制御部
５２ アーム電圧指令値生成部
２１１ Ｕ相交流電源
２１２ Ｖ相交流電源
２１３ Ｗ相交流電源
２２１ Ｕ相ケーブル
２２２ Ｖ相ケーブル
２２３ Ｗ相ケーブル
３１１Ｕｎ１，３１１Ｕｎｉ，３１１Ｕｎｉ－１，３１１Ｕｎｘ，３１１Ｕｐ，３１１Ｕｐ１，３１１Ｕｐｉ，３１１Ｕｐｉ－１，３１１Ｕｐｘ，３１１Ｖｎ１，３１１Ｖｎｉ，３１１Ｖｎｘ，３１１Ｖｐ，３１１Ｖｐ１，３１１Ｖｐｉ，３１１Ｗｎ１，３１１Ｗｎｉ，３１１Ｗｎｘ，３１１Ｗｐ，３１１Ｗｐ１，３１１Ｗｐｉ 電力変換回路セル
３１２Ｕｎ，３１２Ｕｐ，３１２Ｖｎ，３１２Ｖｐ，３１２Ｗｎ，３１２Ｗｐ 交流リアクトル
３１３ 電圧検出部
３１４ 二次電池
３１５ 電池管理システム
５１１ コンデンサ電圧差分検出部
５１２ 電流抑制部
５１２，５１３，５１４，５１５ 電流抑制部
５１２ａ，５１２ｆ，５１４ａ 低域通過フィルタ
５１２ｂ、５１２ｇ 加算部
５１２ｃ、５１２ｈ，５１４ｃ，５２４ｕ，５２４ｖ，５２４ｗ Ｐ制御部
５１２ｄ 振幅演算部
５１２ｅ，５１３ｅ，５１４ｄ，５１５ｄ 除算部
５１２ｉ 位相差演算部
５１２ｉ－１ 演算部
５１２ｉ－２ 算出部
５１２ｊ，５１３ｊ，５１４ｅ，５１５ｅ 循環電流指令値演算部
５１４ｂ，５２１ｕ，５２１ｖ，５２１ｗ，５２３ｕ，５２３ｖ，５２３ｗ 加算部
５２２ｕ，５２２ｖ，５２２ｗ 減算部
５２５ｕ，５２５ｖ，５２５ｗ 第一加算部
５２６ｕ，５２６ｖ，５２６ｗ 第二加算部
Ｃ１，Ｃ２ コンデンサ
Ｄａ，Ｄｂ，Ｄｃ，Ｄｄ 還流用ダイオード
Ｍａ，Ｍｂ，Ｍｃ，Ｍｄ 半導体モジュール
ＰＳ 電力制御システム
Ｑａ，Ｑｂ，Ｑｃ，Ｑｄ 半導体スイッチ
1 Power conversion device 2 Three-phase power system 3 Main circuit section 5 Control device 5a Inter-arm power balancing control section 5b Current adjustment section 5c Gate pulse signal generation section 5d Carrier wave generation section 21 Three-phase AC power supply 22 Cable 31U U-phase leg 31Un, 31Vn, 31Wn Lower arm 31Up, 31Vp, 31Wp Upper arm 31Ut, 31Vt, 31Wt, T1, T2 Terminal 31V V phase leg 31w W phase leg 31W W phase leg 32 Conductive member 51 Capacitor voltage equalization control section 52 Arm voltage command Value generation unit 211 U-phase AC power supply 212 V-phase AC power supply 213 W-phase AC power supply 221 U-phase cable 222 V-phase cable 223 W-phase cable 311Un1, 311Uni, 311Uni-1, 311Unx, 311Up, 311Up1, 311Upi, 311Upi-1, 311Upx, 311Vn1, 311Vni, 311Vnx, 311Vp, 311Vp1, 311Vpi, 311Wn1, 311Wni, 311Wnx, 311Wp, 311Wp1, 311Wpi Power conversion circuit cell 312Un, 312Up, 312Vn, 312Vp, 312W n, 312Wp AC reactor 313 Voltage detection section 314 Secondary battery P Control unit 512d Amplitude calculation unit 512e, 513e, 514d, 515d Division unit 512i Phase difference calculation unit 512i-1 Calculation unit 512i-2 Calculation unit 512j, 513j, 514e, 515e Circulating current command value calculation unit 514b, 521u, 521v, 521w , 523u, 523v, 523w Addition section 522u, 522v, 522w Subtraction section 525u, 525v, 525w First addition section 526u, 526v, 526w Second addition section C1, C2 Capacitor Da, Db, Dc, Dd Freewheeling diode Ma, Mb , Mc, Md Semiconductor module PS Power control system Qa, Qb, Qc, Qd Semiconductor switch
Claims (9)
前記複数のレグの両端の間を接続して設けられた導電部材と、
前記導電部材に流れる電流を調整して前記第一アームの電力と前記第二アームの電力との平衡が維持されるように制御する電力平衡化制御部と
を備える電力変換装置。 A first arm having a first power conversion circuit cell and a first coil connected in series, a second coil connected in series to the first coil, and a second power conversion circuit cell connected in series to the second coil. a plurality of legs each having a second arm having
a conductive member connected between both ends of the plurality of legs ;
a power balancing control unit that adjusts the current flowing through the conductive member to maintain a balance between the power of the first arm and the power of the second arm;
A power conversion device comprising :
前記第一電力変換回路セル及び前記第二電力変換回路セルは、直列接続された２個の半導体スイッチと、前記２個の半導体スイッチに並列接続された蓄電素子とを有し、
前記制御部は、前半導体スイッチを制御する
請求項１に記載の電力変換装置。 comprising a control section having the power balancing control section,
The first power inverter circuit cell and the second power inverter circuit cell include two semiconductor switches connected in series and a power storage element connected in parallel to the two semiconductor switches,
The control unit controls the front semiconductor switch.
The power conversion device according to claim 1.
請求項２に記載の電力変換装置。 The power balancing control unit is a voltage balancing control unit that controls the voltage of the power storage element provided in the first arm and the voltage of the power storage element provided in the second arm to be balanced. The power conversion device according to claim 2.
前記第一アームに設けられた前記蓄電素子の電圧及び前記第二アームに設けられた前記蓄電素子の電圧の差分を検出する差分検出部と、
前記導電部材に流れる電流を調整して前記差分を抑制する抑制部と
を有する
請求項３に記載の電力変換装置。 The voltage balancing control section includes:
a difference detection unit that detects a difference between the voltage of the power storage element provided in the first arm and the voltage of the power storage element provided in the second arm;
The power conversion device according to claim 3 , further comprising: a suppressing unit that suppresses the difference by adjusting the current flowing through the conductive member.
請求項４に記載の電力変換装置。 The power conversion device according to claim 4, wherein the suppressing unit adjusts the current flowing through the conductive member using a voltage of a power system to which the plurality of legs are connected.
請求項４に記載の電力変換装置。 The power conversion device according to claim 4, wherein the suppressing unit adjusts the current flowing through the conductive member using the voltage of the conductive member.
請求項４から６までのいずれか１項に記載の電力変換装置。 The power conversion device according to any one of claims 4 to 6, wherein the power storage element includes a capacitor.
請求項７に記載の電力変換装置。 The power conversion device according to claim 7, wherein the difference detection unit detects a difference between the voltage of the capacitor provided in the first arm and the voltage of the capacitor provided in the second arm.
前記差分検出部は、前記第一アームに設けられた前記二次電池の残容量及び前記第二アームに設けられた前記二次電池の残容量の差分を検出する
請求項７に記載の電力変換装置。 The power storage element has a secondary battery connected in parallel to the capacitor,
The power conversion according to claim 7, wherein the difference detection unit detects a difference between the remaining capacity of the secondary battery provided in the first arm and the remaining capacity of the secondary battery provided in the second arm. Device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019205767A JP7383989B2 (en) | 2019-11-13 | 2019-11-13 | power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019205767A JP7383989B2 (en) | 2019-11-13 | 2019-11-13 | power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021078328A JP2021078328A (en) | 2021-05-20 |
| JP7383989B2 true JP7383989B2 (en) | 2023-11-21 |
Family
ID=75898840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019205767A Active JP7383989B2 (en) | 2019-11-13 | 2019-11-13 | power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7383989B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140218986A1 (en) | 2011-10-14 | 2014-08-07 | Jean-Philippe Hasler | Multilevel Converter And A Method For Controlling Multilevel Converter Including Balancing Cell Voltages |
| WO2016147935A1 (en) | 2015-03-17 | 2016-09-22 | 三菱電機株式会社 | Power conversion device |
| JP2019030106A (en) | 2017-07-28 | 2019-02-21 | 株式会社東芝 | Power converter |
-
2019
- 2019-11-13 JP JP2019205767A patent/JP7383989B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140218986A1 (en) | 2011-10-14 | 2014-08-07 | Jean-Philippe Hasler | Multilevel Converter And A Method For Controlling Multilevel Converter Including Balancing Cell Voltages |
| WO2016147935A1 (en) | 2015-03-17 | 2016-09-22 | 三菱電機株式会社 | Power conversion device |
| JP2019030106A (en) | 2017-07-28 | 2019-02-21 | 株式会社東芝 | Power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021078328A (en) | 2021-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6227192B2 (en) | Power converter | |
| US8441820B2 (en) | DC-link voltage balancing system and method for multilevel converters | |
| US11936306B2 (en) | Power conversion device | |
| JP5984916B2 (en) | Power converter | |
| AU2009344066A1 (en) | An arrangement for exchanging power | |
| Nieves et al. | Enhanced control strategy for MMC-based STATCOM for unbalanced load compensation | |
| JPWO2016017517A1 (en) | Power converter | |
| JP6178433B2 (en) | Power converter | |
| US20230170822A1 (en) | Power conversion device | |
| Ouquelle et al. | An average value model-based design of a deadbeat controller for VSC-HVDC transmission link | |
| JP2017118643A (en) | Self-excited reactive power compensator | |
| JP7375553B2 (en) | power converter | |
| Jin et al. | Nine-level she-pwm vsc based statcom for var compensation | |
| JP2017118635A (en) | Self-excited reactive power compensator | |
| US20230163694A1 (en) | Power conversion device | |
| JP6771707B1 (en) | Power converter | |
| Lin et al. | A novel NPC inverter for harmonics elimination and reactive power compensation | |
| JP7383989B2 (en) | power converter | |
| Dekka et al. | Modular multilevel converters | |
| Mortezaei et al. | 5-level Cascaded H-Bridge Multilevel microgrid Inverter applicable to multiple DG resources with power quality enhancement capability | |
| JP7251339B2 (en) | power converter | |
| Xia et al. | Decentralized control for parallel bidirectional power converters of a grid-connected DC microgrid | |
| Fonseca et al. | Active power and SOC balancing techniques for resilient battery energy storage systems under asymmetric grid voltage scenarios | |
| Elnady et al. | Multilevel inverter operated by voltage orientation control | |
| JP6502870B2 (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231023 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7383989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |