JP7325347B2 - Switching power supply and its control method - Google Patents

Switching power supply and its control method Download PDF

Info

Publication number
JP7325347B2
JP7325347B2 JP2020007290A JP2020007290A JP7325347B2 JP 7325347 B2 JP7325347 B2 JP 7325347B2 JP 2020007290 A JP2020007290 A JP 2020007290A JP 2020007290 A JP2020007290 A JP 2020007290A JP 7325347 B2 JP7325347 B2 JP 7325347B2
Authority
JP
Japan
Prior art keywords
primary
inverter
output
current
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020007290A
Other languages
Japanese (ja)
Other versions
JP2021114865A (en
Inventor
輝男 鎌倉
貴之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2020007290A priority Critical patent/JP7325347B2/en
Publication of JP2021114865A publication Critical patent/JP2021114865A/en
Application granted granted Critical
Publication of JP7325347B2 publication Critical patent/JP7325347B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、デュアル・アクティブ・ブリッジ（以下「ＤＡＢ」という。）型ＤＣ／ＤＣコンバータといったスイッチング電源装置及びその制御方法に関するものである。 The present invention relates to a switching power supply device such as a dual active bridge (hereinafter referred to as "DAB") type DC/DC converter and its control method.

従来、スイッチング電源装置の一つであるＤＡＢ型ＤＣ／ＤＣコンバータは、例えば、特許文献１、２に記載されているように、変圧器の１次側と２次側のフルブリッジインバータを位相シフト制御することにより、双方向に電力伝送が可能な直流／直流変換器である。 Conventionally, a DAB type DC/DC converter, which is one of switching power supply devices, phase-shifts the full-bridge inverters on the primary and secondary sides of a transformer, as described in Patent Documents 1 and 2, for example. It is a DC/DC converter capable of bi-directional power transmission under control.

図２は、特許文献１、２に記載された従来の単相ＤＡＢ型ＤＣ／ＤＣコンバータの構成を示す回路図である。
この単相ＤＡＢ型ＤＣ／ＤＣコンバータは、直流の１次側電圧Ｖｄｃ１及び１次側電流Ｉｄｃ１を平滑する１次側平滑コンデンサ１に対して並列に、１次側インバータ１０が接続されている。１次側インバータ１０は、平滑された１次側電圧Ｖｄｃ１及び１次側電流Ｉｄｃ１をスイッチングして単相交流電圧及び単相交流電流に変換する回路であり、アームＡの高レベル（以下「Ｈ」という。）側スイッチ１１、アームＡの低レベル（以下「Ｌ」という。）側スイッチ１２、アームＢのＨ側スイッチ１３、及びアームＢのＬ側スイッチ１４のフルブリッジ回路により構成されている。スイッチ１１，１２間の接続点、及びスイッチ１３，１４間の接続点には、単相リアクトル１７，１８を介して、単相変圧器２０の１次巻線が接続されている。 FIG. 2 is a circuit diagram showing the configuration of a conventional single-phase DAB type DC/DC converter described in Patent Documents 1 and 2. As shown in FIG.
In this single-phase DAB type DC/DC converter, a primary side inverter 10 is connected in parallel with a primary side smoothing capacitor 1 that smoothes a DC primary side voltage Vdc1 and a primary side current Idc1. The primary-side inverter 10 is a circuit that switches the smoothed primary-side voltage Vdc1 and primary-side current Idc1 to convert them into a single-phase AC voltage and a single-phase AC current. ) side switch 11, low level (hereinafter referred to as “L”) side switch 12 of arm A, H side switch 13 of arm B, and L side switch 14 of arm B. . A primary winding of a single-phase transformer 20 is connected to a connection point between the switches 11 and 12 and a connection point between the switches 13 and 14 via single-phase reactors 17 and 18 .

単相変圧器２０の２次巻線には、２次側インバータ３０が接続されている。なお、単相変圧器２０の１次巻線及び２次巻線の上端付近に付された黒丸は、巻線の巻き初めを表している。２次側インバータ３０は、変圧器２０の２次巻線から出力される交流電圧及び交流電流を整流する回路であり、アームＡのＨ側スイッチ３１、アームＡのＬ側スイッチ３２、アームＢのＨ側スイッチ３３、及びアームＢのＬ側スイッチ３４のフルブリッジ回路により構成されている。２次側インバータ３０で整流された直流電圧及び直流電流は、２次側平滑コンデンサ３７にて平滑され、平滑された直流の２次側電圧Ｖｄｃ２及び２次側電流Ｉｄｃ２が出力されるようになっている。 A secondary-side inverter 30 is connected to the secondary winding of the single-phase transformer 20 . The black dots near the upper ends of the primary and secondary windings of the single-phase transformer 20 represent the beginnings of the windings. The secondary inverter 30 is a circuit that rectifies the AC voltage and AC current output from the secondary winding of the transformer 20, and includes an H side switch 31 of arm A, an L side switch 32 of arm A, and an L side switch 32 of arm B. It is composed of a full bridge circuit of the H side switch 33 and the L side switch 34 of the arm B. The DC voltage and DC current rectified by the secondary inverter 30 are smoothed by the secondary smoothing capacitor 37, and the smoothed DC secondary voltage Vdc2 and secondary current Idc2 are output. ing.

１次側インバータ１０及び２次側インバータ３０を構成するスイッチ１１～１４，３１～３４は、制御部３８から供給される駆動パルスＳ１１～Ｓ１４，Ｓ３１～Ｓ３４によってそれぞれオン／オフ動作する素子であり、メタル・オキサイド・セミコンダクタ型電界効果トランジスタ（以下「ＭＯＳＦＥＴ」という。）や、絶縁ゲート・バイポーラ・トランジスタ（以下「ＩＧＢＴ」という。）等のパワー半導体素子により構成されている。各スイッチ１１～１４，３１～３４には、回生用のダイオードがそれぞれ逆並列に接続されている。 The switches 11 to 14 and 31 to 34 that constitute the primary side inverter 10 and the secondary side inverter 30 are elements that are turned on/off by driving pulses S11 to S14 and S31 to S34 supplied from the control section 38, respectively. , a metal oxide semiconductor field effect transistor (hereinafter referred to as "MOSFET") and an insulated gate bipolar transistor (hereinafter referred to as "IGBT"). Diodes for regeneration are connected in antiparallel to the switches 11 to 14 and 31 to 34, respectively.

又、特許文献１に記載された従来の３相ＤＡＢ型ＤＣ／ＤＣコンバータは、１次側平滑コンデンサ１、１次側インバータ１０Ａ、リアクトル１７，１８（及び図示しない１９）、変圧器２０Ａ、２次側インバータ３０Ａ、及び２次側平滑コンデンサ３７により構成されている。 Further, the conventional three-phase DAB type DC/DC converter described in Patent Document 1 includes a primary side smoothing capacitor 1, a primary side inverter 10A, reactors 17 and 18 (and 19 not shown), transformers 20A and 2 It is composed of a secondary inverter 30A and a secondary smoothing capacitor 37 .

ここで、１次側インバータ１０Ａは、アームＡに相当するＵ相のＨ側スイッチ１１、Ｕ相のＬ側スイッチ１２、アームＢに相当するＶ相のＨ側スイッチ１３、Ｖ相のＬ側スイッチ１４、図示しないＷ相のＨ側スイッチ（説明の便宜上、符号「１５」を付す。）、及び図示しないＷ相のＬ側スイッチ（説明の便宜上、符号「１６」を付す。）のフルブリッジ回路により構成されている。スイッチ１１，１２間の接続点、スイッチ１３，１４間の接続点、及び図示しないスイッチ１５，１６間の接続点には、３相リアクトル１７，１８，１９を介して、３相変圧器２０Ａの１次巻線が接続されている。 Here, the primary inverter 10A includes a U-phase H-side switch 11 corresponding to arm A, a U-phase L-side switch 12, a V-phase H-side switch 13 corresponding to arm B, and a V-phase L-side switch. 14, a full bridge circuit of a W-phase H-side switch (not shown) (labeled "15" for convenience of explanation) and a W-phase L-side switch (not shown) (labeled "16" for convenience of explanation). It is composed of A connection point between the switches 11 and 12, a connection point between the switches 13 and 14, and a connection point between the switches 15 and 16 (not shown) are connected via three-phase reactors 17, 18, and 19 to the three-phase transformer 20A. A primary winding is connected.

３相変圧器２０Ａの２次巻線には、２次側インバータ３０Ａが接続されている。２次側インバータ３０Ａは、変圧器２０Ａの２次巻線から出力される３相交流電圧及び３相交流電流を整流する回路であり、アームＡに相当するＵ相のＨ側スイッチ３１、Ｕ相のＬ側スイッチ３２、アームＢに相当するＶ相のＨ側スイッチ３３、Ｖ相のＬ側スイッチ３４、図示しないＷ相のＨ側スイッチ（説明の便宜上、符号「３５」を付す。）、及び図示しないＷ相のＬ側スイッチ（説明の便宜上、符号「３６」を付す。）のフルブリッジ回路により構成されている。 A secondary-side inverter 30A is connected to the secondary winding of the three-phase transformer 20A. The secondary inverter 30A is a circuit that rectifies the three-phase AC voltage and the three-phase AC current output from the secondary winding of the transformer 20A. L-side switch 32, V-phase H-side switch 33 corresponding to arm B, V-phase L-side switch 34, W-phase H-side switch (not shown) (for convenience of explanation, reference numeral "35" is attached), and It is composed of a full-bridge circuit of a W-phase L-side switch (not shown, denoted by reference numeral "36" for convenience of explanation).

２次側インバータ３０Ａで整流された直流電圧及び直流電流は、２次側平滑コンデンサ３７にて平滑され、平滑された直流の２次側電圧Ｖｄｃ２及び２次側電流Ｉｄｃ２が出力されるようになっている。 The DC voltage and DC current rectified by the secondary inverter 30A are smoothed by the secondary smoothing capacitor 37, and the smoothed DC secondary voltage Vdc2 and secondary current Idc2 are output. ing.

１次側インバータ１０Ａ及び２次側インバータ３０Ａを構成するスイッチ１１～１６，３１～３６は、制御部３８Ａから供給される駆動パルスＳ１１～Ｓ１６，Ｓ３１～Ｓ３６によってそれぞれオン／オフ動作する構成になっている。 The switches 11-16 and 31-36 constituting the primary side inverter 10A and the secondary side inverter 30A are configured to be turned on/off by drive pulses S11-S16 and S31-S36 supplied from the control section 38A. ing.

図３は、特許文献１に記載された従来の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおける定常状態デッドタイム無し（Ｈ側スイッチとＬ側スイッチとが交互にオン／オフする状態）の１次側駆動パルスＳ１１～Ｓ１６のパターン図である。図示しないが、２次側駆動パルスＳ３１～Ｓ３６のパターンも、図３と同様である。 FIG. 3 shows the primary side drive without steady-state dead time (a state in which the H side switch and the L side switch are alternately turned on/off) in the conventional three-phase DAB type DC/DC converter described in Patent Document 1. FIG. 4 is a pattern diagram of pulses S11 to S16; Although not shown, the pattern of the secondary drive pulses S31 to S36 is also the same as in FIG.

従来の３相ＤＡＢ型ＤＣ／ＤＣコンバータの電力変換部を駆動する駆動パルスＳ１１～Ｓ１６，Ｓ３１～Ｓ３６は、周波数ωが一定であり、デューティ比Ｄが０．５の固定、各Ｕ，Ｖ，Ｗ相が１２０°ずつの位相差βを持っている。 The driving pulses S11 to S16 and S31 to S36 for driving the power conversion unit of the conventional three-phase DAB type DC/DC converter have a constant frequency ω and a fixed duty ratio D of 0.5. The W phase has a phase difference β of 120° each.

１次側インバータ１０Ａは、制御部３８Ａから供給される１次側駆動パルスＳ１１～Ｓ１６により、スイッチ１１～１６がオン／オフ動作し、直流の１次側電圧Ｖｄｃ１及び１次側電流Ｉｃｄ１を３相交流電圧ｖｐ（以下「出力電圧ｖｐ」という。）及び３相交流電流に変換する。２次側インバータ３０Ａは、制御部３８Ａから供給される２次側駆動パルスＳ３１～Ｓ３６により、スイッチ３１～３６がオン／オフ動作し、変圧器２０Ａの２次巻線に誘起された３相交流電圧ｖｓ（以下「入力電圧ｖｓ」という。）及び３相交流電流を、直流の２次側電圧Ｖｄｃ２及び２次側電流Ｉｄｃ２に変換する。 In the primary-side inverter 10A, the switches 11-16 are turned on/off by the primary-side drive pulses S11-S16 supplied from the control unit 38A, and the DC primary-side voltage Vdc1 and the primary-side current Icd1 are changed to 3 It is converted into a phase AC voltage vp (hereinafter referred to as "output voltage vp") and a three-phase AC current. In the secondary inverter 30A, the switches 31 to 36 are turned on/off by the secondary drive pulses S31 to S36 supplied from the control unit 38A, and the three-phase alternating current induced in the secondary winding of the transformer 20A. Voltage vs (hereinafter referred to as “input voltage vs”) and three-phase AC current are converted into DC secondary voltage Vdc2 and secondary current Idc2.

１次側インバータ１０Ａの出力電圧ｖｐと２次側インバータ３０Ａの入力電圧ｖｓとの間の位相差φにより、入力電圧、出力電圧、及び電力の流れを制御できる。変圧器２０Ａの１次巻線及び２次巻線間の電圧ｖｌ（＝ｖｐ－ｖｓ）がリアクトル１７～１９を通ることにより、変圧器２０Ａに電流が流れる。この電流から出力電力Ｐｏを次式（１）のように計算できる。 The input voltage, output voltage, and power flow can be controlled by the phase difference φ between the output voltage vp of the primary inverter 10A and the input voltage vs of the secondary inverter 30A. A voltage vl (=vp−vs) between the primary and secondary windings of the transformer 20A passes through the reactors 17 to 19, causing current to flow through the transformer 20A. From this current, the output power Po can be calculated by the following equation (1).

Ｐｏ＝Ｎｐｓ（Ｖ２ｄｃ１／ωＬ）ｄφ［１－（φ／π）］
＝Ｎｐｓ（Ｖ２ｄｃ１／ωＬ）ｄφ［φ－（φ２／π）］ （１）
但し、Ｌ；リアクトル１７～１９のインダクタンス
ω；周波数
Ｎｐｓ；変圧器２０Ａの１次巻線と２次巻線との巻線比（又は変圧比）
Ｖｄｃ１；１次側電圧
Ｖｄｃ２；２次側電圧
ｄ＝Ｖｄｃ２／Ｖｄｃ１
φ；１次側インバータ１０Ａの出力電圧ｖｐ（又は出力電流）と
２次側インバータ３０Ａの入力電圧ｖｓ（又は入力電流）と
の間の位相差 Po=Nps(V 2 dc1/ωL)dφ[1−(φ/π)]
=Nps(V 2 dc1/ωL)dφ[φ−(φ 2 /π)] (1)
However, L; inductance of reactors 17 to 19
ω; frequency
Nps; winding ratio (or transformation ratio) between primary winding and secondary winding of transformer 20A
Vdc1; primary side voltage Vdc2; secondary side voltage
d=Vdc2/Vdc1
φ; output voltage vp (or output current) of primary inverter 10A and
The input voltage vs (or input current) of the secondary inverter 30A and
phase difference between

米国特許５，０２７，２６４号公報U.S. Pat. No. 5,027,264 特開２０１８－２６９６１号公報JP 2018-26961 A

特許文献１に記載された従来の図２のＤＡＢ型ＤＣ／ＤＣコンバータは、１次側インバータ１０，１０Ａと２次側インバータ３０，３０Ａとが変圧器２０，２０Ａを介して接続された構成になっている。このＤＡＢ型ＤＣ／ＤＣコンバータでは、理論上、変圧器２０，２０Ａの１次側及び２次側間の位相差φのみを制御することにより、容易に昇降圧動作、及び双方向電力変換が可能である。しかしながら、以下の（ａ）、（ｂ）のような課題がある。 The conventional DAB type DC/DC converter of FIG. 2 described in Patent Document 1 has a configuration in which primary side inverters 10, 10A and secondary side inverters 30, 30A are connected via transformers 20, 20A. It's becoming In theory, this DAB type DC/DC converter can easily perform buck-boost operation and bi-directional power conversion by controlling only the phase difference φ between the primary and secondary sides of transformers 20 and 20A. is. However, there are the following problems (a) and (b).

（ａ） 図４は、特許文献２に記載された従来の図２の単相ＤＡＢ型ＤＣ／ＤＣコンバータにおける定常状態デッドタイム無しの１次側駆動パルスＳ１１～Ｓ１４のパターン図である。
従来のＤＡＢ型ＤＣ／ＤＣコンバータでは、入出力間の電流差又は電圧差が大きい場合、回路内に循環する電流が増大するため、主に導通損失が増大し、電力変換効率が低下し易いという課題がある。このような課題を解決するための技術として、特許文献２に記載された図２の単相ＤＡＢ型ＤＣ／ＤＣコンバータが知られている。図２の単相ＤＡＢ型ＤＣ／ＤＣコンバータでは、図４に示すように、例えば、１次側インバータ１０のアームＡ側スイッチ１１，１２及びアームＢ側スイッチ１３，１４間の位相差β１を変えるための位相シフト制御を行うことにより、又は、図示しないが、２次側インバータ３０のアームＡ側スイッチ３１，３２及びアームＢ側スイッチ３３，３４間の位相差β２を変えるための位相シフト制御を行うことにより、従来のＤＡＢ型ＤＣ／ＤＣコンバータにおける前記の課題を解決している。ところが、従来の３相ＤＡＢ型ＤＣ／ＤＣコンバータでは、Ｕ，Ｖ，Ｗ相間で位相差βが物理的に１２０°に固定されて変更することができないので、図４のような位相差β１又はβ２を変えるための位相シフト制御を適用することができない。そのため、上述したような従来の３相ＤＡＢ型ＤＣ／ＤＣコンバータの課題を解決することができない。 (a) FIG. 4 is a pattern diagram of primary side drive pulses S11 to S14 without steady-state dead time in the conventional single-phase DAB type DC/DC converter of FIG.
In conventional DAB type DC/DC converters, when the current difference or voltage difference between the input and output is large, the current circulating in the circuit increases. I have a problem. As a technique for solving such problems, the single-phase DAB type DC/DC converter shown in FIG. 2 described in Patent Document 2 is known. In the single-phase DAB type DC/DC converter of FIG. 2, for example, as shown in FIG. or, although not shown, phase shift control for changing the phase difference β2 between the arm A side switches 31, 32 and the arm B side switches 33, 34 of the secondary inverter 30 By doing so, the above problems in the conventional DAB type DC/DC converter are solved. However, in the conventional three-phase DAB type DC/DC converter, the phase difference β between the U, V, and W phases is physically fixed to 120° and cannot be changed. No phase shift control can be applied to change β2. Therefore, the problems of the conventional three-phase DAB type DC/DC converter as described above cannot be solved.

（ｂ） 図５は、従来の図２の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおける位相差φ－変換電力Ｐ特性（理論値）のシミュレーション結果を示す図である。更に、図６は、従来の図２の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおける位相差φ－変換電力Ｐ特性（デッドタイムｔｄ有り）のシミュレーション結果を示す図である。 (b) FIG. 5 is a diagram showing a simulation result of the phase difference φ-converted power P characteristic (theoretical value) in the conventional three-phase DAB type DC/DC converter of FIG. Furthermore, FIG. 6 is a diagram showing a simulation result of the phase difference φ-converted power P characteristic (with dead time td) in the conventional three-phase DAB type DC/DC converter of FIG.

図５及び図６において、横軸は位相差φ（°）、及び、縦軸は変換電力Ｐ（ｋＷ）である。図５の波形（１）は、１次側電圧Ｖｄｃ１＝４００Ｖ、２次側電圧Ｖｄｃ２＝４００Ｖ、及びデッドタイムｔｄ無しのもの、波形（２）は、１次側電圧Ｖｄｃ１＝４００Ｖ、２次側電圧Ｖｄｃ２＝３００Ｖ、及びデッドタイムｔｄ無しのもの、波形（３）は、１次側電圧Ｖｄｃ１＝４００Ｖ、２次側電圧Ｖｄｃ２＝２００Ｖ、及びデッドタイムｔｄ無しのものである。これに対して、図６の波形（１）は、１次側電圧Ｖｄｃ１＝４００Ｖ、２次側電圧Ｖｄｃ２＝４００Ｖ、及びデッドタイムｔｄ有りのもの、波形（２）は、１次側電圧Ｖｄｃ１＝４００Ｖ、２次側電圧Ｖｄｃ２＝３００Ｖ、及びデッドタイムｔｄ有りのもの、波形（３）は、１次側電圧Ｖｄｃ１＝４００Ｖ、２次側電圧Ｖｄｃ２＝２００Ｖ、及びデッドタイムｔｄ有りのものである。 5 and 6, the horizontal axis is the phase difference φ (°), and the vertical axis is the converted power P (kW). Waveform (1) in FIG. 5 is primary side voltage Vdc1=400 V, secondary side voltage Vdc2=400 V, and no dead time td, waveform (2) is primary side voltage Vdc1=400 V, secondary side Voltage Vdc2=300 V and no dead time td, waveform (3) is for primary side voltage Vdc1=400 V, secondary side voltage Vdc2=200 V and no dead time td. On the other hand, waveform (1) in FIG. 6 has primary side voltage Vdc1=400 V, secondary side voltage Vdc2=400 V, and dead time td, and waveform (2) has primary side voltage Vdc1= 400 V, secondary voltage Vdc2=300 V, and dead time td, waveform (3) is for primary voltage Vdc1=400 V, secondary voltage Vdc2=200 V, and dead time td.

従来のＤＡＢ型ＤＣ／ＤＣコンバータでは、図６に示すように、現実的に、スイッチのデッドタイム、その他素子のばらつきにより、出力特性には誤差が発生する。ＤＡＢ型ＤＣ／ＤＣコンバータを含めた電源装置では、起動する際に、０Ａより少しずつ出力を増大させるソフトスタート起動を行うことが一般的である。しかし、図５に示すように、理論上は出力電力（＝変換電力Ｐ（ｋＷ））が０になる位相差φ＝０°ポイントにおいて、図６に示すように、デッドタイムがあると、出力電力（＝変換電力Ｐ（ｋＷ））が発生してしまうため、ＤＡＢ型ＤＣ／ＤＣコンバータを含めた電源装置の起動時において、起動時の初期出力電力の誤差が大きくなる課題がある。例えば、片方向動作のＤＣ／ＤＣコンバータであれば、公差を見込んで最小値に出力設定する方法があるが、特に、ＤＡＢ方式は位相差φで双方向を制御してしまうため、負方向に公差を持っていた場合は意図せず逆方向動作してしまいかねず、適用できない。 In the conventional DAB type DC/DC converter, as shown in FIG. 6, an error occurs in the output characteristics due to the dead time of the switch and variations in other elements. A power supply device including a DAB type DC/DC converter generally performs a soft start in which the output is gradually increased from 0A when starting up. However, as shown in FIG. 5, theoretically, at the phase difference φ=0° point where the output power (= conversion power P (kW)) becomes 0, as shown in FIG. Since power (=converted power P (kW)) is generated, there is a problem that an error in the initial output power at the time of starting the power supply device including the DAB type DC/DC converter increases. For example, in the case of a unidirectional DC/DC converter, there is a method of setting the output to the minimum value in anticipation of the tolerance. If there is a tolerance, it may unintentionally operate in the opposite direction, so it cannot be applied.

前記（ａ）の課題を解決するために、本願出願人は、先に、関連する特許出願（出願日；２０１８年１２月２１日、出願番号；特願２０１８－２３９１８２、未公開、以下「比較例」という。）を行った。本発明は、その比較例を改良し、前記（ｂ）の課題を解決するものである。 In order to solve the above (a) problem, the applicant of the present application has previously filed a related patent application (application date: December 21, 2018, application number: Japanese Patent Application 2018-239182, unpublished, hereinafter "comparison example”). The present invention improves the comparative example and solves the above problem (b).

本発明のスイチッング電源装置は、複数のＨ側及びＬ側のスイッチがフルブリッジ接続され、直流の１次側電圧及び１次側電流をスイッチングして交流電圧及び交流電流に変換して出力する１次側インバータと、１次巻線及び２次巻線を有し、前記１次側インバータの出力電圧及び出力電流を前記１次巻線に入力し、誘起された交流電圧及び交流電流を前記２次巻線から出力する変圧器と、複数のＨ側及びＬ側のスイッチがフルブリッジ接続され、前記２次巻線の出力電圧及び出力電流を整流し、直流の２次側電圧及び２次側電流を出力する２次側インバータと、複数の１次側駆動パルスを出力して前記１次側インバータにおける前記複数のＨ側及びＬ側のスイッチをそれぞれオン／オフ動作させ、且つ、複数の２次側駆動パルスを出力して前記２次側インバータにおける前記複数のＨ側及びＬ側のスイッチをそれぞれオン／オフ動作させ、前記１次側インバータの出力値と前記２次側インバータの入力値との間の位相差を変えて前記２次側インバータの出力値を制御する制御部と、を備えている。 In the switching power supply device of the present invention, a plurality of H-side and L-side switches are connected in a full bridge, switching the DC primary voltage and primary current, converting them into AC voltage and AC current, and outputting them. A secondary inverter, a primary winding and a secondary winding are provided, and the output voltage and output current of the primary inverter are input to the primary winding, and the induced AC voltage and AC current are applied to the secondary winding. A transformer output from the secondary winding and a plurality of H-side and L-side switches are connected in a full bridge to rectify the output voltage and output current of the secondary winding, and produce a DC secondary voltage and a secondary side voltage. a secondary inverter that outputs a current; a plurality of primary-side drive pulses that are output to turn on/off the plurality of H-side and L-side switches in the primary inverter; outputting a secondary-side drive pulse to turn on/off the plurality of H-side and L-side switches in the secondary-side inverter so that the output value of the primary-side inverter and the input value of the secondary-side inverter are changed; and a control unit that controls the output value of the secondary inverter by changing the phase difference between the.

そして、前記制御部は、前記複数の１次側駆動パルス中及び／又は前記複数の２次側駆動パルス中に付加する、前記Ｈ側のスイッチのすべて及び／又は前記Ｌ側のスイッチのすべてを同時にオンするパルスパターンのデューティ比を、遷移させ、前記２次側インバータの出力値を目標値に遷移させる起動制御を行う、構成にしたことを特徴とする。 The controller controls all of the H-side switches and/or all of the L-side switches to be added to the plurality of primary side drive pulses and/or to the plurality of secondary side drive pulses. It is characterized in that the duty ratio of pulse patterns that are turned on at the same time is transitioned, and start control is performed to transition the output value of the secondary side inverter to a target value.

本発明のスイッチング電源装置の制御方法は、複数のＨ側及びＬ側のスイッチがフルブリッジ接続され、直流の１次側電圧及び１次側電流をスイッチングして交流電圧及び交流電流に変換して出力する１次側インバータと、１次巻線及び２次巻線を有し、前記１次側インバータの出力電圧及び出力電流を前記１次巻線に入力し、誘起された交流電圧及び交流電流を前記２次巻線から出力する変圧器と、複数のＨ側及びＬ側のスイッチがフルブリッジ接続され、前記２次巻線の出力電圧及び出力電流を整流し、直流の２次側電圧及び２次側電流を出力する２次側インバータと、を備えるスイッチング電源装置に対して、複数の１次側駆動パルスを出力して前記１次側インバータにおける前記複数のＨ側及びＬ側のスイッチをそれぞれオン／オフ動作させ、且つ、複数の２次側駆動パルスを出力して前記２次側インバータにおける前記複数のＨ側及びＬ側のスイッチをそれぞれオン／オフ動作させ、前記１次側インバータの出力値と前記２次側インバータの入力値との間の位相差を変えて前記２次側インバータの出力値を制御する、方法である。 In the method for controlling a switching power supply device of the present invention, a plurality of H-side and L-side switches are connected in a full bridge, and a DC primary voltage and primary current are switched to convert them into AC voltage and AC current. It has a primary side inverter for output, a primary winding and a secondary winding, and an output voltage and an output current of the primary side inverter are input to the primary winding to induce alternating voltage and alternating current. from the secondary winding, and a plurality of H-side and L-side switches are connected in a full-bridge connection to rectify the output voltage and output current of the secondary winding to produce a DC secondary voltage and a secondary inverter that outputs a secondary current, a plurality of primary side drive pulses are output to switch the plurality of H side and L side switches in the primary side inverter. and outputting a plurality of secondary-side drive pulses to turn on/off the plurality of H-side and L-side switches in the secondary-side inverter, respectively. In this method, the output value of the secondary inverter is controlled by changing the phase difference between the output value and the input value of the secondary inverter.

そして、前記複数の１次側駆動パルス中及び／又は前記複数の２次側駆動パルス中に付加する、前記Ｈ側のスイッチのすべて及び／又は前記Ｌ側のスイッチのすべてを同時にオンするパルスパターンのデューティ比を、遷移させ、前記２次側インバータの出力値を目標値に遷移させる起動制御を行う、ことを特徴とする。 and a pulse pattern for simultaneously turning on all of the H-side switches and/or all of the L-side switches, which is added to the plurality of primary side drive pulses and/or to the plurality of secondary side drive pulses. is changed, and start control is performed to change the output value of the secondary inverter to a target value.

本発明のスイッチング電源装置及びその制御方法によれば、以下の（Ａ）、（Ｂ）のような効果がある。
（Ａ） 運転制御時において、１次側インバータ及び２次側インバータのうちのいずれか一方又は両方のインバータの駆動パルスパターンにＨ側スイッチすべてを同時にオンするパルスパターン、又はＬ側スイッチすべてを同時にオンするパルスパターンを付加している。そのため、特に入出力間の電流差又は電圧差が大きい場合、同じ出力電力値でも回路内を循環し、出力電力に寄与しない電流値を大幅に低減することができるので、電力変換損失を低減することができる。これにより、上記の課題（ａ）を解決でき、各種の回路構成素子、放熱機器等の簡素化が可能となる。 According to the switching power supply device and the control method thereof of the present invention, the following effects (A) and (B) are obtained.
(A) At the time of operation control, the driving pulse pattern of either one or both of the primary side inverter and the secondary side inverter is a pulse pattern that turns on all the H side switches at the same time, or all the L side switches are turned on at the same time. A pulse pattern to turn on is added. Therefore, especially when the current difference or voltage difference between the input and output is large, even with the same output power value, the current value that circulates in the circuit and does not contribute to the output power can be greatly reduced, thereby reducing the power conversion loss. be able to. Thereby, the above problem (a) can be solved, and various circuit constituent elements, heat dissipation devices, etc. can be simplified.

（Ｂ） 起動制御時において、Ｈ側スイッチ又はＬ側スイッチすべてを同時にオンするパルスパターンを、インバータの駆動パルスパターンに付加して、起動時の初期出力低減を図っている。そのため、ＤＡＢ型ＤＣ／ＤＣコンバータ起動時に発生する上記の課題（ｂ）の出力誤差を低減でき、制御性を向上できる。 (B) During start-up control, a pulse pattern for simultaneously turning on all of the H-side switches or L-side switches is added to the drive pulse pattern of the inverter to reduce the initial output at start-up. Therefore, it is possible to reduce the output error of the problem (b) that occurs when the DAB type DC/DC converter is started, and to improve the controllability.

本発明の実施例１における３相ＤＡＢ型ＤＣ／ＤＣコンバータの構成を示す回路図FIG. 1 is a circuit diagram showing the configuration of a three-phase DAB type DC/DC converter in Embodiment 1 of the present invention; 図１－１中の制御部４０の構成を示す機能ブロック図Functional block diagram showing the configuration of the control unit 40 in FIG. 1-1 従来の単相ＤＡＢ型ＤＣ／ＤＣコンバータの構成を示す回路図A circuit diagram showing the configuration of a conventional single-phase DAB type DC/DC converter 従来の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおける定常状態デッドタイム無しの１次側駆動パルスのパターン図Pattern diagram of primary side drive pulse without steady state dead time in conventional 3-phase DAB type DC/DC converter 特許文献２に記載された従来の図２の単相ＤＡＢ型ＤＣ／ＤＣコンバータにおける定常状態デッドタイム無しの１次側駆動パルスのパターン図A pattern diagram of a primary side drive pulse without a steady state dead time in the conventional single-phase DAB type DC/DC converter of FIG. 2 described in Patent Document 2 従来の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおける位相差φ－変換電力Ｐ特性（理論値）のシミュレーション結果を示す図Diagram showing simulation results of phase difference φ-conversion power P characteristics (theoretical values) in a conventional three-phase DAB type DC/DC converter 従来の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおける位相差φ－変換電力Ｐ特性（ｔｄ有り）のシミュレーション結果を示す図Diagram showing simulation results of phase difference φ-converted power P characteristics (with td) in a conventional three-phase DAB type DC/DC converter 図１－１及び図１－２の定常状態デットタイム無しの１次側駆動パルスのパターン図Fig. 1-1 and Fig. 1-2 Pattern diagram of primary drive pulse without dead time in steady state 実施例１の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおける制御方法を示す動作波形（Ｄ１＝０．６６、Ｄ２＝１．０）の図FIG. 2 is a diagram of operating waveforms (D1=0.66, D2=1.0) showing a control method in the three-phase DAB type DC/DC converter of Example 1; 実施例１と従来の位相差φに対する２次側電流の比較結果図Comparison result diagram of the secondary side current with respect to the phase difference φ of the first embodiment and the conventional one 実施例１と従来の位相差φに対する変圧器電流実効値の比較結果図Comparison result diagram of transformer current effective value with respect to phase difference φ in Example 1 and conventional 実施例１と従来の第１デューティ比Ｄ１に対する変圧器電流実効値の差異図Difference diagram of transformer current effective value for first embodiment and conventional first duty ratio D1 従来の起動時２次側電流Ｉｄｃ２（Ｖｄｃ１＝４００Ｖ、Ｖｄｃ２＝２００Ｖ、ｔｄ有り）のシミュレーション結果を示す波形図Waveform diagram showing a simulation result of a conventional startup secondary current Idc2 (Vdc1=400 V, Vdc2=200 V, with td) デューティ比Ｄ１，Ｄ２－変圧器電流Ｉｔ（Ｖｄｃ１＝４００Ｖ、Ｖｄｃ２＝２００Ｖ、ｔｄ有り）のシミュレーション結果の図Diagram of simulation results of duty ratio D1, D2 - transformer current It (Vdc1 = 400 V, Vdc2 = 200 V, with td) 図１－１の起動時２次側電流Ｉｄｃ２（Ｖｄｃ１＝４００Ｖ、Ｖｄｃ２＝２００Ｖ、ｔｄ有り）のシミュレーション結果を示す波形図Waveform diagram showing simulation results of secondary current Idc2 (Vdc1 = 400 V, Vdc2 = 200 V, with td) at startup in Fig. 1-1 図１－２の起動制御方法のフローチャートFlowchart of start control method in Fig. 1-2 本発明の実施例２の制御部４０Ａの構成を示す機能ブロック図FIG. 4 is a functional block diagram showing the configuration of a control unit 40A according to Embodiment 2 of the present invention; 従来の起動時２次側電圧Ｖｄｃ２（Ｖｄｃ１＝４００Ｖ、ｔｄ有り）のシミュレーション結果を示す波形図Waveform diagram showing a simulation result of conventional startup secondary voltage Vdc2 (Vdc1 = 400 V, with td) 図１－１の起動時２次側電圧Ｖｄｃ２（Ｖｄｃ１＝４００Ｖ、ｔｄ有り）のシミュレーション結果を示す波形図Waveform diagram showing simulation results of secondary voltage Vdc2 (Vdc1 = 400 V, with td) at startup in Figure 1-1 図１６の起動制御方法のフローチャートFlowchart of the activation control method of FIG. 16

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。 Modes for carrying out the invention will become apparent from the following description of preferred embodiments, read in conjunction with the accompanying drawings. However, the drawings are for illustrative purposes only and do not limit the scope of the invention.

（実施例１の構成）
図１－１は、本発明の実施例１における３相ＤＡＢ型ＤＣ／ＤＣコンバータの構成を示す回路図である。
本実施例１の３相ＤＡＢ型ＤＣ／ＤＣコンバータは、従来及び比較例と同様の電力変換部と、従来及び比較例とは異なる制御部４０と、により構成されている。 (Configuration of Embodiment 1)
FIG. 1-1 is a circuit diagram showing the configuration of a three-phase DAB type DC/DC converter according to Embodiment 1 of the present invention.
The three-phase DAB type DC/DC converter of Example 1 is configured by a power conversion unit similar to the conventional one and the comparative example, and a control unit 40 different from the conventional one and the comparative example.

即ち、電力変換部は、直流の１次側電圧Ｖｄｃ１及び１次側電流Ｉｄｃ１を平滑する１次側平滑コンデンサ１を有し、この１次側平滑コンデンサ１に対して並列に、１次側インバータ１０Ａが接続されている。１次側インバータ１０Ａは、平滑された１次側電圧Ｖｄｃ１及び１次側電流Ｉｄｃ１をスイッチングしてＵ，Ｖ，Ｗ相の３相交流電圧及び３相交流電流に変換する回路であり、Ｕ相のＨ側スイッチ１１、Ｕ相のＬ側スイッチ１２、Ｖ相のＨ側スイッチ１３、Ｖ相のＬ側スイッチ１４、Ｗ相のＨ側スイッチ１５、及びＷ相のＬ側スイッチ１６のフルブリッジ回路により構成されている。スイッチ１１，１２間の接続点、スイッチ１３，１４間の接続点、及びスイッチ１５，１６間の接続点には、３相リアクトル１７，１８，１９を介して、３相変圧器２０Ａの１次巻線が接続されている。 That is, the power conversion unit has a primary side smoothing capacitor 1 that smoothes a DC primary side voltage Vdc1 and a primary side current Idc1. 10A is connected. The primary-side inverter 10A is a circuit that switches the smoothed primary-side voltage Vdc1 and primary-side current Idc1 to convert them into three-phase AC voltages and three-phase AC currents of U, V, and W phases. H-side switch 11, U-phase L-side switch 12, V-phase H-side switch 13, V-phase L-side switch 14, W-phase H-side switch 15, and W-phase L-side switch 16. It is composed of The connection point between the switches 11 and 12, the connection point between the switches 13 and 14, and the connection point between the switches 15 and 16 are connected via three-phase reactors 17, 18, and 19 to the primary of the three-phase transformer 20A. windings are connected.

３相変圧器２０Ａの２次巻線には、２次側インバータ３０Ａが接続されている。なお、３相変圧器２０Ａの１次巻線及び２次巻線の上端付近に付された黒丸は、巻線の巻き初めを表している。２次側インバータ３０Ａは、変圧器２０Ａの２次巻線から出力される３相交流電圧及び３相交流電流を整流する回路であり、Ｕ相のＨ側スイッチ３１、Ｕ相のＬ側スイッチ３２、Ｖ相のＨ側スイッチ３３、Ｖ相のＬ側スイッチ３４、Ｗ相のＨ側スイッチ３５、及びＷ相のＬ側スイッチ３６のフルブリッジ回路により構成されている。２次側インバータ３０Ａで整流された直流電圧及び直流電流は、２次側平滑コンデンサ３７にて平滑され、平滑された直流の出力電力Ｐｏ（２次側電圧Ｖｄｃ２及び２次側電流Ｉｄｃ２）が出力されるようになっている。 A secondary-side inverter 30A is connected to the secondary winding of the three-phase transformer 20A. The black dots near the upper ends of the primary and secondary windings of the three-phase transformer 20A represent the beginnings of the windings. The secondary-side inverter 30A is a circuit that rectifies the three-phase AC voltage and the three-phase AC current output from the secondary winding of the transformer 20A. , V-phase H-side switch 33 , V-phase L-side switch 34 , W-phase H-side switch 35 , and W-phase L-side switch 36 . The DC voltage and DC current rectified by the secondary-side inverter 30A are smoothed by the secondary-side smoothing capacitor 37, and the smoothed DC output power Po (secondary-side voltage Vdc2 and secondary-side current Idc2) is output. It is designed to be

１次側インバータ１０Ａ及び２次側インバータ３０Ａを構成するスイッチ１１～１６，３１～３６は、制御部４０から供給される駆動パルスＳ１１～Ｓ１６，Ｓ３１～Ｓ３６によってそれぞれオン／オフ動作する素子であり、ＭＯＳＦＥＴやＩＧＢＴ等のパワー半導体素子により構成されている。各スイッチ１１～１６，３１～３６には、回生用のダイオードがそれぞれ逆並列に接続されている。各スイッチ１１～１６，３１～３６をＭＯＳＦＥＴで構成する場合には、例えば、そのＭＯＳＦＥＴの寄生ダイオードを使用しても良い。 The switches 11 to 16 and 31 to 36 constituting the primary side inverter 10A and the secondary side inverter 30A are elements that are turned on/off by drive pulses S11 to S16 and S31 to S36 supplied from the control section 40, respectively. , MOSFETs, IGBTs, and other power semiconductor devices. Diodes for regeneration are connected in antiparallel to the switches 11 to 16 and 31 to 36, respectively. When the switches 11 to 16 and 31 to 36 are configured with MOSFETs, for example, parasitic diodes of the MOSFETs may be used.

又、３相変圧器２０Ａの１次巻線と２次巻線とには、それぞれリアクトルが直列に接続される。それらのリアクトルは、変圧器２０Ａの漏れインダクタンスで代用しても良い。図１－１では、図示を簡略化するために、変圧器２０Ａの１次巻線側に、リアクトル１７，１８，１９がそれぞれ直列に接続されている。 A reactor is connected in series to each of the primary and secondary windings of the three-phase transformer 20A. Those reactors may be substituted with the leakage inductance of the transformer 20A. In FIG. 1-1, reactors 17, 18, and 19 are connected in series to the primary winding side of transformer 20A, respectively, for simplification of illustration.

図１－２は、図１－１中の制御部４０の構成を示す機能ブロック図である。
制御部４０は、複数の１次側駆動パルスＳ１１～Ｓ１６を出力して１次側インバータ１０Ａにおける複数のＨ側スイッチ１１，１３，１５及びＬ側スイッチ１２，１４，１６をそれぞれオン／オフ動作させ、且つ、複数の２次側駆動パルスＳ３１～Ｓ３６を出力して２次側インバータ３０Ａにおける複数のＨ側スイッチ３１，３３，３５及びＬ側スイッチ３２，３４，３６をそれぞれオン／オフ動作させ、１次側インバータ１０Ａの出力値（例えば、出力電流）と２次側インバータ３０Ａの入力値（例えば、入力電流）との間の位相差φを変えて２次側インバータ３０Ａの出力値を制御するものである。 FIG. 1-2 is a functional block diagram showing the configuration of the controller 40 in FIG. 1-1.
The control unit 40 outputs a plurality of primary side drive pulses S11 to S16 to turn on/off the plurality of H side switches 11, 13, 15 and L side switches 12, 14, 16 in the primary side inverter 10A. and output a plurality of secondary side drive pulses S31 to S36 to turn on/off the plurality of H side switches 31, 33, 35 and L side switches 32, 34, 36 in the secondary side inverter 30A. , the output value of the secondary inverter 30A is controlled by changing the phase difference φ between the output value (eg, output current) of the primary inverter 10A and the input value (eg, input current) of the secondary inverter 30A. It is something to do.

特に、本実施例１の制御部４０では、２次側インバータ３０Ａの出力値を目標値（例えば、２次側電流Ｉｄｃ２＝２０Ａ又は２次側電圧Ｖｄｃ２＝４００Ｖ）に遷移させる起動制御を行い、その後、２次側インバータ３０Ａの出力値を一定値に維持する運転制御を行うために、複数の１次側駆動パルスＳ１１～Ｓ１６中に、Ｈ側スイッチ１１，１３，１５のすべてを同時にオンするパルスパターン、及び／又は、Ｌ側スイッチ１２，１４，１６のすべてを同時にオンするパルスパターンを付加し、更に、複数の２次側駆動パルスＳ３１～Ｓ３６中に、Ｈ側スイッチ３１，３３，３５のすべてを同時にオンするパルスパターン、及び／又は、Ｌ側スイッチ３２，３４，３６のすべてを同時にオンするパルスパターンを付加する機能を有している。 In particular, the control unit 40 of the first embodiment performs startup control to shift the output value of the secondary inverter 30A to a target value (for example, secondary current Idc2=20A or secondary voltage Vdc2=400V). Thereafter, all of the H side switches 11, 13 and 15 are simultaneously turned on during the plurality of primary side driving pulses S11 to S16 in order to perform operation control to maintain the output value of the secondary side inverter 30A at a constant value. A pulse pattern and/or a pulse pattern for turning on all of the L side switches 12, 14, 16 at the same time is added, and the H side switches 31, 33, 35 are added to the plurality of secondary side drive pulses S31 to S36. and/or a pulse pattern for simultaneously turning on all of the L-side switches 32, 34, and 36.

なお、比較例の制御部では、前記の運転制御機能を有している。これに対して、本実施例１の制御部４０では、比較例の性能を向上させるために、前記の運転制御機能に加えて、起動制御機能も有している。 The control unit of the comparative example has the operation control function described above. On the other hand, in order to improve the performance of the comparative example, the control unit 40 of the first embodiment has an activation control function in addition to the operation control function.

図１－２に示す制御部４０は、例えば、２次側電流Ｉｄｃ２の定電流制御を行うものであり、２次側電流指令値設定部４１を有している。２次側電流指令値設定部４１は、起動制御時において、２次側電流指令値Ｉ２を初期値（例えば、０Ａ）に設定し、その後、２次側電流指令値Ｉ２を目標値（例えば、２０Ａ）まで遷移させて、運転制御を行わせるものであり、この出力側に、誤差部４２が接続されている。誤差部４２は、２次側電流指令値Ｉ２と、図示しない電流計で測定された２次側電流Ｉｄｃ２と、の誤差ｅを求めるものであり、この出力側に、位相差算出部４３が接続されている。位相差算出部４３は、入力される誤差ｅに基づき、出力電力指令値となる、１次側インバータ１０Ａの出力値（例えば、出力電流）と２次側インバータ３０Ａの入力値（例えば、入力電流）との位相差φを算出するものであり、この出力側に、補正部４４を介して駆動パルス生成部４５が接続されている。 The control unit 40 shown in FIG. 1B performs constant current control of the secondary current Idc2, for example, and has a secondary current command value setting unit 41. FIG. The secondary-side current command value setting unit 41 sets the secondary-side current command value I2 to an initial value (for example, 0 A) during start-up control, and then sets the secondary-side current command value I2 to a target value (for example, 20A) to perform operation control, and the error unit 42 is connected to this output side. The error unit 42 obtains the error e between the secondary current command value I2 and the secondary current Idc2 measured by an ammeter (not shown), and the output side thereof is connected to the phase difference calculation unit 43. It is Based on the input error e, the phase difference calculator 43 calculates the output power command value (e.g., output current) of the primary inverter 10A and the input value (e.g., input current) of the secondary inverter 30A. ), and the driving pulse generating section 45 is connected to the output side thereof via the correcting section 44 .

補正部４４は、比例積分制御（以下「ＰＩ制御」という。）等により、位相差φを補正して制御精度を向上させるものである。駆動パルス生成部４５は、補正された位相差φに基づき、複数の１次側駆動パルスＳ１０及び複数の２次側駆動パルスＳ３０を生成するものであり、この出力側に、１次側パルスパターン付加部４６及び２次側パルスパターン付加部４７が接続されている。１次側パルスパターン付加部４６及び２次側パルスパターン付加部４７の入力側には、デューティ比設定部４８も接続されている。 The correction unit 44 corrects the phase difference φ by proportional integral control (hereinafter referred to as “PI control”) or the like to improve control accuracy. The drive pulse generation unit 45 generates a plurality of primary side drive pulses S10 and a plurality of secondary side drive pulses S30 based on the corrected phase difference φ. An addition unit 46 and a secondary pulse pattern addition unit 47 are connected. A duty ratio setting section 48 is also connected to the input side of the primary side pulse pattern adding section 46 and the secondary side pulse pattern adding section 47 .

デューティ比設定部４８は、Ｈ側スイッチ１１，１３，１５のすべて、及び／又は、Ｌ側スイッチ１２，１４，１６のすべてを同時にオンするパルスパターンの第１デューティ比Ｄ１と、Ｈ側スイッチ３１，３３，３５のすべて、及び／又は、Ｌ側スイッチ３２，３４，３６のすべてを同時にオンするパルスパターンの第２デューティ比Ｄ２と、を起動制御時とその後の運転制御時において、次の（ｉ）、（ｉｉ）のように設定する機能を有している。 The duty ratio setting unit 48 sets the first duty ratio D1 of the pulse pattern for simultaneously turning on all of the H side switches 11, 13 and 15 and/or all of the L side switches 12, 14 and 16, and the H side switch 31. , 33, 35 and/or the second duty ratio D2 of the pulse pattern for turning on all of the L-side switches 32, 34, 36 at the same time, during startup control and subsequent operation control, the following ( It has a setting function as in i) and (ii).

（ｉ） 起動制御時
デューティ比Ｄ１，Ｄ２を初期値（変圧器２０Ａに流れる変圧器電流Ｉｔが最小値（例えば、略０Ａ）になる値２／３＝０．６６）に設定し、その後、デューティ比Ｄ１，Ｄ２を設定値（例えば、１．０）まで遷移させる。 (i) During startup control Duty ratios D1 and D2 are set to initial values (value 2/3=0.66 where the transformer current It flowing through the transformer 20A is the minimum value (for example, approximately 0A)), and then The duty ratios D1 and D2 are changed to a set value (for example, 1.0).

（ｉｉ） 運転制御時
２次側インバータ３０Ａの出力値（例えば、２次側電流Ｉｄｃ２）を一定値である目標値（例えば、２０Ａ）に維持するために、図示しない電流計で測定された１次側電流Ｉｄｃ１と２次側電流Ｉｄｃ２との電流比に基づき、第１、第２デューティ比Ｄ１，Ｄ２を設定し、それを１次側パルスパターン付加部４６及び２次側パルスパターン付加部４７へ与えるものである。第１デューティ比Ｄ１及び第２デューティ比Ｄ２は、０～１の範囲の所望の値である。 (ii) During operation control In order to maintain the output value (for example, secondary current Idc2) of the secondary inverter 30A at a constant target value (for example, 20 A), 1 is measured by an ammeter (not shown). Based on the current ratio between the secondary current Idc1 and the secondary current Idc2, the first and second duty ratios D1 and D2 are set, and the primary pulse pattern adding section 46 and the secondary pulse pattern adding section 47 It is given to The first duty ratio D1 and the second duty ratio D2 are desired values in the range of 0-1.

１次側パルスパターン付加部４６は、複数の１次側駆動パルスＳ１０中に、第１デューティ比Ｄ１のパルスパターンを付加するための出力パルスＳ４６を出力するものであり、この出力側に、１次側パルス駆動部４９が接続されている。２次側パルスパターン付加部４７は、複数の２次側駆動パルスＳ３０中に、第２デューティ比Ｄ２のパルスパターンを付加するための出力パルスＳ４７を出力するものであり、この出力側に、２次側パルス駆動部５０が接続されている。 The primary side pulse pattern adding section 46 outputs an output pulse S46 for adding a pulse pattern with a first duty ratio D1 to the plurality of primary side drive pulses S10. A secondary pulse driving section 49 is connected. The secondary-side pulse pattern adding section 47 outputs an output pulse S47 for adding a pulse pattern with a second duty ratio D2 to the plurality of secondary-side drive pulses S30. A secondary pulse driving section 50 is connected.

１次側パルス駆動部４９は、１次側パルスパターン付加部４６の出力パルスＳ４６を駆動して１次側インバータ１０Ａ内のスイッチ１１～１６をオン／オフ動作させるための１次側駆動パルスＳ１１～Ｓ１６を出力するものである。更に、２次側パルス駆動部５０は、２次側パルスパターン付加部４７の出力パルスＳ４７を駆動して２次側インバータ３０Ａ内のスイッチ３１～３６をオン／オフ動作させるための２次側駆動パルスＳ３１～Ｓ３６を出力するものである。
このような図１－２の制御部４０は、例えば、中央処理装置（以下「ＣＰＵ」という。）や、半導体素子等の個別回路により構成されている。 The primary side pulse driving section 49 drives the output pulse S46 of the primary side pulse pattern adding section 46 to generate a primary side driving pulse S11 for turning on/off the switches 11 to 16 in the primary side inverter 10A. to S16 are output. Further, the secondary side pulse driving section 50 drives the output pulse S47 of the secondary side pulse pattern adding section 47 to turn on/off the switches 31 to 36 in the secondary side inverter 30A. It outputs pulses S31 to S36.
Such a control unit 40 shown in FIG. 1-2 is composed of, for example, a central processing unit (hereinafter referred to as "CPU") and individual circuits such as semiconductor devices.

（実施例１の運転制御方法）
図７は、図１－１及び図１－２の定常状態におけるデッドタイム無しの１次側駆動パルスＳ１１～Ｓ１６のパターン図である。
比較例と同様に、駆動パルスＳ１１～Ｓ１６のＨによってスイッチ１１～１６がオンし、駆動パルスＳ１１～Ｓ１６のＬによってスイッチ１１～１６がオフする。駆動パルスＳ１１～Ｓ１６の周波数ωは一定、各スイッチ１１～１６のオン／オフのデューティ比は０．５である。１周期の回路モード（１）～（６）に示すように、各Ｕ，Ｖ，Ｗ相は１２０°ずつの位相差βを持っている。各回路モード（１）～（６）において、全Ｌ側スイッチ１２，１４，１６がオンになるデューティ比Ｄ１のパルスパターンと、全Ｈ側スイッチ１１，１３，１５がオンになるデューティ比Ｄ１のパルスパターンと、が付加されている。
なお、図７では、デューティ比Ｄ１のパルスパターンが、駆動パルスの半周期の中央に配置されているが、中央以外の箇所に配置しても良い。 (Operation control method of embodiment 1)
FIG. 7 is a pattern diagram of the primary side drive pulses S11 to S16 without dead time in the steady state of FIGS. 1-1 and 1-2.
As in the comparative example, the switches 11 to 16 are turned on by the driving pulses S11 to S16 being H, and the switches 11 to 16 are turned off by the driving pulses S11 to S16 being L. The frequency ω of the driving pulses S11 to S16 is constant, and the ON/OFF duty ratio of each of the switches 11 to 16 is 0.5. As shown in circuit modes (1) to (6) of one cycle, each of the U, V, and W phases has a phase difference β of 120°. In each circuit mode (1) to (6), a pulse pattern with a duty ratio D1 that turns on all the L side switches 12, 14, and 16 and a pulse pattern with a duty ratio D1 that turns on all the H side switches 11, 13, and 15 A pulse pattern and are added.
In FIG. 7, the pulse pattern with the duty ratio D1 is arranged at the center of the half cycle of the drive pulse, but it may be arranged at a location other than the center.

図示しないが、２次側駆動パルスＳ３１～Ｓ３６のパターン図は、図７と同様に、全Ｌ側スイッチ３２，３４，３６がオンになるデューティ比Ｄ２のパルスパターンと、全Ｈ側スイッチ３１，３３，３５がオンになるデューティ比Ｄ２のパルスパターンと、が付加された図、或いは、図７と異なり、デューティ比Ｄ２のパルスパターンが付加されていない図になっている。１次側駆動パルスＳ１１～Ｓ１６と２次側駆動パルスＳ３１～Ｓ３６との間には、位相差φが設けられる。 Although not shown, the pattern diagram of the secondary drive pulses S31 to S36 is similar to FIG. A pulse pattern with a duty ratio D2 that turns on 33 and 35 is added, or, unlike FIG. 7, a pulse pattern with a duty ratio D2 is not added. A phase difference φ is provided between the primary drive pulses S11 to S16 and the secondary drive pulses S31 to S36.

次に、１次側電流Ｉｄｃ１と２次側電流Ｉｄｃ２とが近い場合の通常動作（Ｉ）と、２次側短絡時の動作（ＩＩ）と、を説明する。
（Ｉ） １次側電流Ｉｄｃ１と２次側電流Ｉｄｃ２とが近い場合の通常動作
例えば、図１－１の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおいて、直流１次側電流Ｉｄｃ１を入力し、２次側平滑コンデンサ３７の出力側に接続された図示しない負荷へ、一定の直流２次側電流Ｉｄｃ２を供給する場合、１次側電流Ｉｄｃ１と２次側電流Ｉｄｃ２とが近い時の通常動作について説明する。この通常動作では、図７の回路モード（１）～（６）中に第１、第２デューティ比Ｄ１，Ｄ２のパルスパターンが付加されていない。 Next, the normal operation (I) when the primary side current Idc1 and the secondary side current Idc2 are close to each other and the operation (II) when the secondary side is short-circuited will be described.
(I) Normal operation when primary side current Idc1 and secondary side current Idc2 are close For example, in the three-phase DAB type DC/DC converter in FIG. When a constant DC secondary current Idc2 is supplied to a load (not shown) connected to the output side of the smoothing capacitor 37, normal operation when the primary current Idc1 and the secondary current Idc2 are close to each other will be described. . In this normal operation, the pulse patterns of the first and second duty ratios D1 and D2 are not added in the circuit modes (1) to (6) of FIG.

図１－２の制御部４０において、２次側電流指令値設定部４１により、２次側電流指令値Ｉ２が目標値（例えば、２０Ａ）に設定される。２次側電流指令値Ｉ２に対して２次側電流Ｉｄｃ２が変動すると、誤差部４２により、２次側電流指令値Ｉ２と２次側電流Ｉｄｃ２との誤差ｅが求められ、その誤差ｅが位相差算出部４３に入力される。位相差算出部４３は、入力された誤差ｅを０にするような、１次側インバータ１０Ａの出力電流と２次側インバータ３０Ａの入力電流との位相差φを算出する。この位相差φは、補正部４４により、ＰＩ制御等によって補正された後、駆動パルス生成部４５に入力される。駆動パルス生成部４５は、補正された位相差φに基づき、１次側駆動パルスＳ１０及び２次側駆動パルスＳ３０を生成し、その１次側駆動パルスＳ１０を１次側パルスパターン付加部４６に入力し、その２次側駆動パルスＳ３０を２次側パルスパターン付加部４７に入力する。 In the control unit 40 of FIG. 1B, the secondary current command value setting unit 41 sets the secondary current command value I2 to a target value (eg, 20 A). When the secondary current Idc2 fluctuates with respect to the secondary current command value I2, the error unit 42 obtains an error e between the secondary current command value I2 and the secondary current Idc2, and the error e is It is input to the phase difference calculator 43 . The phase difference calculator 43 calculates a phase difference φ between the output current of the primary inverter 10A and the input current of the secondary inverter 30A that makes the input error e zero. This phase difference φ is input to the drive pulse generator 45 after being corrected by the PI control or the like by the corrector 44 . The drive pulse generator 45 generates a primary drive pulse S10 and a secondary drive pulse S30 based on the corrected phase difference φ, and sends the primary drive pulse S10 to the primary pulse pattern adder 46. The secondary side drive pulse S30 is input to the secondary side pulse pattern adding section 47 .

デューティ比設定部４８は、１次側電流Ｉｄｃ１と２次側電流Ｉｄｃ２との電流比が略１であるので、第１、第２デューティ比Ｄ１，Ｄ２をそれぞれ０に設定する。そのため、１次側パルスパターン付加部４６は、入力された１次側駆動パルスＳ１０に対応する出力パルスＳ４６を生成し、その出力パルスＳ４６を１次側パルス駆動部４９に入力する。更に、２次側パルスパターン付加部４７は、入力された２次側駆動パルスＳ３０に対応する出力パルスＳ４７を生成し、その出力パルスＳ４７を２次側パルス駆動部５０に入力する。１次側パルス駆動部４９は、入力された出力パルスＳ４６を駆動し、１次側駆動パルスＳ１１～Ｓ１６を生成して図１－１の１次側インバータ１０Ａ内のスイッチ１１～１６をオン／オフ動作させる。同様に、２次側パルス駆動部５０は、入力された出力パルスＳ４７を駆動し、２次側駆動パルスＳ３１～Ｓ３６を生成して図１－１の２次側インバータ３０Ａ内のスイッチ３１～３６をオン／オフ動作させる。 Since the current ratio between the primary side current Idc1 and the secondary side current Idc2 is approximately 1, the duty ratio setting unit 48 sets the first and second duty ratios D1 and D2 to 0, respectively. Therefore, the primary side pulse pattern adding section 46 generates an output pulse S46 corresponding to the input primary side driving pulse S10 and inputs the output pulse S46 to the primary side pulse driving section 49 . Further, the secondary side pulse pattern adding section 47 generates an output pulse S47 corresponding to the input secondary side driving pulse S30 and inputs the output pulse S47 to the secondary side pulse driving section 50 . The primary side pulse drive section 49 drives the input output pulse S46 to generate primary side drive pulses S11 to S16 to turn on/off the switches 11 to 16 in the primary side inverter 10A of FIG. turn it off. Similarly, the secondary-side pulse drive unit 50 drives the input output pulse S47 to generate secondary-side drive pulses S31-S36, thereby switching the switches 31-36 in the secondary-side inverter 30A of FIG. 1-1. on/off.

デューティ比Ｄ１のパルスパターンが付加されていない図７の回路モード（１）の時、図１－１の１次側インバータ１０Ａ内のＵ相のＨ側スイッチ１１がオフ、Ｌ側スイッチ１２がオン、Ｖ相のＨ側スイッチ１３がオン、Ｌ側スイッチ１４がオフ、Ｗ相のＨ側スイッチ１５がオフ、及びＬ側スイッチ１６がオンする。同様に、位相差φを持って、図１－１の２次側インバータ３０Ａ内のＵ相のＨ側スイッチ３１がオフ、Ｌ側スイッチ３２がオン、Ｖ相のＨ側スイッチ３３がオン、Ｌ側スイッチ３４がオフ、Ｗ相のＨ側スイッチ３５がオフ、及びＬ側スイッチ３６がオンする。 In the circuit mode (1) of FIG. 7 in which the pulse pattern with the duty ratio D1 is not added, the U-phase H-side switch 11 in the primary-side inverter 10A of FIG. 1-1 is turned off, and the L-side switch 12 is turned on. , the V-phase H-side switch 13 is turned on, the L-side switch 14 is turned off, the W-phase H-side switch 15 is turned off, and the L-side switch 16 is turned on. Similarly, with a phase difference φ, the U-phase H-side switch 31 in the secondary-side inverter 30A of FIG. The side switch 34 is turned off, the H side switch 35 of the W phase is turned off, and the L side switch 36 is turned on.

すると、図１－１において、１次側電圧Ｖｄｃ１源の＋側→Ｈ側スイッチ１３→リアクトル１８→変圧器２０Ａの１次巻線→リアクトル１７→Ｌ側スイッチ１２→１次側電圧Ｖｄｃ１源の－側の経路と、１次側電圧Ｖｄｃ１源の＋側→Ｈ側スイッチ１３→リアクトル１８→変圧器２０Ａの１次巻線→リアクトル１９→Ｌ側スイッチ１６→１次側電圧Ｖｄｃ１源の－側の経路と、に１次側電流Ｉｄｃ１が流れる。これに対応して、変圧器２０Ａの２次巻線に誘導起電力が発生し、変圧器２０Ａの２次巻線→Ｈ側スイッチ３３のダイオード→負荷→Ｌ側スイッチ３２のダイオード→２次巻線の経路と、変圧器２０Ａの２次巻線→Ｈ側スイッチ３３のダイオード→負荷→Ｌ側スイッチ３６のダイオード→２次巻線の経路と、に２次側電流Ｉｄｃ２が流れる。 Then, in FIG. 1-1, + side of primary side voltage Vdc1 source→H side switch 13→reactor 18→primary winding of transformer 20A→reactor 17→L side switch 12→primary side voltage Vdc1 source - side path and + side of primary side voltage Vdc1 source → H side switch 13 → reactor 18 → primary winding of transformer 20A → reactor 19 → L side switch 16 → - side of primary side voltage Vdc1 source A primary side current Idc1 flows through the path of . Correspondingly, an induced electromotive force is generated in the secondary winding of the transformer 20A, and the secondary winding of the transformer 20A→the diode of the H side switch 33→the load→the diode of the L side switch 32→the secondary winding. A secondary current Idc2 flows through the secondary winding of the transformer 20A, the diode of the H side switch 33, the load, the diode of the L side switch 36, and the secondary winding.

更に、デューティ比Ｄ１のパルスパターンが付加されていない図７の他の回路モード（２）～（６）が実行され、１周期のスイッチング動作が終了する。 Further, the other circuit modes (2) to (6) of FIG. 7 to which the pulse pattern of duty ratio D1 is not added are executed, and one cycle of switching operation is completed.

ここで、変圧器２０Ａの１次巻線及び２次巻線間の電圧ｖｌ（＝ｖｐ－ｖｓ）がリアクトル１７～１９を通ることによって、その変圧器２０Ａに電流が流れる。この電流から２次側電流Ｉｄｃ２を次式（２）のように計算できる。
Ｉｄｃ２＝（式（１）の出力電力Ｐｏ）／Ｖｄｃ２
＝Ｎｐｓ（Ｖｄｃ１／ωＬ）φ［１－（φ／π）］
＝Ｎｐｓ（Ｖｄｃ１／ωＬ）［φ－（φ２／π）］ （２）
そのため、１次側インバータ１０Ａの出力電流と２次側インバータ３０Ａの入力電流との間の位相差φにより、２次側電流指令値Ｉ２と一致するように、２次側電流Ｉｃ２が制御される。 Here, voltage vl (=vp-vs) between the primary and secondary windings of transformer 20A passes through reactors 17-19, causing current to flow through transformer 20A. From this current, the secondary current Idc2 can be calculated by the following equation (2).
Idc2=(output power Po in equation (1))/Vdc2
=Nps(Vdc1/ωL)φ[1-(φ/π)]
=Nps(Vdc1/ωL)[φ-( φ2 /π)] (2)
Therefore, the secondary current Ic2 is controlled by the phase difference φ between the output current of the primary inverter 10A and the input current of the secondary inverter 30A so as to match the secondary current command value I2. .

（ＩＩ） ２次側短絡時の動作
例えば、負荷の変動によって２次側電流Ｉｄｃ２が最大値（短絡状態）になった場合の動作を説明する。この動作では、図７の回路モード（１）～（６）中に、第１デューティ比Ｄ１のパルスパターンが付加される。 (II) Operation when the secondary side is short-circuited For example, the operation when the secondary side current Idc2 reaches the maximum value (short-circuited state) due to load fluctuation will be described. In this operation, a pulse pattern with a first duty ratio D1 is added during circuit modes (1) to (6) of FIG.

図１－２の制御部４０において、２次側電流Ｉｄｃ２が最大値になり、誤差部４２から位相差算出部４３へ出力される誤差ｅが最大になる。位相差算出部４３では、誤差ｅを０にするような位相差φ＝０°を算出する。この位相差φ＝０°は、補正部４４で補正されて、駆動パルス生成部４５へ入力される。駆動パルス生成部４５は、補正された位相差φ＝０°の１次側駆動パルスＳ１０及び２次側駆動パルスＳ３０を生成し、その１次側駆動パルスＳ１０を１次側パルスパターン付加部４６に入力すると共に、その２次側駆動パルスＳ３０を２次側パルスパターン付加部４７に入力する。 In the control unit 40 of FIG. 1B, the secondary current Idc2 becomes the maximum value, and the error e output from the error unit 42 to the phase difference calculation unit 43 becomes maximum. The phase difference calculator 43 calculates a phase difference φ=0° that makes the error e zero. This phase difference φ=0° is corrected by the corrector 44 and input to the drive pulse generator 45 . The drive pulse generator 45 generates a primary drive pulse S10 and a secondary drive pulse S30 with a corrected phase difference φ=0°. , and the secondary-side drive pulse S30 is input to the secondary-side pulse pattern addition unit 47 .

デューティ比設定部４８では、１次側電流Ｉｄｃ１と２次側電流Ｉｄｃ２との電流比が最大値のＩｄｃ２であるので、例えば、第１デューティ比Ｄ１＝第２デューティ比Ｄ２＝２／３＝０．６６を設定する。そのため、１次側パルスパターン付加部４６は、入力された１次側駆動パルスＳ１０に第１デューティ比Ｄ１のパルスパターンを付加した出力パルスＳ４６を生成し、その出力パルスＳ４６を１次側パルス駆動部４９に入力する。更に、２次側パルスパターン付加部４７は、入力された２次側駆動パルスＳ３０に第２デューティ比Ｄ２のパルスパターンを付加した出力パルスＳ４７を生成し、その出力パルスＳ４７を２次側パルス駆動部５０に入力する。１次側パルス駆動部４９は、入力された出力パルスＳ４６を駆動し、１次側駆動パルスＳ１１～Ｓ１６を生成して図１－１の１次側インバータ１０Ａ内のスイッチ１１～１６をオン／オフ動作させる。同様に、２次側パルス駆動部５０は、入力された出力パルスＳ４７を駆動し、２次側駆動パルスＳ３１～Ｓ３６を生成して図１－１の２次側インバータ３０Ａ内のスイッチ３１～３６をオン／オフ動作させる。 In the duty ratio setting unit 48, since the current ratio between the primary side current Idc1 and the secondary side current Idc2 is the maximum value Idc2, for example, the first duty ratio D1=second duty ratio D2=2/3=0. .66. Therefore, the primary-side pulse pattern addition unit 46 generates an output pulse S46 by adding a pulse pattern with the first duty ratio D1 to the input primary-side drive pulse S10, and generates the output pulse S46 as a primary-side pulse drive. Input to part 49. Further, the secondary-side pulse pattern adding section 47 generates an output pulse S47 by adding a pulse pattern with a second duty ratio D2 to the input secondary-side drive pulse S30, and generates the output pulse S47 as a secondary-side pulse drive. input to section 50; The primary side pulse drive section 49 drives the input output pulse S46 to generate primary side drive pulses S11 to S16 to turn on/off the switches 11 to 16 in the primary side inverter 10A of FIG. turn it off. Similarly, the secondary-side pulse drive unit 50 drives the input output pulse S47 to generate secondary-side drive pulses S31-S36, thereby switching the switches 31-36 in the secondary-side inverter 30A of FIG. 1-1. on/off.

すると、付加された第１デューティ比Ｄ１のパルスパターンにより、図７の回路モード（１）において、Ｖ相のＨ側スイッチ１３がオンからオフ、Ｌ側スイッチ１４がオフからオンへ遷移し、全Ｌ側スイッチ１２，１４，１６がオンする。更に、付加された第１デューティ比Ｄ１のパルスパターンにより、回路モード（２）において、全Ｈ側スイッチ１１，１３，１５がオン、回路モード（３）において、全Ｌ側スイッチ１２，１４，１６がオン、回路モード（４）において、全Ｈ側スイッチ１１，１３，１５がオン、回路モード（５）において、全Ｌ側スイッチ１２，１４，１６がオン、及び、回路モード（６）において、全Ｈ側スイッチ１１，１３，１５がオンする。 Then, in the circuit mode (1) of FIG. 7, the added pulse pattern of the first duty ratio D1 causes the V-phase H-side switch 13 to transition from ON to OFF, and the L-side switch 14 to transition from OFF to ON. The L side switches 12, 14, 16 are turned on. Further, by the added pulse pattern of the first duty ratio D1, all H side switches 11, 13, 15 are turned on in circuit mode (2), and all L side switches 12, 14, 16 are turned on in circuit mode (3). is on, in circuit mode (4), all H side switches 11, 13, 15 are on, in circuit mode (5), all L side switches 12, 14, 16 are on, and in circuit mode (6), All H side switches 11, 13 and 15 are turned on.

同様に、付加された第２デューティ比Ｄ２のパルスパターンにより、図示しない回路モード（１）～（６）において、全Ｌ側スイッチ３２，３４，３６がオン、又は全Ｈ側スイッチ３１，３３，３５がオンする。 Similarly, in circuit modes (1) to (6) (not shown), all the L side switches 32, 34, 36 are turned on or all the H side switches 31, 33, 35 turns on.

従来の３相ＤＡＢ型ＤＣ／ＤＣコンバータの制御方法では、Ｕ，Ｖ，Ｗ相のすべての相のＨ側スイッチ又はＬ側スイッチがすべてオンになるモードは存在しない。これに対し、本実施例１では、比較例と同様に、１次側インバータ１０Ａ及び２次側インバータ３０Ａのうちのいずれか一方又は両方のインバータ１０Ａ，３０Ａの駆動パルスＳ１１～Ｓ１６、Ｓ３１～Ｓ３６に、Ｈ側スイッチ１１，１３，１５，３１，３３，３５のすべてが同時にオンするパルスパターン、又はＬ側スイッチ１２，１４，１６，３２，３４，３６のすべてがオンするパルスパターンを付加している。 In the conventional method of controlling a three-phase DAB type DC/DC converter, there is no mode in which all of the H-side switches or L-side switches of all the U, V, and W phases are turned on. On the other hand, in the first embodiment, as in the comparative example, the drive pulses S11 to S16 and S31 to S36 of one or both of the primary inverter 10A and the secondary inverter 30A are applied. , a pulse pattern in which all of the H side switches 11, 13, 15, 31, 33, and 35 are turned on at the same time, or a pulse pattern in which all of the L side switches 12, 14, 16, 32, 34, and 36 are turned on. ing.

そのため、付加されたパルスパターンの第１、第２デューティ比Ｄ１，Ｄ２が例えば０．６６の場合、回路モード（１）～（６）に、従来の制御方法のパルスパターンが全く発生しなくなり、回路内を循環する電流が理論上０Ａとなる。従って、特に入出力間の電流差が大きい場合に顕著となる回路内を循環する無効電流を抑制することができる。 Therefore, when the first and second duty ratios D1 and D2 of the added pulse patterns are, for example, 0.66, the pulse patterns of the conventional control method are not generated at all in the circuit modes (1) to (6). The current circulating in the circuit is theoretically 0A. Therefore, it is possible to suppress the reactive current circulating in the circuit, which is conspicuous especially when the current difference between the input and output is large.

付加された第１デューティ比Ｄ１のみが異なるシミュレーション結果を示す図８を参照しつつ、本実施例１の詳細な運転制御方法を説明する。
図８は、本実施例１の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおける従来と異なる制御方法を示す動作波形（Ｄ１＝０．６６、Ｄ２＝１．０）の図である。この図８では、図１－１の定常状態デッドタイム無しの駆動パルスＳ１１～Ｓ１６，Ｓ３１～Ｓ３６（Ｄ１＝０．６６、Ｄ２＝１．０）のパターン及び回路各部の電流波形のシミュレーション結果が示されている。 A detailed operation control method of the first embodiment will be described with reference to FIG. 8 showing simulation results in which only the added first duty ratio D1 is different.
FIG. 8 is a diagram of operation waveforms (D1=0.66, D2=1.0) showing a control method different from the conventional one in the three-phase DAB type DC/DC converter of the first embodiment. In FIG. 8, the pattern of driving pulses S11 to S16 and S31 to S36 (D1=0.66, D2=1.0) without dead time in FIG. It is shown.

１周期の回路モード（Ａ）～（Ｆ）において、回路モード（Ａ）では、１次側駆動パルスＳ１１～Ｓ１６が、デューティ比Ｄ１＝０．６６であり、１次側インバータ１０Ａ内の全Ｌ側スイッチ１２，１４，１６がオンする。そのため、変圧器２０Ａの１次巻線Ｕ相、１次側Ｕ相Ｈ側スイッチ１１、及び１次側Ｕ相Ｌ側スイッチ１２に、電流が流れない。これに対応して、２次側Ｕ相Ｈ側スイッチ３１及び２次側Ｕ相Ｌ側スイッチ３２に、電流が流れない。従って、２次側電流Ｉｄｃ２は、０Ａとなる。 In the circuit modes (A) to (F) of one cycle, in the circuit mode (A), the primary drive pulses S11 to S16 have a duty ratio D1 of 0.66, and the total L in the primary inverter 10A is 0.66. The side switches 12, 14, 16 are turned on. Therefore, no current flows through the U-phase primary winding of the transformer 20A, the H-side switch 11 of the primary U-phase, and the L-side switch 12 of the primary U-phase. Correspondingly, no current flows through the secondary side U-phase H side switch 31 and the secondary side U-phase L side switch 32 . Therefore, the secondary current Idc2 becomes 0A.

回路モード（Ｂ）では、１次側駆動パルスＳ１１～Ｓ１６が、デューティ比Ｄ１＝０．６６であり、１次側インバータ１０Ａ内の全Ｈ側スイッチ１１，１３，１５がオンする。そのため、変圧器２０Ａの１次巻線Ｕ相、１次側Ｕ相Ｈ側スイッチ１１、及び１次側Ｕ相Ｌ側スイッチ１２に、電流が流れない。これに対応して、２次側Ｕ相Ｈ側スイッチ３１及び２次側Ｕ相Ｌ側スイッチ３２に、電流が流れない。従って、２次側電流Ｉｄｃ２は、０Ａとなる。 In the circuit mode (B), the primary side drive pulses S11 to S16 have a duty ratio D1 of 0.66, and all the H side switches 11, 13, 15 in the primary side inverter 10A are turned on. Therefore, no current flows through the U-phase primary winding of the transformer 20A, the H-side switch 11 of the primary U-phase, and the L-side switch 12 of the primary U-phase. Correspondingly, no current flows through the secondary side U-phase H side switch 31 and the secondary side U-phase L side switch 32 . Therefore, the secondary current Idc2 becomes 0A.

回路モード（Ｃ）では、１次側駆動パルスＳ１１～Ｓ１６が、デューティ比Ｄ１＝０．６６であり、１次側インバータ１０Ａ内の全Ｌ側スイッチ１２，１４，１６がオンする。そのため、変圧器２０Ａの１次巻線Ｕ相、１次側Ｕ相Ｈ側スイッチ１１、及び１次側Ｕ相Ｌ側スイッチ１２に、電流が流れない。これに対応して、２次側Ｕ相Ｈ側スイッチ３１及び２次側Ｕ相Ｌ側スイッチ３２に、電流が流れない。従って、２次側電流Ｉｄｃ２は、０Ａとなる。 In the circuit mode (C), the primary side drive pulses S11 to S16 have a duty ratio D1 of 0.66, and all the L side switches 12, 14, 16 in the primary side inverter 10A are turned on. Therefore, no current flows through the U-phase primary winding of the transformer 20A, the H-side switch 11 of the primary U-phase, and the L-side switch 12 of the primary U-phase. Correspondingly, no current flows through the secondary side U-phase H side switch 31 and the secondary side U-phase L side switch 32 . Therefore, the secondary current Idc2 becomes 0A.

回路モード（Ｄ）では、１次側駆動パルスＳ１１～Ｓ１６が、デューティ比Ｄ１＝０．６６であり、１次側インバータ１０Ａ内の全Ｈ側スイッチ１１，１３，１５がオンする。そのため、変圧器２０Ａの１次巻線Ｕ相、１次側Ｕ相Ｈ側スイッチ１１、及び１次側Ｕ相Ｌ側スイッチ１２に、電流が流れない。これに対応して、２次側Ｕ相Ｈ側スイッチ３１及び２次側Ｕ相Ｌ側スイッチ３２に、電流が流れない。従って、２次側電流Ｉｄｃ２は、０Ａとなる。 In the circuit mode (D), the primary side drive pulses S11 to S16 have a duty ratio D1=0.66, and all the H side switches 11, 13, 15 in the primary side inverter 10A are turned on. Therefore, no current flows through the U-phase primary winding of the transformer 20A, the H-side switch 11 of the primary U-phase, and the L-side switch 12 of the primary U-phase. Correspondingly, no current flows through the secondary side U-phase H side switch 31 and the secondary side U-phase L side switch 32 . Therefore, the secondary current Idc2 becomes 0A.

回路モード（Ｅ）では、１次側駆動パルスＳ１１～Ｓ１６が、デューティ比Ｄ１＝０．６６であり、１次側インバータ１０Ａ内の全Ｌ側スイッチ１２，１４，１６がオンする。そのため、変圧器２０Ａの１次巻線Ｕ相、１次側Ｕ相Ｈ側スイッチ１１、及び１次側Ｕ相Ｌ側スイッチ１２に、電流が流れない。これに対応して、２次側Ｕ相Ｈ側スイッチ３１及び２次側Ｕ相Ｌ側スイッチ３２に、電流が流れない。従って、２次側電流Ｉｄｃ２は、０Ａとなる。 In circuit mode (E), the primary drive pulses S11 to S16 have a duty ratio D1 of 0.66, and all the L side switches 12, 14, 16 in the primary inverter 10A are turned on. Therefore, no current flows through the U-phase primary winding of the transformer 20A, the H-side switch 11 of the primary U-phase, and the L-side switch 12 of the primary U-phase. Correspondingly, no current flows through the secondary side U-phase H side switch 31 and the secondary side U-phase L side switch 32 . Therefore, the secondary current Idc2 becomes 0A.

更に、回路モード（Ｆ）では、１次側駆動パルスＳ１１～Ｓ１６が、デューティ比Ｄ１＝０．６６であり、１次側インバータ１０Ａ内の全Ｈ側スイッチ１１，１３，１５がオンする。そのため、変圧器２０Ａの１次巻線Ｕ相、１次側Ｕ相Ｈ側スイッチ１１、及び１次側Ｕ相Ｌ側スイッチ１２に、電流が流れない。これに対応して、２次側Ｕ相Ｈ側スイッチ３１及び２次側Ｕ相Ｌ側スイッチ３２に、電流が流れない。従って、２次側電流Ｉｄｃ２は、０Ａとなる。 Furthermore, in the circuit mode (F), the primary drive pulses S11 to S16 have a duty ratio D1 of 0.66, and all the H side switches 11, 13, 15 in the primary inverter 10A are turned on. Therefore, no current flows through the U-phase primary winding of the transformer 20A, the H-side switch 11 of the primary U-phase, and the L-side switch 12 of the primary U-phase. Correspondingly, no current flows through the secondary side U-phase H side switch 31 and the secondary side U-phase L side switch 32 . Therefore, the secondary current Idc2 becomes 0A.

以上の運転制御方法において、出力電力指令値である位相差φは０°であるので、回路に流れている電流はすべて回路を循環するのみの無効電流成分となる。そのため、回路各部に流れる電流は少ない方が好ましい。 In the operation control method described above, since the phase difference φ, which is the output power command value, is 0°, all the current flowing in the circuit becomes a reactive current component that only circulates in the circuit. Therefore, it is preferable that the current flowing through each part of the circuit is small.

本実施例１では、１周期の回路遷移において、従来と同様の回路モード（１）～（６）に、第１デューティ比Ｄ１の回路モード（Ａ）～（Ｆ）を付加するか、或いは、回路モード（１）～（６）に代えて、第１デューティ比Ｄ１の回路モード（Ａ）～（Ｆ）を設けている。シミュレーション結果より、付加するパルスパターンの第１デューティ比Ｄ１が０．６６の時には、回路モード（Ａ）～（Ｆ）に従来の制御方法のパターンが全く発生しなくなり、回路内を循環する電流が理論上０Ａとなることが分かる。 In the present embodiment 1, circuit modes (A) to (F) with a first duty ratio D1 are added to the conventional circuit modes (1) to (6) in one cycle of circuit transition, or Instead of circuit modes (1) to (6), circuit modes (A) to (F) with a first duty ratio D1 are provided. According to the simulation results, when the first duty ratio D1 of the pulse pattern to be added is 0.66, the pattern of the conventional control method does not occur at all in the circuit modes (A) to (F), and the current circulating in the circuit is reduced to It turns out that it becomes 0A theoretically.

次に、図９～図１１を参照しつつ、本実施例１と従来の運転制御方法の比較結果を説明する。 Next, with reference to FIGS. 9 to 11, comparison results between the first embodiment and the conventional operation control method will be described.

図９は、本実施例１と従来の位相差φ（°）に対する２次側電流Ｉｄｃ２のシミュレーションの比較結果を示す図である。
シミュレーション条件は、１次側電圧Ｖｄｃ１が有り、２次側電圧Ｖｄｃ２が有り（１次側電圧Ｖｄｃ１と同値）、及び、出力電力指令値である位相差φの範囲が－６０°～＋６０°である。図９では、破線曲線で示す第１デューティ比Ｄ１及び第２デューティ比Ｄ２が共に１．０の場合（従来）と、実線曲線で示す第１デューティ比Ｄ１及び第２デューティ比Ｄ２が共に０．９の場合（実施例１）と、の２次側電流Ｉｄｃ２の値の比較結果が示されている。
本実施例１の方が、従来に比べて、位相差φの変化に対して２次側電流Ｉｄｃ２の値の傾斜が緩やかになっている。 FIG. 9 is a graph showing comparison results of simulation of the secondary current Idc2 with respect to the phase difference φ (°) of the first embodiment and the conventional art.
The simulation conditions are that there is a primary side voltage Vdc1, there is a secondary side voltage Vdc2 (the same value as the primary side voltage Vdc1), and the range of the phase difference φ, which is the output power command value, is -60° to +60°. be. In FIG. 9, both the first duty ratio D1 and the second duty ratio D2 indicated by the broken line curve are 1.0 (conventional), and the case where the first duty ratio D1 and the second duty ratio D2 indicated by the solid line curve are both 0.0. 9 (Embodiment 1) and a comparison result of the value of the secondary side current Idc2.
In the first embodiment, the slope of the value of the secondary current Idc2 with respect to the change in the phase difference φ is gentler than in the conventional case.

図１０は、本実施例１と従来の位相差φ（°）に対する変圧器電流実効値Ｉｔｒａｎｓ（ｒｍｓ）のシミュレーションの比較結果を示す図である。
シミュレーション条件は、図９と同一である。図１０では、破線曲線で示す第１デューティ比Ｄ１及び第２デューティ比Ｄ２が共に１．０の場合（従来）と、実線曲線で示す第１デューティ比Ｄ１及び第２デューティ比Ｄ２が共に０．９の場合（実施例１）と、の変圧器電流実効値Ｉｔｒａｎｓの比較結果が示されている。
位相差φ＝０°を基準にして、本実施例１の方が、従来に比べて、位相差φの変化に対する変圧器電流実効値Ｉｔｒａｎｓの立ち上り傾斜が緩やかになっている。 FIG. 10 is a diagram showing comparison results of simulation of the transformer current effective value Itrans (rms) with respect to the phase difference φ (°) of the first embodiment and the conventional art.
Simulation conditions are the same as in FIG. In FIG. 10, both the first duty ratio D1 and the second duty ratio D2 indicated by the dashed curve are 1.0 (conventional), and the first duty ratio D1 and the second duty ratio D2 indicated by the solid curve are both 0.0. 9 (Embodiment 1) and a comparison result of the transformer current effective value Itrans are shown.
Based on the phase difference φ=0°, the rising slope of the transformer current effective value Itrans with respect to the change in the phase difference φ is gentler in the first embodiment than in the conventional case.

図１１は、本実施例１と従来の第１デューティ比Ｄ１に対する変圧器電流実効値Ｉｔｒａｎｓ（ｒｍｓ）のシミュレーションの差異を示す図である。
シミュレーション条件は、１次側電圧Ｖｄｃ１が有り、２次側電圧Ｖｄｃ２が無し（０Ｖ）、第２デューティ比Ｄ２が１．０、及び、出力電力指令値である位相差φが０°（出力電力指令値０Ｗ）である。図１１では、第１デューティ比Ｄ１を０～１の範囲で変更した場合の本実施例１と従来の変圧器電流実効値Ｉｔｒａｎｓの差異が示されている。
従来は、第１デューティ比Ｄ１が常に１で動作しているので、変圧器電流実効値Ｉｔｒａｎｓが大きい。本実施例１では、第１デューティ比Ｄ１を０～１の範囲で変化させるため、変圧器電流実効値Ｉｔｒａｎｓを減少させることが可能である。特に、第１デューティ比Ｄ１が０．６６の時に、変圧器電流実効値Ｉｔｒａｎｓが最小電流値となる。 FIG. 11 is a diagram showing a simulation difference of the transformer current effective value Itrans (rms) with respect to the first duty ratio D1 of the first embodiment and the conventional art.
The simulation conditions are that the primary side voltage Vdc1 is present, the secondary side voltage Vdc2 is absent (0 V), the second duty ratio D2 is 1.0, and the phase difference φ, which is the output power command value, is 0° (output power command value 0 W). FIG. 11 shows the difference between the transformer current effective value Itrans of the first embodiment and the conventional transformer when the first duty ratio D1 is changed in the range of 0-1.
Conventionally, since the first duty ratio D1 is always 1, the transformer current effective value Itrans is large. In the first embodiment, since the first duty ratio D1 is changed in the range of 0 to 1, it is possible to reduce the transformer current effective value Itrans. In particular, when the first duty ratio D1 is 0.66, the transformer current effective value Itrans becomes the minimum current value.

（実施例１の起動制御方法）
図１２は、従来の図２の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおける起動時の２次側電流Ｉｄｃ２（１次側電圧Ｖｄｃ１＝４００Ｖ、２次側電圧Ｖｄｃ２＝２００Ｖ、デッドタイムｔｄ有り）のシミュレーション結果を示す波形図である。図１２において、横軸は時間ｔ（ｓ）、縦軸は２次側電流Ｉｄｃ２（Ａ）である。 (Startup control method of embodiment 1)
FIG. 12 is a simulation of the secondary current Idc2 (primary voltage Vdc1=400 V, secondary voltage Vdc2=200 V, with dead time td) at startup in the conventional three-phase DAB type DC/DC converter of FIG. It is a wave form diagram which shows a result. In FIG. 12, the horizontal axis is time t (s) and the vertical axis is secondary current Idc2 (A).

図２の３相ＤＡＢ型ＤＣ／ＤＣコンバータを含めて、コンバータを起動する際は、ソフトスタート領域Ａｓｓを設け、出力される２次側電流Ｉｄｃ２を０Ａより目標値（例えば、２０Ａ）へ向けて徐々に増大させるソフトスタート起動を行うことが一般的である。しかし、図６に示すように、理論上は、出力電力Ｐｏ（即ち、変換電力Ｐ）が０になる位相差φ＝０°ポイントにおいて、デッドタイムｔｄが有ると、出力電力Ｐｏが発生してしまうため、コンバータ起動時において、起動時初期出力誤差ｉｅが大きくなる問題がある。この問題を解決するために、本実施例１では、以下のような起動制御を行っている。 When starting the converter, including the three-phase DAB type DC/DC converter in FIG. It is common to have a gradually increasing soft-start start-up. However, as shown in FIG. 6, theoretically, if there is a dead time td at the phase difference φ=0° point where the output power Po (that is, the converted power P) becomes 0, the output power Po is generated. Therefore, there is a problem that the startup initial output error ie increases when the converter is started. In order to solve this problem, the first embodiment performs the following startup control.

図１３は、第１、第２デューティ比Ｄ１，Ｄ２－変圧器電流Ｉｔ（１次側電圧Ｖｄｃ１＝４００Ｖ、２次側電圧Ｖｄｃ２＝２００Ｖ、デッドタイムｔｄ有り）のシミュレーション結果を示す波形図である。図１３において、横軸は第１、第２デューティ比Ｄ１，Ｄ２、縦軸は変圧器電流Ｉｔ（Ａｒｍｓ）である。 FIG. 13 is a waveform diagram showing simulation results of first and second duty ratios D1 and D2-transformer current It (primary side voltage Vdc1=400 V, secondary side voltage Vdc2=200 V, with dead time td). . In FIG. 13, the horizontal axis is the first and second duty ratios D1 and D2, and the vertical axis is the transformer current It (Arms).

図１４は、図１－１の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおいて起動時の２次側電流Ｉｄｃ２（１次側電圧Ｖｄｃ１＝４００Ｖ、２次側電圧Ｖｄｃ２＝２００Ｖ、デッドタイムｔｄ有り）のシミュレーション結果を示す波形図である。図１４の上段の波形図において、横軸は時間ｔ（ｓ）、縦軸は２次側電流Ｉｄｃ２（Ａ）である。図１４の下段の波形図において、横軸は時間ｔ（ｓ）、縦軸は第１、第２デューティ比Ｄ１，Ｄ２である。図１４の上段のＡｓｓはソフトスタート領域、下段のＡｄｔはデューティ比遷移領域である。 FIG. 14 is a simulation of the secondary current Idc2 (primary voltage Vdc1=400 V, secondary voltage Vdc2=200 V, with dead time td) at startup in the three-phase DAB type DC/DC converter of FIG. 1-1. It is a wave form diagram which shows a result. In the upper waveform diagram of FIG. 14, the horizontal axis is time t (s) and the vertical axis is secondary current Idc2 (A). In the waveform diagram at the bottom of FIG. 14, the horizontal axis is time t (s) and the vertical axis is the first and second duty ratios D1 and D2. Ass in the upper part of FIG. 14 is the soft start area, and Adt in the lower part is the duty ratio transition area.

本実施例１の起動制御では、図１４のデューティ比遷移領域Ａｄｔに示すように、先ず、第１、第２デューティ比Ｄ１，Ｄ２を、２次側電流Ｉｄｃ２が０Ａとなる初期値（例えば、２／３＝０．６６）に設定し、図１－１の３相ＤＡＢ型ＤＣ／ＤＣコンバータの発振を開始する。その後、３相ＤＡＢ型ＤＣ／ＤＣコンバータから出力される２次側電流Ｉｄｃ２が０Ａとなるように、１次側インバータ１０Ａの出力値（例えば、出力電流）と２次側インバータ３０Ａの入力値（例えば、入力電流）との位相差φの電流フィードバック制御を行いつつ、第１、第２デューティ比Ｄ１，Ｄ２を出力可能な設定値（例えば、Ｄ１＝Ｄ２＝１．００）へ遷移させる。第１、第２デューティ比Ｄ１，Ｄ２が設定値へ遷移すると、ソフトスタート領域Ａｓｓへ進む。ソフトスタート領域Ａｓｓでは、位相差φの制御により、２次側電流Ｉｄｃ２を０Ａから目標値（例えば、２０Ａ）へ徐々に増大させる。これにより、起動時の出力誤差ｉｅを低減することが可能となる。 In the start-up control of the first embodiment, first, the first and second duty ratios D1 and D2 are set to initial values (for example, 2/3=0.66) to start the oscillation of the three-phase DAB type DC/DC converter in FIG. 1-1. After that, the output value (for example, output current) of the primary inverter 10A and the input value (for example, output current) of the secondary inverter 30A are adjusted so that the secondary current Idc2 output from the three-phase DAB type DC/DC converter becomes 0A. For example, the first and second duty ratios D1 and D2 are transitioned to set values (for example, D1=D2=1.00) that can be output while performing current feedback control of the phase difference φ with respect to the input current). When the first and second duty ratios D1 and D2 transition to the set values, the soft start region Ass is entered. In the soft start region Ass, the secondary current Idc2 is gradually increased from 0 A to a target value (for example, 20 A) by controlling the phase difference φ. This makes it possible to reduce the output error ie at startup.

その後、上述した通常の運転制御へ移行し、複数の１次側駆動パルスＳ１１～Ｓ１６中に、第１デューティ比Ｄ１のパルスパターンを付加し、及び／又は、複数の２次側駆動パルスＳ３１～Ｓ３６中に、第２デューティ比Ｄ２のパルスパターンを付加して、２次側インバータ３０Ａの出力値（例えば、２次側電流Ｉｄｃ２）を一定値（例えば、２０Ａ）に維持する。 Thereafter, the normal operation control described above is performed, a pulse pattern with a first duty ratio D1 is added to the plurality of primary side drive pulses S11 to S16, and/or the plurality of secondary side drive pulses S31 to During S36, a pulse pattern with a second duty ratio D2 is added to maintain the output value (eg, secondary current Idc2) of the secondary inverter 30A at a constant value (eg, 20 A).

図１５は、図１－２の制御部４０における起動制御方法を示すフローチャートである。
図１５のフローチャートでは、制御部４０により、デューティ比遷移領域Ａｄｔの処理（ステップＳＴ１～ＳＴ４）と、ソフトスタート領域Ａｓｓの処理（ステップＳＴ５～ＳＴ６）と、が行われる。 FIG. 15 is a flow chart showing the activation control method in the control unit 40 of FIG. 1-2.
In the flowchart of FIG. 15, the controller 40 performs the processing of the duty ratio transition region Adt (steps ST1 to ST4) and the processing of the soft start region Ass (steps ST5 to ST6).

図１－２の制御部４０の起動制御が開始されると、先ず、デューティ比遷移領域Ａｄｔの処理が始まり、ステップＳＴ１において、２次側電流指令値設定部４１により、２次側電流指令値Ｉ２が初期値（例えば、０Ａ）に設定され、更に、デューティ比設定部４８により、第１、第２デューティ比Ｄ１，Ｄ２がそれぞれ初期値（例えば、２／３＝０．６６）に設定され、ステップＳＴ２へ進む。 1-2 is started, first, the processing of the duty ratio transition region Adt is started, and in step ST1, the secondary current command value setting unit 41 sets the secondary current command value I2 is set to an initial value (for example, 0 A), and the duty ratio setting unit 48 sets the first and second duty ratios D1 and D2 to initial values (for example, 2/3=0.66). , go to step ST2.

ステップＳＴ２において、以下のように、１次側インバータ１０Ａ内のスイッチ１１～１６、及び２次側インバータ３０Ａ内のスイッチ３１～３６のスイッチング動作が開始（即ち、位相差φを使用した電流フィードバック制御が開始）される。 In step ST2, the switching operations of the switches 11 to 16 in the primary inverter 10A and the switches 31 to 36 in the secondary inverter 30A start (that is, the current feedback control using the phase difference φ is started).

誤差部４２により、２次側電流指令値Ｉ２（＝０Ａ）と２次側電流Ｉｄｃ２との誤差ｅが求められ、その誤差ｅが位相差算出部４３に入力される。位相差算出部４３は、入力された誤差ｅを０にするような、１次側インバータ１０Ａの出力電流と２次側インバータ３０Ａの入力電流との位相差φを算出する。この位相差φは、補正部４４により、ＰＩ制御等で補正されて、駆動パルス生成部４５に入力される。駆動パルス生成部４５は、補正された位相差φに基づき、１次側駆動パルスＳ１０及び２次側駆動パルスＳ３０を生成し、その１次側駆動パルスＳ１０を１次側パルスパターン付加部４６に入力し、その２次側駆動パルスＳ３０を２次側パルスパターン付加部４７に入力する。 The error part 42 obtains the error e between the secondary current command value I2 (=0 A) and the secondary current Idc2 and inputs the error e to the phase difference calculator 43 . The phase difference calculator 43 calculates a phase difference φ between the output current of the primary inverter 10A and the input current of the secondary inverter 30A that makes the input error e zero. This phase difference φ is corrected by PI control or the like by the correction unit 44 and input to the drive pulse generation unit 45 . The drive pulse generator 45 generates a primary drive pulse S10 and a secondary drive pulse S30 based on the corrected phase difference φ, and sends the primary drive pulse S10 to the primary pulse pattern adder 46. The secondary side drive pulse S30 is input to the secondary side pulse pattern adding section 47 .

１次側パルスパターン付加部４６は、デューティ比設定部４８で設定された第１デューティ比Ｄ１（＝２／３）のパルスパターンを、１次側駆動パルスＳ１０中に付加して出力パルスＳ４６を生成し、その出力パルスＳ４６を１次側パルス駆動部４９に入力する。更に、２次側パルスパターン付加部４７は、デューティ比設定部４８で設定された第２デューティ比Ｄ２（＝２／３）のパルスパターンを、２次側駆動パルスＳ３０中に付加して出力パルスＳ４７を生成し、その出力パルスＳ４７を２次側パルス駆動部５０に入力する。１次側パルス駆動部４９は、入力された出力パルスＳ４６を駆動し、１次側駆動パルスＳ１１～Ｓ１６を生成してスイッチ１１～１６をオン／オフ動作させる。同様に、２次側パルス駆動部５０は、入力された出力パルスＳ４７を駆動し、２次側駆動パルスＳ３１～Ｓ３６を生成してスイッチ３１～３６をオン／オフ動作させる。 The primary side pulse pattern adding section 46 adds the pulse pattern of the first duty ratio D1 (=2/3) set by the duty ratio setting section 48 to the primary side drive pulse S10 to generate an output pulse S46. The output pulse S46 is input to the primary side pulse driving section 49 . Further, the secondary-side pulse pattern adding section 47 adds the pulse pattern of the second duty ratio D2 (=2/3) set by the duty-ratio setting section 48 to the secondary-side driving pulse S30 to generate an output pulse. S47 is generated, and the output pulse S47 is input to the secondary side pulse driving section 50. The primary side pulse drive section 49 drives the input output pulse S46 to generate primary side drive pulses S11 to S16 to turn on/off the switches 11 to 16. FIG. Similarly, the secondary-side pulse drive unit 50 drives the input output pulse S47 to generate secondary-side drive pulses S31 to S36 to turn on/off the switches 31 to .

ステップＳＴ３において、デューティ比設定部４８は、第１、第２デューティ比Ｄ１，Ｄ２を徐々に増大する。第１、第２デューティ比Ｄ１，Ｄ２が設定値（例えば、１．０）に達すると（Ｙｅｓ）、次のソフトスタート領域Ａｓｓの処理のステップＳＴ５へ進む。 In step ST3, the duty ratio setting section 48 gradually increases the first and second duty ratios D1 and D2. When the first and second duty ratios D1 and D2 reach the set value (for example, 1.0) (Yes), the process proceeds to step ST5 for processing the next soft start area Ass.

ステップＳＴ５において、２次側電流指令値設定部４１は、２次側電流指令値Ｉ２を徐々に増大する。ステップＳＴ６において、２次側電流指令値Ｉ２が目標値（例えば、２０Ａ）に達すると（Ｙｅｓ）、起動制御を終了し、上述の通常の運転制御へ移行する。 In step ST5, the secondary current command value setting unit 41 gradually increases the secondary current command value I2. In step ST6, when the secondary current command value I2 reaches the target value (for example, 20 A) (Yes), the startup control is terminated and the normal operation control described above is started.

（実施例１の効果）
本実施例１の３相ＤＡＢ型ＤＣ／ＤＣコンバータ及びその制御方法によれば、以下の（Ａ）、（Ｂ）のような効果がある。
（Ａ） 通常の運転制御では、比較例と同様に、１次側インバータ１０Ａ及び２次側インバータ３０Ａのうちのいずれか一方又は両方のインバータの駆動パルスＳ１１～Ｓ１６，Ｓ３１～Ｓ３６に、Ｈ側スイッチすべてを同時にオンするデューティ比Ｄ１，Ｄ２のパルスパターン、又はＬ側スイッチすべてを同時にオンするデューティ比Ｄ１，Ｄ２のパルスパターンを付加している。そのため、特に入出力間の電流差が大きい場合、同じ出力電力値でも回路内を循環し、出力電力Ｐｏに寄与しない電流値を大幅に低減することができるので、電力変換損失を低減することができる。これにより、上記の課題（ａ）を解決でき、各種の回路構成素子、放熱機器等の簡素化が可能となる。 (Effect of Example 1)
According to the three-phase DAB type DC/DC converter and its control method of the first embodiment, the following effects (A) and (B) are obtained.
(A) In normal operation control, as in the comparative example, the driving pulses S11 to S16 and S31 to S36 of one or both of the primary inverter 10A and the secondary inverter 30A are applied to the H side A pulse pattern with duty ratios D1 and D2 for turning on all the switches at the same time or a pulse pattern with duty ratios D1 and D2 for turning on all the L side switches at the same time is added. Therefore, especially when the current difference between the input and output is large, even with the same output power value, the current value that circulates in the circuit and does not contribute to the output power Po can be greatly reduced, thereby reducing the power conversion loss. can. Thereby, the above problem (a) can be solved, and various circuit constituent elements, heat dissipation devices, etc. can be simplified.

（Ｂ） 起動制御では、Ｈ側スイッチ又はＬ側スイッチすべてを同時にオンするパルスパターンを、駆動パルスパターンに付加して、起動時の初期出力低減を図っている。このような起動制御を行った場合、回路内に循環する電流（有効、無効成分両方）を抑制制御できるので、意図的に、付加するパルスパターンの第１、第２デユ一テイ比Ｄ１，Ｄ２を、２次側電流Ｉｄｃ２が０ＡとなるＤ１＝Ｄ２＝２／３＝０．６６でコンバータ発振を開始する（図１４）。その後、２次側電流Ｉｄｃ２が０Ａとなるように位相差φの電流フィードバック制御を行いつつ、デューティ比Ｄ１，Ｄ２を出力可能な値へ遷移させる。デューティ比Ｄ１，Ｄ２の値が設定値（図１４では従来ＤＡＢ制御となる１．０）へ遷移完了した後に、２次側電流Ｉｄｃ２を増大するように位相差φ制御を開始する。これにより、ＤＡＢ型ＤＣ／ＤＣコンバータ起動時に発生する上記の課題（ｂ）の出力誤差ｉｅを低減でき、制御性を向上できる。 (B) In starting control, a pulse pattern for simultaneously turning on all of the H side switches or L side switches is added to the driving pulse pattern to reduce the initial output at the time of starting. When such start-up control is performed, the current (both effective and ineffective components) circulating in the circuit can be suppressed and controlled. , the converter oscillation starts at D1=D2=2/3=0.66 at which the secondary current Idc2 becomes 0 A (FIG. 14). After that, the current feedback control of the phase difference φ is performed so that the secondary-side current Idc2 becomes 0 A, and the duty ratios D1 and D2 are changed to values that can be output. After the values of the duty ratios D1 and D2 complete the transition to the set values (1.0 corresponding to the conventional DAB control in FIG. 14), the phase difference φ control is started so as to increase the secondary side current Idc2. As a result, it is possible to reduce the output error ie of the problem (b) that occurs when the DAB type DC/DC converter is started, and to improve the controllability.

（実施例２の構成）
図１６は、図１－１の３相ＤＡＢ型ＤＣ／ＤＣコンバータを制御するための本発明の実施例２の制御部４０Ａの構成を示す機能ブロック図である。図１６の制御部４０Ａにおいて、実施例１を示す図１－２の制御部４０中の要素と共通の要素には共通の符号が付されている。 (Configuration of Embodiment 2)
FIG. 16 is a functional block diagram showing the configuration of a control section 40A of Embodiment 2 of the present invention for controlling the 3-phase DAB type DC/DC converter of FIG. 1-1. In the control unit 40A of FIG. 16, common reference numerals are assigned to elements common to those in the control unit 40 of FIG. 1-2 showing the first embodiment.

本実施例２の制御部４０Ａは、１次側インバータ１０Ａの出力値（例えば、出力電圧ｖｐ）と２次側インバータ３０Ａの入力値（例えば、入力電圧ｖｓ）との間の位相差φを変えて２次側インバータ３０Ａの出力値を制御するものである。この制御部４０Ａでは、実施例１の制御部４０における２次側電流指令値設定部４１及びデューティ比設定部４８に代えて、これらとは機能の異なる２次側電圧指令値設定部４１Ａ及びデューティ比設定部４８Ａが設けられている。 The control unit 40A of the second embodiment changes the phase difference φ between the output value (eg, output voltage vp) of the primary side inverter 10A and the input value (eg, input voltage vs) of the secondary side inverter 30A. to control the output value of the secondary inverter 30A. In this control section 40A, in place of the secondary side current command value setting section 41 and the duty ratio setting section 48 in the control section 40 of the first embodiment, the secondary side voltage command value setting section 41A and the duty ratio setting section 41A having different functions from these are provided. A ratio setting section 48A is provided.

本実施例２の２次側電圧指令値設定部４１Ａは、起動制御時において、２次側電圧指令値Ｖ２を初期値（例えば、０Ｖ）に設定し、その後、２次側電圧指令値Ｖ２を目標値（例えば、４００Ｖ）まで遷移させて、運転制御を行わせるものであり、この出力側に、誤差部４２Ａが接続されている。誤差部４２Ａは、２次側電圧指令値Ｖ２と、図示しない電圧計で測定された２次側電圧Ｖｄｃ２と、の誤差ｅを求めるものであり、この出力側に、実施例１と同様の位相差算出部４３が接続されている。 The secondary-side voltage command value setting unit 41A of the second embodiment sets the secondary-side voltage command value V2 to an initial value (for example, 0 V) during startup control, and then sets the secondary-side voltage command value V2 to Operation control is performed by transitioning to a target value (for example, 400 V), and the error section 42A is connected to this output side. The error part 42A obtains the error e between the secondary voltage command value V2 and the secondary voltage Vdc2 measured by a voltmeter (not shown). A phase difference calculator 43 is connected.

デューティ比設定部４８Ａは、第１、第２デューティ比Ｄ１，Ｄ２を起動制御時とその後の運転制御時において、次の（ｉ）、（ｉｉ）のように設定する機能を有している。 The duty ratio setting unit 48A has a function of setting the first and second duty ratios D1 and D2 as follows (i) and (ii) during startup control and subsequent operation control.

（ｉ） 起動制御時
デューティ比Ｄ１，Ｄ２を初期値（変圧器２０Ａに流れる変圧器電流Ｉｔが最小値（例えば、略０Ａ）になる値２／３＝０．６６）に設定し、その後、デューティ比Ｄ１，Ｄ２を設定値（例えば、１．０）まで遷移させる。 (i) During startup control Duty ratios D1 and D2 are set to initial values (value 2/3=0.66 where the transformer current It flowing through the transformer 20A is the minimum value (for example, approximately 0A)), and then The duty ratios D1 and D2 are changed to a set value (for example, 1.0).

（ｉｉ） 運転制御時
２次側インバータ３０Ａの出力値（例えば、２次側電圧Ｖｄｃ２）を一定値である目標値（例えば、４００Ｖ）に維持するために、図示しない電圧計で測定された１次側電圧Ｖｄｃ１と２次側電圧Ｖｄｃ２との電圧比に基づき、第１、第２デューティ比Ｄ１，Ｄ２を設定し、それを１次側パルスパターン付加部４６及び２次側パルスパターン付加部４７へ与えるものである。第１デューティ比Ｄ１及び第２デューティ比Ｄ２は、実施例１と同様に、０～１の範囲の所望の値である。 (ii) During operation control In order to maintain the output value (for example, secondary-side voltage Vdc2) of the secondary inverter 30A at a constant target value (for example, 400 V), 1 is measured by a voltmeter (not shown). Based on the voltage ratio between the secondary side voltage Vdc1 and the secondary side voltage Vdc2, the first and second duty ratios D1 and D2 are set, which are applied to the primary side pulse pattern addition section 46 and the secondary side pulse pattern addition section 47. It is given to The first duty ratio D1 and the second duty ratio D2 are desired values in the range of 0 to 1, as in the first embodiment.

本実施例２の制御部４０Ａは、実施例１と同様に、例えば、ＣＰＵや、半導体素子等の個別回路により構成されている。 As in the first embodiment, the control unit 40A of the second embodiment is composed of, for example, individual circuits such as a CPU and semiconductor elements.

（実施例２の運転制御方法）
１次側電圧Ｖｄｃ１と２次側電圧Ｖｄｃ２とが近い場合の通常動作（Ｉ）と、２次側短絡時の動作（ＩＩ）と、を説明する。
（Ｉ） １次側電圧Ｖｄｃ１と２次側電圧Ｖｄｃ２とが近い場合の通常動作
例えば、図１－１の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおいて、直流１次側電圧Ｖｄｃ１を入力し、２次側平滑コンデンサ３７の出力側に接続された図示しない負荷へ、一定の直流２次側電圧Ｖｄｃ２を供給する場合、１次側電圧Ｖｄｃ１と２次側電圧Ｖｄｃ２とが近い時の通常動作について説明する。この通常動作では、実施例１と同様に、図７の回路モード（１）～（６）中に第１、第２デューティ比Ｄ１，Ｄ２のパルスパターンが付加されていない。 (Operation control method of embodiment 2)
A normal operation (I) when the primary side voltage Vdc1 and the secondary side voltage Vdc2 are close to each other and an operation (II) when the secondary side is short-circuited will be described.
(I) Normal operation when primary side voltage Vdc1 and secondary side voltage Vdc2 are close For example, in the three-phase DAB type DC/DC converter in FIG. When a constant DC secondary voltage Vdc2 is supplied to a load (not shown) connected to the output side of the smoothing capacitor 37, normal operation when the primary voltage Vdc1 and the secondary voltage Vdc2 are close to each other will be described. . In this normal operation, as in the first embodiment, the pulse patterns of the first and second duty ratios D1 and D2 are not added to the circuit modes (1) to (6) of FIG.

図１６の制御部４０Ａにおいて、２次側電圧指令値設定部４１Ａにより、２次側電圧指令値Ｖ２が目標値（例えば、４００Ｖ）に設定される。２次側電圧指令値Ｖ２に対して２次側電圧Ｖｄｃ２が変動すると、誤差部４２Ａにより、２次側電圧指令値Ｖ２と２次側電圧Ｖｄｃ２との誤差ｅが求められ、その誤差ｅが位相差算出部４３に入力される。位相差算出部４３は、入力された誤差ｅを０にするような、１次側インバータ１０Ａの出力電圧ｖｐと２次側インバータ３０Ａの入力電圧ｖｓとの位相差φを算出する。この位相差φは、補正部４４により、ＰＩ制御等によって補正された後、駆動パルス生成部４５に入力される。駆動パルス生成部４５は、補正された位相差φに基づき、１次側駆動パルスＳ１０及び２次側駆動パルスＳ３０を生成し、その１次側駆動パルスＳ１０を１次側パルスパターン付加部４６に入力し、その２次側駆動パルスＳ３０を２次側パルスパターン付加部４７に入力する。 In the control unit 40A of FIG. 16, the secondary voltage command value V2 is set to a target value (for example, 400 V) by the secondary voltage command value setting unit 41A. When the secondary voltage Vdc2 fluctuates with respect to the secondary voltage command value V2, the error unit 42A obtains an error e between the secondary voltage command value V2 and the secondary voltage Vdc2, and the error e is It is input to the phase difference calculator 43 . The phase difference calculator 43 calculates a phase difference φ between the output voltage vp of the primary inverter 10A and the input voltage vs of the secondary inverter 30A so as to make the input error e zero. This phase difference φ is input to the drive pulse generator 45 after being corrected by the PI control or the like by the corrector 44 . The drive pulse generator 45 generates a primary drive pulse S10 and a secondary drive pulse S30 based on the corrected phase difference φ, and sends the primary drive pulse S10 to the primary pulse pattern adder 46. The secondary side drive pulse S30 is input to the secondary side pulse pattern adding section 47 .

デューティ比設定部４８は、１次側電圧Ｖｄｃ１と２次側電圧Ｖｄｃ２との電圧比が略１であるので、第１、第２デューティ比Ｄ１，Ｄ２をそれぞれ０に設定する。そのため、１次側パルスパターン付加部４６は、入力された１次側駆動パルスＳ１０に対応する出力パルスＳ４６を生成し、その出力パルスＳ４６を１次側パルス駆動部４９に入力する。更に、２次側パルスパターン付加部４７は、入力された２次側駆動パルスＳ３０に対応する出力パルスＳ４７を生成し、その出力パルスＳ４７を２次側パルス駆動部５０に入力する。１次側パルス駆動部４９は、入力された出力パルスＳ４６を駆動し、１次側駆動パルスＳ１１～Ｓ１６を生成して図１－１の１次側インバータ１０Ａ内のスイッチ１１～１６をオン／オフ動作させる。同様に、２次側パルス駆動部５０は、入力された出力パルスＳ４７を駆動し、２次側駆動パルスＳ３１～Ｓ３６を生成して図１－１の２次側インバータ３０Ａ内のスイッチ３１～３６をオン／オフ動作させる。 Since the voltage ratio between the primary side voltage Vdc1 and the secondary side voltage Vdc2 is approximately 1, the duty ratio setting unit 48 sets the first and second duty ratios D1 and D2 to 0, respectively. Therefore, the primary side pulse pattern adding section 46 generates an output pulse S46 corresponding to the input primary side driving pulse S10 and inputs the output pulse S46 to the primary side pulse driving section 49 . Further, the secondary side pulse pattern adding section 47 generates an output pulse S47 corresponding to the input secondary side driving pulse S30 and inputs the output pulse S47 to the secondary side pulse driving section 50 . The primary side pulse drive section 49 drives the input output pulse S46 to generate primary side drive pulses S11 to S16 to turn on/off the switches 11 to 16 in the primary side inverter 10A of FIG. turn it off. Similarly, the secondary-side pulse drive unit 50 drives the input output pulse S47 to generate secondary-side drive pulses S31-S36, thereby switching the switches 31-36 in the secondary-side inverter 30A of FIG. 1-1. on/off.

これにより、実施例１と同様に、デューティ比Ｄ１のパルスパターンが付加されていない図７の回路モード（１）～（６）が実行され、１周期のスイッチング動作が終了する。 As a result, the circuit modes (1) to (6) of FIG. 7 to which the pulse pattern with the duty ratio D1 is not added are executed as in the first embodiment, and one cycle of switching operation is completed.

ここで、変圧器２０Ａの１次巻線及び２次巻線間の電圧ｖｌ（＝ｖｐ－ｖｓ）がリアクトル１７～１９を通ることによって、その変圧器２０Ａに電流が流れる。この電流から出力電力Ｐｏを前記式（１）と同様に計算できる。そのため、１次側インバータ１０Ａの出力電圧ｖｐと２次側インバータ３０Ａの入力電圧ｖｓとの間の位相差φにより、２次側電圧指令値Ｖ２と一致するように、２次側電圧Ｖｄｃ２が制御される。 Here, voltage vl (=vp-vs) between the primary and secondary windings of transformer 20A passes through reactors 17-19, causing current to flow through transformer 20A. From this current, the output power Po can be calculated in the same manner as in Equation (1) above. Therefore, the secondary voltage Vdc2 is controlled by the phase difference φ between the output voltage vp of the primary inverter 10A and the input voltage vs of the secondary inverter 30A so as to match the secondary voltage command value V2. be done.

（ＩＩ） ２次側短絡時の動作
例えば、負荷の変動によって２次側電圧Ｖｄｃ２が０Ｖ（短絡状態）になった場合の動作を説明する。この動作では、図７の回路モード（１）～（６）中に、第１デューティ比Ｄ１のパルスパターンが付加される。
図１６の制御部４０Ａにおいて、２次側電圧Ｖｄｃ２が０Ｖになり、誤差部４２Ａから位相差算出部４３へ出力される誤差ｅが最大になる。位相差算出部４３では、誤差ｅを０にするような位相差φ＝０°を算出する。この位相差φ＝０°は、補正部４４で補正されて、駆動パルス生成部４５へ入力される。駆動パルス生成部４５は、補正された位相差φ＝０°の１次側駆動パルスＳ１０及び２次側駆動パルスＳ３０を生成し、その１次側駆動パルスＳ１０を１次側パルスパターン付加部４６に入力すると共に、その２次側駆動パルスＳ３０を２次側パルスパターン付加部４７に入力する。 (II) Operation when the secondary side is short-circuited For example, the operation when the secondary side voltage Vdc2 becomes 0 V (short-circuited state) due to load fluctuations will be described. In this operation, a pulse pattern with a first duty ratio D1 is added during circuit modes (1) to (6) of FIG.
In the control unit 40A of FIG. 16, the secondary voltage Vdc2 becomes 0 V, and the error e output from the error unit 42A to the phase difference calculation unit 43 becomes maximum. The phase difference calculator 43 calculates a phase difference φ=0° that makes the error e zero. This phase difference φ=0° is corrected by the corrector 44 and input to the drive pulse generator 45 . The drive pulse generator 45 generates a primary drive pulse S10 and a secondary drive pulse S30 with a corrected phase difference φ=0°. , and the secondary-side drive pulse S30 is input to the secondary-side pulse pattern addition unit 47 .

デューティ比設定部４８Ａでは、１次側電圧Ｖｄｃ１と２次側電圧Ｖｄｃ２との電圧比が最大値のＶｄｃ１であるので、例えば、第１デューティ比Ｄ１＝第２デューティ比Ｄ２＝２／３＝０．６６を設定する。そのため、１次側パルスパターン付加部４６は、入力された１次側駆動パルスＳ１０に第１デューティ比Ｄ１のパルスパターンを付加した出力パルスＳ４６を生成し、その出力パルスＳ４６を１次側パルス駆動部４９に入力する。更に、２次側パルスパターン付加部４７は、入力された２次側駆動パルスＳ３０に第２デューティ比Ｄ２のパルスパターンを付加した出力パルスＳ４７を生成し、その出力パルスＳ４７を２次側パルス駆動部５０に入力する。１次側パルス駆動部４９は、入力された出力パルスＳ４６を駆動し、１次側駆動パルスＳ１１～Ｓ１６を生成して図１－１の１次側インバータ１０Ａ内のスイッチ１１～１６をオン／オフ動作させる。同様に、２次側パルス駆動部５０は、入力された出力パルスＳ４７を駆動し、２次側駆動パルスＳ３１～Ｓ３６を生成して図１－１の２次側インバータ３０Ａ内のスイッチ３１～３６をオン／オフ動作させる。 In the duty ratio setting unit 48A, since the voltage ratio between the primary side voltage Vdc1 and the secondary side voltage Vdc2 is the maximum value Vdc1, for example, the first duty ratio D1=second duty ratio D2=2/3=0. .66. Therefore, the primary-side pulse pattern addition unit 46 generates an output pulse S46 by adding a pulse pattern with the first duty ratio D1 to the input primary-side drive pulse S10, and generates the output pulse S46 as a primary-side pulse drive. Input to part 49. Further, the secondary-side pulse pattern adding section 47 generates an output pulse S47 by adding a pulse pattern with a second duty ratio D2 to the input secondary-side drive pulse S30, and generates the output pulse S47 as a secondary-side pulse drive. input to section 50; The primary side pulse drive section 49 drives the input output pulse S46 to generate primary side drive pulses S11 to S16 to turn on/off the switches 11 to 16 in the primary side inverter 10A of FIG. turn it off. Similarly, the secondary-side pulse drive unit 50 drives the input output pulse S47 to generate secondary-side drive pulses S31-S36, thereby switching the switches 31-36 in the secondary-side inverter 30A of FIG. 1-1. on/off.

すると、実施例１と同様に、付加された第１デューティ比Ｄ１のパルスパターンにより、図７の回路モード（１）～（６）において、全Ｌ側スイッチ１２，１４，１６がオン、又は全Ｈ側スイッチ１１，１３，１５がオンする。同様に、付加された第２デューティ比Ｄ２のパルスパターンにより、図示しない回路モード（１）～（６）において、全Ｌ側スイッチ３２，３４，３６がオン、又は全Ｈ側スイッチ３１，３３，３５がオンする。
そのため、付加されたパルスパターンの第１、第２デューティ比Ｄ１，Ｄ２が例えば０．６６の場合、回路モード（１）～（６）に、従来の制御方法のパルスパターンが全く発生しなくなり、回路内を循環する電流が理論上０Ａとなる。従って、特に入出力間の電圧差が大きい場合に顕著となる回路内を循環する無効電流を抑制することができる。 Then, in the circuit modes (1) to (6) of FIG. 7, all the L side switches 12, 14 and 16 are turned on or all The H side switches 11, 13 and 15 are turned on. Similarly, in circuit modes (1) to (6) (not shown), all the L side switches 32, 34, 36 are turned on or all the H side switches 31, 33, 35 turns on.
Therefore, when the first and second duty ratios D1 and D2 of the added pulse patterns are, for example, 0.66, the pulse patterns of the conventional control method are not generated at all in the circuit modes (1) to (6). The current circulating in the circuit is theoretically 0A. Therefore, it is possible to suppress the reactive current circulating in the circuit, which is conspicuous especially when the voltage difference between the input and output is large.

（実施例２の起動制御方法）
図１７は、従来の図２の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおける起動時の２次側電圧Ｖｄｃ２（１次側電圧Ｖｄｃ１＝４００Ｖ、デッドタイムｔｄ有り）のシミュレーション結果を示す波形図である。図１７において、横軸は時間ｔ（ｓ）、縦軸は２次側電圧Ｖｄｃ２（Ｖ）である。 (Startup control method of embodiment 2)
FIG. 17 is a waveform diagram showing a simulation result of the secondary side voltage Vdc2 (primary side voltage Vdc1=400 V, with dead time td) at startup in the conventional three-phase DAB type DC/DC converter of FIG. In FIG. 17, the horizontal axis is time t (s) and the vertical axis is secondary voltage Vdc2 (V).

図２の３相ＤＡＢ型ＤＣ／ＤＣコンバータを含めて、コンバータを起動する際は、ソフトスタート領域Ａｓｓを設け、出力される２次側電圧Ｖｄｃ２を０Ｖより目標値（例えば、４００Ｖ）へ向けて徐々に増大させるソフトスタート起動を行うことが一般的である。しかし、図６に示すように、理論上は、出力電力Ｐｏ（即ち、変換電力Ｐ）が０になる位相差φ＝０°ポイントにおいて、デッドタイムｔｄが有ると、出力電力Ｐｏが発生してしまうため、コンバータ起動時において、起動時初期出力誤差ｉｅが大きくなる問題がある。この問題を解決するために、本実施例２では、以下のような起動制御を行っている。 When starting the converter, including the three-phase DAB type DC/DC converter in FIG. It is common to have a gradually increasing soft-start start-up. However, as shown in FIG. 6, theoretically, if there is a dead time td at the phase difference φ=0° point where the output power Po (that is, the converted power P) becomes 0, the output power Po is generated. Therefore, there is a problem that the startup initial output error ie increases when the converter is started. In order to solve this problem, the second embodiment performs the following startup control.

図１８は、図１－１の３相ＤＡＢ型ＤＣ／ＤＣコンバータにおいて起動時の２次側電圧Ｖｄｃ２（１次側電圧Ｖｄｃ１＝４００Ｖ、デッドタイムｔｄ有り）のシミュレーション結果を示す波形図である。図１８の上段の波形図において、横軸は時間ｔ（ｓ）、縦軸は２次側電圧Ｖｄｃ２（Ｖ）である。図１８の下段の波形図において、横軸は時間ｔ（ｓ）、縦軸は第１、第２デューティ比Ｄ１，Ｄ２である。図１８の上段のＡｓｓはソフトスタート領域、下段のＡｄｔはデューティ比遷移領域である。 FIG. 18 is a waveform diagram showing a simulation result of the secondary side voltage Vdc2 (primary side voltage Vdc1=400 V, with dead time td) at startup in the three-phase DAB type DC/DC converter of FIG. 1-1. In the upper waveform diagram of FIG. 18, the horizontal axis is time t (s), and the vertical axis is secondary voltage Vdc2 (V). In the waveform diagram at the bottom of FIG. 18, the horizontal axis is time t (s), and the vertical axis is the first and second duty ratios D1 and D2. Ass in the upper part of FIG. 18 is the soft start area, and Adt in the lower part is the duty ratio transition area.

本実施例２の起動制御では、図１８のデューティ比遷移領域Ａｄｔに示すように、先ず、第１、第２デューティ比Ｄ１，Ｄ２を、２次側電流Ｉｄｃ２が０となる初期値（例えば、２／３＝０．６６）に設定し、図１－１の３相ＤＡＢ型ＤＣ／ＤＣコンバータの発振を開始する。その後、３相ＤＡＢ型ＤＣ／ＤＣコンバータから出力される２次側電圧Ｖｄｃ２が０となるように、１次側インバータ１０Ａの出力値（例えば、出力電圧ｖｐ）と２次側インバータ３０Ａの入力値（例えば、入力電圧ｖｓ）との位相差φの電圧フィードバック制御を行いつつ、第１、第２デューティ比Ｄ１，Ｄ２を出力可能な設定値（例えば、Ｄ１＝Ｄ２＝１．００）へ遷移させる。第１、第２デューティ比Ｄ１，Ｄ２が設定値へ遷移すると、ソフトスタート領域Ａｓｓへ進む。ソフトスタート領域Ａｓｓでは、位相差φの制御により、２次側電圧Ｖｄｃ２を０Ｖから目標値（例えば、４００Ｖ）へ徐々に増大させる。これにより、起動時の出力誤差ｉｅを低減することが可能となる。 In the start-up control of the second embodiment, first, the first and second duty ratios D1 and D2 are set to initial values (for example, 2/3=0.66) to start the oscillation of the three-phase DAB type DC/DC converter in FIG. 1-1. After that, the output value (for example, output voltage vp) of the primary side inverter 10A and the input value of the secondary side inverter 30A are adjusted so that the secondary side voltage Vdc2 output from the three-phase DAB type DC/DC converter becomes 0. While performing voltage feedback control of the phase difference φ with (for example, the input voltage vs), the first and second duty ratios D1 and D2 are transitioned to output set values (for example, D1=D2=1.00). . When the first and second duty ratios D1 and D2 transition to the set values, the soft start region Ass is entered. In the soft start region Ass, the secondary voltage Vdc2 is gradually increased from 0V to a target value (eg, 400V) by controlling the phase difference φ. This makes it possible to reduce the output error ie at startup.

その後、上述した通常の運転制御へ移行し、複数の１次側駆動パルスＳ１１～Ｓ１６中に、第１デューティ比Ｄ１のパルスパターンを付加し、及び／又は、複数の２次側駆動パルスＳ３１～Ｓ３６中に、第２デューティ比Ｄ２のパルスパターンを付加して、２次側インバータ３０Ａの出力値（例えば、２次側電圧Ｖｄｃ２）を一定値（例えば、４００Ｖ）に維持する。 Thereafter, the normal operation control described above is performed, a pulse pattern with a first duty ratio D1 is added to the plurality of primary side drive pulses S11 to S16, and/or the plurality of secondary side drive pulses S31 to During S36, a pulse pattern with a second duty ratio D2 is added to maintain the output value (eg, secondary voltage Vdc2) of the secondary inverter 30A at a constant value (eg, 400 V).

図１９は、図１６の制御部４０Ａにおける起動制御方法を示すフローチャートである。図１９において、実施例１を示す図１５中の要素と共通の要素には共通の符号が付されている。
図１９のフローチャートでは、制御部４０Ａにより、デューティ比遷移領域Ａｄｔの処理（ステップＳＴ１Ａ～ＳＴ４）と、ソフトスタート領域Ａｓｓの処理（ステップＳＴ５Ａ～ＳＴ６Ａ）と、が行われる。 FIG. 19 is a flow chart showing the activation control method in the control unit 40A of FIG. In FIG. 19, elements common to elements in FIG. 15 showing the first embodiment are denoted by common reference numerals.
In the flowchart of FIG. 19, the controller 40A performs the processing of the duty ratio transition region Adt (steps ST1A to ST4) and the processing of the soft start region Ass (steps ST5A to ST6A).

図１６の制御部４０Ａの起動制御が開始されると、先ず、デューティ比遷移領域Ａｄｔの処理が始まり、ステップＳＴ１Ａにおいて、２次側電圧指令値設定部４１Ａにより、２次側電圧指令値Ｖ２が初期値（例えば、０Ｖ）に設定され、更に、デューティ比設定部４８Ａにより、第１、第２デューティ比Ｄ１，Ｄ２がそれぞれ初期値（例えば、２／３＝０．６６）に設定され、ステップＳＴ２へ進む。 When the start-up control of the control unit 40A of FIG. 16 is started, first, the processing of the duty ratio transition region Adt is started, and in step ST1A, the secondary voltage command value V2 is set by the secondary voltage command value setting unit 41A. An initial value (for example, 0 V) is set, and the first and second duty ratios D1 and D2 are each set to an initial value (for example, 2/3=0.66) by the duty ratio setting unit 48A. Go to ST2.

ステップＳＴ２において、実施例１と略同様に、以下のように、１次側インバータ１０Ａ内のスイッチ１１～１６、及び２次側インバータ３０Ａ内のスイッチ３１～３６のスイッチング動作が開始（即ち、位相差φを使用した電圧フィードバック制御が開始）される。 In step ST2, in substantially the same manner as in the first embodiment, switching operations of the switches 11 to 16 in the primary inverter 10A and the switches 31 to 36 in the secondary inverter 30A start (that is, position voltage feedback control using the phase difference φ is started).

誤差部４２Ａにより、２次側電圧指令値Ｖ２（＝０Ｖ）と２次側電圧Ｖｄｃ２との誤差ｅが求められ、その誤差ｅが位相差算出部４３に入力される。位相差算出部４３は、入力された誤差ｅを０にするような、１次側インバータ１０Ａの出力電圧ｖｐと２次側インバータ３０Ａの入力電圧ｖｓとの位相差φを算出する。この位相差φは、補正部４４により、ＰＩ制御等で補正されて、駆動パルス生成部４５に入力される。駆動パルス生成部４５は、補正された位相差φに基づき、１次側駆動パルスＳ１０及び２次側駆動パルスＳ３０を生成し、その１次側駆動パルスＳ１０を１次側パルスパターン付加部４６に入力し、その２次側駆動パルスＳ３０を２次側パルスパターン付加部４７に入力する。 The error section 42 A obtains the error e between the secondary voltage command value V 2 (=0 V) and the secondary voltage Vdc 2 , and inputs the error e to the phase difference calculation section 43 . The phase difference calculator 43 calculates a phase difference φ between the output voltage vp of the primary inverter 10A and the input voltage vs of the secondary inverter 30A so as to make the input error e zero. This phase difference φ is corrected by PI control or the like by the correction unit 44 and input to the drive pulse generation unit 45 . The drive pulse generator 45 generates a primary drive pulse S10 and a secondary drive pulse S30 based on the corrected phase difference φ, and sends the primary drive pulse S10 to the primary pulse pattern adder 46. The secondary side drive pulse S30 is input to the secondary side pulse pattern adding section 47 .

１次側パルスパターン付加部４６は、デューティ比設定部４８Ａで設定された第１デューティ比Ｄ１（＝２／３＝０．６６）のパルスパターンを、１次側駆動パルスＳ１０中に付加して出力パルスＳ４６を生成し、その出力パルスＳ４６を１次側パルス駆動部４９に入力する。更に、２次側パルスパターン付加部４７は、デューティ比設定部４８Ａで設定された第２デューティ比Ｄ２（＝２／３＝０．６６）のパルスパターンを、２次側駆動パルスＳ３０中に付加して出力パルスＳ４７を生成し、その出力パルスＳ４７を２次側パルス駆動部５０に入力する。１次側パルス駆動部４９は、入力された出力パルスＳ４６を駆動し、１次側駆動パルスＳ１１～Ｓ１６を生成してスイッチ１１～１６をオン／オフ動作させる。同様に、２次側パルス駆動部５０は、入力された出力パルスＳ４７を駆動し、２次側駆動パルスＳ３１～Ｓ３６を生成してスイッチ３１～３６をオン／オフ動作させる。 The primary side pulse pattern adding section 46 adds the pulse pattern of the first duty ratio D1 (=2/3=0.66) set by the duty ratio setting section 48A to the primary side drive pulse S10. An output pulse S46 is generated, and the output pulse S46 is input to the primary side pulse driving section 49. FIG. Furthermore, the secondary side pulse pattern adding section 47 adds the pulse pattern of the second duty ratio D2 (=2/3=0.66) set by the duty ratio setting section 48A to the secondary side drive pulse S30. Then, an output pulse S47 is generated, and the output pulse S47 is input to the secondary side pulse driving section 50. The primary side pulse drive section 49 drives the input output pulse S46 to generate primary side drive pulses S11 to S16 to turn on/off the switches 11 to 16. FIG. Similarly, the secondary-side pulse drive unit 50 drives the input output pulse S47 to generate secondary-side drive pulses S31 to S36 to turn on/off the switches 31 to .

ステップＳＴ３において、デューティ比設定部４８Ａは、第１、第２デューティ比Ｄ１，Ｄ２を徐々に増大する。第１、第２デューティ比Ｄ１，Ｄ２が設定値（例えば、１．０）に達すると（Ｙｅｓ）、次のソフトスタート領域Ａｓｓの処理のステップＳＴ５Ａへ進む。 In step ST3, the duty ratio setting section 48A gradually increases the first and second duty ratios D1 and D2. When the first and second duty ratios D1 and D2 reach the set value (for example, 1.0) (Yes), the process proceeds to step ST5A for processing the next soft start area Ass.

ステップＳＴ５Ａにおいて、２次側電圧指令値設定部４１Ａは、２次側電圧指令値Ｖ２を徐々に増大する。ステップＳＴ６Ａにおいて、２次側電圧指令値Ｖ２が目標値（例えば、４００Ｖ）に達すると（Ｙｅｓ）、起動制御を終了し、上述の通常の運転制御へ移行する。 At step ST5A, the secondary voltage command value setting unit 41A gradually increases the secondary voltage command value V2. In step ST6A, when the secondary voltage command value V2 reaches the target value (for example, 400V) (Yes), the startup control is terminated and the normal operation control described above is started.

（実施例２の効果）
本実施例２の３相ＤＡＢ型ＤＣ／ＤＣコンバータ及びその制御方法によれば、以下の（Ａ）、（Ｂ）のような効果がある。
（Ａ） 実施例１と略同様に、通常の運転制御では、比較例と同様に、１次側インバータ１０Ａ及び２次側インバータ３０Ａのうちのいずれか一方又は両方のインバータの駆動パルスＳ１１～Ｓ１６，Ｓ３１～Ｓ３６に、Ｈ側スイッチすべてを同時にオンするデューティ比Ｄ１，Ｄ２のパルスパターン、又はＬ側スイッチすべてを同時にオンするデューティ比Ｄ１，Ｄ２のパルスパターンを付加している。そのため、特に入出力間の電圧差が大きい場合、同じ出力電力値でも回路内を循環し、出力電力Ｐｏに寄与しない電流値を大幅に低減することができるので、電力変換損失を低減することができる。これにより、上記の課題（ａ）を解決でき、各種の回路構成素子、放熱機器等の簡素化が可能となる。 (Effect of Example 2)
According to the three-phase DAB type DC/DC converter and its control method of the second embodiment, the following effects (A) and (B) are obtained.
(A) In substantially the same manner as in the first embodiment, in normal operation control, as in the comparative example, drive pulses S11 to S16 for either or both of the primary inverter 10A and the secondary inverter 30A. , S31 to S36 are added with pulse patterns with duty ratios D1 and D2 that simultaneously turn on all the H side switches or pulse patterns with duty ratios D1 and D2 that simultaneously turn on all the L side switches. Therefore, especially when the voltage difference between the input and output is large, even with the same output power value, the current value that circulates in the circuit and does not contribute to the output power Po can be greatly reduced, so the power conversion loss can be reduced. can. Thereby, the above problem (a) can be solved, and various circuit constituent elements, heat dissipation devices, etc. can be simplified.

（Ｂ） 実施例１と略同様に、起動制御では、Ｈ側スイッチ又はＬ側スイッチすべてを同時にオンするパルスパターンを、駆動パルスパターンに付加して、起動時の初期出力低減を図っている。このような起動制御を用いた場合、回路内に循環する電流（有効、無効成分両方）を抑制制御できるので、意図的に、付加するパルスパターンの第１、第２デユ一テイ比Ｄ１，Ｄ２を、２次側電流Ｉｄｃ２が０ＡとなるＤ１＝Ｄ２＝２／３＝０．６６でコンバータ発振を開始する（図１８）。その後、２次側電圧Ｖｄｃ２が０Ｖとなるように位相差φの電圧フィードバック制御を行いつつ、デューティ比Ｄ１，Ｄ２を出力可能な値へ遷移させる。デューティ比Ｄ１，Ｄ２の値が設定値（図１８では従来ＤＡＢ制御となる１．０）へ遷移完了した後に、２次側電圧Ｖｄｃ２を増大するように位相差φ制御を開始する。これにより、ＤＡＢ型ＤＣ／ＤＣコンバータ起動時に発生する上記の課題（ｂ）の出力誤差ｉｅを低減でき、制御性を向上できる。 (B) In substantially the same manner as in the first embodiment, in start-up control, a pulse pattern for simultaneously turning on all of the H-side switches or L-side switches is added to the driving pulse pattern to reduce the initial output at start-up. When such start-up control is used, the current (both effective and ineffective components) circulating in the circuit can be suppressed and controlled. , the converter oscillation starts at D1=D2=2/3=0.66 at which the secondary current Idc2 becomes 0 A (FIG. 18). After that, the voltage feedback control of the phase difference φ is performed so that the secondary voltage Vdc2 becomes 0V, and the duty ratios D1 and D2 are changed to values that can be output. After the values of the duty ratios D1 and D2 complete the transition to the set values (1.0 corresponding to the conventional DAB control in FIG. 18), the phase difference φ control is started so as to increase the secondary side voltage Vdc2. As a result, it is possible to reduce the output error ie of the problem (b) that occurs when the DAB type DC/DC converter is started, and to improve the controllability.

（実施例１、２の変形例）
本発明は、上記実施例１、２に限定されず、他の利用形態や変形が可能である。この変形例としては、例えば、次の（１）～（４）のようなものがある。
（１） 図７及び図８では、１次側駆動パルスＳ１１～Ｓ１６に、第１デューティ比Ｄ１のパルスパターンを付加した制御方法を説明したが、２次側駆動パルスＳ３１～Ｓ３６にのみ、第２デューティ比Ｄ２のパルスパターンを付加する制御方法、或いは、第１デューティ比Ｄ１及び第２デューティ比Ｄ２のパルスパターンを共に付加する制御方法に変更しても良い。このような制御方法を採用しても、上記実施例１、２と略同様の作用効果を奏することができる。 (Modification of Examples 1 and 2)
The present invention is not limited to the above first and second embodiments, and other forms of use and modifications are possible. Modifications include, for example, the following (1) to (4).
(1) In FIGS. 7 and 8, the control method in which the pulse pattern with the first duty ratio D1 is added to the primary drive pulses S11 to S16 has been described. The control method may be changed to add a pulse pattern with a two-duty ratio D2, or to add a pulse pattern with both the first duty ratio D1 and the second duty ratio D2. Even if such a control method is adopted, it is possible to obtain substantially the same effects as those of the first and second embodiments.

（２） 本発明は、例えば、図２のような単相ＤＡＢ型ＤＣ／ＤＣコンバータ、あるいは、４相以上のＤＡＢ型ＤＣ／ＤＣコンバータにも適用でき、上記実施例１、２と略同様の作用効果を奏することができる。 (2) The present invention can be applied to, for example, a single-phase DAB type DC/DC converter as shown in FIG. Operation and effects can be achieved.

（３） 図１－１及び図２において、変圧器２０Ａ，２０に接続されたリアクトル１７～１９等には、その変圧器２０Ａ，２０の偏磁防止用のコンデンサを直列に接続しても良い。これにより、変圧器２０Ａ，２０の偏磁を防止して電力変換効率を向上できる。 (3) In FIGS. 1-1 and 2, the reactors 17 to 19 connected to the transformers 20A and 20 may be connected in series with capacitors for preventing magnetic bias of the transformers 20A and 20. . This prevents biased magnetization of the transformers 20A and 20 and improves power conversion efficiency.

（４） 図１－１及び図２に示すＤＡＢ型ＤＣ／ＤＣコンバータにおける電力変換部の構成、或いは、図１－２及び図１６に示す制御部４０，４０Ａの構成は、図示以外の構成に変更しても良い。 (4) The configuration of the power conversion unit in the DAB type DC/DC converter shown in FIGS. 1-1 and 2, or the configuration of the control units 40 and 40A shown in FIGS. You can change it.

１ １次側平滑コンデンサ
１０，１０Ａ １次側インバータ
１１～１６，３１～３６ スイッチ
１７～１９ リアクトル
２０，２０Ａ 変圧器
３０，３０Ａ ２次側インバータ
３７ ２次側平滑コンデンサ
４０，４０Ａ 制御部
４１ ２次側電流指令値設定部
４１Ａ ２次側電圧指令値設定部
４２，４２Ａ 誤差部
４３ 位相差算出部
４４ 補正部
４５ 駆動パルス生成部
４６ １次側パルスパターン付加部
４７ ２次側パルスパターン付加部
４８，４８Ａ デューティ比設定部
４９ １次側パルス駆動部
５０ ２次側パルス駆動部 1 primary side smoothing capacitor 10, 10A primary side inverter 11 to 16, 31 to 36 switch 17 to 19 reactor 20, 20A transformer 30, 30A secondary side inverter 37 secondary side smoothing capacitor 40, 40A control section 41 2 Secondary side current command value setting section 41A Secondary side voltage command value setting section 42, 42A Error section 43 Phase difference calculation section 44 Correction section 45 Drive pulse generation section 46 Primary side pulse pattern addition section 47 Secondary side pulse pattern addition section 48, 48A duty ratio setting section 49 primary side pulse driving section 50 secondary side pulse driving section

Claims (8)

複数の高レベル側及び低レベル側のスイッチがフルブリッジ接続され、直流の１次側電圧及び１次側電流をスイッチングして交流電圧及び交流電流に変換して出力する１次側インバータと、
１次巻線及び２次巻線を有し、前記１次側インバータの出力電圧及び出力電流を前記１次巻線に入力し、誘起された交流電圧及び交流電流を前記２次巻線から出力する変圧器と、
複数の高レベル側及び低レベル側のスイッチがフルブリッジ接続され、前記２次巻線の出力電圧及び出力電流を整流し、直流の２次側電圧及び２次側電流を出力する２次側インバータと、
複数の１次側駆動パルスを出力して前記１次側インバータにおける前記複数の高レベル側及び低レベル側のスイッチをそれぞれオン／オフ動作させ、且つ、複数の２次側駆動パルスを出力して前記２次側インバータにおける前記複数の高レベル側及び低レベル側のスイッチをそれぞれオン／オフ動作させ、前記１次側インバータの出力値と前記２次側インバータの入力値との間の位相差を変えて前記２次側インバータの出力値を制御する制御部と、
を備え、
前記制御部は、
前記複数の１次側駆動パルス中及び／又は前記複数の２次側駆動パルス中に付加する、前記高レベル側のスイッチのすべて及び／又は前記低レベル側のスイッチのすべてを同時にオンするパルスパターンのデューティ比を、遷移させ、前記２次側インバータの出力値を目標値に遷移させる起動制御を行う、
構成にしたことを特徴とするスイッチング電源装置。 a primary-side inverter in which a plurality of high-level side and low-level side switches are connected in a full bridge, and which switches a direct-current primary-side voltage and primary-side current to convert it into an alternating voltage and an alternating current for output;
It has a primary winding and a secondary winding, the output voltage and output current of the primary side inverter are input to the primary winding, and the induced AC voltage and AC current are output from the secondary winding. a transformer that
A secondary-side inverter in which a plurality of high-level side and low-level side switches are connected in a full bridge, rectifying the output voltage and output current of the secondary winding, and outputting a DC secondary side voltage and secondary side current. and,
outputting a plurality of primary-side driving pulses to turn on/off the plurality of high-level side and low-level side switches in the primary-side inverter, and outputting a plurality of secondary-side driving pulses; The plurality of high-level side and low-level side switches in the secondary side inverter are turned on/off, respectively, to determine the phase difference between the output value of the primary side inverter and the input value of the secondary side inverter. a control unit that controls the output value of the secondary inverter by changing the
with
The control unit
A pulse pattern that simultaneously turns on all of the high-level side switches and/or all of the low-level side switches, which is added to the plurality of primary side driving pulses and/or to the plurality of secondary side driving pulses. and perform start control to transition the output value of the secondary inverter to a target value,
A switching power supply device characterized by: 前記起動制御では、
前記２次側インバータの出力値と、前記パルスパターンのデューティ比と、を初期値に設定し、
前記位相差を用いたフィードバック制御を開始し、
前記パルスパターンのデューティ比を設定値まで遷移させ、
前記２次側インバータの出力値を前記目標値まで遷移させる、
構成にしたことを特徴とする請求項１記載のスイッチング電源装置。 In the startup control,
setting the output value of the secondary inverter and the duty ratio of the pulse pattern to initial values;
Starting feedback control using the phase difference,
transitioning the duty ratio of the pulse pattern to a set value;
transitioning the output value of the secondary inverter to the target value;
2. The switching power supply device according to claim 1, wherein the switching power supply device is configured as follows. 前記デューティ比の前記初期値は、
前記変圧器に流れる変圧器電流が最小値になる値であり、
前記２次側インバータの出力値における前記初期値は、
零である、
ことを特徴とする請求項２記載のスイッチング電源装置。 The initial value of the duty ratio is
A value at which the transformer current flowing through the transformer is the minimum value,
The initial value of the output value of the secondary inverter is
is zero,
3. The switching power supply device according to claim 2, wherein: 前記起動制御を行った後、
前記デューティ比を有する前記パルスパターンを、前記複数の１次側駆動パルス中及び／又は前記複数の２次側駆動パルス中に付加して、前記２次側インバータの出力値を一定値に維持する運転制御を行う、
構成にしたことを特徴とする請求項１～３のいずれか１項記載のスイッチング電源装置。 After performing the activation control,
The pulse pattern having the duty ratio is added to the plurality of primary side driving pulses and/or to the plurality of secondary side driving pulses to maintain the output value of the secondary side inverter at a constant value. to control the operation,
4. The switching power supply device according to any one of claims 1 to 3, wherein: 前記デューティ比を有する前記パルスパターンは、
前記複数の１次側駆動パルス中に付加する第１デューティ比のパルスパターンと、
前記複数の２次側駆動パルス中に付加する第２デューティ比のパルスパターンと、
を有し、
前記第１デューティ比及び前記第２デューティ比は、
０～１の範囲の値であることを特徴とする請求項１～４のいずれか１項記載のスイッチング電源装置。 The pulse pattern having the duty ratio is
a pulse pattern with a first duty ratio to be added to the plurality of primary side drive pulses;
a pulse pattern with a second duty ratio to be added to the plurality of secondary drive pulses;
has
The first duty ratio and the second duty ratio are
5. The switching power supply device according to claim 1, wherein the value ranges from 0 to 1. 前記１次側インバータ、前記２次側インバータ、及び前記変圧器は、単相、３相又は４相以上の電力変換を行う構成になっている、
ことを特徴とする請求項１～５のいずれか１項記載のスイッチング電源装置。 The primary side inverter, the secondary side inverter, and the transformer are configured to perform single-phase, three-phase, or four-phase or more power conversion,
The switching power supply device according to any one of claims 1 to 5, characterized in that: 前記１次側インバータの出力側と前記１次巻線との間、及び／又は、前記２次巻線と前記２次側インバータの入力側との間には、
リアクトルが接続されている、
ことを特徴とする請求項１～６のいずれか１項記載のスイッチング電源装置。 Between the output side of the primary inverter and the primary winding and/or between the secondary winding and the input side of the secondary inverter,
reactor is connected,
The switching power supply device according to any one of claims 1 to 6, characterized in that: 複数の高レベル側及び低レベル側のスイッチがフルブリッジ接続され、直流の１次側電圧及び１次側電流をスイッチングして交流電圧及び交流電流に変換して出力する１次側インバータと、
１次巻線及び２次巻線を有し、前記１次側インバータの出力電圧及び出力電流を前記１次巻線に入力し、誘起された交流電圧及び交流電流を前記２次巻線から出力する変圧器と、
複数の高レベル側及び低レベル側のスイッチがフルブリッジ接続され、前記２次巻線の出力電圧及び出力電流を整流し、直流の２次側電圧及び２次側電流を出力する２次側インバータと、
を備えるスイッチング電源装置に対して、
複数の１次側駆動パルスを出力して前記１次側インバータにおける前記複数の高レベル側及び低レベル側のスイッチをそれぞれオン／オフ動作させ、且つ、複数の２次側駆動パルスを出力して前記２次側インバータにおける前記複数の高レベル側及び低レベル側のスイッチをそれぞれオン／オフ動作させ、前記１次側インバータの出力値と前記２次側インバータの入力値との間の位相差を変えて前記２次側インバータの出力値を制御する、
スイッチング電源装置の制御方法であって、
前記複数の１次側駆動パルス中及び／又は前記複数の２次側駆動パルス中に付加する、前記高レベル側のスイッチのすべて及び／又は前記低レベル側のスイッチのすべてを同時にオンするパルスパターンのデューティ比を、遷移させ、前記２次側インバータの出力値を目標値に遷移させる起動制御を行う、
ことを特徴とするスイッチング電源装置の制御方法。 a primary-side inverter in which a plurality of high-level side and low-level side switches are connected in a full bridge, and which switches a direct-current primary-side voltage and primary-side current to convert it into an alternating voltage and an alternating current for output;
It has a primary winding and a secondary winding, the output voltage and output current of the primary side inverter are input to the primary winding, and the induced AC voltage and AC current are output from the secondary winding. a transformer that
A secondary-side inverter in which a plurality of high-level side and low-level side switches are connected in a full bridge, rectifying the output voltage and output current of the secondary winding, and outputting a DC secondary side voltage and secondary side current. and,
for a switching power supply comprising
outputting a plurality of primary-side driving pulses to turn on/off the plurality of high-level side and low-level side switches in the primary-side inverter, and outputting a plurality of secondary-side driving pulses; The plurality of high-level side and low-level side switches in the secondary side inverter are turned on/off, respectively, to determine the phase difference between the output value of the primary side inverter and the input value of the secondary side inverter. controlling the output value of the secondary inverter by changing
A control method for a switching power supply, comprising:
A pulse pattern that simultaneously turns on all of the high-level side switches and/or all of the low-level side switches, which is added to the plurality of primary side driving pulses and/or to the plurality of secondary side driving pulses. and perform start control to transition the output value of the secondary inverter to a target value,
A control method for a switching power supply, characterized by:
JP2020007290A 2020-01-21 2020-01-21 Switching power supply and its control method Active JP7325347B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020007290A JP7325347B2 (en) 2020-01-21 2020-01-21 Switching power supply and its control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020007290A JP7325347B2 (en) 2020-01-21 2020-01-21 Switching power supply and its control method

Publications (2)

Publication Number Publication Date
JP2021114865A JP2021114865A (en) 2021-08-05
JP7325347B2 true JP7325347B2 (en) 2023-08-14

Family

ID=77077308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020007290A Active JP7325347B2 (en) 2020-01-21 2020-01-21 Switching power supply and its control method

Country Status (1)

Country Link
JP (1) JP7325347B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027264A (en) 1989-09-29 1991-06-25 Wisconsin Alumni Research Foundation Power conversion apparatus for DC/DC conversion using dual active bridges
JP2016012970A (en) 2014-06-27 2016-01-21 新電元工業株式会社 Control device for dc/dc converter, and control method thereof
WO2016038967A1 (en) 2014-09-11 2016-03-17 株式会社村田製作所 Power conversion device
JP2016149834A (en) 2015-02-10 2016-08-18 新電元工業株式会社 Dc/dc converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027264A (en) 1989-09-29 1991-06-25 Wisconsin Alumni Research Foundation Power conversion apparatus for DC/DC conversion using dual active bridges
JP2016012970A (en) 2014-06-27 2016-01-21 新電元工業株式会社 Control device for dc/dc converter, and control method thereof
WO2016038967A1 (en) 2014-09-11 2016-03-17 株式会社村田製作所 Power conversion device
JP2016149834A (en) 2015-02-10 2016-08-18 新電元工業株式会社 Dc/dc converter

Also Published As

Publication number Publication date
JP2021114865A (en) 2021-08-05

Similar Documents

Publication Publication Date Title
Tripathi et al. Design considerations of a 15-kV SiC IGBT-based medium-voltage high-frequency isolated DC–DC converter
KR100982124B1 (en) Rectifying circuit, and three-phase rectifying circuit
US10199927B2 (en) PWM scheme based on space vector modulation for three-phase rectifier converters
JP6307368B2 (en) DC / DC converter control device and control method thereof
US11532990B2 (en) Power conversion device that performs DC-to-DC conversion
JPH07118915B2 (en) Resonant DC-DC converter
Bhattacharjee et al. Sinusoidally modulated AC-link microinverter based on dual-active-bridge topology
JP5819010B2 (en) Power converter
JP6343187B2 (en) DC / DC converter control device and control method thereof
He et al. Novel high-efficiency frequency-variable buck–boost AC–AC converter with safe-commutation and continuous current
JP6366543B2 (en) DC / DC converter
JP2014530475A (en) Electric energy supply system
JP2020102933A (en) Switching power supply device and method for controlling the same
JP3584686B2 (en) Voltage source power conversion circuit
JP7325347B2 (en) Switching power supply and its control method
JP2018186669A (en) Control device of power conversion device
WO2020129157A1 (en) Power conversion device
JP6912764B2 (en) Power converter control device
JP7304125B2 (en) Switching power supply device and its control circuit and control method
Shu et al. Universal Control Scheme to Achieve Seamless Dynamic Transition of Dual-Active-Bridge Converters Using Zero-Current-Prediction
JP7492441B2 (en) Switching power supply device, control device thereof, and control method
JP3644610B2 (en) Inverter X-ray high voltage device
JP2021197758A (en) Switching power supply device, and control device and control method thereof
JPH077939A (en) Dc-dc converter
Yadu et al. DC-DC SMPS with Full Bridge Rectifier at the Secondary

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230801

R150 Certificate of patent or registration of utility model

Ref document number: 7325347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150