JP7174672B2 - switching power supply - Google Patents
switching power supply Download PDFInfo
- Publication number
- JP7174672B2 JP7174672B2 JP2019109668A JP2019109668A JP7174672B2 JP 7174672 B2 JP7174672 B2 JP 7174672B2 JP 2019109668 A JP2019109668 A JP 2019109668A JP 2019109668 A JP2019109668 A JP 2019109668A JP 7174672 B2 JP7174672 B2 JP 7174672B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching element
- potential side
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、レーザダイオード等の各種負荷に予め定められた電流を供給するスイッチング電源装置に関する。 The present invention relates to a switching power supply that supplies predetermined currents to various loads such as laser diodes.
従来、レーザダイオード等の各種負荷に予め定められた電流を供給する電源装置として、特許文献１に記載のものが知られている。この電源装置は、スイッチングコンバータ（一例としてＣｕｋコンバータ）と、該コンバータに含まれる１つのスイッチング素子を制御するコンバータコントローラとを備えている。この電源装置では、コントローラがスイッチング素子をオン／オフさせることにより、負荷に流れる電流が予め定められた上限値および下限値の間で往復する。つまり、この電源装置では、スイッチング素子のオン／オフにより、負荷に流れる電流がほぼ一定に保たれる。
2. Description of the Related Art Conventionally, as a power supply device that supplies a predetermined current to various loads such as a laser diode, the one described in
コンバータの形式は、直列に接続されたＰ型のスイッチング素子およびＮ型のスイッチング素子を交互にオン／オフさせるものであってもよいし、直列に接続された２つのＮ型のスイッチング素子を交互にオン／オフさせるものであってもよい。Ｎ型のスイッチング素子は、Ｐ型のスイッチング素子よりもオン抵抗が小さい。このため、後者のコンバータによれば、スイッチング損失を低減することができる。なお、後者のコンバータを使用する場合は、高電位側のＮ型のスイッチング素子をオンさせるために、コントローラにブートストラップ機能を設けておく必要がある。 The form of the converter may alternately turn on/off a P-type switching element and an N-type switching element connected in series, or alternately turn on/off two N-type switching elements connected in series. may be turned on/off at the same time. An N-type switching element has a lower on-resistance than a P-type switching element. Therefore, the latter converter can reduce switching loss. When using the latter converter, it is necessary to provide the controller with a bootstrap function in order to turn on the N-type switching element on the high potential side.
ところで、近年、各種電気機器において、高速起動のニーズが高まっている。しかしながら、上記後者のコンバータを含む電源装置では、低電位側のＮ型のスイッチング素子をオンさせてブートストラップ回路のコンデンサを充電した後でないと高電位側のＮ型のスイッチング素子をオンさせることができないため、負荷への電流の供給がその分だけ遅れるという問題があった。 By the way, in recent years, there is an increasing need for high-speed start-up in various electric devices. However, in the power supply device including the latter converter, the N-type switching element on the high potential side can be turned on only after the N-type switching element on the low potential side is turned on to charge the capacitor of the bootstrap circuit. Therefore, there is a problem that the current supply to the load is delayed by that amount.
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、従来よりも負荷を高速起動させることができるスイッチング電源装置を提供することにある。 SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a switching power supply device capable of starting a load at a higher speed than the conventional one.
上記課題を解決するために、本発明に係るスイッチング電源装置は、直列に接続されたＮ型の高電位側スイッチング素子およびＮ型の低電位側スイッチング素子によって負荷を駆動するものであって、高電位側スイッチング素子をオン／オフさせるための第１駆動信号および低電位側スイッチング素子をオン／オフさせるための第２駆動信号を出力するブートストラップ機能付きの駆動回路部と、負荷に流れている電流に基づいて、第１駆動信号の元になる第１制御信号および第２駆動信号の元になる第２制御信号を駆動回路部に与える制御回路部とを備え、制御回路部には、イネーブル信号と、上記電流の上限値および下限値の両方に関係する１つの外部設定信号とが外部から与えられ、制御回路部は、（１）イネーブル信号が第１状態であるときに、上記電流が上限値を上回ろうとすると、第１制御信号および第２制御信号によって高電位側スイッチング素子がオフし、かつ低電位側スイッチング素子がオンした第１スイッチ状態を作り出し、上記電流が下限値を下回ろうとすると、第１制御信号および第２制御信号によって高電位側スイッチング素子がオンし、かつ低電位側スイッチング素子がオフした第２スイッチ状態を作り出し、（２）イネーブル信号が上記第１状態とは異なる第２状態であるときに、第１制御信号および第２制御信号によって上記電流とは無関係に第１スイッチ状態を作り出す、との構成を有している。 In order to solve the above problems, a switching power supply device according to the present invention drives a load by an N-type high-potential side switching element and an N-type low-potential side switching element connected in series. A drive circuit unit with a bootstrap function that outputs a first drive signal for turning on/off the potential side switching element and a second drive signal for turning on/off the low potential side switching element, and a load flowing to the a control circuit unit that provides the drive circuit unit with a first control signal that is the source of the first drive signal and a second control signal that is the source of the second drive signal, based on the current; A signal and an external setting signal related to both the upper and lower limits of the current are provided externally, and the control circuitry is provided with: (1) when the enable signal is in the first state, the current is When the upper limit value is about to be exceeded, the first control signal and the second control signal turn off the high potential side switching element and turn on the low potential side switching element to create a first switch state, and the current falls below the lower limit value. When about to turn, the first control signal and the second control signal create a second switch state in which the high potential side switching element is turned on and the low potential side switching element is turned off, and (2) the enable signal is in the first state. is in a different second state, the first control signal and the second control signal create the first switch state independently of the current.
この構成によれば、ユーザによる動作開始の操作（起動指令）に応じてイネーブル信号が第２状態から第１状態に変化するようにしておくことで、動作開始の直後から負荷に流れる電流を増加させることができ、負荷を素早く起動させることができる。また、この構成によれば、外部設定信号を変更するだけで、電流の上限値および下限値の両方を変更することができる。 According to this configuration, the enable signal is changed from the second state to the first state in accordance with the user's operation start operation (activation command), thereby increasing the current flowing through the load immediately after the operation starts. and the load can be activated quickly. Moreover, according to this configuration, both the upper limit value and the lower limit value of the current can be changed simply by changing the external setting signal.
上記スイッチング電源装置の制御回路部は、例えば、外部設定信号の分圧により、上限値に対応する上限設定信号および下限値に対応する下限設定信号を生成する上下限信号生成部と、上記電流に応じた電流検出信号を出力する電流検出部と、上限設定信号と電流検出信号とを比較するとともに該比較の結果に応じた第１比較結果信号を出力する第１比較部と、下限設定信号と電流検出信号とを比較するとともに該比較の結果に応じた第２比較結果信号を出力する第２比較部と、第１比較結果信号および第２比較結果信号のうちの一方がセット信号として入力されるとともに他方がリセット信号として入力されるＲＳフリップフロップ部とを備え、ＲＳフリップフロップ部が出力するＱ信号および反転Ｑ信号のうちの一方が第１制御信号として駆動回路部に与えられるとともに他方が第２制御信号として駆動回路部に与えられる、との構成を有していてもよい。 The control circuit unit of the switching power supply includes, for example, an upper/lower limit signal generation unit that generates an upper limit setting signal corresponding to an upper limit value and a lower limit setting signal corresponding to a lower limit value by voltage division of an external setting signal; a current detection unit that outputs a current detection signal corresponding to the current detection signal; a first comparison unit that compares the upper limit setting signal and the current detection signal and outputs a first comparison result signal according to the result of the comparison; and a lower limit setting signal. a second comparison unit that compares the current detection signal and outputs a second comparison result signal according to the result of the comparison; and one of the first comparison result signal and the second comparison result signal is input as a set signal. and an RS flip-flop section to which the other is input as a reset signal, one of the Q signal and the inverted Q signal output by the RS flip-flop section is provided to the drive circuit section as a first control signal, and the other is provided to the drive circuit section. It may have a configuration in which it is given to the drive circuit section as the second control signal.
また、上記スイッチング電源装置は、制御回路部が、Ｑ信号の立ち上がりを遅らせることにより遅延Ｑ信号を生成するとともに反転Ｑ信号の立ち上がりを遅らせることにより遅延反転Ｑ信号を生成する遅延部をさらに備え、Ｑ信号および反転Ｑ信号の代わりに遅延Ｑ信号および遅延反転Ｑ信号が駆動回路部に与えられるよう構成されていることが好ましい。 In the switching power supply, the control circuit section further includes a delay section for generating a delayed Q signal by delaying the rising of the Q signal and generating a delayed inverted Q signal by delaying the rising of the inverted Q signal, Preferably, the delayed Q signal and the delayed inverted Q signal are applied to the driving circuit section instead of the Q signal and the inverted Q signal.
この構成によれば、高電位側スイッチング素子および低電位側スイッチング素子が同時にオン状態となるのを防ぐことができる。 According to this configuration, it is possible to prevent the high potential side switching element and the low potential side switching element from being turned on at the same time.
本発明によれば、従来よりも負荷を高速起動させることができるスイッチング電源装置を提供することができる。 According to the present invention, it is possible to provide a switching power supply device capable of starting a load at a higher speed than the conventional one.
以下、添付図面を参照しながら、本発明に係るスイッチング電源装置の実施例について説明する。 Embodiments of a switching power supply device according to the present invention will be described below with reference to the accompanying drawings.
［第１実施例］
図１に、本発明の第１実施例に係るスイッチング電源装置１０Ａを示す。スイッチング電源装置１０Ａは、負荷３０としてのプロジェクタ装置の光源（レーザダイオード）に予め定められた電流を供給する同期整流型の降圧コンバータであり、同図に示すように、ブートストラップ機能を有する駆動回路部１１と、スイッチング回路部１２と、フィルタ回路部１３と、制御回路部１４Ａとを備えている。
[First embodiment]
FIG. 1 shows a switching
スイッチング回路部１２は、直列に接続されたＮ型の高電位側スイッチング素子Ｑ1およびＮ型の低電位側スイッチング素子Ｑ2を含んでいる。本実施例において、スイッチング素子Ｑ1，Ｑ2は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。スイッチング素子Ｑ1，Ｑ2は、駆動回路部１１に駆動されて交互にオンする。つまり、スイッチング回路部１２は、高電位側スイッチング素子Ｑ1がオフし、かつ低電位側スイッチング素子Ｑ2がオンした第１スイッチ状態と、高電位側スイッチング素子Ｑ1がオンし、かつ低電位側スイッチング素子Ｑ2がオフした第２スイッチ状態とをとり得る。
The
スイッチング回路部１２は、さらに、高電位側スイッチング素子Ｑ1のゲートに接続された抵抗Ｒ1と、低電位側スイッチング素子Ｑ2のゲートに接続された抵抗Ｒ2とを備えている。これらは、スイッチング素子Ｑ1，Ｑ2を最適に駆動するための抵抗である。
The
駆動回路部１１は、駆動部１８と、ダイオードＤ1と、コンデンサＣ1とを含んでいる。本実施例では、駆動部１８として、富士電機製のハイサイド・ローサイドドライバＩＣ「ＦＡ５６５０Ｎ」を使用した。
The
駆動部１８は、８つの端子（ＨＩＮ，ＬＩＮ，ＧＮＤ，ＬＯ，ＶＣＣ，ＶＳ，ＨＯ，ＶＢ）を有している。ＶＣＣ端子は、直流電源ＶＣＣおよびダイオードＤ1のアノードに接続され、端子ＶＢは、ダイオードＤ1のカソードおよびコンデンサＣ1の一端に接続され、ＶＳ端子は、コンデンサＣ1の他端に接続されている。ＨＯ，ＬＯ端子は、抵抗Ｒ1，Ｒ2に接続され、ＶＳ端子は、スイッチング素子Ｑ1，Ｑ2の接続点Ｍにも接続されている。ＧＮＤ端子は、接地されている。また、ＨＩＮ，ＬＩＮ端子は、制御回路部１４Ａに接続されている。
The
図２に示すように、駆動部１８は、ＨＩＮ端子から入力される第１制御信号を波形整形およびレベルシフトさせながら後段に伝達するドライバＤＲＶHと、ドライバＤＲＶHから伝達されてきた信号を第１駆動信号としてＨＯ端子から出力する電流増幅器ＡＭＰHとを備えている。ドライバＤＲＶHおよび電流増幅器ＡＭＰHは、ＶＢ端子およびＶＳ端子の電位差を電源電圧として動作する。
As shown in FIG. 2, the
駆動部１８は、さらに、ＬＩＮ端子から入力される第２制御信号を波形整形しながら後段に伝達するドライバＤＲＶLと、ドライバＤＲＶLから伝達されてきた信号を第２駆動信号としてＬＯ端子から出力する電流増幅器ＡＭＰLとを備えている。ドライバＤＲＶLおよび電流増幅器ＡＭＰLは、ＶＣＣ端子およびＧＮＤ端子の電位差（すなわち、直流電源ＶＣＣの出力電圧）を電源電圧として動作する。
The
図３に示すように、ＬＩＮ端子にＨレベルの第２制御信号が入力されると、ＬＯ端子からＨレベルの第２駆動信号が出力され、低電位側スイッチング素子Ｑ2がオンし、直流電源ＶＣＣ→ダイオードＤ1→コンデンサＣ1→低電位側スイッチング素子Ｑ2→ＧＮＤの電流経路が形成され、コンデンサＣ1が充電される。そして、その結果、ＶＢ端子の電位がＶＳ端子の電位よりも高くなり、ドライバＤＲＶHおよび電流増幅器ＡＭＰHは、第１制御信号に対応した第１駆動信号を出力することができるようになる。この状態で、ＨＩＮ端子にＨレベルの第１制御信号が入力されると、ＨＯ端子からＨレベルの第１駆動信号が出力され、高電位側スイッチング素子Ｑ１がオンする。 As shown in FIG. 3, when the second control signal of H level is input to the LIN terminal, the second drive signal of H level is output from the LO terminal, the low potential side switching element Q2 is turned on, and the DC power supply is turned on. A current path of VCC→diode D 1 →capacitor C 1 →low potential side switching element Q 2 →GND is formed, and the capacitor C 1 is charged. As a result, the potential of the VB terminal becomes higher than the potential of the VS terminal, and the driver DRVH and the current amplifier AMPH can output the first drive signal corresponding to the first control signal. In this state, when the H level first control signal is input to the HIN terminal, the H level first drive signal is output from the HO terminal, turning on the high potential side switching element Q1 .
再び図１を参照する。フィルタ回路部１３は、スイッチング素子Ｑ1，Ｑ2の接続点Ｍに一端が接続されたインダクタＬ1と、インダクタＬ1の他端に一端が接続されたコンデンサＣ2とを含んでいる。また、コンデンサＣ2の他端は、接地されている。
Refer to FIG. 1 again. The
負荷３０としてのレーザダイオードは、コンデンサＣ2に対して並列に接続される。
A laser diode as
スイッチング回路部１２が、高電位側スイッチング素子Ｑ1がオンし、かつ低電位側スイッチング素子Ｑ2がオフした第２スイッチ状態をとると、直流電源ＨＶ→高電位側スイッチング素子Ｑ1→インダクタＬ1→コンデンサＣ2→ＧＮＤの経路でコンデンサＣ2が充電される。そして、これにより、負荷３０に印加される電圧が上昇し、負荷電流ＩLが増加する。
When the
一方、スイッチング回路部１２が、高電位側スイッチング素子Ｑ1がオフし、かつ低電位側スイッチング素子Ｑ2がオンした第１スイッチ状態をとると、インダクタＬ1に蓄えられたエネルギーが、コンデンサＣ2→ＧＮＤ→低電位側スイッチング素子Ｑ2の経路で放電する。そして、これにより、負荷３０に印加される電圧が低下し、負荷電流ＩLが減少する。
On the other hand, when the
制御回路部１４Ａは、電流検出部１５と、比較部１６と、ＲＳフリップフロップ部１７とを含んでいる。また、制御回路部１４Ａには、プロジェクタ装置全体の動作を制御する不図示の制御装置から２つの信号（イネーブル信号ＳENおよび外部設定信号ＳSET）が与えられるようになっている。
The
電流検出部１５は、負荷電流ＩLの経路に介装された抵抗Ｒ3と、差動増幅器ＡＭＰ1と、抵抗Ｒ3の一端および差動増幅器ＡＭＰ1の反転入力（－）に接続された抵抗Ｒ4と、差動増幅器ＡＭＰ1の出力および反転入力に接続された抵抗Ｒ6と、抵抗Ｒ3の他端および差動増幅器ＡＭＰ1の非反転入力（＋）に接続された抵抗Ｒ5と、差動増幅器ＡＭＰ1の非反転入力およびＧＮＤに接続された抵抗Ｒ7とを有している。また、差動増幅器ＡＭＰ1の非反転入力には、ダイオードを介してイネーブル信号ＳENが入力される。
The
Ｌレベルのイネーブル信号ＳENが入力されているとき、電流検出部１５は、抵抗Ｒ3の一端および他端の電位差を抵抗Ｒ4，Ｒ5，Ｒ6，Ｒ7の抵抗値によって決まる増幅率αで増幅してなる電流検出信号ＳILを出力する。すなわち、電流検出部１５は、負荷電流ＩLに比例した電流検出信号ＳILを出力する。一方、Ｈレベルのイネーブル信号ＳENが入力されているとき、電流検出部１５は、負荷電流ＩLに比例しない、大きな電流検出信号ＳILを出力する。
When the L-level enable signal S EN is input, the
このように、Ｈレベルのイネーブル信号ＳENは、差動増幅器ＡＭＰ1の非反転入力に影響を与える。すなわち、Ｈレベルのイネーブル信号ＳENは、電流検出信号ＳILを負荷電流ＩLに比例しない別の値に強制的に変化させる。本発明では、このような効果を生じさせるイネーブル信号ＳENの状態（本実施例では、Ｈレベル）を「第２状態」と呼ぶ。一方、Ｌレベルのイネーブル信号ＳENは、差動増幅器ＡＭＰ1の非反転入力に影響を与えない。すなわち、Ｌレベルのイネーブル信号ＳENは、電流検出部１５が負荷電流ＩLに比例した電流検出信号ＳILを出力することを妨げない。本発明では、このような効果を生じさせるイネーブル信号ＳENの状態（本実施例では、Ｌレベル）を「第１状態」と呼ぶ。
Thus, the H level enable signal S EN affects the non-inverting input of the differential amplifier AMP 1 . That is, the H-level enable signal S EN forcibly changes the current detection signal S IL to another value that is not proportional to the load current IL. In the present invention, the state of the enable signal S EN (H level in this embodiment) that produces such an effect is called a "second state". On the other hand, the L level enable signal S EN does not affect the non-inverting input of the differential amplifier AMP 1 . That is, the L -level enable signal S EN does not prevent the
比較部１６は、本発明の「上下限信号生成部」を構成する抵抗Ｒ8、抵抗Ｒ9および抵抗Ｒ10を有している。抵抗Ｒ8，Ｒ9，Ｒ10は、外部設定信号ＳSETを分圧することにより、上限設定信号ＳSETHおよび下限設定信号ＳSETL（ただし、ＳSETH＞ＳSETL）を生成する。
The
比較部１６は、本発明の「第１比較部」に相当する第１比較器ＣＯＭＰ1を有している。第１比較器ＣＯＭＰ1は、反転入力に入力された電流検出信号ＳILと非反転入力に入力された上限設定信号ＳSETHとを比較する。そして、第１比較器ＣＯＭＰ1は、電流検出信号ＳILの方が小さければＨレベルの第１比較結果信号ＳRを出力し、上限設定信号ＳSETHの方が小さいか両者が等しければＬレベルの第１比較結果信号ＳRを出力する。
The
比較部１６は、さらに、本発明の「第２比較部」に相当する第２比較器ＣＯＭＰ2を有している。第２比較器ＣＯＭＰ2は、非反転入力に入力された電流検出信号ＳILと反転入力に入力された下限設定信号ＳSETLとを比較する。そして、第２比較器ＣＯＭＰ2は、電流検出信号ＳILの方が大きければＨレベルの第２比較結果信号ＳSを出力し、下限設定信号ＳSETLの方が大きいか両者が等しければＬレベルの第２比較結果信号ＳSを出力する。
The
ここで、電流検出信号ＳIL、上限設定信号ＳSETHおよび下限設定信号ＳSETLは、次式で表すことができる。
ＳIL＝α×Ｒ3×ＩL
ＳSETH＝ＳSET×（Ｒ9＋Ｒ10）／（Ｒ8＋Ｒ9＋Ｒ10） ・・・（１）
ＳSETL＝ＳSET×Ｒ10／（Ｒ8＋Ｒ9＋Ｒ10） ・・・（２）
また、負荷電流ＩLが上限値であるＩLHになったときに電流検出信号ＳILと上限設定信号ＳSETHとが一致して第１比較結果信号ＳRの極性が反転すること、および負荷電流ＩLが下限値であるＩLLになったときに電流検出信号ＳILと下限設定信号ＳSETLとが一致して第２比較結果信号ＳSの極性が反転することから、次式が成立する。
ＳSET×（Ｒ9＋Ｒ10）／（Ｒ8＋Ｒ9＋Ｒ10）＝α×Ｒ3×ＩLH
ＳSET×Ｒ10／（Ｒ8＋Ｒ9＋Ｒ10）＝α×Ｒ3×ＩLL
したがって、上限値ＩLHと下限値ＩLLとの差であるヒステリシス幅ＩWは、次式で表すことができる。
ＩW＝ＩLH－ＩLL
＝ＳSET×（Ｒ9＋Ｒ10）／（Ｒ8＋Ｒ9＋Ｒ10）／（α×Ｒ3）
－ＳSET×Ｒ10／（Ｒ8＋Ｒ9＋Ｒ10）／（α×Ｒ3）
＝ＳSET×Ｒ9／（Ｒ8＋Ｒ9＋Ｒ10）／（α×Ｒ3） ・・・（３）
Here, the current detection signal S IL , upper limit setting signal S SETH and lower limit setting signal S SETL can be expressed by the following equations.
S IL = α×R 3 ×IL
SSETH = SSET *( R9 + R10 )/ ( R8+R9+ R10 ) ( 1 )
SSETL = SSET *R10/ ( R8+ R9 + R10 ) ( 2 )
Further, when the load current I L reaches the upper limit value I LH , the current detection signal S IL matches the upper limit setting signal S SETH and the polarity of the first comparison result signal S R is reversed. When the current I L reaches the lower limit I LL , the current detection signal S IL matches the lower limit setting signal S SETL and the polarity of the second comparison result signal S S is reversed. do.
S SET ×(R 9 +R 10 )/(R 8 +R 9 +R 10 )=α×R 3 × ILH
S SET ×R 10 /(R 8 +R 9 +R 10 )=α×R 3 × ILL
Therefore, the hysteresis width IW , which is the difference between the upper limit value I LH and the lower limit value I LL , can be expressed by the following equation.
I W = I LH - I LL
=S SET ×(R 9 +R 10 )/(R 8 +R 9 +R 10 )/(α×R 3 )
−S SET ×R 10 /(R 8 +R 9 +R 10 )/(α×R 3 )
=S SET ×R 9 /(R 8 +R 9 +R 10 )/(α×R 3 ) (3)
上の（１）式、（２）式および（３）式は、外部設定信号ＳSETの電圧を変更するだけで、上限値ＩLHに対応する上限設定信号ＳSETH、下限値ＩLLに対応する下限設定信号ＳSETL、およびヒステリシス幅ＩWを任意に変更することができることを示している。 The above equations (1), (2) and (3) correspond to the upper limit setting signal S SETH corresponding to the upper limit value I LH and the lower limit value I LL simply by changing the voltage of the external setting signal S SET . It shows that the lower limit setting signal S SETL and the hysteresis width I W can be arbitrarily changed.
ＲＳフリップフロップ部１７は、第１論理和器ＯＲ1と、第２論理和器ＯＲ2とを有している。第１論理和器ＯＲ1には、第１比較器ＣＯＭＰ1から出力された第１比較結果信号ＳRと第２論理和器ＯＲ2から出力されたＱ信号ＳQとが入力される。また、第２論理和器ＯＲ2には、第２比較器ＣＯＭＰ2から出力された第２比較結果信号ＳSと第１論理和器ＯＲ1から出力された反転Ｑ信号ＳQBとが入力される。なお、第１比較結果信号ＳRは、ＲＳフリップフロップ部１７のリセット信号であり、第２比較結果信号ＳSは、ＲＳフリップフロップ部１７のセット信号であると言える。
The RS flip-
第１論理和器ＯＲ1が出力した反転Ｑ信号ＳQBは、第２制御信号として駆動部１８のＬＩＮ端子に与えられる。また、第２論理和器ＯＲ2が出力したＱ信号ＳQは、第１制御信号として駆動部１８のＨＩＮ端子に与えられる。
The inverted Q signal S QB output from the first logical adder OR 1 is applied to the LIN terminal of the driving
続いて、図４を参照しながら、スイッチング電源装置１０Ａの動作の一例について説明する。
Next, an example of the operation of the switching
（時刻ｔ0：電源投入）
プロジェクタ装置の電源が投入されると、前述の制御装置からＨレベル（第２状態）のイネーブル信号ＳENが入力される。これにより、“ＳIL＞ＳSETH＞ＳSETL”の関係が成立し、駆動部１８がＬレベルの第１駆動信号およびＨレベルの第２駆動信号を出力し、その結果、スイッチング回路部１２が第１スイッチ状態（高電位側スイッチング素子Ｑ1がオフ、低電位側スイッチング素子Ｑ2がオン）をとり、コンデンサＣ1が充電される。
(Time t 0 : power on)
When the power of the projector is turned on, the H level (second state) enable signal S EN is input from the aforementioned control device. As a result, the relationship “S IL >S SETH >S SETL ” is established, and the driving
（時刻ｔ1：動作開始）
ユーザが動作開始の操作を行うと、前述の制御装置からＬレベル（第１状態）のイネーブル信号ＳENが入力される。これにより、“ＳSETH＞ＳSETL＞ＳIL”の関係が成立し、駆動部１８がＨレベルの第１駆動信号およびＬレベルの第２駆動信号を出力し、その結果、スイッチング回路部１２が第２スイッチ状態（高電位側スイッチング素子Ｑ1がオン、低電位側スイッチング素子Ｑ2がオフ）をとり、コンデンサＣ2が充電され、負荷電流ＩLが増加し始める。負荷電流ＩLが増加すると、電流検出信号ＳILも増加する。
(Time t 1 : Start of operation)
When the user performs an operation start operation, an L-level (first state) enable signal S EN is input from the aforementioned control device. As a result, the relationship “S SETH >S SETL >S IL ” is established, and the driving
（時刻ｔ2：電流検出信号ＳILが下限設定信号ＳSETLに達する）
電流検出信号ＳILが増加して下限設定信号ＳSETLに達すると、セット信号としての第２比較結果信号ＳSの極性が反転（Ｌレベル→Ｈレベル）するが、第１駆動信号および第２駆動信号の極性は変化しないので、スイッチング回路部１２は第２スイッチ状態をとり続ける。
(Time t2: Current detection signal SIL reaches lower limit setting signal SSETL )
When the current detection signal S IL increases and reaches the lower limit setting signal S SETL , the polarity of the second comparison result signal S S as the set signal is reversed (from L level to H level). Since the polarity of the drive signal does not change, the switching
（時刻ｔ3：電流検出信号ＳILが上限設定信号ＳSETHに達する）
電流検出信号ＳILがさらに増加して上限設定信号ＳSETHに達すると、リセット信号としての第１比較結果信号ＳRの極性が反転（Ｈレベル→Ｌレベル）するとともに、第１駆動信号および第２駆動信号の極性も反転し、その結果、スイッチング回路部１２が第１スイッチ状態をとる。
(Time t 3 : Current detection signal S IL reaches upper limit setting signal S SETH )
When the current detection signal S IL further increases and reaches the upper limit setting signal S SETH , the polarity of the first comparison result signal S R as a reset signal is inverted (H level→L level), and the first drive signal and the first 2, the polarity of the drive signal is also inverted, and as a result, the switching
スイッチング回路部１２が第１スイッチ状態をとると、負荷電流ＩLおよび電流検出信号ＳILが減少に転じ、“ＳSETH＞ＳIL＞ＳSETL”の関係が成立し、リセット信号としての第１比較結果信号ＳRの極性が再び反転（Ｌレベル→Ｈレベル）する。この２回目の反転によっては、第１駆動信号および第２駆動信号の極性は変化しないので、スイッチング回路部１２は第１スイッチ状態をとり続ける。
When the
第１比較結果信号ＳRがＬレベルとなる時間は非常に短い。したがって、制御回路部１４Ａは、負荷電流ＩLが上限設定信号ＳSETHを上回ろうとしたときに第１スイッチ状態を作り出したとも言える。
The time during which the first comparison result signal S R is at L level is very short. Therefore, it can be said that the
（時刻ｔ4：電流検出信号ＳILが下限設定信号ＳSETLに達する）
電流検出信号ＳILがさらに減少して下限設定信号ＳSETLに達すると、セット信号としての第２比較結果信号ＳSの極性が反転（Ｈレベル→Ｌレベル）するとともに、第１駆動信号および第２駆動信号の極性も反転し、その結果、スイッチング回路部１２が第２スイッチ状態をとる。
( Time t4: Current detection signal SIL reaches lower limit setting signal SSETL )
When the current detection signal S IL further decreases and reaches the lower limit setting signal S SETL , the polarity of the second comparison result signal S S as the set signal is inverted (H level→L level), and the first drive signal and the first drive signal S are inverted. 2, the polarity of the drive signal is also inverted, and as a result, the switching
スイッチング回路部１２が第２スイッチ状態をとると、負荷電流ＩLおよび電流検出信号ＳILが増加に転じ、“ＳSETH＞ＳIL＞ＳSETL”の関係が成立し、セット信号としての第２比較結果信号ＳSの極性が再び反転（Ｌレベル→Ｈレベル）する。この２回目の反転によっては、第１駆動信号および第２駆動信号の極性は変化しないので、スイッチング回路部１２は第２スイッチ状態をとり続ける。
When the
第２比較結果信号ＳSがＬレベルとなる時間は非常に短い。したがって、制御回路部１４Ａは、負荷電流ＩLが下限設定信号ＳSETLを下回ろうとしたときに第２スイッチ状態を作り出したとも言える。
The time during which the second comparison result signal S S is at L level is very short. Therefore, it can be said that the
（時刻ｔ5：動作停止）
ユーザが動作停止の操作を行うと、前述の制御装置からＨレベル（第２状態）のイネーブル信号ＳENが入力される。これにより、“ＳIL＞ＳSETH＞ＳSETL”の関係が成立し、スイッチング回路部１２が第１スイッチ状態をとり、負荷電流ＩLおよび電流検出信号ＳILが減少していく。
(Time t 5 : Operation stopped)
When the user performs an operation to stop the operation, an H level (second state) enable signal S EN is input from the aforementioned control device. As a result, the relationship "S IL >S SETH >S SETL "is established, the switching
このように、本実施例に係るスイッチング電源装置１０Ａでは、Ｈレベルのイネーブル信号ＳENが入力されると、負荷電流ＩLとは無関係にスイッチング回路部１２が第１スイッチ状態とされ、ブートストラップ機能に関わるコンデンサＣ1が充電される。したがって、スイッチング電源装置１０Ａによれば、ユーザが動作開始の操作を行ったときにイネーブル信号ＳENがＨレベルからＬレベルに変化するようにしておくことで、動作開始の直後から負荷電流ＩLを増加させることができ、負荷３０としてのレーザダイオードを素早く点灯（起動）させることができる。
As described above, in the switching
なお、ユーザがレーザダイオードの輝度に関する設定を変更すると、前述の制御装置から入力される外部設定信号ＳSETが変化するが、本実施例に係るスイッチング電源装置１０Ａは、この変化にも素早く追従することができる。
When the user changes the setting related to the luminance of the laser diode, the external setting signal S SET input from the above-described control device changes, but the switching
すなわち、スイッチング電源装置１０Ａは、電流検出信号ＳILが減少している最中に外部設定信号ＳSETが変化して上限設定信号ＳSETHおよび下限設定信号ＳSETLが変動した場合（図５（Ａ），（Ｄ）参照）、および電流検出信号ＳILが増加している最中に外部設定信号ＳSETが変化して上限設定信号ＳSETHおよび下限設定信号ＳSETLが変動した場合（図５（Ｂ），（Ｃ）参照）のいずれにおいても、変動後の範囲内に収まるように電流検出信号ＳIL（負荷電流ＩL）を素早く変化させることができる。
That is, the switching
［第２実施例］
図６に、本発明の第２実施例に係るスイッチング電源装置１０Ｂを示す。スイッチング電源装置１０Ｂは、遅延部１９をさらに含む制御回路部１４Ｂを備えている点においてスイッチング電源装置１０Ａと相違しているが、他の点においてはスイッチング電源装置１０Ａと共通している。
[Second embodiment]
FIG. 6 shows a switching
遅延部１９は、第１論理和器ＯＲ1の出力に一端が接続されるとともに駆動部１８のＬＩＮ端子に他端が接続された抵抗Ｒ11と、抵抗Ｒ11の一端にカソードが接続されるとともに抵抗Ｒ11の他端にアノードが接続されたダイオードＤ2と、抵抗Ｒ11の他端に一端が接続されるとともに他端が接地されたコンデンサＣ3と有している。抵抗Ｒ11、ダイオードＤ2およびコンデンサＣ3は、反転Ｑ信号ＳQBの立ち上がりを遅らせることにより、遅延反転Ｑ信号ＳQB’を生成する。
The delay unit 19 has a resistor R11, one end of which is connected to the output of the first logical adder OR1 and the other end of which is connected to the LIN terminal of the driving
遅延部１９は、さらに、第２論理和器ＯＲ2の出力に一端が接続されるとともに駆動部１８のＨＩＮ端子に他端が接続された抵抗Ｒ12と、抵抗Ｒ12の一端にカソードが接続されるとともに抵抗Ｒ12の他端にアノードが接続されたダイオードＤ3と、抵抗Ｒ12の他端に一端が接続されるとともに他端が接地されたコンデンサＣ4と有している。抵抗Ｒ12、ダイオードＤ3およびコンデンサＣ4は、Ｑ信号ＳQの立ち上がりを遅らせることにより、遅延Ｑ信号ＳQ’を生成する。
The
図７に、遅延前後のＱ信号ＳQ，ＳQ’、遅延前後の反転Ｑ信号ＳQB，ＳQB’、高電位側スイッチング素子Ｑ1のための第１駆動信号および低電位側スイッチング素子Ｑ2のための第２駆動信号を示す。この図から明らかなように、本実施例に係るスイッチング電源装置１０Ｂによれば、高電位側スイッチング素子Ｑ1および低電位側スイッチング素子Ｑ2が同時にオン状態となるのを回避して、直流電源ＨＶからＧＮＤに大電流が流れるのを防ぐことができる。
FIG. 7 shows the Q signals S Q and S Q ' before and after the delay, the inverted Q signals S QB and S QB ' before and after the delay, the first drive signal for the high potential side switching element Q 1 and the low potential side switching element Q. 2 shows a second drive signal for . As is clear from this figure, according to the switching
［第３実施例］
図８に、本発明の第３実施例に係るスイッチング電源装置１０Ｃを示す。スイッチング電源装置１０Ｃは、比較部１６およびＲＳフリップフロップ部１７の代わりにヒステリシス付き比較部２０を含む制御回路部１４Ｃを備えている点においてスイッチング電源装置１０Ａと相違しているが、他の点においてはスイッチング電源装置１０Ａと共通している。
[Third embodiment]
FIG. 8 shows a switching
ヒステリシス付き比較部２０は、差動増幅器ＡＭＰ2と、外部設定信号ＳSETを分圧する抵抗Ｒ13および抵抗Ｒ14と、帰還抵抗である抵抗Ｒ15とを有している。差動増幅器ＡＭＰ2の反転入力には、電流検出信号ＳILが入力される。差動増幅器ＡＭＰ2の非反転入力は、抵抗Ｒ13，Ｒ14の中点に接続されるとともに、抵抗Ｒ15の一端に接続されている。また、抵抗Ｒ15の他端は、差動増幅器ＡＭＰ2の出力に接続されている。差動増幅器ＡＭＰ2および抵抗Ｒ13，Ｒ14，Ｒ15は、ヒステリシス付きのコンパレータとして動作する。 The comparison unit 20 with hysteresis has a differential amplifier AMP2, resistors R13 and R14 for dividing the external setting signal SSET , and a resistor R15 as a feedback resistor. A current detection signal S IL is input to the inverting input of the differential amplifier AMP 2 . A non - inverting input of the differential amplifier AMP2 is connected to the midpoint of the resistors R13 and R14 and to one end of the resistor R15 . Also, the other end of the resistor R15 is connected to the output of the differential amplifier AMP2. Differential amplifier AMP2 and resistors R13 , R14 , R15 operate as a comparator with hysteresis.
ヒステリシス付き比較部２０は、論理否定器ＩＮＶと、論理肯定器ＢＵＦとをさらに有している。論理否定器ＩＮＶは、差動増幅器ＡＭＰ2から出力された信号から反転Ｑ信号ＳQBを生成する。一方、論理肯定器ＢＵＦは、差動増幅器ＡＭＰ2から出力された信号からＱ信号ＳQを生成する。
The comparator with
本実施例に係るスイッチング電源装置１０Ｃによれば、第１実施例と同様、外部設定信号ＳSETの電圧を変更するだけで、上限値ＩLHと下限値ＩLLを任意に変更し、負荷電流ＩLをその範囲内に収めることができる。ただし、スイッチング電源装置１０Ｃでは、ヒステリシス幅ＩWを任意に変更することはできない。したがって、ヒステリシス幅ＩWを含む３つの要素を任意に変更したい場合は、第１実施例を採用すべきである。
According to the switching
なお、図９に示す比較例に係るスイッチング電源装置１００のように、制御回路部１０１を構成するヒステリシス付き比較部２０の抵抗Ｒ14を直流電源ＶＣＣに接続すると、外部から上限値ＩLHおよび下限値ＩLLを任意に変更することができなくなるため注意が必要である。第１実施例および第２実施例において抵抗Ｒ8を直流電源ＶＣＣに接続した場合も同様である。
As in the switching
［変形例］
以上、本発明に係るスイッチング電源装置の第１実施例および第２実施例について説明してきたが、本発明の構成はこれらに限定されるものではない。
[Modification]
Although the first and second embodiments of the switching power supply device according to the present invention have been described above, the configuration of the present invention is not limited to these.
例えば、制御回路部１４Ａ，１４Ｂ，１４Ｃは、以下の（１）～（３）のように振る舞う任意の回路であってもよい。
（１）外部から入力されるイネーブル信号ＳENが第１状態（例えば、Ｌレベル）であるときに負荷電流ＩLが上限値ＩLHを上回ろうとすると、第１制御信号および第２制御信号によってスイッチング回路部１２を第１スイッチ状態とする。
（２）外部から入力されるイネーブル信号ＳENが第１状態（例えば、Ｌレベル）であるときに負荷電流ＩLが下限値ＩLLを下回ろうとすると、第１制御信号および第２制御信号によってスイッチング回路部１２を第２スイッチ状態とする。
（３）外部から入力されるイネーブル信号ＳENが第２状態（例えば、Ｈレベル）であるときに、負荷電流ＩLの如何に依らず、第１制御信号および第２制御信号によってスイッチング回路部１２を第１スイッチ状態とする。
ここで、第１状態は、Ｈレベルであってもよく、第２状態は、Ｌレベルであってもよい。また、イネーブル信号ＳENが周期的に変化する信号である場合は、周波数および振幅等によって第１状態と第２状態とが区別されてもよい。
For example, the
(1) When the externally input enable signal S EN is in the first state (for example, L level) and the load current I L tries to exceed the upper limit value I LH , the first control signal and the second control signal puts the
(2) When the load current I L tends to fall below the lower limit value I LL when the externally input enable signal S EN is in the first state (for example, L level), the first control signal and the second control signal puts the
(3) When the externally input enable signal S EN is in the second state (for example, H level), the switching circuit section is controlled by the first control signal and the second control signal regardless of the load current I L . 12 is the first switch state.
Here, the first state may be H level, and the second state may be L level. Further, when the enable signal S EN is a signal that changes periodically, the first state and the second state may be distinguished by frequency, amplitude, and the like.
また、第３実施例に係るスイッチング電源装置１０Ｃの制御回路部１４Ｃは、遅延部１９（図６参照）をさらに含んでいてもよい。
Also, the
また、負荷３０は、プロジェクタ装置のレーザダイオード以外の負荷であってもよい。
Also, the
１０Ａ，１０Ｂ スイッチング電源装置
１１ 駆動回路部
１２ スイッチング回路部
１３ フィルタ回路部
１４Ａ，１４Ｂ，１４Ｃ 制御回路部
１５ 電流検出部
１６ 比較部
１７ ＲＳフリップフロップ部
１８ 駆動部
１９ 遅延部
２０ ヒステリシス付き比較部
３０ 負荷
ＡＭＰ1 差動増幅器
ＡＭＰ2 差動増幅器
ＢＵＦ 論理肯定器
ＣＯＭＰ1 第１比較器
ＣＯＭＰ2 第２比較器
ＩＮＶ 論理否定器
ＯＲ1 第１論理和器
ＯＲ2 第２論理和器
Ｑ1 高電位側スイッチング素子
Ｑ2 低電位側スイッチング素子
10A, 10B switching
Claims (3)
前記高電位側スイッチング素子をオン／オフさせるための第１駆動信号および前記低電位側スイッチング素子をオン／オフさせるための第２駆動信号を出力する、ブートストラップ機能付きの駆動回路部と、
前記負荷に流れている電流に基づいて、前記第１駆動信号の元になる第１制御信号および前記第２駆動信号の元になる第２制御信号を前記駆動回路部に与える制御回路部と、
を備え、
前記制御回路部には、イネーブル信号と、前記電流の上限値および下限値の両方に関係する１つの外部設定信号とが外部から与えられ、
前記制御回路部は、
（１）前記イネーブル信号が第１状態であるときに、前記電流が前記上限値を上回ろうとすると、前記第１制御信号および前記第２制御信号によって前記高電位側スイッチング素子がオフし、かつ前記低電位側スイッチング素子がオンした第１スイッチ状態を作り出し、前記電流が前記下限値を下回ろうとすると、前記第１制御信号および前記第２制御信号によって前記高電位側スイッチング素子がオンし、かつ前記低電位側スイッチング素子がオフした第２スイッチ状態を作り出し、
（２）前記イネーブル信号が前記第１状態とは異なる第２状態であるときに、前記第１制御信号および前記第２制御信号によって前記電流とは無関係に前記第１スイッチ状態を作り出す
ことを特徴とするスイッチング電源装置。 A switching power supply device that drives a load by an N-type high-potential side switching element and an N-type low-potential side switching element connected in series,
a drive circuit unit with a bootstrap function that outputs a first drive signal for turning on/off the high potential side switching element and a second drive signal for turning on/off the low potential side switching element;
a control circuit unit that provides the drive circuit unit with a first control signal that is the source of the first drive signal and a second control signal that is the source of the second drive signal, based on the current flowing through the load;
with
The control circuit unit is externally provided with an enable signal and one external setting signal related to both the upper limit value and the lower limit value of the current,
The control circuit unit
(1) when the current is about to exceed the upper limit when the enable signal is in the first state, the high potential side switching element is turned off by the first control signal and the second control signal; creating a first switch state in which the low potential side switching element is turned on, and when the current tends to fall below the lower limit value, the high potential side switching element is turned on by the first control signal and the second control signal; and creating a second switch state in which the low potential side switching element is turned off,
(2) The first switch state is created independently of the current by the first control signal and the second control signal when the enable signal is in a second state different from the first state. and switching power supplies.
前記外部設定信号の分圧により、前記上限値に対応する上限設定信号および前記下限値に対応する下限設定信号を生成する上下限信号生成部と、
前記電流に応じた電流検出信号を出力する電流検出部と、
前記上限設定信号と前記電流検出信号とを比較するとともに該比較の結果に応じた第１比較結果信号を出力する第１比較部と、
前記下限設定信号と前記電流検出信号とを比較するとともに該比較の結果に応じた第２比較結果信号を出力する第２比較部と、
前記第１比較結果信号および前記第２比較結果信号のうちの一方がセット信号として入力されるとともに他方がリセット信号として入力されるＲＳフリップフロップ部と、
を備え、
前記ＲＳフリップフロップ部が出力するＱ信号および反転Ｑ信号のうちの一方が前記第１制御信号として前記駆動回路部に与えられるとともに他方が前記第２制御信号として前記駆動回路部に与えられる
ことを特徴とする請求項１に記載のスイッチング電源装置。 The control circuit unit
an upper/lower limit signal generation unit that generates an upper limit setting signal corresponding to the upper limit value and a lower limit setting signal corresponding to the lower limit value by dividing the voltage of the external setting signal;
a current detection unit that outputs a current detection signal corresponding to the current;
a first comparison unit that compares the upper limit setting signal and the current detection signal and outputs a first comparison result signal according to the result of the comparison;
a second comparison unit that compares the lower limit setting signal and the current detection signal and outputs a second comparison result signal according to the result of the comparison;
an RS flip-flop section to which one of the first comparison result signal and the second comparison result signal is input as a set signal and the other is input as a reset signal;
with
One of the Q signal and the inverted Q signal output from the RS flip-flop section is applied to the drive circuit section as the first control signal, and the other is provided to the drive circuit section as the second control signal. 2. The switching power supply device according to claim 1.
前記Ｑ信号および前記反転Ｑ信号の代わりに、前記遅延Ｑ信号および前記遅延反転Ｑ信号が前記駆動回路部に与えられる
ことを特徴とする請求項２に記載のスイッチング電源装置。 The control circuit unit further includes a delay unit that generates a delayed Q signal by delaying the rising of the Q signal and generates a delayed inverted Q signal by delaying the rising of the inverted Q signal,
3. The switching power supply device according to claim 2, wherein the delayed Q signal and the delayed inverted Q signal are applied to the drive circuit section instead of the Q signal and the inverted Q signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019109668A JP7174672B2 (en) | 2019-06-12 | 2019-06-12 | switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019109668A JP7174672B2 (en) | 2019-06-12 | 2019-06-12 | switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020202695A JP2020202695A (en) | 2020-12-17 |
| JP7174672B2 true JP7174672B2 (en) | 2022-11-17 |
Family
ID=73744121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019109668A Active JP7174672B2 (en) | 2019-06-12 | 2019-06-12 | switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7174672B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408150A (en) | 1992-06-04 | 1995-04-18 | Linear Technology Corporation | Circuit for driving two power mosfets in a half-bridge configuration |
| JP2006254588A (en) | 2005-03-10 | 2006-09-21 | Fujitsu Ltd | Control circuit and control method of current mode control type dc-dc convertor |
| US20100013452A1 (en) | 2008-07-18 | 2010-01-21 | Primarion, Inc. | Methods and apparatus for power supply load dump compensation |
| JP2010200554A (en) | 2009-02-26 | 2010-09-09 | Fuji Electric Systems Co Ltd | Dc-dc converter |
| JP2018102053A (en) | 2016-12-20 | 2018-06-28 | 株式会社小糸製作所 | Converter controller and vehicular lighting fixture |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6382002B2 (en) * | 2014-07-11 | 2018-08-29 | ローム株式会社 | DC-DC converter |
| JP6396160B2 (en) * | 2014-10-02 | 2018-09-26 | 株式会社小糸製作所 | Vehicle lamp and its lighting circuit |
| JP6943650B2 (en) * | 2017-07-07 | 2021-10-06 | ローム株式会社 | High-side transistor drive circuit, DC / DC converter control circuit using it, DC / DC converter |
-
2019
- 2019-06-12 JP JP2019109668A patent/JP7174672B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408150A (en) | 1992-06-04 | 1995-04-18 | Linear Technology Corporation | Circuit for driving two power mosfets in a half-bridge configuration |
| JP2006254588A (en) | 2005-03-10 | 2006-09-21 | Fujitsu Ltd | Control circuit and control method of current mode control type dc-dc convertor |
| US20100013452A1 (en) | 2008-07-18 | 2010-01-21 | Primarion, Inc. | Methods and apparatus for power supply load dump compensation |
| JP2010200554A (en) | 2009-02-26 | 2010-09-09 | Fuji Electric Systems Co Ltd | Dc-dc converter |
| JP2018102053A (en) | 2016-12-20 | 2018-06-28 | 株式会社小糸製作所 | Converter controller and vehicular lighting fixture |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020202695A (en) | 2020-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100552441B1 (en) | Switching device driving apparatus and dc/dc converter incorporating the same | |
| JP3614156B2 (en) | Power circuit | |
| JP4997891B2 (en) | DC-DC converter and control method of DC-DC converter | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| JP4312000B2 (en) | Buck-boost DC-DC converter | |
| JP2006158067A (en) | Power supply driver circuit | |
| JP4265894B2 (en) | DC / DC converter control circuit and DC / DC converter | |
| JP5456495B2 (en) | Buck-boost switching power supply control circuit, buck-boost switching power supply, and buck-boost switching power supply control method | |
| KR101308208B1 (en) | Dead-time generating circuit and motor control apparatus | |
| TWI784054B (en) | switching regulator | |
| JP3259283B2 (en) | Inverter device and signal level conversion circuit thereof | |
| JP4360310B2 (en) | Drive device | |
| JP2007208831A (en) | Driving circuit device for insulated gate transistor | |
| JP2006101489A (en) | Pwm controller for adjusting switching frequency according to temperature | |
| JP6142917B2 (en) | Power device drive circuit | |
| JP2002290223A (en) | Load drive device | |
| JP2004056983A (en) | Power circuit | |
| JP2008042633A (en) | Resonant gate drive circuit for voltage controlled switching element | |
| JP2013247574A (en) | Pwm signal generation circuit and semiconductor device | |
| JP7174672B2 (en) | switching power supply | |
| JP7129366B2 (en) | switching power supply | |
| US20220140748A1 (en) | Semiconductor device and inverter device | |
| JP3721924B2 (en) | Semiconductor integrated circuit | |
| JP3490049B2 (en) | Switching power supply | |
| JP2005210820A (en) | Synchronous rectification dc/dc converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7174672 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |