JP7058864B2 - Electronic load unit - Google Patents

Electronic load unit Download PDF

Info

Publication number
JP7058864B2
JP7058864B2 JP2018030111A JP2018030111A JP7058864B2 JP 7058864 B2 JP7058864 B2 JP 7058864B2 JP 2018030111 A JP2018030111 A JP 2018030111A JP 2018030111 A JP2018030111 A JP 2018030111A JP 7058864 B2 JP7058864 B2 JP 7058864B2
Authority
JP
Japan
Prior art keywords
voltage
current
electronic load
load unit
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018030111A
Other languages
Japanese (ja)
Other versions
JP2019144171A (en
Inventor
政史 笠原
雅博 石橋
悟 今田
Original Assignee
株式会社エヌエフホールディングス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社エヌエフホールディングス filed Critical 株式会社エヌエフホールディングス
Priority to JP2018030111A priority Critical patent/JP7058864B2/en
Publication of JP2019144171A publication Critical patent/JP2019144171A/en
Application granted granted Critical
Publication of JP7058864B2 publication Critical patent/JP7058864B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Circuit Breakers, Generators, And Electric Motors (AREA)

Description

この発明は、被試験体の負荷として動作する電子負荷ユニットに関するものである。 The present invention relates to an electronic load unit that operates as a load on a test piece.

被試験体に負荷を接続したときの試験を簡便に行なうために、実際の負荷に代わって電気的に動作する電子負荷ユニットが、特許文献１～４などにそれぞれ開示されている。 In order to easily perform a test when a load is connected to a test piece, electronic load units that operate electrically instead of an actual load are disclosed in Patent Documents 1 to 4, etc., respectively.

特許文献１には、ロータの回転に伴いインダクタンス値が周期的に変化するＳＲ（スイッチトリラクタンス）モータを模擬するために、複数の固定リアクトルに開閉スイッチをそれぞれ接続し、制御手段からの切換信号により個々の開閉スイッチの開閉を切換えて、固定リアクトル全体のインダクタンス値を変化させる電子負荷ユニットが提案されている。また特許文献２でも、ＳＲモータを模擬する電子負荷ユニットとして、制御手段からの制御信号により第２コイルに供給する電流量を変化させることで、第２コイルと同じ鉄心に巻装された第１コイルのインダクタンスを変化させる考えが示されている。 In Patent Document 1, in order to simulate an SR (switched reluctance) motor in which the inductance value changes periodically with the rotation of the rotor, an open / close switch is connected to each of a plurality of fixed reactors, and a changeover signal from the control means is provided. Has been proposed as an electronic load unit that changes the inductance value of the entire fixed reactor by switching the opening and closing of individual open / close switches. Further, also in Patent Document 2, as an electronic load unit simulating an SR motor, the first coil is wound around the same iron core as the second coil by changing the amount of current supplied to the second coil by a control signal from the control means. The idea of changing the inductance of the coil is shown.

特許文献３には、交流電源電圧を昇圧する昇圧トランスと、昇圧した交流電源電圧を周波数可変電圧に変換して出力するマトリックスコンバータと、マトリックスコンバータからの出力電力を正弦波状に濾波するフィルタと、一端がフィルタに接続するインダクタとの組み合わせにより、制御手段からマトリックスコンバータに適切なスイッチ制御信号を送出することで、モータの電気的特性を模擬した電子負荷ユニットが提案されている。 Patent Document 3 describes a step-up transformer that boosts the AC power supply voltage, a matrix converter that converts the boosted AC power supply voltage into a variable frequency voltage and outputs it, and a filter that filters the output power from the matrix converter in a sinusoidal manner. An electronic load unit that simulates the electrical characteristics of a motor has been proposed by sending an appropriate switch control signal from a control means to a matrix converter in combination with an inductor whose one end is connected to a filter.

特許文献４は、電源装置や電源などの被試験体に接続される電子負荷ユニットであって、当該ユニットに流れる電流値の検出出力と、負荷電流の設定出力との差が小さくなるように、半導体素子をリニア動作させて、電子負荷ユニットに流れ込む電流を一定量に制御すると共に、半導体素子と直列に接続したバイアス電源が、被試験体の電圧とは逆極性の場合に、バイアス電源で消費される電力を外部に回生する考えが示されている。 Patent Document 4 is an electronic load unit connected to a test object such as a power supply device or a power supply, so that the difference between the detection output of the current value flowing through the unit and the set output of the load current is small. The semiconductor element is operated linearly to control the current flowing into the electronic load unit to a certain amount, and when the bias power supply connected in series with the semiconductor element has the opposite polarity to the voltage of the test object, it is consumed by the bias power supply. The idea of regenerating the generated power to the outside is shown.

特開２０１５－１９５６６７号公報JP-A-2015-195667 特開２０１５－１９５６６６号公報JP-A-2015-195666 特開２０１１－１８２５５４号公報Japanese Unexamined Patent Publication No. 2011-182554 特開２００３－１６７０１５号公報Japanese Patent Application Laid-Open No. 2003-167015

特許文献１の電子負荷ユニットは、実際の固定リアクトルを多数用意し、その中から被試験体に作用させるリアクトルを、開閉スイッチで切換える構成となっている。しかし、ＳＲモータの回転に同期して、多数のリアクトルを高速で選択的に切換えるのは困難で現実的ではなく、リアクトルの切換え前後で電流の連続性を保つのも困難である。 The electronic load unit of Patent Document 1 is configured to prepare a large number of actual fixed reactors, and to switch the reactor acting on the test object from among them with an open / close switch. However, it is difficult and impractical to selectively switch a large number of reactors at high speed in synchronization with the rotation of the SR motor, and it is also difficult to maintain current continuity before and after switching the reactors.

また特許文献１～３は、何れもモータなどの誘導性負荷を模擬するのに、実際のインダクタやトランスなどのインダクタンス素子を組み込んだ構成となっており、電気的な特性は良好なものの、電子負荷ユニットそのものの小型化や軽量化を達成できない。 Further, Patent Documents 1 to 3 all have a configuration in which an inductance element such as an actual inductor or a transformer is incorporated to simulate an inductive load such as a motor, and although the electrical characteristics are good, they are electronic. It is not possible to achieve miniaturization and weight reduction of the load unit itself.

実際のインダクタを用いずに、インダクタと同等の電気的特性を得る手法として、ＦＤＮＲ（周波数依存負性抵抗）を利用した回路構成が知られている。これは、演算増幅器を用いてＦＤＮＲ素子となるＧＩＣ（一般化インピーダンス変換器）を構成し、抵抗を変換して等価的にインダクタを実現するもので、抵抗値を変更することでインダクタンスを可変し、そこに流れる電流を連続的に変化させることができる。しかし、ＦＤＮＲは負荷接続箇所の何れか一方が接地電位である必要があり、フィルタ回路に組み込まれるインダクタを集積回路に置き換える目的には良いものの、誘導性負荷として動作する電子負荷ユニットのような電力応用には不向きで、簡単には利用できない。 A circuit configuration using FDNR (frequency-dependent negative resistance) is known as a method for obtaining electrical characteristics equivalent to those of an inductor without using an actual inductor. This configures a GIC (generalized impedance converter) that becomes an FDNR element using an operational amplifier, converts the resistance and realizes an inductor equivalently, and changes the inductance by changing the resistance value. , The current flowing there can be changed continuously. However, the FDNR requires that one of the load connection points has a ground potential, and although it is good for the purpose of replacing the inductor incorporated in the filter circuit with an integrated circuit, it is a power like an electronic load unit that operates as an inductive load. It is not suitable for application and cannot be easily used.

さらに特許文献１～４では、同一の電子負荷ユニットで誘導性負荷だけでなく、抵抗負荷や容量性負荷を模擬することはできず、多様なインピーダンスをパラメータ設定で行なえる電子負荷ユニットを提供できない。 Further, in Patent Documents 1 to 4, it is not possible to simulate not only an inductive load but also a resistance load and a capacitive load with the same electronic load unit, and it is not possible to provide an electronic load unit capable of performing various impedances by setting parameters. ..

そこで本発明は上記問題点に鑑み、電力応用に好適な回路構成で、多様なインピーダンスをパラメータ設定で簡単に行なうことが可能な電子負荷ユニットを提供することを目的とする。 Therefore, in view of the above problems, it is an object of the present invention to provide an electronic load unit having a circuit configuration suitable for electric power application and capable of easily performing various impedances by setting parameters.

また本発明は、過渡応答特性を改善した電子負荷ユニットを提供することを目的とする。 Another object of the present invention is to provide an electronic load unit having improved transient response characteristics.

本発明は、被試験体の負荷として動作する電子負荷ユニットにおいて、前記被試験体から前記電子負荷ユニットに出力される電流または電圧を検出する検出手段と、外部からの設定信号を受けて、前記被試験体から見た前記電子負荷ユニットのインピーダンスを決めるパラメータを設定し、このパラメータに基づいて、前記検出手段からの検出結果をディジタル演算処理するディジタル制御手段と、前記ディジタル制御手段からの演算結果を増幅して、前記電子負荷ユニットから前記被試験体に電流または電圧を出力する増幅回路と、を備えたことを特徴とする。 INDUSTRIAL APPLICABILITY In an electronic load unit that operates as a load of a test object, the present invention receives a detection means for detecting a current or voltage output from the test object to the electronic load unit and a setting signal from the outside. A digital control means that digitally processes the detection result from the detection means based on the parameters that determine the impedance of the electronic load unit as seen from the subject, and the calculation result from the digital control means. The electronic load unit is provided with an amplifier circuit for outputting a current or a voltage from the electronic load unit to the test piece.

請求項１の発明によれば、ディジタル制御手段は、外部からの設定信号を受けて設定したパラメータに基いて、被試験体から見た電子負荷ユニットのインピーダンスを、アナログ的な回路変更を行なうことなく、ディジタル信号処理により抵抗性や誘導性や容量性などに自由に変更できる。また、ディジタル制御手段での演算結果は、後段の増幅回路で増幅し出力されるので、電力応用に好適な回路構成で、多様なインピーダンスをパラメータ設定で簡単に行なうことが可能になる。 According to the invention of claim 1, the digital control means changes the impedance of the electronic load unit as seen from the test object in an analog circuit based on the parameters set by receiving the set signal from the outside. However, it can be freely changed to resistance, inductive, capacitive, etc. by digital signal processing. Further, since the calculation result by the digital control means is amplified and output by the amplifier circuit in the subsequent stage, it is possible to easily perform various impedances by setting parameters with a circuit configuration suitable for electric power application.

請求項２の発明によれば、電流増幅器の出力端子間の浮遊容量に起因した周波数特性の低下を抑制して、電子負荷ユニットとしての過渡応答特性を改善できる。 According to the second aspect of the present invention, it is possible to suppress the deterioration of the frequency characteristic due to the stray capacitance between the output terminals of the current amplifier and improve the transient response characteristic as the electronic load unit.

請求項３の発明によれば、電圧増幅器の出力端子より先のインダクタンスに起因した周波数特性の低下を抑制して、電子負荷ユニットとしての過渡応答特性を改善できる。 According to the third aspect of the present invention, it is possible to suppress the deterioration of the frequency characteristic due to the inductance ahead of the output terminal of the voltage amplifier and improve the transient response characteristic as the electronic load unit.

請求項４の発明によれば、被試験体の動作状態に応じて、複数の増幅器の何れかを動作させて、個々の増幅器で負荷を再現する電力を分担させることが可能となり、増幅回路の周波数特性を改善して、電子負荷ユニットとしての過渡応答特性を改善できる。 According to the invention of claim 4, it is possible to operate any of a plurality of amplifiers according to the operating state of the test object, and to share the power for reproducing the load among the individual amplifiers. The frequency characteristics can be improved to improve the transient response characteristics of the electronic load unit.

請求項５の発明によれば、外部からの設定信号により、被試験体から見た電子負荷ユニットのインピーダンスＺの種類だけでなく、増幅回路からの出力レベルを瞬時に変更することができ、被試験体の動作中に第二因子を様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。 According to the fifth aspect of the present invention, not only the type of impedance Z of the electronic load unit seen from the test object but also the output level from the amplifier circuit can be instantaneously changed by the setting signal from the outside. By changing the second factor over time in various patterns during the operation of the test piece, sudden change load and non-linear load can be simulated.

本発明の各実施の形態に共通する電子負荷ユニットの基本構成を示す回路ブロック図である。It is a circuit block diagram which shows the basic structure of the electronic load unit common to each embodiment of this invention. 同上、電子負荷ユニットの別な基本構成を示す回路ブロック図である。Same as above, it is a circuit block diagram showing another basic configuration of an electronic load unit. 第１の実施の形態において、インダクタとして模擬動作する電子負荷ユニットの等価的な回路図である。In the first embodiment, it is an equivalent circuit diagram of an electronic load unit that operates as an inductor in a simulated manner. 同上、単アンプ方式で構成した電子負荷ユニットの要部回路図である。Same as above, it is a main circuit diagram of an electronic load unit configured by a single amplifier system. 第２の実施の形態において、コンデンサとして模擬動作する電子負荷ユニットの等価的な回路図である。In the second embodiment, it is an equivalent circuit diagram of an electronic load unit that operates as a capacitor in a simulated manner. 同上、実際の太陽光パワーコンディショナーの概略構成を示す回路図である。Same as above, it is a circuit diagram which shows the schematic structure of the actual solar power conditioner. 同上、図６に示すコンデンサの電流と電圧の波形図である。Same as above, it is a waveform diagram of the current and voltage of the capacitor shown in FIG. 同上、図６の太陽光パワーコンディショナーに適用される単アンプ方式で構成した電子負荷ユニットの要部回路図である。Same as above, it is a circuit diagram of a main part of an electronic load unit configured by a single amplifier system applied to the solar power conditioner of FIG. 第３の実施の形態において、実際の昇圧コンバータの概略構成を示す回路図である。It is a circuit diagram which shows the schematic structure of the actual boost converter in the 3rd Embodiment. 同上、図９の昇圧コンバータの各部波形図である。Same as above, it is a waveform diagram of each part of the boost converter of FIG. 同上、図９の昇圧コンバータに適用される多アンプ方式で構成した電子負荷ユニットの要部回路図である。Same as above, it is a main circuit diagram of an electronic load unit configured by a multi-amplifier system applied to the boost converter of FIG. 9. 第４の実施の形態において、被試験体としてパルス信号発生器に適用される多アンプ方式で構成した電子負荷ユニットの要部回路図である。In a fourth embodiment, it is a main circuit diagram of an electronic load unit configured by a multi-amplifier system applied to a pulse signal generator as a test object.

以下、本発明の電子負荷ユニットに関する実施の形態について、添付図面を参照しながらその詳細を説明する。なお、以下の説明で「増幅器」とは、例えばオペアンプＩＣ等のように、帰還抵抗や利得抵抗を追加することによって増幅機能を実現するためのものを指し、また「増幅回路」とは、増幅器に帰還抵抗や利得抵抗などを追加することによって、回路全体として増幅機能を有するものを指す。 Hereinafter, embodiments of the electronic load unit of the present invention will be described in detail with reference to the accompanying drawings. In the following description, the "amplifier" refers to an amplifier for realizing an amplification function by adding a feedback resistor or a gain resistor, such as an operational amplifier IC, and the "amplifier circuit" refers to an amplifier. By adding a feedback resistor, gain resistor, etc. to, the circuit as a whole has an amplification function.

〔全ての実施の形態に共通する電子負荷ユニットの特徴〕
図１は、本発明の各実施の形態に共通する電子負荷ユニットの基本構成を示したものである。同図において、１は試験対象となる被試験体であり、被試験体１は負荷が接続される端子２Ａ，２Ｂ間に、電圧ｖを印加する電圧源３を備えて構成される。一方、１０は現実の負荷に代わって被試験体１に接続され、被試験体１に現実の負荷を再現する電流ｉを供給する電子負荷ユニットである。ここでの電子負荷ユニット１０は、電圧検出手段２１と、ディジタル制御手段２２と、コントローラ２３と、電流増幅回路２４とを主な構成要素とする。 [Characteristics of electronic load unit common to all embodiments]
FIG. 1 shows a basic configuration of an electronic load unit common to each embodiment of the present invention. In the figure, reference numeral 1 is a test piece to be tested, and the test piece 1 is configured to include a voltage source 3 for applying a voltage v between terminals 2A and 2B to which a load is connected. On the other hand, reference numeral 10 denotes an electronic load unit that is connected to the test object 1 instead of the actual load and supplies the current i that reproduces the actual load to the test object 1. The electronic load unit 10 here includes a voltage detecting means 21, a digital control means 22, a controller 23, and a current amplification circuit 24 as main components.

電圧検出手段２１は、電子負荷ユニット１０の両端に印加される電圧を検出するもので、その電圧検出信号Ｖsensは後段のディジタル制御手段２２に送出される。ディジタル制御手段２２は、コントローラ２３からの設定信号を受けてパラメータＡを設定し、それにより被試験体１の電圧源３から見た電子負荷ユニット１０のインピーダンスＺを決定するもので、設定されたパラメータＡと、電圧検出手段２１からの電圧検出信号Ｖsensとの積が、演算結果として後段の電流増幅回路２４に送出される。電流増幅回路２４は、ディジタル制御手段２２からの演算結果を所定の増幅率（ゲイン：Ｇｍ）で増幅して、電圧源３からの電圧ｖに応じた電流ｉを被試験体１に供給するものである。 The voltage detecting means 21 detects the voltage applied to both ends of the electronic load unit 10, and the voltage detecting signal Vsens is sent to the digital control means 22 in the subsequent stage. The digital control means 22 receives the setting signal from the controller 23, sets the parameter A, and thereby determines the impedance Z of the electronic load unit 10 as seen from the voltage source 3 of the test object 1, and is set. The product of the parameter A and the voltage detection signal Vsens from the voltage detection means 21 is sent to the current amplification circuit 24 in the subsequent stage as a calculation result. The current amplifier circuit 24 amplifies the calculation result from the digital control means 22 at a predetermined amplification factor (gain: Gm), and supplies the current i corresponding to the voltage v from the voltage source 3 to the test piece 1. Is.

電子負荷ユニット１０の好ましい内部構成は後程詳しく説明するが、電流増幅回路２４は、被試験体１の動作状態に関係なく、１個の電流増幅器で負荷を再現する全ての電力（電圧・電流）をまかなう単アンプ方式とするか、或いは被試験体１の動作状態に応じて、２個以上の電流増幅器の何れかを動作させて、個々の電流増幅器で負荷を再現する電力を分担させる多アンプ方式の何れかの構成とする。電流増幅回路２４を多アンプ方式で構成した場合、主パラメータＡを持つ回路としてのディジタル制御手段２２を、アナログ信号で電流増幅器の一つに接続する切替え部（図１では図示せず）が必要となる。 The preferable internal configuration of the electronic load unit 10 will be described in detail later, but the current amplification circuit 24 has all the power (voltage / current) that reproduces the load with one current amplifier regardless of the operating state of the test piece 1. A single amplifier system that covers the above, or a multi-amplifier that operates one of two or more current amplifiers according to the operating state of the test piece 1 and shares the power to reproduce the load with each current amplifier. It shall be one of the configurations. When the current amplification circuit 24 is configured by a multi-amplifier system, a switching unit (not shown in FIG. 1) is required to connect the digital control means 22 as a circuit having the main parameter A to one of the current amplifiers with an analog signal. It becomes.

ディジタル制御手段２２は、電圧検出手段２１からのアナログ電圧検出信号Ｖsensをディジタル信号に変換するＡ／Ｄ変換器３１と、コントローラ２３からの設定信号により設定したパラメータＡを利用して、Ａ／Ｄ変換器３１からのディジタル信号を演算処理する演算処理部３２と、演算処理部３２のディジタル演算結果をアナログ信号に変換するＤ／Ａ変換器３３とにより構成される。 The digital control means 22 uses the A / D converter 31 that converts the analog voltage detection signal Vsens from the voltage detection means 21 into a digital signal, and the parameter A set by the set signal from the controller 23, and uses the A / D. It is composed of an arithmetic processing unit 32 that arithmetically processes a digital signal from the converter 31 and a D / A converter 33 that converts the digital arithmetic result of the arithmetic processing unit 32 into an analog signal.

以上のように構成される電子負荷ユニット１０では、電流増幅回路２４から被試験体に流れ込む電流ｉが、前述の電圧検出信号Ｖsensと、パラメータＡと、電流増幅回路２４のゲインＧｍとにより、次の式で表される。 In the electronic load unit 10 configured as described above, the current i flowing from the current amplifier circuit 24 into the test piece is as follows due to the voltage detection signal Vsens described above, the parameter A, and the gain Gm of the current amplifier circuit 24. It is expressed by the formula of.

Figure 0007058864000001
Figure 0007058864000001

被試験体１の電圧源３から見た電子負荷ユニット１０のインピーダンスＺは、次の式で表される。 The impedance Z of the electronic load unit 10 seen from the voltage source 3 of the test piece 1 is expressed by the following equation.

Figure 0007058864000002
Figure 0007058864000002

上記数２によれば、コントローラ２３からの設定信号で、ディジタル制御手段２２がパラメータＡを設定すれば、電子負荷ユニット１０のインピーダンスＺを外部から任意に変更できる。 According to the above number 2, if the digital control means 22 sets the parameter A by the setting signal from the controller 23, the impedance Z of the electronic load unit 10 can be arbitrarily changed from the outside.

具体的には、電流増幅回路２４のゲインＧｍの周波数特性がフラットであるとすると、演算処理部３２でパラメータＡを定数として演算処理するように設定すれば、被試験体１に対する電子負荷ユニット１０のインピーダンスＺは抵抗値Ｒを含む抵抗性となり、電子負荷ユニット１０は抵抗として動作する。また、演算処理部３２でパラメータＡを積分器として演算処理するように設定すれば、被試験体１に対する電子負荷ユニット１０のインピーダンスＺはインダクタンスＬを含む誘導性となり、電子負荷ユニット１０はインダクタとして動作する。さらに、演算処理部３２でパラメータＡを微分器として演算処理するように設定すれば、被試験体１に対する電子負荷ユニット１０のインピーダンスＺはキャパシタンスＣを含む容量性となり、電子負荷ユニット１０はキャパシタとして動作する。これらのパラメータＡを適宜組合せることで、原理的には多様なインピーダンスＺを、パラメータＡの設定で簡単に行なえる交流の電子負荷ユニット１０が実現可能となる。 Specifically, assuming that the frequency characteristic of the gain Gm of the current amplifier circuit 24 is flat, if the arithmetic processing unit 32 is set to perform arithmetic processing with the parameter A as a constant, the electronic load unit 10 for the test piece 1 is set. The impedance Z of the above becomes a resistance including the resistance value R, and the electronic load unit 10 operates as a resistance. Further, if the arithmetic processing unit 32 is set to perform arithmetic processing using the parameter A as an integrator, the impedance Z of the electronic load unit 10 with respect to the object 1 becomes inductive including the inductance L, and the electronic load unit 10 serves as an inductor. Operate. Further, if the arithmetic processing unit 32 is set to perform arithmetic processing using the parameter A as a differentiator, the impedance Z of the electronic load unit 10 with respect to the object 1 becomes capacitive including the capacitance C, and the electronic load unit 10 becomes a capacitor. Operate. By appropriately combining these parameters A, it is possible to realize an alternating current electronic load unit 10 in which various impedances Z can be easily performed by setting the parameter A in principle.

また、電流増幅回路２４の様々な制限に応じた保護手段や補正手段を、電子負荷ユニット１０に設けてもよい。例えば、電流増幅回路２４の出力電圧や出力電流の制限に応じて、クリッパやリミッタなどの波形整形による保護手段を子負荷ユニット１０に組込むと、電流増幅回路２４の電圧特性や電流特性を改善できる。同様に、電流増幅回路２４のゲインＧｍの周波数特性に応じて、パラメータＡの設定値を補正するような補正手段を電子負荷ユニット１０に組込むと、電流増幅回路２４の周波数特性を改善できる。なお、こうした保護手段や補正手段は、図１に示す電流増幅回路２４に限らず、後述する電圧増幅回路にも同様に適用できる。 Further, the electronic load unit 10 may be provided with protective means or correction means corresponding to various restrictions of the current amplification circuit 24. For example, if a protective means by waveform shaping such as a clipper or a limiter is incorporated in the child load unit 10 according to the limit of the output voltage or the output current of the current amplifier circuit 24, the voltage characteristics and the current characteristics of the current amplifier circuit 24 can be improved. .. Similarly, if a correction means for correcting the set value of the parameter A is incorporated in the electronic load unit 10 according to the frequency characteristic of the gain Gm of the current amplification circuit 24, the frequency characteristic of the current amplification circuit 24 can be improved. It should be noted that such protection means and correction means can be similarly applied not only to the current amplifier circuit 24 shown in FIG. 1 but also to the voltage amplifier circuit described later.

図１に示す被試験体１および電子負荷ユニット１０は、回路の双対性により、図２に示す被試験体１０１および電子負荷ユニット１１０と等価に置き換えることができる。ここでの被試験体１０１は、端子１０２Ａ，１０２Ｂ間に、電流ｉを印加する電流源１０３を備えて構成され、被試験体１０１に接続する電圧負荷ユニット１１０は、被試験体１に現実の負荷を再現する電圧ｖを印加するのに、電流検出手段１２１と、ディジタル制御手段１２２と、コントローラ１２３と、電圧増幅回路１２４とを備えている。ディジタル制御手段１２２は、電流検出手段１２１で検出したアナログ電流検出信号Ｉsensをディジタル信号に変換するＡ／Ｄ変換器１３１と、コントローラ１２３からの設定信号により設定したパラメータＡを利用して、Ａ／Ｄ変換器１３１からのディジタル信号を演算処理する演算処理部１３２と、演算処理部１３２のディジタル演算結果をアナログ信号に変換するＤ／Ａ変換器１３３とにより構成される。 The test piece 1 and the electronic load unit 10 shown in FIG. 1 can be equivalently replaced with the test piece 101 and the electronic load unit 110 shown in FIG. 2 due to the duality of the circuit. The test piece 101 here is configured to include a current source 103 for applying a current i between the terminals 102A and 102B, and the voltage load unit 110 connected to the test piece 101 is actually a test body 1. A current detecting means 121, a digital control means 122, a controller 123, and a voltage amplification circuit 124 are provided to apply a voltage v that reproduces a load. The digital control means 122 uses the A / D converter 131 that converts the analog current detection signal Isens detected by the current detection means 121 into a digital signal, and the parameter A set by the set signal from the controller 123, and A / It is composed of an arithmetic processing unit 132 that performs arithmetic processing on a digital signal from the D converter 131, and a D / A converter 133 that converts the digital arithmetic result of the arithmetic processing unit 132 into an analog signal.

図２に示す回路構成は、回路の双対性を考慮すれば、図１の回路構成とほぼ同じ議論が可能であるため、同様の説明は省略する。最終的には、演算処理部３２でパラメータＡを定数として演算処理するように設定すれば、被試験体１０１に対する電子負荷ユニット１００のインピーダンスＺはコンダクタンスＧを含む抵抗性となり、演算処理部１３２でパラメータＡを積分器として演算処理するように設定すれば、被試験体１０１に対する電子負荷ユニット１００のインピーダンスＺはキャパシタンスＣを含む容量性となり、演算処理部１３２でパラメータＡを微分器として演算処理するように設定すれば、被試験体１０１に対する電子負荷ユニット１００のインピーダンスＺはインダクタンスＬを含む誘導性となる。 Since the circuit configuration shown in FIG. 2 can be discussed almost the same as the circuit configuration of FIG. 1 in consideration of the duality of the circuit, the same description will be omitted. Finally, if the arithmetic processing unit 32 is set to perform arithmetic processing with the parameter A as a constant, the impedance Z of the electronic load unit 100 with respect to the test object 101 becomes a resistance including the conductance G, and the arithmetic processing unit 132 performs arithmetic processing. If the parameter A is set to be arithmetically processed as an integrator, the impedance Z of the electronic load unit 100 with respect to the test object 101 becomes capacitive including the capacitance C, and the arithmetic processing unit 132 arithmetically processes the parameter A as a differentiator. If it is set as such, the impedance Z of the electronic load unit 100 with respect to the test object 101 becomes inductive including the inductance L.

次に、上述した図１に示す電子負荷ユニット１０を、インダクタやキャパシタとして模擬動作させる具体的な実施の形態を説明する。 Next, a specific embodiment in which the electronic load unit 10 shown in FIG. 1 described above is simulated as an inductor or a capacitor will be described.

〔第１の実施の形態〕
図３は、図１の電子負荷ユニット１０をインダクタとして模擬動作させる場合の等価的な回路図を示している。ここでの電子負荷ユニット１０は、電圧源３から模擬負荷となるインダクタ１２の両端に印加される電圧を積分して、電流増幅回路２４で電流を流す。このときの時間ｔにおける電流値ｉ(t)と電圧値ｖ(t)との関係は、インダクタ１２のインダクタンスをＬとすると、次のように表わせる。 [First Embodiment]
FIG. 3 shows an equivalent circuit diagram when the electronic load unit 10 of FIG. 1 is simulated as an inductor. Here, the electronic load unit 10 integrates the voltage applied from the voltage source 3 to both ends of the inductor 12, which is a simulated load, and causes a current to flow in the current amplifier circuit 24. The relationship between the current value i (t) and the voltage value v (t) at the time t at this time can be expressed as follows, where L is the inductance of the inductor 12.

Figure 0007058864000003
Figure 0007058864000003

図４は、図３に示すインダクタ模擬を実現するような、単アンプ方式で構成した電子負荷ユニット１０の要部回路図である。同図を図１と比較すると、４１Ａ，４１Ｂは模擬負荷の両端にかかる電圧を検出するための電圧検出手段２１に相当する電圧検出用ライン、４２はディジタル制御手段２２に含まれる積分器、４４は電流増幅回路２４に含まれる電流増幅器であり、コントローラ２３は存在するものの、図示を省略している。ディジタル信号処理が可能な積分器４２は、演算のためにコントローラ２３からの設定信号により可変する積分係数（数３に示すインダクタンスＬ）を含んでいる。この積分係数の値は、電圧検出手段２１からの検出結果を積分する積分器４２と共に、被試験体１から見た電子負荷ユニット１０のインピーダンスＺを決めるパラメータＡで設定され、ディジタル制御手段２２からの演算結果が、後段の電流増幅回路２４により電子負荷ユニット１０から流れる電流ｉとして、端子２Ａから端子２Ｂに出力される構成となっている。 FIG. 4 is a main circuit diagram of an electronic load unit 10 configured by a single amplifier system so as to realize the inductor simulation shown in FIG. Comparing the figure with FIG. 1, 41A and 41B are voltage detection lines corresponding to the voltage detection means 21 for detecting the voltage applied across the simulated load, 42 is the integrator included in the digital control means 22, 44. Is a current amplifier included in the current amplifier circuit 24, and although the controller 23 exists, the illustration is omitted. The integrator 42 capable of digital signal processing includes an integration coefficient (inductance L shown in Equation 3) that is variable by a set signal from the controller 23 for calculation. The value of this integration coefficient is set by the integrator 42 that integrates the detection result from the voltage detecting means 21, and the parameter A that determines the impedance Z of the electronic load unit 10 seen from the test object 1, and is set from the digital control means 22. The calculation result of is output from the terminal 2A to the terminal 2B as the current i flowing from the electronic load unit 10 by the current amplification circuit 24 in the subsequent stage.

本実施の形態における電子負荷ユニット１０は、１個の電流増幅器４４だけで全ての電流ｉを取扱う単アンプ方式の構成を有する。また、電流増幅器４４は２つの入力端子と２つの出力端子、すなわち反転入力端子および非反転入力端子と、反転出力端子および非反転出力端子をそれぞれ有し、２つの出力端子を介して被試験体１に電流ｉを流すために、被試験体１の一方の端子２Ａを電流増幅器４４の一方の非反転出力端子に接続し、被試験体１の他方の端子２Ｂを電流増幅器４４の他方の反転出力端子に接続している。なお図４では、積分器４２に接続される一方の入力端子は図示されているものの、基準電位に接続される他方の入力端子の図示を省略している。 The electronic load unit 10 in the present embodiment has a single amplifier system configuration in which all currents i are handled by only one current amplifier 44. Further, the current amplifier 44 has two input terminals and two output terminals, that is, an inverting input terminal and a non-inverting input terminal, and an inverting output terminal and a non-inverting output terminal, respectively. In order to pass the current i through 1, one terminal 2A of the test piece 1 is connected to one non-inverting output terminal of the current amplifier 44, and the other terminal 2B of the test piece 1 is the other inverting of the current amplifier 44. It is connected to the output terminal. Although one input terminal connected to the integrator 42 is shown in FIG. 4, the other input terminal connected to the reference potential is not shown.

単アンプ方式で２つの出力端子を有する電流増幅器４４を用いる場合、出力端子間に発生する浮遊容量に起因して、電流増幅器４４の周波数特性が制限され、電子負荷ユニット１０として実用的に問題が生じる場合がある。そこで本実施の形態では、電流増幅器４４の周波数特性を改善するために、電流増幅器４４の各出力端子にインダクタ４５Ａ，４５Ｂをそれぞれ追加接続している。インダクタ４５Ａ，４５Ｂは、電流増幅器４４の出力端子の両側で、電流ｉが流れるラインに挿入接続されており、一方のインダクタ４５Ａは、端子２Ａと電流増幅器４４の非反転出力端子との間の出力ライン４６Ａに挿入接続され、他方のインダクタ４５Ｂは、端子２Ｂと電流増幅器４４の反転出力端子との間の出力ライン４６Ｂに挿入接続される。ここでは電流増幅器４４の２つの出力端子の両方にインダクタ４５Ａ，４６Ａを接続した例を挙げたが、接続するインダクタはいずれか一方であっても構わない。 When a current amplifier 44 having two output terminals is used in a single amplifier system, the frequency characteristics of the current amplifier 44 are limited due to the stray capacitance generated between the output terminals, which causes a practical problem as the electronic load unit 10. May occur. Therefore, in the present embodiment, inductors 45A and 45B are additionally connected to each output terminal of the current amplifier 44 in order to improve the frequency characteristics of the current amplifier 44. The inductors 45A and 45B are inserted and connected to the line through which the current i flows on both sides of the output terminal of the current amplifier 44, and one inductor 45A is an output between the terminal 2A and the non-inverting output terminal of the current amplifier 44. The inductor 45B is inserted and connected to the line 46A, and the other inductor 45B is inserted and connected to the output line 46B between the terminal 2B and the inverting output terminal of the current amplifier 44. Here, an example in which the inductors 45A and 46A are connected to both of the two output terminals of the current amplifier 44 has been given, but either one of the inductors may be connected.

そして、上記構成の電子負荷ユニット１０を被試験体１の端子３Ａ，３Ｂ間に接続し、被試験体１から電子負荷ユニット１０に電圧ｖを印加すると、この電圧ｖが電圧検出用ライン４１Ａ，４１Ｂを通して検出され、ディジタル制御手段２２にアナログの電圧検出信号Ｖsensが送出される。積分器４２は、電圧検出用ライン４１Ａ，４１Ｂからの電圧検出信号Ｖsensをディジタルの電圧値として取込み、コントローラ２３からの設定信号を受けて、インダクタンスＬのインダクタに電圧ｖが印加されたときの電流値を数式３から演算する。積分器４２の演算結果はアナログ信号に変換されて電流増幅器４４の入力端子に取込まれ、電流増幅器４４は実際のインダクタに相当する電流ｉが被試験体１に流れるように、積分器４２からの演算結果となるアナログ信号を電流増幅する。また、電圧源３からの電圧供給が途絶えた場合には、それまでインダクタに蓄積されたエネルギーをディジタル制御手段２２で算出し、インダクタの両端間に発生する電圧値の演算結果をアナログ信号に変換して、電流増幅器４４の入力端子に送り出すことで、電流増幅器４４は実際のインダクタンスに相当する電圧を被試験体１に印加する。これにより、インダクタンスＬを有するインダクタとして、被試験体１に接続した電子負荷ユニット１０を模擬動作させることが可能になる。 Then, when the electronic load unit 10 having the above configuration is connected between the terminals 3A and 3B of the test body 1 and a voltage v is applied from the test body 1 to the electronic load unit 10, this voltage v becomes the voltage detection line 41A, Detected through 41B, an analog voltage detection signal Vsens is sent to the digital control means 22. The integrator 42 takes in the voltage detection signals Vsens from the voltage detection lines 41A and 41B as digital voltage values, receives the set signal from the controller 23, and receives the set signal from the controller 23, and the current when the voltage v is applied to the inductor of the inductance L. Calculate the value from Equation 3. The calculation result of the integrator 42 is converted into an analog signal and taken into the input terminal of the current amplifier 44, and the current amplifier 44 receives the current i corresponding to the actual inductor from the integrator 42 so as to flow to the test piece 1. The analog signal that is the result of the calculation of is amplified by current. When the voltage supply from the voltage source 3 is interrupted, the energy stored in the inductor up to that point is calculated by the digital control means 22, and the calculation result of the voltage value generated between both ends of the inductor is converted into an analog signal. Then, by sending out to the input terminal of the current amplifier 44, the current amplifier 44 applies a voltage corresponding to the actual inductance to the test piece 1. This makes it possible to simulate the electronic load unit 10 connected to the test piece 1 as an inductor having an inductance L.

ディジタル制御手段２２で設定されるインダクタンスＬは、コントローラ２３からの設定信号により任意に変更できる。したがって、被試験体１の動作中にインダクタンスＬを様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。また、単アンプ方式の構成では、電流増幅回路２４に含まれる一つだけの電流増幅器４４が、被試験体１に流す全ての電流ｉをまかなう必要があり、そのままでは電流増幅器４４の出力端子間に発生する浮遊容量により周波数特性が制限される問題が生じうるが、本実施の形態では、電流増幅器４４の各出力端子にインダクタ４５Ａ，４５Ｂをそれぞれ追加して接続することで、そうした周波数特性の低下を抑制して、電子負荷ユニット１０の過渡応答特性を改善することができる。 The inductance L set by the digital control means 22 can be arbitrarily changed by a set signal from the controller 23. Therefore, by changing the inductance L over time in various patterns during the operation of the test piece 1, a sudden change load or a non-linear load can be simulated. Further, in the configuration of the single amplifier system, only one current amplifier 44 included in the current amplifier circuit 24 needs to cover all the current i flowing through the test piece 1, and as it is, between the output terminals of the current amplifier 44. There may be a problem that the frequency characteristics are limited by the stray capacitance generated in the current amplifier 44, but in the present embodiment, the inductors 45A and 45B are additionally connected to the output terminals of the current amplifier 44, respectively, to obtain such frequency characteristics. It is possible to suppress the decrease and improve the transient response characteristics of the electronic load unit 10.

〔第２の実施の形態〕
図５は、図２の電子負荷ユニット１１０をコンデンサとして模擬動作させる場合の等価的な回路図を示している。ここでの電子負荷ユニット１１０は、電流源１０３から模擬負荷となるコンデンサ１１２を流れる電流を積分して、電圧増幅回路１２４で電圧を印加する。このときの時間ｔにおける電圧値ｖ(t)と電流値ｉ(t)との関係は、コンデンサ１１２のキャパシタンスをＣとすると、次のように表わせる。 [Second Embodiment]
FIG. 5 shows an equivalent circuit diagram when the electronic load unit 110 of FIG. 2 is simulated as a capacitor. Here, the electronic load unit 110 integrates the current flowing through the capacitor 112, which is a simulated load, from the current source 103, and applies a voltage in the voltage amplification circuit 124. The relationship between the voltage value v (t) and the current value i (t) at the time t at this time can be expressed as follows, where C is the capacitance of the capacitor 112.

Figure 0007058864000004
Figure 0007058864000004

図６は、図２の電子負荷ユニット１１０をコンデンサとして模擬動作させる一応用例として、実際の太陽光パワーコンディショナーの要部回路図を示したものである。同図において、１４１は太陽電池（ＰＶ）のＰＶ等価回路で、これは周知のように、光の強さに応じた電流が発生する電流源１４２の両端間に、ダイオード１４３を接続して表記される。１４４は、太陽電池の直流出力を交流出力に変換するインバータで、インバータ１４４を構成する各スイッチ素子１４４Ａ～１４４Ｄは、太陽電池が最大出力を得られるように、図示しない制御手段からのパルス駆動信号によりＭＰＰＴ（最大電力点追従）制御される。 FIG. 6 shows a circuit diagram of a main part of an actual solar power conditioner as an application example in which the electronic load unit 110 of FIG. 2 is simulated as a capacitor. In the figure, 141 is a PV equivalent circuit of a solar cell (PV), and as is well known, a diode 143 is connected between both ends of a current source 142 that generates a current according to the intensity of light. Will be done. Reference numeral 144 is an inverter that converts the DC output of the solar cell into an AC output, and each switch element 144A to 144D constituting the inverter 144 is a pulse drive signal from a control means (not shown) so that the solar cell can obtain the maximum output. MPPT (Maximum Power Point Tracking) is controlled by.

インバータ１４４の入力側ラインは、ＰＶ等価回路１４１の両端間に接続されるが、太陽電池が本質的に電流源１４２であることから、太陽電池をインバータ１４４に接続するには、インバータ１４４の入力側に直流電圧を印加するためのコンデンサ１４５が必要となる。これによりインバータ１４４の動作時には、コンデンサ１４５を流れる電流Ｉｃと両端間に発生する電圧Ｖｃが、図７に示すような波形となる。なお１４６は、インバータ１４４の出力側ラインに挿入接続される交流リアクトルであり、この交流リアクトル１４６を通してインバータ１４４で変換された交流電圧が出力される。 The input side line of the inverter 144 is connected between both ends of the PV equivalent circuit 141, but since the solar cell is essentially a current source 142, in order to connect the solar cell to the inverter 144, the input of the inverter 144 is used. A capacitor 145 for applying a DC voltage to the side is required. As a result, when the inverter 144 is operating, the current Ic flowing through the capacitor 145 and the voltage Vc generated between both ends have a waveform as shown in FIG. 7. Note that 146 is an AC reactor that is inserted and connected to the output side line of the inverter 144, and the AC voltage converted by the inverter 144 is output through the AC reactor 146.

こうした太陽光パワーコンディショナーでは、インバータ１４４のスイッチング速度の高周波化により、有寿命部品となる電解コンデンサに代わり、高誘電率系セラミックコンデンサがコンデンサ１４５として使用できる。高誘電率系セラミックコンデンサは小型ではあるものの静電容量が小さく、電圧や温度によって静電容量が変化する、したがって、太陽電池の発電量に応じてコンデンサ１４５の静電容量となるキャパシタンスＣも変化するが、それでもＭＰＰＴ制御により動作が可能であるか否かを試験する必要が有る。 In such a solar power conditioner, by increasing the switching speed of the inverter 144, a high dielectric constant ceramic capacitor can be used as the capacitor 145 instead of the electrolytic capacitor which is a life-long component. Although the high dielectric constant ceramic capacitor is small, it has a small capacitance, and the capacitance changes depending on the voltage and temperature. Therefore, the capacitance C, which is the capacitance of the capacitor 145, also changes according to the amount of power generated by the solar cell. However, it is still necessary to test whether the operation is possible by MPPT control.

その試験を実現するために、図６に示す実際のコンデンサ１４５に代わって、図２に示すコンデンサを模擬する電子負荷ユニット１１０を接続した一応用例を、図８に示す。 In order to realize the test, an application example in which an electronic load unit 110 simulating the capacitor shown in FIG. 2 is connected instead of the actual capacitor 145 shown in FIG. 6 is shown in FIG.

同図を図２と比較すると、１５１は模擬負荷に流れる電流を検出するための電流検出手段１２１に相当する電流検出抵抗、１５２はディジタル制御手段１２２に相当する積分器、１５４は電圧増幅回路１２４に含まれる電圧増幅器であり、コントローラ１２３は存在するものの、図示を省略している。ここではＰＶ等価回路１４１とインバータ１４４が被試験体１０１に相当し、その端子１０２Ａ，１０２Ｂ間に電子負荷ユニット１１０で再現されるコンデンサ１１２が、ラインとなるケーブル１５６を介して接続される。ディジタル信号処理が可能な積分器１５２は、演算のためにコントローラ１２３からの設定信号により可変する積分係数（キャパシタンスＣ）を含んでいる。この積分係数の値は、電圧検出手段２１からの検出結果を積分する積分器１５２と共に、被試験体１０１から見た電子負荷ユニット１１０のインピーダンスＺを決めるパラメータＡで設定され、ディジタル制御手段１２２からの演算結果が、後段の電圧増幅回路１２４によりインバータ１４４に印加される電圧Ｖｃとして、端子１０２Ａ，１０２Ｂ間に出力される構成となっている。 Comparing the figure with FIG. 2, 151 is a current detection resistor corresponding to the current detection means 121 for detecting the current flowing through the simulated load, 152 is an integrator corresponding to the digital control means 122, and 154 is a voltage amplification circuit 124. It is a voltage amplifier included in the above, and although the controller 123 exists, the illustration is omitted. Here, the PV equivalent circuit 141 and the inverter 144 correspond to the test piece 101, and the capacitor 112 reproduced by the electronic load unit 110 is connected between the terminals 102A and 102B via a cable 156 which is a line. The integrator 152 capable of digital signal processing includes an integration coefficient (capacitance C) that is variable by a set signal from the controller 123 for calculation. The value of this integration coefficient is set by the parameter A that determines the impedance Z of the electronic load unit 110 as seen from the test object 101 together with the integrator 152 that integrates the detection result from the voltage detecting means 21, and is set from the digital control means 122. The calculation result of is output between the terminals 102A and 102B as the voltage Vc applied to the inverter 144 by the voltage amplification circuit 124 in the subsequent stage.

本実施の形態における電子負荷ユニット１１０は、１個の電圧増幅器１５４だけで全ての電圧Ｖｃを取扱う単アンプ方式の構成を有する。また、電圧増幅器１５４は２つの入力端子と出力端子、すなわち反転入力端子および非反転入力端子と、反転出力端子および非反転出力端子をそれぞれ有し、２つの出力端子間から被試験体１に電圧ｖを印加するために、被試験体１０１の一方の端子１０２Ａを電圧増幅器１５４の一方の非反転出力端子に接続し、被試験体１０１の他方の端子１０２Ｂを電圧増幅器１５４の他方の反転出力端子に接続している。なお図８では、積分器１５２に接続される一方の入力端子は図示されているものの、基準電位に接続される他方の入力端子の図示を省略している。 The electronic load unit 110 in the present embodiment has a single amplifier system configuration in which all voltage Vc is handled by only one voltage amplifier 154. Further, the voltage amplifier 154 has two input terminals and output terminals, that is, an inverting input terminal and a non-inverting input terminal, and an inverting output terminal and a non-inverting output terminal, respectively, and a voltage is applied to the test piece 1 from between the two output terminals. In order to apply v, one terminal 102A of the test piece 101 is connected to one non-inverting output terminal of the voltage amplifier 154, and the other terminal 102B of the test piece 101 is connected to the other inverting output terminal of the voltage amplifier 154. Is connected to. Although one input terminal connected to the integrator 152 is shown in FIG. 8, the other input terminal connected to the reference potential is not shown.

電子負荷ユニット１１０で模擬動作されるコンデンサ１１２とインバータ１４４とを繋ぐケーブル１５６はインダクタンスＬｘを持つので、そのままではインバータ１４４への電流が急変したときに、電圧増幅器１５４の両端間の電圧にケーブル１５６のインダクタンスＬｘ分の電圧が重畳して、インバータ１４４に過電圧が印加されてしまう。そこで本実施の形態では、電圧増幅器１５４の各出力端子と被試験体１０１の端子１０２Ａ，１０２Ｂとの間を接続するケーブル１５６間に、過電圧防止用のバイパスコンデンサ１５７を接続することができる。この場合、インバータ１４４への電流が急変したときに、それまでケーブル１５６のインダクタンスＬｘ分に蓄えられていたエネルギーがバイパスコンデンサ１５７に吸収され、インバータ１４４への過電圧印加を防止できる。 Since the cable 156 connecting the capacitor 112 simulated by the electronic load unit 110 and the inverter 144 has an inductance Lx, when the current to the inverter 144 suddenly changes as it is, the cable 156 changes to the voltage between both ends of the voltage amplifier 154. The voltage corresponding to the inductance Lx of the above is superimposed, and an overvoltage is applied to the inverter 144. Therefore, in the present embodiment, a bypass capacitor 157 for preventing overvoltage can be connected between the cables 156 connecting each output terminal of the voltage amplifier 154 and the terminals 102A and 102B of the test object 101. In this case, when the current to the inverter 144 suddenly changes, the energy stored in the inductance Lx of the cable 156 is absorbed by the bypass capacitor 157, and the overvoltage application to the inverter 144 can be prevented.

また、単アンプ方式で２つの出力端子を有する電圧増幅器１５４を用いる場合、出力端子より先のインダクタンスに起因して、電圧増幅器１５４の周波数特性が制限されるが、本実施の形態では、前述のバイパスコンデンサ１５７を追加接続することで、電圧増幅器１５４の周波数特性を改善できる。 Further, when a voltage amplifier 154 having two output terminals is used in a single amplifier system, the frequency characteristics of the voltage amplifier 154 are limited due to the inductance ahead of the output terminals. By additionally connecting the bypass capacitor 157, the frequency characteristic of the voltage amplifier 154 can be improved.

そして、上記構成の電子負荷ユニット１１０を被試験体１０１の端子１０２Ａ，１０２Ｂ間に接続し、被試験体１０１から電子負荷ユニット１１０に電流Ｉｃを流し込むと、この電流Ｉｃが電流検出抵抗１５１により検出され、ディジタル制御手段１２２にアナログの電流検出信号Ｉsensが送出される。ディジタル制御手段１２２は、インバータ１４４を構成する各スイッチ素子１４４Ａ～１４４Ｄのスイッチング動作に伴い、その値が変化する電流検出信号Ｉsensに基づいて、インバータ１４４がオン期間であるか、或いはオフ期間であるかを判断する。 Then, when the electronic load unit 110 having the above configuration is connected between the terminals 102A and 102B of the test object 101 and a current Ic is passed from the test object 101 to the electronic load unit 110, this current Ic is detected by the current detection resistor 151. Then, an analog current detection signal Isens is sent to the digital control means 122. The digital control means 122 has an on period or an off period of the inverter 144 based on the current detection signal Isens whose value changes with the switching operation of the switch elements 144A to 144D constituting the inverter 144. To judge.

そしてインバータ１４４がオン期間である場合、積分器１５２は、電流検出信号Ｉsensをディジタルの電圧値として取込み、コントローラ１２３からの設定信号を受けて、キャパシタンスＣのコンデンサ１１２に電流Ｉｃが流れたときの電圧値を数式４から演算する。積分器１５２の演算結果はアナログ信号に変換されて電圧増幅器１５４の入力端子に取込まれ、電圧増幅器１５４は実際のコンデンサ１４５に相当する電圧Ｖｃが被試験体１０１に印加されるように、積分器１５２からの演算結果となるアナログ信号を電圧増幅する。 When the inverter 144 is on, the integrator 152 takes in the current detection signal Isens as a digital voltage value, receives the set signal from the controller 123, and when the current Ic flows through the capacitor 112 of the capacitance C. The voltage value is calculated from Equation 4. The calculation result of the integrator 152 is converted into an analog signal and taken into the input terminal of the voltage amplifier 154, and the voltage amplifier 154 integrates so that the voltage Vc corresponding to the actual capacitor 145 is applied to the test object 101. The analog signal resulting from the calculation from the integrator 152 is voltage-amplified.

またインバータ１４４がオフ期間である場合、ディジタル制御手段１２２は、インバータ１４４のオン期間中にインダクタに蓄積されたエネルギーから、キャパシタンスＣのコンデンサ１１２に生じる電圧値を算出し、その算出結果に基づくアナログ信号を電圧増幅器１５４の入力端子に送出する。積分器１５２の演算結果はアナログ信号に変換されて電圧増幅器１５４の入力端子に取込まれ、電圧増幅器１５４は実際のコンデンサ１４５に相当する電圧Ｖｃが被試験体１０１に印加されるように、積分器１５２からの演算結果となるアナログ信号を電圧増幅する。これにより、キャパシタンスＣのコンデンサ１１２として、被試験体１０１に接続した電子負荷ユニット１１０を模擬動作させることが可能になる。 When the inverter 144 is in the off period, the digital control means 122 calculates the voltage value generated in the capacitor 112 of the capacitance C from the energy stored in the inductor during the on period of the inverter 144, and the analog based on the calculation result. The signal is sent to the input terminal of the voltage amplifier 154. The calculation result of the integrator 152 is converted into an analog signal and taken into the input terminal of the voltage amplifier 154, and the voltage amplifier 154 integrates so that the voltage Vc corresponding to the actual capacitor 145 is applied to the test object 101. The analog signal resulting from the calculation from the integrator 152 is voltage-amplified. This makes it possible to simulate the electronic load unit 110 connected to the test piece 101 as the capacitor 112 having the capacitance C.

ここでも、ディジタル制御手段１２２で設定されるキャパシタンスＣは、コントローラ１２３からの設定信号により任意に変更できる。したがって、被試験体１０１の動作中にキャパシタンスＣを様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。また、単アンプ方式の構成では、電圧増幅回路１２４に含まれる一つだけの電圧増幅器１５４が、被試験体１０１に流す全ての電圧ｖをまかなう必要があり、そのままでは電圧増幅器１５４の出力端子より先のインダクタンスにより周波数特性が制限される問題が生じうるが、本実施の形態では、電圧増幅器１５４の出力端子間にバイパスコンデンサ１５７を追加して接続することで、そうした周波数特性の低下を抑制して、電子負荷ユニット１１０の過渡応答特性を改善することができる。しかもこのバイパスコンデンサ１５７は、インバータ１４４への電流が急変したときの過電圧防止にも利用できる。 Here, too, the capacitance C set by the digital control means 122 can be arbitrarily changed by the setting signal from the controller 123. Therefore, by changing the capacitance C in various patterns over time during the operation of the test piece 101, a sudden change load or a non-linear load can be simulated. Further, in the configuration of the single amplifier system, only one voltage amplifier 154 included in the voltage amplification circuit 124 needs to cover all the voltage v flowing through the test piece 101, and as it is, from the output terminal of the voltage amplifier 154. There may be a problem that the frequency characteristics are limited by the above inductance, but in the present embodiment, by additionally connecting a bypass capacitor 157 between the output terminals of the voltage amplifier 154, such deterioration of the frequency characteristics is suppressed. Therefore, the transient response characteristics of the electronic load unit 110 can be improved. Moreover, this bypass capacitor 157 can also be used to prevent overvoltage when the current to the inverter 144 suddenly changes.

なお、本実施の形態における電子負荷ユニット１１０は、太陽電池からの直流電力をインバータ１４４に適した直流電力に変換する昇圧コンバータ付きの太陽光パワーコンディショナーにも適用できるし、それ以外のコンデンサ１１２を負荷とするあらゆる被試験体１０１に適用可能である。 The electronic load unit 110 in the present embodiment can also be applied to a solar power conditioner with a boost converter that converts DC power from a solar cell into DC power suitable for an inverter 144, and a capacitor 112 other than that can be used. It can be applied to any test object 101 to be loaded.

〔第３の実施の形態〕
次に、図３に示すインダクタ模擬を実現するような、多アンプ方式で構成した電子負荷ユニット１０を、電力変換器となる昇圧コンバータに適用した一応用例について説明する。 [Third Embodiment]
Next, an application example in which an electronic load unit 10 configured by a multi-amplifier system for realizing the inductor simulation shown in FIG. 3 is applied to a boost converter serving as a power converter will be described.

図９は、一般的な非絶縁型の昇圧コンバータ５１の回路図を示している。同図において、昇圧コンバータ５１は、直流電源５２の両端間に接続するインダクタ５３とスイッチ素子５４との直列回路と、スイッチ素子５４の両端間に接続するダイオード５５とコンデンサ５６との直列回路とにより構成され、コンデンサ５６の両端間に昇圧コンバータ５１の負荷となる抵抗５７が接続される。また、ここには図示しないが、昇圧コンバータ５１はスイッチ素子５４へのパルス駆動信号を生成するための制御手段を備え、制御手段のディジタル信号処理により、パルス駆動信号の導通幅や周波数が制御される構成となっている。 FIG. 9 shows a circuit diagram of a general non-isolated boost converter 51. In the figure, the boost converter 51 is composed of a series circuit of an inductor 53 and a switch element 54 connected between both ends of a DC power supply 52, and a series circuit of a diode 55 and a capacitor 56 connected between both ends of the switch element 54. A resistor 57, which is a load of the boost converter 51, is connected between both ends of the capacitor 56. Further, although not shown here, the boost converter 51 includes a control means for generating a pulse drive signal to the switch element 54, and the conduction width and frequency of the pulse drive signal are controlled by the digital signal processing of the control means. It has a structure of

図１０は、図９に示す昇圧コンバータ５１の各部の波形を示したものである。同図において、Ｖinは昇圧コンバータ５１の直流入力電圧となる直流電源５２の両端間電圧、Ｖoutは昇圧コンバータ５１の直流出力電圧となる抵抗５７の両端間電圧、ＶLはインダクタ５３の両端間電圧、Ｖswはスイッチ素子５４の両端間電圧、ＶFはダイオード５５の順方向電圧降下、ＩLはインダクタ５３から流れ出る電流、Ｉswはスイッチ素子５４を流れる電流、ＩDCは昇圧コンバータ５１の出力電流となる抵抗５７を流れる電流である。 FIG. 10 shows the waveform of each part of the boost converter 51 shown in FIG. In the figure, Vin is the voltage across the DC power supply 52 that is the DC input voltage of the boost converter 51, Vout is the voltage across the resistor 57 that is the DC output voltage of the boost converter 51, and VL is the voltage across the inductor 53. Vsw is the voltage between both ends of the switch element 54, VF is the forward voltage drop of the diode 55, IL is the current flowing out of the inductor 53, Isw is the current flowing through the switch element 54, and IDC is the resistor 57 which is the output current of the boost converter 51. It is the flowing current.

昇圧コンバータ５１の動作時には、制御手段からのパルス駆動信号によりスイッチ素子５４のオン・オフが繰り返される。スイッチ素子５４がオン、すなわち図１０に示す「モード２」になると、スイッチ素子５４の両端間電圧は０Ｖになって、インダクタ５３に直流電源５２の電圧Ｖinが印加され、インダクタ５３の両端間電圧ＶLは、直流電源５２側を基準として－Ｖinになる。また、「モード２」の期間中は、直流電源５２からのエネルギーがインダクタ５３に蓄えられるので、インダクタ５３を流れる電流ＩLは時間の経過と共に傾斜増加し、スイッチ素子５４にもインダクタ５３を流れるのと同じ値の電流Ｉswが発生する。 When the boost converter 51 is in operation, the switch element 54 is repeatedly turned on and off by a pulse drive signal from the control means. When the switch element 54 is turned on, that is, in the "mode 2" shown in FIG. 10, the voltage across the switch element 54 becomes 0V, the voltage Vin of the DC power supply 52 is applied to the inductor 53, and the voltage across the inductor 53 is applied. VL is -Vin with respect to the DC power supply 52 side. Further, since the energy from the DC power supply 52 is stored in the inductor 53 during the period of "mode 2", the current IL flowing through the inductor 53 increases in inclination with the passage of time, and the inductor 53 also flows through the switch element 54. The current Isw of the same value as is generated.

その後、スイッチ素子５４がオフ、すなわち図１０に示す「モード１」になると、それまでインダクタ５３に蓄えられていたエネルギーと直流電源５２からのエネルギーが、ダイオード５５を通して平滑用のコンデンサ５６に送り出され、直流電源５２の電圧Ｖinよりも高い電圧Ｖoutを、抵抗５７に供給することが可能になる。このときのインダクタ５３の両端間電圧ＶLは、直流電源５２側を基準としてＶout＋ＶF－Ｖinになり、スイッチ素子５４の両端間電圧Ｖswは、直流電源５２の電圧Ｖinよりも高くＶout＋ＶFになる。また、「モード２」の期間中は、スイッチ素子５４を流れる電流Ｉswが遮断され、インダクタ５３にそれまで蓄えられていたエネルギーは、ダイオード５５を通して出力側に放出するので、インダクタ５３を流れる電流ＩLは時間の経過と共に傾斜減少する。 After that, when the switch element 54 is turned off, that is, in the "mode 1" shown in FIG. 10, the energy stored in the inductor 53 and the energy from the DC power supply 52 are sent out to the smoothing capacitor 56 through the diode 55. , A voltage Vout higher than the voltage Vin of the DC power supply 52 can be supplied to the resistor 57. At this time, the voltage VL between both ends of the inductor 53 becomes Vout + VF-Vin with respect to the DC power supply 52 side, and the voltage Vsw between both ends of the switch element 54 becomes Vout + VF higher than the voltage Vin of the DC power supply 52. Further, during the period of "mode 2", the current Isw flowing through the switch element 54 is cut off, and the energy previously stored in the inductor 53 is discharged to the output side through the diode 55, so that the current IL flowing through the inductor 53 Decreases the slope over time.

本実施の形態では、昇圧コンバータ５１の制御手段となるディジタルスイッチングコントローラを開発するために、実際のインダクタ５３に代わって、多アンプ方式で構成したインダクタを模擬する電子負荷ユニット１０を接続する。図１１は、その一応用例を示す要部回路図であり、ここでは図示しない昇圧コンバータ５１の制御手段を含めて、電子負荷ユニット１０を除く全ての構成が、試験対象となる被試験体１に相当する。なお本実施の形態では、直流電源５２からの電流は模擬せず、昇圧コンバータ５１に流れる電流だけを模擬している。 In the present embodiment, in order to develop a digital switching controller that serves as a control means for the boost converter 51, an electronic load unit 10 that simulates an inductor configured by a multi-amplifier system is connected instead of the actual inductor 53. FIG. 11 is a circuit diagram of a main part showing an application example thereof, and all the configurations except the electronic load unit 10 including the control means of the boost converter 51 (not shown here) are included in the test object 1 to be tested. Equivalent to. In this embodiment, the current from the DC power supply 52 is not simulated, but only the current flowing through the boost converter 51 is simulated.

同図を図１と比較すると、６１Ａ，６１Ｂは模擬負荷の両端にかかる電圧を検出する電圧検出手段２１に相当する電圧検出用ライン、６２はディジタル制御手段２２に含まれる積分器、６４Ａ，６４Ｂは電流増幅回路２４に含まれる２個の電流増幅器であり、ここでも電圧検出手段２１やコントローラ２３は存在するものの、図示を省略している。また本実施の形態では、低周波高電圧用の第１電流増幅器６４Ａと高周波低電圧用の第２電流増幅器６４Ｂの何れかを、ディジタル制御手段２２の出力端子に接続して動作させるために、切替え部（ここでは図示せず）を組み込んでいる。ディジタル信号処理が可能な積分器６２は、演算のためにコントローラ２３からの設定信号により可変する積分係数（数３に示すインダクタンスＬ）を含んでおり、積分器６２からの演算結果が、後段の電流増幅回路２４により電子負荷ユニット１０から流れる電流ｉとして、端子２Ａから昇圧コンバータ５１に流れ込む構成となっている。 Comparing the figure with FIG. 1, 61A and 61B are voltage detection lines corresponding to the voltage detecting means 21 for detecting the voltage applied across the simulated load, and 62 are the integrators included in the digital control means 22, 64A and 64B. Is two current amplifiers included in the current amplifier circuit 24, and although the voltage detecting means 21 and the controller 23 are present here as well, the illustration is omitted. Further, in the present embodiment, in order to connect either the first current amplifier 64A for low frequency and high voltage and the second current amplifier 64B for high frequency and low voltage to the output terminal of the digital control means 22 for operation. A switching unit (not shown here) is incorporated. The integrator 62 capable of digital signal processing includes an integrator coefficient (inductance L shown in Equation 3) that is variable by a set signal from the controller 23 for calculation, and the calculation result from the integrator 62 is the latter stage. The current i flows from the electronic load unit 10 by the current amplifier circuit 24, and flows from the terminal 2A into the boost converter 51.

本実施の形態における電子負荷ユニット１０は、２個以上の電流増幅器６４Ａ，６４Ｂの何れかを動作させて、個々の電流増幅器で負荷を再現する電流や電圧を分担して取扱う多アンプ方式の構成を有する。また、それぞれの電流増幅器６４Ａ，６４Ｂは２つの入力端子と１つの出力端子、すなわち反転入力端子および非反転入力端子と、出力端子をそれぞれ有し、電流増幅器６４Ａ，６４Ｂの出力端子には、それぞれ逆流防止用のダイオード６７Ａ，６７Ｂが接続される。なお図１１では、それぞれの電流増幅器６４Ａ，６４Ｂについて、積分器６２に接続される一方の入力端子は図示されているものの、基準電位に接続される他方の入力端子の図示を省略している。 The electronic load unit 10 in the present embodiment is a multi-amplifier system configuration in which any one of two or more current amplifiers 64A and 64B is operated, and the current and voltage for reproducing the load are shared and handled by each current amplifier. Has. Further, each of the current amplifiers 64A and 64B has two input terminals and one output terminal, that is, an inverting input terminal, a non-inverting input terminal, and an output terminal, respectively, and the output terminals of the current amplifiers 64A and 64B have, respectively. Diodes 67A and 67B for backflow prevention are connected. In FIG. 11, for each of the current amplifiers 64A and 64B, one input terminal connected to the integrator 62 is shown, but the other input terminal connected to the reference potential is not shown.

本実施の形態では、電圧検出手段２１からの電圧検出信号Ｖsensに基づき、ディジタル制御手段２２がスイッチ素子５４の動作状態を認識して、スイッチ素子５４のオン期間中、すなわち前述の「モード２」の期間中は、スイッチ素子５４に図１０に示す大きな電流Ｉswが流れるように、インダクタンスＬの模擬負荷に生じる電圧を積分器６２で積分し、切替え部によりディジタル制御手段２２と第２電流増幅器６４Ｂとを接続して、模擬負荷に流れる電流を第２電流増幅器６４Ｂから昇圧コンバータ５１に出力する。一方、スイッチ素子５４のオフ期間中、すなわち前述の「モード１」の期間中は、スイッチ素子５４の両端間に図１０に示す大きな電圧Ｖswが印加されるように、それまで模擬負荷に蓄積されたエネルギーをディジタル制御手段２２で算出し、切替え部によりディジタル制御手段２２と第１電流増幅器６４Ａとを接続して、ディジタル制御手段２２からの算出結果を受けて、直流電源５２の両端間電圧Ｖinに模擬負荷の両端間電圧を加えた電圧を、第１電流増幅器６４Ｂから昇圧コンバータ５１に印加する構成となっている。 In the present embodiment, the digital control means 22 recognizes the operating state of the switch element 54 based on the voltage detection signal Vsens from the voltage detection means 21, and during the on period of the switch element 54, that is, the above-mentioned "mode 2". During the period of, the voltage generated in the simulated load of the inductance L is integrated by the integrator 62 so that the large current Isw shown in FIG. 10 flows through the switch element 54, and the digital control means 22 and the second current amplifier 64B are integrated by the switching unit. Is connected to, and the current flowing through the simulated load is output from the second current amplifier 64B to the boost converter 51. On the other hand, during the off period of the switch element 54, that is, during the above-mentioned "mode 1" period, the large voltage Vsw shown in FIG. 10 is applied between both ends of the switch element 54, and is accumulated in the simulated load until then. The generated energy is calculated by the digital control means 22, the digital control means 22 and the first current amplifier 64A are connected by the switching unit, and the calculation result from the digital control means 22 is received, and the voltage between both ends of the DC power supply 52 is Vin. The voltage obtained by adding the voltage between both ends of the simulated load is applied from the first current amplifier 64B to the boost converter 51.

多アンプ方式で複数個の電流増幅器６４Ａ，６４Ｂを用いる場合、例えば本実施の形態のように、スイッチ素子５４のオン期間中には、第１電流増幅器６４Ａよりも周波数特性の優れた第２電流増幅器６４Ｂを動作させて、実際のインダクタを模擬した電流を被試験体１に供給する一方で、インダクタに高い電圧がかかるスイッチ素子５４のオフ期間中には、別な第１電流増幅器６４Ａを動作させて、被試験体１に直流電源５２の両端間電圧Ｖinよりも高い電圧を被試験体１に印加することができる。このように、被試験体１の動作状態に応じて、「モード１」では最大出力電圧の大きい電流増幅器６４Ａを、「モード２」では最大出力電圧の小さい６４Ｂを動作させることで、大電圧出力が可能な増幅器で小電圧を出力するときに比べ、それぞれのモードでの動作形態で増幅器が高精度に出力することが可能となる。さらに、大電力容量増幅器よりも電力容量の小さい増幅器の方が広帯域の周波数特性を持つ増幅器の設計が容易になり、電流増幅回路２４としての周波数特性を改善して、電子負荷ユニット１０の過渡応答特性を改善することができる。 When a plurality of current amplifiers 64A and 64B are used in the multi-amplifier system, for example, as in the present embodiment, during the on period of the switch element 54, the second current having better frequency characteristics than the first current amplifier 64A. The amplifier 64B is operated to supply a current simulating an actual inductor to the test piece 1, while another first current amplifier 64A is operated during the off period of the switch element 54 in which a high voltage is applied to the inductor. Then, a voltage higher than the voltage between both ends of the DC power supply 52 Vin can be applied to the test piece 1 to the test piece 1. In this way, a large voltage output is obtained by operating the current amplifier 64A having a large maximum output voltage in "mode 1" and 64B having a small maximum output voltage in "mode 2" according to the operating state of the test piece 1. Compared to the case where a small voltage is output by an amplifier that can output a small voltage, the amplifier can output with high accuracy in each mode of operation. Further, an amplifier having a small power capacity makes it easier to design an amplifier having a wide band frequency characteristic than a high power capacity amplifier, and the frequency characteristic as a current amplification circuit 24 is improved to improve the transient response of the electronic load unit 10. The characteristics can be improved.

またこれは、多アンプ方式で複数個の電圧増幅器を用いる場合にも同じことが言える。例えば前記第２の実施の形態で、図８に示す電圧増幅器１５４を複数個の構成とし、インバータ１４４のスイッチ素子の動作状態に応じて、動作する電圧増幅器を切替えることで、出力電流の大きさに応じて出力電圧を高精度に制御可能な電圧増幅器を用いることにより、電圧増幅回路としての周波数特性を改善して、同様に電子負荷ユニット１０の過渡応答特性を改善することができる。 The same can be said when a plurality of voltage amplifiers are used in a multi-amplifier system. For example, in the second embodiment, the voltage amplifier 154 shown in FIG. 8 has a plurality of configurations, and the operating voltage amplifier is switched according to the operating state of the switch element of the inverter 144, whereby the magnitude of the output current is large. By using a voltage amplifier capable of controlling the output voltage with high accuracy, it is possible to improve the frequency characteristics of the voltage amplification circuit and similarly improve the transient response characteristics of the electronic load unit 10.

そして、上記構成の電子負荷ユニット１０を、インダクタ５３の模擬負荷として被試験体１の端子２Ａ，２Ｂ間に接続し、被試験体１の直流電源５２から電子負荷ユニット１０に電圧Ｖinを印加した状態で、スイッチ素子５４をスイッチング動作すると、図１０に示すインダクタ５３の両端間電圧ＶLに相当する模擬負荷の両端間電圧が電圧検出用ライン６１Ａ，６１Ｂにより検出され、ディジタル制御手段２２にアナログの電圧検出信号Ｖsensが送出される。ディジタル制御手段２２は、スイッチ素子５４のスイッチング動作に伴いその値が変化する電圧検出信号Ｖsensに基づいて、スイッチ素子５４がオン期間であるか、或いはオフ期間であるかを判断する。 Then, the electronic load unit 10 having the above configuration was connected between the terminals 2A and 2B of the test object 1 as a simulated load of the inductor 53, and a voltage Vin was applied from the DC power supply 52 of the test body 1 to the electronic load unit 10. When the switch element 54 is switched in this state, the voltage across the simulated load corresponding to the voltage VL across the inductor 53 shown in FIG. 10 is detected by the voltage detection lines 61A and 61B, and the digital control means 22 is analog. The voltage detection signal Vsens is sent. The digital control means 22 determines whether the switch element 54 is in the on period or the off period based on the voltage detection signal Vsens whose value changes with the switching operation of the switch element 54.

スイッチング素子５４がオン期間である場合、ディジタル制御手段２２に組み込んだ切替え部は、ディジタル制御手段２２と第２電流増幅器６４Ｂとを接続する。このときディジタル制御手段２２の積分器６２は、電圧検出用ライン６１Ａ，６１Ｂからの電圧検出信号Ｖsensをディジタルの電圧値として取込み、コントローラ２３からの設定信号を受けて、インダクタンスＬのインダクタに電圧が印加されたときの電流値を数式３から演算する。積分器６２の演算結果はアナログ信号に変換されて第２電流増幅器６４Ｂの入力端子に取込まれ、第２電流増幅器６４Ｂは実際のインダクタ５３に相当する電流が、ダイオード６７Ａを通して端子２Ａからスイッチ素子５４に流れ込むように、積分器６２からの演算結果となるアナログ信号を電流増幅して被試験体１に出力する。 When the switching element 54 is on, the switching unit incorporated in the digital control means 22 connects the digital control means 22 and the second current amplifier 64B. At this time, the integrator 62 of the digital control means 22 takes in the voltage detection signals Vsens from the voltage detection lines 61A and 61B as digital voltage values, receives the set signal from the controller 23, and receives the voltage from the inductor of the inductance L. The current value when applied is calculated from Equation 3. The calculation result of the integrator 62 is converted into an analog signal and taken into the input terminal of the second current amplifier 64B, and in the second current amplifier 64B, the current corresponding to the actual inductor 53 is passed from the terminal 2A to the switch element through the diode 67A. The analog signal resulting from the calculation from the integrator 62 is current-amplified and output to the test piece 1 so as to flow into the 54.

一方、スイッチング素子５４がオフ期間である場合、切替え部はディジタル制御手段２２と第１電流増幅器６４Ａとを接続する。このときディジタル制御手段２２は、スイッチ素子５４のオン期間中にインダクタに蓄積されたエネルギーを算出し、その算出結果に基づくアナログ信号を、第１電流増幅器６４Ａの入力端子に送出する。第１電流増幅器６４Ａは、直流電源５２の両端間電圧Ｖinに加えて、実際のインダクタ５３の両端間に発生する電圧が、ダイオード６７Ｂを通して端子２Ａからスイッチ素子５４の両端間に印加されるように、ディジタル制御手段２２からの算出結果となるアナログ信号を電圧増幅して被試験体１に出力する。したがって、第１電流増幅器６４Ａは実質的に電圧増幅器と言える。 On the other hand, when the switching element 54 is in the off period, the switching unit connects the digital control means 22 and the first current amplifier 64A. At this time, the digital control means 22 calculates the energy stored in the inductor during the ON period of the switch element 54, and sends an analog signal based on the calculation result to the input terminal of the first current amplifier 64A. In the first current amplifier 64A, in addition to the voltage Vin between both ends of the DC power supply 52, the voltage generated between both ends of the actual inductor 53 is applied from the terminal 2A to both ends of the switch element 54 through the diode 67B. The analog signal, which is the calculation result from the digital control means 22, is voltage-amplified and output to the test piece 1. Therefore, it can be said that the first current amplifier 64A is substantially a voltage amplifier.

これにより、インダクタンスＬを有するインダクタとして、スイッチ素子５４のスイッチング動作中に被試験体１に接続した電子負荷ユニット１０を模擬動作させることが可能になる。 This makes it possible to simulate the electronic load unit 10 connected to the test piece 1 during the switching operation of the switch element 54 as the inductor having the inductance L.

本実施の形態でも、ディジタル制御手段２２で設定されるインダクタンスＬは、コントローラ２３からの設定信号により任意に変更できる。したがって、被試験体１の動作中にインダクタンスＬを様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。また、多アンプ方式の構成では、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れかを動作させて、個々の電流増幅器６４Ａ，６４Ｂで負荷を再現する電圧、電流領域を分担させることが可能となり、電流増幅回路２４としての出力設定精度や周波数特性を改善して、電子負荷ユニット１０の過渡応答特性を改善できる。 Also in this embodiment, the inductance L set by the digital control means 22 can be arbitrarily changed by the setting signal from the controller 23. Therefore, by changing the inductance L over time in various patterns during the operation of the test piece 1, a sudden change load or a non-linear load can be simulated. Further, in the configuration of the multi-amplifier system, one of the current amplifiers 64A and 64B is operated according to the operating state of the test piece 1, and the voltage and current regions in which the load is reproduced by the individual current amplifiers 64A and 64B are set. It is possible to share the power, improve the output setting accuracy and frequency characteristics of the current amplifier circuit 24, and improve the transient response characteristics of the electronic load unit 10.

〔第４の実施の形態〕
図１２は、図３に示すインダクタ模擬を実現するような、多アンプ方式で構成した電子負荷ユニット１０を、被試験体１となるパルス信号発生器に接続した一応用例を示している。被試験体１は、前述の電圧源３に代わって、インダクタの一種であるソレノイド駆動用の単極性パルス信号を発生させる信号源４を備えており、実際のソレノイド（図示せず）を端子２Ａ，２Ｂ間に接続すると、信号源４からのパルス信号によりソレノイドが通電動作する構成となっている。 [Fourth Embodiment]
FIG. 12 shows an application example in which an electronic load unit 10 configured by a multi-amplifier system, which realizes the inductor simulation shown in FIG. 3, is connected to a pulse signal generator to be a test object 1. The test piece 1 includes a signal source 4 that generates a unipolar pulse signal for driving a solenoid, which is a kind of inductor, in place of the voltage source 3 described above, and an actual solenoid (not shown) is used as a terminal 2A. When connected between 2B and 2B, the solenoid is energized by the pulse signal from the signal source 4.

ソレノイドの模擬負荷として被試験体１に接続する電子負荷ユニット１０は、第３の実施の形態と同じく、模擬負荷の両端にかかる電圧を検出する電圧検出手段２１としての電圧検出用ライン６１Ａ，６１Ｂと、ディジタル制御手段２２の演算処理部３２に含まれる積分器６２と、電流増幅回路２４に含まれる低周波高電圧用の第１電流増幅器６４Ａおよび高周波大電流用の第２電流増幅器６４Ｂと、第１電流増幅器６４Ａの出力端子に接続するダイオード６７Ａと、第２電流増幅器６４Ｂの出力端子に接続するダイオード６７Ｂとを備えているが、ここではより詳細な構成を示している。 The electronic load unit 10 connected to the test piece 1 as a simulated load of the solenoid has the voltage detection lines 61A and 61B as the voltage detecting means 21 for detecting the voltage applied to both ends of the simulated load, as in the third embodiment. The integrator 62 included in the arithmetic processing unit 32 of the digital control means 22, the first current amplifier 64A for low frequency and high voltage included in the current amplification circuit 24, and the second current amplifier 64B for high frequency and large current. A diode 67A connected to the output terminal of the first current amplifier 64A and a diode 67B connected to the output terminal of the second current amplifier 64B are provided, but a more detailed configuration is shown here.

ディジタル制御手段２２は、電圧検出用ライン６１Ａ，６１Ｂからの電圧検出信号をディジタル信号に変換するＡ／Ｄ変換器３１と、コントローラ２３からの設定信号に基づき、Ａ／Ｄ変換器３１からのディジタル信号を演算処理する演算処理部３２と、電流増幅器６４Ａ，６４Ｂに合せた個数を有し、演算処理部３２のディジタル演算結果をアナログ信号に変換するＤ／Ａ変換器３３Ａ，３３Ｂと、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れか一つとディジタル制御手段２２との接続を切替える切替え部３４とを備える。この中で、演算処理部３２と切替え部３４は、例えばＦＰＧＡ（Field-Programmable Gate Array）により構成される。Ｄ／Ａ変換器３３Ａからのアナログ出力端子は、第１電流増幅器６４Ａの一方の入力端子に接続され、Ｄ／Ａ変換器３３Ｂのアナログ出力端子は、第２電流増幅器６４Ｂの一方の入力端子に接続される。電流増幅器６４Ａ，６４Ｂの他方の入力端子は、共通する端子２Ｂからのラインに接続する。 The digital control means 22 is a digital from the A / D converter 31 based on the A / D converter 31 that converts the voltage detection signals from the voltage detection lines 61A and 61B into digital signals and the set signal from the controller 23. The arithmetic processing unit 32 that performs arithmetic processing of signals, and the D / A converters 33A and 33B that have the number of current amplifiers 64A and 64B and convert the digital arithmetic result of the arithmetic processing unit 32 into an analog signal, and the test. A switching unit 34 for switching the connection between any one of the current amplifiers 64A and 64B and the digital control means 22 is provided according to the operating state of the body 1. Among them, the arithmetic processing unit 32 and the switching unit 34 are configured by, for example, an FPGA (Field-Programmable Gate Array). The analog output terminal from the D / A converter 33A is connected to one input terminal of the first current amplifier 64A, and the analog output terminal of the D / A converter 33B is connected to one input terminal of the second current amplifier 64B. Be connected. The other input terminal of the current amplifiers 64A and 64B is connected to the line from the common terminal 2B.

電子負荷ユニット１０はさらに、信号源４から所定の駆動電流を流すためのインダクタ３５と可変抵抗３６の直列回路が、端子２Ａ，２Ｂ間に接続される。また、電流増幅器６４Ａ，６４Ｂにはそれぞれ、前述した保護手段として電圧リミッタ６８Ａ，６８Ｂが付加される。電圧リミッタ６８Ａ，６８Ｂは、電流増幅回路２４の電圧特性を改善するために、電流増幅器６４Ａ，６４Ｂからの出力電圧が設定値を超えないように制限するものである。 Further, in the electronic load unit 10, a series circuit of the inductor 35 and the variable resistor 36 for passing a predetermined drive current from the signal source 4 is connected between the terminals 2A and 2B. Further, voltage limiters 68A and 68B are added to the current amplifiers 64A and 64B, respectively, as the above-mentioned protection means. The voltage limiters 68A and 68B limit the output voltage from the current amplifiers 64A and 64B so as not to exceed the set value in order to improve the voltage characteristics of the current amplifier circuit 24.

本実施の形態では、電圧検出手段２１からの電圧検出信号Ｖsensに基づき、ディジタル制御手段２２が信号源４の動作状態を認識して、信号源４がパルス信号を出力している期間中は、実際のソレノイドの通電時に発生する大きな電流が被試験体１に流れるように、インダクタンスＬの模擬負荷に生じる電圧を演算処理部３２の積分器６２で積分し、切替え部３４によりディジタル制御手段２２と第２電流増幅器６４Ｂとを接続して、模擬負荷に流れる電流を第２電流増幅器６４Ｂから被試験体１の端子２Ｂに出力する。一方、信号源４からのパルス信号が途絶えた期間中は、実際のソレノイドの逆起電力により発生する大きな電圧が被試験体１に印加されるように、それまで模擬負荷に蓄積されたエネルギーをディジタル制御手段２２で算出し、切替え部３４によりディジタル制御手段２２と第１電流増幅器６４Ａとを接続して、ディジタル制御手段２２からの算出結果を受けて、実際のソレノイドの逆起電力により発生するような電圧を、第１電流増幅器６４Ｂから被試験体１の端子２Ｂに印加する構成となっている。 In the present embodiment, during the period in which the digital control means 22 recognizes the operating state of the signal source 4 and the signal source 4 outputs a pulse signal based on the voltage detection signal Vsens from the voltage detection means 21. The voltage generated in the simulated load of the inductance L is integrated by the integrator 62 of the arithmetic processing unit 32 so that a large current generated when the actual solenoid is energized flows through the test piece 1, and the switching unit 34 and the digital control means 22 By connecting to the second current amplifier 64B, the current flowing through the simulated load is output from the second current amplifier 64B to the terminal 2B of the test piece 1. On the other hand, during the period when the pulse signal from the signal source 4 is interrupted, the energy stored in the simulated load up to that point is applied so that a large voltage generated by the counter electromotive force of the actual solenoid is applied to the test object 1. It is calculated by the digital control means 22, the digital control means 22 and the first current amplifier 64A are connected by the switching unit 34, the calculation result from the digital control means 22 is received, and it is generated by the back electromotive force of the actual solenoid. Such a voltage is applied from the first current amplifier 64B to the terminal 2B of the test piece 1.

本実施の形態では、信号源４がパルス信号を出力する期間中には、第２電流増幅器６４Ｂよりも周波数特性の優れた第１電流増幅器６４Ａを動作させて、実際のソレノイドの通電時を模擬した電流を被試験体１に供給する一方で、信号源４からのパルス信号の出力を停止する期間中には、別な第２電流増幅器６４Ｂを動作させて、実際のソレノイドの電流遮断時を模擬した電圧を被試験体１に印加することができる。そのため、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れかを動作させて、個々の電流増幅器６４Ａ，６４Ｂで負荷を再現する電力を分担させることで、図４で示した単アンプ方式のようなインダクタ４５Ａ，４５Ｂを追加することなく、電流増幅回路２４としての周波数特性を改善して、電子負荷ユニット１０の過渡応答特性を改善することができる。 In the present embodiment, during the period when the signal source 4 outputs a pulse signal, the first current amplifier 64A, which has better frequency characteristics than the second current amplifier 64B, is operated to simulate the actual energization of the solenoid. While supplying the generated current to the test piece 1, during the period when the output of the pulse signal from the signal source 4 is stopped, another second current amplifier 64B is operated to check the actual current cutoff of the solenoid. A simulated voltage can be applied to the test piece 1. Therefore, one of the current amplifiers 64A and 64B is operated according to the operating state of the test piece 1, and the electric power for reproducing the load is shared by the individual current amplifiers 64A and 64B, as shown in FIG. The frequency characteristics of the current amplifier circuit 24 can be improved and the transient response characteristics of the electronic load unit 10 can be improved without adding the inductors 45A and 45B as in the single amplifier system.

そして、上記構成の電子負荷ユニット１０を、ソレノイドの模擬負荷として被試験体１の端子２Ａ，２Ｂ間に接続すると、ソレノイドの両端間電圧に相当する模擬負荷の両端間電圧が電圧検出用ライン６１Ａ，６１Ｂにより検出され、ディジタル制御手段２２にアナログの電圧検出信号Ｖsensが送出される。ディジタル制御手段２２は、パルス状の電圧検出信号Ｖsensが発生しているか否かによって、被試験体１の信号源４からパルス信号が出力されているか否かを判断する。 Then, when the electronic load unit 10 having the above configuration is connected between the terminals 2A and 2B of the test piece 1 as a simulated load of the solenoid, the voltage across the simulated load corresponding to the voltage across the solenoid is the voltage detection line 61A. , 61B, and an analog voltage detection signal Vsens is sent to the digital control means 22. The digital control means 22 determines whether or not a pulse signal is output from the signal source 4 of the test object 1 depending on whether or not a pulsed voltage detection signal Vsens is generated.

信号源４からパルス信号が出力されている場合、切替え部３４はディジタル制御手段２２と第２電流増幅器６４Ｂとを接続する。このときディジタル制御手段２２の積分器６２は、電圧検出用ライン６１Ａ，６１Ｂからの電圧検出信号Ｖsensをディジタルの電圧値として取込み、コントローラ２３からの設定信号を受けて、インダクタンスＬのソレノイドに電圧が印加されたときの電流値を数式３から演算する。積分器６２の演算結果はアナログ信号に変換されて第２電流増幅器６４Ｂの入力端子に取込まれ、第２電流増幅器６４Ｂは実際のソレノイドに相当する電流が、ダイオード６７Ａを通して信号源４の端子２Ｂに流れ込むように、積分器６２からの演算結果となるアナログ信号を電流増幅して被試験体１に出力する。 When the pulse signal is output from the signal source 4, the switching unit 34 connects the digital control means 22 and the second current amplifier 64B. At this time, the integrator 62 of the digital control means 22 takes in the voltage detection signals Vsens from the voltage detection lines 61A and 61B as digital voltage values, receives the set signal from the controller 23, and applies a voltage to the solenoid of the inductance L. The current value when applied is calculated from Equation 3. The calculation result of the integrator 62 is converted into an analog signal and taken into the input terminal of the second current amplifier 64B, and in the second current amplifier 64B, the current corresponding to the actual solenoid is passed through the diode 67A to the terminal 2B of the signal source 4. The analog signal resulting from the calculation from the integrator 62 is current-amplified and output to the test piece 1 so as to flow into the test piece 1.

一方、信号源４からパルス信号が出力されていない場合、切替え部３４はディジタル制御手段２２と第１電流増幅器６４Ａとを接続する。このときディジタル制御手段２２は、信号源４からパルス信号が出力されていた期間中にソレノイドに蓄積されたエネルギーを算出し、その算出結果に基づくアナログ信号を、第１電流増幅器６４Ａの入力端子に送出する。第１電流増幅器６４Ａは、実際のソレノイドの逆起電力により発生する電圧が、ダイオード６７Ｂを通して信号源４の端子２Ｂに流れ込むように、ディジタル制御手段２２からの算出結果となるアナログ信号を電圧増幅して被試験体１に出力する。したがって、ここでも第１電流増幅器６４Ａは実質的に電圧増幅器と言える。 On the other hand, when the pulse signal is not output from the signal source 4, the switching unit 34 connects the digital control means 22 and the first current amplifier 64A. At this time, the digital control means 22 calculates the energy stored in the solenoid during the period when the pulse signal is output from the signal source 4, and transfers the analog signal based on the calculation result to the input terminal of the first current amplifier 64A. Send out. The first current amplifier 64A amplifies the analog signal calculated from the digital control means 22 so that the voltage generated by the counter electromotive force of the actual solenoid flows into the terminal 2B of the signal source 4 through the diode 67B. Is output to the test piece 1. Therefore, it can be said that the first current amplifier 64A is substantially a voltage amplifier here as well.

なお第１電流増幅器６４Ａは、信号源４からパルス信号が出力されない期間中に、実際のソレノイドを模擬した電圧を信号源４の端子２Ｂに印加することを目的としているため、第１電流増幅器６４Ａから信号源４の端子２Ｂに流れ込む電流は、実際のソレノイドを組み込んだものよりも小さくてよい。これにより、インダクタンスＬを有するインダクタとして、被試験体１に接続した電子負荷ユニット１０を模擬動作させることが可能になる。 Since the first current amplifier 64A aims to apply a voltage simulating an actual solenoid to the terminal 2B of the signal source 4 during the period when the pulse signal is not output from the signal source 4, the first current amplifier 64A The current flowing from the signal source 4 to the terminal 2B may be smaller than that in which the actual solenoid is incorporated. This makes it possible to simulate the electronic load unit 10 connected to the test piece 1 as an inductor having an inductance L.

本実施の形態でも、ディジタル制御手段２２で設定されるインダクタンスＬは、コントローラ２３からの設定信号により任意に変更できる。したがって、被試験体１の動作中にインダクタンスＬを様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。また、多アンプ方式の構成では、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れかを動作させて、個々の電流増幅器６４Ａ，６４Ｂで負荷を再現する電力を分担させることが可能となり、電流増幅回路２４としての周波数特性を改善して、電子負荷ユニット１０の過渡応答特性を改善できる。 Also in this embodiment, the inductance L set by the digital control means 22 can be arbitrarily changed by the setting signal from the controller 23. Therefore, by changing the inductance L over time in various patterns during the operation of the test piece 1, a sudden change load or a non-linear load can be simulated. Further, in the multi-amplifier system configuration, one of the current amplifiers 64A and 64B is operated according to the operating state of the test piece 1, and the individual current amplifiers 64A and 64B share the power to reproduce the load. This makes it possible to improve the frequency characteristics of the current amplifier circuit 24 and improve the transient response characteristics of the electronic load unit 10.

〔まとめ〕
図１で示したように、本発明は被試験体１の負荷として動作する電子負荷ユニット１０において、被試験体１から電子負荷ユニット１０に出力される電圧を検出する検出手段としての電圧検出手段２１と、設定指示手段となるコントローラ２３からの設定信号を受けて、被試験体１から見た電子負荷ユニットのインピーダンスＺを決めるパラメータＡを設定し、電圧検出手段２１からの検出結果となる電圧検出信号Ｖsensをディジタル信号に変換して、このディジタル信号による値を、設定したパラメータＡを用いて演算処理するディジタル制御手段２２と、ディジタル制御手段２２からの演算結果を増幅して、電子負荷ユニット１０から被試験体１に電流を流す増幅回路としての電流増幅回路２４とを備えている。 〔summary〕
As shown in FIG. 1, the present invention is a voltage detecting means as a detecting means for detecting a voltage output from the test piece 1 to the electronic load unit 10 in the electronic load unit 10 operating as a load of the test piece 1. In response to the setting signal from 21 and the controller 23 which is the setting instruction means, the parameter A which determines the impedance Z of the electronic load unit seen from the test object 1 is set, and the voltage which is the detection result from the voltage detecting means 21 is set. The digital control means 22 that converts the detection signal Vsens into a digital signal and calculates the value of this digital signal using the set parameter A, and the electronic load unit that amplifies the calculation result from the digital control means 22. A current amplifier circuit 24 as an amplifier circuit for passing a current from 10 to the test piece 1 is provided.

そのためディジタル制御手段２２は、コントローラ２３のような外部からの設定信号を受けて設定したパラメータＡに基いて、被試験体１から見た電子負荷ユニット１０のインピーダンスＺを、アナログ的な回路変更を行なうことなく、ディジタル信号処理により抵抗性や誘導性や容量性などに自由に変更できる。また、ディジタル制御手段２２での演算結果は、後段の電流増幅回路２４で増幅し出力されるので、電力応用に好適な回路構成で、多様なインピーダンスＺをパラメータＡの設定で簡単に行なうことが可能になる。 Therefore, the digital control means 22 changes the impedance Z of the electronic load unit 10 seen from the test object 1 in an analog circuit based on the parameter A set by receiving a set signal from the outside such as the controller 23. It can be freely changed to resistance, inductive, capacitive, etc. by digital signal processing without doing it. Further, since the calculation result of the digital control means 22 is amplified and output by the current amplification circuit 24 in the subsequent stage, it is possible to easily perform various impedances Z by setting the parameter A in a circuit configuration suitable for electric power application. It will be possible.

そしてこれは、図２で示したように、被試験体１０１の負荷として動作する電子負荷ユニット１１０においても同じことが言える。電子負荷ユニット１１０は、被試験体１０１から電子負荷ユニット１１０に出力される電圧を検出する検出手段としての電流検出手段１２１と、設定指示手段となるコントローラ１２３からの設定信号を受けて、被試験体１０１から見た電子負荷ユニットのインピーダンスＺを決めるパラメータＡを設定し、電流検出手段１２１からの検出結果となる電流検出信号Ｉsensをディジタル信号に変換して、このディジタル信号による値を、設定したパラメータＡを用いて演算処理するディジタル制御手段１２２と、ディジタル制御手段１２２からの演算結果を増幅して、電子負荷ユニット１１０から被試験体１０１に電圧を流す増幅回路としての電圧増幅回路１２４とを備えている。 And, as shown in FIG. 2, the same can be said for the electronic load unit 110 that operates as a load of the test piece 101. The electronic load unit 110 receives a setting signal from a current detecting means 121 as a detecting means for detecting a voltage output from the object 101 to the electronic load unit 110 and a controller 123 as a setting instructing means, and is tested. The parameter A that determines the impedance Z of the electronic load unit seen from the body 101 is set, the current detection signal Isens that is the detection result from the current detection means 121 is converted into a digital signal, and the value by this digital signal is set. A digital control means 122 that performs arithmetic processing using the parameter A, and a voltage amplification circuit 124 as an amplifier circuit that amplifies the arithmetic result from the digital control means 122 and causes a voltage to flow from the electronic load unit 110 to the test object 101. I have.

図４で示したように、本発明の電子負荷ユニット１０に組み込まれる電流増幅回路２４は、単独すなわち一つだけの電流増幅器４４を含んだ構成となっているが、インダクタ４５Ａ，４５Ｂにより、電流増幅器４４の出力端子間の浮遊容量に起因した周波数特性の低下を抑制して、電子負荷ユニット１０としての過渡応答特性を改善できる。 As shown in FIG. 4, the current amplifier circuit 24 incorporated in the electronic load unit 10 of the present invention has a configuration including a single current amplifier 44, that is, only one current amplifier 44, but the inductors 45A and 45B provide current. It is possible to suppress the deterioration of the frequency characteristic due to the stray capacitance between the output terminals of the amplifier 44 and improve the transient response characteristic as the electronic load unit 10.

図８で示したように、本発明の電子負荷ユニット１１０に組み込まれる電圧増幅回路１２４は、単独すなわち一つだけの電圧増幅器１５４を含んだ構成となっているが、バイパスコンデンサ１５７により、電圧増幅器１５４の出力端子より先のインダクタンスに起因した周波数特性の低下を抑制して、電子負荷ユニット１１０としての過渡応答特性を改善できる。 As shown in FIG. 8, the voltage amplification circuit 124 incorporated in the electronic load unit 110 of the present invention has a configuration including a single voltage amplifier 154, that is, only one voltage amplifier 154. However, the voltage amplifier is provided by the bypass capacitor 157. It is possible to suppress the deterioration of the frequency characteristic due to the inductance ahead of the output terminal of 154 and improve the transient response characteristic as the electronic load unit 110.

図１１や図１２で示したように、本発明の電子負荷ユニット１０に組み込まれる電流増幅回路２４は、複数の増幅器として２個の電流増幅器６４Ａ，６４Ｂを含んで構成され、ディジタル制御手段２２には、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れか一つとディジタル制御手段２２との接続を切替える切替え手段としての切替え部３４を備えている。 As shown in FIGS. 11 and 12, the current amplification circuit 24 incorporated in the electronic load unit 10 of the present invention is configured to include two current amplifiers 64A and 64B as a plurality of amplifiers, and is used in the digital control means 22. Is provided with a switching unit 34 as a switching means for switching the connection between any one of the current amplifiers 64A and 64B and the digital control means 22 according to the operating state of the test piece 1.

そのため、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れかを動作させて、個々の電流増幅器６４Ａ，６４Ｂで負荷を再現する電力を分担させることが可能となり、電流増幅回路２４の周波数特性を改善して、電子負荷ユニットとしての過渡応答特性を改善できる。 Therefore, one of the current amplifiers 64A and 64B can be operated according to the operating state of the test piece 1, and the electric power for reproducing the load can be shared by the individual current amplifiers 64A and 64B, and the current amplification circuit can be used. The frequency characteristics of 24 can be improved to improve the transient response characteristics of the electronic load unit.

本発明のディジタル制御手段２２，１２２で設定されるパラメータＡは、前述のインピーダンスＺの種類（抵抗性、容量性、誘導性）を決定する第一因子と、電流増幅回路２２から出力する電流レベルや、電圧増幅回路１２２から出力する電圧レベルを決定する第二因子（積分係数）とを含み、ディジタル制御手段２２，１２２はコントローラ２３，１２３からの設定信号を受けて、第一因子と第二因子をそれぞれ可変する構成となっている。 The parameter A set by the digital control means 22 and 122 of the present invention is the first factor that determines the type (resistance, capacitance, inductive) of the impedance Z described above, and the current level output from the current amplifier circuit 22. And the second factor (integration coefficient) that determines the voltage level output from the voltage amplifier circuit 122, the digital control means 22, 122 receive the set signal from the controllers 23, 123, and the first factor and the second factor. Each factor is variable.

したがって、コントローラ２３，１２３からの設定信号により、被試験体１，１０１から見た電子負荷ユニット１，１０１のインピーダンスＺの種類だけでなく、電流増幅回路２２や電圧増幅回路１２２からの出力レベルを瞬時に変更することができ、被試験体１，１０１の動作中に第二因子を様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。 Therefore, according to the setting signals from the controllers 23 and 123, not only the type of impedance Z of the electronic load units 1 and 101 seen from the test objects 1, 101 but also the output level from the current amplifier circuit 22 and the voltage amplifier circuit 122 can be determined. It can be changed instantly, and by changing the second factor over time in various patterns during the operation of the test objects 1, 101, a sudden change load or a non-linear load can be simulated.

なお、本発明は上述した各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。例えば、多アンプ方式の電子負荷ユニットでは、３個以上の増幅器を備えた構成としてもよい。増幅器は、電流増幅器または電圧増幅器の何れでもよく、多アンプ方式ではそれらを組み合わせた構成としてもよい。また、各実施の形態では、電子負荷ユニットにコントローラを組み込んだ構成を示したが、電子負荷ユニットとは別体にコントローラを備えてもよい。 The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. For example, a multi-amplifier type electronic load unit may be configured to include three or more amplifiers. The amplifier may be either a current amplifier or a voltage amplifier, and in the multi-amplifier system, they may be combined. Further, in each embodiment, the configuration in which the controller is incorporated in the electronic load unit is shown, but the controller may be provided separately from the electronic load unit.

１，１０１ 被試験体
１０，１１０ 電子負荷ユニット
２１ 電圧検出手段（検出手段）
２２，１２２ ディジタル制御手段
２４ 電流増幅回路（増幅回路）
３４ 切替え部（切替え手段）
４４ 電流増幅器
６４Ａ，６４Ｂ 電流増幅器（増幅器）
１２１ 電流検出手段（検出手段）
１２４ 電圧増幅回路（増幅回路）
４５Ａ，４５Ｂ インダクタ
１４５ バイパスコンデンサ
１５４ 電圧増幅器 1,101 Subject 10,110 Electronic load unit 21 Voltage detection means (detection means)
22,122 Digital control means 24 Current amplifier circuit (amplifier circuit)
34 Switching unit (switching means)
44 Current Amplifier 64A, 64B Current Amplifier (Amplifier)
121 Current detecting means (detecting means)
124 Voltage amplifier circuit (amplifier circuit)
45A, 45B Inductor 145 Bypass Capacitor 154 Voltage Amplifier

Claims (4)

被試験体の負荷として動作する電子負荷ユニットにおいて、
前記被試験体から前記電子負荷ユニットに出力される電流または電圧を検出する検出手段と、
外部からの設定信号を受けて、前記被試験体から見た前記電子負荷ユニットのインピーダンスを決めるパラメータを設定し、このパラメータに基づいて、前記検出手段からの検出結果をディジタル演算処理するディジタル制御手段と、
前記ディジタル制御手段からの演算結果を増幅して、前記電子負荷ユニットから前記被試験体に電流を出力する増幅回路と、
を備え、
前記増幅回路は、単独の電流増幅器を含んで構成され、
前記電流増幅器は、二つの出力端子の少なくとも一方にインダクタが接続されることを特徴とする、電子負荷ユニット。 In an electronic load unit that operates as a load on the test piece
A detection means for detecting the current or voltage output from the test object to the electronic load unit, and
A digital control means that receives a setting signal from the outside, sets a parameter that determines the impedance of the electronic load unit as seen from the subject, and digitally processes the detection result from the detection means based on this parameter. When,
An amplifier circuit that amplifies the calculation result from the digital control means and outputs a current from the electronic load unit to the test object.
Equipped with
The amplifier circuit is configured to include a single current amplifier.
The current amplifier is an electronic load unit characterized in that an inductor is connected to at least one of two output terminals . 被試験体の負荷として動作する電子負荷ユニットにおいて、
前記被試験体から前記電子負荷ユニットに出力される電流または電圧を検出する検出手段と、
外部からの設定信号を受けて、前記被試験体から見た前記電子負荷ユニットのインピーダンスを決めるパラメータを設定し、このパラメータに基づいて、前記検出手段からの検出結果をディジタル演算処理するディジタル制御手段と、
前記ディジタル制御手段からの演算結果を増幅して、前記電子負荷ユニットから前記被試験体に電圧を出力する増幅回路と、
を備え、
前記増幅回路は、単独の電圧増幅器を含んで構成され、
前記電圧増幅器は、二つの出力端子間にバイパスコンデンサが接続されることを特徴とする、電子負荷ユニット。 In an electronic load unit that operates as a load on the test piece
A detection means for detecting the current or voltage output from the test object to the electronic load unit, and
A digital control means that receives a setting signal from the outside, sets a parameter that determines the impedance of the electronic load unit as seen from the subject, and digitally processes the detection result from the detection means based on this parameter. When,
An amplifier circuit that amplifies the calculation result from the digital control means and outputs a voltage from the electronic load unit to the test object.
Equipped with
The amplifier circuit is configured to include a single voltage amplifier.
The voltage amplifier is an electronic load unit, characterized in that a bypass capacitor is connected between two output terminals. 前記増幅回路は、複数の増幅器を含んで構成され、
前記被試験体の動作状態に応じて、前記複数の増幅器の何れか一つと前記ディジタル制御手段との接続を切替える切替え手段を備えたことを特徴とする、請求項１または２に記載の電子負荷ユニット。 The amplifier circuit is configured to include a plurality of amplifiers.
The electronic load according to claim 1 or 2 , further comprising a switching means for switching the connection between any one of the plurality of amplifiers and the digital control means according to the operating state of the test object. unit. 前記パラメータは、前記電子負荷ユニットのインピーダンスの種類を決定する第一因子と、前記増幅回路からの出力レベルを決定する第二因子とを含み、
前記ディジタル制御手段は、前記設定信号を受けて、前記第一因子と前記第二因子をそれぞれ可変する構成としたことを特徴とする、請求項１乃至請求項３の何れか一つに記載の電子負荷ユニット。 The parameters include a first factor that determines the type of impedance of the electronic load unit and a second factor that determines the output level from the amplifier circuit.
The method according to any one of claims 1 to 3 , wherein the digital control means has a configuration in which the first factor and the second factor are each variable in response to the set signal. Electronic load unit.
JP2018030111A 2018-02-22 2018-02-22 Electronic load unit Active JP7058864B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018030111A JP7058864B2 (en) 2018-02-22 2018-02-22 Electronic load unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018030111A JP7058864B2 (en) 2018-02-22 2018-02-22 Electronic load unit

Publications (2)

Publication Number Publication Date
JP2019144171A JP2019144171A (en) 2019-08-29
JP7058864B2 true JP7058864B2 (en) 2022-04-25

Family

ID=67773731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018030111A Active JP7058864B2 (en) 2018-02-22 2018-02-22 Electronic load unit

Country Status (1)

Country Link
JP (1) JP7058864B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6906269B1 (en) * 2021-01-25 2021-07-21 株式会社辰巳菱機 Load test equipment

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040165329A1 (en) 1999-03-12 2004-08-26 Andrews Craig C. Electronic load for the testing of electrochemical energy conversion devices
JP2013134619A (en) 2011-12-26 2013-07-08 Keisoku Giken Co Ltd Load device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737357B2 (en) * 1990-05-11 1998-04-08 富士電機株式会社 Three-phase electronic load
US8664921B2 (en) * 2011-08-04 2014-03-04 Tektronix, Inc. Means of providing variable reactive load capability on an electronic load

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040165329A1 (en) 1999-03-12 2004-08-26 Andrews Craig C. Electronic load for the testing of electrochemical energy conversion devices
JP2013134619A (en) 2011-12-26 2013-07-08 Keisoku Giken Co Ltd Load device

Also Published As

Publication number Publication date
JP2019144171A (en) 2019-08-29

Similar Documents

Publication Publication Date Title
EP2564497B1 (en) Direct current voltage conversion circuit
US6894466B2 (en) Active current sharing circuit
CN102201735B (en) Multiple phase switching regulator with phase current sharing
US20150340952A1 (en) Circuits and methods to linearize conversion gain in a dc-dc converter
US8044650B2 (en) Methods and apparatus for current sensing in mutually coupled inductors
KR101637650B1 (en) Dc-dc converter
JP2013522717A5 (en)
US20070069699A1 (en) Dc/dc converter with inductor current sensing capability
CN110784103A (en) Device for converting first voltage into second voltage
JPH0746833A (en) Overload protection circuit of switch mode converter
CN111585525B (en) Class D transconductance amplifier
CN103675404A (en) Method, device, and system for sensing and regulating inductor current in inductor
TW200923607A (en) Power supplies, power supply controllers, and power supply controlling methods
JP7058864B2 (en) Electronic load unit
WO2006127389A2 (en) Power supply output monitor
JP4728947B2 (en) Improved detection method of switching power supply output current
CN109782053B (en) Power supply device
Branca et al. Single-inductor bipolar-outputs converter for the supply of audio amplifiers in mobile platforms
CN102322303B (en) Use two-way Delay control to control the method and system of topworks's drive current
JP2021164399A (en) Dc/dc converter
JP6821573B2 (en) DC-DC converter
JP5955432B1 (en) Electronic load device
EP4213354A1 (en) Current limit control circuit for a boost converter in ccm
KR20190074589A (en) Grid connected type inverter system and method for driving the same
KR101625401B1 (en) Converter module and converter system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220406

R150 Certificate of patent or registration of utility model

Ref document number: 7058864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150