JP6555177B2 - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP6555177B2 JP6555177B2 JP2016079069A JP2016079069A JP6555177B2 JP 6555177 B2 JP6555177 B2 JP 6555177B2 JP 2016079069 A JP2016079069 A JP 2016079069A JP 2016079069 A JP2016079069 A JP 2016079069A JP 6555177 B2 JP6555177 B2 JP 6555177B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- gap
- wiring board
- normal direction
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
Description
本発明は、電力変換装置等に用いられる半導体モジュールに関する。 The present invention relates to a semiconductor module used for a power conversion device or the like.
電気自動車、ハイブリッド自動車等の車両には、直流電力と交流電力との間で電力変換を行う電力変換装置が搭載されている。そして、該電力変換装置に用いられる半導体モジュールとして、特許文献1には、半導体素子と該半導体素子を搭載する配線基板とを有するものが開示されている。
A vehicle such as an electric vehicle or a hybrid vehicle is equipped with a power conversion device that performs power conversion between DC power and AC power. As a semiconductor module used in the power conversion device,
上記半導体素子は、該半導体素子に流れる被制御電流によって発熱する。そこで、上記半導体モジュールは、上記配線基板に、放熱板を熱的に接続している。これにより、上記半導体モジュールは、半導体素子の熱を放熱板に放熱しようとしている。 The semiconductor element generates heat due to a controlled current flowing through the semiconductor element. Therefore, the semiconductor module thermally connects a heat sink to the wiring board. As a result, the semiconductor module attempts to radiate the heat of the semiconductor element to the heat radiating plate.
しかしながら、特許文献1に記載の半導体モジュールにおいては、半導体素子からの受熱により、放熱板の全体が高温化するおそれがある。そのため、例えば、放熱板を保持する樹脂部材の熱劣化を招くおそれがある。また、例えば、放熱板に近接する領域に、熱に弱い電子部品が配された場合も、該電子部品が放熱板の熱によって高温化するおそれがある。
However, in the semiconductor module described in
また、特許文献1に記載の半導体モジュールにおいては、半導体素子の放熱性向上の観点からも、改善の余地がある。
In addition, the semiconductor module described in
上述の問題を回避すべく、放熱板を大型化して放熱板の熱容量を確保し、放熱板の高温化を抑制することも考えられる。しかし、この場合、半導体モジュールの大型化を招いてしまう。 In order to avoid the above-mentioned problem, it is conceivable to increase the size of the heat radiating plate to secure the heat capacity of the heat radiating plate, and to suppress the temperature rise of the heat radiating plate. However, this increases the size of the semiconductor module.
本発明は、かかる課題に鑑みてなされたものであり、大型化を招くことなく、放熱板の外周部の温度上昇を抑制できると共に、半導体素子の放熱性を向上させることができる半導体モジュールを提供しようとするものである。 The present invention has been made in view of such a problem, and provides a semiconductor module capable of suppressing a temperature increase in the outer peripheral portion of the heat radiating plate and improving the heat dissipation of the semiconductor element without causing an increase in size. It is something to try.
本発明の一態様は、絶縁層(21)上に配線パターン(221、222、223、224)が形成された配線基板(2)と、
該配線基板に実装された半導体素子(3)と、
上記配線基板における上記半導体素子と反対側の面に配された放熱板(4)と、を有し、
該放熱板には、少なくとも上記配線基板と反対側の面に開口した空隙部(41)が形成されており、
該空隙部は、上記配線基板の法線方向(Z)から見たとき、上記半導体素子を囲むように形成されており、
上記空隙部には、上記法線方向に直交する面方向よりも、上記法線方向の熱伝熱性が高い異方性部材(8)が配されている、半導体モジュール(1)にある。
また、本発明の他の態様は、絶縁層(21)上に配線パターン(221、222、223、224)が形成された配線基板(2)と、
該配線基板に実装された半導体素子(3)と、
上記配線基板における上記半導体素子と反対側の面に配された放熱板(4)と、
パワー端子(6)と、を有し、
該放熱板には、少なくとも上記配線基板と反対側の面に開口した空隙部(41)が形成されており、
該空隙部は、上記配線基板の法線方向(Z)から見たとき、上記半導体素子を囲むように形成されており、
上記半導体素子は、該半導体素子における上記配線基板と反対側の電極において接続導体(7)を介して上記パワー端子に接続されており、
上記空隙部と上記法線方向に重なる位置には、上記接続導体と上記配線基板とを熱的に接続する伝熱導体(12)が配されている、半導体モジュール(1)にある。
One aspect of the present invention is a wiring board (2) in which wiring patterns (221, 222, 223, 224) are formed on an insulating layer (21);
A semiconductor element (3) mounted on the wiring board;
A heat sink (4) disposed on the surface of the wiring board opposite to the semiconductor element,
The heat sink has a gap (41) that is open at least on the surface opposite to the wiring board.
The gap is formed so as to surround the semiconductor element when viewed from the normal direction (Z) of the wiring board .
In the gap, the semiconductor module (1) is provided with an anisotropic member (8) having a higher heat transfer property in the normal direction than in the plane direction perpendicular to the normal direction .
Another aspect of the present invention provides a wiring board (2) in which wiring patterns (221, 222, 223, 224) are formed on an insulating layer (21);
A semiconductor element (3) mounted on the wiring board;
A heat sink (4) disposed on the surface of the wiring board opposite to the semiconductor element;
A power terminal (6),
The heat sink has a gap (41) that is open at least on the surface opposite to the wiring board.
The gap is formed so as to surround the semiconductor element when viewed from the normal direction (Z) of the wiring board.
The semiconductor element is connected to the power terminal via a connection conductor (7) at an electrode opposite to the wiring board in the semiconductor element,
The semiconductor module (1) is provided with a heat transfer conductor (12) that thermally connects the connection conductor and the wiring board at a position overlapping the gap and the normal direction.
上記半導体モジュールは、放熱板に上記空隙部が形成されている。そして、空隙部は、配線基板の法線方向から見たとき、半導体素子を囲むように形成されている。これにより、半導体素子からの受熱により、放熱板の全体が高温化することを防止することができる。すなわち、半導体素子から放熱板に伝わった熱は、放熱板における空隙部によって囲まれた領域の外側には伝わり難い。そのため、放熱板における空隙部によって囲まれた領域よりも外側の領域が、高温化することを抑制することができる。 In the semiconductor module, the gap is formed in a heat sink. And the space | gap part is formed so that a semiconductor element may be enclosed, when it sees from the normal line direction of a wiring board. Thereby, it can prevent that the whole heat sink becomes high temperature by the heat receiving from a semiconductor element. That is, the heat transmitted from the semiconductor element to the heat radiating plate is hardly transmitted to the outside of the region surrounded by the gap in the heat radiating plate. Therefore, it can suppress that the area | region outside the area | region enclosed by the space | gap part in a heat sink becomes high temperature.
また、空隙部は、少なくとも配線基板と反対側の面に開口している。それゆえ、半導体素子から放熱板に伝わった熱を、放熱板における配線基板と反対側の面からだけではなく、空隙部からも放熱することができる。それゆえ、半導体素子の放熱性を向上させることができる。 Further, the gap portion is opened at least on the surface opposite to the wiring board. Therefore, the heat transmitted from the semiconductor element to the heat sink can be released not only from the surface of the heat sink opposite to the wiring board but also from the gap. Therefore, the heat dissipation of the semiconductor element can be improved.
また、上記半導体モジュールにおいては、放熱板を特に大きくする必要もなく、上述の作用効果を得ることができる。 Moreover, in the said semiconductor module, it is not necessary to enlarge especially a heat sink, and the above-mentioned effect can be acquired.
以上のごとく、上記態様によれば、大型化を招くことなく、放熱板の外周部の温度上昇を抑制できると共に、半導体素子の放熱性を向上させることができる半導体モジュールを提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
As described above, according to the above aspect, it is possible to provide a semiconductor module that can suppress an increase in the temperature of the outer peripheral portion of the heat radiating plate and improve the heat dissipation of the semiconductor element without causing an increase in size.
In addition, the code | symbol in the parenthesis described in the means to solve a claim and a subject shows the correspondence with the specific means as described in embodiment mentioned later, and limits the technical scope of this invention. It is not a thing.
(実施形態1)
半導体モジュールの実施形態につき、図1〜図4を用いて説明する。
本実施形態の半導体モジュール1は、図1、図3に示すごとく、配線基板2と半導体素子3と放熱板4とを有する。配線基板2は、絶縁層21上に配線パターン221、222が形成されている。半導体素子3は、配線基板2に実装されている。放熱板4は、配線基板2における半導体素子3と反対側の面に配されている。放熱板4には、少なくとも配線基板2と反対側の面に開口した空隙部41が形成されている。空隙部41は、配線基板2の法線方向Zから見たとき、半導体素子3を囲むように形成されている。なお、図1においては、空隙部41の形成範囲を破線で示している。
(Embodiment 1)
An embodiment of a semiconductor module will be described with reference to FIGS.
As shown in FIGS. 1 and 3, the
以下において、配線基板2の法線方向Zを、単に法線方向Zという。本実施形態においては、便宜上、上記法線方向Zの一方を上方、他方を下方とする。
Hereinafter, the normal direction Z of the
図4に示すごとく、本実施形態の半導体モジュール1は、電気自動車やハイブリッド自動車等に搭載される電力変換装置5に用いるものとすることができる。電力変換装置5は、直流電源51と交流負荷52との間において電力変換をおこなうよう構成される。そして、電力変換装置5は、半導体モジュール1を3つ有するものとすることができる。
As shown in FIG. 4, the
図1に示すごとく、本実施形態の半導体モジュール1は、半導体素子3としての正極側半導体素子31と負極側半導体素子32とを内蔵した、いわゆる2in1型の半導体モジュール1である。各半導体素子3は、IGBT(すなわち、絶縁ゲートバイポーラトランジスタ)からなる。図3に示すごとく、各半導体素子3は、下面にコレクタを有し、上面にエミッタを有している。
As shown in FIG. 1, the
図1、図3に示すごとく、半導体素子3は、配線基板2の上面に配されている。配線基板2は、絶縁層21と配線パターン221、222と導体層23とを有する。
As shown in FIGS. 1 and 3, the
絶縁層21は、板状を呈しており、法線方向Zに厚みを有する。電気的絶縁性を有する層である。絶縁層21は、例えばセラミック基板とすることができる。
The insulating
配線パターン221、222は、絶縁層21の上面にパターン形成された層である。配線パターン221と配線パターン222とは、絶縁層21の上面において互いに離れて配されている。そして、図1に示すごとく、配線パターン221の上面に正極側半導体素子31が配されており、配線パターン222の上面に負極側半導体素子32が配されている。
The
そして、図3に示すごとく、絶縁層21の下面に、導体層23が接合されている。導体層23は、例えば銅を板状に形成したものとすることができる。
絶縁層21、配線パターン221、222、及び導体層23は、いずれも熱伝導可能に構成されている。
As shown in FIG. 3, a
The insulating
配線基板2の導体層23の下面は、放熱板4の上面に接合されている。放熱板4は、熱伝導可能に構成されている。放熱板4は、厚み方向を法線方向Zとした略板状を呈している。放熱板4は、銅からなる。
The lower surface of the
上述のごとく、放熱板4には空隙部41が形成されている。図1、図2に示すごとく、空隙部41は、法線方向Zから見たとき、正極側半導体素子31と負極側半導体素子32との両半導体素子3を全周から囲むように形成されている。また、法線方向Zから見たとき、空隙部41は、環状を呈している。そして、法線方向Zから見たとき、正極側半導体素子31と負極側半導体素子32との双方は、環状の空隙部41の内側に配されている。法線方向Zから見たとき、空隙部41は、その全体が、半導体素子3の外側に形成されている。すなわち、半導体素子3と空隙部41とは、法線方向Zにおいて重ならない位置に配されている。図3に示すごとく、本実施形態において、空隙部41は、放熱板4を法線方向Zに貫通するように形成されている。すなわち、放熱板4には、法線方向Zの両側に向って開口した空隙部41が形成されている。
As described above, the
図3に示すごとく、半導体素子3を通る法線方向Zに平行な断面(以下、適宜平行断面という。)において、下記に定義する2つの仮想直線VLを想定したとき、空隙部41の少なくとも一部は、放熱板4における2つの仮想直線VLの間の領域の外側の領域に形成されている。図4に、平行断面の一例を示している。2つの仮想直線VLは、図4において、破線にて表している。
As shown in FIG. 3, when two virtual straight lines VL defined below are assumed in a cross section parallel to the normal direction Z passing through the semiconductor element 3 (hereinafter referred to as a parallel cross section as appropriate), at least one of the
2つの仮想直線VLは、任意の平行断面に引いた仮想的な直線である。2つの仮想直線VLは、半導体素子3の下側の面の両端33から、斜め下側へ向って延びており、かつ、下側へ向かうほど、互いの間の距離を広げるように傾斜している。また、各仮想直線VLと法線方向Zに延びる直線NLとの間になす角度θは45°である。なお、複数の半導体素子3が存在する平行断面においては、2つの仮想直線VLの起点となる上述の「半導体素子3の下側の面の両端33」は、両端に配された一対の半導体素子における、一方側の半導体素子の下面の一方側の端部と、他方側の半導体素子の下面の他方側の端部とをいうものとする。
The two virtual straight lines VL are virtual straight lines drawn on an arbitrary parallel cross section. The two imaginary straight lines VL extend obliquely downward from both ends 33 of the lower surface of the
平行断面において、空隙部41の一部が、放熱板4における2つの仮想直線VLの間の領域の外側の領域に形成されている。そして、本実施形態においては、平行断面において、空隙部41の他の一部は、放熱板4における2つの仮想直線VLの間の領域に形成されているが、これに限られるものではない。空隙部41の少なくとも一部は、半導体素子3を通る法線方向Zに平行なあらゆる平行断面において、放熱板4における2つの仮想直線VLの間の領域の外側の領域に形成されている。
In the parallel section, a part of the
図1に示すごとく、半導体モジュール1は、パワー端子6を有する。パワー端子6は、正極端子61、負極端子62、及び出力端子63を有する。正極端子61と負極端子62とは、正極側半導体素子31及び負極側半導体素子32に対して、法線方向Zに直交する一方向の同じ側に配されている。そして、出力端子63は、法線方向Zに直交する上記一方向において、正極側半導体素子31及び負極側半導体素子32を挟んで、正極端子61及び負極端子62の反対側に配されている。
As shown in FIG. 1, the
図1、図3に示すごとく、半導体素子3は、半導体素子3における配線基板2と反対側の電極において接続導体7を介してパワー端子6に接続されている。正極側半導体素子31は、配線基板2と反対側の電極であるエミッタにおいて、接続導体7の1つである第一接続導体71を介して出力端子63に接続されている。負極側半導体素子32は、配線基板2と反対側の電極であるエミッタにおいて、第一接続導体71とは別の接続導体7である第二接続導体72を介して負極端子62に接続されている。接続導体7は、銅を板状に形成したものとすることができる。なお、図3に示すごとく、正極側半導体素子31と第一接続導体71との間、及び、負極側半導体素子32と第二接続導体72との間は、それぞれ、バスバ11介して接続されている。
As shown in FIGS. 1 and 3, the
図3に示すごとく、空隙部41と法線方向Zに重なる位置には、接続導体7と配線基板2とを熱的に接続する伝熱導体12が配されている。伝熱導体12は、第一接続導体71と配線基板2の上面に形成された放熱用パターン220とに接合されている。伝熱導体12は、銅からなる。
As shown in FIG. 3, a
図1、図3に示すごとく、正極側半導体素子31のコレクタは、配線基板2の配線パターン221を介して正極端子61に接続されている。負極側半導体素子32のコレクタは、配線基板2の配線パターン222、及び第一接続導体71を介して出力端子63に接続されている。
As shown in FIGS. 1 and 3, the collector of the positive electrode
図1〜図3に示すごとく、配線基板2、半導体素子3、放熱板4、等の半導体モジュール1の構成部品は、電気的絶縁性を有するモールド樹脂13によってモジュール化されている。図3に示すごとく、モールド樹脂13は、放熱板4に接続されている。モールド樹脂13は、放熱板4の空隙部41で囲まれた部位の外側の部位に接続されている。放熱板4の下面は、モールド樹脂13から露出した露出面42となっている。
As shown in FIGS. 1 to 3, the components of the
半導体モジュール1は、放熱板4の露出面42が、図示しない冷媒流路に面するように配される。該冷媒流路には、冷媒を流通させることができるよう構成される。そして、半導体モジュール1の放熱板4の露出面42に、冷媒流路中の冷媒が直接当たるよう構成される。さらに、冷媒流路中の冷媒は、空隙部41内にも入って循環するよう構成されている。なお、冷媒流路内に流通させる冷媒は、冷却水等の液冷媒とすることができる。あるいは、冷媒は、空気等のガス冷媒とすることもできる。なお、空冷の場合は、冷媒流路は、閉じた空間でなくてもよい。
The
次に、本実施形態の作用効果につき説明する。
半導体モジュール1は、放熱板4に空隙部41が形成されている。そして、空隙部41は、配線基板2の法線方向Zから見たとき、半導体素子3を囲むように形成されている。これにより、半導体素子3からの受熱により、放熱板4の全体が高温化することを防止することができる。すなわち、半導体素子3から放熱板4に伝わった熱は、放熱板4における空隙部41によって囲まれた領域の外側には伝わり難い。そのため、放熱板4における空隙部41によって囲まれた領域よりも外側の領域が、高温化することを抑制することができる。それゆえ、上記領域に接続されたモールド樹脂13が熱によって劣化することを抑制することができる。
Next, the effect of this embodiment is demonstrated.
In the
また、空隙部41は、少なくとも配線基板2と反対側の面に開口している。それゆえ、半導体素子3から放熱板4に伝わった熱を、放熱板4における配線基板2と反対側の面からだけではなく、空隙部41からも放熱することができる。それゆえ、半導体素子3の放熱性を向上させることができる。
The
また、半導体モジュール1においては、放熱板4を特に大きくする必要もなく、上述の作用効果を得ることができる。
Moreover, in the
また、法線方向Zから見たとき、空隙部41は、その全体が、半導体素子3の外側に形成されている。それゆえ、放熱板4における空隙部41に囲まれた領域の体積を確保しやすい。それゆえ、放熱板4における空隙部41に囲まれた領域の熱容量を確保しやすい。その結果、半導体素子3の放熱性を向上させやすい。
Further, when viewed from the normal direction Z, the
また、平行断面において、空隙部41の少なくとも一部は、放熱板4における2つの仮想直線VLの間の領域の外側の領域に形成されている。それゆえ、半導体素子3から放熱板4に伝わった熱が、放熱板4における空隙部41によって囲まれた領域の外側に伝わることを一層抑制することができる。すなわち、半導体素子3の熱は、放熱板4において、下側に向かうほど、法線方向Zに直交する面方向における半導体素子3の外周側に向かうように広がって伝熱される。このとき、放熱板4において熱が伝わる方向は、法線方向Zに延びる直線に対して、45°程度傾斜する。それゆえ、空隙部41の少なくとも一部を、放熱板4における2つの仮想直線VLの間の領域の外側の領域に形成することにより、熱が空隙部41から放熱されやすいため、空隙部41に囲まれた領域の外側に熱が伝わることを一層抑制しやすい。
In the parallel cross section, at least a part of the
また、空隙部41は、放熱板4を法線方向Zに貫通するように形成されている。それゆえ、空隙部41を、半導体素子3に近い位置まで形成しやすい。それゆえ、半導体素子3から空隙部41までの伝熱距離を小さくしやすい。そのため、半導体素子3の放熱性を一層向上させやすい。
Further, the
また、空隙部41と法線方向Zに重なる位置には、接続導体7と配線基板2とを熱的に接続する伝熱導体12が配されている。それゆえ、接続導体7の熱を、伝熱導体12を介して空隙部41に放熱することができる。それゆえ、接続導体7と空隙部41との間の伝熱距離を小さくしやすく、接続導体7の放熱性を確保しやすい。
In addition, a
また、法線方向Zから見たとき、空隙部41は環状を呈している。それゆえ、放熱板4における空隙部41に囲まれた領域から、その外側の領域に熱が伝わることを一層抑制しやすい。
Further, when viewed from the normal direction Z, the
以上のごとく、本実施形態によれば、大型化を招くことなく、放熱板の外周部の温度上昇を抑制できると共に、半導体素子の放熱性を向上させることができる半導体モジュールを提供することができる。 As described above, according to the present embodiment, it is possible to provide a semiconductor module that can suppress an increase in the temperature of the outer peripheral portion of the heat radiating plate without increasing the size and can improve the heat dissipation of the semiconductor element. .
(実施形態2)
本実施形態は、図5、図6に示すごとく、空隙部41に異方性部材8を配した実施形態である。異方性部材8は、法線方向Zに直交する面方向よりも、法線方向Zの熱伝導性が高い部材である。本実施形態においては、空隙部41の全領域に異方性部材8が配されている。放熱板4の露出面42と異方性部材8の下面は、面一に形成されている。そして、放熱板4の下面及び異方性部材8の下面は、冷却器に面して配される。異方性部材8は、例えばグラファイトとすることができる。なお、図5においては、便宜上、異方性部材8にハッチングを施している。
(Embodiment 2)
As shown in FIGS. 5 and 6, the present embodiment is an embodiment in which the
その他は、実施形態1と同様である。
なお、実施形態2以降において用いた符号のうち、既出の実施形態において用いた符号と同一のものは、特に示さない限り、既出の実施形態におけるものと同様の構成要素等を表す。
Others are the same as in the first embodiment.
Of the reference numerals used in the second and subsequent embodiments, the same reference numerals as those used in the above-described embodiments represent the same components as those in the above-described embodiments unless otherwise indicated.
本実施形態においては、空隙部41の内側において、法線方向Zに直交する面方向の伝熱を抑制しつつ、法線方向Zの伝熱性を向上させることができる。それゆえ、空隙部41に達した熱が、その外側に移動することを抑制すると共に、下側、すなわち冷却器が配される側、に移動させやすい。
その他、実施形態1と同様の作用効果を有する。
In the present embodiment, heat transfer in the normal direction Z can be improved while suppressing heat transfer in the surface direction orthogonal to the normal direction Z inside the
In addition, the same effects as those of the first embodiment are obtained.
(実施形態3)
本実施形態は、図7、図8に示すごとく、半導体モジュール1を両面冷却可能に構成した実施形態である。また、本実施形態の半導体モジュール1は、半導体素子3を1つ内蔵してなる、いわゆる1in1型の半導体モジュールである。
(Embodiment 3)
As shown in FIGS. 7 and 8, the present embodiment is an embodiment in which the
図8に示すごとく、本実施形態において、半導体モジュール1は、一対の放熱板4を有する。一対の放熱板4は、互いの間に一定間隔を設けつつ、法線方向Zに対向するよう配置されている。
As shown in FIG. 8, in this embodiment, the
一対の放熱板4における、それぞれの対向面に、配線基板2が配されている。そして、一対の配線基板2における、放熱板4が配された側と反対側に、それぞれ、配線パターン223、224が形成されている。そして、半導体素子3は、一対の配線パターン223、224の間に配されている。半導体素子3のコレクタは、一方の配線基板2の配線パターン223上に接続されており、半導体素子3のエミッタは、バスバ11を介して他方の配線基板2の配線パターン224に接続されている。なお、半導体素子3の、法線方向Zに直交する方向に隣り合う位置には、ダイオード14が配されている。ダイオード14は、半導体素子3に対して逆並列接続されている。ダイオード14は、FWD(すなわち、フライホイールダイオード)である。図7に示すごとく、一対の配線パターン223、224のうち、一方は出力端子63に電気接続されており、他方は正極端子61又は負極端子62に電気接続されている。
The
図8に示すごとく、本実施形態においては、一対の放熱板4のそれぞれに、空隙部41が形成されている。一対の放熱板4に形成された一対の空隙部41は、それぞれ、法線方向Zから見たとき、半導体素子3を囲むように形成されている。
As shown in FIG. 8, in the present embodiment, a
本実施形態においても、配線基板2、半導体素子3、放熱板4、などの半導体モジュールの構成部品は、電気絶縁性を有するモールド樹脂によってモジュール化されている。一対の放熱板4のそれぞれに、モールド樹脂13が接続されている。モールド樹脂13は、各放熱板4の、法線方向Zに直交する面方向における空隙部41で囲まれた領域よりも外周側の領域に接続されている。そして、各放熱板4における配線基板2が配された側と反対側の面は、モールド樹脂13から露出した露出面42となっている。そして、一対の放熱板4の露出面42のそれぞれは、図示しない冷却器に面して配される。これにより、本実施形態の半導体モジュール1は、両面冷却可能に構成されている。
その他は、実施形態1と同様である。
Also in the present embodiment, the components of the semiconductor module such as the
Others are the same as in the first embodiment.
本実施形態においては、半導体素子3の熱をその両面側から放熱できるため、一層の放熱性の向上を図ることができる。
その他、実施形態1と同様の作用効果を有する。
In the present embodiment, since the heat of the
In addition, the same effects as those of the first embodiment are obtained.
(実施形態4)
本実施形態は、図9に示すごとく、実施形態1に対して、空隙部41の形状を変更した実施形態である。本実施形態において、空隙部41は、放熱板4の下端面の一部が上側に向って凹むように形成されている。本実施形態において、空隙部41は、下側に向って開口しているものの、上側は放熱板4の一部である閉塞部43によって閉塞されている。すなわち、空隙部41は、放熱板4を法線方向Zに貫通していない。
(Embodiment 4)
As shown in FIG. 9, the present embodiment is an embodiment in which the shape of the
その他は、実施形態1と同様である。
本実施形態においても、実施形態1と同様の作用効果を有する。
Others are the same as in the first embodiment.
This embodiment also has the same effects as those of the first embodiment.
本発明は、上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の実施形態に適用することが可能である。 The present invention is not limited to the above embodiments, and can be applied to various embodiments without departing from the scope of the invention.
例えば、上記実施形態1、実施形態3、実施形態4において、放熱板における空隙部に面する壁面から、空隙部の内側に向って、放熱板の放熱性を向上させるためのフィンを延設しても良い。この場合、上記実施形態4においては、例えば、上記閉塞部から下側に向ってフィンを延設することもできる。
For example, in the first embodiment, the third embodiment, and the fourth embodiment, fins for improving the heat dissipation of the heat sink are extended from the wall surface facing the gap in the heat sink toward the inside of the gap. May be. In this case, in the said
また、上記各実施形態においては、1つの放熱板に1つの空隙部が形成されている形態を示したが、これに限られず、1つの放熱板に複数の空隙部が形成されていてもよい。例えば、上記各実施形態において、空隙部は、法線方向から見たとき、環状を呈しているものを示したが、当該環状の空隙部を、周方向の複数分割したような形状としても良い。 Moreover, in each said embodiment, although the one space | gap part was formed in one heat sink, it was not restricted to this, The several space | gap part may be formed in one heat sink. . For example, in each of the above-described embodiments, the gap portion has an annular shape when viewed from the normal direction, but the annular gap portion may have a shape that is divided into a plurality of circumferential directions. .
また、上記実施形態において、空隙部は、法線方向から見たとき、半導体素子を全周から囲むように形成されている形態を示したが、これに限られない。例えば、空隙部は、法線方向から見たとき、半導体素子を、法線方向に直交する一方向の両側から囲むように形成することができる。 Moreover, in the said embodiment, although the space | gap part showed the form formed so that a semiconductor element might be enclosed from a perimeter when it sees from a normal line direction, it is not restricted to this. For example, the void portion can be formed so as to surround the semiconductor element from both sides in one direction orthogonal to the normal direction when viewed from the normal direction.
また、実施形態3の空隙部に、実施形態2で示した異方性部材を配置してもよい。
また、上記実施形態1、実施形態2においては、本発明の構成を、2in1型の半導体モジュールに適用し、実施形態3においては、本発明の構成を、1in1型の半導体モジュールに適用した形態を示したが、これに限られず、例えば本発明の構成を、半導体素子を6つ内蔵した、いわゆる6in1型の半導体モジュールに適用してもよい。
Further, the anisotropic member shown in the second embodiment may be disposed in the gap portion of the third embodiment.
In the first and second embodiments, the configuration of the present invention is applied to a 2-in-1 type semiconductor module. In the third embodiment, the configuration of the present invention is applied to a 1-in-1 type semiconductor module. Although shown, it is not restricted to this, For example, you may apply the structure of this invention to what is called a 6 in1 type semiconductor module which incorporated six semiconductor elements.
1 半導体モジュール
2 配線基板
21 絶縁層
221、222 配線パターン
3 半導体素子
4 放熱板
41 空隙部
Z 法線方向
DESCRIPTION OF
Claims (8)
該配線基板に実装された半導体素子(3)と、
上記配線基板における上記半導体素子と反対側の面に配された放熱板(4)と、を有し、
該放熱板には、少なくとも上記配線基板と反対側の面に開口した空隙部(41)が形成されており、
該空隙部は、上記配線基板の法線方向(Z)から見たとき、上記半導体素子を囲むように形成されており、
上記空隙部には、上記法線方向に直交する面方向よりも、上記法線方向の熱伝熱性が高い異方性部材(8)が配されている、半導体モジュール(1)。 A wiring board (2) having wiring patterns (221, 222, 223, 224) formed on an insulating layer (21);
A semiconductor element (3) mounted on the wiring board;
A heat sink (4) disposed on the surface of the wiring board opposite to the semiconductor element,
The heat sink has a gap (41) that is open at least on the surface opposite to the wiring board.
The gap is formed so as to surround the semiconductor element when viewed from the normal direction (Z) of the wiring board .
The semiconductor module (1) , in which the anisotropic member (8) having higher heat transfer in the normal direction than the surface direction orthogonal to the normal direction is arranged in the gap .
該配線基板に実装された半導体素子(3)と、
上記配線基板における上記半導体素子と反対側の面に配された放熱板(4)と、
パワー端子(6)と、を有し、
該放熱板には、少なくとも上記配線基板と反対側の面に開口した空隙部(41)が形成されており、
該空隙部は、上記配線基板の法線方向(Z)から見たとき、上記半導体素子を囲むように形成されており、
上記半導体素子は、該半導体素子における上記配線基板と反対側の電極において接続導体(7)を介して上記パワー端子に接続されており、
上記空隙部と上記法線方向に重なる位置には、上記接続導体と上記配線基板とを熱的に接続する伝熱導体(12)が配されている、半導体モジュール(1)。 A wiring board (2) having wiring patterns (221, 222, 223, 224) formed on an insulating layer (21);
A semiconductor element (3) mounted on the wiring board;
A heat sink (4) disposed on the surface of the wiring board opposite to the semiconductor element;
A power terminal (6),
The heat sink has a gap (41) that is open at least on the surface opposite to the wiring board.
The gap is formed so as to surround the semiconductor element when viewed from the normal direction (Z) of the wiring board.
The semiconductor element is connected to the power terminal via a connection conductor (7) at an electrode opposite to the wiring board in the semiconductor element,
A semiconductor module (1), wherein a heat transfer conductor (12) for thermally connecting the connection conductor and the wiring board is disposed at a position overlapping the gap and the normal direction .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016079069A JP6555177B2 (en) | 2016-04-11 | 2016-04-11 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016079069A JP6555177B2 (en) | 2016-04-11 | 2016-04-11 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017191820A JP2017191820A (en) | 2017-10-19 |
JP6555177B2 true JP6555177B2 (en) | 2019-08-07 |
Family
ID=60085398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016079069A Active JP6555177B2 (en) | 2016-04-11 | 2016-04-11 | Semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6555177B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6793103B2 (en) | 2017-09-29 | 2020-12-02 | ミネベアミツミ株式会社 | Strain gauge |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001024093A (en) * | 1999-07-09 | 2001-01-26 | Toshiba Corp | Semiconductor device |
JP5182274B2 (en) * | 2009-11-17 | 2013-04-17 | 三菱電機株式会社 | Power semiconductor device |
JP2012227323A (en) * | 2011-04-19 | 2012-11-15 | Hitachi Cable Ltd | Flexible wiring board and module using the same |
JP5904006B2 (en) * | 2012-05-21 | 2016-04-13 | 株式会社デンソー | Semiconductor device |
-
2016
- 2016-04-11 JP JP2016079069A patent/JP6555177B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017191820A (en) | 2017-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9380733B2 (en) | Cooling device and power module equipped with cooling device | |
JP2010187504A (en) | Inverter device | |
JP5028822B2 (en) | Power module cooling device | |
JP5851599B2 (en) | Power module | |
JP5182274B2 (en) | Power semiconductor device | |
WO2016084579A1 (en) | Electronic device | |
JP5267238B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6555177B2 (en) | Semiconductor module | |
JP2015159149A (en) | Cooling device and semiconductor device | |
JP2008206252A (en) | Semiconductor power converter | |
JP2019221048A (en) | Electric power conversion device | |
JP6748082B2 (en) | Semiconductor module | |
JP6880776B2 (en) | Power converter | |
JP2016019333A (en) | Cooling structure of power conversion system | |
JP2014072385A (en) | Semiconductor device | |
JP5807801B2 (en) | Semiconductor module | |
JP4840276B2 (en) | Element cooling structure | |
JP2019021785A (en) | Semiconductor module | |
JP2018022818A (en) | Semiconductor device | |
JP6179419B2 (en) | Semiconductor module | |
JP2017157713A (en) | Semiconductor device | |
KR101430130B1 (en) | Junction box having radiating structure | |
JP2012084907A (en) | Cooling apparatus for power module | |
JP2021068786A (en) | Semiconductor device | |
JP2013258343A (en) | Heat exchanger of semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190624 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6555177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |