JP6008332B2 - Probe card and noise measuring device - Google Patents

Probe card and noise measuring device Download PDF

Info

Publication number
JP6008332B2
JP6008332B2 JP2013537501A JP2013537501A JP6008332B2 JP 6008332 B2 JP6008332 B2 JP 6008332B2 JP 2013537501 A JP2013537501 A JP 2013537501A JP 2013537501 A JP2013537501 A JP 2013537501A JP 6008332 B2 JP6008332 B2 JP 6008332B2
Authority
JP
Japan
Prior art keywords
substrate
noise
probe
probe card
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013537501A
Other languages
Japanese (ja)
Other versions
JPWO2013051515A1 (en
Inventor
健治 大毛利
健治 大毛利
隆 蓮沼
蓮沼　　隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Tsukuba NUC
Original Assignee
University of Tsukuba NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Tsukuba NUC filed Critical University of Tsukuba NUC
Publication of JPWO2013051515A1 publication Critical patent/JPWO2013051515A1/en
Application granted granted Critical
Publication of JP6008332B2 publication Critical patent/JP6008332B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06772—High frequency probes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本発明は、プローブカード及びノイズ測定装置に関し、特にＭＯＳ型電界効果トランジスタのノイズを測定する場合に好適なものである。   The present invention relates to a probe card and a noise measuring device, and is particularly suitable for measuring noise of a MOS field effect transistor.

ＭＯＳ型電界効果トランジスタ（以下、「ＭＯＳＦＥＴ」という）の微細化に伴い、特性の揺らぎが顕在化して問題となっている。揺らぎは、しきい値電圧ばらつき等の静特性のばらつきと、雑音に代表される時間的な（動特性の）揺らぎに分けることが出来る。雑音の特性は、一般に周波数スペクトルとして評価される。   With the miniaturization of MOS field effect transistors (hereinafter referred to as “MOSFETs”), fluctuations in characteristics become obvious and become a problem. The fluctuations can be divided into static characteristic fluctuations such as threshold voltage fluctuations and temporal (dynamic characteristic) fluctuations typified by noise. The characteristic of noise is generally evaluated as a frequency spectrum.

ＭＯＳＦＥＴの低周波帯域の雑音特性は、１／ｆ雑音、フリッカー雑音とも言われ、周波数に対して１／ｆで減少する特性を示す。１〜１０３Ｈｚの低周波ノイズについてはこまで多くの論文が報告されている（例えば、非特許文献１〜３）。The noise characteristic of the low frequency band of the MOSFET is also called 1 / f noise or flicker noise, and shows a characteristic that decreases at 1 / f with respect to the frequency. Many papers have been reported on low frequency noise of 1 to 10 3 Hz (for example, Non-Patent Documents 1 to 3).

図６は市販の機器（Agilent社製、B1530A）を用いてノイズを測定した結果である。１００はＭＯＳＦＥＴに接続しない場合の測定系のノイズ強度、１０１はＭＯＳＦＥＴに接続したときのノイズ強度である。本図より、１ＭＨｚ以下の領域では測定系のノイズに対してＭＯＳＦＥＴのノイズが大きく、その評価が可能であるが、１ＭＨｚを超えると測定系のノイズとＭＯＳＦＥＴのノイズが同程度になり、高周波数での測定が出来ないことがわかる。他の市販機器を用いても数ｋＨｚまでの雑音特性測定が現実的である。   FIG. 6 shows the results of noise measurement using a commercially available device (Agilent, B1530A). 100 is the noise intensity of the measurement system when not connected to the MOSFET, and 101 is the noise intensity when connected to the MOSFET. From this figure, the noise of the MOSFET is larger than the noise of the measurement system in the region of 1 MHz or less, and the evaluation thereof is possible. It can be seen that measurement cannot be performed with. Even if other commercially available equipment is used, it is practical to measure noise characteristics up to several kHz.

現在の先端ＳＲＡＭは５ｎｓ以下で書き換えが行われており、その速さは周波数帯域では２００ＭＨｚ以上に相当する。ＳＲＡＭの書き込み／読み込みエラーが問題となっているが、そのエラーの直接的な原因やプロセス条件との相関性を検証するためには、ＭＯＳＦＥＴの雑音測定をＳＲＡＭの動作周波数帯域である１００ＭＨｚ〜１ＧＨｚの帯域で行う必要がある。   The current leading-edge SRAM is rewritten in 5 ns or less, and the speed corresponds to 200 MHz or more in the frequency band. SRAM write / read errors are a problem, but in order to verify the direct cause of the errors and the correlation with process conditions, MOSFET noise measurement is performed in the operating frequency band of SRAM, from 100 MHz to 1 GHz. It is necessary to carry out in the band.

K. K. Hung et al.,IEEE TED 37 (1990) 654.K. K. Hung et al., IEEE TED 37 (1990) 654. F. N. Hooge IEEE TED41 (1994) 1926.F. N. Hooge IEEE TED41 (1994) 1926. E. Simoen et al.,Solid-State Electronics 43 (1999) 865.E. Simoen et al., Solid-State Electronics 43 (1999) 865.

しかしながら従来のノイズ測定装置では、ＳＲＡＭの動作周波数帯域である１００ＭＨｚ〜１ＧＨｚの帯域でノイズ測定を行うことが出来ないという問題があった。   However, the conventional noise measurement apparatus has a problem that noise measurement cannot be performed in the 100 MHz to 1 GHz band which is the operating frequency band of the SRAM.

そこで本発明は、上記した問題点に鑑み、数ＭＨｚ以上の高周波数帯域においてノイズを測定することができるプローブカード及びノイズ測定装置を提供することを目的とする。   In view of the above-described problems, an object of the present invention is to provide a probe card and a noise measuring device that can measure noise in a high frequency band of several MHz or more.

本発明は、ＭＯＳ型電界効果トランジスタに当接するプローブを有し、前記ＭＯＳ型電界効果トランジスタのノイズを測定するプローブカードに、前記ＭＯＳ型電界効果トランジスタの出力信号を増幅する増幅回路が設けられていることを特徴とする。   The present invention has a probe abutting on a MOS field effect transistor, and a probe card for measuring noise of the MOS field effect transistor is provided with an amplifier circuit for amplifying the output signal of the MOS field effect transistor. It is characterized by being.

本発明によれば、プローブカードに増幅回路を搭載し、ＭＯＳ型電界効果トランジスタと増幅回路との距離を短くした。これにより、本発明は、位相のずれ等の信号伝達のロスを抑制できるので、高周波数帯域においてノイズを測定することができる。   According to the present invention, the amplifier card is mounted on the probe card, and the distance between the MOS field effect transistor and the amplifier circuit is shortened. As a result, the present invention can suppress loss of signal transmission such as phase shift, so that noise can be measured in a high frequency band.

第１実施形態に係るノイズ測定装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the noise measuring device which concerns on 1st Embodiment. 第１実施形態に係るプローブカードの構成を示す図であり、図２Ａは平面図、図２Ｂは図２ＡにおけるＡ−Ａ部分断面図である。It is a figure which shows the structure of the probe card which concerns on 1st Embodiment, FIG. 2A is a top view, FIG. 2B is AA fragmentary sectional view in FIG. 2A. 第１実施形態に係るプローブカードの構成を示す図であり、カバーを外した状態における底面図である。It is a figure which shows the structure of the probe card which concerns on 1st Embodiment, and is a bottom view in the state which removed the cover. 第１実施形態に係るプローブカードの構成を示す回路図である。It is a circuit diagram which shows the structure of the probe card which concerns on 1st Embodiment. 第１実施形態に係るノイズ測定装置を用いた測定結果を示すグラフであり、図５ＡはＭＯＳＦＥＴのノイズを測定した結果、図５Ｂは図５Ａの測定結果から、「Noise floor」を引いて周波数あたりのノイズ強度に変換した結果を示すグラフである。FIG. 5A is a graph showing a measurement result using the noise measurement apparatus according to the first embodiment. FIG. 5A shows a result of measuring the noise of the MOSFET. FIG. 5B shows a result of subtracting “Noise floor” from the measurement result of FIG. It is a graph which shows the result converted into noise intensity. 従来技術における測定例を示すグラフである。It is a graph which shows the example of a measurement in a prior art. 第２実施形態に係るプローブカードの写真であり、図７Ａは斜視図、図７Ｂはカバーを外した状態における底面図である。FIG. 7A is a perspective view and FIG. 7B is a bottom view of the probe card according to the second embodiment with a cover removed. 第２実施形態に係るプローブカードの構成を示す回路図である。It is a circuit diagram which shows the structure of the probe card which concerns on 2nd Embodiment. 第２実施形態に係るノイズ測定装置を用いた測定結果を示すグラフである。It is a graph which shows the measurement result using the noise measuring device concerning a 2nd embodiment.

２ ：ノイズ測定装置
６Ａ ：プローブカード
１４ ：ＤＵＴ（ＭＯＳ型電界効果トランジスタ）
３２ ：第１のシールド
３４ ：第２のシールド
３８ ：ゲート用プローブ（プローブ）
４０ ：ドレイン用プローブ（プローブ）
４２ ：ソース用プローブ（プローブ）
４４ ：基板用プローブ（プローブ）
５６ ：増幅回路2: Noise measuring device 6A: Probe card 14: DUT (MOS type field effect transistor)
32: First shield 34: Second shield 38: Probe for gate (probe)
40: Probe for drain (probe)
42: Probe for source (probe)
44: Probe for substrate (probe)
56: Amplifier circuit

以下、図面を参照して本発明の実施形態について詳細に説明する。
（１）第１実施形態
（全体構成）
図１に示すノイズ測定装置２は、安定化電源４と、当該安定化電源４と電気的に接続されたプローブカード６Ａと、プローブカード６Ａから出力される出力信号を受信してノイズを測定する測定器１０とを備える。プローブカード６Ａは複数（本図では４本）のプローブを有するプローブ群８が設けられている。プローブ群８は、ゲート用プローブ３８、ドレイン用プローブ４０、ソース用プローブ４２、基板用プローブ４４を有する。当該プローブ群８はノイズ測定時に先端がウェハ１２に形成されたＤＵＴ１４に当接する。これにより、プローブカード６ＡはＤＵＴ１４と測定器１０とを電気的に接続する。ＤＵＴ１４は被測定デバイス（Device Under Test)となるＭＯＳＦＥＴである。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(1) First embodiment (overall configuration)
The noise measuring apparatus 2 shown in FIG. 1 measures a noise by receiving a stabilized power source 4, a probe card 6A electrically connected to the stabilized power source 4, and an output signal output from the probe card 6A. A measuring instrument 10. The probe card 6A is provided with a probe group 8 having a plurality of (four in this figure) probes. The probe group 8 includes a gate probe 38, a drain probe 40, a source probe 42, and a substrate probe 44. The probe group 8 comes into contact with the DUT 14 formed on the wafer 12 at the time of noise measurement. As a result, the probe card 6A electrically connects the DUT 14 and the measuring instrument 10. The DUT 14 is a MOSFET serving as a device under test.

ノイズ測定装置２は、安定化電源４から供給される直流電圧をプローブ群８を通じてＤＵＴ１４に印加し、当該ＤＵＴ１４から出力される出力信号をプローブ群８を介して測定器１０へ出力することにより、測定器１０においてＤＵＴ１４のノイズを測定する。   The noise measuring device 2 applies a DC voltage supplied from the stabilized power supply 4 to the DUT 14 through the probe group 8 and outputs an output signal output from the DUT 14 to the measuring instrument 10 via the probe group 8. The measuring device 10 measures the noise of the DUT 14.

プローブカード６Ａは、図２に示すように、プローブ群８、プローブ群８と電気的に接続された第１の基板１６及び第２の基板１８Ａ、取付部１５、第１の基板１６及び第２の基板１８Ａに電気的に接続されたケーブル群２０を備える。プローブカード６Ａの一端にプローブ群８が保持部３７によって保持されており、他端側に形成された挿通部１７からケーブル群２０が外部へ引き出されている。第１の基板１６と第２の基板１８Ａは積層されている。   As shown in FIG. 2, the probe card 6A includes a probe group 8, a first substrate 16 and a second substrate 18A electrically connected to the probe group 8, a mounting portion 15, a first substrate 16 and a second substrate. The cable group 20 is electrically connected to the substrate 18A. The probe group 8 is held at one end of the probe card 6A by a holding portion 37, and the cable group 20 is drawn out from the insertion portion 17 formed on the other end side. The first substrate 16 and the second substrate 18A are stacked.

ケーブル群２０は、複数のケーブル、本図では７本（第１〜第７のケーブル２１〜２７）で構成されており、一端は第１の基板１６又は第２の基板１８Ａに電気的に接続され、他端はそれぞれにコネクタ３０が設けられている。ケーブル群２０は同軸ケーブルが好適に用いられる。第１の基板１６及び第２の基板１８Ａの表面は、カバー３６で覆われている。   The cable group 20 is composed of a plurality of cables, seven in the drawing (first to seventh cables 21 to 27), and one end is electrically connected to the first board 16 or the second board 18A. The other ends are each provided with a connector 30. The cable group 20 is preferably a coaxial cable. The surfaces of the first substrate 16 and the second substrate 18A are covered with a cover 36.

図３に示すように、第２の基板１８Ａは、プローブ群８が設けられた一端と挿通部１７が設けられた他端との間であって、第１の基板１６の略中央に配置されている。第２の基板１８Ａの両側にはそれぞれ第１のケーブル２１と第７のケーブル２７が配置されている。すなわち、第１のケーブル２１は挿通部１７から一端に向かって第２の基板１８Ａの一側に配置されている。また、第７のケーブル２７は挿通部１７から一端に向かって第２の基板１８Ａの他側に配置されている。   As shown in FIG. 3, the second substrate 18 </ b> A is disposed between the one end where the probe group 8 is provided and the other end where the insertion portion 17 is provided, and at the approximate center of the first substrate 16. ing. A first cable 21 and a seventh cable 27 are arranged on both sides of the second board 18A. That is, the first cable 21 is arranged on one side of the second substrate 18A from the insertion portion 17 toward one end. The seventh cable 27 is arranged on the other side of the second substrate 18A from the insertion portion 17 toward one end.

第２〜第６のケーブル２２〜２６は挿通部１７の略中央から導入され互いに略平行に配置されている。第２〜第５のケーブル２２〜２５は第２の基板１８Ａに接続されている。第６のケーブル２６は、図示しない配線で、ソース用プローブ４２に接続されている。   The second to sixth cables 22 to 26 are introduced from substantially the center of the insertion portion 17 and are arranged substantially parallel to each other. The second to fifth cables 22 to 25 are connected to the second substrate 18A. The sixth cable 26 is connected to the source probe 42 by wiring not shown.

プローブカード６Ａは、第１の基板１６の外縁に第１のシールド３２が設けられ、当該第１のシールド３２内に第１の基板１６及び第２の基板１８Ａが収容されている。さらに、第２の基板１８Ａの外縁には第２のシールド３４が設けられ、当該第２のシールド３４内に第２の基板１８Ａが収容されている。これにより、第２の基板１８Ａは、第１のシールド３２及び第２のシールド３４によって遮蔽された空間に収容される。   In the probe card 6 </ b> A, a first shield 32 is provided on the outer edge of the first substrate 16, and the first substrate 16 and the second substrate 18 </ b> A are accommodated in the first shield 32. Further, a second shield 34 is provided on the outer edge of the second substrate 18 </ b> A, and the second substrate 18 </ b> A is accommodated in the second shield 34. Thus, the second substrate 18A is accommodated in the space shielded by the first shield 32 and the second shield 34.

図４に示すように、ＤＵＴ１４は、ゲート、ドレイン、ソース、基板にそれぞれ電気的に接続されたゲートパッド４６、ドレインパッド４８、ソースパッド５０、基板パッド５２が設けられている。ゲートパッド４６にはゲート用プローブ３８、ドレインパッド４８にはドレイン用プローブ４０、ソースパッド５０にはソース用プローブ４２、基板パッド５２には基板用プローブ４４がそれぞれ当接され得る。ゲート用プローブ３８は、第１の基板１６に設けられた第１のフィルタ回路５８を通じて第１のケーブル２１に接続されている。ドレイン用プローブ４０は、第２の基板１８Ａに設けられた増幅回路５６Ａに接続されている。本実施形態の特徴的構成は、後述する増幅回路を有する第２の基板１８Ａがプローブカード６Ａに設けられている点である。   As shown in FIG. 4, the DUT 14 includes a gate pad 46, a drain pad 48, a source pad 50, and a substrate pad 52 that are electrically connected to the gate, drain, source, and substrate, respectively. The gate pad 46 may be in contact with the gate probe 38, the drain pad 48 may be in contact with the drain probe 40, the source pad 50 may be in contact with the source probe 42, and the substrate pad 52 may be in contact with the substrate probe 44. The gate probe 38 is connected to the first cable 21 through a first filter circuit 58 provided on the first substrate 16. The drain probe 40 is connected to an amplifier circuit 56A provided on the second substrate 18A. A characteristic configuration of the present embodiment is that a probe board 6A is provided with a second substrate 18A having an amplifier circuit to be described later.

増幅回路５６Ａは、アンプ５７と、１対のコンデンサ５９，６１と、フィードバック抵抗６２とを有する。コンデンサ５９，６１は、アンプ５７の入力側及び出力側に直列に設けられている。フィードバック抵抗６２は、当該アンプ５７に並列に設けられている。アンプ５７は、入力にドレイン用プローブ４０が接続されており、出力に第４のケーブル２４が接続されている。また、アンプ５７の電源端子に第５のケーブル２５が接続されている。さらに、アンプ５７の入力には、バイアス回路５４が接続されている。バイアス回路５４は、第２及び第３のケーブル２２，２３に接続されている。本実施形態の場合、増幅回路５６Ａに設けられるフィードバック抵抗６２と、バイアス回路５４に設けられるプルアップ抵抗（図示しない）は、異なる値の抵抗が用いられる。   The amplifier circuit 56 </ b> A includes an amplifier 57, a pair of capacitors 59 and 61, and a feedback resistor 62. Capacitors 59 and 61 are provided in series on the input side and output side of the amplifier 57. The feedback resistor 62 is provided in parallel with the amplifier 57. In the amplifier 57, the drain probe 40 is connected to the input, and the fourth cable 24 is connected to the output. The fifth cable 25 is connected to the power supply terminal of the amplifier 57. Further, a bias circuit 54 is connected to the input of the amplifier 57. The bias circuit 54 is connected to the second and third cables 22 and 23. In the present embodiment, the feedback resistor 62 provided in the amplifier circuit 56A and the pull-up resistor (not shown) provided in the bias circuit 54 have different values.

ソース用プローブ４２は第６のケーブル２６を介して、接地されている。基板用プローブ４４は、第１の基板１６に設けられた第２のフィルタ回路６０を通じて第７のケーブル２７に接続されている。第４のケーブル２４は、コネクタ３０及び同軸ケーブルを介して測定器１０に接続されている。第１，第２，第６，第７のケーブル２１，２２，２６，２７は、コネクタ３０及び同軸ケーブル（図示しない）を介して安定化電源４に接続されている。第３のケーブル２３は、電圧計（図示しない）に接続されており、プルアップ抵抗に係る電圧を除いたドレインに印加される正味の電圧値を計測する。第５のケーブル２５はアンプ５７を駆動するための安定化電源（図示しない）に接続されている。   The source probe 42 is grounded via the sixth cable 26. The substrate probe 44 is connected to the seventh cable 27 through a second filter circuit 60 provided on the first substrate 16. The fourth cable 24 is connected to the measuring instrument 10 via the connector 30 and the coaxial cable. The first, second, sixth, and seventh cables 21, 22, 26, and 27 are connected to the stabilized power supply 4 via a connector 30 and a coaxial cable (not shown). The third cable 23 is connected to a voltmeter (not shown), and measures the net voltage value applied to the drain excluding the voltage related to the pull-up resistor. The fifth cable 25 is connected to a stabilized power source (not shown) for driving the amplifier 57.

（作用及び効果）
以上の構成において、ノイズ測定装置２は、まず、プローブ群８を各パッド４６，４８，５０，５２に当接させる。すなわち、ゲート用プローブ３８をゲートパッド４６に、ドレイン用プローブ４０をドレインパッド４８に、ソース用プローブ４２をソースパッド５０に、基板用プローブ４４を基板パッド５２にそれぞれ当接させる。なお、プローブをパッドに当接する際は、図示しない顕微鏡を用いて位置を確認しながら行う。(Function and effect)
In the above configuration, the noise measuring device 2 first brings the probe group 8 into contact with the pads 46, 48, 50, 52. That is, the gate probe 38 is brought into contact with the gate pad 46, the drain probe 40 is brought into contact with the drain pad 48, the source probe 42 is brought into contact with the source pad 50, and the substrate probe 44 is brought into contact with the substrate pad 52. When the probe is brought into contact with the pad, the position is confirmed using a microscope (not shown).

次いで、ゲート用プローブ３８及びドレインパッド４８を通じてＤＵＴ１４のゲート及びドレインへ安定化電源４から供給される電圧を印加する。これにより、ＤＵＴ１４は閾値電圧に応じた導通状態となる。そうすると、ＤＵＴ１４はソース・ドレイン間に電流が流れる。この電流量には揺らぎが発生する。この揺らぎを生じた電流を電圧に変換し、増幅回路５６Ａにより高周波成分のみを増幅させた出力信号を、ノイズとして測定器１０により測定する。   Next, a voltage supplied from the stabilized power supply 4 is applied to the gate and drain of the DUT 14 through the gate probe 38 and the drain pad 48. Thereby, DUT14 will be in the conduction | electrical_connection state according to a threshold voltage. As a result, a current flows between the source and the drain of the DUT 14. This current amount fluctuates. The current that causes the fluctuation is converted into a voltage, and the output signal obtained by amplifying only the high frequency component by the amplifier circuit 56A is measured by the measuring instrument 10 as noise.

本実施形態に係るノイズ測定装置２は、プローブカード６Ａに増幅回路５６Ａを搭載し、ＤＵＴ１４のドレインパッド４８とアンプ５７との距離を短くした。これにより、ノイズ測定装置２は、位相のずれ等の信号伝達のロスを抑制できるので、高周波数帯域においてノイズを測定することができる。   In the noise measuring apparatus 2 according to the present embodiment, the amplifier circuit 56A is mounted on the probe card 6A, and the distance between the drain pad 48 of the DUT 14 and the amplifier 57 is shortened. Thereby, since the noise measuring apparatus 2 can suppress loss of signal transmission such as a phase shift, noise can be measured in a high frequency band.

因みに、従来のノイズ測定器は、ＭＯＳＦＥＴから信号増幅／検出器までの距離が１５ｃｍ〜６０ｃｍと長いため位相のずれ等が生じる。   Incidentally, in the conventional noise measuring device, the distance from the MOSFET to the signal amplifier / detector is as long as 15 cm to 60 cm, so that a phase shift or the like occurs.

上記のように構成されたプローブカード６Ａを用いてＭＯＳＦＥＴのノイズ測定を行った結果を図５に示す。なお、プローブカード６Ａは、ドレインパッド４８からアンプ５７までの距離が10mm程度になるように形成した。ＭＯＳＦＥＴは、ゲート長（Ｌ）/幅（Ｗ）が、１／２．５μｍのｎ−ＭＯＳＦＥＴを使用した。ゲートＳｉＯ２膜の厚さは３ｎｍである。ゲートに印加する電圧は、閾値電圧に対し、１．０（本図中７１），０．８（本図中７２），０．６（本図中７３），０．４（本図中７４），０．２（本図中７５）Ｖの５種類で測定した。測定した結果を本図Ａに示す。また、本図Ａ中「Noise floor」は、通電していないＤＵＴ１４にプローブ群８を接続させた場合のノイズを測定した結果である。また、本図Ａの測定結果から、「Noise floor」引いて周波数あたりのノイズ強度に変換した結果を本図Ｂに示す。本図から、測定系のノイズフロアとノイズ強度が重ならないことから、本実施形態に係るプローブカード６Ａを用いることにより、４０ＭＨｚの高い周波数でのノイズが正常に得られることが確認された。本実施形態に係るプローブカード６Ａでは、アンプの性能を向上させたり、実装形態を改良したりすることによって、数百ＭＨｚまでのＭＯＳＦＥＴのノイズ特性が測定可能と考えられる。FIG. 5 shows the results of MOSFET noise measurement using the probe card 6A configured as described above. The probe card 6A was formed so that the distance from the drain pad 48 to the amplifier 57 was about 10 mm. As the MOSFET, an n-MOSFET having a gate length (L) / width (W) of 1 / 2.5 μm was used. The thickness of the gate SiO 2 film is 3 nm. The voltage applied to the gate is 1.0 (71 in the figure), 0.8 (72 in the figure), 0.6 (73 in the figure), 0.4 (74 in the figure) with respect to the threshold voltage. ), 0.2 (75 in the figure) V. The measurement results are shown in FIG. Also, “Noise floor” in FIG. A is a result of measuring noise when the probe group 8 is connected to the DUT 14 that is not energized. Further, FIG. B shows a result obtained by subtracting “Noise floor” from the measurement result of FIG. From this figure, since the noise floor and noise intensity of the measurement system do not overlap, it was confirmed that noise at a high frequency of 40 MHz can be normally obtained by using the probe card 6A according to this embodiment. In the probe card 6A according to the present embodiment, it is considered that the noise characteristics of MOSFETs up to several hundred MHz can be measured by improving the performance of the amplifier or improving the mounting form.

（２）第２実施形態
次に、第２実施形態に係るプローブカードについて図７〜図９を参照して説明する。なお、上記第１実施形態と同様の構成については同様の符号を付し、説明を省略する。図７に示すプローブカード６Ｂは、第２の基板１８Ｂの構成が上記第１実施形態と異なる。(2) Second Embodiment Next, a probe card according to a second embodiment will be described with reference to FIGS. In addition, about the structure similar to the said 1st Embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted. The probe card 6B shown in FIG. 7 differs from the first embodiment in the configuration of the second substrate 18B.

図８に示すように、第２の基板１８Ｂは、増幅回路５６Ｂを有する。増幅回路５６Ｂは、アンプ５７と、１対のコンデンサ５９，６１と、フィードバック抵抗６２とを有する。本実施形態の場合、増幅回路５６Ｂは、単一のＩＣ（Integrated Circuit）で構成され、４個のトランジスタが配置されている。このように増幅回路５６ＢをＩＣ化することにより、プローブカード６Ｂは、より高周波のノイズ特性を測定することができる。   As shown in FIG. 8, the second substrate 18B includes an amplifier circuit 56B. The amplifier circuit 56B includes an amplifier 57, a pair of capacitors 59 and 61, and a feedback resistor 62. In the present embodiment, the amplifier circuit 56B is configured by a single IC (Integrated Circuit), and four transistors are arranged. Thus, by making the amplifier circuit 56B into an IC, the probe card 6B can measure higher frequency noise characteristics.

図９は本実施形態に係るプローブカード６Ｂを用いてＤＵＴ１４のノイズ測定を行った結果を示す。なお、増幅回路５６ＢはＩＢＭ 0.13μm、８ＨＰ ＳｉＧｅ ＢｉＣＭＯＳ Ｐｒｏｃｅｓｓを用いて作製した。   FIG. 9 shows the result of noise measurement of the DUT 14 using the probe card 6B according to this embodiment. The amplifier circuit 56B was manufactured using an IBM 0.13 μm, 8HP SiGe BiCMOS Process.

ＤＵＴ１４は、ゲート長（Ｌ）が８５ｎｍの１２インチウェーハ上に形成されたＭＯＳＦＥＴとした。当該ＭＯＳＦＥＴにプローブ群８を接続させてノイズを測定した。ゲートＳｉＯ２膜の厚さは3nmである。ゲートに印加する電圧は、閾値電圧に対し、０．２（本図中８１），０．４（本図中８２），０．６（本図中８３）Ｖの３種類で測定した。本図中「Noise floor」は、通電していないＤＵＴ１４にプローブ群８を接続させた場合のノイズを測定した結果である。本図から、本実施形態に係るプローブカード６Ｂを用いることにより、８００ＭＨｚのより高い周波数でのノイズが正常に得られることが確認された。
本実施形態に係るプローブカード６Ｂは、例えば、オシロスコープの代わりにスペクトラムアナライザを使用することにより、超高速時間領域における電流を監視したり、ＳＲＡＭ(Static Random Access Memory)セル、メモリ装置（ＲＲＡＭ（登録商標）（Resistive Random Access Memory：抵抗変化メモリ）フィラメント形成）やＮＡＮＤ型フラッシュメモリの転送だけでなく、信頼性試験のための超高速の監視の切り替えなど様々な現象を監視するのに利用することができる。The DUT 14 was a MOSFET formed on a 12-inch wafer having a gate length (L) of 85 nm. The probe group 8 was connected to the MOSFET and noise was measured. The thickness of the gate SiO 2 film is 3 nm. The voltage applied to the gate was measured with respect to the threshold voltage at three types of 0.2 (81 in the figure), 0.4 (82 in the figure), and 0.6 (83 in the figure) V. “Noise floor” in this figure is the result of measuring noise when the probe group 8 is connected to the DUT 14 that is not energized. From this figure, it was confirmed that noise at a higher frequency of 800 MHz can be normally obtained by using the probe card 6B according to the present embodiment.
The probe card 6B according to the present embodiment uses, for example, a spectrum analyzer instead of an oscilloscope to monitor current in an ultra-high-speed time domain, or to use an SRAM (Static Random Access Memory) cell, a memory device (RRAM (registered)). (Trademark) (Resistive Random Access Memory: Filament formation) and NAND flash memory transfer, as well as monitoring various phenomena such as switching of super-high-speed monitoring for reliability testing Can do.

（３）変形例
本発明は上記実施形態に限定されるものではなく、本発明の趣旨の範囲内で適宜変更することが可能である。上記実施形態では、ドレイン電流の揺らぎを電圧に変換してノイズを測定する場合について説明したが、本発明はこれに限らず、電圧に変換せず電流から直接ノイズを測定してもよいし、電圧及び電流の両方で測定することとしてもよい。(3) Modifications The present invention is not limited to the above-described embodiment, and can be appropriately changed within the scope of the gist of the present invention. In the above embodiment, the case where noise is measured by converting the fluctuation of the drain current into voltage has been described, but the present invention is not limited to this, and noise may be measured directly from the current without being converted into voltage, It is good also as measuring by both a voltage and an electric current.

Claims (6)

ＭＯＳ型電界効果トランジスタに当接するプローブを有し、前記ＭＯＳ型電界効果トランジスタのノイズを測定するプローブカードにおいて、
フィルタ回路が設けられた第１の基板と、
前記第１の基板に積層され、前記ＭＯＳ型電界効果トランジスタの出力信号を増幅する増幅回路が設けられた第２の基板とを有し、
前記第１の基板の外縁に設けられた第１のシールド内に前記第１の基板及び前記第２の基板が設けられ、
前記第２の基板の外縁に設けられた第２のシールド内に前記第２の基板が設けられており、
前記第２の基板は、前記第１のシールド及び前記第２のシールド内に収容される
ことを特徴とするプローブカード。In a probe card having a probe abutting on a MOS field effect transistor and measuring noise of the MOS field effect transistor,
A first substrate provided with a filter circuit;
A second substrate provided on the first substrate and provided with an amplifier circuit for amplifying an output signal of the MOS field effect transistor;
The first substrate and the second substrate are provided in a first shield provided on an outer edge of the first substrate;
The second substrate is provided in a second shield provided at an outer edge of the second substrate;
The probe card, wherein the second substrate is accommodated in the first shield and the second shield. 前記第１の基板及び前記第２の基板に電気的に接続されたケーブル群を備え、
一端に前記プローブが保持部によって保持されており、他端側に形成された挿通部から前記ケーブル群が外部へ引き出されている
ことを特徴とする請求項１記載のプローブカード。A cable group electrically connected to the first substrate and the second substrate;
The probe card according to claim 1, wherein the probe is held at one end by a holding portion, and the cable group is drawn out from an insertion portion formed on the other end side. 前記増幅回路がＩＣ化されていることを特徴とする請求項１記載のプローブカード。2. The probe card according to claim 1, wherein the amplifier circuit is an IC. ＭＯＳ型電界効果トランジスタに当接するプローブを有し、前記ＭＯＳ型電界効果トランジスタのノイズを測定するプローブカードを備えるノイズ測定装置において、
前記プローブカードは、
フィルタ回路が設けられた第１の基板と、
前記第１の基板に積層され、前記ＭＯＳ型電界効果トランジスタの出力信号を増幅する増幅回路が設けられた第２の基板とを有し、
前記第１の基板の外縁に設けられた第１のシールド内に前記第１の基板及び前記第２の基板が設けられ、
前記第２の基板の外縁に設けられた第２のシールド内に前記第２の基板が設けられており、
前記第２の基板は、前記第１のシールド及び前記第２のシールド内に収容される
ことを特徴とするノイズ測定装置。In a noise measuring device having a probe that abuts on a MOS field effect transistor and having a probe card for measuring noise of the MOS field effect transistor,
The probe card is
A first substrate provided with a filter circuit;
A second substrate provided on the first substrate and provided with an amplifier circuit for amplifying an output signal of the MOS field effect transistor;
The first substrate and the second substrate are provided in a first shield provided on an outer edge of the first substrate;
The second substrate is provided in a second shield provided at an outer edge of the second substrate;
The noise measurement apparatus, wherein the second substrate is accommodated in the first shield and the second shield. 前記第１の基板及び前記第２の基板に電気的に接続されたケーブル群を備え、
前記プローブカードは、一端に前記プローブが保持部によって保持されており、他端側に形成された挿通部から前記ケーブル群が外部へ引き出されている
ことを特徴とする請求項４記載のノイズ測定装置。A cable group electrically connected to the first substrate and the second substrate;
5. The noise measurement according to claim 4, wherein the probe card is held at one end by a holding portion, and the cable group is drawn out from an insertion portion formed on the other end side. apparatus. 前記増幅回路がＩＣ化されていることを特徴とする請求項４記載のノイズ測定装置。5. The noise measuring apparatus according to claim 4, wherein the amplifier circuit is an IC.
JP2013537501A 2011-10-03 2012-10-01 Probe card and noise measuring device Active JP6008332B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011219654 2011-10-03
JP2011219654 2011-10-03
PCT/JP2012/075407 WO2013051515A1 (en) 2011-10-03 2012-10-01 Probe card and noise measuring apparatus

Publications (2)

Publication Number Publication Date
JPWO2013051515A1 JPWO2013051515A1 (en) 2015-03-30
JP6008332B2 true JP6008332B2 (en) 2016-10-19

Family

ID=48043673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013537501A Active JP6008332B2 (en) 2011-10-03 2012-10-01 Probe card and noise measuring device

Country Status (3)

Country Link
JP (1) JP6008332B2 (en)
TW (1) TW201333477A (en)
WO (1) WO2013051515A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI636260B (en) * 2017-01-06 2018-09-21 新特系統股份有限公司 Probe card module
CN108107241B (en) * 2017-12-01 2018-12-04 浙江大学 A kind of novel probe structure of stable drain voltage
CN113267714B (en) * 2021-04-29 2022-05-20 复旦大学 Multi-pin array type pseudo MOS structure measuring probe

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427874A (en) * 1990-05-22 1992-01-30 Mitsubishi Electric Corp Probe head for measuring high frequency element
JP2910529B2 (en) * 1993-09-20 1999-06-23 日本電気株式会社 High frequency signal interface connector and method of mounting the same
JP4963144B2 (en) * 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 Semiconductor integrated circuit
JP2002056671A (en) * 2000-08-14 2002-02-22 Hitachi Ltd Method for holding data for dynamic ram and semiconductor integrated circuit device
JP2002122474A (en) * 2000-10-13 2002-04-26 Hochiki Corp Infrared sensor
JP4357413B2 (en) * 2002-04-26 2009-11-04 東芝モバイルディスプレイ株式会社 EL display device
JP2006030111A (en) * 2004-07-21 2006-02-02 Renesas Technology Corp Semiconductor evaluation device
JP2007040771A (en) * 2005-08-02 2007-02-15 Nec Electronics Corp Semiconductor device for noise measurement
JP2007309753A (en) * 2006-05-17 2007-11-29 Renesas Technology Corp Noise measuring system, semiconductor integrated circuit device, and noise measuring method
US8213142B2 (en) * 2008-10-29 2012-07-03 Qualcomm, Incorporated Amplifier with improved ESD protection circuitry
US8400176B2 (en) * 2009-08-18 2013-03-19 Formfactor, Inc. Wafer level contactor

Also Published As

Publication number Publication date
WO2013051515A1 (en) 2013-04-11
JPWO2013051515A1 (en) 2015-03-30
TW201333477A (en) 2013-08-16
TWI560450B (en) 2016-12-01

Similar Documents

Publication Publication Date Title
KR101293381B1 (en) A method and apparatus for increasing the operating frequency of a system for testing electronic devices
US7954080B2 (en) Method and apparatus for de-embedding on-wafer devices
US9176187B2 (en) Digital multi-meter with LCR function
US8098076B2 (en) Method and apparatus for terminating a test signal applied to multiple semiconductor loads under test
JP6008332B2 (en) Probe card and noise measuring device
Holloway et al. Study of basic effects of HPM pulses in digital CMOS integrated circuit inputs
Al Mortuza et al. Pico-current measurement challenges and remedies: A review
TWI551864B (en) Probe card and manufacturing method
CN102543958B (en) Transmission line, test structure and wafer for de-embedding on-wafer devices
JP5529611B2 (en) Semiconductor device and resistance measuring method
US10852343B2 (en) Noise measurement system
KR20140000353A (en) Driver integrated circuit
JP2006344662A (en) Probe card, dc characteristic measuring method using this, and semiconductor device
Arabi et al. A new direct measurement method of time dependent dielectric breakdown at high frequency
RU2645129C2 (en) Smu arrangement providing stability of rf transistor
JP2007187604A (en) Inspection device
Ciofi et al. Micro-prober for wafer-level low-noise measurements in MOS devices
JP6383256B2 (en) Semiconductor transistor test method and test socket
Tsuji et al. Measurement of MOSFET CV curve variation using CBCM method
US9070651B2 (en) Non-linear kerf monitor and design structure thereof
JP2584580Y2 (en) Semiconductor element measurement probe
KR102118618B1 (en) Cantilever probe pin card with function of the noise filter and EMI protection
Kim et al. Design and analysis of silicone rubber-based TERAPOSER for LPDDR4 memory test
US9939463B2 (en) Test circuit for testing a device-under-test by using a voltage-setting unit to pull an end of the device-under-test to a predetermined voltage
Ohmori et al. Application of low-noise TIA ICs for novel sensing of MOSFET noise up to the GHz region

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160905

R150 Certificate of patent or registration of utility model

Ref document number: 6008332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250