JP5975687B2 - DC-DC converter - Google Patents

DC-DC converter Download PDF

Info

Publication number
JP5975687B2
JP5975687B2 JP2012057245A JP2012057245A JP5975687B2 JP 5975687 B2 JP5975687 B2 JP 5975687B2 JP 2012057245 A JP2012057245 A JP 2012057245A JP 2012057245 A JP2012057245 A JP 2012057245A JP 5975687 B2 JP5975687 B2 JP 5975687B2
Authority
JP
Japan
Prior art keywords
voltage
switch
smoothing capacitor
circuit
command value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012057245A
Other languages
Japanese (ja)
Other versions
JP2013192383A (en
Inventor
加藤 康司
康司 加藤
洋一郎 中島
洋一郎 中島
健司 有松
健司 有松
和山 亘
亘 和山
敬 大日向
大日向  敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Electric Power Co Inc
Sanken Electric Co Ltd
Original Assignee
Tohoku Electric Power Co Inc
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Electric Power Co Inc, Sanken Electric Co Ltd filed Critical Tohoku Electric Power Co Inc
Priority to JP2012057245A priority Critical patent/JP5975687B2/en
Publication of JP2013192383A publication Critical patent/JP2013192383A/en
Application granted granted Critical
Publication of JP5975687B2 publication Critical patent/JP5975687B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/4837Flying capacitor converters

Description

本発明は、スイッチトキャパシタ方式のDC−DCコンバータに関する。   The present invention relates to a switched capacitor type DC-DC converter.

高効率なDC−DCコンバータとして、スイッチトキャパシタ方式のDC−DCコンバータが注目されている。   As a high-efficiency DC-DC converter, a switched capacitor type DC-DC converter has attracted attention.

図7に、スイッチトキャパシタ方式を用いた従来のDC−DCコンバータの回路構成図を示す。このDC−DCコンバータは、起動開始とともに、コントロール部102によりスイッチS11,S13をオン状態とし、スイッチS12,S14をオフ状態として充電期間とし、昇圧コンデンサC1を充電する。   FIG. 7 shows a circuit configuration diagram of a conventional DC-DC converter using a switched capacitor system. When the DC-DC converter is started, the control unit 102 turns on the switches S11 and S13, turns off the switches S12 and S14, sets the charging period, and charges the boost capacitor C1.

次に、スイッチS11,S13をオフ状態とし、スイッチS12,S14をオン状態として昇圧期間とし、昇圧コンデンサC1で昇圧し出力コンデンサC3を充電する。以後、この充電期間と昇圧期間とを交互に切り替え、出力コンデンサC3の充電電圧、即ち出力電圧Voが定常時の出力電圧Voに安定していく。   Next, the switches S11 and S13 are turned off, and the switches S12 and S14 are turned on for a boosting period. The voltage is boosted by the boosting capacitor C1 and the output capacitor C3 is charged. Thereafter, the charging period and the boosting period are alternately switched, and the charging voltage of the output capacitor C3, that is, the output voltage Vo is stabilized at the steady-state output voltage Vo.

特開2002−369501号公報JP 2002-369501 A

しかしながら、図7に示すスイッチトキャパシタ方式を用いた従来のDC−DCコンバータは、昇圧比が2(整数)で固定されるため、入力電圧に対して出力電圧を任意の電圧に可変制御することができない。   However, in the conventional DC-DC converter using the switched capacitor system shown in FIG. 7, the boost ratio is fixed at 2 (integer), so that the output voltage can be variably controlled with respect to the input voltage. Can not.

本発明の課題は、昇圧比や降圧比を可変でき、入力電圧に対して出力電圧を任意の電圧に可変制御することができるDC−DCコンバータを提供することにある。   An object of the present invention is to provide a DC-DC converter capable of varying a step-up ratio and a step-down ratio and variably controlling an output voltage to an arbitrary voltage with respect to an input voltage.

上記課題を解決するために、本発明は、第1入出力端子と第2入出力端子との間に接続された第1平滑コンデンサと、第3入出力端子と第4入出力端子との間に接続された第2平滑コンデンサとの間でいずれか一方向もしくは両方向に電力を供給するDC−DCコンバータであって、前記第2平滑コンデンサの一端と他端との間に接続され、第1スイッチ、第2スイッチ、第3スイッチ、第4スイッチの順に直列に接続されたスイッチ回路と、前記第1スイッチと前記第2スイッチとの接続点と、前記第3スイッチと前記第4スイッチとの接続点との間に接続されたフライングキャパシタと、前記第2スイッチと前記第3スイッチとの接続点と、前記第1平滑コンデンサの一端との間に接続されたリアクトルと、前記リアクトルに流れる電流を検出する電流検出回路と、前記第1平滑コンデンサと前記第2平滑コンデンサとのいずれか一方もしくは両方の両端電圧を検出する第1電圧検出回路と、前記第1平滑コンデンサと前記第2平滑コンデンサとの間で電力を供給する方向に応じた第1電圧指令値及び前記第1電圧検出回路からの第1電圧検出値に基づき第1電流指令値を生成し、この第1電流指令値と前記電流検出回路からの電流検出値とに基づきデューティ指令値を生成し、このデューティ指令値により前記スイッチ回路の各スイッチをオンオフさせる制御回路と、前記フライングキャパシタの両端電圧を検出する第2電圧検出回路とを有し、前記制御回路は、第2電圧指令値及び前記第2電圧検出回路からの第2電圧検出値に基づき生成されたデューティ補正値を前記デューティ指令値に加算して補正デューティ指令値を得る第1加算器と、1から前記デューティ指令値を減算して得られた値に、前記デューティ補正値を加算する第2加算器とを有し、前記第1加算器の出力と前記第2加算器の出力とにより前記スイッチ回路の各スイッチをオンオフさせて前記フライングキャパシタの両端電圧を一定電圧に制御することを特徴とする。 In order to solve the above problems, the present invention provides a first smoothing capacitor connected between a first input / output terminal and a second input / output terminal, and a third input / output terminal and a fourth input / output terminal. A DC-DC converter that supplies power in one or both directions to a second smoothing capacitor connected to the first smoothing capacitor, connected between one end and the other end of the second smoothing capacitor, A switch circuit connected in series in the order of a switch, a second switch, a third switch, and a fourth switch; a connection point between the first switch and the second switch; and the third switch and the fourth switch. A flying capacitor connected between a connection point, a connection point between the second switch and the third switch, and a reactor connected between one end of the first smoothing capacitor; and a current flowing through the reactor A current detecting circuit for detecting; a first voltage detecting circuit for detecting a voltage across one or both of the first smoothing capacitor and the second smoothing capacitor; the first smoothing capacitor and the second smoothing capacitor; A first current command value is generated based on the first voltage command value corresponding to the direction in which power is supplied between the first voltage detection value and the first voltage detection value from the first voltage detection circuit, and the first current command value and the current A control circuit for generating a duty command value based on a current detection value from the detection circuit, and turning on / off each switch of the switch circuit based on the duty command value; a second voltage detection circuit for detecting a voltage across the flying capacitor; And the control circuit outputs a duty correction value generated based on the second voltage command value and the second voltage detection value from the second voltage detection circuit. A first adder that adds a duty command value to a value obtained by subtracting the duty command value from 1; and a second adder that adds the duty correction value to a value obtained by subtracting the duty command value from 1. The switches of the switch circuit are turned on and off by the output of the first adder and the output of the second adder to control the voltage across the flying capacitor to a constant voltage .

本発明によれば、リアクトルを用いたので、昇圧比や降圧比を可変でき、入力電圧に対して出力電圧を任意の電圧に可変制御することができる。   According to the present invention, since the reactor is used, the step-up ratio and the step-down ratio can be varied, and the output voltage can be variably controlled to an arbitrary voltage with respect to the input voltage.

第1の実施形態のDC−DCコンバータの回路構成図である。It is a circuit block diagram of the DC-DC converter of 1st Embodiment. 第1の実施形態のDC−DCコンバータの制御回路の回路構成図である。It is a circuit block diagram of the control circuit of the DC-DC converter of 1st Embodiment. 第1の実施形態のDC−DCコンバータの昇圧動作時の各モードを示す図である。It is a figure which shows each mode at the time of the pressure | voltage rise operation of the DC-DC converter of 1st Embodiment. 第1の実施形態のDC−DCコンバータの各スイッチのオン/オフの状態を示す図である。It is a figure which shows the ON / OFF state of each switch of the DC-DC converter of 1st Embodiment. 第2の実施形態のDC−DCコンバータの制御回路の回路構成図である。It is a circuit block diagram of the control circuit of the DC-DC converter of 2nd Embodiment. 第2の実施形態のDC−DCコンバータの出力電力とフライングキャパシタの両端電圧との関係を示す図である。It is a figure which shows the relationship between the output electric power of the DC-DC converter of 2nd Embodiment, and the both-ends voltage of a flying capacitor. スイッチトキャパシタ方式を用いた従来のDC−DCコンバータの回路構成図である。It is a circuit block diagram of the conventional DC-DC converter using a switched capacitor system.

次に、図面を参照して本発明の実施形態のDC−DCコンバータを図面を参照しながら詳細に説明する。   Next, a DC-DC converter according to an embodiment of the present invention will be described in detail with reference to the drawings.

(第1の実施形態)
図1は、第1の実施形態のDC−DCコンバータの回路構成図である。本発明の第1の実施形態のDC−DCコンバータは、スイッチトキャパシタ方式のDC−DCコンバータであり、蓄電池等のエネルギー蓄積要素1,7の充放電に適用し両方向に電力供給(昇圧動作、降圧動作)を行うため、低圧側及び高圧側のそれぞれに、平滑コンデンサCdc1と平滑コンデンサCdc2とが設けられている。
(First embodiment)
FIG. 1 is a circuit configuration diagram of the DC-DC converter according to the first embodiment. The DC-DC converter according to the first embodiment of the present invention is a switched-capacitor type DC-DC converter, which is applied to charge / discharge of energy storage elements 1 and 7 such as storage batteries and supplies power in both directions (step-up operation, step-down operation). Smoothing capacitor Cdc1 and smoothing capacitor Cdc2 are provided on each of the low voltage side and the high voltage side.

図1において、エネルギー蓄積要素1はエネルギー蓄積要素7よりも低圧で、低圧側の端子A(第1入出力端子)及び端子B(第2入出力端子)に接続される。エネルギー蓄積要素7はエネルギー蓄積要素1よりも高圧で、高圧側の端子C(第3入出力端子)及び端子D(第4入出力端子)に接続される。   In FIG. 1, the energy storage element 1 has a lower pressure than the energy storage element 7, and is connected to a terminal A (first input / output terminal) and a terminal B (second input / output terminal) on the low voltage side. The energy storage element 7 has a higher voltage than the energy storage element 1 and is connected to a terminal C (third input / output terminal) and a terminal D (fourth input / output terminal) on the high voltage side.

端子A及び端子Bには平滑コンデンサCdc1(第1平滑コンデンサ)が接続され、端子C及び端子Dには平滑コンデンサCdc2(第2平滑コンデンサ)が接続されている。   A smoothing capacitor Cdc1 (first smoothing capacitor) is connected to the terminals A and B, and a smoothing capacitor Cdc2 (second smoothing capacitor) is connected to the terminals C and D.

なお、第1の実施形態のDC−DCコンバータは、昇圧動作のみに用いても良く、あるいは降圧動作のみに用いても良い。昇圧動作のみに用いる場合にはエネルギー蓄積要素7に代えて負荷装置を用いても良く、降圧動作のみに用いる場合にはエネルギー蓄積要素1に代えて負荷装置を用いても良い。   Note that the DC-DC converter of the first embodiment may be used only for the step-up operation or only for the step-down operation. When used only for the step-up operation, a load device may be used instead of the energy storage element 7, and when used only for the step-down operation, a load device may be used instead of the energy storage element 1.

スイッチ回路4は、平滑コンデンサCdc2の両端に接続され、平滑コンデンサCdc2の一端から他端に向かって、スイッチS1(第1スイッチ)、スイッチS2(第2スイッチ)、スイッチS3(第3スイッチ)、スイッチS4(第4スイッチ)の順に直列に接続されている。スイッチS1〜S4の各々は、絶縁ゲートバイポーラトランジスタ(以下、IGBTと称する。)のエミッタとダイオードのアノードとが接続され、IGBTのコレクタとダイオードのカソードとが接続され、IGBTのゲートにゲート信号が入力されるようになっている。   The switch circuit 4 is connected to both ends of the smoothing capacitor Cdc2, and from one end of the smoothing capacitor Cdc2 to the other end, the switch S1 (first switch), the switch S2 (second switch), the switch S3 (third switch), The switches S4 (fourth switch) are connected in series in this order. In each of switches S1 to S4, an emitter of an insulated gate bipolar transistor (hereinafter referred to as an IGBT) and an anode of a diode are connected, an IGBT collector and a cathode of a diode are connected, and a gate signal is applied to the gate of the IGBT. It is designed to be entered.

平滑コンデンサCdc1の一端には電流センサ3を介して連続的な電圧可変制御を行うための昇圧用のチョッパリアクトルLchop(リアクトル)の一端が接続され、チョッパリアクトルLchopの他端にはスイッチS2の他端(ダイオードのアノード側)とスイッチS3の一端(ダイオードのカソード側)とが接続されている。   One end of the smoothing capacitor Cdc1 is connected to one end of a step-up chopper reactor Lchop (reactor) for continuous voltage variable control via the current sensor 3, and the other end of the chopper reactor Lchop is connected to the switch S2. One end (anode side of the diode) and one end of the switch S3 (the cathode side of the diode) are connected.

スイッチS2の一端(ダイオードのカソード側)にはスイッチS1の他端(ダイオードのアノード側)が接続され、スイッチS3の他端(ダイオードのアノード側)にはスイッチS4の一端(ダイオードのカソード側)が接続されている。スイッチS4の他端(ダイオードのアノード側)は平滑コンデンサCdc1及び平滑コンデンサCdc2の他端に接続されている。スイッチS1の一端(ダイオードのカソード側)は平滑コンデンサCdc2の一端に接続されている。   One end of the switch S2 (diode cathode side) is connected to the other end of the switch S1 (diode anode side), and the other end of the switch S3 (diode anode side) is one end of the switch S4 (diode cathode side). Is connected. The other end of the switch S4 (the anode side of the diode) is connected to the other ends of the smoothing capacitor Cdc1 and the smoothing capacitor Cdc2. One end of the switch S1 (the cathode side of the diode) is connected to one end of the smoothing capacitor Cdc2.

スイッチS1とスイッチS2との接続点と、スイッチS3とスイッチS4との接続点とには、フライングキャパシタCfcが接続されている。電圧検出回路2(第1電圧検出回路)は、平滑コンデンサCdc1の両端電圧Vdc1を検出して、制御回路8に出力する。電流センサ3(電流検出回路)は、チョッパリアクトルLchopに流れる電流を検出し、制御回路8に出力する。電圧検出回路5(第2電圧検出回路)は、フライングキャパシタCfcの両端電圧Vfcを検出して、制御回路8に出力する。電圧検出回路6(第1電圧検出回路)は、平滑コンデンサCdc2の両端電圧Vdc2を検出して、制御回路8に出力する。   A flying capacitor Cfc is connected to a connection point between the switch S1 and the switch S2 and a connection point between the switch S3 and the switch S4. The voltage detection circuit 2 (first voltage detection circuit) detects the voltage Vdc1 across the smoothing capacitor Cdc1 and outputs it to the control circuit 8. The current sensor 3 (current detection circuit) detects the current flowing through the chopper reactor Lchop and outputs it to the control circuit 8. The voltage detection circuit 5 (second voltage detection circuit) detects the voltage Vfc across the flying capacitor Cfc and outputs it to the control circuit 8. The voltage detection circuit 6 (first voltage detection circuit) detects the voltage Vdc2 across the smoothing capacitor Cdc2 and outputs it to the control circuit 8.

制御回路8は、平滑コンデンサCdc1と平滑コンデンサCdc2との間で電力を供給する方向(昇圧動作、降圧動作)に応じたチョッパ電流指令値ichopref(第1電流指令値)を生成する。即ち、平滑コンデンサCdc1から平滑コンデンサCdc2に電力を供給する方向(昇圧動作)であるときには、電圧指令値Vdcref(第1電圧指令値)と電圧検出回路6で検出された平滑コンデンサCdc2の両端電圧Vdc2(第1電圧検出値)とに基づいてチョッパ電流指令値ichoprefを生成する。また、平滑コンデンサCdc2から平滑コンデンサCdc1に電力を供給する方向(降圧動作)であるときには、電圧指令値Vdcref(第1電圧指令値)と電圧検出回路2で検出された平滑コンデンサCdc1の両端電圧Vdc1(第1電圧検出値)とに基づいてチョッパ電流指令値ichoprefを生成する。なお、電圧指令値Vdcrefは、昇圧動作時と降圧動作時とで同一もしくは異なる値としても良い。   The control circuit 8 generates a chopper current command value ichopref (first current command value) corresponding to the direction (step-up operation, step-down operation) in which power is supplied between the smoothing capacitor Cdc1 and the smoothing capacitor Cdc2. That is, when power is supplied from the smoothing capacitor Cdc1 to the smoothing capacitor Cdc2 (boost operation), the voltage command value Vdcref (first voltage command value) and the voltage Vdc2 across the smoothing capacitor Cdc2 detected by the voltage detection circuit 6 are detected. Based on (first voltage detection value), a chopper current command value ichopref is generated. When the power is supplied from the smoothing capacitor Cdc2 to the smoothing capacitor Cdc1 (step-down operation), the voltage command value Vdcref (first voltage command value) and the voltage Vdc1 across the smoothing capacitor Cdc1 detected by the voltage detection circuit 2 are used. Based on (first voltage detection value), a chopper current command value ichopref is generated. The voltage command value Vdcref may be the same or different between the step-up operation and the step-down operation.

また、制御回路8は、チョッパ電流指令値ichoprefと電流センサ3で検出されたチョッパリアクトルLchopに流れる電流ichop(電流検出値)とに基づいてデューティ指令値を生成し、デューティ指令値によりスイッチS1〜S4のゲート信号を生成し、ゲート信号をスイッチS1〜S4に出力し、スイッチS1とスイッチS4とを交互にオン/オフさせ、スイッチS2とスイッチS3とを交互にオン/オフさせることで、昇圧動作、降圧動作を行う。   The control circuit 8 generates a duty command value based on the chopper current command value ichopref and the current ichop (current detection value) flowing through the chopper reactor Lchop detected by the current sensor 3, and switches S1 to S1 according to the duty command value. The gate signal of S4 is generated, the gate signal is output to the switches S1 to S4, the switch S1 and the switch S4 are alternately turned on / off, and the switch S2 and the switch S3 are alternately turned on / off, thereby boosting the voltage. Operation and step-down operation are performed.

図2は、第1の実施形態のDC−DCコンバータの制御回路の回路構成図である。図2において、制御回路8は、加算器11,13,16、比例積分回路(以下、PI回路と称する。)12,14、リミッタ回路15、コンパレータ17,18、インバータ19,20を備えている。   FIG. 2 is a circuit configuration diagram of a control circuit of the DC-DC converter according to the first embodiment. In FIG. 2, the control circuit 8 includes adders 11, 13 and 16, proportional integration circuits (hereinafter referred to as PI circuit) 12 and 14, limiter circuit 15, comparators 17 and 18, and inverters 19 and 20. .

加算器11は、降圧動作時には、平滑コンデンサCdc1の両端電圧Vdc1の目標値を示す所定の電圧指令値Vdcrefと電圧検出回路2で検出された平滑コンデンサCdc1の両端電圧Vdc1との偏差をPI回路12に出力し、昇圧動作時には、平滑コンデンサCdc2の両端電圧Vdc2の目標値を示す所定の電圧指令値Vdcrefと電圧検出回路6で検出された平滑コンデンサCdc2の両端電圧Vdc2との偏差をPI回路12に出力する。PI回路12は、加算器11からの偏差に対してPI演算してチョッパ電流指令値ichoprefを加算器13に出力する。加算器13は、PI回路12からのチョッパ電流指令値ichoprefと電流センサ3で検出された電流ichopとの偏差をPI回路14に出力する。   During the step-down operation, the adder 11 calculates the deviation between the predetermined voltage command value Vdcref indicating the target value of the voltage Vdc1 across the smoothing capacitor Cdc1 and the voltage Vdc1 across the smoothing capacitor Cdc1 detected by the voltage detection circuit 2 from the PI circuit 12. During the step-up operation, a deviation between a predetermined voltage command value Vdcref indicating the target value of the voltage Vdc2 across the smoothing capacitor Cdc2 and the voltage Vdc2 across the smoothing capacitor Cdc2 detected by the voltage detection circuit 6 is input to the PI circuit 12. Output. The PI circuit 12 performs a PI operation on the deviation from the adder 11 and outputs a chopper current command value ichopref to the adder 13. The adder 13 outputs a deviation between the chopper current command value ichopref from the PI circuit 12 and the current ichop detected by the current sensor 3 to the PI circuit 14.

PI回路14は、加算器13からの偏差に対してPI演算を行う。リミッタ回路15は、PI回路14からの出力に対して、リミット処理を施し、デューティ指令値として出力する。   The PI circuit 14 performs a PI operation on the deviation from the adder 13. The limiter circuit 15 performs limit processing on the output from the PI circuit 14 and outputs the result as a duty command value.

コンパレータ17は、リミッタ回路15からの出力が三角波信号からなるキャリア信号よりも大きいときにHレベル、リミッタ回路15からの出力がキャリア信号よりも小さいときにLレベルとする第1パルス信号を生成し、この第1パルス信号をスイッチS4のゲートに印加する。インバータ19は、コンパレータ17からの第1パルス信号を反転し、反転されたパルス信号をスイッチS1のゲートに印加する。   The comparator 17 generates a first pulse signal that is H level when the output from the limiter circuit 15 is larger than the carrier signal composed of a triangular wave signal and L level when the output from the limiter circuit 15 is smaller than the carrier signal. The first pulse signal is applied to the gate of the switch S4. The inverter 19 inverts the first pulse signal from the comparator 17 and applies the inverted pulse signal to the gate of the switch S1.

加算器16は、「1」からリミッタ回路15からの出力を減算する。コンパレータ18は、キャリア信号が加算器16からの出力よりも大きいときにHレベル、キャリア信号が加算器16からの出力よりも小さいときにLレベルとする第2パルス信号を生成し、この第2パルス信号をスイッチS2のゲートに印加する。インバータ20は、コンパレータ18からの第2パルス信号を反転し、反転されたパルス信号をスイッチS3のゲートに印加する。   The adder 16 subtracts the output from the limiter circuit 15 from “1”. The comparator 18 generates a second pulse signal that is H level when the carrier signal is larger than the output from the adder 16 and L level when the carrier signal is smaller than the output from the adder 16. A pulse signal is applied to the gate of the switch S2. The inverter 20 inverts the second pulse signal from the comparator 18 and applies the inverted pulse signal to the gate of the switch S3.

次に、このように構成された第1の実施形態に係るDC−DCコンバータの動作を図3及び図4を参照しながら、詳細に説明する。図3は、第1の実施形態のDC−DCコンバータの昇圧動作時の各モードを示す図である。図3(a)は、昇圧動作時のモード1の動作回路図を示し、図3(b)は、昇圧動作時のモード2の動作回路図を示す。   Next, the operation of the DC-DC converter according to the first embodiment configured as described above will be described in detail with reference to FIGS. 3 and 4. FIG. 3 is a diagram illustrating each mode during the step-up operation of the DC-DC converter according to the first embodiment. FIG. 3A shows an operation circuit diagram of mode 1 during the boosting operation, and FIG. 3B shows an operation circuit diagram of mode 2 during the boosting operation.

図4は、第1の実施形態のDC−DCコンバータの各スイッチのオン/オフの状態を示す図である。図4において、低圧側と高圧側との電圧比が1:2である場合には、モード1、モード2のみの動作となる。低圧側と高圧側との電圧比が任意の電圧比である場合には、モード3、モード4の動作を行う。デューティ指令値が0〜0.5の場合、モード1、モード2、モード3でスイッチング動作し、デューティ指令値が0.5〜1の場合、モード1、モード2、モード4でスイッチング動作を行う。   FIG. 4 is a diagram illustrating an on / off state of each switch of the DC-DC converter according to the first embodiment. In FIG. 4, when the voltage ratio between the low voltage side and the high voltage side is 1: 2, only the operation in mode 1 and mode 2 is performed. When the voltage ratio between the low voltage side and the high voltage side is an arbitrary voltage ratio, the mode 3 and mode 4 operations are performed. When the duty command value is 0 to 0.5, the switching operation is performed in mode 1, mode 2, and mode 3. When the duty command value is 0.5 to 1, the switching operation is performed in mode 1, mode 2, and mode 4. .

なお、ここでは、デューティ50%でオン/オフさせた場合の昇圧動作を説明する。昇圧動作時のモード1では、図4に示すように、スイッチS2とスイッチS4とがオンし、スイッチS1とスイッチS3とがオフする。このため、図3(a)に示すように、Cdc1→Lchop→S2→Cfc→S4の経路で電流が流れ、チョッパリアクトルLchopにエネルギーが蓄積されるとともに、平滑コンデンサCdc1の両端電圧Vdc1がフライングキャパシタCfcに充電される。   Here, the step-up operation when turning on / off at a duty of 50% will be described. In mode 1 during the boosting operation, as shown in FIG. 4, the switch S2 and the switch S4 are turned on, and the switch S1 and the switch S3 are turned off. For this reason, as shown in FIG. 3 (a), current flows through the path of Cdc1-> Lchop-> S2-> Cfc-> S4, energy is accumulated in the chopper reactor Lchop, and the voltage Vdc1 across the smoothing capacitor Cdc1 becomes the flying capacitor. Cfc is charged.

昇圧動作時のモード2では、図4に示すように、スイッチS2とスイッチS4とがオフし、スイッチS1とスイッチS3とがオンする。このため、図3(b)に示すように、Cdc1→Lchop→S3→Cfc→S1→Cdc2の経路で電流が流れる。その結果、平滑コンデンサCdc1の両端電圧Vdc1にフライングキャパシタCfcの両端電圧Vfcが加わり、平滑コンデンサCdc2の両端電圧Vdc2は、2Vdc1となり、この電圧がエネルギー蓄積要素7に供給される。   In mode 2 during the step-up operation, as shown in FIG. 4, the switch S2 and the switch S4 are turned off, and the switch S1 and the switch S3 are turned on. For this reason, as shown in FIG. 3B, a current flows through a path of Cdc1-> Lchop-> S3-> Cfc-> S1-> Cdc2. As a result, the both-ends voltage Vfc of the flying capacitor Cfc is added to the both-ends voltage Vdc1 of the smoothing capacitor Cdc1, and the both-ends voltage Vdc2 of the smoothing capacitor Cdc2 becomes 2Vdc1, and this voltage is supplied to the energy storage element 7.

次に、デューティ50%でオン/オフさせた場合の降圧動作を説明する。降圧動作時のモード2では、平滑コンデンサCdc2の両端電圧Vdc2の半分の電圧がフライングキャパシタCfcに充電される。降圧動作時のモード1では、フライングキャパシタCfcの両端電圧Vfcが平滑コンデンサCdc1の両端電圧Vdc1となり、この電圧がエネルギー蓄積要素1に供給される。   Next, the step-down operation when turning on / off at a duty of 50% will be described. In mode 2 during the step-down operation, half the voltage Vdc2 across the smoothing capacitor Cdc2 is charged in the flying capacitor Cfc. In mode 1 during the step-down operation, the voltage Vfc across the flying capacitor Cfc becomes the voltage Vdc1 across the smoothing capacitor Cdc1, and this voltage is supplied to the energy storage element 1.

また、第1の実施形態では、チョッパリアクトルLchopを設け、電流センサ3がチョッパリアクトルLchopに流れる電流を検出し、電圧検出回路2が平滑コンデンサCdc1の両端電圧Vdc1を検出し、電圧検出回路6が平滑コンデンサCdc2の両端電圧Vdc2を検出し、制御回路8がこれらの検出値に基づいてスイッチS1〜S4のゲート信号を生成し、ゲート信号をスイッチS1〜S4に出力している。   In the first embodiment, the chopper reactor Lchop is provided, the current sensor 3 detects the current flowing through the chopper reactor Lchop, the voltage detection circuit 2 detects the voltage Vdc1 across the smoothing capacitor Cdc1, and the voltage detection circuit 6 The voltage Vdc2 across the smoothing capacitor Cdc2 is detected, and the control circuit 8 generates gate signals for the switches S1 to S4 based on these detected values, and outputs the gate signals to the switches S1 to S4.

即ち、チョッパリアクトルLchopを用いて、電流(ichop)フィードバック制御を行うことにより、昇圧比や降圧比を可変でき、入力電圧に対して出力電圧を任意の電圧に可変制御することができる。   That is, by using the chopper reactor Lchop to perform current (ichop) feedback control, the step-up ratio and step-down ratio can be varied, and the output voltage can be variably controlled with respect to the input voltage.

(第2の実施形態)
第1の実施形態のDC−DCコンバータでは、通常、フライングキャパシタCfcの両端電圧Vfcは、平滑コンデンサCdc2の両端電圧Vdc2の1/2倍でクランプされる。しかし、負荷の変動、スイッチ回路4を構成する各スイッチのばらつき、図示しない駆動回路の遅延等により、フライングキャパシタCfcに充電される時間と放電される時間とに差異が生じた場合は、フライングキャパシタCfcの両端電圧Vfcが変動し、平滑コンデンサCdc2の両端電圧Vdc2の1/2倍にバランスされない。このような場合、スイッチ回路4を構成する各スイッチに印加される電圧が変動するため、各スイッチの耐圧を超過し、破壊することが懸念される。
(Second Embodiment)
In the DC-DC converter of the first embodiment, the voltage Vfc across the flying capacitor Cfc is normally clamped at ½ times the voltage Vdc2 across the smoothing capacitor Cdc2. However, if there is a difference between the time when the flying capacitor Cfc is charged and the time when the flying capacitor Cfc is discharged due to variations in the load, variations in each switch constituting the switch circuit 4, delay of a drive circuit (not shown), etc., the flying capacitor The voltage Vfc at both ends of Cfc fluctuates and is not balanced to ½ times the voltage Vdc2 at both ends of the smoothing capacitor Cdc2. In such a case, since the voltage applied to each switch constituting the switch circuit 4 varies, there is a concern that the breakdown voltage of each switch may be exceeded and destroyed.

そこで、第2の実施形態のDC−DCコンバータは、上記課題を解決したものであり、フライングキャパシタCfcの両端電圧Vfcを検出する電圧検出回路5(第2電圧検出回路)を備え、制御回路8は、電圧指令値Vfcref(第2電圧指令値)と電圧検出回路5で検出されたフライングキャパシタCfcの両端電圧Vfc(第2電圧検出値)とに基づいてデューティ補正値を生成し、デューティ補正値をデューティ指令値に加算して得られた補正デューティ指令値により、フライングキャパシタCfcの両端電圧Vfcの電圧不平衡を解消するためのバランス制御(平衡制御)を行うことを特徴とする。   Therefore, the DC-DC converter according to the second embodiment solves the above-described problem, includes a voltage detection circuit 5 (second voltage detection circuit) that detects the voltage Vfc across the flying capacitor Cfc, and includes a control circuit 8. Generates a duty correction value based on the voltage command value Vfcref (second voltage command value) and the voltage Vfc (second voltage detection value) across the flying capacitor Cfc detected by the voltage detection circuit 5, and generates a duty correction value. The balance control (balance control) for eliminating the voltage imbalance of the voltage Vfc across the flying capacitor Cfc is performed based on the corrected duty command value obtained by adding to the duty command value.

図5は、第2の実施形態のDC−DCコンバータの制御回路の回路構成図である。図5に示す第2の実施形態の制御回路は、図2に示す第1の実施形態の制御回路に対して、さらに、加算器21、PI回路22、リミッタ回路23、加算器24,25を設けたことを特徴とする。   FIG. 5 is a circuit configuration diagram of a control circuit of the DC-DC converter according to the second embodiment. The control circuit of the second embodiment shown in FIG. 5 further includes an adder 21, a PI circuit 22, a limiter circuit 23, and adders 24 and 25 with respect to the control circuit of the first embodiment shown in FIG. It is provided.

なお、図5に示すその他の構成は、図2に示す構成と同一であるので、同一部分には同一符号を付し、その説明は省略する。   The other configuration shown in FIG. 5 is the same as the configuration shown in FIG. 2, and therefore, the same parts are denoted by the same reference numerals and description thereof is omitted.

加算器21は、平滑コンデンサCdc2の両端電圧Vdc2の目標値を示す所定の電圧指令値Vfcrefと電圧検出回路5で検出されたフライングキャパシタCfcの両端電圧Vfcとの偏差をPI回路22に出力する。   The adder 21 outputs a deviation between a predetermined voltage command value Vfcref indicating a target value of the voltage Vdc2 across the smoothing capacitor Cdc2 and the voltage Vfc across the flying capacitor Cfc detected by the voltage detection circuit 5 to the PI circuit 22.

PI回路22は、加算器21からの偏差に対してPI演算を行う。リミッタ回路23は、PI回路22からの出力に対して、リミット処理を施し、デューティ補正値として出力する。   The PI circuit 22 performs a PI operation on the deviation from the adder 21. The limiter circuit 23 performs a limit process on the output from the PI circuit 22 and outputs it as a duty correction value.

加算器24は、リミッタ回路15からのデューティ指令値とリミッタ回路23からのデューティ補正値とを加算して得られた補正デューティ指令値をコンパレータ17の非反転入力端子(+)に出力する。加算器25は、リミッタ回路23からのデューティ補正値と加算器16からの出力とを加算してコンパレータ18の反転入力端子(−)に出力する。   The adder 24 outputs a corrected duty command value obtained by adding the duty command value from the limiter circuit 15 and the duty correction value from the limiter circuit 23 to the non-inverting input terminal (+) of the comparator 17. The adder 25 adds the duty correction value from the limiter circuit 23 and the output from the adder 16 and outputs the sum to the inverting input terminal (−) of the comparator 18.

コンパレータ17は、加算器24からの出力が三角波信号からなるキャリア信号よりも大きいときにHレベル、加算器24からの出力がキャリア信号よりも小さいときにLレベルとする第1パルス信号を生成し、この第1パルス信号をスイッチS4のゲートに印加する。インバータ19は、コンパレータ17からの第1パルス信号を反転し、反転されたパルス信号をスイッチS1のゲートに印加する。   The comparator 17 generates a first pulse signal that is H level when the output from the adder 24 is larger than the carrier signal composed of a triangular wave signal and L level when the output from the adder 24 is smaller than the carrier signal. The first pulse signal is applied to the gate of the switch S4. The inverter 19 inverts the first pulse signal from the comparator 17 and applies the inverted pulse signal to the gate of the switch S1.

コンパレータ18は、キャリア信号が加算器25からの出力よりも大きいときHレベル、キャリア信号が加算器25からの出力よりも小さいときLレベルとする第2パルス信号を生成し、この第2パルス信号をスイッチS2のゲートに印加する。インバータ20は、コンパレータ18からの第2パルス信号を反転し、反転されたパルス信号をスイッチS3のゲートに印加する。   The comparator 18 generates a second pulse signal having an H level when the carrier signal is larger than the output from the adder 25 and an L level when the carrier signal is smaller than the output from the adder 25. Is applied to the gate of switch S2. The inverter 20 inverts the second pulse signal from the comparator 18 and applies the inverted pulse signal to the gate of the switch S3.

次に、このように構成された第2の実施形態に係るDC−DCコンバータの動作を説明する。   Next, the operation of the DC-DC converter according to the second embodiment configured as described above will be described.

まず、電圧検出回路5で検出されたフライングキャパシタCfcの両端電圧Vfcは加算器21に入力される。電圧指令値Vfcrefと検出されたフライングキャパシタCfcの両端電圧Vfcとの偏差が加算器21から出力される。加算器21からの偏差は、PI回路22によりPI演算され、リミッタ回路23を介して加算器24,25にデューティ補正値として出力される。   First, the voltage Vfc across the flying capacitor Cfc detected by the voltage detection circuit 5 is input to the adder 21. The adder 21 outputs a deviation between the voltage command value Vfcref and the detected voltage Vfc across the flying capacitor Cfc. The deviation from the adder 21 is PI-calculated by the PI circuit 22 and output as a duty correction value to the adders 24 and 25 via the limiter circuit 23.

リミッタ回路15からの出力とリミッタ回路23からの出力とが加算器24により加算される。リミッタ回路23からの出力と加算器16からの出力とが加算器25により加算される。   The adder 24 adds the output from the limiter circuit 15 and the output from the limiter circuit 23. The output from the limiter circuit 23 and the output from the adder 16 are added by the adder 25.

即ち、電圧指令値Vfcrefと電圧検出回路5で検出されたフライングキャパシタCfcの両端電圧Vfcとに基づいてデューティ補正値を生成し、デューティ補正値をデューティ指令値に加算して得られた補正デューティ指令値により、スイッチ回路4を構成するスイッチS1,S2又はスイッチS3,S4が同時にオンし、フライングキャパシタCfcが充放電しない期間を生成する。この充放電しない期間を用いて、フライングキャパシタCfcの両端電圧Vfcを制御する。そして、電圧指令値Vfcrefと電圧検出回路5で検出されたフライングキャパシタCfcの両端電圧Vfcとの偏差がゼロになると、フライングキャパシタCfcの両端電圧Vfcの電圧不平衡を解消することができる。   In other words, a duty correction value is generated based on the voltage command value Vfcref and the voltage Vfc across the flying capacitor Cfc detected by the voltage detection circuit 5, and a corrected duty command obtained by adding the duty correction value to the duty command value. Depending on the value, the switches S1 and S2 or the switches S3 and S4 constituting the switch circuit 4 are simultaneously turned on, and a period in which the flying capacitor Cfc is not charged / discharged is generated. The voltage Vfc across the flying capacitor Cfc is controlled using this period during which charging / discharging is not performed. When the deviation between the voltage command value Vfcref and the voltage Vfc across the flying capacitor Cfc detected by the voltage detection circuit 5 becomes zero, the voltage imbalance between the voltages Vfc across the flying capacitor Cfc can be eliminated.

図6は、第2の実施形態のDC−DCコンバータの出力電力とフライングキャパシタCfcの両端電圧Vfcとの関係を示す図である。デューティ指令値がデューティ補正量で補正される平衡制御(図6の■)を行った場合には、フライングキャパシタCfcの両端電圧Vfcは、出力電力の大きさに関係なく、一定電圧に制御されていることがわかる。   FIG. 6 is a diagram illustrating the relationship between the output power of the DC-DC converter of the second embodiment and the voltage Vfc across the flying capacitor Cfc. When balanced control (■ in FIG. 6) in which the duty command value is corrected by the duty correction amount is performed, the voltage Vfc across the flying capacitor Cfc is controlled to a constant voltage regardless of the magnitude of the output power. I understand that.

しかし、デューティ指令値がデューティ補正量で補正されない不平衡制御(図6の◆)では、重負荷になるほど、フライングキャパシタCfcの両端電圧Vfcが変動している。従って、本発明の有用性を確認することができる。   However, in unbalanced control in which the duty command value is not corrected by the duty correction amount (♦ in FIG. 6), the voltage Vfc across the flying capacitor Cfc varies as the load becomes heavier. Therefore, the usefulness of the present invention can be confirmed.

このように、直流電圧を昇圧もしくは降圧するDC−DCコンバータにおいて、フライングキャパシタCfcの両端電圧Vfcを平滑コンデンサCdc2の両端電圧Vdc2の1/2倍でバランスする制御を確立することできる。これにより、スイッチ回路4を構成する各スイッチの耐圧を超過し、破壊することを防止することができる。また、低耐圧のスイッチが使用できコストを低減できる。   In this way, in the DC-DC converter that boosts or lowers the DC voltage, it is possible to establish a control that balances the voltage Vfc across the flying capacitor Cfc with ½ times the voltage Vdc2 across the smoothing capacitor Cdc2. Thereby, it is possible to prevent the breakdown voltage of each switch constituting the switch circuit 4 from being exceeded and destroyed. In addition, a low breakdown voltage switch can be used, and the cost can be reduced.

1,7 エネルギー蓄積要素
2,5,6 電圧検出回路
3 電流センサ
4 スイッチ回路
8 制御回路
11,13,16,21,24,25 加算器
12,14,22 PI回路
15,23 リミッタ回路
17,18 コンパレータ
19,20 インバータ
S1〜S4 スイッチ
Cdc1,Cdc2 平滑コンデンサ
Cfc フライングキャパシタ
Lchop チョッパリアクトル
DESCRIPTION OF SYMBOLS 1,7 Energy storage element 2,5,6 Voltage detection circuit 3 Current sensor 4 Switch circuit 8 Control circuit 11, 13, 16, 21, 24, 25 Adder
12, 14, 22 PI circuit 15, 23 Limiter circuit 17, 18 Comparator 19, 20 Inverter S1-S4 Switch Cdc1, Cdc2 Smoothing capacitor Cfc Flying capacitor Lchop Chopper reactor

Claims (2)

第1入出力端子と第2入出力端子との間に接続された第1平滑コンデンサと、第3入出力端子と第4入出力端子との間に接続された第2平滑コンデンサとの間でいずれか一方向もしくは両方向に電力を供給するDC−DCコンバータであって、
前記第2平滑コンデンサの一端と他端との間に接続され、第1スイッチ、第2スイッチ、第3スイッチ、第4スイッチの順に直列に接続されたスイッチ回路と、
前記第1スイッチと前記第2スイッチとの接続点と、前記第3スイッチと前記第4スイッチとの接続点との間に接続されたフライングキャパシタと、
前記第2スイッチと前記第3スイッチとの接続点と、前記第1平滑コンデンサの一端との間に接続されたリアクトルと、
前記リアクトルに流れる電流を検出する電流検出回路と、
前記第1平滑コンデンサと前記第2平滑コンデンサとのいずれか一方もしくは両方の両端電圧を検出する第1電圧検出回路と、
前記第1平滑コンデンサと前記第2平滑コンデンサとの間で電力を供給する方向に応じた第1電圧指令値及び前記第1電圧検出回路からの第1電圧検出値に基づき第1電流指令値を生成し、この第1電流指令値と前記電流検出回路からの電流検出値とに基づきデューティ指令値を生成し、このデューティ指令値により前記スイッチ回路の各スイッチをオンオフさせる制御回路と、
前記フライングキャパシタの両端電圧を検出する第2電圧検出回路とを有し、
前記制御回路は、第2電圧指令値及び前記第2電圧検出回路からの第2電圧検出値に基づき生成されたデューティ補正値を前記デューティ指令値に加算して補正デューティ指令値を得る第1加算器と、
1から前記デューティ指令値を減算して得られた値に、前記デューティ補正値を加算する第2加算器とを有し、
前記第1加算器の出力と前記第2加算器の出力とにより前記スイッチ回路の各スイッチをオンオフさせて前記フライングキャパシタの両端電圧を一定電圧に制御することを特徴とするDC−DCコンバータ。
Between the first smoothing capacitor connected between the first input / output terminal and the second input / output terminal and the second smoothing capacitor connected between the third input / output terminal and the fourth input / output terminal. A DC-DC converter that supplies power in one or both directions,
A switch circuit connected between one end and the other end of the second smoothing capacitor and connected in series in the order of a first switch, a second switch, a third switch, and a fourth switch;
A flying capacitor connected between a connection point of the first switch and the second switch and a connection point of the third switch and the fourth switch;
A reactor connected between a connection point of the second switch and the third switch and one end of the first smoothing capacitor;
A current detection circuit for detecting a current flowing through the reactor;
A first voltage detection circuit for detecting a voltage across one or both of the first smoothing capacitor and the second smoothing capacitor;
Based on the first voltage command value corresponding to the direction in which power is supplied between the first smoothing capacitor and the second smoothing capacitor and the first voltage detection value from the first voltage detection circuit, the first current command value is determined. Generating a duty command value based on the first current command value and the current detection value from the current detection circuit, and turning on and off each switch of the switch circuit by the duty command value;
A second voltage detection circuit for detecting a voltage across the flying capacitor;
The control circuit adds a duty correction value generated based on the second voltage command value and the second voltage detection value from the second voltage detection circuit to the duty command value to obtain a corrected duty command value And
A second adder for adding the duty correction value to a value obtained by subtracting the duty command value from 1.
A DC-DC converter characterized in that each switch of the switch circuit is turned on and off by the output of the first adder and the output of the second adder to control the voltage across the flying capacitor to a constant voltage .
前記第1電圧検出回路からの第1電圧検出値は、前記第1平滑コンデンサから前記第2平滑コンデンサに電力を供給する方向であるときは前記第2平滑コンデンサの両端電圧を検出した検出値であり、前記第2平滑コンデンサから前記第1平滑コンデンサに電力を供給する方向であるときは前記第1平滑コンデンサの両端電圧を検出した検出値であることを特徴とする請求項1記載のDC−DCコンバータ。   The first voltage detection value from the first voltage detection circuit is a detection value obtained by detecting the voltage across the second smoothing capacitor when power is supplied from the first smoothing capacitor to the second smoothing capacitor. 2. The DC− according to claim 1, wherein when the power is in a direction to supply power from the second smoothing capacitor to the first smoothing capacitor, the detected value is obtained by detecting a voltage across the first smoothing capacitor. DC converter.
JP2012057245A 2012-03-14 2012-03-14 DC-DC converter Active JP5975687B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012057245A JP5975687B2 (en) 2012-03-14 2012-03-14 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012057245A JP5975687B2 (en) 2012-03-14 2012-03-14 DC-DC converter

Publications (2)

Publication Number Publication Date
JP2013192383A JP2013192383A (en) 2013-09-26
JP5975687B2 true JP5975687B2 (en) 2016-08-23

Family

ID=49392104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012057245A Active JP5975687B2 (en) 2012-03-14 2012-03-14 DC-DC converter

Country Status (1)

Country Link
JP (1) JP5975687B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210129894A (en) 2020-04-21 2021-10-29 현대자동차주식회사 Dc-dc converter and method for controlling the same
US11183925B2 (en) 2020-04-01 2021-11-23 Hyundai Motor Company DC-to-DC converter
US11356021B2 (en) 2020-04-01 2022-06-07 Hyundai Motor Company DC-to-DC converter including flying capacitor
US11437909B2 (en) 2020-04-01 2022-09-06 Hyundai Motor Company DC-to-DC converter capable of operating despite capacitor failure

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2542985B (en) * 2014-09-05 2021-04-28 Mitsubishi Electric Corp Power conversion device and refrigeration cycle apparatus
US9793804B2 (en) * 2014-10-23 2017-10-17 Qualcomm Incorporated Circuits and methods for controlling a three-level buck converter
US10003264B2 (en) 2015-01-08 2018-06-19 Mitsubishi Electric Corporation DC/DC converter
WO2016125682A1 (en) * 2015-02-03 2016-08-11 三菱電機株式会社 Dc/dc converter
JP6113248B1 (en) * 2015-10-23 2017-04-12 三菱電機株式会社 Power converter
JP6613951B2 (en) * 2016-02-22 2019-12-04 富士電機株式会社 Power converter
JP6121018B1 (en) * 2016-03-23 2017-04-26 三菱電機株式会社 DC / DC converter
JP6238257B1 (en) * 2016-06-28 2017-11-29 三菱電機株式会社 Power converter
JP7001896B2 (en) * 2017-11-10 2022-01-20 オムロン株式会社 DC-DC converter
CN112868168B (en) * 2018-10-22 2024-04-02 株式会社村田制作所 Three-level converter
KR102606238B1 (en) 2018-11-05 2023-11-24 삼성전자주식회사 Switching regulator generating continuous output delibery current and operating method thereof
JP7263893B2 (en) 2019-04-04 2023-04-25 富士電機株式会社 Power converters and power supplies
JP7270139B2 (en) * 2019-08-21 2023-05-10 パナソニックIpマネジメント株式会社 DC/DC converter
JP7182135B2 (en) * 2020-06-03 2022-12-02 パナソニックIpマネジメント株式会社 DC/DC converter
KR20210151523A (en) * 2020-06-05 2021-12-14 엘지이노텍 주식회사 Converter
KR20230053421A (en) * 2021-10-14 2023-04-21 삼성전자주식회사 Charging circuitry with three-level converter and mehtod for controlling balancing in the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002369501A (en) * 2001-06-05 2002-12-20 Sharp Corp Stabilized power unit
US8773082B2 (en) * 2009-08-05 2014-07-08 Mitsubishi Electric Corporation DC/DC power conversion apparatus
JP5457559B2 (en) * 2010-07-30 2014-04-02 三菱電機株式会社 DC / DC converter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183925B2 (en) 2020-04-01 2021-11-23 Hyundai Motor Company DC-to-DC converter
US11356021B2 (en) 2020-04-01 2022-06-07 Hyundai Motor Company DC-to-DC converter including flying capacitor
US11437909B2 (en) 2020-04-01 2022-09-06 Hyundai Motor Company DC-to-DC converter capable of operating despite capacitor failure
KR20210129894A (en) 2020-04-21 2021-10-29 현대자동차주식회사 Dc-dc converter and method for controlling the same

Also Published As

Publication number Publication date
JP2013192383A (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP5975687B2 (en) DC-DC converter
JP6541884B2 (en) DC / DC converter
US8547073B2 (en) Output side capacitor voltage balancing DC power supply system
JP5405891B2 (en) Power supply device, control circuit, and control method for power supply device
JP6223609B2 (en) DC / DC converter
JP6230665B1 (en) DC power supply
JP2012005266A (en) Dc-dc converter
WO2018207224A1 (en) Power conversion device
JP2011091960A (en) Dc-dc converter system
JP2014030285A (en) Electric power conversion system, charger having the same, and switching control method therefor
JP2015154676A (en) Synchronous rectifying converter, and control method of synchronous rectifying converter
JP2009165265A (en) Power converter
JP2021164399A (en) Dc/dc converter
JP2011114918A (en) Multi-phase converter circuit
JP5359214B2 (en) DC power supply chopper control method and mobile vehicle using the DC power supply chopper control method
JP2018182951A (en) Electric power conversion apparatus
JP5950970B2 (en) Power converter
JP5881664B2 (en) Power supply device, control circuit, and control method for power supply device
JP2011087439A (en) Power supply device system
JP6025663B2 (en) Uninterruptible power system
JP2014135878A (en) Controller of three-phase converter and electric power conversion system using the same
JP6933782B1 (en) Power converter
JP5400955B2 (en) Power converter
JP6907855B2 (en) 3-level chopper and its control circuit
JP2000278954A (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160719

R150 Certificate of patent or registration of utility model

Ref document number: 5975687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350