JP5843589B2 - Charging circuit and electronic device using the same - Google Patents

Charging circuit and electronic device using the same Download PDF

Info

Publication number
JP5843589B2
JP5843589B2 JP2011264064A JP2011264064A JP5843589B2 JP 5843589 B2 JP5843589 B2 JP 5843589B2 JP 2011264064 A JP2011264064 A JP 2011264064A JP 2011264064 A JP2011264064 A JP 2011264064A JP 5843589 B2 JP5843589 B2 JP 5843589B2
Authority
JP
Japan
Prior art keywords
voltage
input
switch
detection signal
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011264064A
Other languages
Japanese (ja)
Other versions
JP2013118739A (en
Inventor
信昌 大竹
信昌 大竹
小林　真也
真也 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011264064A priority Critical patent/JP5843589B2/en
Publication of JP2013118739A publication Critical patent/JP2013118739A/en
Application granted granted Critical
Publication of JP5843589B2 publication Critical patent/JP5843589B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Description

本発明は、２次電池を充電する充電回路に関する。   The present invention relates to a charging circuit for charging a secondary battery.

携帯電話、ＰＤＡ（Personal Digital Assistant）、ノート型パーソナルコンピュータ、ポータブルオーディオプレイヤをはじめとする電池駆動デバイスは、充電可能な２次電池とともに、それを充電するための充電回路を内蔵する。充電回路は、外部からの直流電圧を受け、それにもとづいて２次電池を充電する。   Battery-powered devices such as mobile phones, PDAs (Personal Digital Assistants), notebook personal computers, and portable audio players incorporate a rechargeable battery and a charging circuit for charging it. The charging circuit receives a DC voltage from the outside and charges the secondary battery based on the DC voltage.

充電回路に対して、異なる複数の電源から外部からの直流電圧が供給される場合がある。たとえばある電子機器は、ＡＣアダプタ（ＡＣ／ＤＣコンバータ）からの直流電圧と、ＵＳＢバスから直流電圧を受けて動作可能となっている。   In some cases, a DC voltage from the outside is supplied from a plurality of different power sources to the charging circuit. For example, a certain electronic device can operate by receiving a DC voltage from an AC adapter (AC / DC converter) and a DC voltage from a USB bus.

特開２００６−６０９７７号公報JP 2006-60977 A 特開２００６−３０４５００号公報JP 2006-304500 A

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、高効率で電池を充電可能な充電回路の提供にある。   The present invention has been made in such a situation, and one of exemplary purposes of an embodiment thereof is to provide a charging circuit capable of charging a battery with high efficiency.

本発明のある態様は、外部の電源からの直流電圧を受け、電池を充電する充電回路に関する。この充電回路は、直流電圧を降圧し、システム電圧を生成する降圧ＤＣ／ＤＣコンバータと、システム電圧を受け、電池を定電流モードまたは定電圧モードで充電するリニアチャージャと、を備える。降圧ＤＣ／ＤＣコンバータは、システム電圧の目標電圧を、電池の電圧に応じて変化させる。
この態様によれば、システム電圧を電池電圧に追従して変化させることにより、システム電圧を固定した場合に比べてリニアチャージャにおける消費電力を低減でき、高効率化および発熱の抑制が可能となる。 One embodiment of the present invention relates to a charging circuit that receives a DC voltage from an external power source and charges a battery. This charging circuit includes a step-down DC / DC converter that steps down a DC voltage and generates a system voltage, and a linear charger that receives the system voltage and charges a battery in a constant current mode or a constant voltage mode. The step-down DC / DC converter changes the target voltage of the system voltage according to the battery voltage.
According to this aspect, by changing the system voltage following the battery voltage, the power consumption in the linear charger can be reduced as compared with the case where the system voltage is fixed, and the efficiency can be increased and the heat generation can be suppressed.

降圧ＤＣ／ＤＣコンバータは、電池の電圧が所定のしきい値より低いとき、システム電圧の目標値を、しきい値電圧より所定の電圧幅高い値に設定し、電池の電圧が所定のしきい値より高いとき、システム電圧の目標値を、電池の電圧より所定の電圧幅高い値に設定してもよい。
この場合、電池電圧がしきい値より高い範囲では、リニアチャージャの電圧降下を所定電圧幅に保つことができ、消費電力を低減できる。反対に電池電圧がしきい値電圧より低い範囲では、電池電圧にかかわらず、システム電圧をしきい値電圧＋所定電圧幅に設定することにより、電池を充電しつつも、別の負荷に対して十分な電源電圧を供給することができる。 The step-down DC / DC converter sets the target value of the system voltage to a value that is a predetermined voltage width higher than the threshold voltage when the battery voltage is lower than a predetermined threshold, and the battery voltage is set to a predetermined threshold. When the value is higher than the value, the target value of the system voltage may be set to a value higher than the battery voltage by a predetermined voltage width.
In this case, in the range where the battery voltage is higher than the threshold value, the voltage drop of the linear charger can be maintained at a predetermined voltage width, and the power consumption can be reduced. On the other hand, in the range where the battery voltage is lower than the threshold voltage, regardless of the battery voltage, the system voltage is set to the threshold voltage + the predetermined voltage width, so that the battery can be charged while another battery is charged. A sufficient power supply voltage can be supplied.

ある態様の充電回路は、交流アダプタからの第１直流電圧を受ける第１入力端子と、ＵＳＢ（Universal Serial Bus）からの第２直流電圧を受ける第２入力端子と、第１入力端子の電圧、または第２入力端子の電圧の一方を選択し、降圧ＤＣ／ＤＣコンバータに出力する入力セレクタと、をさらに備えてもよい。   A charging circuit according to an aspect includes a first input terminal that receives a first DC voltage from an AC adapter, a second input terminal that receives a second DC voltage from a USB (Universal Serial Bus), a voltage at the first input terminal, Alternatively, an input selector that selects one of the voltages at the second input terminal and outputs the selected voltage to the step-down DC / DC converter may be further provided.

ある態様の充電回路は、第１入力端子の電圧を所定の第１しきい値電圧と比較し、第１入力端子の電圧の方が高いときにアサートされる第１入力検出信号を生成する第１電圧検出回路と、第２入力端子の電圧を所定の第２しきい値電圧と比較し、第２入力端子の電圧の方が高いときにアサートされる第２入力検出信号を生成する第２電圧検出回路と、をさらに備えてもよい。入力セレクタは、（i）第１入力検出信号がアサートされ、第２入力検出信号がネゲートされるとき、第１入力端子の電圧を出力し、（ii）第１入力検出信号がネゲートされ、第２入力検出信号がアサートされるとき、第２入力端子の電圧を出力し、（iii）第１入力検出信号、第２入力検出信号の両方がアサートされるとき、第１入力端子の電圧を出力してもよい。   A charging circuit according to an aspect compares a voltage at a first input terminal with a predetermined first threshold voltage, and generates a first input detection signal that is asserted when the voltage at the first input terminal is higher. A first voltage detection circuit that compares a voltage at the second input terminal with a predetermined second threshold voltage and generates a second input detection signal that is asserted when the voltage at the second input terminal is higher; And a voltage detection circuit. The input selector outputs (i) the voltage of the first input terminal when the first input detection signal is asserted and the second input detection signal is negated, and (ii) the first input detection signal is negated, When the 2-input detection signal is asserted, the voltage at the second input terminal is output. (Iii) When both the first input detection signal and the second input detection signal are asserted, the voltage at the first input terminal is output. May be.

第１、第２電圧検出回路によって、複数の電源のいずれからの電力供給を受けているかが判定され、判定された電源からの直流電圧が、降圧ＤＣ／ＤＣコンバータに供給される。そして降圧ＤＣ／ＤＣコンバータによって、外部からの直流電圧を、電池電圧付近まで降圧することにより、リニアチャージャにおける電力損失を低減することができる。この態様によれば、いずれの直流電圧が供給される場合であっても、高効率な充電が可能となる。   The first and second voltage detection circuits determine which of the plurality of power supplies is receiving power, and the DC voltage from the determined power supply is supplied to the step-down DC / DC converter. Then, by using a step-down DC / DC converter, the DC voltage from the outside is stepped down to the vicinity of the battery voltage, so that power loss in the linear charger can be reduced. According to this aspect, even when any DC voltage is supplied, highly efficient charging is possible.

入力セレクタは、当該入力セレクタの出力端子と第１入力端子の間に設けられたＰチャンネルＭＯＳＦＥＴの第１スイッチと、入力セレクタの出力端子と第２入力端子の間に設けられたＰチャンネルＭＯＳＦＥＴの第２スイッチと、（i）第１入力検出信号がアサートされ、第２入力検出信号がネゲートされるとき、第１スイッチのゲートにローレベル電圧を印加し、（ii）第１入力検出信号がネゲートされ、第２入力検出信号がアサートされるとき、第２スイッチのゲートにローレベル電圧を印加し、（iii）第１入力検出信号、第２入力検出信号の両方がアサートされるとき、第１スイッチのゲートにローレベル電圧を印加する入力検出部と、を含んでもよい。第１スイッチのバックゲートおよび第２スイッチのバックゲートは、第１スイッチのボディダイオードと第２スイッチのボディダイオードのカソードが向かい合うように結線されてもよい。   The input selector includes a first switch of a P-channel MOSFET provided between the output terminal and the first input terminal of the input selector, and a P-channel MOSFET provided between the output terminal and the second input terminal of the input selector. (I) when the first input detection signal is asserted and the second input detection signal is negated, a low level voltage is applied to the gate of the first switch; and (ii) the first input detection signal is When the second input detection signal is asserted and a low level voltage is applied to the gate of the second switch, (iii) when both the first input detection signal and the second input detection signal are asserted, And an input detection unit that applies a low level voltage to the gate of one switch. The back gate of the first switch and the back gate of the second switch may be connected so that the body diode of the first switch faces the cathode of the body diode of the second switch.

本発明のさらに別の態様は、電子機器に関する。電子機器は、電池と、電池を充電する上述のいずれかの態様の充電回路と、を備えてもよい。   Still another embodiment of the present invention relates to an electronic device. The electronic device may include a battery and the charging circuit according to any one of the above-described aspects that charges the battery.

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。   Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, and the like are also effective as an aspect of the present invention.

本発明のある態様によれば、高効率で電池を充電できる。   According to an aspect of the present invention, a battery can be charged with high efficiency.

実施の形態に係る充電回路を備える電子機器の構成を示す回路図である。It is a circuit diagram which shows the structure of an electronic device provided with the charging circuit which concerns on embodiment. パワーパス部の具体的な構成例を示す回路図である。It is a circuit diagram which shows the specific structural example of a power path part. 電池電圧ＶＢＡＴとＤＣ／ＤＣコンバータが生成するシステム電圧ＶＳＹＳの関係を示す図である。It is a figure which shows the relationship between the battery voltage VBAT and the system voltage VSYS which a DC / DC converter produces | generates. ＰＷＭコントローラの具体的な構成例を示す回路図である。It is a circuit diagram which shows the specific structural example of a PWM controller.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。   The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected to each other. Including the case of being indirectly connected through other members that do not substantially affect the state of connection, or do not impair the functions and effects achieved by the combination thereof.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as their electric It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.

図１は、実施の形態に係る充電回路１００を備える電子機器１の構成を示す回路図である。電子機器１は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１は、充電回路１００および電池２、負荷４を備える。   FIG. 1 is a circuit diagram illustrating a configuration of an electronic device 1 including a charging circuit 100 according to an embodiment. The electronic device 1 is a battery-driven information terminal device such as a mobile phone terminal, a PDA, or a notebook PC. The electronic device 1 includes a charging circuit 100, a battery 2, and a load 4.

電池２は、リチウムイオン電池やニッケル水素電池などの２次電池であり電池電圧ＶＢＡＴを出力する。電池電圧ＶＢＡＴは、満充電状態で４．２Ｖ程度となる。電子機器１には、ＡＣアダプタやＵＳＢ（Universal Serial Bus）などの外部電源が着脱可能な複数のアダプタ端子３＿１、３＿２が設けられる。本実施の形態では、第１のアダプタ端子３＿１には、ＡＣアダプタからの第１直流電圧ＶＤＣが、第２のアダプタ端子３＿２には、ＵＳＢバスからの第２直流電圧ＶＵＳＢが入力される。直流電圧ＶＤＣ、ＶＵＳＢの典型的な値は５Ｖである。   The battery 2 is a secondary battery such as a lithium ion battery or a nickel metal hydride battery, and outputs a battery voltage VBAT. The battery voltage VBAT is about 4.2 V when fully charged. The electronic device 1 is provided with a plurality of adapter terminals 3_1 and 3_2 to which an external power source such as an AC adapter or USB (Universal Serial Bus) can be attached and detached. In the present embodiment, the first DC voltage VDC from the AC adapter is input to the first adapter terminal 3_1, and the second DC voltage VUSB from the USB bus is input to the second adapter terminal 3_2. A typical value of the DC voltages VDC and VUSB is 5V.

充電回路１００の第１入力端子ＤＣには、第１直流電圧ＶＤＣが入力され、第２入力端子ＵＳＢには、第２直流電圧ＶＵＳＢが入力される。
充電回路１００は、主として、パワーパス部１０、ＤＣ／ＤＣコンバータ３０、リニアチャージャ５０を備える。 A first DC voltage VDC is input to the first input terminal DC of the charging circuit 100, and a second DC voltage VUSB is input to the second input terminal USB.
The charging circuit 100 mainly includes a power path unit 10, a DC / DC converter 30, and a linear charger 50.

パワーパス部１０は、直流電圧ＶＤＣ、ＶＵＳＢの入力の有無を判定し、適切な直流電圧を選択して、後段のＤＣ／ＤＣコンバータ３０に供給するとともに、過電圧保護を行う。   The power path unit 10 determines whether or not the DC voltages VDC and VUSB are input, selects an appropriate DC voltage, supplies the DC voltage to the subsequent DC / DC converter 30, and performs overvoltage protection.

パワーパス部１０は、第１ＯＶＰ（過電圧保護）回路１２、第２ＯＶＰ回路１４、第１電圧検出回路１６、第２電圧検出回路１８、入力セレクタ２０を備える。
第１電圧検出回路１６は、第１入力端子ＤＣの電圧を所定の第１しきい値電圧ＶＴＨ１と比較し、第１入力端子ＤＣの電圧の方が高いときにアサート（ハイレベル）される第１入力検出信号ＤＥＴ＿ＤＣを生成する。つまり第１入力検出信号ＤＥＴ＿ＤＣは、アダプタ端子３＿１に外部からの直流電圧ＶＤＣが供給された状態でアサートされる。
第２電圧検出回路１８は、第２入力端子ＵＳＢの電圧を所定の第２しきい値電圧ＶＴＨ２と比較し、第２入力端子ＵＳＢの電圧の方が高いときにアサート（ハイレベル）される第２入力検出信号ＤＥＴ＿ＵＳＢを生成する。つまり第２入力検出信号ＤＥＴ＿ＵＳＢは、アダプタ端子３＿２に外部からの直流電圧ＶＵＳＢが供給された状態でアサートされる。 The power path unit 10 includes a first OVP (overvoltage protection) circuit 12, a second OVP circuit 14, a first voltage detection circuit 16, a second voltage detection circuit 18, and an input selector 20.
The first voltage detection circuit 16 compares the voltage of the first input terminal DC with a predetermined first threshold voltage VTH1, and is asserted (high level) when the voltage of the first input terminal DC is higher. A one-input detection signal DET_DC is generated. That is, the first input detection signal DET_DC is asserted in a state where the external DC voltage VDC is supplied to the adapter terminal 3_1.
The second voltage detection circuit 18 compares the voltage of the second input terminal USB with a predetermined second threshold voltage VTH2, and is asserted (high level) when the voltage of the second input terminal USB is higher. A two-input detection signal DET_USB is generated. That is, the second input detection signal DET_USB is asserted in a state where the external DC voltage VUSB is supplied to the adapter terminal 3_2.

第１ＯＶＰ回路１２は、第１直流電圧ＶＤＣの過電圧状態を検出するために設けられる。第１ＯＶＰ回路１２は、第１入力端子ＤＣの電圧を、所定の第３しきい値電圧ＶＴＨ３と比較し、第１入力端子ＤＣの電圧の方が低いときにアサートされる第１過電圧保護信号ＯＶＰ＿ＤＣを生成する。第１過電圧保護信号ＯＶＰ＿ＤＣは、過電圧状態においてネゲートされ、通常状態でアサートされる。   The first OVP circuit 12 is provided for detecting an overvoltage state of the first DC voltage VDC. The first OVP circuit 12 compares the voltage of the first input terminal DC with a predetermined third threshold voltage VTH3, and is asserted when the voltage of the first input terminal DC is lower. The first overvoltage protection signal OVP_DC Is generated. The first overvoltage protection signal OVP_DC is negated in an overvoltage state and asserted in a normal state.

第２ＯＶＰ回路１４は、第２直流電圧ＶＵＳＢの過電圧状態を検出するために設けられる。第２ＯＶＰ回路１４は、第２入力端子ＵＳＢの電圧を、所定の第４しきい値電圧ＶＴＨ４（たとえば２８Ｖ）と比較し、第２入力端子ＵＳＢの電圧の方が低いときにアサートされる第２過電圧保護信号ＯＶＰ＿ＵＳＢを生成する。第２過電圧保護信号ＯＶＰ＿ＵＳＢは、過電圧状態においてネゲートされ、通常状態でアサートされる。また第２ＯＶＰ回路１４は、過電圧を検出すると、第２スイッチＳＷ２をオフすることにより、第２直流電圧ＶＵＳＢの経路を遮断する。   The second OVP circuit 14 is provided for detecting an overvoltage state of the second DC voltage VUSB. The second OVP circuit 14 compares the voltage of the second input terminal USB with a predetermined fourth threshold voltage VTH4 (for example, 28V), and is asserted when the voltage of the second input terminal USB is lower. An overvoltage protection signal OVP_USB is generated. The second overvoltage protection signal OVP_USB is negated in the overvoltage state and asserted in the normal state. Further, when detecting the overvoltage, the second OVP circuit 14 turns off the second switch SW2 to cut off the path of the second DC voltage VUSB.

充電回路１００は、ステータス端子ＤＣＯＫ、ＵＳＢＯＫを有する。トランジスタＭ１１のドレインは、ステータス端子ＤＣＯＫと接続される。第３ＡＮＤゲートＡＮＤ３は、第１過電圧保護信号ＯＶＰ＿ＤＣと第１入力検出信号ＤＥＴ＿ＤＣの論理積を生成し、トランジスタＭ１１のゲートに出力する。ＤＣＯＫ端子は、直流電圧ＶＤＣが正常であるときローレベル、過電圧状態または低電圧状態においてハイインピーダンスとなる。
トランジスタＭ１２のドレインは、ステータス端子ＵＳＢＯＫと接続される。第４ＡＮＤゲートＡＮＤ４は、第２過電圧保護信号ＯＶＰ＿ＵＳＢと第２入力検出信号ＤＥＴ＿ＵＳＢの論理積を生成し、トランジスタＭ１２のゲートに出力する。ＵＳＢＯＫ端子は、直流電圧ＶＵＳＢが正常であるときローレベル、過電圧状態または低電圧状態においてハイインピーダンスとなる。
充電回路１００の外部に設けられるマイコン（不図示）は、ステータス端子ＤＣＯＫ、ＵＳＢＯＫの状態を参照することにより、直流電圧ＶＤＣ、ＶＵＳＢが電子機器１に供給されているか否かを判定できる。 The charging circuit 100 has status terminals DCOK and USBOK. The drain of the transistor M11 is connected to the status terminal DCOK. The third AND gate AND3 generates a logical product of the first overvoltage protection signal OVP_DC and the first input detection signal DET_DC, and outputs the logical product to the gate of the transistor M11. The DCOK terminal becomes high impedance in the low level, overvoltage state or undervoltage state when the DC voltage VDC is normal.
The drain of the transistor M12 is connected to the status terminal USBOK. The fourth AND gate AND4 generates a logical product of the second overvoltage protection signal OVP_USB and the second input detection signal DET_USB, and outputs the logical product to the gate of the transistor M12. The USBOK terminal becomes a high impedance in a low level, an overvoltage state or a low voltage state when the DC voltage VUSB is normal.
A microcomputer (not shown) provided outside the charging circuit 100 can determine whether or not the DC voltages VDC and VUSB are supplied to the electronic device 1 by referring to the status terminals DCOK and USBOK.

入力セレクタ２０は、その基本動作として、（i）第１入力検出信号ＤＥＴ＿ＤＣがアサートされ、第２入力検出信号ＤＥＴ＿ＵＳＢがネゲートされるとき、第１入力端子ＤＣの電圧を出力する。また、（ii）第１入力検出信号ＤＥＴ＿ＤＣがネゲートされ、第２入力検出信号ＤＥＴ＿ＵＳＢがアサートされるとき、第２入力端子ＵＳＢの電圧を出力しする。また（iii）第１入力検出信号ＤＥＴ＿ＤＣ、第２入力検出信号ＤＥＴ＿ＵＳＢの両方がアサートされるとき、第１入力端子ＤＣの電圧を出力する。   As a basic operation of the input selector 20, (i) when the first input detection signal DET_DC is asserted and the second input detection signal DET_USB is negated, the input selector 20 outputs the voltage of the first input terminal DC. (Ii) When the first input detection signal DET_DC is negated and the second input detection signal DET_USB is asserted, the voltage of the second input terminal USB is output. (Iii) When both the first input detection signal DET_DC and the second input detection signal DET_USB are asserted, the voltage of the first input terminal DC is output.

入力セレクタ２０は、第１スイッチＳＷ１、第２スイッチＳＷ２、入力検出部２２を備える。
第１スイッチＳＷ１は、ＰチャンネルＭＯＳＦＥＴであり、入力セレクタ２０の出力端子２１と第１入力端子ＤＣの間に設けられる。第２スイッチＳＷ２は、ＰチャンネルＭＯＳＦＥＴであり、入力セレクタ２０の出力端子２１と第２入力端子ＵＳＢの間に設けられる。 The input selector 20 includes a first switch SW1, a second switch SW2, and an input detection unit 22.
The first switch SW1 is a P-channel MOSFET, and is provided between the output terminal 21 of the input selector 20 and the first input terminal DC. The second switch SW2 is a P-channel MOSFET, and is provided between the output terminal 21 of the input selector 20 and the second input terminal USB.

入力検出部２２は、（i）第１入力検出信号ＤＥＴ＿ＤＣがアサートされ、第２入力検出信号ＤＥＴ＿ＵＳＢがネゲートされるとき、第１スイッチＳＷ１のゲートにローレベル電圧を印加し、第１スイッチＳＷ１をオンする。また（ii）第１入力検出信号ＤＥＴ＿ＤＣがネゲートされ、第２入力検出信号ＤＥＴ＿ＵＳＢがアサートされるとき、第２スイッチＳＷ２のゲートにローレベル電圧を印加し、第２スイッチＳＷ２をオンする。（iii）第１入力検出信号ＤＥＴ＿ＤＣ、第２入力検出信号ＤＥＴ＿ＵＳＢの両方がアサートされるとき、第１スイッチＳＷ１のゲートにローレベル電圧を印加し、第１スイッチＳＷ１をオンする。   The input detection unit 22 applies (i) a low level voltage to the gate of the first switch SW1 when the first input detection signal DET_DC is asserted and the second input detection signal DET_USB is negated. Turn on. (Ii) When the first input detection signal DET_DC is negated and the second input detection signal DET_USB is asserted, a low level voltage is applied to the gate of the second switch SW2 to turn on the second switch SW2. (Iii) When both the first input detection signal DET_DC and the second input detection signal DET_USB are asserted, a low level voltage is applied to the gate of the first switch SW1, and the first switch SW1 is turned on.

第１スイッチＳＷ１のバックゲートおよび第２スイッチＳＷ２のバックゲートは、第１スイッチＳＷ１のボディダイオードＤ１と第２スイッチＳＷ２のボディダイオードＤ２のカソードが向かい合うように結線される。これにより、電流の逆流を防止できる。   The back gate of the first switch SW1 and the back gate of the second switch SW2 are connected so that the body diode D1 of the first switch SW1 and the cathode of the body diode D2 of the second switch SW2 face each other. As a result, current backflow can be prevented.

なお後述するように、入力セレクタ２０は、第１入力検出信号ＤＥＴ＿ＤＣ、第２入力検出信号ＤＥＴ＿ＵＳＢに加えて、第１過電圧保護信号ＯＶＰ＿ＤＣおよび第２過電圧保護信号ＯＶＰ＿ＵＳＢにもとづいて第１スイッチＳＷ１、第２スイッチＳＷ２を制御してもよい。   As will be described later, the input selector 20 includes the first switch SW1, the second switch based on the first overvoltage protection signal OVP_DC and the second overvoltage protection signal OVP_USB in addition to the first input detection signal DET_DC and the second input detection signal DET_USB. The two switch SW2 may be controlled.

図２は、パワーパス部１０の具体的な構成例を示す回路図である。
第１ＯＶＰ回路１２、第２ＯＶＰ回路１４、第１電圧検出回路１６、第２電圧検出回路１８は同様に構成される。具体的には、抵抗によって監視対象の電圧を分圧し、コンパレータによって、分圧された電圧を所定のしきい値電圧と比較する。 FIG. 2 is a circuit diagram illustrating a specific configuration example of the power path unit 10.
The first OVP circuit 12, the second OVP circuit 14, the first voltage detection circuit 16, and the second voltage detection circuit 18 are configured similarly. Specifically, the voltage to be monitored is divided by a resistor, and the divided voltage is compared with a predetermined threshold voltage by a comparator.

入力検出部２２は、第１インバータＩＮＶ１〜第３インバータＩＮＶ３、第１ＡＮＤゲートＡＮＤ１、第２ＡＮＤゲートＡＮＤ２を含む。第１ＡＮＤゲートＡＮＤ１は、第１入力検出信号ＤＥＴ＿ＤＣと第１過電圧保護信号ＯＶＰ＿ＤＣの論理積を生成する。第１インバータＩＮＶ１は、第１ＡＮＤゲートの出力を反転し、第１スイッチＳＷ１のゲートに出力する。第２インバータＩＮＶ２は、第１ＡＮＤゲートＡＮＤ１の出力を反転する。第２ＡＮＤゲートＡＮＤ２は、第２インバータＩＮＶ２の出力と、第２過電圧保護信号ＯＶＰ＿ＵＳＢと、第２入力検出信号ＤＥＴ＿ＵＳＢの論理積を生成する。第３インバータＩＮＶ３は、第２ＡＮＤゲートＡＮＤ２の出力を反転し、第２スイッチＳＷ２のゲートに出力する。これにより、第２スイッチＳＷ２は、第１スイッチＳＷ１がオフ状態つまり第１直流電圧ＶＤＣが異常であり、かつ第２直流電圧ＶＵＳＢが正常であるときにオンとなる。   The input detection unit 22 includes a first inverter INV1 to a third inverter INV3, a first AND gate AND1, and a second AND gate AND2. The first AND gate AND1 generates a logical product of the first input detection signal DET_DC and the first overvoltage protection signal OVP_DC. The first inverter INV1 inverts the output of the first AND gate and outputs it to the gate of the first switch SW1. The second inverter INV2 inverts the output of the first AND gate AND1. The second AND gate AND2 generates a logical product of the output of the second inverter INV2, the second overvoltage protection signal OVP_USB, and the second input detection signal DET_USB. The third inverter INV3 inverts the output of the second AND gate AND2 and outputs it to the gate of the second switch SW2. Thus, the second switch SW2 is turned on when the first switch SW1 is in an off state, that is, when the first DC voltage VDC is abnormal and the second DC voltage VUSB is normal.

なお、図２の入力検出部２２の構成は例示であり、当業者であれば、デジタル回路を用いた様々な回路によって、同様の機能が実現できることが理解される。   The configuration of the input detection unit 22 in FIG. 2 is an exemplification, and those skilled in the art can understand that similar functions can be realized by various circuits using digital circuits.

第３スイッチＳＷ３は、ＮチャンネルＭＯＳＦＥＴであり、第２入力端子ＵＳＢと入力検出部２２の間に設けられる。チャージポンプ回路２４は、第１インバータＩＮＶ１の出力がハイレベルのとき、つまり第１ＡＮＤゲートＡＮＤ１の出力がネゲート（ローレベル）されるとき動作状態となり、第３スイッチＳＷ３のゲートにハイレベル電圧を出力して第３スイッチＳＷ３をオンする。反対に第１インバータＩＮＶ１の出力がローレベルのとき、つまり第１ＡＮＤゲートＡＮＤ１の出力がアサート（ハイレベル）されるとき、チャージポンプ回路２４は停止し、第３スイッチＳＷ３のゲートにローレベル電圧が入力され、第３スイッチＳＷ３はオフする。これにより第１直流電圧ＶＤＣが正常であるときに第３スイッチＳＷ３がオフされ、第１直流電圧ＶＤＣが異常であるときに第３スイッチＳＷ３がオンして、第２直流電圧ＶＵＳＢの経路が有効となる。   The third switch SW3 is an N-channel MOSFET, and is provided between the second input terminal USB and the input detection unit 22. The charge pump circuit 24 is activated when the output of the first inverter INV1 is high level, that is, when the output of the first AND gate AND1 is negated (low level), and outputs a high level voltage to the gate of the third switch SW3. Then, the third switch SW3 is turned on. Conversely, when the output of the first inverter INV1 is at a low level, that is, when the output of the first AND gate AND1 is asserted (high level), the charge pump circuit 24 stops and a low level voltage is applied to the gate of the third switch SW3. The third switch SW3 is turned off. Thus, when the first DC voltage VDC is normal, the third switch SW3 is turned off, and when the first DC voltage VDC is abnormal, the third switch SW3 is turned on, and the path of the second DC voltage VUSB is valid. It becomes.

なお、第３スイッチＳＷ３としてＰチャンネルＭＯＳＦＥＴを用いる場合には、チャージポンプ回路２４は不要となる。この場合、第１ＡＮＤゲートＡＮＤ１の出力がネゲート（ローレベル）されるとき、第３スイッチＳＷ３のゲートにローレベル電圧を出力して第３スイッチＳＷ３をオンすればよい。反対に第１ＡＮＤゲートＡＮＤ１の出力がアサート（ハイレベル）されるとき、第３スイッチＳＷ３のゲートにハイレベル電圧を出力して第３スイッチＳＷ３はオフすればよい。   If a P-channel MOSFET is used as the third switch SW3, the charge pump circuit 24 is not necessary. In this case, when the output of the first AND gate AND1 is negated (low level), a low level voltage may be output to the gate of the third switch SW3 to turn on the third switch SW3. Conversely, when the output of the first AND gate AND1 is asserted (high level), a high level voltage is output to the gate of the third switch SW3, and the third switch SW3 is turned off.

また、第３スイッチＳＷ３の制御に、第２入力検出信号ＤＥＴ＿ＵＳＢ、第２過電圧保護信号ＯＶＰ＿ＵＳＢのいずれかあるいは両方を反映させてもよい。すなわち、第２直流電圧ＶＵＳＢの低電圧状態、および／または過電圧状態において第３スイッチＳＷ３をオフとしてもよい。   Further, either or both of the second input detection signal DET_USB and the second overvoltage protection signal OVP_USB may be reflected in the control of the third switch SW3. That is, the third switch SW3 may be turned off in the low voltage state and / or the overvoltage state of the second DC voltage VUSB.

図１に戻る。入力セレクタ２０の出力端子は、ＶＩＮ端子と接続される。ＶＩＮ端子に外付けされる平滑用キャパシタは、入力セレクタ２０の出力電圧（入力電圧ＶＩＮ）を安定化する。降圧ＤＣ／ＤＣコンバータ３０は、入力電圧ＶＩＮを降圧し、システム電圧ＶＳＹＳを生成する。   Returning to FIG. The output terminal of the input selector 20 is connected to the VIN terminal. A smoothing capacitor externally attached to the VIN terminal stabilizes the output voltage (input voltage VIN) of the input selector 20. The step-down DC / DC converter 30 steps down the input voltage VIN and generates a system voltage VSYS.

ＤＣ／ＤＣコンバータ３０は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１、ＰＷＭ（Pulse Width Modulation）コントローラ３２、サーマルシャットダウン回路３６を備える。   The DC / DC converter 30 includes a switching transistor M1, a synchronous rectification transistor M2, an inductor L1, an output capacitor C1, a PWM (Pulse Width Modulation) controller 32, and a thermal shutdown circuit 36.

スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１の構成は、一般的であるため説明を省略する。
ＰＷＭコントローラ３２は、システム電圧ＶＳＹＳが目標電圧と一致するようにデューティ比が調節されるパルス信号を生成し、当該パルス信号にもとづいて、スイッチングトランジスタＭ１、同期整流トランジスタＭ２を相補的にスイッチングする。ＰＷＭコントローラ３２は、電圧モード、平均電流モード、ピーク電流モード、ヒステリシス制御など、公知の回路を利用すればよく、その構成は限定されない。ＤＣ／ＤＣコンバータ３０が生成したシステム電圧ＶＳＹＳは、後段のリニアチャージャ５０に供給されるともに、図示しないその他の負荷４へと供給される。 Since the configuration of the switching transistor M1, the synchronous rectification transistor M2, the inductor L1, and the output capacitor C1 is common, the description thereof is omitted.
The PWM controller 32 generates a pulse signal whose duty ratio is adjusted so that the system voltage VSYS matches the target voltage, and switches the switching transistor M1 and the synchronous rectification transistor M2 in a complementary manner based on the pulse signal. The PWM controller 32 may use a known circuit such as a voltage mode, an average current mode, a peak current mode, or a hysteresis control, and its configuration is not limited. The system voltage VSYS generated by the DC / DC converter 30 is supplied to the subsequent linear charger 50 and to the other load 4 (not shown).

ＤＣ／ＤＣコンバータ３０は、システム電圧ＶＳＹＳの目標電圧を、電池２の電圧ＶＢＡＴに応じて変化させる。図３は、電池電圧ＶＢＡＴとＤＣ／ＤＣコンバータ３０が生成するシステム電圧ＶＳＹＳの関係を示す図である。具体的には、電池電圧ＶＢＡＴが所定のしきい値Ｖｘ（たとえば３Ｖ）より低いとき、システム電圧ＶＳＹＳの目標値を、しきい値電圧Ｖｘより所定の電圧幅ΔＶ（１００ｍＶ）高い値（Ｖｘ＋ΔＶ）に設定する。また、電池電圧ＶＢＡＴが所定のしきい値（３Ｖ）より高いとき、システム電圧ＶＳＹＳの目標値を、電池電圧ＶＢＡＴより所定の電圧幅ΔＶ（１００ｍＶ）高い値（ＶＢＡＴ＋ΔＶ）に設定する。   The DC / DC converter 30 changes the target voltage of the system voltage VSYS according to the voltage VBAT of the battery 2. FIG. 3 is a diagram showing the relationship between the battery voltage VBAT and the system voltage VSYS generated by the DC / DC converter 30. As shown in FIG. Specifically, when the battery voltage VBAT is lower than a predetermined threshold value Vx (for example, 3V), the target value of the system voltage VSYS is set to a value (Vx + ΔV) higher than the threshold voltage Vx by a predetermined voltage width ΔV (100 mV). Set to. Further, when the battery voltage VBAT is higher than a predetermined threshold value (3V), the target value of the system voltage VSYS is set to a value (VBAT + ΔV) higher than the battery voltage VBAT by a predetermined voltage width ΔV (100 mV).

図４は、ＰＷＭコントローラ３２の具体的な構成例を示す回路図である。
図４のＰＷＭコントローラ３２は、電圧モードの変調器を有する。充電回路１００のＲＥＧＩＮＶ端子には、システム電圧ＶＳＹＳがフィードバックされる。ＥＲＲＩＮＶ端子には、システム電圧ＶＳＹＳを分圧した電圧ＶＳＹＳ’がフィードバックされる。 FIG. 4 is a circuit diagram illustrating a specific configuration example of the PWM controller 32.
The PWM controller 32 in FIG. 4 has a voltage mode modulator. The system voltage VSYS is fed back to the REGINV terminal of the charging circuit 100. A voltage VSYS ′ obtained by dividing the system voltage VSYS is fed back to the ERRINV terminal.

ＰＷＭコントローラ３２は、出力が共通にカップリングされた誤差増幅器ＥＡ１、ＥＡ２を備える。誤差増幅器ＥＡ１は、システム電圧ＶＳＹＳ’と、所定の基準電圧ＶＲＥＦの誤差を増幅する。電圧源４０は、システム電圧ＶＳＹＳを電圧幅ΔＶ低い電圧にシフトする。誤差増幅器ＥＡ２は、シフトされた電圧ＶＳＹＳ−ΔＶと、電池電圧ＶＢＡＴの誤差を増幅する。電池電圧ＶＢＡＴがしきい値Ｖｘより低い領域では、誤差増幅器ＥＡ１が支配的となり、電池電圧ＶＢＡＴがしきい値Ｖｘより高い領域では、誤差増幅器ＥＡ２が支配的となる。したがって、誤差増幅器ＥＡ１、ＥＡ２により生成されるフィードバック電圧ＶＦＢは、ＶＢＡＴ＞Ｖｘの領域では、電圧ＶＳＹＳ−ΔＶが電池電圧ＶＢＡＴと近づくように調節され、ＶＢＡＴ＜Ｖｘの領域では、電圧ＶＳＹＳ’が基準電圧ＶＲＥＦと近づくように調節される。オシレータ４２は、所定の周波数の三角波またはのこぎり波の周期電圧ＶＯＳＣを生成する。ＰＷＭコンパレータ４４は、周期電圧ＶＯＳＣとフィードバック電圧ＶＦＢを比較し、パルス幅変調（ＰＷＭ）信号を生成する。ドライバ４６は、ＰＷＭ信号にもとづいて、スイッチングトランジスタＭ１および同期整流トランジスタＭ２をスイッチングする。   The PWM controller 32 includes error amplifiers EA1 and EA2 whose outputs are coupled in common. The error amplifier EA1 amplifies an error between the system voltage VSYS 'and a predetermined reference voltage VREF. The voltage source 40 shifts the system voltage VSYS to a voltage having a voltage width ΔV lower. Error amplifier EA2 amplifies the error between shifted voltage VSYS-ΔV and battery voltage VBAT. In the region where battery voltage VBAT is lower than threshold value Vx, error amplifier EA1 is dominant, and in the region where battery voltage VBAT is higher than threshold value Vx, error amplifier EA2 is dominant. Therefore, the feedback voltage VFB generated by the error amplifiers EA1 and EA2 is adjusted so that the voltage VSYS−ΔV approaches the battery voltage VBAT in the region where VBAT> Vx, and the voltage VSYS ′ is the reference in the region where VBAT <Vx. It is adjusted to approach the voltage VREF. The oscillator 42 generates a periodic voltage VOSC of a triangular wave or a sawtooth wave having a predetermined frequency. The PWM comparator 44 compares the periodic voltage VOSC and the feedback voltage VFB to generate a pulse width modulation (PWM) signal. The driver 46 switches the switching transistor M1 and the synchronous rectification transistor M2 based on the PWM signal.

このＰＷＭコントローラ３２によれば、電池電圧ＶＢＡＴとシステム電圧ＶＳＹＳを、図３に示す関係に保つことができる。なお上述したように、ＰＷＭコントローラ３２の構成は図４の電圧モードの変調器には限定されず、平均電流モード、ピーク電流モードなどを採用してもよい。   According to the PWM controller 32, the battery voltage VBAT and the system voltage VSYS can be maintained in the relationship shown in FIG. As described above, the configuration of the PWM controller 32 is not limited to the voltage mode modulator of FIG. 4, and an average current mode, a peak current mode, or the like may be employed.

図１に戻る。リニアチャージャ５０は、ＤＣ／ＤＣコンバータ３０により生成されたシステム電圧ＶＳＹＳを受け、電池２を充電する。リニアチャージャ５０は、出力トランジスタＭ３、リニアチャージャ５２、バックゲートコントローラ５４を備える。出力トランジスタＭ３は、ＳＹＳＴＥＭ端子と、ＶＢＡＴ端子の間に設けられる。リニアチャージャ５２は、出力トランジスタＭ３のゲート電圧を制御することにより、出力トランジスタＭ３のインピーダンスを調節する。具体的にはリニアチャージャ５２は、電池電圧ＶＢＡＴが低い状態では、定電流モードで動作し、充電電流が一定となるように出力トランジスタＭ３のインピーダンスを調節する。電池電圧ＶＢＡＴが満充電レベルに近づくと定電圧モードで動作し、電池電圧ＶＢＡＴが一定となるように出力トランジスタＭ３のインピーダンスを調節する。   Returning to FIG. The linear charger 50 receives the system voltage VSYS generated by the DC / DC converter 30 and charges the battery 2. The linear charger 50 includes an output transistor M3, a linear charger 52, and a back gate controller 54. The output transistor M3 is provided between the SYSTEM terminal and the VBAT terminal. The linear charger 52 adjusts the impedance of the output transistor M3 by controlling the gate voltage of the output transistor M3. Specifically, the linear charger 52 operates in the constant current mode when the battery voltage VBAT is low, and adjusts the impedance of the output transistor M3 so that the charging current is constant. When the battery voltage VBAT approaches the full charge level, the operation is performed in the constant voltage mode, and the impedance of the output transistor M3 is adjusted so that the battery voltage VBAT becomes constant.

バックゲートコントローラ５４は、出力トランジスタＭ３のバックゲートを介して、電池２から電流が逆流しないように、出力トランジスタＭ３のバックゲートの接続先を制御する。バックゲートコントローラ５４は公知の技術を用いればよく、その構成は特に限定されない。   The back gate controller 54 controls the connection destination of the back gate of the output transistor M3 so that current does not flow backward from the battery 2 via the back gate of the output transistor M3. The back gate controller 54 may use a known technique, and its configuration is not particularly limited.

以上が充電回路１００の構成である。続いてその動作を説明する。   The above is the configuration of the charging circuit 100. Next, the operation will be described.

充電回路１００は、パワーパス部１０によって第１直流電圧ＶＤＣ、第２直流電圧ＶＵＳＢのいずれが供給されているかを自動判定し、供給されている一方を、入力電圧ＶＩＮとして後段のＤＣ／ＤＣコンバータ３０に出力する。そして電力効率が高いＤＣ／ＤＣコンバータ３０によって、入力電圧ＶＩＮを電池電圧ＶＢＡＴよりわずかに高い電圧レベルのシステム電圧ＶＳＹＳに降圧する。そして、リニアチャージャ５０によって、システム電圧ＶＳＹＳにもとづいて電池２を充電する。   The charging circuit 100 automatically determines which one of the first DC voltage VDC and the second DC voltage VUSB is supplied by the power path unit 10, and uses the supplied one as the input voltage VIN, as a subsequent DC / DC converter. Output to 30. Then, the DC / DC converter 30 having high power efficiency steps down the input voltage VIN to the system voltage VSYS having a voltage level slightly higher than the battery voltage VBAT. Then, the battery 2 is charged by the linear charger 50 based on the system voltage VSYS.

もしＤＣ／ＤＣコンバータ３０を省略して、入力電圧ＶＩＮがリニアチャージャ５０に供給されるとする。この場合、ＶＩＮ＝５Ｖ、ＶＢＡＴ＝４．２Ｖとすれば、出力トランジスタＭ３において０．８Ｖもの電圧降下が発生し、電力損失が大きくなる。これに対して、充電回路１００によれば、第１直流電圧ＶＤＣ、第２直流電圧ＶＵＳＢのいずれが供給される場合であっても、それをシステム電圧ＶＳＹＳに降圧して、リニアチャージャ５０に供給するため、高効率で電池２を充電することができる。具体的には、ＶＩＮ＝５Ｖ、ＶＳＹＳ＝４．３Ｖとすれば、出力トランジスタＭ３の電圧降下は０．１Ｖとなり、電力損失を低減することができる。   If the DC / DC converter 30 is omitted, the input voltage VIN is supplied to the linear charger 50. In this case, if VIN = 5V and VBAT = 4.2V, a voltage drop of 0.8V occurs in the output transistor M3, and the power loss increases. On the other hand, according to the charging circuit 100, regardless of whether the first DC voltage VDC or the second DC voltage VUSB is supplied, it is stepped down to the system voltage VSYS and supplied to the linear charger 50. Therefore, the battery 2 can be charged with high efficiency. Specifically, if VIN = 5V and VSYS = 4.3V, the voltage drop of the output transistor M3 becomes 0.1V, and the power loss can be reduced.

一般的には、ＵＳＢバスよりもＡＣアダプタの方が信頼性が高く、あるいは電流能力が大きい。そこでパワーパス部１０は、第１直流電圧ＶＤＣと第２直流電圧ＶＵＳＢの両方が供給されている場合には、第１直流電圧ＶＤＣを優先して出力する。これにより、電池２を信頼性の高い電源にもとづいて確実に充電でき、あるいは大電流で急速に充電できる。   In general, the AC adapter is more reliable or has a higher current capability than the USB bus. Therefore, when both the first DC voltage VDC and the second DC voltage VUSB are supplied, the power path unit 10 preferentially outputs the first DC voltage VDC. Thereby, the battery 2 can be reliably charged based on a reliable power supply, or can be charged rapidly with a large current.

さらに、図３に示すように、電池電圧ＶＢＡＴがしきい値電圧Ｖｘより高い領域では、システム電圧ＶＳＹＳを電池電圧ＶＢＡＴに追従させることにより、出力トランジスタＭ３の電圧降下を、電圧幅ΔＶに保つことができる。その結果、電池２を高効率で充電することができる。   Further, as shown in FIG. 3, in a region where the battery voltage VBAT is higher than the threshold voltage Vx, the voltage drop of the output transistor M3 is kept at the voltage width ΔV by causing the system voltage VSYS to follow the battery voltage VBAT. Can do. As a result, the battery 2 can be charged with high efficiency.

充電回路１００の別の利点は、比較技術との対比によって明確となる。比較技術においては、リニアチャージャ５０を省略し、ＤＣ／ＤＣコンバータ３０によって直接電池２を充電する。比較技術では、出力トランジスタＭ３における電力損失が存在しないため、効率の観点で優れている。ところが、ＤＣ／ＤＣコンバータ３０の出力であるシステム電圧ＶＳＹＳが電池電圧ＶＢＡＴと等しくなるため、電池電圧ＶＢＡＴが非常に低い状況（たとえば１．５Ｖ）において、ＤＣ／ＤＣコンバータ３０が生成するシステム電圧ＶＳＹＳも低くなる。つまり、高効率充電と引き換えに、負荷４に十分な電源電圧を供給できなくなる。   Another advantage of the charging circuit 100 becomes apparent by comparison with comparative techniques. In the comparison technique, the linear charger 50 is omitted, and the battery 2 is directly charged by the DC / DC converter 30. The comparison technique is excellent in terms of efficiency because there is no power loss in the output transistor M3. However, since the system voltage VSYS which is the output of the DC / DC converter 30 becomes equal to the battery voltage VBAT, the system voltage VSYS generated by the DC / DC converter 30 in a situation where the battery voltage VBAT is very low (for example, 1.5 V). Also lower. That is, a sufficient power supply voltage cannot be supplied to the load 4 in exchange for high-efficiency charging.

これに対して、実施の形態に係る充電回路１００では、電池電圧ＶＢＡＴがしきい値Ｖｘより低い領域においては、システム電圧ＶＳＹＳを（Ｖｘ＋ΔＶ）に安定化する。これにより、電池２を充電しつつも、負荷４に十分な電源電圧を供給することができる。   In contrast, in charging circuit 100 according to the embodiment, system voltage VSYS is stabilized at (Vx + ΔV) in a region where battery voltage VBAT is lower than threshold value Vx. Thereby, it is possible to supply a sufficient power supply voltage to the load 4 while charging the battery 2.

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。   Although the present invention has been described using specific terms based on the embodiments, the embodiments only illustrate the principles and applications of the present invention, and the embodiments are defined in the claims. Many variations and modifications of the arrangement are permitted without departing from the spirit of the present invention.

１…電子機器、２…電池、４…負荷、１００…充電回路、１０…パワーパス部、１２…第１ＯＶＰ回路、１４…第２ＯＶＰ回路、１６…第１電圧検出回路、１８…第２電圧検出回路、２０…入力セレクタ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、２２…入力検出部、２４…チャージポンプ回路、ＡＮＤ１…第１ＡＮＤゲート、ＡＮＤ２…第２ＡＮＤゲート、ＩＮＶ１…第１インバータ、ＩＮＶ２…第２インバータ、ＩＮＶ３…第３インバータ、３０…ＤＣ／ＤＣコンバータ、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、３２…ＰＷＭコントローラ、３６…サーマルシャットダウン回路、５０…リニアチャージャ、５２…リニアチャージャ、５４…バックゲートコントローラ、Ｍ３…出力トランジスタ、ＤＣ…第１入力端子、ＵＳＢ…第２入力端子、ＶＤＣ…第１直流電圧、ＶＵＳＢ…第２直流電圧、ＤＥＴ＿ＤＣ…第１入力検出信号、ＤＥＴ＿ＵＳＢ…第２入力検出信号、ＯＶＰ＿ＤＣ…第１過電圧保護信号、ＯＶＰ＿ＵＳＢ…第２過電圧保護信号。 DESCRIPTION OF SYMBOLS 1 ... Electronic device, 2 ... Battery, 4 ... Load, 100 ... Charging circuit, 10 ... Power path part, 12 ... 1st OVP circuit, 14 ... 2nd OVP circuit, 16 ... 1st voltage detection circuit, 18 ... 2nd voltage detection Circuit, 20 ... Input selector, SW1 ... First switch, SW2 ... Second switch, SW3 ... Third switch, 22 ... Input detector, 24 ... Charge pump circuit, AND1 ... First AND gate, AND2 ... Second AND gate, INV1 ... 1st inverter, INV2 ... 2nd inverter, INV3 ... 3rd inverter, 30 ... DC / DC converter, M1 ... Switching transistor, M2 ... Synchronous rectification transistor, L1 ... Inductor, C1 ... Output capacitor, 32 ... PWM controller, 36 ... thermal shutdown circuit, 50 ... linear charger, 52 ... linear charger, 5 ... Back gate controller, M3 ... Output transistor, DC ... First input terminal, USB ... Second input terminal, VDC ... First DC voltage, VUSB ... Second DC voltage, DET_DC ... First input detection signal, DET_USB ... Second Input detection signal, OVP_DC: first overvoltage protection signal, OVP_USB: second overvoltage protection signal.

Claims (9)

外部の電源からの直流電圧を受け、電池を充電する充電回路であって、
前記直流電圧を降圧し、システム電圧を生成する降圧ＤＣ／ＤＣコンバータと、
前記システム電圧を受け、前記電池を定電流モードまたは定電圧モードで充電するリニアチャージャと、
を備え、
前記降圧ＤＣ／ＤＣコンバータは、
前記システム電圧が目標電圧と一致するようにデューティ比が調節されるパルス信号を生成し、当該パルス信号にもとづいて、スイッチング素子を駆動するＰＷＭコントローラを含み、
前記ＰＷＭコントローラは、
分圧されたシステム電圧と、所定の基準電圧の誤差を増幅する第１誤差増幅器と、
前記第１誤差増幅器と出力が共通にカップリングされており、前記システム電圧を電圧幅ΔＶ低い電圧にシフトした電圧と、電池の電圧の誤差を増幅する第２誤差増幅器と、
を含み、前記第１誤差増幅器および前記第２誤差増幅器の共通の出力に生ずるフィードバック電圧に応じたデューティ比を有する前記パルス信号を生成し、
前記システム電圧の目標電圧が、前記電池の電圧に応じて変化することを特徴とする充電回路。 A charging circuit that receives a DC voltage from an external power source and charges the battery,
A step-down DC / DC converter that steps down the DC voltage and generates a system voltage;
A linear charger that receives the system voltage and charges the battery in a constant current mode or a constant voltage mode;
With
The step-down DC / DC converter
Including a PWM controller that generates a pulse signal whose duty ratio is adjusted so that the system voltage matches a target voltage, and drives a switching element based on the pulse signal;
The PWM controller is
A first error amplifier that amplifies an error of the divided system voltage and a predetermined reference voltage;
A first error amplifier and an output coupled in common; a voltage obtained by shifting the system voltage to a voltage having a voltage width ΔV lower; and a second error amplifier for amplifying an error in battery voltage ;
And generating the pulse signal having a duty ratio corresponding to a feedback voltage generated at a common output of the first error amplifier and the second error amplifier,
A charging circuit target voltage before SL system voltage, characterized in that changes according to the voltage of the battery. 前記降圧ＤＣ／ＤＣコンバータは、前記電池の電圧が所定のしきい値より低いとき、前記システム電圧の目標値を、前記しきい値電圧より所定の電圧幅高い値に設定し、
前記電池の電圧が所定のしきい値より高いとき、前記システム電圧の目標値を、前記電池の電圧より所定の電圧幅高い値に設定することを特徴とする請求項１に記載の充電回路。 The step-down DC / DC converter sets the target value of the system voltage to a value higher than the threshold voltage by a predetermined voltage width when the voltage of the battery is lower than a predetermined threshold.
2. The charging circuit according to claim 1, wherein when the voltage of the battery is higher than a predetermined threshold, the target value of the system voltage is set to a value higher than the voltage of the battery by a predetermined voltage width. 交流アダプタからの第１直流電圧を受ける第１入力端子と、
ＵＳＢ（Universal Serial Bus）からの第２直流電圧を受ける第２入力端子と、
前記第１入力端子の電圧、または前記第２入力端子の電圧の一方を選択し、前記降圧ＤＣ／ＤＣコンバータに出力する入力セレクタと、
をさらに備えることを特徴とする請求項１または２に記載の充電回路。 A first input terminal for receiving a first DC voltage from the AC adapter;
A second input terminal for receiving a second DC voltage from a USB (Universal Serial Bus);
An input selector that selects one of the voltage at the first input terminal or the voltage at the second input terminal and outputs the selected voltage to the step-down DC / DC converter;
The charging circuit according to claim 1, further comprising: 前記第１入力端子の電圧を所定の第１しきい値電圧と比較し、前記第１入力端子の電圧の方が高いときにアサートされる第１入力検出信号を生成する第１電圧検出回路と、
前記第２入力端子の電圧を所定の第２しきい値電圧と比較し、前記第２入力端子の電圧の方が高いときにアサートされる第２入力検出信号を生成する第２電圧検出回路と、
をさらに備え、
前記入力セレクタは、（i）前記第１入力検出信号がアサートされ、前記第２入力検出信号がネゲートされるとき、前記第１入力端子の電圧を出力し、（ii）前記第１入力検出信号がネゲートされ、前記第２入力検出信号がアサートされるとき、前記第２入力端子の電圧を出力し、（iii）前記第１入力検出信号、前記第２入力検出信号の両方がアサートされるとき、前記第１入力端子の電圧を出力することを特徴とする請求項３に記載の充電回路。 A first voltage detection circuit that compares the voltage of the first input terminal with a predetermined first threshold voltage and generates a first input detection signal that is asserted when the voltage of the first input terminal is higher; ,
A second voltage detection circuit that compares the voltage of the second input terminal with a predetermined second threshold voltage and generates a second input detection signal that is asserted when the voltage of the second input terminal is higher; ,
Further comprising
The input selector outputs (i) the voltage of the first input terminal when the first input detection signal is asserted and the second input detection signal is negated, and (ii) the first input detection signal Is negated and the voltage of the second input terminal is output when the second input detection signal is asserted, and (iii) both the first input detection signal and the second input detection signal are asserted The charging circuit according to claim 3, wherein the voltage of the first input terminal is output. 前記入力セレクタは、
前記入力セレクタの出力端子と前記第１入力端子の間に設けられたＰチャンネルＭＯＳＦＥＴの第１スイッチと、
前記入力セレクタの出力端子と前記第２入力端子の間に設けられたＰチャンネルＭＯＳＦＥＴの第２スイッチと、
（i）前記第１入力検出信号がアサートされ、前記第２入力検出信号がネゲートされるとき、前記第１スイッチのゲートにローレベル電圧を印加し、（ii）前記第１入力検出信号がネゲートされ、前記第２入力検出信号がアサートされるとき、前記第２スイッチのゲートにローレベル電圧を印加し、（iii）前記第１入力検出信号、前記第２入力検出信号の両方がアサートされるとき、前記第１スイッチのゲートにローレベル電圧を印加する入力検出部と、
を含み、
前記第１スイッチのバックゲートおよび前記第２スイッチのバックゲートは、前記第１スイッチのボディダイオードと前記第２スイッチのボディダイオードのカソードが向かい合うように結線されることを特徴とする請求項４に記載の充電回路。 The input selector is
A first switch of a P-channel MOSFET provided between the output terminal of the input selector and the first input terminal;
A second switch of a P-channel MOSFET provided between the output terminal of the input selector and the second input terminal;
(I) when the first input detection signal is asserted and the second input detection signal is negated, a low level voltage is applied to the gate of the first switch; and (ii) the first input detection signal is negated. When the second input detection signal is asserted, a low level voltage is applied to the gate of the second switch, and (iii) both the first input detection signal and the second input detection signal are asserted. An input detector for applying a low level voltage to the gate of the first switch;
Including
The back gate of the first switch and the back gate of the second switch are connected so that the body diode of the first switch and the cathode of the body diode of the second switch face each other. The charging circuit as described. 前記第１入力端子の電圧を所定の第３しきい値電圧と比較し、前記第１入力端子の電圧の方が低いときにアサートされる第１過電圧保護信号を生成する第１過電圧保護回路と、
前記第２入力端子の電圧を所定の第４しきい値電圧と比較し、前記第２入力端子の電圧の方が低いときにアサートされる第２過電圧保護信号を生成する第２過電圧保護回路と、
をさらに備え、
前記入力検出部は、
前記第１入力検出信号と前記第１過電圧保護信号の論理積を生成する第１ＡＮＤゲートと、
前記第１ＡＮＤゲートの出力を反転し、前記第１スイッチのゲートに出力する第１インバータと、
前記第１ＡＮＤゲートの出力を反転する第２インバータと、
前記第２インバータの出力と、前記第２過電圧保護信号と、前記第２入力検出信号の論理積を生成する第２ＡＮＤゲートと、
前記第２ＡＮＤゲートの出力を反転し、前記第２スイッチのゲートに出力する第３インバータと、
を含むことを特徴とする請求項５に記載の充電回路。 A first overvoltage protection circuit that compares the voltage of the first input terminal with a predetermined third threshold voltage and generates a first overvoltage protection signal that is asserted when the voltage of the first input terminal is lower; ,
A second overvoltage protection circuit that compares the voltage of the second input terminal with a predetermined fourth threshold voltage and generates a second overvoltage protection signal that is asserted when the voltage of the second input terminal is lower; ,
Further comprising
The input detection unit
A first AND gate for generating a logical product of the first input detection signal and the first overvoltage protection signal;
A first inverter that inverts the output of the first AND gate and outputs it to the gate of the first switch;
A second inverter for inverting the output of the first AND gate;
A second AND gate that generates a logical product of the output of the second inverter, the second overvoltage protection signal, and the second input detection signal;
A third inverter that inverts the output of the second AND gate and outputs it to the gate of the second switch;
The charging circuit according to claim 5, comprising: 前記入力セレクタの出力端子と前記第２入力端子の間に、前記第２スイッチと直列に設けられた第３スイッチをさらに備えることを特徴とする請求項５または６に記載の充電回路。   The charging circuit according to claim 5, further comprising a third switch provided in series with the second switch between the output terminal of the input selector and the second input terminal. 前記第３スイッチは、前記第１スイッチがオフの状態において、オンすることを特徴とする請求項７に記載の充電回路。   The charging circuit according to claim 7, wherein the third switch is turned on when the first switch is turned off. 電池と、
前記電池を充電する請求項１から８のいずれかに記載の充電回路と、
を備えることを特徴とする電子機器。 Battery,
The charging circuit according to any one of claims 1 to 8, wherein the battery is charged;
An electronic device comprising:
JP2011264064A 2011-12-01 2011-12-01 Charging circuit and electronic device using the same Active JP5843589B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011264064A JP5843589B2 (en) 2011-12-01 2011-12-01 Charging circuit and electronic device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011264064A JP5843589B2 (en) 2011-12-01 2011-12-01 Charging circuit and electronic device using the same

Publications (2)

Publication Number Publication Date
JP2013118739A JP2013118739A (en) 2013-06-13
JP5843589B2 true JP5843589B2 (en) 2016-01-13

Family

ID=48712911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011264064A Active JP5843589B2 (en) 2011-12-01 2011-12-01 Charging circuit and electronic device using the same

Country Status (1)

Country Link
JP (1) JP5843589B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6354174B2 (en) * 2014-01-24 2018-07-11 三菱電機株式会社 Emergency lighting system
JP6368196B2 (en) * 2014-08-28 2018-08-01 ローム株式会社 Step-down DC / DC converter and its control IC, office communication device, electric bicycle

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06253467A (en) * 1993-02-24 1994-09-09 Tokimec Inc Battery charger
JP3049427B2 (en) * 1998-10-21 2000-06-05 株式会社ハイデン研究所 Positive and negative pulse type high frequency switching power supply
JP3799294B2 (en) * 2002-05-15 2006-07-19 ソニー株式会社 Charger
JP2006235767A (en) * 2005-02-23 2006-09-07 Nec Corp Current control circuit with limiter
JP2006296126A (en) * 2005-04-13 2006-10-26 Denso Wave Inc Charging system, charger, and portable information terminal equipment
JP5261942B2 (en) * 2007-02-14 2013-08-14 株式会社リコー POWER SUPPLY CIRCUIT FOR POWER SUPPLYING CHARGE CONTROL CIRCUIT, CHARGING DEVICE HAVING THE POWER SOURCE CIRCUIT, AND METHOD FOR POWER SUPPLYING CHARGE CONTROL CIRCUIT
JP5118534B2 (en) * 2008-03-31 2013-01-16 株式会社リコー Charger
JP2010136506A (en) * 2008-12-03 2010-06-17 Toyota Industries Corp Dc/dc converter
JP2010279132A (en) * 2009-05-27 2010-12-09 Toshiba Corp Dc-dc converter
JP5941656B2 (en) * 2011-10-28 2016-06-29 ローム株式会社 Charging circuit and electronic device using the same

Also Published As

Publication number Publication date
JP2013118739A (en) 2013-06-13

Similar Documents

Publication Publication Date Title
JP5941656B2 (en) Charging circuit and electronic device using the same
JP5735792B2 (en) Comparator, switching regulator control circuit using it, switching regulator, electronic equipment
JP5222725B2 (en) Two-input DC / DC converter with integrated ideal diode function
JP4984777B2 (en) Power supply system and output voltage control method
US8120323B2 (en) High efficiency charging circuit and power supply system having such high efficiency charging circuit
TWI539732B (en) DC / DC converter and the use of its power supply devices and electronic equipment
TWI533574B (en) Dcdc converter, semiconductor device, and power generation device
US20060187689A1 (en) Parallel powering of portable electrical devices
US9444324B2 (en) Synchronous DC-DC converter
JP5912513B2 (en) Charging circuit and electronic device using the same
KR20130111645A (en) Dc/dc voltage converter including up inductive switching pre-regulator and capacitive switching post-converter
JP5912514B2 (en) Electronics
JP6053280B2 (en) Charging circuit and electronic device using the same
JP2009136097A (en) Dc/dc converter, control circuit for the same, and electronic appliance using the same
US20140361730A1 (en) Bi-directional switching regulator and control circuit thereof
TW201414127A (en) Configurable power supply system
US9906053B2 (en) Energy storage device and control method thereof
JP5843589B2 (en) Charging circuit and electronic device using the same
JP2007189771A (en) Power unit
US9153977B2 (en) Bi-directional switching regulator and control circuit thereof
JP5839899B2 (en) Backflow prevention circuit and step-down DC / DC converter using the same, control circuit thereof, charging circuit, electronic device
JP2009077501A (en) Charge control circuit and electronic equipment utilizing the same
JP5110579B2 (en) 2 power supply system
JP2013021815A (en) Charging circuit and electronic apparatus using the same
JP2019068526A (en) Converter system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151117

R150 Certificate of patent or registration of utility model

Ref document number: 5843589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250