JP5589250B2 - Active matrix display device - Google Patents
Active matrix display device Download PDFInfo
- Publication number
- JP5589250B2 JP5589250B2 JP2001291596A JP2001291596A JP5589250B2 JP 5589250 B2 JP5589250 B2 JP 5589250B2 JP 2001291596 A JP2001291596 A JP 2001291596A JP 2001291596 A JP2001291596 A JP 2001291596A JP 5589250 B2 JP5589250 B2 JP 5589250B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- signal line
- source
- source signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
本発明は、有機電界発光素子など、電流量により階調表示を行う表示装置に関するものである。 The present invention relates to a display device that performs gradation display by an amount of current, such as an organic electroluminescent element.
有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置として期待されている。 Since the organic light emitting element is a self light emitting element, a backlight required for a liquid crystal display device is unnecessary, and it is expected as a next generation display device from the advantages such as a wide viewing angle.
有機発光素子のように、素子の発光強度と素子に印加される電界が比例関係とならず、素子の発光強度と素子を流れる電流密度が比例関係にあるため、素子の膜厚のばらつき及び入力信号値のばらつきに対し、発光強度のばらつきは電流制御により階調表示を行う方が小さくすることができる。 Unlike organic light-emitting devices, the light emission intensity of the device and the electric field applied to the device are not proportional, and the light emission intensity of the device and the current density flowing through the device are proportional. In contrast to the variation in signal value, the variation in emission intensity can be reduced by performing gradation display by current control.
半導体層を有するトランジスタを用いたアクティブマトリクス型表示装置の例を図34に示す。各画素は79に示すように、複数のトランジスタ(スイッチング素子)73と蓄積容量74ならびに有機発光素子72からなる。 An example of an active matrix display device using a transistor having a semiconductor layer is shown in FIG. Each pixel includes a plurality of transistors (switching elements) 73, a
トランジスタ73は1フレームのうち行選択期間(期間A)にはゲートドライバ70からの出力により73a及び73bのトランジスタを導通させ、73dのトランジスタは非導通状態とする。非選択期間(期間B)には、逆に73dのトランジスタを導通状態とし、73a及び73bのトランジスタを非導通状態とする。 In the row selection period (period A) of one frame, the
この操作により期間Aにおいて、ソースドライバ71から出力される電流値に応じて、トランジスタ73cを流れる電流量が決められ、トランジスタ73cのソースドレイン間電流とゲート電圧の関係からゲート電圧が決まり、ゲート電圧に応じた電荷が蓄積容量74に蓄積される。期間Bでは期間Aで蓄積された電荷量に応じて、トランジスタ73cのゲート電圧が設定されるため、期間Aでトランジスタ73cに流れた電流と同一の電流が期間Bにおいてもトランジスタ73cを流れ、トランジスタ73dを通じて、有機発光素子72を発光させる。ソース信号線の電流量に応じ、蓄積容量74の電荷量が変わり、有機発光素子72の発光強度が変化する。 By this operation, in period A, the amount of current flowing through the
表示パターンとして、あるソース信号線に、点灯、非点灯の順に電流を流した場合と、非点灯、非点灯の順に電流を流した場合で、非点灯時画素の輝度が異なることがわかった。点灯、非点灯の順の場合、非点灯画素は点灯時の輝度を1、非点灯時の輝度を0とすると、0.5程度点灯した。また、1度点灯信号を流した後、残りの同一フレーム期間内で非点灯信号を流し続けた場合、非点灯画素の輝度は0.5から徐々に減少し、フレーム周波数が60Hz、表示行数が220行の場合、6から7行目より輝度は0となることがわかった。 As a display pattern, it was found that the luminance of pixels when not lit differs between when a current is passed through a certain source signal line in the order of lighting and non-lighting and when current is passed in the order of non-lighting and non-lighting. In the order of lighting and non-lighting, the non-lighting pixels lighted about 0.5, assuming that the luminance at lighting is 1 and the luminance at non-lighting is 0. In addition, when the non-lighting signal is continuously supplied within the same frame period after the lighting signal is supplied once, the luminance of the non-lighting pixels gradually decreases from 0.5, the frame frequency is 60 Hz, the number of display rows In the case of 220 lines, the luminance is 0 from the 6th to 7th lines.
一方、非点灯の後に点灯信号を流した場合は、点灯輝度ははじめ0.8であったが、3行目より輝度1で表示できた。 On the other hand, when the lighting signal was sent after the non-lighting, the lighting luminance was 0.8 at first, but it was possible to display with
このことは、ソースドライバの出力は表示画素に応じて、電流値を変化させているが、各画素へ供給される電流波形が、ソース信号線の配線抵抗および浮遊容量によりなまり、所望の電流値が各画素へ蓄積容量74の電荷として蓄えられていないことを示す。つまり、所望の電流値を書き込む能力が小さいことがわかった。 This is because the output of the source driver changes the current value according to the display pixel, but the current waveform supplied to each pixel is distorted by the wiring resistance and stray capacitance of the source signal line, and the desired current value Is not stored as the charge of the
特に、電流値小から電流値大への変化に比べ、電流値大から電流値小への変化は2倍程度かかることがわかった。 In particular, it has been found that a change from a large current value to a small current value takes about twice as much as a change from a small current value to a large current value.
フレーム周波数を遅くし、1行ごとの書き込み時間を多く取ることで、波形なまりの影響が小さくなり、上記課題が改善することを確認した。 It was confirmed that the influence of waveform rounding is reduced by reducing the frame frequency and taking more writing time for each line, and the above problem is improved.
フレーム周波数を遅くすると、トランジスタ73のオフ特性が悪い場合、蓄積容量74の電荷量はトランジスタ73のリークにより変化し、その上、有機発光素子72の電流量も変化することで、フリッカが発生する。 When the frame frequency is slowed, if the off-state characteristics of the
従って、フリッカのない表示を得るためには、電流波形のなまりを低減し、1つ前に表示される画素に流す電流値によらず、所望の電流値が選択期間内に流れるようにする必要がある。 Therefore, in order to obtain a flicker-free display, it is necessary to reduce the rounding of the current waveform so that a desired current value flows within the selection period regardless of the current value flowing to the pixel displayed immediately before. There is.
上記課題を解決するために、本発明のアクティブマトリクス型表示装置は、ソース信号線に所定の電圧を印加する手段と、所定の電流量を流す手段と、ソース信号線に前記電圧印加手段、前記電流を流す手段とを切りかえる切り替え手段を具備し、映像信号の変化によりソース信号線に流れる電流量変化を早くしたことを特徴とする。 In order to solve the above problems, an active matrix display device according to the present invention includes a means for applying a predetermined voltage to a source signal line, a means for flowing a predetermined amount of current, the voltage applying means for a source signal line, A switching means for switching between the current flowing means is provided, and the change in the amount of current flowing in the source signal line is accelerated by the change in the video signal.
以下、本発明の実施形態について、図面を参照しながら説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(実施の形態1)
図2は本発明の第1の実施の形態における1つのソース信号線につながる2画素分の有機発光素子の駆動回路を示した図である。(Embodiment 1)
FIG. 2 is a diagram showing a driving circuit for organic light emitting elements for two pixels connected to one source signal line in the first embodiment of the present invention.
本発明では、表示階調に応じた所望の電流を流す電流源10と、所定の電圧を印加するための電圧源18を設け、電源切り替え手段19によりソース信号線に入力する電源を切り替えられるようにしたということが特徴である。 In the present invention, the
携帯電話およびモニターなどの表示部の各画素の大きさは横100μm、縦250μm程度であり、100カンデラ/平方メートルの輝度を得るためのソース信号線に必要な電流値は、表示色及び外部量子効率により異なるが、およそ1μA程度である。 The size of each pixel of a display unit such as a mobile phone and a monitor is about 100 μm wide and about 250 μm long. The current value necessary for the source signal line to obtain a luminance of 100 candela / square meter is the display color and external quantum efficiency. Depending on the case, it is about 1 μA.
EL素子16に対して1μAを流すには、ソースドライバ側で電源切り替え手段19は電流源10を選択し、電流源10は流れる電流値を1μAとする。 To supply 1 μA to the
選択行ではゲート信号線(1)12にトランジスタ17が導通する信号、ゲート信号線(2)13には非導通の信号を印加し、非選択行では逆にゲート信号線(1)12に非導通信号、ゲート信号線(2)13に導通信号を印加する。 In the selected row, a signal for conducting the
これにより、選択行(この例では1行目とする)においては、ソース信号線11の電流がトランジスタ17b、17cを通じて画素内部に流れる。画素内の電流経路はトランジスタ17aを通してEL電源線15aとつながっているのみであるため、トランジスタ17aにも1μAの電流が流れ、蓄積容量14aにはこの時のゲート電圧分の電荷が蓄積される。非選択期間になると、トランジスタ17dが導通し、トランジスタ17b、17cは非導通となるため、選択期間で蓄積容量14aに蓄積された電荷に基づいてトランジスタ17aに流れる電流が規定され、EL素子16aに1μAの電流が流れる。 Thereby, in the selected row (the first row in this example), the current of the
このことからEL素子16aに所望の電流値(例えば1μA)を流すには選択期間において、トランジスタ17aが所望の電流値を流すようなゲート電圧を与えるよう蓄積容量14aに電荷を蓄えさせる必要がある。 Therefore, in order to flow a desired current value (for example, 1 μA) to the
しかしながら、ソース信号線11に浮遊容量20が存在すると、ソース信号線11の配線抵抗と浮遊容量20の時定数で決まる波形のなまりが観測される。電流値により階調表示を行う場合、この波形なまりはソース信号線に流れる電流値によっても異なり、電流値が小さいほど立ち上がり、立ち下がりに時間がかかる。例えば、配線容量が100pF、配線抵抗500オームの時、電流源10の電流値を変化させたときにソース信号線の電流値及び接点1001の電流値が0.24μAから40nAへ変化するのに必要な時間は300μ秒、40nAから0.24μAへ変化するのに必要な時間は250μ秒であった。 However, when the
低電流領域では単位時間あたりの電荷の移動量が少ないため、浮遊容量20にたまった電荷を充放電することが難しいのである。 Since the amount of charge movement per unit time is small in the low current region, it is difficult to charge and discharge the charge accumulated in the
例えば、図35に示すように、ゲート信号線(1)12のオン期間を64μ秒、256μ秒と変化させたとき、256μ秒では入力電流に対し、ほぼ同一の出力電流が得られたのに対し、64μ秒においては、低電流(0.7μA以下)を中心に、入力に対し、出力電流が異なることがわかった。 For example, as shown in FIG. 35, when the ON period of the gate signal line (1) 12 is changed to 64 μs and 256 μs, the output current almost equal to the input current was obtained in 256 μs. On the other hand, at 64 μsec, it was found that the output current differs from the input with a focus on a low current (0.7 μA or less).
このため、従来の電流による階調表示方法では、1水平走査期間の最小時間は300μ秒必要である。これでは、携帯電話のように走査線数が220本の場合、1フレームは10Hz程度で駆動させる必要があり、トランジスタ17のオフ特性によっては、蓄積容量14の電荷量が変化し、EL素子16に流れる電流が変化することによるフリッカが発生する。 For this reason, in the conventional gradation display method using current, the minimum time of one horizontal scanning period is 300 μsec. In this case, when the number of scanning lines is 220 as in a mobile phone, it is necessary to drive one frame at about 10 Hz. Depending on the off characteristics of the
また、ソース信号線に電圧値を印加する場合には、電圧値によらずソース信号線の配線抵抗と浮遊容量20の時定数のみで決まるため、接点1001の電圧値は1μ秒程度と電流源10により接点1001の電流値に対応する電圧値を決める時に比べ高速である。 In addition, when a voltage value is applied to the source signal line, the voltage value of the
そこで1水平走査期間を短くするために、本発明では電流波形の変化において、低電流(黒表示)から高電流(白表示)へ変化する時の方が、高電流(白表示)から低電流(黒表示)へ変化する時よりもはやいということを利用しようと考えた。 Therefore, in order to shorten one horizontal scanning period, in the present invention, when the current waveform changes from a low current (black display) to a high current (white display), a high current (white display) changes to a low current. I thought to use that it was no longer than when it changed to (black display).
図3(a)に示すように、1水平走査期間の始めに電源切り替え手段19を電圧源18側に切り替え、この電圧源18を用いて、ソース信号線22aの電圧を黒信号電流値が流れている状態と同じ電圧にする(ディスチャージ電圧印加期間24)。次に、電源切り替え手段19を電流源10側に切り替え、この電流源10により映像信号に応じた所望の電流値をソース信号線22aに流す(映像信号電流印加期間25)。 As shown in FIG. 3A, the power source switching means 19 is switched to the voltage source 18 side at the beginning of one horizontal scanning period, and the black signal current value flows through the voltage of the source signal line 22a using this voltage source 18. The voltage is the same as the current state (discharge voltage application period 24). Next, the power source switching means 19 is switched to the
図4に入力電流に対する出力電流の電圧印加期間依存性を示す。入力電流が1μAの時は電圧印加時間によらず、出力もほぼ1μAである。入力電流が40nAと小さい場合(黒表示を想定)、電圧印加期間がないと出力は0.65μA、4μ秒以上で0.38μAであり、4μ秒以上にしても出力に影響はない。従って、電流表示期間を長くしたいことから、ディスチャージ電圧印加期間24は最大でも4μ秒あればよく、望ましくは0.5μ秒から3μ秒あれば、ソース信号線が黒の電圧値になる。また、映像信号電流印加期間25も黒表示から所望の電流になるための時間は、最も時間のかかる黒表示から白表示に250μ秒程度であり、中間調表示においても白表示から黒表示に変化する時間よりも短く270μ秒程度であることから、1水平走査期間は270μ秒程度で済み、従来の300μ秒に比べて90%短縮でき、低フリッカの表示が可能となった。 FIG. 4 shows the voltage application period dependency of the output current with respect to the input current. When the input current is 1 μA, the output is almost 1 μA regardless of the voltage application time. When the input current is as small as 40 nA (assuming black display), if there is no voltage application period, the output is 0.65 μA, 4 μs or more and 0.38 μA, and even if it is 4 μs or more, the output is not affected. Accordingly, since it is desired to lengthen the current display period, the discharge voltage application period 24 may be 4 μsec at the maximum, and preferably the source signal line has a black voltage value if 0.5 μsec to 3 μsec. In addition, the time for the video signal
更に、ディスチャージ電圧印加期間24において、0.01カンデラ/平方メートル以下の輝度となるような、ソース電圧を印加することで、黒表示時の輝度を低下させ、黒がしまる映像を表示することができる。例えば、EL電源線15から供給される電圧に近い電圧をソース信号線11に印加すればよい。電流駆動時においてソース信号線11にEL電源電圧に近い電圧を与えるには、微小電流(数nA)の供給が必要であり、数nA電流でのソース信号線電圧の規定にはこれまで述べたように数百μ秒から1m秒かかるため、困難である。このように、本発明における電圧挿入は、短時間で黒表示を行うために有効である。 Furthermore, in the discharge voltage application period 24, by applying a source voltage such that the luminance is 0.01 candela / square meter or less, the luminance at the time of black display is lowered, and an image in which black is displayed can be displayed. it can. For example, a voltage close to the voltage supplied from the EL
なお、ある行(N行:Nは自然数)から次の行(M行:MはNでない自然数)へ走査行が移る際に、全ての行が非選択となる期間が存在する場合には、図3(b)に示すように、ゲート制御信号がアクティブ(全ての行が非選択状態)の時に、黒表示になる電圧値を印加し、選択期間には選択行に対応する映像信号電流をいれてもよいし、更に図3(c)に示すように、黒電圧印加期間は全行非選択状態と、1行選択期間の一部にまたがってもよい。 When a scanning line moves from one line (N line: N is a natural number) to the next line (M line: M is a natural number other than N), there is a period in which all lines are not selected. As shown in FIG. 3 (b), when the gate control signal is active (all rows are in a non-selected state), a voltage value for displaying black is applied, and the video signal current corresponding to the selected row is applied during the selection period. Further, as shown in FIG. 3C, the black voltage application period may extend over all rows in a non-selected state and part of one row selection period.
黒電圧印加は、ソース信号線11の浮遊容量20に黒状態まで電荷を充電することが目的であるため、ソース信号線11につながる画素トランジスタが非導通状態であっても、導通状態であっても問題はない。 The purpose of applying the black voltage is to charge the
本来の階調表示に必要な電流書き込み時間を長くするため、全行非選択期間が存在する場合、電圧印加期間は、全行非選択期間を含むようにすることがよい。 In order to lengthen the current writing time necessary for the original gradation display, when there is an all-row non-selection period, it is preferable that the voltage application period includes the all-row non-selection period.
また、電圧印加期間にソース信号線11に印加する電圧は必ずしも黒を表示する電圧でなくてもよいが、電流源10により、所定の電流値に対応する電圧値まで変化させるのに、白表示に比べ黒表示の方が時間がかかるため、電圧源18の電圧値は白信号時電圧と黒信号値電圧の中間値より黒信号電圧他側の値であることが望ましい。 Further, the voltage applied to the
(実施の形態2)
実施の形態1において、ディスチャージ電圧印加期間24を設け、黒信号を表示する電圧を印加することで、ソース信号線が黒を示す電流に容易に変化できるようにした。(Embodiment 2)
In the first embodiment, a discharge voltage application period 24 is provided, and a voltage for displaying a black signal is applied so that the source signal line can be easily changed to a current indicating black.
これにより、黒および黒付近の階調は電圧変化量が小さくなったため、1水平走査期間が200μ秒から230μ秒で表示可能であった。また、白表示時は電流量が最大であるため、ソース信号線11に存在する浮遊容量20の電荷の放電速度が速く、変化量が大きいにもかかわらず1水平走査期間が180μ秒程度で、表示可能であった。一方で、白と黒の中間付近より黒よりの階調は、電流量も白表示時の半分以下なので、浮遊容量20の電荷放電速度が半分となるため1水平期間が250μ秒程度と最もかかる。 As a result, the voltage change amount of black and the gradation near black is small, so that one horizontal scanning period can be displayed in 200 μs to 230 μs. Further, since the amount of current is maximum at the time of white display, the discharge rate of the
そこで、ディスチャージ電圧印加期間24において、黒信号を表示する電圧を印加するのではなく、次に表示する映像信号の階調に応じて、数段階の異なる電圧を印加することを考えた。 In view of this, in the discharge voltage application period 24, instead of applying a voltage for displaying a black signal, it was considered to apply different voltages in several stages according to the gradation of the video signal to be displayed next.
これを実現するための、本発明の表示装置のソースドライバ71の内部ブロックを図5に示す。階調データ検出手段52により入力映像信号の階調を検出し、その検出結果により、ソース信号用電流源53に流れる電流量を制御すると同時に、複数の電圧源54aから54cのうちの1つを選択する。また、水平同期信号によって電圧印加期間制御部51の出力を変化させ、電圧印加期間と電流印加期間を制御する。 FIG. 5 shows an internal block of the
図2において、ソース信号線11から信号を画素に書き込む場合、トランジスタ17b、17cが導通状態、トランジスタ17dが非導通状態であることからこの時の1画素分の等価回路を図6(a)に示す。 In FIG. 2, when writing a signal from the
電流源125によって所定の電流Iをソース信号線124に流す場合、トランジスタ121にも電流量がIの電流が流れる。図6(a)でわかるように、トランジスタ121のソースまたはドレインとゲートは同一電位となるため、トランジスタ121のゲート電圧とドレイン電流が図6(b)に示すような関係にある場合、ソース信号線124の電位は、電流値により変化する。 When a predetermined current I is passed through the source signal line 124 by the
例えば、ソース信号線124に流れる電流がI1からI2に変化する場合、ソース信号線124の電位はVdd−V1からVdd−V2に変化する。電流がI1からI3に変化する場合についても同様である。 For example, when the current flowing through the source signal line 124 changes from I1 to I2, the potential of the source signal line 124 changes from Vdd−V1 to Vdd−V2. The same applies to the case where the current changes from I1 to I3.
電流値変化に要する時間は図6(c)に示すように、変化後の電流値により異なり、I1からI2へは126の実線で示すようにt4−t1時間がかかり、127の点線で示すようにI1からI3へはt3−t1時間かかり、電流値が小さいほど変化に時間がかかることがわかる。これは、ソース信号線124にある浮遊容量123の充放電を低電流を用いて行うと、時間がかかるためである。 As shown in FIG. 6C, the time required for the current value change varies depending on the current value after the change, and it takes t4-t1 time from I1 to I2 as indicated by the
そこで、低電流領域(黒に近い階調)では変化に時間がかかることを考慮し、表示階調ごともしくは複数の表示階調ごとに異なる電圧値を印加するようにして、変化量を少なくし、書き込み時間の短縮を図った。 Therefore, considering that it takes time to change in the low current region (gradation close to black), a different voltage value is applied to each display gradation or multiple display gradations to reduce the amount of change. The writing time was shortened.
例えば、16階調表示の場合は階調1、2、4に対応する電圧を準備し、階調1では対応する電圧を電圧印加期間に印加し、階調2、3では階調2に対応する電圧を印加し、階調4以上の場合では階調4に対応する電圧を印加することで、書き込みに必要な時間、特に時間がかかった低電流領域での書き込み時間が短縮でき、1水平走査期間は表示階調によらず220μ秒あればよい。 For example, in the case of 16 gradation display, voltages corresponding to
他の階調数の場合でも同様に、図5の複数の電圧源で印加する電圧値はそれぞれ、階調表現に必要な最大電圧値と最小電圧値から電圧源54の数で等間隔に割り振った電圧値よりも、低電流領域よりに、電圧値を設定する方がよい。 Similarly, in the case of other gradation numbers, the voltage values applied by the plurality of voltage sources in FIG. 5 are allotted at equal intervals by the number of
また、用意する電源数はソース信号線124の取り得る電圧振幅にもよるが、ソースドライバの回路規模増大と、電源数増加による画質改善の兼ね合いから多くても5つ程度が望ましい。 Further, although the number of power supplies to be prepared depends on the voltage amplitude that the source signal line 124 can take, it is desirable that the number be about five at most because of the increase in the circuit scale of the source driver and the improvement in image quality due to the increase in the number of power supplies.
(実施の形態3)
電流により階調制御を行う表示デバイスとして、有機発光素子が挙げられる。有機発光素子を用いたマルチカラー表示装置を実現する方法のひとつとして、赤色発光素子、緑色発光素子、青色発光素子を並べてマルチカラー化する方法がある。(Embodiment 3)
An organic light emitting element is given as a display device that performs gradation control with current. As one of methods for realizing a multi-color display device using organic light-emitting elements, there is a method of arranging multi-colors by arranging red light-emitting elements, green light-emitting elements, and blue light-emitting elements.
発光色ごとに発光効率および、有機層中のキャリアの移動度、電極から有機層へのエネルギー差が異なることから、電流と輝度、電圧と輝度、電流と電圧の関係は発光色ごとに異なる。例えば、図36(a)に示すように、同一電圧値に対して輝度が異なり、その結果、発光開始電圧も素子GがV1に対し、素子RがV2と異なる値をとる。また、図36(b)に示すように発光開始電流も異なる。 Since the emission efficiency, the mobility of carriers in the organic layer, and the energy difference from the electrode to the organic layer are different for each emission color, the relationship between current and luminance, voltage and luminance, and current and voltage is different for each emission color. For example, as shown in FIG. 36A, the luminance differs for the same voltage value, and as a result, the light emission start voltage also takes a value different from V1 for element G and V2 for element R. Further, as shown in FIG. 36B, the light emission start current is also different.
実施の形態1においては電圧印加期間での電圧値は1種類であった。この形態において図36に示す2種類の素子GとRで構成された表示装置に同一電圧値で電圧印加を行うと、素子Rの黒表示電流値であるJ2に対応する電圧を全てのソース信号線に印加した場合、素子Gにつながるソース信号線では黒表示に対応する電位とならず、最も時間のかかる黒表示に対し、ソース信号線の電位を変化させる必要が出てくる。逆に、J1に対応する電圧をソース信号線に印加した場合、素子Rに対しては、黒表示電圧値よりも高い電圧値が印加され、電圧印加期間が存在しない場合に比べ、ソース信号の電圧振幅が大きくなるという問題がある。 In the first embodiment, there is one type of voltage value during the voltage application period. In this embodiment, when a voltage is applied with the same voltage value to the display device composed of the two types of elements G and R shown in FIG. 36, the voltage corresponding to J2 that is the black display current value of the element R is all source signals. When applied to the line, the source signal line connected to the element G does not have the potential corresponding to the black display, and it is necessary to change the potential of the source signal line for the black display that takes the longest time. On the other hand, when a voltage corresponding to J1 is applied to the source signal line, a voltage value higher than the black display voltage value is applied to the element R, and the source signal does not have a voltage application period. There is a problem that the voltage amplitude becomes large.
そこで、ソース信号線により発光開始電流値が異なる素子が形成されている場合、少なくとも発光開始電流値が異なる素子が形成されたソース信号線ごとに、異なる電圧源を設け、黒信号電圧を調整できるようにすればよい。図36のR、G素子で形成された表示装置の場合は、図7の構成での電圧源54を2つ用意し、素子Rが並ぶソース信号線と素子Gが並ぶソース信号線でそれぞれ異なる電圧源を設ける。 Therefore, when an element having a different light emission start current value is formed by the source signal line, a black signal voltage can be adjusted by providing a different voltage source for each source signal line having at least an element having a different light emission start current value. What should I do? In the case of the display device formed by the R and G elements in FIG. 36, two
また、更に書き込み時間を短縮するためには、実施の形態2で行ったようにそれぞれの信号線に対し、更に複数の電圧源を用意し、階調に応じて印加電圧値を変化させればよい。 Further, in order to further shorten the writing time, as in the second embodiment, a plurality of voltage sources are prepared for each signal line, and the applied voltage value is changed according to the gradation. Good.
(実施の形態4)
フレーム周波数が早くなればなるほど1水平走査期間が短くなるため、周波数が早い場合は、実施の形態2で実施した複数の電圧源の電圧値は書き込みに時間がかかる黒表示付近に対応する電圧値を中心に用意する。一方、フレーム周波数をゆっくりとすると、電圧変化に要する時間を長く取れることから、電圧値の取り方を白表示側にシフトさせてもよい。これにより、白表示時の輝度を向上させることが可能であり、コントラストの向上につながる。(Embodiment 4)
As the frame frequency becomes faster, one horizontal scanning period becomes shorter. Therefore, when the frequency is fast, the voltage values of the plurality of voltage sources implemented in the second embodiment are voltage values corresponding to the vicinity of the black display that takes time to write. Prepare mainly. On the other hand, if the frame frequency is made slow, it takes a long time to change the voltage, so the way of taking the voltage value may be shifted to the white display side. Thereby, it is possible to improve the brightness at the time of white display, leading to an improvement in contrast.
携帯情報端末など、低電力駆動が要求される表示装置では、図8に示すボタン184の操作時には全画面を表示するが、待ち受け時などボタン184が長時間操作されない場合には、一部分のみ表示を行うパーシャル表示モードにして低電力化を図ることもある。このパーシャル表示モード時には表示ライン数が少なくなるためフレーム周波数を下げることもでき、全画面表示時と異なる発振周波数を用いて回路を動作させることが可能である。 In a display device such as a portable information terminal that requires low power driving, the full screen is displayed when the button 184 shown in FIG. 8 is operated, but only a part is displayed when the button 184 is not operated for a long time, such as in standby. There is a case where the partial display mode is performed to reduce power consumption. Since the number of display lines is reduced in this partial display mode, the frame frequency can also be lowered, and the circuit can be operated using an oscillation frequency different from that in full screen display.
図9に複数の発振器と切り替え回路、分周回路を持ち、複数フレーム周波数に対応した表示装置のコントローラ、ソースドライバ部のブロック図を示す。階調表示はメモリ86から読み出されたデータを階調制御部87で電流源90の制御もしくは選択によりセレクタ88を介してソース信号線に出力することで行う。印加電圧の電圧値は電圧制御手段85と電圧発生部89により決められ、更に電圧制御手段85は発振周波数検出手段83の出力を受け、周波数により電圧値を変更することが可能である。これにより、フレーム周波数の違いにより電圧印加期間の複数の電圧源の電圧値を変更し、最適な階調表示を行うことが可能となる。 FIG. 9 shows a block diagram of a controller and a source driver unit of a display device having a plurality of oscillators, a switching circuit, and a frequency dividing circuit and corresponding to a plurality of frame frequencies. The gradation display is performed by outputting the data read from the
携帯情報端末の他にも、例えばテレビとして用いた場合、映像信号送信方式が異なるとフレームレートも異なる。両方式に対応した表示装置を作成する場合、図10に示したテレビにおいて、映像信号処理回路194により送信方式を検出し、複数の電圧源の電圧値の組み合わせを変化させることで、最適な階調表示を行うことが可能である。 In addition to the portable information terminal, for example, when used as a television, the frame rate differs depending on the video signal transmission method. In the case of creating a display device that supports both types, the video
(実施の形態5)
実施の形態1で行った黒電圧印加は、図2のトランジスタ17aの電流対電圧特性を用いて、黒表示時の電流値に対応する電圧値を印加していた。しかし、同一電流に対する電圧値がロット間、基板の位置により変化する可能性があるため、最適な黒電圧値を印加するには表示装置ごとに入力電圧値を調整する必要がある。(Embodiment 5)
In the black voltage application performed in the first embodiment, the voltage value corresponding to the current value at the time of black display is applied using the current-voltage characteristic of the
表示装置ごとに調整することは製造工程を複雑にするため、望ましくない。そこで、電圧値のばらつきが、ロット間にくらべ、表示装置内の画素間では小さいことから、少なくとも表示装置内に1つのテスト用トランジスタを作成し、トランジスタに黒表示時の電流を流したときに必要なトランジスタのゲート電圧を検出し、その結果に応じた電圧値をソース信号線に印加することを考えた。回路構成を図11に示す。 Adjustment for each display device is not desirable because it complicates the manufacturing process. Therefore, since the variation in the voltage value is smaller between the pixels in the display device than between the lots, when at least one test transistor is created in the display device and a current for black display is passed through the transistor, It was considered that a necessary gate voltage of a transistor was detected and a voltage value corresponding to the result was applied to the source signal line. The circuit configuration is shown in FIG.
ソース信号線100には黒信号を表す電流値を流す。この時、トランジスタ98のドレインにも同一電流値が流れ、接点99とEL電源線96との電位差を電圧検出手段91で検出し、検出結果を電圧発生手段92に入力し、図2の電圧源18に対応する電圧値を変化させる。セレクタ93により電圧印加期間と電流期間を制御する。 A current value representing a black signal is passed through the
この方法では、駆動トランジスタの電流対電圧特性がロット間でばらついても常に黒表示の電圧を印加させることができるため、トランジスタの作成ばらつきによる黒浮きを防止することが可能である。 In this method, a black display voltage can always be applied even if the current vs. voltage characteristics of the drive transistor vary between lots, so that black floating due to variations in transistor formation can be prevented.
なお、ソース信号線100に様々な階調に対応する電流値を流すことで、そのときの電圧を電圧検出手段91で検出でき、電圧発生手段92及びセレクタ93を用いてソース信号線に印加することが可能であることから、本発明は必ずしも黒信号印加時のみに限定されるものではなく、一般にある階調に対応する電圧を印加する場合にも適応可能である。 In addition, by passing current values corresponding to various gradations to the
(実施の形態6)
ソース信号の電流値の変化は、変化後の電流値が大きくなるほど早くなる。図6(c)に示すように電流I1からI2もしくはI3に変化する場合、電流値が大きいI3への変化の方が短時間で変化できる。これは電流源125によりソース信号線の浮遊容量123の電荷を引き抜きもしくは蓄積することで電流値を変化させることから、たくさんの電荷を流すことが可能な高電流領域の方が早く変化できるためである。(Embodiment 6)
The change in the current value of the source signal becomes faster as the current value after the change becomes larger. As shown in FIG. 6C, when the current I1 changes to I2 or I3, the change to I3 having a larger current value can be changed in a shorter time. This is because the current value is changed by extracting or accumulating the charge of the floating capacitance 123 of the source signal line by the
そこで、電流をたくさん流すと波形の立ち上がり時間が短くなることを利用して、図12に示す1水平走査期間の内の始めからある期間133まで、表示階調に対する所定の電流値の3倍以上10倍以下の電流値を流す。その後の期間135において所定の電流値を流す。これにより、従来は131(点線)のように電流値が変化したのに対し、132(実線)のように立ち上がりを早くすることができる。これにより、書き込み時間が短縮し、1水平走査期間134を短くすることが可能となり、230μ秒で書き込みが可能となった。この方法は、実施の形態1から5と異なって電庄源、電圧発生部、セレクタが不要になるため、回路規模が小さいソースドライバを実現することができる。 Therefore, by utilizing the fact that the rising time of the waveform is shortened when a large amount of current is passed, it is at least three times the predetermined current value for the display gradation from the beginning of one horizontal scanning period shown in FIG. Apply a current value of 10 times or less. In a
黒表示時は電流を3から10倍すると書き込み速度を早めることが可能であるが、電流が増加すると輝度が大きくなるため、電流値を10倍にした場合、黒浮きが発生することがある。また、前走査期間でのソース電流値に比べ、次の走査期間でのソース電流値が小さくなる場合、輝度が高くなるため、書き込み速度が速くなっても、コントラストが低下する問題が出る恐れがある。 During black display, the writing speed can be increased by increasing the current by 3 to 10 times. However, since the luminance increases as the current increases, black floating may occur when the current value is increased by 10 times. In addition, when the source current value in the next scanning period is smaller than the source current value in the previous scanning period, the luminance is increased, so that there is a risk that the contrast may decrease even if the writing speed is increased. is there.
そこで、図13に示すように、1水平走査期間の始めに実施の形態1から5と同様に黒信号電圧挿入期間144を設け、その後、3倍以上から10倍以下の電流値を流す期間145、階調に応じた電流値を流す期間146を設ける。 Therefore, as shown in FIG. 13, a black signal voltage insertion period 144 is provided at the beginning of one horizontal scanning period in the same manner as in the first to fifth embodiments, and then a period 145 in which a current value of 3 to 10 times is passed. A period 146 for supplying a current value corresponding to the gradation is provided.
電流値が小さい場合から大きい場合に変化するとき、3倍以上10倍以下の電流値を流す期間145aにより、従来の立ち上がり141(点線)に比べ、142(実線)に示すように早く変化することができる。 When the current value changes from a small value to a large value, the current value changes 3 times or more and 10 times or less, and changes quickly as shown by 142 (solid line) compared to the conventional rise 141 (dotted line). Can do.
電流値が大きい場合から小さい場合に変化するとき、黒信号電圧挿入期間144により瞬時(少なくとも4μ秒以内)で黒状態に変化することができるため、立ち下がりも早く変化させることが可能となる。 When the current value changes from a large value to a small value, the black signal voltage insertion period 144 can change the state to the black state instantaneously (at least within 4 μsec), so that the falling can be changed quickly.
このような波形を実現するための回路構成を図7に示す。実施の形態1とほぼ同一構成で実現可能であり、水平走査期間の中で階調データ検出手段52の出力を変化させることで、所定電流の3倍以上10倍以下の期間と、所定電流値を流す期間を作ることができる。これにより、1水平走査期間が150μ秒で走査することが可能となった。 FIG. 7 shows a circuit configuration for realizing such a waveform. This can be realized with substantially the same configuration as in the first embodiment, and by changing the output of the gradation data detection means 52 during the horizontal scanning period, a period of 3 to 10 times the predetermined current and a predetermined current value You can make a period to flow. As a result, one horizontal scanning period can be scanned in 150 μsec.
(実施の形態7)
実施の形態6により、例えば走査線数が220本の表示装置であれば、フレーム周波数が30Hzで動作可能となった。これにより、フリッカの少ない表示が可能となった。しかし、テレビのようにフレーム周波数が60Hzのものに適用させる場合、書き込み不足による黒表示時の輝度増大、白表示時の輝度低下が発生する。(Embodiment 7)
According to the sixth embodiment, for example, a display device having 220 scanning lines can be operated at a frame frequency of 30 Hz. As a result, display with less flicker is possible. However, when it is applied to a frame frequency of 60 Hz as in a television, luminance increases during black display and luminance decreases during white display due to insufficient writing.
さらに、書き込み時間を早くするための方法として図14、図15に示す方法を考えた。図15に示すように、1水平走査期間の始めにソース信号線に階調に応じた電圧値を印加する(電圧値に応じた階調表示114)。このときの電圧変化の速度はソース信号線の配線抵抗と、浮遊容量から決まる時定数により決まるため、2μ秒以下である。図2の画素構成において、このままEL素子16に電流を流そうとすると、トランジスタ17aもしくは17eのゲート電圧とドレイン電流の関係が画素ごとに変化した場合に、電流値が変化量と同じだけ変化し、EL素子16の輝度が変化することで表示むらが発生する。そこで、残りの期間115に、ソース信号線に電流値に応じた電流を流すことで、トランジスタ17aもしくは17eのゲート電圧を、所定のドレイン電流が流れるように変化させる。これにより、トランジスタの電流電圧特性のばらつきを補正し、表示むらのない表示装置を実現する。 Furthermore, the method shown in FIGS. 14 and 15 was considered as a method for increasing the writing time. As shown in FIG. 15, a voltage value corresponding to the gradation is applied to the source signal line at the beginning of one horizontal scanning period (gradation display 114 corresponding to the voltage value). The speed of voltage change at this time is 2 μsec or less because it is determined by the wiring constant of the source signal line and the time constant determined by the stray capacitance. In the pixel configuration shown in FIG. 2, if the current is allowed to flow through the
この時の回路構成が図14であり、ソース信号線ごとに設けられた階調データ検出手段52により、ソース信号用電流源53、電圧源104を制御し、階調ごとに電流量または電圧値を変化させる。これにより、114、115の期間で表示階調ごとに電圧、電流値を変化させ、さらに、ソース信号用電流源53と電圧源104のどちらをソース信号線とつなげるかを決める切り替え手段106を水平同期信号により制御される電圧印加期間制御部51により制御することで、水平走査期間113内で期間114と期間115の長さを可変させることができる。 The circuit configuration at this time is shown in FIG. 14, and the grayscale data detection means 52 provided for each source signal line controls the source signal current source 53 and the voltage source 104, and the current amount or voltage value for each grayscale. To change. As a result, the voltage and current values are changed for each display gradation during the periods 114 and 115, and the switching means 106 for determining which of the source signal current source 53 and the voltage source 104 is connected to the source signal line is horizontal. By controlling the voltage application period control unit 51 controlled by the synchronization signal, the lengths of the periods 114 and 115 can be varied in the horizontal scanning period 113.
書き込み時間においても電流に応じて階調表示を行う期間で電流が変化する量は、せいぜいトランジスタの電流電圧特性のばらつきの範囲内であるため、50μ秒程度で済む。 Even during the writing time, the amount of change in the current during the gradation display according to the current is at most about 50 μs because it is at most within the range of variations in the current-voltage characteristics of the transistors.
電圧印加期間は多くても3μ秒あればよく、電流書き込み時間が20μ秒程度で済むため、走査線数が220本の場合、60Hzでの駆動が可能であり、フリッカレス駆動が実現できた。 The voltage application period may be at most 3 μs and the current writing time may be about 20 μs. Therefore, when the number of scanning lines is 220, driving at 60 Hz is possible, and flickerless driving can be realized.
従って、マージンを考慮するとフレーム周波数により、電圧印加期間を1水平走査期間の1%以上50%以下にすることが望ましい。 Therefore, considering the margin, it is desirable that the voltage application period be 1% or more and 50% or less of one horizontal scanning period depending on the frame frequency.
(実施の形態8)
図16は本発明によるソースドライバ部出力段を示したものである。263はXビットの映像信号をアナログ信号に変換するデジタルアナログコンバータであり、264はアナログ電圧出力の最大値を決めるリファレンス電圧線である。本発明ではリファレンス電圧生成部261により生成された複数の電圧値を選択部262によりクロック及び水平同期信号267に応じて1つ選択することでリファレンス電圧線264に印加する電圧値を変化できるようにしたことが特徴である。(Embodiment 8)
FIG. 16 shows a source driver section output stage according to the present invention. Reference numeral 263 denotes a digital-analog converter that converts an X-bit video signal into an analog signal, and
図17に入力映像信号が8ビットの場合のタイミングチャートを示す。必要となる最大輝度に対応するソース信号線265の電圧値がV1であるとすると、図17中の電圧V2はV1の3倍以上10倍以下の電圧を印加すればよい。また、リファレンス電圧にV2を印加する期間は水平走査期間のうちの5分の1以上2分の1以下であればよい。また、このソース信号線電圧により階調表現を行う場合は更に短く、1μ秒以上5μ秒以下であればよい。 FIG. 17 shows a timing chart when the input video signal is 8 bits. Assuming that the voltage value of the source signal line 265 corresponding to the required maximum luminance is V1, the voltage V2 in FIG. 17 may be a voltage not less than 3 times and not more than 10 times V1. Further, the period during which V2 is applied to the reference voltage may be from one fifth to one half of the horizontal scanning period. In addition, when the gradation expression is performed using the source signal line voltage, it is shorter and it may be 1 μs or more and 5 μs or less.
このリファレンス電圧の操作により入力映像信号データがFFの場合、ソース信号線への出力は初めにV2の電圧が出力され、その後リファレンス電圧の変化によりV1を出力する。入力データが00の場合は、ソース信号線への出力は常に0の電圧が印加される。また、その間の値においてはリファレンス電圧値がV2の時は所定出力電圧の3倍以上10倍以下の電圧が、V1の時は所定電圧値が出力される。 When the input video signal data is FF by the operation of the reference voltage, the voltage V2 is first output to the source signal line, and then V1 is output by the change of the reference voltage. When the input data is 00, a voltage of 0 is always applied to the output to the source signal line. Further, among the values in the meantime, when the reference voltage value is V2, a voltage not less than 3 times and not more than 10 times the predetermined output voltage is output, and when the reference voltage value is V1, the predetermined voltage value is output.
このように、ソース信号線電圧を制御することにより、図34のような構成の表示装置においてソース信号線76の浮遊容量による波形なまりを小さくすることができ、2型程度の大きさのパネルであれば、1ラインあたりの書き込み時間は150μ秒程度で駆動させることができる。 In this way, by controlling the source signal line voltage, the waveform rounding due to the stray capacitance of the source signal line 76 can be reduced in the display device configured as shown in FIG. 34, and a panel having a size of about 2 type. If so, the writing time per line can be driven in about 150 μsec.
(実施の形態9)
図1は本発明の第9の実施の形態における1画素分の回路とソース信号線及び階調表示を行う電流源を示した図である。(Embodiment 9)
FIG. 1 is a diagram showing a circuit for one pixel, a source signal line, and a current source for performing gradation display in the ninth embodiment of the present invention.
図18にタイミングチャートを示す。ゲート信号線(1)12は行選択期間に導通状態(ここでは図1のトランジスタ17がPチャネルトランジスタであるためローレベルで導通となる)となり、ゲート信号線(2)13は非選択期間時に導通状態とする。 FIG. 18 shows a timing chart. The gate signal line (1) 12 becomes conductive during the row selection period (here, since the
これにより、行選択期間にはトランジスタ17b、17c、17jが導通、17dが非導通状態になり、等価的には図19(a)に示すような回路となり、EL電源線15からソース信号線11へはトランジスタ17a及び17iを通して流れ、トランジスタ17aを流れる電流Ia及びトランジスタ17iを流れる電流Iiの和Iinがソース信号線11に流れる。また、蓄積容量14にはトランジスタ17a及び17iに流れる電流値の和がIinとなるようなゲート電圧になるように電荷が蓄積される。 As a result, in the row selection period, the
非選択期間には逆にトランジスタ17dが導通、トランジスタ17b、17c、17jが非導通状態になるため、図19(b)のような等価回路となり、EL電源線15からEL素子16へトランジスタ17aを通して電流が流れる。電流量は蓄積容量14に蓄えられた電荷量により決められ、選択期間で保持した電荷に対応した電流が流れる。つまり、トランジスタ17aには非選択期間に電流Iaが流れ、EL素子16にも電流Iaが流れる。 Conversely, the
ソース信号線に流す電流Iin=Ia+Iiに対し、EL素子に流れる電流がIaとなることから、電流値Iiを調整することでEL素子の輝度を変えずにソース信号線に流す電流値を増加させることができ、ソース信号線11に存在する浮遊容量20の電荷の充放電が早くなることで、従来に比べ短い時間でソース信号線に流れる電流値が所定の値となる。 Since the current flowing through the EL element becomes Ia with respect to the current Iin = Ia + Ii flowing through the source signal line, the current value flowing through the source signal line is increased without changing the luminance of the EL element by adjusting the current value Ii. In addition, since the charge and discharge of the charge of the
ここで、電流IaとIiの関係はトランジスタ17aと17iのチャネル幅、チャネル長により調整が可能である。図20に2つのトランジスタのチャネルサイズとソース信号線11に流す電流を決める電流源10の電流値とEL素子16に流れる電流値の関係を示す。 Here, the relationship between the currents Ia and Ii can be adjusted by the channel width and channel length of the
トランジスタ17iのチャネルサイズをトランジスタ17aと同じにした場合、EL素子16に流れる電流はソース信号線11に流れる電流の半分となる。ソース信号線に流れる電流は図19(a)に示すように、17a、17iの両方のトランジスタに流れる。製膜プロセスによるばらつきを無視すれば2つのトランジスタのゲート電圧対ソースドレイン間電流特性は同じであり、またゲートには同一電圧がかかるため、それぞれのトランジスタには均等に電流が流れる。EL素子に流れる電流はこのうちのトランジスタ17aを通る電流のみであるため、ソース信号線11に流れる電流の半分となる。 When the channel size of the transistor 17i is the same as that of the
トランジスタ17iのチャネル幅、チャネル長を変化させると、ゲート電圧対ソースドレイン間電流の特性が変化し、チャネル幅を広くするかチャネル長を短くすると、トランジスタ17iに電流が流れやすくなるため、ソース信号線11に流れる電流に対するEL素子16に流れる電流の割合を小さくすることができる。図20には一例として、トランジスタ17aに対してチャネル幅を9倍にした場合、チャネル幅を3倍にしてチャネル長を3分の1にした場合について示している。いずれもソース信号線11に流れる電流に対し、EL素子16に流れる電流は10分の1となる。 When the channel width and the channel length of the transistor 17i are changed, the characteristics of the gate voltage to the source-drain current change. When the channel width is widened or the channel length is shortened, the current easily flows through the transistor 17i. The ratio of the current flowing through the
ソース信号線の電流値変化に要する時間tは、浮遊容量の大きさをC、ソース信号線の電圧をV、ソース信号線に流れる電流をIとすると、t=C・V/Iであるため電流値を10倍大きくできることは電流値変化に要する時間が10分の1近くまで短くできることを示す。これにより、走査線数が220本の場合にフレーム周波数60Hzで駆動させることが可能である。 The time t required to change the current value of the source signal line is t = C · V / I, where C is the size of the stray capacitance, V is the voltage of the source signal line, and I is the current flowing through the source signal line. The ability to increase the current value by a factor of 10 indicates that the time required to change the current value can be shortened to nearly 1/10. As a result, when the number of scanning lines is 220, it can be driven at a frame frequency of 60 Hz.
(実施の形態10)
実施の形態9において、ソース信号線に流す電流値を10倍にすることで所定電流に変化するまでの時間を短くしたが、黒表示時には理想的には電流0であるが、実際にはトランジスタのリーク電流および電流源を構成するトランジスタのリークにより数十nA程度流れるが、黒浮きを防ぐためには電流値は小さい方がよく電流値を大きくすることで変化速度を早くする方法ではコントラストの低下を招きやすい。(Embodiment 10)
In the ninth embodiment, the time taken to change to a predetermined current is shortened by increasing the value of the current flowing through the source signal line by 10 times, but the current is ideally 0 at the time of black display. The current of about tens of nA flows due to the leakage current of the transistor and the leakage of the transistor constituting the current source. However, in order to prevent black floating, the smaller the current value, the better. It is easy to invite.
そこで、図21に示すように、ソース信号線11に電源切り替え手段19を設け、電流源10もしくは電圧源18の出力をソース信号線に印加するようにし、電圧源18はトランジスタ17aを流れる電流が数十nA程度になるようなソース信号線電圧を印加する。電源切り替え手段19は水平走査期間の始めに1以上5μ秒程度の電圧源18を選択し、残りの期間は電流源10を選択する。図3(a)に示すように、ソース信号線11にはディスチャージ電圧印加期間と映像信号電流印加期間が存在し、水平走査期間の始めには必ずソース信号線が黒表示を表す電圧値が印加される。この操作により黒表示時に微点灯するという現象をなくすことが可能となる。 Therefore, as shown in FIG. 21, the power source switching means 19 is provided in the
一方、黒以外の各階調については、電流印加期間に流れる電流値が大きいほどしやすいことから、最も変化に時間がかかる階調は黒の1つ上の階調である。これは電流変化に要する時間tはt=CV/I(C:ソース信号線に存在する浮遊容量、V:ソース信号線電圧、I:ソース信号線に流れる電流)で表わされ、Cは階調によらず一定で表示装置の大きさにより決まる、VはPチャネルトランジスタを用いた場合、黒信号になるほど大きくなり、更にIは黒信号になるほど小さくなるため、黒の階調に近づくほど電流変化に要する時間がかかるためである。ここでは説明のため、黒を示す階調を階調0、次に輝度の高い階調を階調1、以下輝度が高くなるにつれ、階調値を1つずつ大きくすることとする。 On the other hand, for each gradation other than black, the larger the value of the current flowing during the current application period, the easier it is to change, and the gradation that takes the longest time to change is the gradation one above black. The time t required for the current change is expressed by t = CV / I (C: stray capacitance existing in the source signal line, V: source signal line voltage, I: current flowing in the source signal line), and C is a floor. V is constant regardless of the tone and is determined by the size of the display device. When a P-channel transistor is used, V increases as the black signal is increased and I decreases as the black signal is increased. This is because it takes time to change. Here, for the sake of explanation, it is assumed that the gradation indicating black is
図3に示すように、水平走査期間の始めに黒電圧を印加した場合、前ラインで表示される映像信号に関わらず常に階調0の期間が存在し、同一水平走査期間内に所定階調を示す電流値まで変化できれば、所定階調が表示可能である。 As shown in FIG. 3, when a black voltage is applied at the beginning of the horizontal scanning period, a period of
最も変化に時間がかかるのは階調1表示の場合であり、1水平走査期間内に階調0から階調1に変化できれば、全ての階調が表示可能である。 The change takes the longest in the case of
図22に図2に示す画素構成の場合(a)と図21に示す画素構成の場合(b)(EL素子16を流れる電流値に対してソース信号線11を流れる電流値が10倍となるようなトランジスタ17a、17iの組み合わせとした)で水平走査期間を75μ秒とし、階調1を表示させてソース信号線の容量を変化させたときに、EL素子16を流れる電流が所定電流に対しどれだけ流せるかを示した図である。100%の場合、所定電流値まで変化できたことを示し、それ以下の場合、変化に要する時間が75μ秒よりも遅いことを示し、所定階調表示が行えないことを示す。 In the pixel configuration shown in FIG. 22 (a) and in the pixel configuration shown in FIG. 21 (b) (the current value flowing through the
所定電流値(輝度)に対し10%程度のずれは目で確認できないことから実用上は90%以上100%以下であればよい。この条件で許容できるソース信号線容量は図2の画素構成では2pF以下のみ動作するが、図21に示す画素構成では27pF以下で動作可能である。2型程度の表示装置であれば、ソース信号線に寄生する容量はドライバICの出力段を含め15から20pF程度であり、ソース信号線の電流値を10倍にした本実施の形態10を用いることでフレーム周波数65Hz以下で駆動することが可能であり、フリッカの少ない表示が可能である。また、テレビなどにも適用できる。 Since a deviation of about 10% with respect to the predetermined current value (luminance) cannot be visually confirmed, it is practically 90% to 100%. The source signal line capacitance allowable under this condition operates only at 2 pF or less in the pixel configuration of FIG. 2, but can operate at 27 pF or less in the pixel configuration shown in FIG. In the case of a display device of about 2 type, the capacitance parasitic to the source signal line is about 15 to 20 pF including the output stage of the driver IC, and the tenth embodiment in which the current value of the source signal line is increased 10 times is used. Thus, it is possible to drive at a frame frequency of 65 Hz or less, and display with less flicker is possible. It can also be applied to televisions.
ソース信号線11に寄生する容量は表示装置の大きさによって変化する。15型にすると50pF程度となる。この場合はソース信号線電流をEL電流の10倍にして書き込んだとしても70%程度しか書き込むことができないため、走査ライン数が等しい場合、例えばチャネルサイズの比を15倍に増加させることで60Hz駆動が可能となることがわかった。 The capacitance parasitic on the
このように、本発明の実施の形態10によれば、表示装置の大きさによって駆動トランジスタ17aと17iのチャネル領域の大きさを変化させることで、所定の水平走査期間内に所定電流値を書き込むことが可能となる。 As described above, according to the tenth embodiment of the present invention, a predetermined current value is written within a predetermined horizontal scanning period by changing the size of the channel regions of the
(実施の形態11)
実施の形態10において、水平走査期間が黒信号電圧印加期間と所定電流値の数倍の電流値を流す期間となっている場合にソース信号線の容量が20pFであっても60Hzで駆動することを実現した。(Embodiment 11)
In the tenth embodiment, when the horizontal scanning period is a period in which a current value several times a predetermined current value flows through the black signal voltage application period, the source signal line is driven at 60 Hz even if the capacitance is 20 pF. Realized.
図21のトランジスタ17a及び17iのゲート閾値電圧のパネル内でのばらつきにより、黒電圧印加に対するEL素子16に流れる電流値は異なり、閾値電圧が低い場合、電流が多く流れるため黒が浮くという問題が発生する。 Due to variations in the gate threshold voltage of the
この問題を解決するためにはパネル内でのトランジスタのゲート閾値電圧のばらつきを考慮し、最も多く電流が流れるトランジスタを用いても黒表示となる輝度となるように、黒電圧を高めに印加すればよいが、この場合、最も多く電流が流れるトランジスタを用いた画素では階調0から階調1への電流値の変化量が大きくなり、所定電流値への変化に要する時間が長くなる。その結果として、例えば黒電圧を0.5V高めにした場合、階調0から階調1への変化に対し、水平走査期間75μ秒で書き込めるのに許容されるソース信号線容量値は2pF程度となる。 In order to solve this problem, considering the variation of the gate threshold voltage of the transistors in the panel, the black voltage should be applied higher so that the luminance becomes black display even if the transistor through which the most current flows is used. In this case, however, the amount of change in the current value from
実施の形態10のように、トランジスタ17aと17iのチャネル領域の大きさの比を変化させてもよいが、本実施の形態11では階調0以外の階調の電流値を増加させることで許容される容量値を大きくすることを考えた。各階調に対応する電流値を供給する電流源を用意し、更に大きな電流を流す複数個(α個)の電流源を用意する。図21ではαが4の場合を示し、階調0に対してはこれまでと同様に電流源0を用い、階調1に対しては電流源1ではなく電流源5を用いる。階調2には電流源6、以下順に階調iに対して電流源(i+4)を用いる。 As in the tenth embodiment, the ratio of the channel region sizes of the
これにより、各階調表示時にソース信号線に流れる電流が増加するため電流値の変化が早くなる。図23に階調1に対し電流源1を用いた場合(a)、電流源5を用いた場合(b)のソース信号線容量に対する75μ秒で所定電流値に書き込みができるかどうかを示す。実施の形態10においては2pF以下でないと階調表現ができなかったが、本実施の形態11においては20pF以下まで書き込みすることができた。 As a result, the current flowing through the source signal line at the time of each gradation display increases, so that the current value changes more quickly. FIG. 23 shows whether a predetermined current value can be written in 75 μsec with respect to the source signal line capacitance when the
また、この手法は電圧印加期間と併用しない場合でも、各階調の電流値が増加することから書き込み時間の短縮ができる。 Further, even when this method is not used together with the voltage application period, the current value of each gradation increases, so that the writing time can be shortened.
なお、電流源の数においても階調数+α個必要というわけでなく、階調表示に必要のないα個の電流源はなくてもよい。上記実施の形態11においては電流源1から電流源4の4つの電源は必要な構成用件ではない。 Note that the number of current sources is not necessarily the number of gradations + α, and there may be no α current sources that are not necessary for gradation display. In the eleventh embodiment, the four power supplies from the
(実施の形態12)
電流値により階調表示を行う場合、各階調に対応する電流値をソース信号線に流す方法として、各階調に対応した電流を流す電流源を少なくとも階調数分用意し、入力データに応じて1つを選択し出力する方法がある。(Embodiment 12)
When gradation display is performed using current values, current sources corresponding to each gradation are supplied to the source signal line as a method for supplying current corresponding to each gradation by at least the number of gradations, and according to the input data. There is a method of selecting and outputting one.
この方法では階調数が増加すると必要な電流源の数も増加し、ソースドライバの面積が増大する。 In this method, when the number of gradations increases, the number of necessary current sources also increases, and the area of the source driver increases.
階調kにおいて電流値がIkであり、階調しにおいて電流値がILであり、IL=Ik×2であるとすると、従来出力電流値としてIkとILである2つの電流源が必要である。 When the current value is Ik at the gradation k, the current value is IL at the gradation, and IL = Ik × 2, two current sources having the conventional output current values Ik and IL are required. .
図1のように1画素に対してトランジスタ17を形成し、トランジスタ17aと17iのチャネル領域における大きさの比を変化させると、同一のソース信号線11電流に対しEL素子16に流れる電流値が変化し、図20に示すような関係となる。 As shown in FIG. 1, when the
ここでトランジスタ17jに注目し、トランジスタ17aと17iのチャネルサイズが同一であるとした場合、階調Lの場合は常に非導通状態とし、階調kの場合はゲート信号線(1)12と同一動作を行うとすると、階調L表示時には17iのトランジスタがないのと同じであるためソース信号線11に流れた電流がそのままEL素子16に流れる。この時のソース信号線電流値はILである。 Here, paying attention to the transistor 17j, if the channel sizes of the
一方、階調k表示時にはソース信号線11に流れる電流値に対し、EL素子16を流れる電流は半分となる。従って、EL素子16に必要な電流Ikを流すためにはソース信号線にはIk×2の電流量が必要となる。 On the other hand, the current flowing through the
この方法を用いれば、IL=Ik×2であることから、階調kと階調しで同一電流値ILを用いることができるため、必要な電流源の数を減らすことが可能である。階調0〜Pまではトランジスタ17jを動作させ、階調P+1以上では常に非導通状態にすることで、各階調に対するソース信号線11を流れる電流は図24の実線(252、253、254)で示すように変化する。電流値Ip+1以上では、2つの階調に対して同一の電流値となることがあり、必要な電流源の数を減らすことが可能となり、ソースドライバのチップ面積を小さくすることが可能である。 If this method is used, since IL = Ik × 2, it is possible to use the same current value IL for gradation k, so that the number of necessary current sources can be reduced. The transistor 17j is operated from the
また、従来例(図24の点線251)に比べてソース信号線11に流れる電流値の最低値が大きくなるため、ソース信号線11に寄生する浮遊容量による波形なまりの影響を小さくすることができ、より短い水平走査期間で書き込みが可能である。 Further, since the minimum value of the current flowing through the
実施の形態10で行ったように、全ての階調においてソース信号線電流を数倍にして書き込みを行う場合に比べても、低輝度領域に比べ十分に書き込みを行える階調においては、ソース信号線に流す電流のEL電流に対する倍率を低下させても、階調1表示時よりも大きい電流値であれば、書き込み時間が不足することはなく、同一水平走査期間での書き込みが可能である。むしろ、ソース信号線11に流す電流値を下げることで低消費電力駆動が可能という利点がある。 As in the tenth embodiment, even in the case where writing is performed by multiplying the source signal line current several times in all gradations, the source signal is sufficient in the gradation where writing can be performed sufficiently compared with the low luminance region. Even if the magnification of the current flowing through the line with respect to the EL current is reduced, if the current value is larger than that at the time of
以上の説明ではトランジスタ17aと17iのチャネルサイズを同一として電流値を2倍にした例で説明を行ったが、階調とソース信号線に流れる電流値の関係によって、3倍、10倍など、倍率を調整し、図24の実線252と254のように、同一ソース電流値に対し、2つの階調が入るように変更することで同様な効果が得られる。従来例で示した点線の傾きが大きいほど倍率を大きくすることが望ましい。また、傾きが大きい場合、階調0から階調Pまでを4倍、階調P+1からQまでを2倍、階調Q+1以上で1倍とするなど、複数の倍率を2つ以上組み合わせて用いてもよい。 In the above description, the channel sizes of the
このような動作を行うためには従来の図1のトランジスタ17jに対し、入力階調に応じて少なくとも2つの異なる動作をさせる必要がある。そのため図25のように、倍率変更手段343を設け、その出力とゲート信号線(1)345と論理積をとり、トランジスタ17jのゲートへ入力する。この図25において倍率変更手段343はトランジスタ17jがPチャネルであるため、階調P以下ではハイレベルを出力し、階調P+1以上ではローレベルを出力することで、階調P+1以上ではトランジスタ17jが常に非導通状態となってソース信号線電流=EL素子電流となり、階調P以下ではトランジスタ17jと17aのチャネルサイズの比で異なる倍率の電流値を流すようにすることが可能である。 In order to perform such an operation, it is necessary to cause the conventional transistor 17j in FIG. 1 to perform at least two different operations depending on the input gradation. Therefore, as shown in FIG. 25, the magnification changing means 343 is provided, and the output thereof is ANDed with the gate signal line (1) 345 to be input to the gate of the transistor 17j. In FIG. 25, since the transistor 17j is a P channel, the magnification changing means 343 outputs a high level below the gradation P, and outputs a low level above the gradation P + 1, so that the transistor 17j is above the
ソース信号線11に流す電流は複数の電流源344のうち入力映像信号341により電流切り替え手段342にて1つを選択し、電源切り替え手段19が電流源を選択したときに所定の電流を流すようにする。この図25では階調0表示時の黒浮きを防ぐために電圧源18を用いた構成としているが、電圧源18のあるなしにかかわらず、電流源344の数を減らすことが本発明の効果には影響しないため、なくてもよい。 A current to be supplied to the
以上の発明を用いることで、ソース信号線に寄生する容量値が25pFであっても水平走査期間が65μ秒で書き込むことが可能であり、フリッカの少ない表示が可能である。 By using the above invention, even if the capacitance value parasitic on the source signal line is 25 pF, the horizontal scanning period can be written in 65 μsec, and display with less flicker is possible.
図8は本発明の形態のうち少なくとも1つの形態を用いた表示部182に復調装置、アンテナ181、ボタン184を取り付け、筐体183でもって形態情報端末にしたものである。 FIG. 8 shows an example in which a demodulator, an
図5は本発明の形態のうちの少なくとも1つの形態を用いた表示装置191に映像信号入力196と映像信号処理回路194をとりつけ、筐体197でもってテレビにしたものである。 FIG. 5 shows a
また、本発明の形態において、図34のソースドライバ71及びゲートドライバ70を低温ポリシリコンを用いて表示装置のガラス基板に形成してもよい。もしくはソースドライバ71及びゲートドライバ70を半導体回路として作成し、表示パネルと組み合わせてもよい。また、一方のドライバを低温ポリシリコンで表示装置のガラス基板に形成し、他方を半導体回路として形成し、表示パネルと組み合わせる方法でもよい。 In the embodiment of the present invention, the
本発明の実施の形態のうち、ソース信号線に流れる電流値と、EL素子に流れる電流値の割合を変化させる方法として、少なくとも2つの駆動トランジスタを用いた回路例を図1に示したが、トランジスタ17jの配置場所は17a、17iの2つのトランジスタのうちの1つに17dが導通時、電流を流さないような構成にすればよく、例えば図26、図27もしくは図28に示したように配置しても同様な効果が得られる。また、これらの図に関わらず、上記目的を達するような攻勢であればトランジスタ17jの挿入場所は任意である。 In the embodiment of the present invention, as a method for changing the ratio between the current value flowing through the source signal line and the current value flowing through the EL element, FIG. 1 shows a circuit example using at least two drive transistors. The arrangement location of the transistor 17j may be configured so that no current flows when one of the two
この例ではスイッチング素子として、Pチャネルのトランジスタを例にして説明を行ったが、Nチャネルのトランジスタ、もしくはその組み合わせによっても、同様に実現可能である。例えば図2に示した画素構成の場合、ゲート信号線(1)12及びゲート信号線(2)13に印加させる電圧値にNチャネルトランジスタを用いた場合は、ロジックレベルで考えるとPチャネルトランジスタの信号の反転信号を入れればよく、電流源10については電流を流す向きを逆にし、EL電源線15から供給される電圧を電流源10の電源切り替え手段19とは逆の端子電圧に比べ、低くすることで同様に実現することが可能である。つまり、電流の向きと電位の関係が反転するだけで、ソース信号線11に存在する浮遊容量20の電荷の充放電を早くするという目的は同一であるからである。 In this example, a P-channel transistor has been described as an example of a switching element. However, an N-channel transistor or a combination thereof can be similarly realized. For example, in the case of the pixel configuration shown in FIG. 2, when N channel transistors are used for the voltage values applied to the gate signal line (1) 12 and the gate signal line (2) 13, the logic level of the P channel transistor is considered. An inversion signal of the signal may be input, and the
また、Nチャンネルトランジスタの場合に電流比を変化させる構成の一例として図29を示す。 FIG. 29 shows an example of a configuration for changing the current ratio in the case of an N-channel transistor.
また、ダイナミックカレントコピアの画素構成において説明を行ってきたが、図30に示すようなカレントミラー構成の画素においても同様に本発明を実施可能である。カレントミラー構成の場合においても、行選択時にはトランジスタ177dが導通状態、トランジスタ177bが非導通状態にして、電流源170により、EL電源線175、トランジスタ177a、177d、ソース信号線171を通して階調に応じた電流を流すという動作を行うため、ソース信号線171に浮遊容量が存在した場合、電流源170の電流値の変化時に、低電流領域では浮遊容量にたまった電荷の充放電を行うことが難しいという課題は同じである。従って、本発明の実施により、書き込み速度が速くなるという効果を得ることができる。 Although the description has been given with respect to the pixel configuration of the dynamic current copier, the present invention can be similarly applied to the pixel of the current mirror configuration as shown in FIG. Even in the case of the current mirror configuration, when a row is selected, the
ソース信号線に流す電流と、EL素子に流す電流値を変化させるには図31に示すように、トランジスタ177m及び177nを追加し、177nのゲート電極にゲート信号線(1)172を接続して、トランジスタ177m、177aのチャネルサイズを変化させることで、実現可能である。 As shown in FIG. 31,
また、トランジスタ177nのゲート端子をゲート信号線(1)172ではなく独立に制御することで例えば、階調に応じて常に非導通もしくはゲート信号線(1)172と同一動作を行うもののうちのいずれかを選択することで、表示階調ごとにソース信号線電流とEL素子に流れる電流の比を変化させることが可能となる。 In addition, by independently controlling the gate terminal of the transistor 177n instead of the gate signal line (1) 172, for example, any one of those that are always non-conductive or perform the same operation as the gate signal line (1) 172 depending on the gradation. By selecting these, the ratio of the source signal line current to the EL element current can be changed for each display gradation.
これにより、ソース信号線に流す電流値を大きくすることができるため電流値の変化を早くすることが可能である。 As a result, the current value flowing through the source signal line can be increased, so that the change in the current value can be accelerated.
本発明においてトランジスタとして用いたトランジスタ17b、17c、17d、17j、177b、177d、177nは薄膜トランジスタを例にして説明を行ったが、薄膜トランジスタに限らず、バリスタ、サイリスタ、リングダイオード、薄膜ダイオード(TFD、MIM)などを用いても同様な効果が得られる。 The
また、表示素子としてEL素子で説明を行ったが、有機電界発光素子や無機エレクトロルミネッセンス素子、発光ダイオードなどを用いてもよい。 Further, although an EL element has been described as a display element, an organic electroluminescence element, an inorganic electroluminescence element, a light emitting diode, or the like may be used.
更に、例えば液晶などの光変調パネルにも応用できる。図2においてEL素子16を液晶層とすればよい。 Further, it can be applied to a light modulation panel such as a liquid crystal. In FIG. 2, the
同様に、EL素子を電流値により駆動させるための画素構成として図32(a)に示すような構成も考えられる。図1と異なるのはスイッチングトランジスタがEL素子ではなく、電源線につながっているところである。 Similarly, a configuration as shown in FIG. 32A is also conceivable as a pixel configuration for driving the EL element with a current value. The difference from FIG. 1 is that the switching transistor is connected to the power supply line, not the EL element.
以下、図32(a)の画素構成における動作を説明する。 Hereinafter, the operation in the pixel configuration of FIG.
ゲート信号線(1)391によりトランジスタ17c、17b、17jを導通状態とする。さらにゲート信号線(2)392によりトランジスタ17dを非導通状態とする。蓄積容量14にはトランジスタ17aと17iに流れる電流の和がソース信号線電流値と同じになる値となるように応じた電圧が記憶される。トランジスタ17aと17iに流れる電流値の比はチャネルの長さの比及びチャネルの幅の比により決められる。 The
次に、ゲート信号線(1)及び(2)の操作により、トランジスタ17c、17b、17jを非導通状態、トランジスタ17dを導通状態とし、EL電源線393より電流をトランジスタ17aとPL素子16に流す。このときの電流値はソース信号線電流からトランジスタ17aに流れた電流値と同じである。 Next, by operating the gate signal lines (1) and (2), the
これにより、図1の構成と同様に、ソース信号線に対する電流値とEL素子に流れる電流値の比を少なくとも2つの駆動トランジスタ17a、17iのチャネルサイズの比を変更することで、変化させることが可能となり、従来の構成に比べてソース信号線に流す電流量が大きくなることで、浮遊容量20による波形のなまりを小さくする効果が図1の構成と同様に得られる。 Thus, as in the configuration of FIG. 1, the ratio of the current value with respect to the source signal line and the current value flowing through the EL element can be changed by changing the ratio of the channel sizes of the at least two
また、本発明の実施により各階調のソース信号線に流れる電流値を数倍(2型パネルのときは5から10倍程度)とすることで、各階調の電流ステップの刻み幅を大きくすることができ、ソースドライバに構成された各階調に対応した電流源の出力ばらつきの許容範囲を大きくすることができる。 Further, by increasing the value of the current flowing through the source signal line of each gradation several times (about 5 to 10 times for a 2 type panel) by implementing the present invention, the step size of the current step of each gradation can be increased. Therefore, it is possible to increase the allowable range of the output variation of the current source corresponding to each gradation configured in the source driver.
また、電流調整がしやすいという利点が得られる。 In addition, there is an advantage that current adjustment is easy.
ソース信号線171に電源切り替え手段179を設け、電流源170と電圧源178とを切り替えて使うことで、実施可能となる。 This can be implemented by providing power source switching means 179 in the
以上のように本発明は、ソース信号線に切り替え手段を有し、1水平走査期間内に、電圧印加期間と電流印加期間を設け、ソース信号線に存在する浮遊容量に蓄積された電荷をすばやく所定の階調に対応する電荷量に変化させることで、1水平走査期間を短くし、フリッカレス駆動を実現できる。 As described above, according to the present invention, the source signal line has the switching means, and the voltage application period and the current application period are provided within one horizontal scanning period so that the charges accumulated in the stray capacitance existing in the source signal line can be quickly obtained. By changing the amount of charge corresponding to a predetermined gradation, one horizontal scanning period can be shortened and flickerless driving can be realized.
また、1水平走査期間のうち表示階調に対応する電流値に対し、3倍以上10倍以下の電流値を流す期間を設け、ソース信号線に存在する浮遊容量に蓄積された電荷の変化に要する時間を短くできたこと、EL電流値に対しソース信号線に流す電流値を10倍程度にすることで、1水平走査期間を短くしフリッカレス駆動を実現できる。一般には電流値が少なくともソース容量値とソース電圧の積を1水平操作期間で割った値よりも大きくすれば、各階調に対応した電流値を水平操作期間内に書き込むことが可能となる。 In addition, a period in which a current value of 3 to 10 times the current value corresponding to the display gradation is provided in one horizontal scanning period is used to change the charge accumulated in the floating capacitance existing in the source signal line. By shortening the time required, and by making the current value passed through the source signal line about 10 times the EL current value, one horizontal scanning period can be shortened and flickerless driving can be realized. In general, if the current value is at least larger than the product of the source capacitance value and the source voltage divided by one horizontal operation period, the current value corresponding to each gradation can be written in the horizontal operation period.
10 電流源
11 ソース信号線
12 ゲート信号線(1)
13 ゲート信号線(2)
14 蓄積容量
15 EL電源線
16 EL素子
17 トランジスタ
18 電圧源
19 電源切り替え手段
20 浮遊容量10
13 Gate signal line (2)
14
Claims (1)
2つの駆動用トランジスタと、
ソース信号線から前記2つの駆動用トランジスタに電流経路を形成する信号線接続トランジスタと、
電源からの電流を前記2つの駆動用トランジスタに供給する経路を形成する電源接続トランジスタと、
前記2つの駆動用トランジスタは前記電源接続トランジスタもしくは前記信号線接続トランジスタから電流を供給され、前記2つの駆動用トランジスタのうちの1つと直列に挿入された倍率調整トランジスタとを具備し、
前記電源接続トランジスタが導通状態となったときに前記倍率調整トランジスタを非導通状態とし、
前記駆動用トランジスタのうちの1つを通る電流を表示素子に供給しないようにすることで、
前記倍率調整トランジスタが導通状態の時に前記ソース信号線に流す電流量と、前記倍率調整トランジスタが非導通状態の時に前記表示素子に流す電流を異ならせたことを特徴とするアクティブマトリクス型表示装置。 An active matrix display device,
Two drive transistors;
A signal line connection transistor that forms a current path from a source signal line to the two driving transistors;
A power connection transistor that forms a path for supplying a current from a power source to the two driving transistors;
The two driving transistors are supplied with current from the power supply connection transistor or the signal line connection transistor, and include a magnification adjusting transistor inserted in series with one of the two driving transistors,
When the power connection transistor is turned on, the magnification adjustment transistor is turned off.
By not supplying a current through one of the driving transistors to the display element,
An active matrix display device, wherein an amount of current flowing through the source signal line when the magnification adjustment transistor is in a conductive state and a current flowing through the display element when the magnification adjustment transistor is in a non-conductive state are different.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001291596A JP5589250B2 (en) | 2001-09-25 | 2001-09-25 | Active matrix display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001291596A JP5589250B2 (en) | 2001-09-25 | 2001-09-25 | Active matrix display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003099001A JP2003099001A (en) | 2003-04-04 |
JP5589250B2 true JP5589250B2 (en) | 2014-09-17 |
Family
ID=19113711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001291596A Expired - Lifetime JP5589250B2 (en) | 2001-09-25 | 2001-09-25 | Active matrix display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5589250B2 (en) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100371962C (en) | 2001-08-29 | 2008-02-27 | 株式会社半导体能源研究所 | Luminous device and its driving method, element substrate and electronic apparatus |
TWI256607B (en) * | 2001-10-31 | 2006-06-11 | Semiconductor Energy Lab | Signal line drive circuit and light emitting device |
GB2384100B (en) | 2002-01-09 | 2005-10-26 | Seiko Epson Corp | An electronic circuit for controlling the current supply to an element |
JP4630884B2 (en) * | 2002-04-26 | 2011-02-09 | 東芝モバイルディスプレイ株式会社 | EL display device driving method and EL display device |
KR100638304B1 (en) * | 2002-04-26 | 2006-10-26 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | Driver circuit of el display panel |
JP4653775B2 (en) * | 2002-04-26 | 2011-03-16 | 東芝モバイルディスプレイ株式会社 | Inspection method for EL display device |
US8035626B2 (en) | 2002-11-29 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Current driving circuit and display device using the current driving circuit |
JP4663327B2 (en) | 2003-02-28 | 2011-04-06 | 株式会社半導体エネルギー研究所 | Semiconductor device |
KR100832612B1 (en) * | 2003-05-07 | 2008-05-27 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | El display |
CN1784708A (en) | 2003-05-07 | 2006-06-07 | 东芝松下显示技术有限公司 | Current output type of semiconductor circuit,source driver for display drive,display device,and current output method |
US7453427B2 (en) | 2003-05-09 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP4581337B2 (en) * | 2003-05-27 | 2010-11-17 | ソニー株式会社 | Pixel circuit, display device, and driving method of pixel circuit |
US8378939B2 (en) * | 2003-07-11 | 2013-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8085226B2 (en) | 2003-08-15 | 2011-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4595300B2 (en) * | 2003-08-21 | 2010-12-08 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
KR100778409B1 (en) * | 2003-10-29 | 2007-11-22 | 삼성에스디아이 주식회사 | Electroluminescent display panel and deriving method therefor |
JP2005164823A (en) | 2003-12-01 | 2005-06-23 | Seiko Epson Corp | Method and device for driving electro-optical panel, electro-optical device, and electronic apparatus |
KR101142994B1 (en) | 2004-05-20 | 2012-05-08 | 삼성전자주식회사 | Display device and driving method thereof |
JP5239974B2 (en) * | 2009-03-18 | 2013-07-17 | カシオ計算機株式会社 | Electronic device and method for driving electronic device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1130565A4 (en) * | 1999-07-14 | 2006-10-04 | Sony Corp | Current drive circuit and display comprising the same, pixel circuit, and drive method |
JP3951687B2 (en) * | 2001-08-02 | 2007-08-01 | セイコーエプソン株式会社 | Driving data lines used to control unit circuits |
JP2004054200A (en) * | 2001-09-21 | 2004-02-19 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
-
2001
- 2001-09-25 JP JP2001291596A patent/JP5589250B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003099001A (en) | 2003-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5636147B2 (en) | Active matrix display device | |
CN112102785B (en) | Pixel circuit, display panel, driving method of display panel and display device | |
JP5589250B2 (en) | Active matrix display device | |
JP4398413B2 (en) | Pixel drive circuit with threshold voltage compensation | |
JP3870755B2 (en) | Active matrix display device and driving method thereof | |
JP5470668B2 (en) | Active matrix display device | |
JP4540903B2 (en) | Active matrix display device | |
US9280930B2 (en) | Back to back pre-charge scheme | |
EP1290671A1 (en) | Active matrix electroluminescent display device | |
US11170704B2 (en) | Display device and an inspection method thereof | |
CN213277408U (en) | Pixel circuit, display panel and display device | |
JP2003108065A (en) | Active matrix type display device and its driving method | |
US11232741B2 (en) | Pixel and display device having the same | |
KR20200088545A (en) | Display apparatus and method of driving display panel using the same | |
US20230230547A1 (en) | Display panel and display device | |
CN114120881A (en) | Pixel circuit, display device and driving method thereof | |
CN101425256B (en) | Image display device | |
KR20060133967A (en) | Electroluminescent display device with scrolling addressing | |
JP2008191684A (en) | Active matrix type display device | |
JP2005121843A (en) | Current output type semiconductor circuit | |
JP2005037844A (en) | Driving method for display device and driving circuit for display device | |
KR101308428B1 (en) | Light emitting display and driving method thereof | |
JP2005148418A (en) | Current output type semiconductor circuit | |
JP2005181461A (en) | Current output type semiconductor circuit | |
JP2008180816A (en) | Display device using organic light emitting element, and method for driving display device using organic light emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080910 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20081015 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130807 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140107 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140526 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140714 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5589250 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |