JP5557181B2 - Synchronous detection circuit, fluxgate sensor, and FM demodulator - Google Patents

Synchronous detection circuit, fluxgate sensor, and FM demodulator Download PDF

Info

Publication number
JP5557181B2
JP5557181B2 JP2009183634A JP2009183634A JP5557181B2 JP 5557181 B2 JP5557181 B2 JP 5557181B2 JP 2009183634 A JP2009183634 A JP 2009183634A JP 2009183634 A JP2009183634 A JP 2009183634A JP 5557181 B2 JP5557181 B2 JP 5557181B2
Authority
JP
Japan
Prior art keywords
electrode
detection circuit
synchronous detection
reference signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009183634A
Other languages
Japanese (ja)
Other versions
JP2011040823A (en
Inventor
一郎 笹田
雅俊 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu University NUC
Original Assignee
Kyushu University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu University NUC filed Critical Kyushu University NUC
Priority to JP2009183634A priority Critical patent/JP5557181B2/en
Publication of JP2011040823A publication Critical patent/JP2011040823A/en
Application granted granted Critical
Publication of JP5557181B2 publication Critical patent/JP5557181B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、スイッチトキャパシタを用いた同期検波回路等に関する。   The present invention relates to a synchronous detection circuit using a switched capacitor.

同期検波回路の基本的な構成として、数個のアナログスイッチと反転増幅器を用いた構成のものがある。しかし、回路構成に必要な部品数が多く、平滑回路も必要となるため、回路の集積化において問題がある。また、スイッチトキャパシタを用いた同期検波回路が広く知られているが、数個のアナログスイッチとオペアンプが必要となるため、ここでも回路構成に必要な部品が多くなり、回路の集積化において問題がある。   As a basic configuration of the synchronous detection circuit, there is a configuration using several analog switches and an inverting amplifier. However, since the number of components required for the circuit configuration is large and a smoothing circuit is required, there is a problem in circuit integration. Although a synchronous detection circuit using a switched capacitor is widely known, several analog switches and operational amplifiers are required, so here too, the number of components necessary for the circuit configuration increases, and there is a problem in circuit integration. is there.

一方、高精度の平衡型変調器を用いて少ない部品数で同期検波回路を構成することが可能であるが、高精度の平衡型変調器は高価で、且つ消費電力が多くなってしまうという問題がある。   On the other hand, it is possible to configure a synchronous detection circuit with a small number of parts using a high-accuracy balanced modulator, but the high-accuracy balanced modulator is expensive and consumes more power. There is.

上記問題に関連して、整流・平滑回路や同期検波装置が開示されている。特許文献1に示す整流・平滑回路は、少なくとも一方が被整流信号電圧に応じた電圧を出力する第1、第2のスイッチトキャパシタと、該被整流信号電圧が基準電圧以上となる第1の期間に、第1のスイッチトキャパシタの出力電圧を選択し、第1の期間以外の第2の期間に、第2のスイッチトキャパシタの出力電圧を選択する選択手段と、該選択手段の出力電圧が供給され第3のスイッチトキャパシタを有する積分器とからなり、被整流信号電圧を整流して平滑した信号電圧を得ることができるように構成したものである。   In relation to the above problem, a rectifying / smoothing circuit and a synchronous detector are disclosed. In the rectifying / smoothing circuit disclosed in Patent Document 1, at least one of the first and second switched capacitors that outputs a voltage corresponding to a rectified signal voltage, and a first period in which the rectified signal voltage is equal to or higher than a reference voltage And selecting the output voltage of the first switched capacitor and selecting the output voltage of the second switched capacitor in the second period other than the first period, and the output voltage of the selection means is supplied. It comprises an integrator having a third switched capacitor, and is configured so as to obtain a smoothed signal voltage by rectifying the rectified signal voltage.

特許文献2に示す同期検波回路は、単一のスイッチトキャパシタ回路への2相クロックの供給形態を入力信号に応じて切り替えることにより、上記単一のスイッチトキャパシタ回路が選択的に正相積分器及び逆相積分器として機能し得るように構成したものである。   In the synchronous detection circuit shown in Patent Document 2, the single switched capacitor circuit is selectively connected to a positive-phase integrator and a single switched capacitor circuit by switching the supply form of the two-phase clock to the single switched capacitor circuit according to an input signal. It is configured to function as a negative phase integrator.

特開昭62−92774号公報JP 62-92774 A 特開2005−20434号公報JP 2005-20434 A

しかしながら、特許文献1に示す技術は、第1の期間において入力信号を任意のタイミングでサンプリングして充電と放電とを繰り返して実行し、第2の期間においても入力信号を任意のタイミングでサンプリングして充電と放電とを繰り返して実行する回路構成となっているため、放電期間中はスイッチトキャパシタに充電を行うことができず、十分な電荷を出力することができないという課題を有する。また、スイッチトキャパシタ内のスイッチの制御と、第1と第2のスイッチトキャパシタを選択するためのスイッチの制御との2つの制御系が必要となり、構成が複雑になるという課題を有する。   However, the technique disclosed in Patent Document 1 samples an input signal at an arbitrary timing in a first period and repeatedly executes charging and discharging, and samples the input signal at an arbitrary timing also in a second period. Therefore, since the circuit configuration repeatedly executes charging and discharging, the switched capacitor cannot be charged during the discharging period, and there is a problem that sufficient charges cannot be output. In addition, two control systems, ie, control of the switch in the switched capacitor and control of the switch for selecting the first and second switched capacitors are required, and there is a problem that the configuration becomes complicated.

特許文献2に示す技術は、スイッチトキャパシタを単一にすることで回路自体の部品数を減少させて小規模化してはいるが、2相クロックを生成して供給する必要があり、装置としては大規模な構成になってしまうという課題を有する。また、充放電にはオペアンプの仮想接地が構成要素として必要となり、大規模な構成になってしまうという課題を有する。   Although the technique shown in Patent Document 2 is reduced in size by reducing the number of components of the circuit itself by using a single switched capacitor, it is necessary to generate and supply a two-phase clock. There is a problem that the configuration becomes large. In addition, the virtual grounding of the operational amplifier is required as a constituent element for charging and discharging, and there is a problem that the configuration becomes large.

そこで、本発明は上記課題を解決するためになされたものであり、十分な電荷を確保しつつ、回路を構成する部品数を減らして小規模化することで、集積化を優位にすることができる同期検波回路、フラックスゲートセンサ、及びFM復調装置を提供することを目的とする。   Therefore, the present invention has been made to solve the above-mentioned problems, and it is possible to make integration advantageous by reducing the number of parts constituting the circuit and reducing the size while securing a sufficient charge. An object of the present invention is to provide a synchronous detection circuit, a fluxgate sensor, and an FM demodulator that can be used.

本発明に係る同期検波回路は、スイッチトキャパシタを用いた同期検波回路において、所定の周期を有する入力信号を入力する入力手段と、前記入力信号に同期し、少なくともハイレベル状態とローレベル状態との2つの異なる状態を有する参照信号を入力する参照信号入力手段と、スイッチの制御に応じて電荷の充放電を行う第1のスイッチトキャパシタと、前記スイッチの制御に応じて、前記第1のスイッチトキャパシタと相補的に充放電を行う第2のスイッチトキャパシタとを備え、前記参照信号入力手段が入力する参照信号がハイレベルの場合に、前記第1のスイッチトキャパシタに前記入力信号の電荷を充電すると共に、前記第2のスイッチトキャパシタに充電されている電荷を放電し、前記参照信号がローレベルの場合に、前記第1のスイッチトキャパシタに充電されている電荷を放電すると共に、前記第2のスイッチトキャパシタに前記入力信号の電荷を充電することを特徴とするものである。   In the synchronous detection circuit using a switched capacitor, the synchronous detection circuit according to the present invention includes an input means for inputting an input signal having a predetermined period, and at least a high level state and a low level state in synchronization with the input signal. Reference signal input means for inputting a reference signal having two different states, a first switched capacitor that charges and discharges charge according to control of the switch, and the first switched capacitor according to control of the switch And a second switched capacitor that performs charge and discharge in a complementary manner, and when the reference signal input by the reference signal input means is at a high level, the first switched capacitor is charged with the charge of the input signal. , Discharging the electric charge charged in the second switched capacitor, and when the reference signal is at a low level, While discharging the electric charge charged in the first switched capacitor, and is characterized in that electric charge of the input signal to said second switched capacitor.

このように、本発明に係る同期検波回路は、ハイレベル状態とローレベル状態との2つの異なる状態を有する参照信号に応じて、2つのスイッチトキャパシタを用いて充放電を制御するため、2相クロックの生成やオペアンプの仮想接地等が不要であり、部品数を減らして簡略化された構成にすることができると共に、スイッチの制御を簡略化することができ、回路の集積化を優位にすることができるという効果を奏する。また、入力信号と同期した参照信号に応じて2つのスイッチトキャパシタで相補的に充放電を行うため、入力信号の電荷を最大限に充電して高性能な同期検波回路を実現することができるという効果を奏する。   As described above, the synchronous detection circuit according to the present invention controls charging / discharging using two switched capacitors in accordance with reference signals having two different states of a high level state and a low level state. There is no need for clock generation, virtual grounding of operational amplifiers, etc., and the number of components can be reduced to a simplified configuration, switch control can be simplified, and circuit integration is advantageous. There is an effect that can be. In addition, since the two switched capacitors perform complementary charging and discharging according to the reference signal synchronized with the input signal, it is possible to realize a high-performance synchronous detection circuit by charging the input signal to the maximum extent. There is an effect.

本発明に係る同期検波回路は、前記入力信号、及び参照信号が同一の信号発振器により生成される信号であることを特徴とするものである。
このように、本発明に係る同期検波回路は、入力信号、及び参照信号が同一の信号発振器により生成される信号であるため、各信号の周波数を一致させて正負の同期を正確で且つ容易に行うことができるという効果を奏する。
The synchronous detection circuit according to the present invention is characterized in that the input signal and the reference signal are signals generated by the same signal oscillator.
Thus, in the synchronous detection circuit according to the present invention, since the input signal and the reference signal are signals generated by the same signal oscillator, the positive and negative synchronization can be accurately and easily performed by matching the frequencies of the respective signals. There is an effect that it can be performed.

本発明に係る同期検波回路は、前記入力信号の位相の進相に応じて、前記参照信号と入力信号との位相差を調整する位相調整手段を備えることを特徴とするものである。
このように、本発明に係る同期検波回路は、入力信号の位相の進相に応じて、参照信号の位相を調整するため、入力信号の位相の進相を考慮して最大限の出力を得ることができると共に、位相を調整することで、参照信号に対して特定の位相差を有する入力信号を検波することができ、高性能な同期検波回路を実現することができるという効果を奏する。
The synchronous detection circuit according to the present invention is characterized by comprising phase adjusting means for adjusting a phase difference between the reference signal and the input signal in accordance with a phase advance of the input signal.
As described above, the synchronous detection circuit according to the present invention adjusts the phase of the reference signal in accordance with the phase advance of the input signal, and thus obtains the maximum output in consideration of the phase advance of the input signal. In addition, by adjusting the phase, it is possible to detect an input signal having a specific phase difference with respect to the reference signal, and it is possible to realize a high-performance synchronous detection circuit.

本発明に係る同期検波回路は、前記入力信号の電荷が充電された前記第1のスイッチトキャパシタ、及び第2のスイッチトキャパシタから放電された電荷を充電する充電手段を備えることを特徴とするものである。   The synchronous detection circuit according to the present invention is characterized by comprising charging means for charging the charge discharged from the first switched capacitor and the second switched capacitor charged with the charge of the input signal. is there.

このように、本発明に係る同期検波回路は、入力信号の電荷が充電された前記第1のスイッチトキャパシタ、及び第2のスイッチトキャパシタから放電された電荷を充電する充電手段を備えるため、入力信号の電荷を最大限に充電して高性能な同期検波回路を実現することができるという効果を奏する。
なお、充電手段としては、例えばコンデンサ、オペアンプを介したコンデンサ、平滑回路等を用いることができる。
Thus, since the synchronous detection circuit according to the present invention includes the first switched capacitor charged with the charge of the input signal and the charging means for charging the charge discharged from the second switched capacitor, the input signal As a result, it is possible to realize a high-performance synchronous detection circuit by maximally charging the electric charge.
As the charging means, for example, a capacitor, a capacitor via an operational amplifier, a smoothing circuit, or the like can be used.

本発明に係るフラックスゲートセンサは、前記同期検波回路を有するフラックスゲートセンサにおいて、磁束変化を検知するセンサヘッドと、前記センサヘッドに交流励磁電流、及び直流バイアス電流を供給する発振器とを備え、前記発振器が、前記交流励磁電流と同期した参照信号を前記同期検波回路に供給することを特徴とするものである。   The fluxgate sensor according to the present invention includes a sensor head that detects a change in magnetic flux in the fluxgate sensor having the synchronous detection circuit, and an oscillator that supplies an AC excitation current and a DC bias current to the sensor head, An oscillator supplies a reference signal synchronized with the AC excitation current to the synchronous detection circuit.

このように、本発明に係るフラックスゲートセンサは、前記同期検波回路を有するため、簡略化した小規模な構成にすることができると共に、発振器が、交流励磁電流と同期した参照信号を生成することで、各信号の同期を正確に取ることができ、高性能なフラックスゲートセンサを実現することができるという効果を奏する。   As described above, since the fluxgate sensor according to the present invention includes the synchronous detection circuit, the fluxgate sensor can have a simplified small-scale configuration, and the oscillator generates a reference signal synchronized with the AC excitation current. Thus, each signal can be accurately synchronized, and there is an effect that a high-performance fluxgate sensor can be realized.

本発明に係るフラックスゲートセンサは、前記位相調整手段が、前記センサヘッドで発生する誘導電圧と前記参照信号との位相差を調整することを特徴とするものである。
このように、本発明に係るフラックスゲートセンサは、位相調整手段が、前記センサヘッドで発生する誘導電圧と前記参照信号との位相差を調整するため、最大限の出力電圧を得て、高性能なセンサとして機能することが可能になるという効果を奏する。
The fluxgate sensor according to the present invention is characterized in that the phase adjusting means adjusts a phase difference between an induced voltage generated in the sensor head and the reference signal.
Thus, in the fluxgate sensor according to the present invention, the phase adjustment means adjusts the phase difference between the induced voltage generated in the sensor head and the reference signal, so that a maximum output voltage is obtained and high performance is obtained. It is possible to function as a simple sensor.

本発明に係るフラックスゲートセンサは、前記位相調整手段が、前記センサヘッドを構成するインダクタンス成分に対して並列接続されたコンデンサであることを特徴とするものである。   The fluxgate sensor according to the present invention is characterized in that the phase adjusting means is a capacitor connected in parallel to an inductance component constituting the sensor head.

このように、本発明に係るフラックスゲートセンサは、位相調整手段が、前記センサヘッドを構成するインダクタンス成分に対して並列接続されたコンデンサであるため、センサヘッドとコンデンサで形成されるLC回路により、簡略化した構成で正確な位相調整をして、最大限の出力電圧を得ることができるという効果を奏する。   Thus, in the fluxgate sensor according to the present invention, since the phase adjusting means is a capacitor connected in parallel to the inductance component constituting the sensor head, the LC circuit formed by the sensor head and the capacitor, There is an effect that a maximum output voltage can be obtained by performing accurate phase adjustment with a simplified configuration.

本発明に係るFM復調装置は、前記同期検波回路を有するFM復調装置において、前記入力信号がFM変調信号であり、前記参照信号がFM変調信号のゼロクロスに基づいて生成された矩形波であることを特徴とするものである。   The FM demodulator according to the present invention is the FM demodulator having the synchronous detection circuit, wherein the input signal is an FM modulated signal, and the reference signal is a rectangular wave generated based on a zero cross of the FM modulated signal. It is characterized by.

このように、本発明に係るFM復調装置は、前記同期検波回路を有するため、簡略化した小規模な構成にすることができると共に、FM変調信号に同期する参照信号を利用して、FM変調信号に正確に対応した出力電圧を得ることができ、高性能なFM復調装置を実現することができるという効果を奏する。   As described above, since the FM demodulator according to the present invention includes the synchronous detection circuit, the FM demodulator can have a simplified small-scale configuration, and can also perform FM modulation using a reference signal synchronized with the FM modulation signal. An output voltage that accurately corresponds to the signal can be obtained, and an effect is achieved that a high-performance FM demodulator can be realized.

一般的な同期検波回路の出力信号を示す図である。It is a figure which shows the output signal of a common synchronous detection circuit. 第1の実施形態に係る同期検波回路の回路図である。1 is a circuit diagram of a synchronous detection circuit according to a first embodiment. FIG. 第2の実施形態に係るフラックスゲートセンサの機能ブロック図である。It is a functional block diagram of the fluxgate sensor which concerns on 2nd Embodiment. 第2の実施形態に係るフラックスゲートセンサの回路図である。It is a circuit diagram of the fluxgate sensor which concerns on 2nd Embodiment. 第3の実施形態に係るFM復調装置の出力電圧の変化を示す図である。It is a figure which shows the change of the output voltage of the FM demodulator which concerns on 3rd Embodiment. 本発明のフラックスゲートセンサにおける入出力特性の実験結果を示す図である。It is a figure which shows the experimental result of the input-output characteristic in the fluxgate sensor of this invention. 本発明のフラックスゲートセンサにおける周波数特性の実験結果を示す図である。It is a figure which shows the experimental result of the frequency characteristic in the fluxgate sensor of this invention. 本発明のフラックスゲートセンサにおける分解能測定の実験結果を示す図である。It is a figure which shows the experimental result of the resolution measurement in the fluxgate sensor of this invention.

(本発明の第1の実施形態)
本実施形態に係る同期検波回路について、図1、及び図2を用いて説明する。図1は、一般的な同期検波回路の出力信号を示す図、図2は、本実施形態に係る同期検波回路の回路図である。
(First embodiment of the present invention)
The synchronous detection circuit according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a diagram illustrating an output signal of a general synchronous detection circuit, and FIG. 2 is a circuit diagram of the synchronous detection circuit according to the present embodiment.

同期検波は、一般的には図1に示すように、入力信号(正弦波)に同期した参照信号(矩形波)を加えることで入力信号の符号を切り替え、入力信号と参照信号の値の積の時間平均によって直流出力を表す。入力信号と参照信号の位相をずらすことで出力の値は変わり、位相が完全に一致した時に正の最大出力が得られ、90°ずれれば出力はゼロ、180°ずれれば負の最大出力が得られる。図1(a)には、入力信号と出力信号との位相が完全に一致した場合の波形を示しており、図1(b)には、図1(a)における入力信号と参照信号の値の積の時間平均による出力信号を示す。   As shown in FIG. 1, the synchronous detection generally switches the sign of the input signal by adding a reference signal (rectangular wave) synchronized with the input signal (sine wave), and the product of the value of the input signal and the reference signal. The DC output is represented by the time average of. By shifting the phase of the input signal and the reference signal, the output value changes, and when the phases completely match, the maximum positive output is obtained. If the phase shifts by 90 °, the output is zero. Is obtained. FIG. 1A shows a waveform when the phases of the input signal and the output signal completely match, and FIG. 1B shows the values of the input signal and the reference signal in FIG. The output signal by the time average of the product of is shown.

図2において、同期検波回路1は、入力信号線2a、2bと参照信号線3とIC(ここでは、LT1043を使用)4と出力信号線5a、5bとが接続されている。IC4には、外付けのキャパシタC1、C2が接続され、それぞれスイッチトキャパシタ7a、7bを形成している。また、出力信号線5a、5bは、キャパシタC3に接続されている。抵抗R1は時定数を調整するための抵抗であり、キャパシタC1、C2の上下に接続された抵抗Ronはスイッチのオン抵抗を示す。 In FIG. 2, in the synchronous detection circuit 1, input signal lines 2a and 2b, a reference signal line 3, an IC (here, LT1043 is used) 4, and output signal lines 5a and 5b are connected. External capacitors C1 and C2 are connected to the IC 4 to form switched capacitors 7a and 7b, respectively. The output signal lines 5a and 5b are connected to the capacitor C3. The resistor R1 is a resistor for adjusting the time constant, and the resistors R on connected above and below the capacitors C1 and C2 indicate the on-resistance of the switch.

外付けのキャパシタC1、C2は、IC4によりスイッチング制御されており、キャパシタC1は、参照信号に応じて端子10及び端子12、又は端子11及び端子13に接続される。また、キャパシタC2は、参照信号に応じて端子14及び端子16、又は端子15及び端子17に接続される。参照信号は、入力信号のゼロクロスに基づいてハイレベル状態とローレベル状態との2つの状態を有する矩形波であり、それぞれの状態に応じて相補的にスイッチング制御が行われる。   The external capacitors C1 and C2 are switching-controlled by the IC 4, and the capacitor C1 is connected to the terminal 10 and the terminal 12 or the terminal 11 and the terminal 13 according to the reference signal. The capacitor C2 is connected to the terminal 14 and the terminal 16 or the terminal 15 and the terminal 17 according to the reference signal. The reference signal is a rectangular wave having two states of a high level state and a low level state based on the zero cross of the input signal, and switching control is performed in a complementary manner in accordance with each state.

IC4は、入力信号の正負に同期した矩形波の参照信号により、スイッチの切り替えを行い、キャパシタC1、C2の充放電を制御することで同期検波を行う。入力信号の正負と参照信号の正負が同期している場合、参照信号がハイレベルのときは、キャパシタC1がスイッチングにより端子10、及び端子12に接続されることで、入力信号線2aを介してキャパシタC1の上の電極にはプラスの電荷が充電される。参照信号がローレベルのときは、キャパシタC1がスイッチングにより端子11、及び端子13に接続されることで、出力信号線5aを介して、キャパシタC1に充電された電荷がキャパシタC3に放電される。   The IC 4 performs synchronous detection by switching the switch according to a rectangular wave reference signal synchronized with the positive and negative of the input signal, and controlling charging and discharging of the capacitors C1 and C2. When the positive / negative of the input signal is synchronized with the positive / negative of the reference signal, when the reference signal is at a high level, the capacitor C1 is connected to the terminal 10 and the terminal 12 by switching, so that the input signal line 2a is connected. The electrode on the capacitor C1 is charged with a positive charge. When the reference signal is at a low level, the capacitor C1 is connected to the terminal 11 and the terminal 13 by switching, so that the charge charged in the capacitor C1 is discharged to the capacitor C3 via the output signal line 5a.

同様に、参照信号がローレベルのときは、キャパシタC2がスイッチングにより端子14、及び端子16に接続されることで、入力信号線2bを介してキャパシタC2のの電極にはプラスの電荷が充電される。参照信号がハイレベルのときは、キャパシタC2がスイッチングにより端子15、及び端子17に接続されることで、出力信号線5bを介して、キャパシタC2に充電された電荷がキャパシタC3に放電される。
Similarly, when the reference signal is at a low level, the capacitor C2 is connected to the terminals 14 and 16 by switching, so that a positive charge is charged to the electrode below the capacitor C2 via the input signal line 2b. Is done. When the reference signal is at a high level, the capacitor C2 is connected to the terminal 15 and the terminal 17 by switching, so that the charge charged in the capacitor C2 is discharged to the capacitor C3 via the output signal line 5b.

上記直流信号の値は、過渡現象解析によって求めることができ、入力信号をsin(ωt+Φ)、Φを入力信号と参照信号との位相差とすると、出力電圧は以下の式(1)で示す値となる。   The value of the DC signal can be obtained by transient phenomenon analysis. When the input signal is sin (ωt + Φ) and Φ is the phase difference between the input signal and the reference signal, the output voltage is a value represented by the following equation (1). It becomes.

Figure 0005557181
上記式(1)から、本実施形態に係る同期検波回路では、
Figure 0005557181
From the above equation (1), in the synchronous detection circuit according to this embodiment,

Figure 0005557181
のときに最大の出力が得られることがわかる。
Figure 0005557181
It can be seen that the maximum output can be obtained at.

つまり、入力信号を参照信号とを同期させた場合に最大出力が得られる従来の同期検波回路とは異なり、入力信号と参照信号との位相差を式(2)だけずらして調整することにより、可能な限りの最大限の出力を得ることができる。   That is, unlike the conventional synchronous detection circuit that obtains the maximum output when the input signal is synchronized with the reference signal, by adjusting the phase difference between the input signal and the reference signal by shifting by the equation (2), The maximum possible output can be obtained.

入力信号が変調波の場合、変調された入力信号の振幅は時間と共に変化するため、キャパシタC3の電荷量は一定とならず、入力信号の振幅の包絡線が出力される。つまり、変調波を復調し、変調信号を出力する。   When the input signal is a modulated wave, the amplitude of the modulated input signal changes with time, so the charge amount of the capacitor C3 is not constant, and an envelope of the amplitude of the input signal is output. That is, the modulated wave is demodulated and a modulated signal is output.

なお、入力信号、及び参照信号を発振する発振器は、一の発振器により生成されてもよいし、それぞれ異なる発振器により生成されてもよい。一の発振器により生成される場合は、それぞれの信号の出所が同じであるため、同期を取るのが容易になる。   Note that the oscillator that oscillates the input signal and the reference signal may be generated by one oscillator or may be generated by different oscillators. In the case of being generated by one oscillator, the origin of each signal is the same, so that it is easy to achieve synchronization.

このように、本実施形態に係る同期検波回路によれば、ハイレベル状態とローレベル状態との2つの異なる状態を有する参照信号に応じて、2つのスイッチトキャパシタを用いて充放電を制御するため、2相クロックの生成やオペアンプの仮想接地等が不要であり、部品数を減らして簡略化された構成にすることができると共に、スイッチの制御を簡略化することができ、回路の集積化を優位にすることができる。また、入力信号と同期した参照信号に応じて2つのスイッチトキャパシタで相補的に充放電を行うため、入力信号の電荷を最大限に充電して高性能な同期検波回路を実現することができる。   Thus, according to the synchronous detection circuit according to the present embodiment, charge / discharge is controlled using two switched capacitors in accordance with reference signals having two different states of a high level state and a low level state. There is no need for two-phase clock generation, virtual grounding of operational amplifiers, etc., and the number of components can be reduced to a simplified configuration, switch control can be simplified, and circuit integration can be simplified. Can be an advantage. In addition, since charge and discharge are complementarily performed by two switched capacitors in accordance with a reference signal synchronized with the input signal, it is possible to realize a high-performance synchronous detection circuit by charging the charge of the input signal to the maximum.

また、入力信号、及び参照信号が同一の信号発振器により生成される信号である場合は、各信号の周波数を一致させて正負の同期を正確で且つ容易に行うことができる。
さらに、入力信号の位相の進相に応じて、参照信号と入力信号との位相を調整するため、入力信号の位相の進相を考慮して最大限の出力を得ることができる。
Further, when the input signal and the reference signal are signals generated by the same signal oscillator, the positive and negative synchronization can be accurately and easily performed by matching the frequencies of the respective signals.
Furthermore, since the phase of the reference signal and the input signal is adjusted according to the phase advance of the input signal, the maximum output can be obtained in consideration of the phase advance of the input signal.

(本発明の第2の実施形態)
本実施形態に係るフラックスゲートセンサについて、図3、及び図4を用いて説明する。図3は、本実施形態に係るフラックスゲートセンサの機能ブロック図、図4は、本実施形態に係るフラックスゲートセンサの回路図である。
(Second embodiment of the present invention)
The fluxgate sensor according to this embodiment will be described with reference to FIGS. 3 and 4. FIG. 3 is a functional block diagram of the fluxgate sensor according to this embodiment, and FIG. 4 is a circuit diagram of the fluxgate sensor according to this embodiment.

磁界センサの一つであるフラックスゲートセンサは、およそ100μT〜10pTの磁界を検出するのに適しており、自動車や飛行機のナビゲーションシステム、保安、地質調査等の様々な分野で使用されている。フラックスゲートセンサは、その応用範囲が広く、装置の小型化、低コスト化、低消費電力化が最近の主な動向である。フラックスゲートセンサに対して、小型、低コスト、低消費電力の面で優れている磁気センサとしてAMR素子があるが、感度や分解能の面ではフラックスゲートに遠く及ばない。本実施形態に係るフラックスゲートセンサにおいては、センサの小型化、低コスト化、低消費電力化を実現している。   A fluxgate sensor, which is one of magnetic field sensors, is suitable for detecting a magnetic field of about 100 μT to 10 pT, and is used in various fields such as navigation systems for automobiles and airplanes, security, and geological surveys. Fluxgate sensors have a wide range of applications, and the recent main trends are downsizing, cost reduction, and power consumption. An AMR element is an excellent magnetic sensor in terms of small size, low cost, and low power consumption compared to the fluxgate sensor, but it is far from the fluxgate in terms of sensitivity and resolution. In the fluxgate sensor according to the present embodiment, the sensor is reduced in size, cost, and power consumption.

検出コイルへの誘起電圧を直流信号に変換する同期検波回路は、フラックスゲートセンサの電子回路の重要な機能ブロックである。本実施形態においては、前記第1の実施形態における同期検波回路を用いて、小型で、低コスト、低消費電力なフラックスゲートセンサを実現する。   The synchronous detection circuit that converts the induced voltage to the detection coil into a DC signal is an important functional block of the electronic circuit of the fluxgate sensor. In the present embodiment, a small-sized, low-cost, low-power-consumption fluxgate sensor is realized by using the synchronous detection circuit in the first embodiment.

図3において、フラックスゲートセンサ30は、入力信号、及び参照信号を生成する発振器31と、磁界を検出するセンサヘッド32と、センサヘッド32が検出した信号を同期検波する第1の実施形態に係る同期検波回路1とを備える。センサヘッド32は、安定で高透慈率を有する磁性ワイヤと、巻き数の多い検出コイルによって構成される(例えば、特開2005−315812号公報を参照)。外部磁界の印加によって磁性ワイヤが磁化し、磁性ワイヤの磁化を交流励磁電流で変化させることで検出コイルに誘導電圧を発生させる。図3に示すフラックスゲートセンサは、基本波型直交フラックスゲートセンサであり、周波数fHzの交流励磁電流に直流バイアス電流を乗せることで、外部磁界の印加により検出コイルにはfHzの電圧が誘起され、誘起電圧が同期検波回路により直流に変換されて検出される。これらの処理は、通常のフラックスゲートセンサで必要となる2倍の周波数発生回路を用いることなく行うことができる。   In FIG. 3, the fluxgate sensor 30 according to the first embodiment that detects an input signal and a reference signal, an oscillator 31 that detects a magnetic field, a sensor head 32 that detects a magnetic field, and a signal that the sensor head 32 detects synchronously. And a synchronous detection circuit 1. The sensor head 32 is composed of a stable magnetic wire having a high permeability and a detection coil having a large number of turns (see, for example, JP-A-2005-315812). The magnetic wire is magnetized by applying an external magnetic field, and an induction voltage is generated in the detection coil by changing the magnetization of the magnetic wire with an alternating current. The fluxgate sensor shown in FIG. 3 is a fundamental wave type orthogonal fluxgate sensor. By applying a DC bias current to an AC excitation current having a frequency of fHz, a voltage of fHz is induced in the detection coil by applying an external magnetic field. The induced voltage is detected by being converted into direct current by the synchronous detection circuit. These processes can be performed without using a double frequency generation circuit required for a normal fluxgate sensor.

図4の回路図において、センサヘッド32に、COMS Hexインバータを用いた発振器31により交流励磁電流を流し、直流電源42により直流バイアス電流を流している。また、交流励磁電流と同期した参照信号が、発振器31から同期検波回路1へ供給されている。センサヘッド32と発振器31は、センサヘッド32側から発振器31側への直流電流の流れを防止するため、コンデンサ41を介して接続されている。   In the circuit diagram of FIG. 4, an AC excitation current is passed through the sensor head 32 by an oscillator 31 using a COMS Hex inverter, and a DC bias current is passed by a DC power supply 42. A reference signal synchronized with the AC excitation current is supplied from the oscillator 31 to the synchronous detection circuit 1. The sensor head 32 and the oscillator 31 are connected via a capacitor 41 in order to prevent a direct current from flowing from the sensor head 32 side to the oscillator 31 side.

センサヘッド32のピックアップコイルで発生する誘導電圧と参照信号との位相には、コンデンサによる進相が原因でずれを生じる。この位相のずれを調整する調整手段として、センサヘッド32の2次側に、コンデンサ43を並列接続する。なお、コンデンサ43は、直列接続にしてもよい。位相の調整は、ピックアップコイルとコンデンサ43との共振周波数に基づいて行われ、共振周波数より高い周波数であれば、進み位相で共振周波数より低い周波数であれば遅れ位相であることを利用して調整する。また、コンデンサ43は、上記のように位相を調整すると共に、高調波を除去してノイズを減らす機能も有する。   The phase between the induced voltage generated in the pickup coil of the sensor head 32 and the reference signal is deviated due to the advance of the capacitor. A capacitor 43 is connected in parallel on the secondary side of the sensor head 32 as an adjustment means for adjusting the phase shift. The capacitor 43 may be connected in series. The phase is adjusted based on the resonance frequency of the pickup coil and the capacitor 43. If the frequency is higher than the resonance frequency, the phase is adjusted using the advanced phase and the phase lower than the resonance frequency is a delayed phase. To do. Further, the capacitor 43 has a function of adjusting the phase as described above and reducing noise by removing harmonics.

センサヘッド32で誘起された電圧は、反転増幅器44により増幅する。増幅した信号を、スイッチトキャパシタを用いた同期検波回路1によって整流し、ローパスフィルタ45によって出力を取り出す。
なお、ローパスフィルタ45を備えずに、IC4とコンデンサC2との間に抵抗R2を備えるようにしてもよい。
The voltage induced by the sensor head 32 is amplified by the inverting amplifier 44. The amplified signal is rectified by the synchronous detection circuit 1 using a switched capacitor, and the output is taken out by the low-pass filter 45.
Instead of providing the low-pass filter 45, a resistor R2 may be provided between the IC 4 and the capacitor C2.

図4に示す回路の特性について説明する。利得した周波数特性は、回路解析により求めることができる。外部磁界が交流の場合は、ピックアップコイルの誘導電圧が変調波となるため、その変調波信号をEとし、図4中のコンデンサC1、C2、C3の電荷量をそれぞれq1、q2、q3とすると、状態平均化法により、以下の式(3)の微分方程式が得られる。   The characteristics of the circuit shown in FIG. 4 will be described. Gained frequency characteristics can be obtained by circuit analysis. When the external magnetic field is alternating current, the induced voltage of the pickup coil becomes a modulated wave, so that the modulated wave signal is E, and the charge amounts of the capacitors C1, C2, and C3 in FIG. 4 are q1, q2, and q3, respectively. The differential equation of the following formula (3) is obtained by the state averaging method.

Figure 0005557181
式(3)から、図4の回路の特性方程式を求めると、以下の式(4)となる。
Figure 0005557181
When the characteristic equation of the circuit of FIG. 4 is obtained from the equation (3), the following equation (4) is obtained.

Figure 0005557181
Figure 0005557181

このように、本実施形態に係るフラックスゲートセンサによれば、第1の実施形態に係る同期検波回路を有するため、簡略化した小規模な構成にすることができると共に、発振器が、交流励磁電流と同期した参照信号を生成することで、各信号の同期を正確に取ることができる。また、位相調整手段が、前記センサヘッドで発生する誘導電圧と前記参照信号との位相差を調整するため、最大限の出力電圧を得て、高性能なセンサとして機能することが可能になる。さらに、位相調整手段が、前記センサヘッドを構成するインダクタンス成分に対して並列接続されたコンデンサであるため、センサヘッドとコンデンサで形成されるLC回路により、簡略化した構成で正確な位相調整をして、最大限の出力電圧を得ることができる。   As described above, according to the fluxgate sensor according to the present embodiment, since the synchronous detection circuit according to the first embodiment is included, a simplified small-scale configuration can be achieved, and the oscillator can be connected to an AC excitation current. By generating a reference signal in synchronization with each other, each signal can be accurately synchronized. Further, since the phase adjusting means adjusts the phase difference between the induced voltage generated in the sensor head and the reference signal, it is possible to obtain the maximum output voltage and to function as a high-performance sensor. Further, since the phase adjusting means is a capacitor connected in parallel with the inductance component constituting the sensor head, the LC circuit formed by the sensor head and the capacitor performs accurate phase adjustment with a simplified configuration. Thus, the maximum output voltage can be obtained.

(本発明の第3の実施形態)
前記第1の実施形態に係る同期検波回路1は、FM復調装置に適用することができる。この場合、入力信号はFM変調信号となる。周波数と出力電圧の関係において、出力電圧が0から一定の値に達するまでの周波数の範囲内(比例関係であり、電圧変化領域とする)で、FM変調波の周波数が変化した場合、周波数の変化に応じて出力電圧が変化する。すなわち、出力電圧に基づいてFM変調信号を復調することができる。
(Third embodiment of the present invention)
The synchronous detection circuit 1 according to the first embodiment can be applied to an FM demodulator. In this case, the input signal is an FM modulated signal. In the relationship between the frequency and the output voltage, when the frequency of the FM modulated wave changes within the frequency range (proportional relationship, and the voltage change region) until the output voltage reaches a constant value from 0, the frequency The output voltage changes according to the change. That is, the FM modulation signal can be demodulated based on the output voltage.

なお、図5は、本実施形態に係るFM復調装置の出力電圧の変化を示す図であり、図4において、例えば抵抗R1=500Ω、Ron=300Ω、C1=C2=C3=0.01μFとすると、図に示すように、電圧変化領域が0Hz〜2000Hzとなり、真ん中の値である1000Hzを中心として同期検波を行うことが望ましい。 FIG. 5 is a diagram showing a change in the output voltage of the FM demodulator according to the present embodiment. In FIG. 4, for example, resistance R1 = 500Ω, R on = 300Ω, and C1 = C2 = C3 = 0.01 μF. Then, as shown in the figure, the voltage change region is 0 Hz to 2000 Hz, and it is desirable to perform the synchronous detection around the center value of 1000 Hz.

このように、本実施形態に係るFM復調装置によれば、同期検波回路1を有する構成となるため、簡略化した小規模な構成にすることができると共に、FM変調信号に同期する参照信号を利用して、FM変調信号に正確に対応した出力電圧を得ることができ、高性能なFM復調装置を実現することができる。   As described above, according to the FM demodulator according to the present embodiment, the configuration including the synchronous detection circuit 1 can be achieved, so that a simplified small-scale configuration can be achieved, and a reference signal synchronized with the FM modulation signal can be obtained. By using this, an output voltage that accurately corresponds to the FM modulation signal can be obtained, and a high-performance FM demodulator can be realized.

以上の前記各実施形態により本発明を説明したが、本発明の技術的範囲は実施形態に記載の範囲には限定されず、これら各実施形態に多様な変更又は改良を加えることが可能である。そして、かような変更又は改良を加えた実施の形態も本発明の技術的範囲に含まれる。このことは、特許請求の範囲及び課題を解決する手段からも明らかなことである。   Although the present invention has been described with the above embodiments, the technical scope of the present invention is not limited to the scope described in the embodiments, and various modifications or improvements can be added to these embodiments. . And embodiment which added such a change or improvement is also contained in the technical scope of the present invention. This is apparent from the claims and the means for solving the problems.

前記第2の実施形態に係るフラックスゲートセンサを用いた実験結果を示す。
(条件)アモルファスワイヤをU字型に曲げたコアを持ち、表1に示す構造を有するセンサヘッドを用いた。また、下記の表2に示す駆動条件の発振器を用いた。
The experimental result using the fluxgate sensor which concerns on the said 2nd Embodiment is shown.
(Condition) A sensor head having a core formed by bending an amorphous wire into a U shape and having the structure shown in Table 1 was used. Further, an oscillator having the driving conditions shown in Table 2 below was used.

Figure 0005557181
Figure 0005557181

Figure 0005557181
Figure 0005557181

各素子の値は、R1=1kΩ、R2=10kΩ、C1=C2=C3=10nFとし、増幅器の増幅率は7.5倍とした。
(入出力特性)Helmholtzコイルを使用して、60mHzの三角波電流を与え、それに対するセンサの出力と印加磁界をオシロスコープで同時計測し、データをXYプロットした。図6に結果を示す。入出力特性は、ほぼ線形性を示し、感度は1.11V/Gとなった。
The values of each element were R1 = 1 kΩ, R2 = 10 kΩ, C1 = C2 = C3 = 10 nF, and the amplification factor of the amplifier was 7.5 times.
(Input / output characteristics) Using a Helmholtz coil, a triangular wave current of 60 mHz was applied, the output of the sensor and the applied magnetic field were measured simultaneously with an oscilloscope, and the data was plotted in XY. The results are shown in FIG. The input / output characteristics showed almost linearity, and the sensitivity was 1.11 V / G.

(周波数特性)Helmholtzコイルを使用して、1Hz〜10kHzでの正弦波電流を与え、オシロスコープで出力波形の振幅を測定し、周波数と利得のデータをプロットした。図7に、式(4)による理論値と測定結果を示す。測定値は4kHzあたりまでは理論値に追従した値を示した。   (Frequency characteristics) Using a Helmholtz coil, a sinusoidal current at 1 Hz to 10 kHz was applied, the amplitude of the output waveform was measured with an oscilloscope, and frequency and gain data were plotted. FIG. 7 shows a theoretical value and a measurement result according to the equation (4). The measured value showed a value following the theoretical value up to around 4 kHz.

(分解能の測定)センサの雑音を計測するため、センサヘッドをパーマロイ5重円筒シールド内に置き、センサヘッドの方向が円筒の半径方向に一致するようにした。ノイズスペクトルの測定にはFFTアナライザ(Stanford Research SystemsSR780)を使用した。Blackman−Harris(BMH)ウインドウを使用し、実効値で8回加算平均している。帯域周波数を100Hz、Line数を100に設定し1/√Hzの値を測定した。図4の回路の出力には30倍の増幅率の増幅器を接続して計測を行った。図4の回路の入力換算雑をVno1、図4の回路に増幅器を接続した時の入力換算雑音をVno2、増幅器のみの入力換算雑音をVno3とするとVno1は、以下の式(5)で表わされる。   (Measurement of resolution) In order to measure the noise of the sensor, the sensor head was placed in a permalloy five-layer cylindrical shield so that the direction of the sensor head coincided with the radial direction of the cylinder. An FFT analyzer (Stanford Research Systems SR780) was used for noise spectrum measurement. Using a Blackman-Harris (BMH) window, the RMS value is averaged eight times. The band frequency was set to 100 Hz, the number of lines was set to 100, and a value of 1 / √Hz was measured. Measurement was performed by connecting an amplifier having a gain of 30 times to the output of the circuit of FIG. When the input conversion noise of the circuit of FIG. 4 is Vno1, the input conversion noise when the amplifier is connected to the circuit of FIG. 4 is Vno2, and the input conversion noise of only the amplifier is Vno3, Vno1 is expressed by the following equation (5). .

Figure 0005557181
Figure 0005557181

図8は、FFTアナライザのデータと式(5)によって得た図4の回路の入力換算雑の結果である。図8の10Hz〜100Hzにおける平均値から、分解能は327pT/√Hzとなった。   FIG. 8 shows the result of input conversion of the circuit of FIG. 4 obtained by FFT analyzer data and Equation (5). The resolution was 327 pT / √Hz from the average value of 10 Hz to 100 Hz in FIG.

(消費電力の測定)直流電源のプラス端子、マイナス端子と回路の間にマルチメーターを挟み、直流電源からの供給電流を測定し、回路全体の消費電力を求めた。表3に測定結果を示す。マイナス端子からの供給電流がプラス端子からの供給電流より多いのは、マイナス端子からはアモルファスワイヤへ直流バイアス電流を供給しているためである。全体の消費電力は99mWとなり、低消費電力であることがわかった。   (Measurement of power consumption) A multimeter was sandwiched between the plus terminal and minus terminal of the DC power supply and the circuit, the current supplied from the DC power supply was measured, and the power consumption of the entire circuit was obtained. Table 3 shows the measurement results. The reason why the supply current from the minus terminal is larger than the supply current from the plus terminal is that the DC bias current is supplied from the minus terminal to the amorphous wire. The overall power consumption was 99 mW, indicating that the power consumption was low.

Figure 0005557181
Figure 0005557181

以上のことから、本発明に係るフラックスゲートセンサは、LT1043を含め、CMOS Hexインバータとオペアンプの計三つのICしか用いず、数少ない部品で小規模化を実現することができ、センサ全体の消費電力を99mWに抑えることができた。また、分解能については、327pT/√Hzという結果が出たが、商品としては十分に機能することができる値を得ることができた。この値は、さらに精査して向上させることが可能である。   From the above, the fluxgate sensor according to the present invention uses only three ICs including the CMOS Hex inverter and the operational amplifier, including the LT1043, and can realize downsizing with few parts, and the power consumption of the entire sensor. Was reduced to 99 mW. As for the resolution, a result of 327 pT / √Hz was obtained, but a value capable of sufficiently functioning as a product could be obtained. This value can be further refined and improved.

また、別途行った実験から、分解能と消費電力、感度と消費電力の間にはトレードオフの関係にあることがわかっている。つまり、使用用途に応じたセンサの使い分けを行うことができる。   In addition, it is known from a separate experiment that there is a trade-off relationship between resolution and power consumption, and sensitivity and power consumption. That is, it is possible to properly use the sensor according to the intended use.

1 同期検波回路
2a、2b 入力信号線
3 参照信号線
4 IC
5a、5b 出力信号線
10〜17 端子
30 フラックスゲートセンサ
31 発振器
32 センサヘッド
41 LC共振器
42 直流電源
43 コンデンサ
44 反転増幅器
45 ローパスフィルタ
1 Synchronous detection circuit 2a, 2b Input signal line 3 Reference signal line 4 IC
5a, 5b Output signal line 10-17 Terminal 30 Flux gate sensor 31 Oscillator 32 Sensor head 41 LC resonator 42 DC power supply 43 Capacitor 44 Inverting amplifier 45 Low pass filter

Claims (8)

スイッチトキャパシタを用いた同期検波回路において、
所定の周期を有する入力信号を入力する入力手段と、
前記入力信号に同期し、少なくともハイレベル状態とローレベル状態との2つの異なる状態を有する参照信号を入力する参照信号入力手段と、
スイッチの制御に応じて、一方の電極である第1電極について前記入力手段側の端子と放電先側の端子との間でスイッチングすると共に、他方の電極である第2電極について接地間でスイッチングして電荷の充放電を行う第1のスイッチトキャパシタと、
前記スイッチの制御に応じて、前記第1のスイッチトキャパシタと相補的な充放電動作を行い、一方の電極である第3電極について、入力手段側の端子と接地との間でスイッチングすると共に、他方の電極である第4電極について、前記第3電極が入力手段側の端子に接続されている場合に接地され、前記第3電極が接地されている場合に放電先側の端子と接続されるようにスイッチングして充放電を行う第2のスイッチトキャパシタとを備え、
前記参照信号入力手段が入力する参照信号がハイレベルの場合に、前記第1のスイッチトキャパシタの前記第1電極が入力手段側の端子に接続すると共に前記第2電極が接地されて前記入力信号の電荷を充電、前記第2のスイッチトキャパシタの前記第3電極が接地されると共に前記第4電極が放電先側の端子に接続されて前記第2のスイッチトキャパシタに充電されている電荷を放電し、
前記参照信号がローレベルの場合に、前記第1のスイッチトキャパシタの前記第1電極が放電先側の端子に接続すると共に第2電極が接地されて前記第1のスイッチトキャパシタに充電されている電荷を放電、前記第2のスイッチトキャパシタの前記第3電極が入力手段側の端子に接続すると共に前記第4電極が接地されて前記入力信号の電荷を充電することを特徴とする同期検波回路。
In a synchronous detection circuit using a switched capacitor,
Input means for inputting an input signal having a predetermined period;
Reference signal input means for inputting a reference signal having at least two different states of a high level state and a low level state in synchronization with the input signal;
According to the control of the switch, the first electrode which is one electrode is switched between the terminal on the input means side and the terminal on the discharge destination side, and the second electrode which is the other electrode is switched between the ground. A first switched capacitor for charging and discharging electric charges;
In accordance with the control of the switch, a charge / discharge operation complementary to the first switched capacitor is performed, and the third electrode as one electrode is switched between the terminal on the input means side and the ground, and the other The fourth electrode is grounded when the third electrode is connected to the terminal on the input means side, and is connected to the terminal on the discharge destination side when the third electrode is grounded. A second switched capacitor that performs charging and discharging by switching to
When the reference signal input by the reference signal input means is at a high level, the first electrode of the first switched capacitor is connected to a terminal on the input means side, and the second electrode is grounded, so that the input signal and electric charge, to discharge the charges said third electrode of said second switched capacitor is charged to the second switched capacitor and the fourth electrode is connected to the terminals of the discharge destination side is grounded ,
When the reference signal is at a low level, the first electrode of the first switched capacitor is connected to the terminal on the discharge destination side, and the second electrode is grounded to charge the first switched capacitor discharges, the synchronous detection circuit, wherein the fourth electrode is characterized in that electric charge of the input signal is grounded second of said third electrode of the switched capacitor connected to the input means of terminals.
請求項1に記載の同期検波回路において、
前記入力信号、及び参照信号が同一の信号発振器により生成される信号であることを特徴とする同期検波回路。
In the synchronous detection circuit according to claim 1,
The synchronous detection circuit, wherein the input signal and the reference signal are signals generated by the same signal oscillator.
請求項1又は2に記載の同期検波回路において、
前記入力信号の位相の進相に応じて、前記参照信号と入力信号との位相差を調整する位相調整手段を備えることを特徴とする同期検波回路。
In the synchronous detection circuit according to claim 1 or 2,
A synchronous detection circuit comprising phase adjusting means for adjusting a phase difference between the reference signal and the input signal according to a phase advance of the input signal.
請求項1ないし3のいずれかに記載の同期検波回路において、
前記入力信号の電荷が充電された前記第1のスイッチトキャパシタ、及び第2のスイッチトキャパシタから放電された電荷を充電する充電手段を備えることを特徴とする同期検波回路。
In the synchronous detection circuit according to any one of claims 1 to 3,
A synchronous detection circuit comprising: charging means for charging the first switched capacitor charged with the charge of the input signal and the charge discharged from the second switched capacitor.
請求項1ないし4のいずれかに記載の同期検波回路を有するフラックスゲートセンサにおいて、
磁束変化を検知するセンサヘッドと、
前記センサヘッドに交流励磁電流、及び直流バイアス電流を供給する発振器とを備え、
前記発振器が、前記交流励磁電流と同期した参照信号を前記同期検波回路に供給することを特徴とするフラックスゲートセンサ。
In the fluxgate sensor having the synchronous detection circuit according to any one of claims 1 to 4,
A sensor head for detecting magnetic flux changes;
An oscillator for supplying an AC excitation current and a DC bias current to the sensor head;
The flux gate sensor, wherein the oscillator supplies a reference signal synchronized with the AC excitation current to the synchronous detection circuit.
請求項5に記載のフラックスゲートセンサにおいて、
前記位相調整手段が、前記センサヘッドで発生する誘導電圧と前記参照信号との位相差を調整することを特徴とするフラックスゲートセンサ。
The fluxgate sensor according to claim 5, wherein
The flux gate sensor, wherein the phase adjusting means adjusts a phase difference between an induced voltage generated in the sensor head and the reference signal.
請求項6に記載のフラックスゲートセンサにおいて、
前記位相調整手段が、前記センサヘッドを構成するインダクタンス成分に対して接続されたコンデンサであることを特徴とするフラックスゲートセンサ。
The fluxgate sensor according to claim 6, wherein
The flux gate sensor, wherein the phase adjusting means is a capacitor connected to an inductance component constituting the sensor head.
請求項1ないし4のいずれかに記載の同期検波回路を有するFM復調装置において、
前記入力信号がFM変調信号であり、前記参照信号がFM変調信号のゼロクロスに基づいて生成された矩形波であることを特徴とするFM復調装置。
The FM demodulator having the synchronous detection circuit according to any one of claims 1 to 4,
The FM demodulator characterized in that the input signal is an FM modulated signal and the reference signal is a rectangular wave generated based on a zero cross of the FM modulated signal.
JP2009183634A 2009-08-06 2009-08-06 Synchronous detection circuit, fluxgate sensor, and FM demodulator Expired - Fee Related JP5557181B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009183634A JP5557181B2 (en) 2009-08-06 2009-08-06 Synchronous detection circuit, fluxgate sensor, and FM demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009183634A JP5557181B2 (en) 2009-08-06 2009-08-06 Synchronous detection circuit, fluxgate sensor, and FM demodulator

Publications (2)

Publication Number Publication Date
JP2011040823A JP2011040823A (en) 2011-02-24
JP5557181B2 true JP5557181B2 (en) 2014-07-23

Family

ID=43768181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009183634A Expired - Fee Related JP5557181B2 (en) 2009-08-06 2009-08-06 Synchronous detection circuit, fluxgate sensor, and FM demodulator

Country Status (1)

Country Link
JP (1) JP5557181B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5612782B1 (en) * 2013-07-29 2014-10-22 株式会社ユビテック Magnetic detection device, magnetic sensor, and bill discrimination device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01164123A (en) * 1987-09-30 1989-06-28 Shinshirasuna Denki Kk Noise eliminator for digital audio circuit
JP2007097020A (en) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd Delay circuit and video signal processing circuit employing same

Also Published As

Publication number Publication date
JP2011040823A (en) 2011-02-24

Similar Documents

Publication Publication Date Title
US9459298B2 (en) Method and apparatus for sensing capacitance value and converting it into digital format
CN102954808B (en) Magnetic sensor with low electric offset
US20140021939A1 (en) Current-measuring device
US5287059A (en) Saturable core magnetometer with a parallel resonant circuit in which the W3 DC level changes with a change in an external magnetic field
JP2018504605A (en) Electronic integrator for Rogowski coil sensor
US11269023B2 (en) Magnetic field detection device and method of detecting magnetic field
CN110088636A (en) Current sensor with fluxgate
JP4209114B2 (en) Magnetic field sensor
KR20060089729A (en) Magnetic bridge electric power sensor
US9372217B2 (en) Cable detector
JP5557181B2 (en) Synchronous detection circuit, fluxgate sensor, and FM demodulator
JP2550621B2 (en) High frequency oscillation type proximity switch
US11422207B2 (en) Configurable AC/DC sensor readout architecture
JP5702592B2 (en) Current detector
CN116539945A (en) Current measurement circuit and current sensor
GB2461207A (en) Magnetic sensor with compensation for lead and coil resistance
KR100451480B1 (en) Clamp type current mesuring apparatus capable of measuring ac and dc current
JP6823878B2 (en) Fluxgate magnetic field sensor
US20060192549A1 (en) Current sensor with magnetic toroid dual frequency detection scheme
CN108732415B (en) AC sensor and circuit breaker
JPH0224476B2 (en)
JP2000162294A (en) Magnetic field sensor
JPH0424574A (en) Detecting device of magnetism
JP3794122B2 (en) Magnetic detector
JP5758229B2 (en) Magnetic field detector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140526

R150 Certificate of patent or registration of utility model

Ref document number: 5557181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees