JP5555949B2 - Rectifier with low voltage drop without using inductance - Google Patents
Rectifier with low voltage drop without using inductance Download PDFInfo
- Publication number
- JP5555949B2 JP5555949B2 JP2008040649A JP2008040649A JP5555949B2 JP 5555949 B2 JP5555949 B2 JP 5555949B2 JP 2008040649 A JP2008040649 A JP 2008040649A JP 2008040649 A JP2008040649 A JP 2008040649A JP 5555949 B2 JP5555949 B2 JP 5555949B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- rectifier
- control terminal
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
Description
本発明は交流から直流を生成する整流装置に関するもので、当該装置の入力である交流から出力である直流を生成する整流における電圧降下の縮小を、インダクタンスを使用することなく実現することにより整流における効率の向上と整流装置の小型化を実現する。
The present invention relates to a rectifying device that generates direct current from alternating current, and the reduction in voltage drop in rectification that generates direct current that is output from alternating current that is an input of the device is realized without using an inductance. Improve efficiency and reduce the size of the rectifier.
これまでの整流回路は、インダクタンスを使ったいわゆるカレントダブラ方式とインダクタンスを使用しないダイオードブリッジ方式に大別することができる。カレントダブラ方式は、インダクタンスとオン抵抗の低いFETとを組み合わせることにより効率の良い整流を実現する。この方式ではインダクタンスは必須であり、インダクタンスを使用することが適当でない場合にはカレントダブラ方式を採用することができない。 Conventional rectifier circuits can be broadly classified into a so-called current doubler system using inductance and a diode bridge system using no inductance. The current doubler method realizes efficient rectification by combining an inductance and a low on-resistance FET. In this method, the inductance is essential, and the current doubler method cannot be adopted when it is not appropriate to use the inductance.
一方のダイオードブリッジ方式ではインダクタンスは必要とされないが、ダイオードの順方向の電圧降下による損失がある。とりわけ直流の出力電圧がダイオードの順方向の電圧降下と同程度となる低い出力電圧では、効率が著しく低下する。 One diode bridge system does not require inductance, but has a loss due to a forward voltage drop of the diode. In particular, at low output voltages where the DC output voltage is comparable to the forward voltage drop of the diode, the efficiency is significantly reduced.
非特許文献１には、整流装置をFETをブリッジに接続したFETブリッジを組み込み、FETのゲートを制御する信号を整流装置の出力からではなくその入力から生成する応用が記述されている。
インダクタンスを使用できない場合にも使うことのできる電圧降下の小さい効率の良い整流装置を実現する。 An efficient rectifier with a small voltage drop that can be used even when the inductance cannot be used is realized.
ダイオードの代わりにオン抵抗の低いFETを使用して、FETによりダイオードをシミュレートすることにより電圧降下の小さい整流装置を実現する。ダイオードのシミュレーションはFETのゲートを制御することに行う。FETのゲートを制御するために必要な電源は整流装置の出力を昇圧することにより生成される。FETのゲートを制御するために必要な電源の電圧が十分に昇圧されるまでFETはオフの状態に保たれ、このときFETをドレインとソースとの２端子として見るとFETはダイオードとして機能するので、整流装置はこれらのダイオードによるダイオードブリッジとして整流を行う。
A rectifier with a low voltage drop is realized by simulating a diode by using a FET having a low on-resistance instead of a diode. The diode simulation is performed by controlling the gate of the FET. The power required to control the FET gate is generated by boosting the output of the rectifier. The FET remains off until the power supply voltage necessary to control the gate of the FET is sufficiently boosted. At this time, the FET functions as a diode when the FET is viewed as the two terminals of the drain and source. The rectifier performs rectification as a diode bridge by these diodes.
つまり整流装置に交流が印加された直後にはFETはダイオードとして機能し、整流装置は印加された交流をこれらのダイオードからなるダイオードブリッジによる整流を行い、直流電圧を出力する。このため整流に伴う電圧降下は大きい。たとえばこの整流装置が出力電圧を一定に安定化する帰還ループに組み込まれている場合、出力電圧を参照電圧に近づけるように整流装置に入力される交流の振幅を増加させる。いずれにしても整流装置の出力電圧はやがて昇圧回路が動作を開始する電圧に到達し、昇圧回路の出力電圧は次第に上昇し、やがてFETのゲートを制御できる電圧に到達する。
That is, immediately after an alternating current is applied to the rectifier, the FET functions as a diode, and the rectifier rectifies the applied alternating current with a diode bridge composed of these diodes and outputs a direct current voltage. For this reason, the voltage drop accompanying rectification is large. For example, when the rectifier is incorporated in a feedback loop that stabilizes the output voltage, the amplitude of the alternating current input to the rectifier is increased so that the output voltage approaches the reference voltage. In any case, the output voltage of the rectifier eventually reaches a voltage at which the booster circuit starts to operate, the output voltage of the booster circuit gradually increases, and eventually reaches a voltage that can control the gate of the FET.
昇圧回路の出力電圧があらかじめ決められている規定の電圧に到達すると、FETのゲートの制御が開始される。FETをドレインとソースの２端子のダイオードとして見たとき、このダイオードが順方向にバイアスされたときFETがオンすなわち導通するようにゲートを制御する。整流回路に入力される交流電圧が整流回路の出力電圧より大きい場合に、入力である交流の電圧のポラリティに応じてPチャネルのFETとNチャネルのFETのペアをオンにする。
When the output voltage of the booster circuit reaches a predetermined voltage, control of the gate of the FET is started. When the FET is viewed as a drain and source two-terminal diode, the gate is controlled so that when the diode is forward biased, the FET is turned on. When the AC voltage input to the rectifier circuit is larger than the output voltage of the rectifier circuit, the pair of the P-channel FET and the N-channel FET is turned on according to the polarity of the AC voltage that is the input.
図１にNチャンネル(Nch)のFETを示す。ゲート(G)の電位をソース(S)に対してあるオン閾値より高くするとFETが導通して、ソース(S)とドレイン(D)の間の抵抗（オン抵抗）はきわめて低くなる。またFETのドレイン(D)の電位がソース(S)の電位より低くなると、FETに内蔵されたダイオードを通ってソース(S)からドレイン(D)に電流が流れる。このダイオードを通って電流が流れているときにFETをオンすることにより、FETにより電圧降下の小さいダイオードをシミュレートすることができる。
FIG. 1 shows an N-channel (Nch) FET. When the potential of the gate (G) is made higher than a certain ON threshold with respect to the source (S), the FET becomes conductive, and the resistance (ON resistance) between the source (S) and the drain (D) becomes extremely low. When the potential of the drain (D) of the FET becomes lower than the potential of the source (S), a current flows from the source (S) to the drain (D) through the diode built in the FET. By turning on the FET when current is flowing through the diode, a FET with a small voltage drop can be simulated by the FET.
図２にPチャンネル(Pch)のFETを示す。ゲート(G)の電位をソース(S)に対してあるオン閾値より低くするとFETが導通して、ソース(S)とドレイン(D)の間の抵抗（オン抵抗）はきわめて低くなる。またFETのドレイン(D)の電位がソース(S)の電位より高くなると、FETに内蔵されたダイオードを通ってドレイン(D)からソース(S)に電流が流れる。このダイオードを通って電流が流れているときにFETをオンすることにより、FETにより電圧降下の小さいダイオードをシミュレートすることができる。
FIG. 2 shows a P-channel (Pch) FET. When the potential of the gate (G) is made lower than a certain ON threshold with respect to the source (S), the FET becomes conductive, and the resistance (ON resistance) between the source (S) and the drain (D) becomes extremely low. When the potential of the drain (D) of the FET becomes higher than the potential of the source (S), a current flows from the drain (D) to the source (S) through the diode built in the FET. By turning on the FET when current is flowing through the diode, a FET with a small voltage drop can be simulated by the FET.
図３に整流装置の模式図を示す。交流入力V1とV2に対して、V1の電位がV2の電位の高い場合にPch1とNch2のFETのペアが選択され、V1の電位がV2の電位より低い場合にPch2とNch1のFETのペアが選択される。入力電圧V1-V2の絶対値が、整流装置の出力電圧すなわちV+とV-との電位差より大きいときに選択されたFETのペアがオンになる。すなわちNチャネルではゲートの電位がソースの電位に対してオン閾値以上に高くなり、Pチャネルではゲートの電位がソースの電位に対してオン閾値以上に低くなる。
FIG. 3 shows a schematic diagram of the rectifier. A pair of Pch1 and Nch2 FETs is selected when the potential of V1 is higher than the potential of V2 with respect to AC inputs V1 and V2, and a pair of FETs of Pch2 and Nch1 is selected when the potential of V1 is lower than the potential of V2. Selected. The selected FET pair is turned on when the absolute value of the input voltage V1-V2 is greater than the output voltage of the rectifier, that is, the potential difference between V + and V-. That is, in the N channel, the gate potential is higher than the ON threshold value with respect to the source potential, and in the P channel, the gate potential is lower than the ON threshold value with respect to the source potential.
整流装置に入力である交流が印加された直後には、FETのゲートを制御すために必要な電源の出力があらかじめ決められた電圧に到達していない。出力電圧があらかじめ決められた電圧に到達するまで、NチャネルFETのゲートはV-の電位に固定され、PチャネルFETのゲートはV+の電位に固定される。すなわちすべてのFETはオフの状態に保たれる。この結果すべてのFETはダイオードとして働き、整流装置はダイオードブリッジにより整流を行う。
Immediately after the alternating current as the input is applied to the rectifier, the output of the power source necessary for controlling the gate of the FET does not reach a predetermined voltage. Until the output voltage reaches a predetermined voltage, the gate of the N-channel FET is fixed at the potential of V−, and the gate of the P-channel FET is fixed at the potential of V +. That is, all FETs are kept off. As a result, all FETs act as diodes, and the rectifier rectifies with a diode bridge.
以上、詳細に説明したように、本発明によれば以下のような効果を奏することができる。
As described above in detail, according to the present invention, the following effects can be obtained.
インダクタンスを使用できない場合にも使うことのできる電圧降下の小さい効率の良い整流装置を実現することことができる。
An efficient rectifier with a small voltage drop that can be used even when the inductance cannot be used can be realized.
インダクタンスを使用しないので、整流装置を小型化することができる。
Since the inductance is not used, the rectifier can be downsized.
インダクタンスを使用しないので、強い磁場の中でも効率的に動作する整流装置を作ることができる。
Since no inductance is used, a rectifier that operates efficiently even in a strong magnetic field can be made.
圧電トランスは磁場の中でも効率的に動作するので、一次側と二次側の絶縁された圧電トランスの二次側の整流にこの整流装置を採用することにより、強い磁場の中で効率よく動作する一次側と二次側の絶縁された電源を実現することができる。
Since the piezoelectric transformer operates efficiently even in a magnetic field, this rectifier is used to rectify the secondary side of the insulated piezoelectric transformer on the primary side and the secondary side, thereby operating efficiently in a strong magnetic field. An insulated power source on the primary side and the secondary side can be realized.
以下、本発明の実施の形態について説明する。
Embodiments of the present invention will be described below.
図４は本発明の実施例を示す整流装置のブロック図である。V1とV2がこの整流装置の入力端子であり、交流が印加される。V+とV-がこの整流装置の出力端子である、出力端子の間に生成される直流電圧が出力電圧である。
FIG. 4 is a block diagram of a rectifier showing an embodiment of the present invention. V1 and V2 are the input terminals of this rectifier, and alternating current is applied. V + and V- are the output terminals of this rectifier, and the DC voltage generated between the output terminals is the output voltage.
Nch1とNch2はNチャネルFETである。Pch1とPch2はPチャネルFETである。FETの内蔵するダイオードがダイオードブリッジを構成し、それぞれのFETのゲートが整流装置の出力電圧の近傍の電圧によって制御できるようにNチャネルとPチャネルのFETが組み合わされている。
Nch1 and Nch2 are N-channel FETs. Pch1 and Pch2 are P-channel FETs. N-channel and P-channel FETs are combined so that the diodes built into the FETs constitute a diode bridge, and the gates of the respective FETs can be controlled by voltages in the vicinity of the output voltage of the rectifier.
エレクトロニクスに使用される電圧は近年次第に低下して、最近では2 V以下であることが多くなってきている。一方、FETのオン閾値の電圧は近年次第に低下する傾向にあるが、まだ5 V 前後の電圧が必要とあされる場合が多い。この整流装置の出力電圧が2 V以下である場合、整流装置の出力電圧ではFETのゲートを制御するために十分ではない。
The voltage used in electronics has been gradually decreasing in recent years, and recently it has been increasing to 2 V or less. On the other hand, the on-threshold voltage of FETs tends to gradually decrease in recent years, but a voltage of around 5 V is still required in many cases. When the output voltage of this rectifier is 2 V or less, the output voltage of the rectifier is not sufficient to control the gate of the FET.
チャージポンプコンバータは、整流回路の出力電圧からFETのゲート制御するために必要な高い電圧を生成する。チャージポンプコンバータはキャパシタとスイッチを組み合わせることで電圧の昇圧を実現する。複数のキャパシタの接続状態をスイッチにより切り替えることにより高い電圧を発生させる。例えば2つのコンデンサを並列に接続した状態で充電したのち、接続を直列に切り替えることによって2倍の電圧を発生する。コンデンサの数を変更することでより高い電圧を発生することができる。負荷電流により電圧が下がるが、スイッチを高速で切り替え、フィルタによってスイッチ切り替えの影響を取り除くことにより高い電圧を維持することができる。
The charge pump converter generates a high voltage necessary for gate control of the FET from the output voltage of the rectifier circuit. The charge pump converter realizes voltage boost by combining a capacitor and a switch. A high voltage is generated by switching the connection state of the plurality of capacitors with a switch. For example, after charging with two capacitors connected in parallel, the voltage is doubled by switching the connection in series. A higher voltage can be generated by changing the number of capacitors. Although the voltage drops due to the load current, the high voltage can be maintained by switching the switch at high speed and removing the influence of the switch switching by the filter.
チャージポンプコンバータはインダクタンスを使用することなく、電圧の昇圧を実現する。したがってチャージポンプコンバータは、インダクタンスの使用が適当でない場合にも使うことができる。
The charge pump converter realizes voltage boost without using inductance. Therefore, the charge pump converter can be used even when the use of inductance is not appropriate.
チャージポンプコンバータは時間をかけて電圧の昇圧を行う。チャージポンプコンバータの出力電圧がFETのゲートを制御するのに十分なあらかじめ定められた規定の電圧に到達するまでには時間の遅れがある。
The charge pump converter boosts the voltage over time. There is a time delay before the output voltage of the charge pump converter reaches a predetermined, predetermined voltage sufficient to control the gate of the FET.
コントロール回路はチャージポンプコンバータの出力電圧が規定の電圧に到達するまでFETをオフに保持し、チャージポンプコンバータの出力が規定の電圧に到達したのちにはFETのゲートを制御する。
The control circuit holds the FET off until the output voltage of the charge pump converter reaches a specified voltage, and controls the gate of the FET after the output of the charge pump converter reaches the specified voltage.
チャージポンプコンバータの出力電圧はコントロール回路のボルテージディテクタに入力される。最近のボルテージディテクタの動作限界電圧は0.5V程度と低く、またFEＴのオン閾値は数ボルト程度であるので、チャージポンプコンバータの出力電圧が規定の電圧に到達するまでFETをオフに保持することができる。
The output voltage of the charge pump converter is input to the voltage detector of the control circuit. Since the operation limit voltage of recent voltage detectors is as low as about 0.5V, and the ON threshold of FET is about several volts, it is possible to keep the FET off until the output voltage of the charge pump converter reaches the specified voltage. it can.
チャージポンプコンバータの出力電圧が規定の電圧に到達したのちは、整流装置の入力V1とV2および出力V+とV-の電圧に応じてFETのゲートを制御する。すなわちV1の電圧がV2の電圧より高い場合にはPch1とNch2のFETのペアを選択し、V1の電圧がV2の電圧より低い場合にはPch2とNch1のFETのペアを選択する。V1とV2 との間の電圧が出力であるV+とV-のとの間の電圧より高い場合には選択されているFETのペアをオンにする。すなわち選択されているFETのゲートにオン閾値以上の電圧を印加することによりそのFETをオンにする。
After the output voltage of the charge pump converter reaches a specified voltage, the gate of the FET is controlled according to the voltages of the inputs V1 and V2 and the outputs V + and V− of the rectifier. That is, when the voltage of V1 is higher than the voltage of V2, a pair of Pch1 and Nch2 FETs is selected, and when the voltage of V1 is lower than the voltage of V2, a pair of Pch2 and Nch1 FETs is selected. If the voltage between V1 and V2 is higher than the voltage between the outputs V + and V-, the selected FET pair is turned on. That is, the FET is turned on by applying a voltage equal to or higher than the ON threshold value to the gate of the selected FET.
順方向の電圧降下の小さいショットキーダイオードがFETに内蔵されたダイオードに並列に接続されている。FETがオフに保持され、FETに内蔵されたダイオードによって整流が行われているとき、このダイオードによる電圧降下を減少させるためにショットキーダイオードが並列に接続されている。
A Schottky diode with a small forward voltage drop is connected in parallel with the diode built in the FET. When the FET is held off and rectified by a diode built in the FET, a Schottky diode is connected in parallel to reduce the voltage drop due to this diode.
最近では十ミリオーム程度のオン抵抗のFETが広く利用できる。このオン抵抗による電圧降下はダイオードの電圧降下に較べて遙かに小さいので、ダイオードが順方向にバイアスされたときにFETをオンにして電流がダイオードではなくFETを流れるように制御することにより、電圧降下の少ない整流を実現する。
Recently, on-resistance FETs of about 10 milliohms are widely available. Since the voltage drop due to this on-resistance is much smaller than the voltage drop of the diode, by turning on the FET and controlling the current to flow through the FET instead of the diode when the diode is forward biased, Achieves rectification with little voltage drop.
圧電トランスは通常の電磁トランスに較べてエネルギー密度が５倍以上高く、さらに電磁トランスでは損失が増加して実用的ではなくなる高い周波数で動作させることができるので、圧電トランスを使った電源は電磁トランスを使った電源に較べて遙かに小さく作ることができる。本発明の整流装置の採用により電源の小型化をさらに進めることが可能となる。
Piezoelectric transformers have an energy density that is five times higher than that of ordinary electromagnetic transformers. Furthermore, electromagnetic transformers can be operated at a high frequency that increases loss and becomes impractical. It can be made much smaller than the power source using the. By adopting the rectifier of the present invention, it is possible to further reduce the size of the power source.
なお、本発明は上記の実施例に限定されるものではなく、本発明の趣旨に基づいて多様な変形が可能であり、これらを本発明の範囲から除外するものではない。
In addition, this invention is not limited to said Example, A various deformation | transformation is possible based on the meaning of this invention, and these are not excluded from the scope of the present invention.
Claims (2)
制御端子がオンのとき小さい電圧降下で２端子は導通し、制御端子がオフのときには２端子は等価的にダイオードとなる、制御端子と２端子を含む複合スイッチ素子をダイオードと等価的に並列に接続し、複合スイッチ素子の導通を並列しているダイオードの導通に同期させることにより電圧降下の小さい整流を実現する入力と出力を備えた整流装置において、制御端子を駆動する電圧を生成する昇圧回路と、制御端子をオフに保つ導通禁止回路とを備え、昇圧回路の生成する電圧が十分でない場合導通禁止回路が起動されることを特徴とする整流装置。
When the control terminal is on, the two terminals conduct with a small voltage drop, and when the control terminal is off, the two terminals are equivalently diodes. A composite switch element including the control terminal and two terminals is equivalently parallel to the diodes. A booster circuit that generates a voltage for driving a control terminal in a rectifier having an input and an output that realizes rectification with a small voltage drop by synchronizing the conduction of the composite switch element with the conduction of the diodes in parallel. And a conduction prohibiting circuit for keeping the control terminal off, and the conduction prohibiting circuit is activated when the voltage generated by the booster circuit is not sufficient .
制御端子がオンのとき小さい電圧降下で２端子は導通し、制御端子がオフのときには２端子は等価的にダイオードとなる、制御端子と２端子を含む複合スイッチ素子によりダイオードを等価的に代替し、複合スイッチ素子の導通を代替したダイオードの導通に同期させることにより電圧降下の小さい整流を実現する入力と出力を備えた整流装置において、制御端子を駆動する電圧を生成する昇圧回路と、制御端子をオフに保つ導通禁止回路とを備え、昇圧回路が生成する電圧が十分でない場合導通禁止回路が起動されることを特徴とする整流装置。
When the control terminal is on, the two terminals conduct with a small voltage drop, and when the control terminal is off, the two terminals are equivalently diodes. A composite switch element including the control terminal and two terminals is equivalently substituted for the diode. A booster circuit for generating a voltage for driving a control terminal in a rectifier having an input and an output that realizes rectification with a small voltage drop by synchronizing with the conduction of a diode instead of the conduction of the composite switch element; and the control terminal And a conduction prohibiting circuit that keeps the power off, and the conduction prohibiting circuit is activated when the voltage generated by the booster circuit is not sufficient .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008040649A JP5555949B2 (en) | 2008-02-21 | 2008-02-21 | Rectifier with low voltage drop without using inductance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008040649A JP5555949B2 (en) | 2008-02-21 | 2008-02-21 | Rectifier with low voltage drop without using inductance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009201265A JP2009201265A (en) | 2009-09-03 |
| JP5555949B2 true JP5555949B2 (en) | 2014-07-23 |
Family
ID=41144179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008040649A Active JP5555949B2 (en) | 2008-02-21 | 2008-02-21 | Rectifier with low voltage drop without using inductance |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5555949B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS633655A (en) * | 1986-06-24 | 1988-01-08 | Kanda Tsushin Kogyo Kk | Bridge rectifier circuit |
| US5510972A (en) * | 1994-06-29 | 1996-04-23 | Philips Electronics North America Corporation | Bridge rectifier circuit having active switches and an active control circuit |
| EP1056190B1 (en) * | 1998-09-17 | 2005-11-23 | Seiko Epson Corporation | Power supply device, power supply method, portable electronic device, and electronic watch |
| KR100547289B1 (en) * | 2005-05-18 | 2006-01-26 | 주식회사 피에스텍 | Synchronous rectifier type series resonant converter for operating in intermittence mode |
-
2008
- 2008-02-21 JP JP2008040649A patent/JP5555949B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009201265A (en) | 2009-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101151466B1 (en) | Synchronous rectifier and controller for inductive coupling | |
| US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
| US8797776B2 (en) | Diode-less full-wave rectifier for low-power on-chip AC-DC conversion | |
| JP5308682B2 (en) | Bidirectional DC / DC converter | |
| US9898021B2 (en) | Dual-mode regulator circuit | |
| CN108141131B (en) | Multi-phase converter | |
| CN104170254A (en) | System and apparatus for driver circuit for protection of gates of GaN FETs | |
| US9966873B2 (en) | Active switching rectifier employing MOSFET and current-based control using a hall-effect switch | |
| US20160049857A1 (en) | Active switching rectifier employing mosfet and current-based control using a hall-effect switch | |
| WO2018135119A1 (en) | Switching power supply | |
| CN104838571A (en) | Flyback converter circuit | |
| JP5505429B2 (en) | AC power supply | |
| US8964436B2 (en) | Self-starting transistor-only full-wave rectifier for on-chip AC-DC conversion | |
| KR20190016479A (en) | DC / DC converter | |
| US10985748B2 (en) | Drive voltage booster | |
| US20150168983A1 (en) | Power conversion device, isolated driving circuit, and isolated driving method | |
| JP5555949B2 (en) | Rectifier with low voltage drop without using inductance | |
| TWI586092B (en) | Single-stage ac-to-dc converter | |
| US9246379B1 (en) | Current limit protection circuits for use with depletion MOSFET | |
| US10348209B2 (en) | Output voltage responsive isolated DC to DC converter in full and half bridge modes | |
| US8638580B2 (en) | Switching power converters and controllers having auxiliary power circuits | |
| US20150171765A1 (en) | Ultra high voltage regulator | |
| JP6712179B2 (en) | LED power supply | |
| JP2008079425A (en) | Switching power supply | |
| JP2005295627A (en) | Full-wave rectification smoothing circuit and switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140516 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5555949 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |