JP5397230B2 - Power control system - Google Patents

Power control system Download PDF

Info

Publication number
JP5397230B2
JP5397230B2 JP2010001826A JP2010001826A JP5397230B2 JP 5397230 B2 JP5397230 B2 JP 5397230B2 JP 2010001826 A JP2010001826 A JP 2010001826A JP 2010001826 A JP2010001826 A JP 2010001826A JP 5397230 B2 JP5397230 B2 JP 5397230B2
Authority
JP
Japan
Prior art keywords
inductor
inverter circuit
voltage
value
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010001826A
Other languages
Japanese (ja)
Other versions
JP2011142738A (en
Inventor
ティラク・アナンダ・セナナヤケ
祐司 西部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2010001826A priority Critical patent/JP5397230B2/en
Publication of JP2011142738A publication Critical patent/JP2011142738A/en
Application granted granted Critical
Publication of JP5397230B2 publication Critical patent/JP5397230B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Ac Motors In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電源制御システムに係り、特に、2つのインダクタと2つのキャパシタとがX形に接続された2ポートネットワークをインピーダンスソースとするインバータ回路、すなわちZソースインバータ回路を含む電源回路の制御を行う電源制御システムに関する。   The present invention relates to a power supply control system, and more particularly to control of an inverter circuit having an impedance source of a two-port network in which two inductors and two capacitors are connected in an X shape, that is, a Z-source inverter circuit. It is related with the power supply control system to perform.

直流電力を交流電力に変換する回路としてはインバータ回路が知られている。また、潮流電圧をより高い直流電圧に昇圧する回路としては、電圧変換器あるいは昇圧回路と呼ばれるものが知られている。例えば、直流電源であるバッテリを用いて交流回転電機を駆動するには、まずインバータ回路が必要である。その場合に、バッテリ電圧が交流回転電機の作動交流電圧に比較して低すぎる場合には、バッテリ電圧を昇圧する昇圧回路がさらに必要である。このように、交流回転電機を駆動するには、一般的に、バッテリと、昇圧回路と、インバータ回路とを含む電源回路が用いられる。   An inverter circuit is known as a circuit for converting DC power into AC power. Also, as a circuit for boosting the power flow voltage to a higher DC voltage, what is called a voltage converter or a booster circuit is known. For example, in order to drive an AC rotating electrical machine using a battery which is a DC power source, an inverter circuit is first required. In this case, if the battery voltage is too low compared with the operating AC voltage of the AC rotating electric machine, a booster circuit that boosts the battery voltage is further required. Thus, in order to drive an AC rotating electrical machine, a power supply circuit including a battery, a booster circuit, and an inverter circuit is generally used.

このように昇圧回路とインバータ回路とを含む電源回路では、昇圧回路のスイッチング制御とインバータ回路のスイッチング制御とを行わなくてはならない。これを1つのスイッチング制御で直流電圧の昇圧も直流交流変換も行えれば便利である。   Thus, in a power supply circuit including a booster circuit and an inverter circuit, switching control of the booster circuit and switching control of the inverter circuit must be performed. It would be convenient if the DC voltage could be boosted or DC / AC converted with a single switching control.

非特許文献1には、2つのインダクタと2つのキャパシタとがX形に接続された2ポートネットワークをインピーダンスソース、すなわちZソースとして、これをバッテリとインバータ回路の間に配置する構成が述べられている。この文献では、バッテリ側にZソースを介して接続されるインバータ回路、または、インピーダンスネットワークとこれに接続されるインバータ回路を含んで、Zソースインバータ回路と呼んでいる。ここで、インバータ回路は一般的なコンバータ回路でもよく、バッテリは一般的なDCソースでもよく、またバッテリに代えて負荷またはコンバータ回路を接続するものとしてもよいと述べられている。   Non-Patent Document 1 describes a configuration in which a two-port network in which two inductors and two capacitors are connected in an X shape is used as an impedance source, that is, a Z source, and is arranged between the battery and the inverter circuit. Yes. In this document, an inverter circuit connected to the battery side via a Z source or an impedance network and an inverter circuit connected to the impedance network are called a Z source inverter circuit. Here, it is stated that the inverter circuit may be a general converter circuit, the battery may be a general DC source, and a load or a converter circuit may be connected instead of the battery.

このZソースインバータ回路のインバータ回路として3相インバータ回路を用い、DCソースにバッテリを用い、3相インバータ回路の各相アームにおいて直列に接続される上側デバイスと下側デバイスとが共にオンとなる貫通ゼロ電位状態の期間をT0とし、スイッチングの一周期をTとすると、貫通ゼロ電位状態のデューティである双方オンデューティ比はDS=(T0/T)と表わされ、バッテリ電圧をV0として、インバータ回路の入力電圧であるDCバスバイアスの電圧値Viは、Vi={1/(1−2DS)}V0となり、V0のB={1/(1−2DS)}倍に昇圧されることが述べられている。また、インバータ回路の出力最大位相電圧は、変調率M=Vac/(Vi/2)を用いて、Vac=M・B・V0/2と表されることも述べられている。 A three-phase inverter circuit is used as the inverter circuit of the Z source inverter circuit, a battery is used as the DC source, and the upper device and the lower device connected in series in each phase arm of the three-phase inverter circuit are turned on. When the period of the zero potential state is T 0 and one period of switching is T, the on-duty ratio, which is the duty of the through zero potential state, is expressed as D S = (T 0 / T), and the battery voltage is expressed as V 0, the voltage value V i of the DC bus bias the input voltage of the inverter circuit, V i = {1 / ( 1-2D S)} V 0 becomes, the V 0 B = {1 / ( 1-2D S )} Is stated to be boosted. The maximum output phase voltage of the inverter circuit, using the modulation factor M = V ac / (V i / 2), is also mentioned that, denoted V ac = M · B · V 0/2.

また、非特許文献2には、インダクタが小さい場合にインダクタを流れる電流値ILが一定とならず、リップルが高くなり不連続になりえるとされ、インダクタを流れる電流値ILとインバータ回路に流れる電流値Iiとの関係がIL>(Ii/2)となることが必要であると述べられている。 Further, Non-Patent Document 2, the inductor is not the current value I L through the inductor constant is smaller, is a can be a discontinuous ripple is increased, the current value I L and the inverter circuit through the inductor It is stated that the relationship with the flowing current value I i needs to be I L > (I i / 2).

このように、Zソースインバータ回路は、インバータ回路を構成するデバイスのスイッチングによってバッテリ電圧を昇圧し、交流電圧を出力することができる。特許文献1は、この非特許文献1の基本的内容が開示されている。   Thus, the Z-source inverter circuit can boost the battery voltage and output an alternating voltage by switching the devices that constitute the inverter circuit. Patent Document 1 discloses the basic contents of Non-Patent Document 1.

また、特許文献2には、このZソース電力変換装置を用いたインバータ装置が述べられ、ここでは、この電力変換装置からの出力電流である負荷電流が小さい場合に、直流電源に対する逆流防止回路を設けると逆流防止回路を介してZソースに流れる電流がゼロとなって、インバータ回路に入力する電圧が減少して動作が不安定になることを指摘している。   Patent Document 2 describes an inverter device using this Z-source power converter. Here, when a load current that is an output current from the power converter is small, a backflow prevention circuit for a DC power supply is provided. It has been pointed out that if it is provided, the current flowing to the Z source via the backflow prevention circuit becomes zero, and the voltage input to the inverter circuit is reduced to make the operation unstable.

なお、本発明に関連する技術として、非特許文献3には、複数状態スイッチングを行うコンバータのためのスイッチングフローグラフを用いた非線形モデリング方法が述べられている。ここで、スイッチングフローグラフ法は、例えば2つのスイッチング状態がるコンバータは、オン回路とオフ回路の2つの線形のサブ回路に時分割し、これに対応するサブフローグラフGONとGOFFとして、全体のフローグラフGがこのGONとGOFFを組み合わせて表されると述べられている。 As a technique related to the present invention, Non-Patent Document 3 describes a nonlinear modeling method using a switching flow graph for a converter that performs multi-state switching. Here, in the switching flow graph method, for example, a converter having two switching states is time-divided into two linear sub-circuits, an on-circuit and an off-circuit, and the sub-flow graphs G ON and G OFF corresponding thereto are The flow graph G is expressed as a combination of G ON and G OFF .

米国特許7,130,205明細書US Patent 7,130,205 Specification 特開2008−67502号公報JP 2008-67502 A

Fang Zhen Peng et.al., "Z-source Inverter",IEEE Transactions on Industry Applications, vol. 39, No. 2, March/April 2003, p 504-510Fang Zhen Peng et.al., "Z-source Inverter", IEEE Transactions on Industry Applications, vol. 39, No. 2, March / April 2003, p 504-510 Fang Zhen Peng et.al., "Operation Modes and Characteristics of the Z-source Inverter with Small Inductance",IEEE IAS 2005, p 1253-1260Fang Zhen Peng et.al., "Operation Modes and Characteristics of the Z-source Inverter with Small Inductance", IEEE IAS 2005, p 1253-1260 Yonhong Ma et.al.,"Switching flow-graph nonlinear modeling method for multistate-switching converters", IEEE Transactions on Power Electronics, vol. 12, No. 5, September 1997, P854-861Yonhong Ma et.al., "Switching flow-graph nonlinear modeling method for multistate-switching converters", IEEE Transactions on Power Electronics, vol. 12, No. 5, September 1997, P854-861

このように、Zソースインバータ回路の構成を用いることで、インバータ回路を構成するデバイスのスイッチングの制御のみによって直流電圧の昇圧を行い、直流交流変換を行うことができる。ここで、従来技術のZソースインバータ回路の制御の動作パラメータとして、双方オンデューティ比DSと変調率Mの2つが用いられている。この2つの動作パラメータは、相互に独立ではないので、Zソースインバータ回路の設計を複雑にしている。 As described above, by using the configuration of the Z source inverter circuit, it is possible to perform DC / AC conversion by boosting the DC voltage only by controlling the switching of the devices constituting the inverter circuit. Here, as the operating parameters of the control of the Z source inverter circuit of the prior art, two of both on-duty ratio D S and the modulation factor M are used. These two operating parameters are not independent of each other, complicating the design of the Z-source inverter circuit.

また、Zソースインバータ回路の制御について、従来技術のほとんどはオープンループ制御について述べられており、動的特性に付いてはあまり考慮が払われていない。しかし、出力電圧に関する伝達関数に正の零点が現れると、例えば、入力条件がステップ状に変化すると、出力電圧が十分に上昇して次の安定状態に移行する前に電圧値が低下する等の不安定状態が生じ得る。また、正の零点による応答の遅れは、インバータ回路の制御を複雑にし、電源回路システムのロバスト性を低下させる。   As for the control of the Z source inverter circuit, most of the prior art describes the open loop control, and much consideration is not given to the dynamic characteristics. However, if a positive zero appears in the transfer function related to the output voltage, for example, if the input condition changes stepwise, the output voltage will rise sufficiently and the voltage value will drop before moving to the next stable state, etc. An unstable state can occur. In addition, the response delay due to the positive zero makes the control of the inverter circuit complicated and reduces the robustness of the power supply circuit system.

本発明の目的は、Zソースインバータ回路の動作をさらに安定なものとできる電源制御システムを提供することである。他の目的は、Zソースインバータ回路の動作パラメータを単一のものとできる電源制御システムを提供することである。以下の手段は、これらの目的の少なくとも1つに貢献する。   An object of the present invention is to provide a power supply control system that can further stabilize the operation of a Z-source inverter circuit. Another object is to provide a power supply control system that can have a single operating parameter for the Z source inverter circuit. The following means contribute to at least one of these purposes.

本発明に係る電源制御システムは、充放電可能な蓄電装置と、蓄電装置の正極側母線と負極側母線の間に配置され、正極側母線に直列配置される第1インダクタと、負極側母線に直列配置される第2インダクタと、第1インダクタの一方端と第2インダクタの他方端との間に配置接続される第1キャパシタと、第1インダクタの他方端と第2インダクタの一方端との間に配置接続される第2キャパシタと、を含むインピーダンスネットワークと、一方側がインピーダンスネットワークに接続され、このインピーダンスネットワークをZソースとして、他方側が負荷装置に接続されるインバータ回路であって、正極側母線と負極側母線との間に直列接続される2つのスイッチング素子を複数組含み、各組の2つのスイッチング素子の接続点がそれぞれ負荷装置に接続され、各組の2つのスイッチング素子が共にオンする期間の双方オンデューティ比DSを制御することで蓄電装置の両端子間電圧を昇圧し、昇圧した直流電力を交流電力に変換して負荷装置に供給できるインバータ回路と、負荷装置へ出力する交流電圧の指令値である出力電圧指令値に基づいてインバータ回路の双方オンデューティ比DSを制御する制御回路と、を備え、制御回路は、第1キャパシタの両端子間電圧または第2キャパシタの両端子間電圧値であるキャパシタ電圧値VCに基づいて算出される帰還出力電圧値VXと、出力電圧指令値VXrefとの差である電圧偏差ΔVを算出する電圧値減算器と、電圧偏差ΔVに基づいて、第1インダクタと第2インダクタに流される電流の指令値であるインダクタ電流指令値ILrefを算出する電流指令値算出手段と、第1インダクタに流れる電流値または第2インダクタに流れるインダクタ電流値であるインダクタ電流値ILと、インダクタ電流指令値ILrefとの差である電流偏差ΔIを算出する電流値減算器と、電流偏差ΔIに基づいてインバータ回路の双方オンデューティ比DSを算出するデューティ算出手段と、を含むことを特徴とする。 A power supply control system according to the present invention includes a chargeable / dischargeable power storage device, a first inductor disposed between a positive side bus and a negative side bus of the power storage device and arranged in series with the positive side bus, and a negative side bus A second inductor arranged in series; a first capacitor arranged and connected between one end of the first inductor and the other end of the second inductor; and another end of the first inductor and one end of the second inductor An inverter network including a second capacitor disposed between and connected to the impedance network, one side connected to the impedance network, the impedance network as a Z source, and the other side connected to the load device, the positive side bus A plurality of sets of two switching elements connected in series between the negative electrode bus and the negative side bus, and the connection point of the two switching elements of each set is Are connected to respective load devices, boosts the voltage between both terminals of the power storage device by controlling both the on-duty ratio D S period each set of two switching elements are turned on, the AC power boosted DC power And an inverter circuit that can be supplied to the load device and a control circuit that controls both on-duty ratios D S of the inverter circuit based on an output voltage command value that is an AC voltage command value output to the load device. The control circuit outputs a feedback output voltage value V X calculated based on a capacitor voltage value V C which is a voltage between both terminals of the first capacitor or a voltage value between both terminals of the second capacitor, and an output voltage command value V Xref. A voltage value subtractor that calculates a voltage deviation ΔV that is a difference between the first inductor and the inductor current command value I that is a command value of a current that flows to the first inductor and the second inductor based on the voltage deviation ΔV. A current deviation ΔI that is a difference between a current command value calculating means for calculating Lref , an inductor current value I L that is a current value flowing through the first inductor or an inductor current value flowing through the second inductor, and an inductor current command value I Lref. a current value subtracter for calculating a, characterized in that it comprises a duty calculation means for calculating both on-duty ratio D S of the inverter circuit, a based on the current deviation [Delta] I.

また、本発明に係る電源制御システムにおいて、制御回路は、帰還出力電圧値VXとして、キャパシタ電圧値VCに、予め定めた単一の動作設定パラメータkを乗じて算出される値を用いることが好ましい。 In the power supply control system according to the present invention, the control circuit uses a value calculated by multiplying the capacitor voltage value V C by a predetermined single operation setting parameter k as the feedback output voltage value V X. Is preferred.

また、本発明に係る電源制御システムにおいて、制御回路は、動作設定パラメータkとして、インバータ回路の双方オンデューティ比DSと、インバータ回路の交流出力電圧と蓄電装置の直流端子間電圧とに基づく変調率Mとに基づいて算出される動作設定パラメータkを用いることが好ましい。 Further, in the power supply control system according to the present invention, the control circuit, as the operation setting parameters k, based with both the on-duty ratio D S of the inverter circuit, to the DC terminal voltage of the AC output voltage and the power storage device of the inverter circuit modulation It is preferable to use an operation setting parameter k calculated based on the rate M.

上記構成により、電源制御システムは、インピーダンスネットワークをソースとするインバータ回路、すなわちZソースインバータ回路と、負荷装置へ出力する交流電圧の指令値である出力電圧指令値に基づいてZソースインバータ回路の双方オンデューティ比を制御する制御回路とを備える。   With the above configuration, the power supply control system includes both an inverter circuit that uses an impedance network as a source, that is, a Z source inverter circuit, and a Z source inverter circuit based on an output voltage command value that is a command value of an AC voltage output to the load device. And a control circuit for controlling the on-duty ratio.

そして、制御回路は、キャパシタ電圧値VCに基づいて算出される帰還出力電圧値VXを出力電圧指令値VXrefにフィードバックして、その電圧偏差ΔVを算出する。また、電圧偏差ΔVに基づいてインダクタ電流指令値ILrefを算出し、これにインダクタ電流値ILをフィードバックしてその電流偏差ΔIを算出する。この電流偏差をゼロとするようにインバータ回路の双方オンデューティ比DSが求められる。このように、電圧フィードバックと電流フィードバックを用いてZソースインバータ回路の双方オンデューティ比DSが求められるので、Zソースインバータ回路の動作の安定性が向上する。 Then, the control circuit feeds back the feedback output voltage value V X calculated based on the capacitor voltage value V C to the output voltage command value V Xref and calculates the voltage deviation ΔV. Further, the inductor current command value I Lref is calculated based on the voltage deviation ΔV, and the inductor current value I L is fed back to this to calculate the current deviation ΔI. Both the on-duty ratio D S of the inverter circuit is required to the current deviation to zero. Thus, since both on-duty ratios D S of the Z source inverter circuit are obtained using voltage feedback and current feedback, the operation stability of the Z source inverter circuit is improved.

また、帰還出力電圧値VXをkVCとして求める。すなわち、従来技術のZソースインバータ回路においては、DSとMの2つのパラメータ設定が必要であったが、ここでは、Zソースインバータ回路の動作パラメータを単一のものとできる。したがって、Zソースインバータ回路の制御を簡明なものとできる。 Further, the feedback output voltage value V X is obtained as kV C. That is, in the Z source inverter circuit of the prior art, were required two parameter settings D S and M, where can those operating parameters Z source inverter circuit for a single. Therefore, the control of the Z source inverter circuit can be simplified.

また、動作設定パラメータkは、DSとMとに基づいて算出される。つまり、従来の2つのパラメータを1つにまとめた動作設定パラメータkを用いるので、Zソースインバータ回路の制御を簡明なものとできる。 The operation setting parameter k is calculated based on DS and M. That is, since the operation setting parameter k, which is a combination of the two conventional parameters, is used, the control of the Z source inverter circuit can be simplified.

本発明に係る実施の形態の電源制御システムの構成を説明する図である。It is a figure explaining the structure of the power supply control system of embodiment which concerns on this invention. Zソースインバータ回路の等価回路を説明する図である。It is a figure explaining the equivalent circuit of Z source inverter circuit. Zソースインバータ回路において、双方オンの状態の等価回路を説明する図である。In the Z source inverter circuit, it is a diagram for explaining an equivalent circuit in the both-on state. Zソースインバータ回路において、双方オンでない通常の動作状態モードのときの等価回路を説明する図である。FIG. 10 is a diagram for explaining an equivalent circuit in a normal operation state mode in which both of the Z source inverter circuits are not on. Zソースインバータ回路において、双方オンでない通常の動作状態モードのときの制御信号の様子を説明する図である。FIG. 6 is a diagram for explaining a state of a control signal in a normal operation state mode in which both are not turned on in the Z source inverter circuit. Zソースインバータ回路において、双方オンの動作状態モードのときの制御信号の様子を説明する図である。FIG. 6 is a diagram for explaining a state of a control signal in an operation state mode in which both are on in a Z source inverter circuit. Zソースインバータ回路の小信号モデルを説明する図である。It is a figure explaining the small signal model of Z source inverter circuit. Zソースインバータ回路のDSとMを含む簡易等価回路を説明する図である。It illustrates a simplified equivalent circuit including a D S and M of Z source inverter circuit. 本発明に係る実施の形態の電源制御システムにおけるZソースインバータ回路のフィードバックの制御ブロック図を説明する図である。It is a figure explaining the control block diagram of the feedback of Z source inverter circuit in the power supply control system of an embodiment concerning the present invention. 本発明に係る実施の形態の電源制御システムの制御ブロック図である。It is a control block diagram of the power supply control system of the embodiment according to the present invention. 本発明に係る実施の形態の電源制御システムについてのシミュレーション結果の1つで、VDCがステップ状に変化したときのViの様子を示す図である。One of simulation result of the power control system according to the embodiment of the present invention, V DC is a diagram showing a state of a V i when changes stepwise. 図11と同じVDC変化の条件の下で、Vacの様子を示す図である。It is a figure which shows the mode of Vac on the same conditions of VDC change as FIG. 図11と同じVDC変化の条件の下で、Iloadの様子を示す図である。It is a figure which shows the mode of I load on the same conditions of VDC change as FIG. 従来技術のZソースインバータ回路を含む電源制御回路において、図11と同じVDC変化の条件の下で、Viの様子を示す図である。FIG. 12 is a diagram illustrating a state of V i under the same condition of VDC variation as in FIG. 11 in a power supply control circuit including a Z-source inverter circuit of a conventional technique. 従来技術のZソースインバータ回路を含む電源制御回路において、図11と同じVDC変化の条件の下で、Vacの様子を示す図である。FIG. 12 is a diagram illustrating a state of V ac under the same VDC variation condition as in FIG. 11 in a power supply control circuit including a Z-source inverter circuit according to a conventional technique. 従来技術のZソースインバータ回路を含む電源制御回路において、図11と同じVDC変化の条件の下で、Iloadの様子を示す図である。FIG. 12 is a diagram illustrating a state of I load under the same VDC change condition as that in FIG. 11 in a power supply control circuit including a Z-source inverter circuit according to a conventional technique. 本発明に係る実施の形態の電源制御システムについてのシミュレーション結果の1つで、負荷がステップ状に変化したものとしてIloadの変化の様子を示す図である。It is one of the simulation results about the power supply control system of embodiment which concerns on this invention, and is a figure which shows the mode of a change of Iload as what changed the load stepwise. 図17と同じ負荷変化の条件の下で、Viの様子を示す図である。Under the terms of the same load changes 17 is a diagram showing a state of V i. 図17と同じ負荷変化の条件の下で、Vacの様子を示す図である。It is a figure which shows the mode of Vac on the same load change conditions as FIG. 従来技術のZソースインバータ回路を含む電源制御回路において、図17と同じ負荷変化としてIloadの変化の様子を示す図である。FIG. 18 is a diagram illustrating how I load changes as the same load change as in FIG. 17 in a power supply control circuit including a conventional Z-source inverter circuit. 従来技術のZソースインバータ回路を含む電源制御回路において、図17と同じ負荷変化の条件の下で、Viの様子を示す図である。FIG. 18 is a diagram illustrating a state of V i under the same load change condition as in FIG. 17 in a power supply control circuit including a Z-source inverter circuit according to a conventional technique. 従来技術のZソースインバータ回路を含む電源制御回路において、図17と同じ負荷変化の条件の下で、Vacの様子を示す図である。FIG. 18 is a diagram illustrating a state of V ac under the same load change condition as in FIG. 17 in a power supply control circuit including a conventional Z-source inverter circuit.

以下に図面を用いて本発明に係る実施の形態に付き詳細に説明する。なお以下では、負荷装置として、車両に搭載される回転電機を説明するが、車両搭載用装置でなくてもよく、また、回転電機でなくてもよい。負荷装置としては、直流電力を昇圧し、交流に変換する必要のある電源回路システムを用いるものであればよい。   Embodiments according to the present invention will be described below in detail with reference to the drawings. In the following, a rotating electrical machine mounted on a vehicle will be described as a load device, but it may not be a vehicle mounting device, and may not be a rotating electrical machine. The load device may be any device that uses a power supply circuit system that needs to boost DC power and convert it to AC.

以下では、全ての図面において同様の要素には同一の符号を付し、重複する説明を省略する。また、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。   Below, the same code | symbol is attached | subjected to the same element in all the drawings, and the overlapping description is abbreviate | omitted. In the description in the text, the symbols described before are used as necessary.

図1は、車両搭載用の回転電機8に接続される電源制御システム10の構成を説明する図である。この電源制御システム10は、負荷装置である車両搭載用の回転電機8の動作状態に応じて、直流電力を昇圧し、交流に変換する電源回路を制御するシステムである。   FIG. 1 is a diagram illustrating a configuration of a power supply control system 10 connected to a rotating electrical machine 8 mounted on a vehicle. The power supply control system 10 is a system that controls a power supply circuit that boosts DC power and converts it into AC in accordance with the operating state of a vehicle-mounted rotating electrical machine 8 that is a load device.

ここで、車両搭載用の回転電機8は、車両に搭載されるモータ・ジェネレータ(MG)であって、電源回路から電力が供給されるときはモータとして機能し、図示されていないエンジンによる駆動時、あるいは車両の制動時には発電機として機能する三相同期型回転電機である。   Here, the on-vehicle rotating electrical machine 8 is a motor / generator (MG) mounted on the vehicle and functions as a motor when power is supplied from a power supply circuit, and is driven by an engine (not shown). Alternatively, it is a three-phase synchronous rotating electric machine that functions as a generator during braking of a vehicle.

電源制御システム10は、蓄電装置12と、インピーダンスネットワーク14と、インピーダンスネットワーク14をZソースネットワークとするインバータ回路16と、制御回路20とを含んで構成される。   The power supply control system 10 includes a power storage device 12, an impedance network 14, an inverter circuit 16 using the impedance network 14 as a Z source network, and a control circuit 20.

蓄電装置12は、充放電可能な高電圧用2次電池である。蓄電装置12としては、例えば、約200Vの端子電圧を有するリチウムイオン組電池あるいはニッケル水素組電池、またはキャパシタ等を用いることができる。   The power storage device 12 is a chargeable / dischargeable high voltage secondary battery. As the power storage device 12, for example, a lithium ion assembled battery or a nickel hydride assembled battery having a terminal voltage of about 200 V, a capacitor, or the like can be used.

インピーダンスネットワーク14は、インピーダンスをZと表すこととしてインバータ回路16に対するZソースネットワークとなるものである。インピーダンスネットワーク14は、蓄電装置の12の正極側母線と負極側母線の間に配置され、正極側母線に直列配置される第1のインダクタ22と、負極側母線に直列配置される第2のインダクタ24と、第1のインダクタ22の一方端と第2のインダクタの24の他方端との間に配置接続される第1のキャパシタ26と、第1のインダクタ22の他方端と第2のインダクタ24の一方端との間に配置接続される第2のキャパシタ28とを含んで構成される。   The impedance network 14 is a Z source network for the inverter circuit 16 with the impedance represented as Z. Impedance network 14 is disposed between the positive and negative buses of 12 of the power storage device, and includes a first inductor 22 arranged in series with the positive bus and a second inductor arranged in series with the negative bus. 24, a first capacitor 26 disposed and connected between one end of the first inductor 22 and the other end of the second inductor 24, and the other end of the first inductor 22 and the second inductor 24. And a second capacitor 28 disposed between and connected to one end of the capacitor.

インバータ回路16は、車両搭載用の回転電機8に接続される回路で、制御回路20の制御の下で作動する複数のスイッチング素子を含んで構成され、交流電力と直流電力との間の電力変換を行う機能を有する。ここでは、三相同期型の回転電機8に対応して、三相インバータ回路である。すなわち、正極側母線と負極側母線との間に、2つのスイッチング素子が直列に接続された各相アームが配置接続され、各スイッチング素子にそれぞれダイオードが逆接続された構成を有する。   The inverter circuit 16 is a circuit connected to the rotating electrical machine 8 mounted on the vehicle, and includes a plurality of switching elements that operate under the control of the control circuit 20, and converts power between AC power and DC power. It has a function to perform. Here, it is a three-phase inverter circuit corresponding to the three-phase synchronous rotating electric machine 8. That is, each phase arm in which two switching elements are connected in series is arranged and connected between the positive side bus and the negative side bus, and a diode is reversely connected to each switching element.

各相アームを構成する2つのスイッチング素子は、例えば、正極側母線の側に接続されるp型IGBT(Insulated Gate Bipolar Transistor)と負極側母線の側に接続されるn型IGBTとを用いることができる。そして、各相アームにおけるp型IGBTとn型IGBTの接続点から各相配線が引き出され、回転電機8の各相巻線に接続される。   As the two switching elements constituting each phase arm, for example, a p-type IGBT (Insulated Gate Bipolar Transistor) connected to the positive-side bus side and an n-type IGBT connected to the negative-side bus side may be used. it can. Then, each phase wiring is drawn out from the connection point of the p-type IGBT and the n-type IGBT in each phase arm and connected to each phase winding of the rotating electrical machine 8.

インバータ回路16は、回転電機8が発電機として機能するときは、回転電機8からの交流三相回生電力を直流電力に変換し、蓄電装置12の側に充電電流として供給する交直変換機能を有する。また、回転電機8がモータとして機能するときは、蓄電装置12の側からの直流電力を交流三相駆動電力に変換し、回転電機8に交流駆動電力として供給する直交変換機能を有する。   When the rotating electrical machine 8 functions as a generator, the inverter circuit 16 has an AC / DC conversion function that converts AC three-phase regenerative power from the rotating electrical machine 8 into DC power and supplies it as a charging current to the power storage device 12 side. . In addition, when the rotating electrical machine 8 functions as a motor, it has a quadrature conversion function that converts DC power from the power storage device 12 side to AC three-phase driving power and supplies the AC power to the rotating electrical machine 8 as AC driving power.

ここで、インバータ回路16は、負荷装置である回転電機8と反対側の直流電力源側としては、通常の電圧変換器のような電圧源ではなく、インピーダンスネットワーク14に接続される。直流電圧源側が通常の電圧変換器である従来技術では、電圧変換の程度を変更するには、電圧変換器を構成するスイッチング素子のスイッチングタイミングを制御して行われる。これに対し、インピーダンスネットワーク14はスイッチング素子を含まない。   Here, the inverter circuit 16 is connected not to a voltage source such as a normal voltage converter but to the impedance network 14 on the DC power source side opposite to the rotating electrical machine 8 that is a load device. In the conventional technique in which the DC voltage source side is a normal voltage converter, changing the degree of voltage conversion is performed by controlling the switching timing of the switching elements constituting the voltage converter. On the other hand, the impedance network 14 does not include a switching element.

インピーダンスネットワーク14とインバータ回路16とを組み合わせたZソースインバータ回路では、蓄電装置12の直流電圧を昇圧するのに、インバータ回路16のスイッチング素子のスイッチングタイミングを制御する。具体的には、インバータ回路16において、正極側母線と負極側母線との間に直列に接続される2つのスイッチング素子がともにオンする期間に対応する双方オンデューティ比DSを制御して、蓄電装置12の直流電圧を昇圧する。その詳細については後述する。 In the Z source inverter circuit that combines the impedance network 14 and the inverter circuit 16, the switching timing of the switching elements of the inverter circuit 16 is controlled in order to boost the DC voltage of the power storage device 12. Specifically, in the inverter circuit 16, to control both the on-duty ratio D S corresponding to a period for turning on both the two switching elements connected in series between the positive side bus bar and the negative bus, the power storage The DC voltage of the device 12 is boosted. Details thereof will be described later.

制御回路20は、これらの要素を全体として制御する機能を有するが、ここでは特に、Zソースインバータ回路の動作の安定性を向上させる制御を行う機能を有する。具体的には、Zソースインバータ回路の動作パラメータを簡明にした上で、は電圧フィードバックと電流フィードバックを行い、負荷装置である回転電機8へ出力する交流電圧の指令値である出力電圧指令値に基づいてインバータ回路16の双方オンデューティ比DSを制御する機能を有する。 The control circuit 20 has a function of controlling these elements as a whole, but in this case, in particular, has a function of performing control for improving the operation stability of the Z source inverter circuit. Specifically, after simplifying the operating parameters of the Z-source inverter circuit, voltage feedback and current feedback are performed, and the output voltage command value that is the command value of the AC voltage output to the rotating electrical machine 8 that is the load device is set. Based on this, the inverter circuit 16 has a function of controlling both on-duty ratios D S.

制御回路20には、後述するように、Zソースインバータ回路の動作を一層安定化するために、電流クローズドループと電圧クローズドループ等を設けるものである。その内容を述べる前に、非特許文献1,2等で示されているZソースインバータ回路を含む電源回路の内容について、図2から図7を用いて説明する。   As will be described later, the control circuit 20 is provided with a current closed loop and a voltage closed loop in order to further stabilize the operation of the Z source inverter circuit. Before describing the contents, the contents of the power supply circuit including the Z source inverter circuit shown in Non-Patent Documents 1 and 2 will be described with reference to FIGS.

図2から図4は、Zソースインバータ回路の動作を説明するための図である。図2は、インバータ回路16を入力電圧値Vi、入力電流値Iiを有するモデルとしたZソースインバータ回路の等価回路である。ここでは、蓄電装置12がVDCとして示され、第1のインダクタ22がL1、第2のインダクタ24がL2、第1のキャパシタ26がC1、第2のキャパシタ28がC2として示されている。そして、インバータ回路16の入力側が、等価的に電圧値Vi、電流値Iiとしてモデル化されている。 2 to 4 are diagrams for explaining the operation of the Z source inverter circuit. FIG. 2 is an equivalent circuit of a Z-source inverter circuit in which the inverter circuit 16 is a model having an input voltage value V i and an input current value I i . Here, the power storage device 12 is shown as V DC , the first inductor 22 is shown as L 1 , the second inductor 24 is shown as L 2 , the first capacitor 26 is shown as C 1 , and the second capacitor 28 is shown as C 2. Has been. The input side of the inverter circuit 16 is equivalently modeled as a voltage value V i and a current value I i .

このように、Zソースインバータ回路のインピーダンスネットワーク14は、正極側母線に第1のインダクタ22が配置接続され、負極側母線に第2のインダクタ24が配置接続され、この第1のインダクタ22と第2のインダクタ24の配置関係に対し、あたかも、たすき掛けする態様で、第1のキャパシタ26と第2のキャパシタ28が正極側母線と負極側母線との間に配置接続されて構成される。   As described above, the impedance network 14 of the Z source inverter circuit includes the first inductor 22 arranged and connected to the positive side bus, and the second inductor 24 arranged and connected to the negative side bus. The first capacitor 26 and the second capacitor 28 are arranged and connected between the positive-side bus bar and the negative-side bus bar, as if they are struck against the arrangement relationship of the two inductors 24.

ここで、インピーダンスネットワーク14を対称形で構成すると、L1=L2=L,C1=C2=Cなる。そして、2つのインダクタ22,24を流れる電流は等しくなり、また2つのキャパシタ26,28の端子間電圧も等しくなる。 Here, when the impedance network 14 is configured symmetrically, L 1 = L 2 = L and C 1 = C 2 = C. The currents flowing through the two inductors 22 and 24 are equal, and the voltages across the terminals of the two capacitors 26 and 28 are also equal.

図3は、インバータ回路16を構成する各相アームのうち少なくとも1つが双方オンの状態のときの等価回路で、ここでは、インバータ回路16が短絡状態として示されている。図4は、インバータ回路16を構成する各相アームのいずれもが双方オンとなっていない状態、すなわち一般的な動作状態のときの等価回路で、ここではインバータ回路16が電流源として示されている。   FIG. 3 is an equivalent circuit when at least one of the phase arms constituting the inverter circuit 16 is both on. Here, the inverter circuit 16 is shown as being short-circuited. FIG. 4 is an equivalent circuit when both of the phase arms constituting the inverter circuit 16 are not turned on, that is, in a general operation state. Here, the inverter circuit 16 is shown as a current source. Yes.

Zソースインバータ回路においては、各相アームを構成する直列接続の2つのスイッチング素子が共にオンする双方オン状態を積極的に利用するところに特徴があるので、ここで、インバータ回路16の双方オン状態等について説明する。   The Z-source inverter circuit is characterized by positively utilizing the both-on state in which two series-connected switching elements constituting each phase arm are both turned on. Etc. will be described.

図5は、双方オン状態を用いない一般的なインバータ回路の動作の様子を説明する図、図6は、双方オン状態を用いるときのインバータ回路の動作の様子を説明する図である。これらの図においては、横軸は時間で、縦軸方向に各信号の振幅またはオン・オフ状態が示されている。   FIG. 5 is a diagram illustrating an operation state of a general inverter circuit that does not use the both-on state, and FIG. 6 is a diagram illustrating an operation state of the inverter circuit when the both-on state is used. In these figures, the horizontal axis represents time, and the amplitude or on / off state of each signal is shown in the vertical axis direction.

縦軸方向に並べられている各信号は、紙面上で上側から下側に向かって、PWM(Pulse Wide Modulation)制御に用いられる三角波信号、インバータ回路16の各相アームのp型IGBTのオン・オフ信号、n型IGBTのオン・オフ信号である。   Each signal arranged in the vertical axis direction is a triangle wave signal used for PWM (Pulse Wide Modulation) control from the upper side to the lower side on the paper surface, and the p-type IGBT on / off of each phase arm of the inverter circuit 16. An off signal is an on / off signal of an n-type IGBT.

三角波信号と交差して示されているVa *,Vb *,Vc *は、PWM制御の各相出力信号に相当するもので、この交差タイミングで各相アームのp型IGBT、n型IGBTのオン・オフが決められる。例えば、三相のそれぞれをa相、b相、c相として、Va *と三角波信号との交差によって、a相アームのp型IGBT、n型IGBTのオン・オフが決められる。図5の例では、Va *が三角波信号を超える時間帯において、a相アームのp型IGBTのオン・オフ信号Sapがオフとなり、n型IGBTのオン・オフ信号Sanがオンとなる。同様に、Vb *と三角波信号との大小関係で、b相アームのp型IGBT、n型IGBTのオン・オフが決められ、Vc *と三角波信号との大小関係で、c相アームのp型IGBT、n型IGBTのオン・オフが決められる。 V a * , V b * , and V c * shown to intersect with the triangular wave signal correspond to each phase output signal of PWM control, and p-type IGBT and n-type of each phase arm at this intersection timing. The IGBT is turned on / off. For example, the three phases are a-phase, b-phase, and c-phase, respectively, and the on / off of the p-type IGBT and n-type IGBT of the a-phase arm is determined by the intersection of V a * and the triangular wave signal. In the example of FIG. 5, in the time zone when V a * exceeds the triangular wave signal, the a-phase arm p-type IGBT on / off signal S ap is turned off and the n-type IGBT on / off signal San is turned on. . Similarly, the magnitude relation between V b * and the triangular wave signal, b-phase arm of the p-type IGBT, the on-off of n-type IGBT is determined, the magnitude relationship between the V c * and the triangular wave signal, a c-phase arm On / off of the p-type IGBT and the n-type IGBT is determined.

このように、図5の場合は、インバータ回路16の各相アームを構成するp型IGBTとn型IGBTとは、いずれか一方がオンのときは他方がオフとなり、双方オン状態がない。これによって、各相アームにおいて貫通電流が流れることがない。一般的なインバータ回路の動作状態はこのような動作モードで用いられる。これに対し、図6に示される動作モードは、インバータ回路16の各相アームを構成するp型IGBTとn型IGBTとにおいて、双方がオンとなる双方オン状態が設けられる。   Thus, in the case of FIG. 5, when either one of the p-type IGBT and the n-type IGBT constituting each phase arm of the inverter circuit 16 is turned on, the other is turned off, and both are not turned on. As a result, no through current flows in each phase arm. The operation state of a general inverter circuit is used in such an operation mode. On the other hand, in the operation mode shown in FIG. 6, a p-type IGBT and an n-type IGBT constituting each phase arm of the inverter circuit 16 are both turned on.

例えば、a相アームのp型IGBTのオン・オフ信号Sapがオンとなる期間は、n型IGBTのオン・オフ信号Sanがオンとなる期間と重複する部分がある。図6では、その重複する様子を最下段において斜線で示し、上記のa相アームについての部分を塗りつぶしで示してある。このように、各相アームのオン・オフ信号の一周期をTとすると、その一周期の間に、双方オンとなる期間T0と、双方オンとならない期間T1とがあることになる。ここでT=T0+T1で、双方オンデューティ比DSは、DS=T0/Tで表すことができる。 For example, the period in which on-off signal S ap of p-type IGBT of a phase arm is turned on, there is a portion that overlaps with the period in which n-type IGBT on and off signal S an, is turned on. In FIG. 6, the overlapping state is indicated by hatching in the lowermost stage, and the portion for the a-phase arm is indicated by filling. As described above, when one cycle of the on / off signal of each phase arm is T, there is a period T 0 in which both are turned on and a period T 1 in which both are not turned on. Here, T = T 0 + T 1 , and the on-duty ratio D S can be expressed as D S = T 0 / T.

Zソースインバータ回路は、双方オン状態を積極的に利用するので、図3と図4の状態があることになる。このように複数状態スイッチングを行うコンバータのためのスイッチングフローグラフを用いた非線形モデリング方法としては、非特許文献3の方法が知られている。この非特許文献3の方法を用いて、Zソースインバータ回路の小信号モデルを示したのが図7である。   Since the Z-source inverter circuit actively uses the both-on state, the states of FIGS. 3 and 4 exist. As a nonlinear modeling method using a switching flow graph for a converter that performs multi-state switching as described above, the method of Non-Patent Document 3 is known. FIG. 7 shows a small signal model of the Z source inverter circuit using the method of Non-Patent Document 3.

ここで、VCは、第1のキャパシタ26の両端子間電圧または第2のキャパシタ28の両端子間電圧値であるキャパシタ電圧値である。VDCは、蓄電装置12の両端子間電圧である。ILは、第1のインダクタに流れる電流値または第2のインダクタに流れるインダクタ電流値であるインダクタ電流値である。Iiは、インピーダンスネットワーク14とインバータ回路16との間に流れる直流電流で、蓄電装置12側から見るとインバータ回路16への入力電流に相当する。DSは、上記の双方オンデューティ比であり、DNは、双方オンでない期間に対応するデューティ比で、DN=1−DSである。 Here, V C is a capacitor voltage value which is a voltage between both terminals of the first capacitor 26 or a voltage value between both terminals of the second capacitor 28. V DC is a voltage between both terminals of the power storage device 12. IL is an inductor current value that is a current value flowing through the first inductor or an inductor current value flowing through the second inductor. I i is a direct current that flows between the impedance network 14 and the inverter circuit 16, and corresponds to an input current to the inverter circuit 16 when viewed from the power storage device 12 side. D S is the above-described on-duty ratio, and D N is a duty ratio corresponding to a period in which both are not on, and D N = 1−D S.

この図7の小信号モデルを用いて、Zソースインバータ回路を含む電源回路におけるDSに関する各種伝達関数を求めると、式(1)から(3)となる。式(1)は、Vi/DSについての伝達関数、式(2)はVC/DSについての伝達関数、式(3)は、IL/DSについての伝達関数である。

Figure 0005397230
Figure 0005397230
Figure 0005397230
Using small signal model of FIG. 7, when obtaining the various transfer functions relating D S in the power supply circuit including a Z source inverter circuit, comprising the formula (1) and (3). Equation (1) is a transfer function for V i / D S , Equation (2) is a transfer function for V C / D S , and Equation (3) is a transfer function for I L / D S.
Figure 0005397230
Figure 0005397230
Figure 0005397230

式(1)から、Vi/DSについての伝達関数に、分子がゼロになる零点があり、その零点が正となりえることが分かる。したがって、ある条件の下では、Zソースインバータ回路を含む電源回路のシステムが不安定となり、制御が困難となることが分かる。 From equation (1), it can be seen that there is a zero at which the numerator is zero in the transfer function for V i / D S , and that zero can be positive. Therefore, it can be seen that under certain conditions, the system of the power supply circuit including the Z source inverter circuit becomes unstable and difficult to control.

式(2)からは、VC/DSについての伝達関数に、正となる零点が現れることはなく、したがって、その意味での動作不安定が生じないことが分かる。しかし、非特許文献2に示されるように、L1,L2が小さくすると、Ii>2ILのときに、正の零点が現れる可能性があり、その場合には、ある動作モードでは伝達関数が不安定となり、動作不安定となる。 From equation (2), it can be seen that a positive zero does not appear in the transfer function for V C / D S , and therefore, instability does not occur in that sense. However, as shown in Non-Patent Document 2, if L 1 and L 2 are small, a positive zero may appear when I i > 2I L. In this case, transmission is performed in a certain operation mode. The function becomes unstable and the operation becomes unstable.

インピーダンスネットワーク14の出力電圧に関する伝達関数に正の零点が現れると、その動的特性が低下し、オーバシュートあるいはアンダーシュートが顕著となる。これによって、インバータ回路16への入力電圧にステップ状の過渡特性が現れる。この影響はインバータ回路16の交流の出力電圧にも反映し、負荷装置である回転電機8への出力電圧にオーバシュートあるいはアンダーシュートが現れることになる。   When a positive zero appears in the transfer function related to the output voltage of the impedance network 14, its dynamic characteristics are degraded, and overshoot or undershoot becomes remarkable. As a result, a step-like transient characteristic appears in the input voltage to the inverter circuit 16. This influence is also reflected in the AC output voltage of the inverter circuit 16, and overshoot or undershoot appears in the output voltage to the rotating electrical machine 8 that is the load device.

このように、双方オンデューティ比DSについての伝達関数から見ると、Zソースインバータ回路を含む電源回路は、条件によっては動作が不安定になることが生じ得る。図1の電源制御システム10は、制御回路20に、内側の電流クローズドループと外側の電圧クローズドループを設け、比例積分制御(PI制御)または比例微分積分制御(PID制御)を用いて、Zソースインバータ回路を含む電源回路の動作をさらに安定化する構成となっている。以下にその内容を説明する。 As described above, when viewed from the transfer function with respect to the on-duty ratio D S , the operation of the power supply circuit including the Z source inverter circuit may become unstable depending on conditions. The power supply control system 10 in FIG. 1 includes an inner current closed loop and an outer voltage closed loop in the control circuit 20, and uses proportional integral control (PI control) or proportional differential integral control (PID control) to provide a Z source. The operation of the power supply circuit including the inverter circuit is further stabilized. The contents will be described below.

制御回路20を設計する目的は、目標の出力に関連する平衡状態の位置を限定することにある。Zソースインバータ回路を含む電源回路の目標の出力は、インピーダンスネットワーク14におけるキャパシタ電圧値VCと、インバータ回路16が出力する交流の出力電圧値VXである。従来技術で述べられているZソースインバータ回路における2つのパラメータのうち、双方オンデューティ比DSは、キャパシタ電圧値VCを主に制御し、変調率Mは出力電圧値VXを主に制御する。 The purpose of designing the control circuit 20 is to limit the position of the equilibrium state relative to the target output. The target outputs of the power supply circuit including the Z source inverter circuit are the capacitor voltage value V C in the impedance network 14 and the AC output voltage value V X output from the inverter circuit 16. Of the two parameters in the Z-source inverter circuit described in the prior art, the on-duty ratio D S mainly controls the capacitor voltage value V C , and the modulation factor M mainly controls the output voltage value V X. To do.

ここで、上記のように、双方オンデューティ比DSは、各相アームのスイッチング一周期をTとし、その一周期において双方オンとなる期間をT0として、DS=T0/Tで示される。また、インバータ回路16における入力電圧をViとし、出力交流電圧の振幅をVacとすると、変調率Mは、M=Vac/(Vi/2)で示される。 Here, as described above, the on-duty ratio D S is expressed as D S = T 0 / T, where T is a switching cycle of each phase arm and T 0 is a period during which both phases are on. It is. Further, when the input voltage in the inverter circuit 16 is V i and the amplitude of the output AC voltage is V ac , the modulation factor M is expressed by M = V ac / (V i / 2).

双方オンデューティ比DSと変調率Mとを盛り込んだ等価回路を図8に示す。ここでは、スイッチS1のオン・オフデューティが双方オンデューティ比DSを示し、スイッチS2のオン・オフデューティが変調率Mを示す。ここで、式(4)を条件とすることができる。

Figure 0005397230
The equivalent circuit incorporating with both on-duty ratio D S and the modulation factor M shown in FIG. Here, the on / off duty of the switch S 1 indicates the on-duty ratio D S, and the on / off duty of the switch S 2 indicates the modulation factor M. Here, Formula (4) can be used as a condition.
Figure 0005397230

キャパシタ電圧値VCは、上記のようにスイッチング一周期Tを双方オン期間T0とそれ以外の期間T1とに区別して、VC={T1/(T1−T0)}で与えられる。これをDS=T0/Tを用いて変形して式(5)を得る。

Figure 0005397230
Capacitor voltage value V C is given by V C = {T 1 / (T 1 −T 0 )} by distinguishing one switching period T into both ON period T 0 and other period T 1 as described above. It is done. This is transformed using D S = T 0 / T to obtain equation (5).
Figure 0005397230

ここで、インバータ回路16の入力電圧値Viは、インピーダンスネットワーク14の構成対称性から、キャパシタ電圧値VCとインダクタ電圧値VLの差電圧となる。すなわち、Vi=VC−VLで示される。また、VLは、蓄電装置12の端子間電圧VDCとキャパシタ電圧値VCの差電圧であるので、VL=VDC−VCである。したがって、Vi=VC−VL=2VC−VDCとなる。これにVC={T1/(T1−T0)}を適用すると、Vi={T/(T1−T0)}VDCとなる。 Here, the input voltage value V i of the inverter circuit 16 is a difference voltage between the capacitor voltage value V C and the inductor voltage value V L due to the configuration symmetry of the impedance network 14. That is, V i = V C −V L. In addition, V L is a voltage difference between the terminal voltage V DC of the power storage device 12 and the capacitor voltage value V C , and therefore V L = V DC −V C. Therefore, V i = V C −V L = 2V C −V DC . If V C = {T 1 / (T 1 −T 0 )} is applied to this, V i = {T / (T 1 −T 0 )} V DC .

すなわち、インピーダンスネットワーク14の蓄電装置12側の端子間電圧VDCは、インバータ回路16の双方オン状態を利用することで、インバータ回路16側の電圧値Viに昇圧される。その昇圧比であるブースト比Bは、B={T/(T1−T0)}となる。
インバータ回路16の交流の出力電圧値VXは、変調率Mとブースト比Bを用いて、VX=M・B(VDC/2)で与えられるので、これを変形して式(6)となる。

Figure 0005397230
That is, the voltage V DC between the terminals on the power storage device 12 side of the impedance network 14 is boosted to the voltage value V i on the inverter circuit 16 side by using the both-on state of the inverter circuit 16. The boost ratio B, which is the boost ratio, is B = {T / (T 1 −T 0 )}.
The AC output voltage value V X of the inverter circuit 16 is given by V X = M · B (V DC / 2) using the modulation factor M and the boost ratio B. It becomes.
Figure 0005397230

式(4),(5),(6)から、式(7)が導かれる。

Figure 0005397230
Expression (7) is derived from Expressions (4), (5), and (6).
Figure 0005397230

この式(7)から、式(8)が定義できる。

Figure 0005397230
From this equation (7), equation (8) can be defined.
Figure 0005397230

この式(8)から、Zソースインバータ回路の特性を、キャパシタ電圧値VCと交流の出力電圧値VXとの関係で示すことにすれば、動作設定パラメータを単一のkに集約できることが分かる。すなわち、VX=kVCとするときに、kは予め定めた単一の動作設定パラメータであり、この動作設定パラメータkは、式(5),(6),(8)に基いて、インバータ回路16の双方オンデューティ比DSと、インバータ回路16の変調率Mとに基づいて算出することができる。 From this equation (8), if the characteristics of the Z source inverter circuit are expressed by the relationship between the capacitor voltage value V C and the AC output voltage value V X , the operation setting parameters can be aggregated into a single k. I understand. That is, when V X = kV C , k is a predetermined single operation setting parameter, and this operation setting parameter k is an inverter based on the equations (5), (6), (8). it can be calculated based on the both the on-duty ratio D S of the circuit 16, to the modulation factor M of the inverter circuit 16.

ここで、式(3)に戻ると、IL/DSについての伝達関数は、正の零点が現れない。そこで、線形のPI制御またはPID制御を行うことで、電源制御システム10を安定に動作させることが期待できる。しかし、上記のように、式(2)から、VC/DSについての伝達関数は、Ii>2ILのときに、正の零点が現れる可能性があることが指摘されている。これらのことから、制御回路20としては、制御のメインループにおいて、その内側に電流のクローズドループを用いるPI制御またはPID制御を行い、外側に電圧のクローズドループを設けることがよい、と考えられる。 Here, returning to Equation (3), a positive zero does not appear in the transfer function for I L / D S. Therefore, it is expected that the power supply control system 10 can be stably operated by performing linear PI control or PID control. However, as described above, it is pointed out from the expression (2) that a positive zero may appear in the transfer function for V C / D S when I i > 2I L. From these facts, it is considered that the control circuit 20 should perform PI control or PID control using a closed loop of current inside the main loop of control and provide a closed loop of voltage outside.

ここで、内側の電流クローズドループは、高速応答を可能として、電流の擾乱に対し出力を安定化する効果が期待できる。また、外側の電圧クローズドループは、低速の変動を安定化し、指令値に対する追従性を向上させることが期待できる。   Here, the inner current closed loop enables a high-speed response, and an effect of stabilizing the output against current disturbance can be expected. Further, the outer voltage closed loop can be expected to stabilize low-speed fluctuations and improve the followability to the command value.

図9は、上記考えに基いて、出力電圧指令値VXrefを与えて出力電圧値VXを出力する電源回路において、内側の電流クローズドループと外側の電圧クローズドループを用いて、その動作を安定化させる制御のブロック図を示すものである。 FIG. 9 is based on the above idea, and in the power supply circuit that outputs the output voltage value V X by giving the output voltage command value V Xref , the operation is stabilized by using the inner current closed loop and the outer voltage closed loop. FIG. 2 shows a block diagram of control to be performed.

図8において、四角枠で囲んだ部分が、内側の電流クローズドループに関するブロック図である。図8に示されるように、実測されたキャパシタ電圧値VCがフィードバック信号として用いられ、インダクタ電流値ILが擾乱信号として用いられる。このブロック図におけるVi/DSに関する伝達関数は、式(9)のように求められる。

Figure 0005397230
In FIG. 8, a portion surrounded by a square frame is a block diagram regarding an inner current closed loop. As shown in FIG. 8, the actually measured capacitor voltage value V C is used as a feedback signal, and the inductor current value I L is used as a disturbance signal. The transfer function related to V i / D S in this block diagram is obtained as shown in Equation (9).
Figure 0005397230

この新しい式は、電流クローズドループを設けないときの式(1)と異なり、零点による不安定性が除去されている。しかし、Ii>2ILのときに動作が不安定となる可能性がある。ところで、この内側の電流ループについてのオープンループのIL/DSに関するオープンループの伝達関数は、式(10)で与えられる。

Figure 0005397230
This new equation is different from the equation (1) when the current closed loop is not provided, and the instability due to the zero point is removed. However, there is a possibility that the operation becomes unstable when I i > 2I L. By the way, the open loop transfer function regarding the open loop I L / D S for the inner current loop is given by Equation (10).
Figure 0005397230

式(10)は、零点による不安定性を有していないので、これを安定化することは余り困難ではない。図9に示されるように、内側の電流ループは、ゲインGiによって示されるPI制御あるいはPID制御を用いてクローズドループとされる。 Since equation (10) does not have instability due to zeros, it is not so difficult to stabilize it. As shown in FIG. 9, the inner current loop is a closed loop using PI control or PID control indicated by the gain G i .

図9において、出力電圧値VXを安定化するには、入力電圧に対し、指令電流値を変更する必要がある。これを達成する最も単純な方法は、外側の電圧ループを設けることである。電圧ループによって帰還された出力電圧値VXと出力電圧指令値VXrefとの間で生じる電圧偏差ΔVは、上記の内側の電流ループにおけるインダクタ電流指令値ILrefとして用いられる。 In FIG. 9, in order to stabilize the output voltage value V X , it is necessary to change the command current value with respect to the input voltage. The simplest way to accomplish this is to provide an outer voltage loop. The voltage deviation ΔV generated between the output voltage value V X fed back by the voltage loop and the output voltage command value V Xref is used as the inductor current command value I Lref in the inner current loop.

ここで、帰還される出力電圧値VXは、式(8)に述べたように、単一の動作設定パラメータkを用いて、キャパシタ電圧値VCから計算できる。そして、このように計算された出力電圧値VXが図9に示されるように、外側の電圧ループをクローズドループとするために用いられる。 Here, the feedback output voltage value V X can be calculated from the capacitor voltage value V C using the single operation setting parameter k as described in the equation (8). The output voltage value V X calculated in this way is used to make the outer voltage loop a closed loop, as shown in FIG.

図9のブロック図から、Vi/ILに関する伝達関数を求めると式(11)となる。

Figure 0005397230
From the block diagram of FIG. 9, the transfer function related to V i / I L is obtained as Equation (11).
Figure 0005397230

この新しい伝達関数においては、正となる零点を有していないので、安定に動作することが分かる。   It can be seen that this new transfer function operates stably because it does not have a positive zero.

このように、制御回路20としては、図9のブロック図に示されるように、内側の電流クローズドループとPI制御またはPID制御を設け、また、外側の電圧クローズドループを設けることが好ましい。   Thus, as shown in the block diagram of FIG. 9, the control circuit 20 is preferably provided with an inner current closed loop and PI control or PID control, and with an outer voltage closed loop.

図10は、内側の電流クローズドループと外側の電圧クローズドループとを備える電源制御システム10の具体的なブロック図を示す図である。ここでは、インピーダンスネットワーク14に、キャパシタ電圧値VCを検出する電圧検出器30と、インダクタ電流値ILを検出する電流検出器32が設けられる。 FIG. 10 is a diagram illustrating a specific block diagram of the power supply control system 10 including an inner current closed loop and an outer voltage closed loop. Here, the impedance network 14, a voltage detector 30 for detecting the capacitor voltage value V C, the current detector 32 for detecting the inductor current I L is provided.

なお、図10では、電圧検出器30は第1のキャパシタ26の両端子間電圧を検出するものとしているが、勿論、第2のキャパシタ28の両端子間電圧値を検出するものとしてもよい。また、電流検出器32は、第2のインダクタ24に流れるインダクタ電流値を検出するものとしているが、勿論、第1のインダクタ22に流れるインダクタ電流値を検出するものとしてもよい。   In FIG. 10, the voltage detector 30 detects the voltage between both terminals of the first capacitor 26, but of course, the voltage detector 30 may detect the voltage value between both terminals of the second capacitor 28. In addition, the current detector 32 detects the inductor current value flowing through the second inductor 24, but of course, the current detector 32 may detect the inductor current value flowing through the first inductor 22.

図10において、制御回路20は、出力電圧指令値VXrefに応じて、インバータ回路16に対するDSを求めるメインループとして、電圧値減算器44と、PI制御器46と、電流値減算器48と、PI制御器50とを含んで構成される。 10, the control circuit 20, in accordance with the output voltage command value V Xref, as a main loop for determining the D S for the inverter circuit 16, a voltage value subtractor 44, a PI controller 46, a current value subtracter 48 And a PI controller 50.

なお、インピーダンスネットワーク14において電圧検出器30によって検出されたキャパシタ電圧値VCを出力電圧値VXに変換するためのパラメータk設定器42が設けられる。パラメータk設定器42の内容は、上記のように、負荷装置である回転電機8の動作状態に応じたDSとMから式(5),(6),(8)に基いてkを算出する演算器である。 A parameter k setting unit 42 for converting the capacitor voltage value V C detected by the voltage detector 30 in the impedance network 14 into the output voltage value V X is provided. As described above, the parameter k setting unit 42 calculates k based on the equations (5), (6), and (8) from DS and M corresponding to the operating state of the rotating electrical machine 8 that is the load device. It is a computing unit.

電圧値減算器44は、電圧検出器30によって取得されたキャパシタ電圧値VCに動作設定パラメータkを乗じて算出される帰還出力電圧値VXと、出力電圧指令値VXrefとの差である電圧偏差ΔVを算出する機能を有する演算器である。ここで、電圧偏差ΔVは、ΔV=VXref−Vxである。つまり、キャパシタ電圧値VCに動作設定パラメータkを乗じて算出される帰還出力電圧値VXが、出力電圧指令値VXrefに対しフィードバックされる。 The voltage value subtractor 44 is the difference between the feedback output voltage value V X calculated by multiplying the capacitor voltage value V C acquired by the voltage detector 30 by the operation setting parameter k and the output voltage command value V Xref. This is an arithmetic unit having a function of calculating the voltage deviation ΔV. Here, the voltage deviation ΔV is ΔV = V Xref −V x . That is, the feedback output voltage value V X calculated by multiplying the capacitor voltage value V C by the operation setting parameter k is fed back to the output voltage command value V Xref .

PI制御器46は、PI制御によって、電圧偏差ΔVをゼロとするためのインダクタ電流指令値ILrefを算出する機能を有する演算処理器である。ここでは、PI制御機能としているが、勿論PID制御機能とすることもできる。 The PI controller 46 is an arithmetic processing unit having a function of calculating an inductor current command value I Lref for making the voltage deviation ΔV zero by PI control. Here, the PI control function is used, but it is of course possible to use a PID control function.

電流値減算器48は、電流検出器32によって取得されたインダクタ電流値ILと、PI制御器46によって出力されるインダクタ電流指令値ILrefとの差である電流偏差ΔIを算出する機能を有する演算器である。ここで、電流偏差ΔIは、ΔI=ILref−ILである。つまり、インダクタ電流値ILがインダクタ電流指令値ILrefにフィードバックされる。 The current value subtractor 48 has a function of calculating a current deviation ΔI that is a difference between the inductor current value I L acquired by the current detector 32 and the inductor current command value I Lref output by the PI controller 46. It is an arithmetic unit. Here, the current deviation ΔI is ΔI = I Lref −I L. That is, the inductor current I L is fed back to the inductor current command value I Lref.

PI制御器50は、PI制御によって、電流偏差ΔIをゼロとするための双方オンデューティ比DSを算出する機能を有する演算処理器である。ここでは、PI制御機能としているが、勿論PID制御機能とすることもできる。 PI controller 50, the PI control is an arithmetic processor having a function of calculating both on-duty ratio D S for the current deviation ΔI and zero. Here, the PI control function is used, but it is of course possible to use a PID control function.

算出されたDSは、PWM制御回路52に入力される。PWM制御回路52では、図6で説明したように三角波信号が用いられ、DSに対応するVa *等のPWM各相出力信号が出力される。出力されたPWM各相出力信号は、駆動回路54を介してインバータ回路16に供給される。インバータ回路16からは、負荷装置である回転電機8に対し、交流の出力電圧VXが実際に供給されることになる。 Calculated D S is inputted to the PWM control circuit 52. The PWM control circuit 52, the triangular wave signal is used as described in FIG. 6, PWM phase output signals V a * or the like corresponding to the D S is outputted. The output PWM phase signal is supplied to the inverter circuit 16 via the drive circuit 54. From the inverter circuit 16, the AC output voltage V X is actually supplied to the rotating electrical machine 8 that is a load device.

上記構成の作用をシミュレーションによって計算した結果を、従来技術と比較しながら、図11から図22を用いて説明する。ここで、図11から図16は、VDCがステップ状に変化したときのシミュレーション結果を示し、図17から図22は、負荷がステップ状に変化したときのシミュレーション結果を示すものである。なお、図11から図16において、図11から図13が図1,10の構成によるもので、図14から図16は従来技術の構成によるものである。同様に、図17から図22において、図17から図19が図1,10の構成によるもので、図20から図22は従来技術の構成によるものである。 The result of calculating the operation of the above configuration by simulation will be described with reference to FIGS. Here, FIGS. 11 to 16 show simulation results when VDC changes stepwise, and FIGS. 17 to 22 show simulation results when the load changes stepwise. 11 to FIG. 16, FIGS. 11 to 13 are based on the configuration of FIGS. 1 and 10, and FIGS. 14 to 16 are based on the configuration of the prior art. Similarly, in FIGS. 17 to 22, FIGS. 17 to 19 are based on the configuration of FIGS. 1 and 10, and FIGS. 20 to 22 are based on the configuration of the prior art.

図11は、図1,10の構成において、VDCがステップ状に変化したときのViの様子を示す図である。VDCのステップ状変化としては、時間0.12sのときに、100Vから60Vに急変したものとした。このようなVDCのステップ状の急変に対し、インピーダンスネットワーク14の出力電圧であるViにおいて、オーバシュート、アンダーシュートが抑制されていることが図11から分かる。 FIG. 11 is a diagram illustrating a state of V i when V DC changes in a step shape in the configuration of FIGS. The step change in V DC, at time 0.12 s, was that suddenly changed from 100V to 60V. It can be seen from FIG. 11 that overshoot and undershoot are suppressed at V i that is the output voltage of the impedance network 14 against such a sudden change in V DC .

図12は、図11と同じVDC変化の条件の下で、Vacの様子を示す図である。Vacは、インバータ回路16の各相の交流出力電圧であり、図12には、三相の各相についての出力電圧波形の様子が示されている。図12に示されるように、時間0.12sにおいて、ステップ状のVDCの変化の影響がVacにおいてよく抑制されていることが分かる。 FIG. 12 is a diagram showing a state of V ac under the same condition of VDC change as FIG. V ac is the AC output voltage of each phase of the inverter circuit 16, and FIG. 12 shows the state of the output voltage waveform for each of the three phases. As shown in FIG. 12, it can be seen that the influence of the step-like change in V DC is well suppressed in V ac at time 0.12 s.

図13は、図11と同じVDC変化の条件の下で、Iloadの様子を示す図である。Iloadは、図12の各相電圧に対応する各相電流である。図13に示されるように、時間0.12sにおいて、ステップ状のVDCの変化の影響がIloadにおいてよく抑制されていることが分かる。 FIG. 13 is a diagram illustrating the state of I load under the same condition of VDC change as in FIG. I load is each phase current corresponding to each phase voltage in FIG. As shown in FIG. 13, it can be seen that at time 0.12 s, the influence of the step-like change in V DC is well suppressed in I load .

図14から図16は、従来技術のZソースインバータ回路を含む電源制御回路、すなわち、オープンループ制御を用いて内側の電流クローズドループも外側の電圧クローズドループも設けない場合において、図11から図13にそれぞれ対応する図である。   14 to 16 show a power supply control circuit including a conventional Z-source inverter circuit, that is, in the case where neither an inner current closed loop nor an outer voltage closed loop is provided using open loop control. FIG.

図14は、従来技術において、図11で説明したのと同じVDC変化の条件の下で、Viの様子を示す図で、図11に対応するものである。図14に示されるように、従来技術のZソースインバータ回路を含む電源制御回路においては、時間0.12sのときに、Viのオーバシュート等が生じ、VDCのステップ状変化の影響が顕著に現れていることが分かる。 FIG. 14 is a diagram showing the state of V i under the same VDC variation condition as described in FIG. 11 in the prior art, and corresponds to FIG. As shown in FIG. 14, in the power supply control circuit including the Z-source inverter circuit of the prior art, V i overshoot occurs at time 0.12 s, and the influence of the step change of VDC is remarkable. It can be seen that

図15は、従来技術において、図11と同じVDC変化の条件の下で、Vacの様子を示す図で、図12に対応するものである。図15に示されるように、従来技術においては、時間0.12sのときに、各相出力電圧値Vacの変動が生じており、VDCのステップ状変化の影響が顕著に現れていることが分かる。 FIG. 15 is a diagram showing the state of V ac in the prior art under the same VDC variation condition as in FIG. 11, and corresponds to FIG. As shown in FIG. 15, in the conventional technique, the fluctuation of the output voltage value V ac of each phase occurs at time 0.12 s, and the influence of the step change of VDC appears remarkably. I understand.

図16は、従来技術において、図11と同じVDC変化の条件の下で、Iloadの様子を示す図で、図13に対応するものである。図16に示されるように、従来技術においては、時間0.12sのときに、各相のIloadに変動が生じており、VDCのステップ状変化の影響が顕著に現れていることが分かる。 FIG. 16 is a diagram showing the state of I load in the prior art under the same condition of VDC change as in FIG. 11, and corresponds to FIG. As shown in FIG. 16, in the conventional technique, when the time is 0.12 s, the I load of each phase fluctuates, and it can be seen that the influence of the step change of VDC appears remarkably. .

図17は、図1,10の構成において、負荷状態のステップ状の変化に対応するものとして、Iloadが、40Aから120Aにステップ状に変化した様子を示す図である。 FIG. 17 is a diagram illustrating a state in which I load is changed in a step shape from 40A to 120A as a response to the step change in the load state in the configuration of FIGS.

図18は、図17と同じ負荷変化の条件の下で、Viの様子を示す図である。図19に示されるように、時間0.12sにおいて、Viは僅かに変動していることが分かる。また、図19は、図17と同じ負荷変化の条件の下で、Vacの様子を示す図である。図20に示されるように、時間0.12sにおいて、Vacは僅かに変動していることが分かる。このように、負荷状態がステップ状に変化しても、図1,10の構成においては、Vi,Vacの変動がよくよく制されていることが分かる。 FIG. 18 is a diagram showing a state of V i under the same load change condition as FIG. As shown in FIG. 19, it can be seen that V i slightly fluctuates at time 0.12 s. FIG. 19 is a diagram showing the state of V ac under the same load change condition as FIG. As shown in FIG. 20, it can be seen that V ac slightly fluctuates at time 0.12 s. Thus, even if the load state changes stepwise, it can be seen that in the configurations of FIGS. 1 and 10, the fluctuations in V i and V ac are well controlled.

図20から図22は、従来技術のZソースインバータ回路を含む電源制御回路、すなわち、オープンループ制御を用いて内側の電流クローズドループも外側の電圧クローズドループも設けない場合において、図17から図19にそれぞれ対応する図である。   20 to 22 show a power supply control circuit including a conventional Z-source inverter circuit, that is, in the case where neither an inner current closed loop nor an outer voltage closed loop is provided using open loop control. FIG.

図20は、図17に対応する図で、従来技術の構成において、負荷状態のステップ状の変化に対応するものとして、Iloadが、40Aから120Aにステップ状に変化した様子を示す図である。 FIG. 20 is a diagram corresponding to FIG. 17 and is a diagram illustrating a state in which I load is changed from 40A to 120A in a step shape as corresponding to the step change of the load state in the configuration of the related art. .

図21は、従来技術において、図17と同じ負荷変化の条件の下で、Viの様子を示す図である。図21に示されるように、時間0.12sのときに、Viのアンダーシュートが生じ、ステップ状の負荷状態の変化の影響が顕著に現れていることが分かる。また、図22は、従来技術において、図17と同じ負荷変化の条件の下で、Vacの様子を示す図である。図22に示されるように、時間0.12sのときに、Vacが大きく変動し、ステップ状の負荷状態の変化の影響が顕著に現れていることが分かる。 FIG. 21 is a diagram showing the state of V i under the same load change condition as in FIG. 17 in the conventional technique. As shown in FIG. 21, it can be seen that undershoot of V i occurs at time 0.12 s, and the influence of the change in the step-like load state appears remarkably. FIG. 22 is a diagram showing the state of V ac in the conventional technique under the same load change condition as FIG. As shown in FIG. 22, it can be seen that at time 0.12 s, V ac fluctuates greatly, and the influence of the change in the step-like load state appears remarkably.

このように、図1,10で説明した電源制御システム10の構成を用いることで、従来技術のZソースインバータ回路を含む電源制御回路に比べ、安定した制御動作を行うことができる。   As described above, by using the configuration of the power supply control system 10 described with reference to FIGS. 1 and 10, a stable control operation can be performed as compared with a power supply control circuit including a conventional Z-source inverter circuit.

本発明に係る電源制御システムは、Zソースインバータ回路を含む電源回路の制御に利用できる。   The power supply control system according to the present invention can be used to control a power supply circuit including a Z source inverter circuit.

8 回転電機、10 電源制御システム、12 蓄電装置、14 インピーダンスネットワーク、16 インバータ回路、20 制御回路、22,24 インダクタ、26,28 キャパシタ、30 電圧検出器、32 電流検出器、42 k設定器、44 電圧値減算器、46,50 PI制御器、48 電流値減算器、52 PWM制御回路、54 駆動回路。   8 rotating electrical machines, 10 power supply control systems, 12 power storage devices, 14 impedance networks, 16 inverter circuits, 20 control circuits, 22, 24 inductors, 26, 28 capacitors, 30 voltage detectors, 32 current detectors, 42k setting devices, 44 voltage value subtractor, 46, 50 PI controller, 48 current value subtractor, 52 PWM control circuit, 54 drive circuit.

Claims (3)

充放電可能な蓄電装置と、
蓄電装置の正極側母線と負極側母線の間に配置され、正極側母線に直列配置される第1インダクタと、負極側母線に直列配置される第2インダクタと、第1インダクタの一方端と第2インダクタの他方端との間に配置接続される第1キャパシタと、第1インダクタの他方端と第2インダクタの一方端との間に配置接続される第2キャパシタと、を含むインピーダンスネットワークと、
一方側がインピーダンスネットワークに接続され、このインピーダンスネットワークをZソースとして、他方側が負荷装置に接続されるインバータ回路であって、正極側母線と負極側母線との間に直列接続される2つのスイッチング素子を複数組含み、各組の2つのスイッチング素子の接続点がそれぞれ負荷装置に接続され、各組の2つのスイッチング素子が共にオンする期間の双方オンデューティ比DSを制御することで蓄電装置の両端子間電圧を昇圧し、昇圧した直流電力を交流電力に変換して負荷装置に供給できるインバータ回路と、
負荷装置へ出力する交流電圧の指令値である出力電圧指令値に基づいてインバータ回路の双方オンデューティ比DSを制御する制御回路と、
を備え、
制御回路は、
第1キャパシタの両端子間電圧または第2キャパシタの両端子間電圧値であるキャパシタ電圧値VCに基づいて算出される帰還出力電圧値VXと、出力電圧指令値VXrefとの差である電圧偏差ΔVを算出する電圧値減算器と、
電圧偏差ΔVに基づいて、第1インダクタと第2インダクタに流される電流の指令値であるインダクタ電流指令値ILrefを算出する電流指令値算出手段と、
第1インダクタに流れる電流値または第2インダクタに流れるインダクタ電流値であるインダクタ電流値ILと、インダクタ電流指令値ILrefとの差である電流偏差ΔIを算出する電流値減算器と、
電流偏差ΔIに基づいてインバータ回路の双方オンデューティ比DSを算出するデューティ算出手段と、
を含むことを特徴とする電源制御システム。
A chargeable / dischargeable power storage device;
A first inductor disposed between a positive electrode bus and a negative electrode bus of the power storage device and disposed in series with the positive electrode bus, a second inductor disposed in series with the negative electrode bus, one end of the first inductor, and the first inductor An impedance network including a first capacitor arranged and connected between the other end of the two inductors and a second capacitor arranged and connected between the other end of the first inductor and one end of the second inductor;
An inverter circuit in which one side is connected to an impedance network, the impedance network is used as a Z source, and the other side is connected to a load device, and two switching elements connected in series between a positive side bus and a negative side bus Including a plurality of sets, the connection points of the two switching elements of each set are connected to the load device, respectively, and both ends of the power storage device are controlled by controlling both on-duty ratios D S during a period in which the two switching elements of each set are both turned on. An inverter circuit that boosts the voltage between the children, converts the boosted DC power into AC power, and supplies it to the load device;
A control circuit that controls both on-duty ratios D S of the inverter circuit based on an output voltage command value that is a command value of an AC voltage output to the load device;
With
The control circuit
This is the difference between the feedback output voltage value V X calculated based on the capacitor voltage value V C which is the voltage between both terminals of the first capacitor or the voltage value between both terminals of the second capacitor, and the output voltage command value V Xref. A voltage value subtractor for calculating the voltage deviation ΔV;
Current command value calculating means for calculating an inductor current command value I Lref that is a command value of a current flowing through the first inductor and the second inductor based on the voltage deviation ΔV;
A current value subtractor that calculates a current deviation ΔI that is a difference between an inductor current value I L that is a current value that flows through the first inductor or an inductor current value that flows through the second inductor, and an inductor current command value I Lref ;
A duty calculation means for calculating both on-duty ratio D S of the inverter circuit based on the current deviation [Delta] I,
A power supply control system comprising:
請求項1に記載の電源制御システムにおいて、
制御回路は、
帰還出力電圧値VXとして、キャパシタ電圧値VCに、予め定めた単一の動作設定パラメータkを乗じて算出される値を用いることを特徴とする電源制御システム。
The power supply control system according to claim 1,
The control circuit
A power supply control system using a value calculated by multiplying a capacitor voltage value V C by a single predetermined operation setting parameter k as the feedback output voltage value V X.
請求項2に記載の電源制御システムにおいて、
制御回路は、
動作設定パラメータkとして、インバータ回路の双方オンデューティ比DSと、インバータ回路の交流出力電圧と蓄電装置の直流端子間電圧とに基づく変調率Mとに基づいて算出される動作設定パラメータkを用いることを特徴とする電源制御システム。
The power supply control system according to claim 2,
The control circuit
As the operation setting parameters k, is used with both the on-duty ratio D S of the inverter circuit, the operation setting parameter k is calculated based on the modulation factor M based on the voltage between the DC terminals of the AC output voltage and the power storage device of the inverter circuit A power supply control system characterized by that.
JP2010001826A 2010-01-07 2010-01-07 Power control system Expired - Fee Related JP5397230B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010001826A JP5397230B2 (en) 2010-01-07 2010-01-07 Power control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010001826A JP5397230B2 (en) 2010-01-07 2010-01-07 Power control system

Publications (2)

Publication Number Publication Date
JP2011142738A JP2011142738A (en) 2011-07-21
JP5397230B2 true JP5397230B2 (en) 2014-01-22

Family

ID=44458180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010001826A Expired - Fee Related JP5397230B2 (en) 2010-01-07 2010-01-07 Power control system

Country Status (1)

Country Link
JP (1) JP5397230B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104283487A (en) * 2014-10-28 2015-01-14 重庆邮电大学 Novel electric vehicle driving system
CN107959431A (en) * 2017-12-01 2018-04-24 北京航空航天大学 Quasi- Z-source inverter direct current bus voltage control method is predicted based on straight-through duty cycle
US10008854B2 (en) 2015-02-19 2018-06-26 Enphase Energy, Inc. Method and apparatus for time-domain droop control with integrated phasor current control

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5938216B2 (en) * 2012-01-12 2016-06-22 株式会社ダイヘン Control circuit for power conversion circuit, grid-connected inverter system using this control circuit, and single-phase PWM converter system
JP5944660B2 (en) * 2011-09-29 2016-07-05 株式会社ダイヘン Control circuit for power conversion circuit, grid-connected inverter system and three-phase PWM converter system using this control circuit
JP5944663B2 (en) * 2011-12-28 2016-07-05 株式会社ダイヘン Control circuit for power conversion circuit, grid-connected inverter system and three-phase PWM converter system using this control circuit
JP5944670B2 (en) * 2012-01-19 2016-07-05 株式会社ダイヘン Control circuit for power conversion circuit, grid-connected inverter system using this control circuit, and single-phase PWM converter system
CN103036398B (en) * 2012-11-30 2015-02-04 福州大学 Single-level single-phase large-step-up-ratio cascade connection voltage type convertor of quasi impedance source
CN102938620B (en) * 2012-11-30 2015-03-04 福州大学 Single-stage three-phase cascade voltage-type quasi-impedance source inverter with large step-up ratio
CN103079306A (en) * 2012-12-19 2013-05-01 华南理工大学 LED (light-emitting diode) driving power supply
JP2014166074A (en) * 2013-02-26 2014-09-08 Toyota Industries Corp Drive circuit of magnetless winding field motor
CN103986362B (en) * 2014-05-26 2016-05-11 电子科技大学 A kind of Z source inverter circuit
RU2578042C1 (en) * 2014-09-19 2016-03-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Новосибирский государственный технический университет" Three phase z-inverter
CN107957723A (en) * 2017-12-22 2018-04-24 南京安润朴新能源科技有限公司 Performance Test System, main system and the test method of electric machine controller
CN109246875A (en) * 2018-10-09 2019-01-18 三英精控(天津)仪器设备有限公司 Multi-functional boosting resonant heating circuit
KR102548753B1 (en) * 2020-10-21 2023-06-29 경북대학교 산학협력단 Led driving circuit for current balancing of led strings
CN113193597B (en) * 2021-05-27 2024-05-14 阳光电源股份有限公司 Grounding control method and device of photovoltaic inverter system and photovoltaic power generation system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7130205B2 (en) * 2002-06-12 2006-10-31 Michigan State University Impedance source power converter
JP2005285379A (en) * 2004-03-26 2005-10-13 Fuji Electric Holdings Co Ltd Control system for pressure rising chopper
JP4842060B2 (en) * 2006-09-06 2011-12-21 本田技研工業株式会社 Inverter device and control method thereof
JP4846494B2 (en) * 2006-09-07 2011-12-28 本田技研工業株式会社 INVERTER DEVICE AND INVERTER DEVICE CONTROL METHOD
JP2008190642A (en) * 2007-02-06 2008-08-21 Mitsubishi Motors Corp Buried nut
JP4919229B2 (en) * 2007-06-14 2012-04-18 本田技研工業株式会社 Inverter device
JP2009268180A (en) * 2008-04-22 2009-11-12 Denso Corp Control apparatus for power conversion circuit and power conversion control system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104283487A (en) * 2014-10-28 2015-01-14 重庆邮电大学 Novel electric vehicle driving system
US10008854B2 (en) 2015-02-19 2018-06-26 Enphase Energy, Inc. Method and apparatus for time-domain droop control with integrated phasor current control
US10951037B2 (en) 2015-02-19 2021-03-16 Enphase Energy, Inc. Method and apparatus for time-domain droop control with integrated phasor current control
US11355936B2 (en) 2015-02-19 2022-06-07 Enphase Energy, Inc. Method and apparatus for time-domain droop control with integrated phasor current control
CN107959431A (en) * 2017-12-01 2018-04-24 北京航空航天大学 Quasi- Z-source inverter direct current bus voltage control method is predicted based on straight-through duty cycle

Also Published As

Publication number Publication date
JP2011142738A (en) 2011-07-21

Similar Documents

Publication Publication Date Title
JP5397230B2 (en) Power control system
JP6153144B1 (en) Control device and control method for DC / DC converter
CN105529947B (en) Neutral-point-clamped type power inverter and its control method
JP5471079B2 (en) Power control device
US20050281067A1 (en) System and method for unbalanced independent AC phase voltage control of a 3-phase, 4-wire output DC/AC inverter
CN102511122B (en) Power conversion device
JP6050127B2 (en) Power converter
EP3057215B1 (en) Blend-over between ccm and dcm in forward boost reverse buck converter
EP3057214B1 (en) Blend-over between ccm and dcm in forward boost reverse buck converter
JP2015204639A (en) Power conversion apparatus and control method thereof
JP6124262B2 (en) Power supply
JP5978146B2 (en) Power supply system and power supply device
JP5136093B2 (en) Control device for DC-DC converter
US10848075B2 (en) Reactive AFE power control
JP6653645B2 (en) Control device for DC / DC converter
Ramos-Paja et al. Sliding-mode control of a CuK converter for voltage regulation of a dc-bus
JP2007221920A (en) Converter controller and converter control method
KR20220020955A (en) Voltage balancing system and method for multilevel converter
JP5321282B2 (en) Power control device
JP2011160565A (en) Switching power supply device
Jia et al. DC-link voltage control strategy of a bi-directional DC/DC converter for electric vehicles
JP2011109869A (en) Power supply
JP5924281B2 (en) Power conversion apparatus and grid interconnection system
CN101981799A (en) Power assist device
JP2010200534A (en) Voltage conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R151 Written notification of patent or utility model registration

Ref document number: 5397230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees