JP4962828B2 - ワード線ドライバ回路およびこれを利用する方法 - Google Patents

ワード線ドライバ回路およびこれを利用する方法 Download PDF

Info

Publication number
JP4962828B2
JP4962828B2 JP2004245954A JP2004245954A JP4962828B2 JP 4962828 B2 JP4962828 B2 JP 4962828B2 JP 2004245954 A JP2004245954 A JP 2004245954A JP 2004245954 A JP2004245954 A JP 2004245954A JP 4962828 B2 JP4962828 B2 JP 4962828B2
Authority
JP
Japan
Prior art keywords
word line
transistor
dout
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004245954A
Other languages
English (en)
Other versions
JP2006065938A (ja
Inventor
ヒロカズ ウエダ
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Priority to JP2004245954A priority Critical patent/JP4962828B2/ja
Priority to US10/971,939 priority patent/US7269091B2/en
Publication of JP2006065938A publication Critical patent/JP2006065938A/ja
Priority to US11/472,107 priority patent/US7366051B2/en
Priority to US12/077,852 priority patent/US7764567B2/en
Application granted granted Critical
Publication of JP4962828B2 publication Critical patent/JP4962828B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

本発明は、集積回路に関連し、特に、メモリのような集積回路において用いるワード線ドライバ回路に関する。
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）およびスタティックランダムアクセスメモリ（ＳＲＡＭ）のようなメモリは、通常、データのビット表わす電荷を保持することができる多くのメモリセルを含む。通常、これらのメモリセルは、交差するロウおよびカラムの２次元アレイで構成される。データは、メモリセルに選択的にアクセスすることによって、メモリセルに書き込まれ、かつ、これから取り出される。
メモリセルは、ワード線およびビット線に起動電圧を印加することによってアクセスされ得る。通常、ワード線は、メモリセルを起動し、ビット線は、起動されたメモリセルへデータを提供するか、または、これからデータを取り出す。従来、ワード線は、メモリセルの各ロウに隣接して走り、ビット線は、メモリセルの各カラムに隣接して走る。この構成が固定されないこと、および、メモリは、ワード線がメモリセルのカラムに隣接して走り、ビット線がメモリセルのロウに隣接して走るように構築され得ることが理解される。
メモリアクセスが望まれる時、ワード線ドライバによってワード線に起動電圧が印加されることにより、所望の機能（例えば、読み出し、または、書き込み）が実行される。特に、起動電圧がワード線に印加される時、これは、ビット線をイネーブルして起動されたメモリセルにデータを書き込むか、または、これからデータを取り出すメモリセルの回路を起動する。メモリアセセスが必要とされない時、ワード線ドライバは、停止（ｄｅａｃｔｉｖａｔｉｏｎ）電圧を印加して、メモリセルアクセス機能を停止し得る。
これらの起動および停止化電圧は、ワード線ドライバによって印加され得る。例えば、メモリセルにデータを書き込むか、または、メモリセルからデータを読み出すために、ワード線は、ある正の電圧レベルまで駆動される必要がある。起動していない（ｉｎａｃｔｉｖｉｔｙ）の期間（すなわち、メモリアクセスが実行されていない）、ワード線上の電圧は、グランド電圧または負の電圧のような低電圧まで駆動され得る。
メモリセルがアクセスされない場合、ワード線を負の電圧レベルまたはグランド電圧レベルまで駆動することが所望され、メモリセルがその電荷を失わないことが保証される。しかしながら、ワード線をこのような電圧に駆動することは、バウンス（ｂｏｕｎｃｉｎｇ）のような問題を生成する。バウンスは、ワード線の電圧が起動電圧から引き下げられる時に、グランドまたは負の電圧を提供する電圧源にて発生する、所望されない電圧のスパイク（ｓｐｉｋｅ）またはリプル（ｒｉｐｐｌｅ）である。バウンスの有害な効果は、既に公知であり、ワード線がより高速に引き下げられれば引き下げられるほど、より確実になる。
過剰漏れ電流は、従来のワード線ドライバを取り扱うことが困難であることを証明した別の問題である。このような過剰漏れ電流は、ワード線の隣接するロウが短絡する時、または、ワード線が重なりあっているビット線と短絡する時に生じ得る。これらの短絡は、メモリ回路に損傷を与え得る過剰漏れ電流を生じさせるか、電力消費を増加させるか、または、メモリ動作に障害を生じさせ得る。
さらに、従来のメモリ構成では、短絡の存在は、メモリのセグメント全体（共通の電圧源に接続され得る）を永久的に動作不能にし得る。これらのセグメントは、通常、メモリアレイ内のメモリの「大きな」ブロックを構成する（ハードディスククラスタがハードドライブ内のハードドライブスペースの「大」部分である態様と同様）。メモリ内で実装されるワード線ドライバ回路に依存して、１つのワード線の障害は伝播し得、セグメント全体を動作不能にする。
短絡条件によって引き起こされ得るこのような障害は、ワード線障害テストが実行される時に生じ得る。ワード線障害テストは、ワード線が障害を有する（例えば、短絡している）かどうかをテストする。従来のワード線ドライバ回路は、ワード線障害テストが障害のあるワードにおいて実行される場合にセグメントが永久的に動作不能になることを妨げることができない。このように、テスト電圧がワード線に印加されてそのワード線が障害を有するかどうかをテストする時、障害のあるワード線により、メモリセルが動作不能なワード線に関連付けられるだけでなく、そのセグメントの全てのメモリセルが動作不能にされる。
従って、本発明の目的は、高速の引き下げを提供するワード線ドライバ回路を提供しつつ、短絡条件に対して保護を提供することである。
（発明の要旨）
本発明の以上および他の目的は、ワード線の高速引き下げを促進しつつ、同時に、ワード線がオフにされる時に漏れ電流を制限するデュアルトランジスタ構成を利用するワード線ドライバ回路によって提供される。
起動電圧と停止電圧との間で少なくとも１つのワード線の電圧を選択的に駆動するように動作可能であるワード線ドライバ回路が提供される。ワード線ドライバ回路は、第１のトランジスタ、第２のトランジスタ、高インピーダンス回路、インバータ、および、遅延段を備える。第１のトランジスタは、ドライバ制御回路（または、他の同様のタイプの回路）によって提供される信号によって制御され、第２のトランジスタは、その信号の（遅延段およびインバータによって提供される）時間遅延補体によって制御される。信号の反転により、第１のトランジスタはオンにされる一方で、第２のトランジスタはオフにされるか、または、逆もあり得る。しかしながら、時間遅延は、所定の期間、信号の状態に依存して、両方のトランジスタがオンまたはオフのどちらかにされることを保証する。
動作中、ワード線ドライバ回路は、３つの電流経路の１つを選択して、ワード線電圧をハイおよびローに駆動し、漏れ電流を制限する。電流経路の選択は、信号および信号の時間遅延補体の状態に依存する。例えば、ワード線ドライバ回路は、信号がローであり、かつ、その補体がハイである場合に第１の経路を選択し、その信号およびその補体が共にハイである場合に第２の経路を選択し、かつ、信号がハイであり、かつ、その補体がローである場合に第３の経路を選択し得る。
信号の状態およびその補体がハイである場合、これにより、第１および第２のトランジスタの両方が同時にオンにされる。これにより、ワード線電圧の高速の引き下げを生じさせる低インピーダンス経路を介してワード線が低電圧源に接続される。この接続は瞬間的であるが、ワード線上の電圧を停止電圧まで引き下げるためには十分に長い。この瞬間的な接続は遅延段によって設定される所定の期間である。
本発明によるワード線ドライバ回路の中あるトランジスタ構成の利点は、ワード線が停止電圧まで引き下げられる一方で、両方のトランジスタがオンになることを保証するようにサイズ調整され得ることである。さらに、第２のトランジスタをサイズ調整する際の柔軟性は、低電圧源において実質的なバウンスを経ることなく、ワード線電圧を高速に引き下げるというような他の利点を促進する。さらに他の利点は、長い立ち上がりのロー遷移および静的遷移の間に、リフレッシュ速度が増加することである。
所定の期間の満了後、第２のトランジスタはオフになり、その一方で、第１のトランジスタはオンのままである。一旦オフになると、第２のトランジスタは、「開」スイッチのように作用し、それにより、電流が第２のトランジスタを介して流れることを妨げる。電流の代替経路は、高インピーダンス回路によって提供され、これは、第１のトランジスタを低電圧源に接続する。この高インピーダンス回路は、ワード線が停止化され、さらに、メモリセルをロウ対ロウの短絡およびロウ対カラムの短絡から保護する際に効果的である。
信号の状態がローであるとき、ワード線ドライバは、ワード線を起動電圧まで駆動する。ロー信号は、第１のトランジスタをオフにさせ、低電圧源がワード線を引き下げることを妨げる「開」スイッチを生成する。一旦、第１のトランジスタがオフになると、ワード線は、高電圧源によってハイに引かれる。デュアルトランジスタ構成によって実現される別の利点は、ワード線がハイである時に、第１のトランジスタがオフであるために、漏れ電流が最小化されることである。
本発明による保護回路は、１つ以上のワード線をロウ対ロウの短絡およびロウ対カラムの短絡から保護するために利用され得る。例えば、１つの実施形態では、保護回路は、１つのワード線ドライバに接続され得る。別の実施形態では、保護回路は、複数のワード線ドライバに接続され得る。複数のワード線ドライバの実施形態では、保護回路は、ＧＬＯＢＡＬ信号によって駆動される。
本発明のさらなる特徴、その本質および様々な利点は、以下の詳細な説明の添付の図面からより明らかになる。
本発明の集積メモリ回路は、ワード線の複数のロウと、該ワード線の複数のロウの１つに結合され、かつ、該ワード線上の電圧をハイまたはローにする信号ＤＯＵＴを受信するように結合されたワード線ドライバとを備え、該ワード線ドライバは、該ワード線に結合され、かつ、ＤＯＵＴによって選択的に起動化される第１のトランジスタと、該第１のトランジスタに結合され、かつ、該ワード線上の該ワード線電圧をロー電圧にし、該少なくとも１つのワード線上の電流が所定の電流レベルを超過することを防ぐ一方で、該ワード線電圧はローであるように動作可能である電流制限保護回路とを備え、それにより上記目的が達成される。
前記電流制限保護回路は、該第１のトランジスタおよびロー電圧に結合された第２のトランジスタであって、該第２のトランジスタは、オンした場合に前記ワード線を駆動して該ロー電圧に低下させるために、低インピーダンス電流経路を提供する、第２のトランジスタと、該第１および該第２のトランジスタと該低電圧源との間で形成されたノードに結合された高インピーダンス回路であって、該ワード線を駆動してローに低下された場合に該ワード線上の漏れ電流を制限する高インピーダンス電流経路を提供する、高インピーダンス回路とを備えてもよい。
前記低インピーダンス電流経路は、ＤＯＵＴが、該ワード線ドライバに該ワード線をロー電圧に引き下げさせる状態に遷移した後の所定の期間の間、低インピーダンス電流経路が利用されてもよい。
前記高インピーダンス経路は、前記所定の期間が終了した場合に利用されてもよい。
本発明の集積メモリ回路では、ワード線の複数のロウを備えるメモリセグメントと、該メモリセグメントにおける各ワード線に結合され、かつ、該ワード線ドライバに、前記ワード線電圧を駆動作せてハイまたはローにする信号ＤＯＵＴを受信するように結合されたワード線ドライバとを備え、該ワード線ドライバは、各々の該ワード線に結合され、かつ、ＤＯＵＴによって選択的に起動化されるワード線トランジスタと、各々の該ワード線トランジスタに結合され、かつ、各々の該ワード線上の該ワード線電圧を駆動してロー電圧にし、各々の該ワード線が所定の電流レベルを超過することを防ぐ一方で、各々の該ワード線上の電圧はローであるように動作可能である電流制御保護回路とを備え、それにより上記目的が達成される。
前記電流制御保護回路は、前記電流制御保護回路を選択的に起動化するグローバル信号を受信するように結合されてもよい。
前記電流制限保護回路は、前記集積メモリ回路内に配置されるが、前記メモリセグメントとは分離していてもよい。
本発明のワード線駆動回路は、ワード線電圧を駆動してハイおよびローにするように動作するワード線駆動回路であって、第１の電圧源およびワード線に結合され、かつ、前記第１のトランジスタを選択的に起動化する信号ＤＯＵＴを受信するように結合される第１のトランジスタと、第２の電圧源および該第１のトランジスタに結合され、かつ、インバータおよび遅延段を介してＤＯＵＴを受信するように結合される第２のトランジスタであって、該第２のトランジスタは、ＤＯＵＴの遅延補完であるＤＯＵＴ＿ＢＡＲによって選択的に起動化される、第２のトランジスタと、該第１のトランジスタと第２のトランジスタとの間の接続および該第２の電圧源に結合される高インピーダンス回路とを備え、該ワード線駆動回路は、ＤＯＵＴおよびＤＯＵＴ＿ＢＡＲの状態に応答して、該ワード線上の電圧を駆動してハイ電圧またはロー電圧にするように動作し、それにより上記目的が達成される。
前記ワード線駆動回路は、第１の電流経路を選択して、前記ＤＯＵＴの状態がローである場合に該ワード線電圧を駆動してハイにしてもよい。
前記ワード線駆動回路は、第２の電流経路を選択して、ＤＯＵＴおよびＤＯＵＴ＿ＢＡＲの状態がハイである場合に前記ワード線の電圧を駆動してローにしてもよい。
ＤＯＵＴおよびＤＯＵＴ＿ＢＡＲは、所定の期間の間、同じ状態を有し、該所定の期間は、前記遅延段によってセットされてもよい。
前記ワード線駆動回路は、第３の電流経路を選択して、前記ＤＯＵＴの状態がハイであり、前記ＤＯＵＴ＿ＢＡＲの状態がローである場合に、該ワード線上に存在する潜在的漏れ電流を制限してもよい。
前記インピーダンス回路は、レジスタを備えてもよい。
前記インピーダンス回路は、前記レジスタに結合されたキャパシタをさらに備えてもよい。
前記インピーダンス回路は、カットオフモードで動作するトランジスタを備えてもよい。
前記第１の電圧源は、ハイ電圧源であってもよい。
前記第２の電圧源は、グランド電圧であってもよい。
前記第２の電圧源は、負の電圧であってもよい。
プレチャージ信号を受信するように結合され、前記第１の電圧源および該第１のトランジスタに結合され、かつ、ＤＯＵＴが該第１のトランジスタを起動化することを支援するように動作する第３のトランジスタをさらに備えてもよい。
本発明のメモリアクセスを制御するシステムは、メモリセルのロウおよびカラム２次元アレイで配置された複数のメモリセルと、メモリセルの各ロウに接続されたワード線とを有するメモリ回路と、高電圧源と、低電圧源と、該高電圧および低電圧源、および、該ワード線の最初の１つに結合されたワード線駆動回路であって、該ワード線駆動回路は、第１の信号に応答して、該第１のワード線を該高電圧源に選択的に結合し、第２の信号に応答して、該第１のワード線を該低電圧源に結合し、かつ、該第１のワード線を該低電圧源に結合するが、第３の信号に応答して、代替的カップリング構成により結合する、ワード線駆動回路とを備え、それにより上記目的が達成される。
前記ワード線駆動回路は、前記高電圧源および前記第１のワード線に結合された第１のトランジスタと、前記低電圧源および前記第１のトランジスタに結合された第２のトランジスタと、該第１のトランジスタと第２のトランジスタとの間の接続、および、該低電圧源に結合された高インピーダンス回路とを備えてもよい。
前記第１の信号は、前記第１のトランジスタを停止化し、これにより、前記ワード線駆動回路が前記第１のワード線を駆動してハイにすることを可能にしてもよい。
前記第２の信号は、前記第１および第２のトランジスタを起動化し、これにより、前記ワード線駆動回路が前記ワード線を駆動してローにすることを可能にしてもよい。
前記第２の信号は、前記遅延段によってセットされる所定の期間の間のみアサートされてもよい。
前記第３の信号は、前記第１のトランジスタを起動化し、かつ、前記第２のトランジスタを停止化し、これにより、前記高インピーダンス回路が前記第１のワード線に流れる電流を制限してもよい。
前記ワード線駆動回路は、少なくとも第２のワード線に結合され、かつ、前記第１、第２、よび第３の信号に応答して、該少なくとも第２のワード船上の電圧を駆動するように動作してもよい。
本発明の少なくとも１つのワード線を駆動する方法は、前記少なくとも１つのワード線が起動化されるべきかどうかを示す信号ＤＯＵＴを受信するステップと、ＤＯＵＴの遅延補間ＤＯＵＴ＿ＢＡＲを生成して、これにより、ＤＯＵＴ＿ＢＡＲの状態がＤＯＵＴの反対の状態に変化する前の所定の期間の間、ＤＯＵＴ＿ＢＡＲがＤＯＵＴと同じ状態を有する、ステップと、少なくとも３つの電流経路の１つを選択して、該少なくとも１つのワード線上の電圧を起動電圧または停止電圧にするステップであって、該選択するステップは、ＤＯＵＴおよびＤＯＵＴ＿ＢＡＲに基づく、ステップとを包含し、それにより上記目的が達成される。
第１の電流経路を選択するステップは、前記少なくとも１つのワード線上の電圧を前記起動電圧にするステップを包含してもよい。
前記第１の電流経路は、ＤＯＵＴがローの場合に選択されてもよい。
第２の電流経路を選択するステップは、前記少なくとも１つのワード線上の電圧を前記停止電圧に引張るステップを包含してもよい。
前記第２の経路は、ＤＯＵＴおよびＤＯＵＴ＿ＢＡＲの両方がハイである場合に選択されてもよい。
第３の電流経路を選択するステップは、前記少なくとも１つのワード線が停止化された場合に該少なくとも１つのワード線上の漏れ電流を最小化する電流制御経路を選択するステップを包含してもよい。
前記第３の電流経路は、ＤＯＵＴがハイ状態であり、ＤＯＵＴ＿ＢＡＲがロー状態である場合に選択されてもよい。
前記少なくとも１つのワード線が起動化された場合に、少なくとも１つのメモリセルにアクセスするステップをさらに包含してもよい。
前記生成するステップは、前記所定の期間の間にＤＯＵＴを遅延させるステップと、該遅延されたＤＯＵＴを反転させて、ＤＯＵＴ＿ＢＡＲを提供するステップとを包含してもよい。
前記ロー電圧は、グランド電圧であってもよい。
前記ロー電圧は、負の電圧であってもよい。
本発明により、高速の引き下げを提供するワード線ドライバ回路を提供し、かつ、短絡条件に対して保護を提供することができる。
（本発明の詳細な説明）
図１は、本発明によるワード線ドライバ回路１４５を有するメモリデバイス１００を示す。図１は、デバイス１００が、並んだ２つのメモリセル１１２を有するメモリ回路１１０の一部分を備えることを示す。メモリ回路１１０は、通常、ロウおよびカラムで構成される複数のメモリセルを備えるが、ここでは、２つのこのようなメモリセルのみが簡単のために示されることが理解される。メモリ回路１１０は、メモリセル１１２のロウおよびカラムに隣接して配置されるワード線１４０およびビット線１５０を備える。メモリ回路は、通常、複数のワード線およびビット線を備えるが、ここでは、２つのワード線および１つのビット線のみが簡単のために示されることが理解される。各メモリセル１１２は、ワード線１４０に接続されたゲート、ビット線１５０に接続されたドレインおよびキャパシタ１１６に接続されたソースを有するパスゲートトランジスタ１１４を備える。メモリセル１１２のレイアウトは、ＤＲＡＭメモリセルの通常のレイアウトである。各ワード線１４０は、ワード線ドライバ１４５によって駆動され、各ビット線１５０は、ビット線ドライバ１５５によって駆動される。
ロウデコーダ１６０およびカラムデコーダ１７０は、アドレス線１６１のアドレス信号をデコードして、メモリセル１１２にアクセスする。データは、メモリセル１１２にデータ入力パス１８２を介して提供され得、メモリセル１１２からデータ出力パス１８４を介して取り出され得る。データ入力１８２およびデータ出力１８４に、または、これらへ送られるデータは、データ線１８０上で運ばれ得る。
ワード線ドライバ１４５は、ドライバ制御回路１６５によって制御され得る。制御回路１６５は、ワード線１４０にどのワード線ドライバ１４５が起動電圧を印加するのか、および、どのワード線ドライバ１４５が停止電圧を印加するのかを示す信号を、ロウデコーダ１６０から受け取る。制御回路１６５によってワード線ドライバ１４５に提供される信号は、本明細書中ではデコード信号、ＤＯＵＴと呼ばれる。
ＤＯＵＴがハイ（例えば、論理状態ハイ）である時、これは、ワード線ドライバ１４５に、起動電圧をワード線または起動電圧が駆動するワード線に印加するように命令する。起動電圧（例えば、ＶｃｃまたはＶｃｃｐ）は、ハイ電圧源１９０によって提供され得、ハイ電圧源１９０は、ワード線ドライバ回路１４５に接続される。起動電圧は、ワード線１４０に印加され、特定のメモリセル１１２上のメモリアクセス機能（例えば、読み出しまたは書き込み機能）を実行する。起動電圧は、パスゲートトランジスタ１１４を起動して、メモリセル１１２とデータパス１８２および１８４との間のデータ転送を可能にする。
メモリアクセス機能が実行されない（例えば、スタンバイモードの）時、ワード線ドライバ１４５は、ワード線１４０に停止電圧を印加し得る。停止電圧（例えば、グランド電圧または負の電圧）は、低電圧源１９２によって提供され得、これは、ワード線ドライバ１４５にされる。停止電圧の印加は、パスゲートトランジスタ１１４をオフにし、それにより、任意のメモリアクセス機能がメモリセル１１２において実行されることを妨げる。
図２は、例えば、本発明の原理に従う図１のワード線ドライバ１４５として利用され得るワード線ドライバの概略図である。ワード線ドライバ２００は、ＰＭＯＳトランジスタ２０２を備え、ＰＭＯＳトランジスタ２０２は、そのゲートが制御回路（図示されない）に接続され、そのソースはＶｃｃｐに接続され、そのドレインがＮＭＯＳトランジスタ２０８のゲートおよびＰＭＯＳトランジスタ２０６のゲートに接続される。ＰＭＯＳトランジスタ２０４および２０６のソースは、Ｖｃｃｐに接続される。ＰＭＯＳトランジスタ２０４のゲートは、ＰＭＯＳトランジスタ２０６のドレインに接続される、ＰＭＯＳトランジスタ２０６のドレインは、ワード線２４０およびＮＭＯＳトランジスタ２０８のドレインに接続される。
ＮＭＯＳトランジスタ２０８のソースは、ＮＭＯＳトランジスタ２１２のドレインに接続される。ＮＭＯＳトランジスタ２０８のゲートは、ＤＯＵＴを受け取るように接続され、信号は、ワード線がハイまたはローに駆動されるかどうかを示す制御回路（図示されない）によって提供される。ＰＭＯＳトランジスタ２０２および２０４のドレインに接続されるノード、ＮＭＯＳトランジスタ２０８のゲートおよび遅延段２２２の入力は、本明細書中でノードＡと呼ばれる。ＤＯＵＴは、遅延段２２０の入力に接続され、遅延段２２０は、インバータ２２２の入力に接続される出力を有する。インバータ２２２（ノードＢ）の出力は、ＮＭＯＳトランジスタ２１２のゲートに接続される。インバータ２２２の出力は、本明細書においてＤＯＵＴ＿ＢＡＲと呼ばれるＤＯＵＴの時間遅延補体を提供する。ＮＭＯＳトランジスタ２１２のソースは、低電圧源２９２に接続される。抵抗器２１４のカソードは、ＮＭＯＳ２１２のドレインに接続され、そのアノードは、ＮＭＯＳ２１２のソースおよび低電圧源２９２に接続される。
ＮＭＯＳトランジスタ２１２、高インピーダンス回路２１４、遅延段２２０、およびインバータ２２２は、電流制限保護回路２１０の一部であり、図２において、破線の四角によって示される。回路２１０は、ワード線間の短絡（例えば、ロウ対ロウ短絡およびロウ対ロウカラム短絡）の場合に漏れ電流を制限し、ロー電圧バスのバウンスを低減し、かつ、ハイ電圧からロー電圧までワード線の電圧を駆動する応答時間を低減するように機能する。
ＤＯＵＴおよびＤＯＵＴ＿ＢＡＲに加えて、他の信号が、ワード線を駆動する際にワード線ドライバ回路２００を補助するために用いられ得る。例えば、図２に示されるワード線ドライバの実施形態では、プレチャージ（ＰＣ）信号は、ＰＭＯＳトランジスタ２０２のゲートに印加される。ＰＣ信号は、ドライバ制御回路（図示されない）によって提供され得、かつ、ノードＡの電圧をハイに引く際に、ワード線ドライバ２００を補助するために印加される。
ワード線ドライバ２００の動作は、ここで、図３のタイミング図を参照して記載される。図３は、ＤＯＵＴ（ノードＡ）の電圧波形ＤＯＵＴ＿ＢＡＲ（ノードＢ）、およびダウトがローからハイに遷移する状態としてワード線電圧を示す。さらに、図３は、ワード線ドライバ２００の３つの動作モードを示す。
ＤＯＵＴがローであり、ＤＯＵＴ＿ＢＡＲがローである場合、ワード線はハイである。ＤＯＵＴおよびＤＯＵＴ＿ＢＡＲの状態がこのようである場合、ワード線ドライバ２００は、第１の動作モードにより動作し、かつ、ワード線２４０をハイにするために第１の電流経路を選択する。ＬＯＷ ＤＯＵＴは、ＰＭＯＳ２０６を起動化し、ＮＯＭＯＳ２０８を停止化する。ＤＯＵＴがローであル場合に、ＰＣ信号がハイであることに留意されたい。ハイＰＣ信号は、ＰＭＯＳトランジスタ２０２がオフにされることを保証する。ＰＭＯＳ２０６がオンである場合、ワード線２４０は、ＶＣＣＰに引き上げられる。ＤＯＵＴ＿ＢＡＲがローであり、ＮＭＯＳトランジスタ２１２をオンさせる。ＮＭＯＳ２１２がオンであっても、低電圧源２９２はワード線２４０に結合されない。なぜなら、ＮＭＯＳ２０８がオフだからである。トランジスタ２０４は、オフにされる。なぜなら、ワード線２４０上の電圧はハイだからである。従って、第１の電流経路は、起動電圧をＰＭＯＳトランジスタ２０６を介して（ＶＣＣＰから）ワード線２４０に供給するステップを含む。
ＤＯＵＴがローからハイにスイッチングされた場合、これは、第２の電流経路がワード線電圧を急速にロー電圧に引き下げられるように選択される第２の動作モードの開始を示す。図３において、モード２は、２つの垂直の破線によって描かれる。モード２の開始時にて、ＤＯＵＴは、ローからハイへの遷移を開始する。ＤＯＵＴをハイに引張ることを支援をするために、ＰＣ信号は、ローになり、ワード線の引き下げを「ジャンプスタート（ｊｕｍｐ ｓｔａｒｔ）」させる。より具体的には、ＰＣ信号がローになった場合、ＰＭＯＳトランジスタ２０２は、オンになり、これにより、ノードＡをＶＣＣＰに引き上げる。ノドＡが引き上げられると、ＰＭＯＳトランジスタ２０６がオフにされて、ＶＣＣＰがワード線２４０に電圧を供給することを防ぐ。
さらに、ノードＡがハイになると、ＮＭＯＳトランジスタ２０８がオンにされる。一旦オンになると、低電圧源２９２にワード線２４０を接続する経路が提供される。なぜなら、ＮＯＭＯＳトランジスタ２０８および２１２の両方は、オンだからである。ＮＭＯＳ２１２が所定の期間（遅延段２２０によってセットされる）の間、オンであるが、ノードＡの電圧はハイである。この遅延は図３に示され、ここで、ノードＢの電圧が、ローになる前の所定の期間の間、ハイの状態で保持される。この所定の期間の間に、ワード線２４０上の電圧が駆動されて、急速にロー電圧（例えば、停止電圧）にされる。従って、第２の電流経路は、ワード２４０をトランジスタ２０８および２１２を介して低電圧源２９２に結合する。
ワード線２４０上の電圧は、ＮＭＯＳトランジスタ２０８および２１２の両方がオンである場合に急速に引き下げられる。なぜなら、比較的低抵抗の経路が提供されるからである。さらに、遅延段２２０によってセットされた時間遅延がワード線２４０上の電圧がロー電圧に引き下げられることを可能にするために十分であるが、高インピーダンす回路２１４を通ってワード船電圧を引き下げることに過剰に依存する必要はない。ワード線上の任意の残りの電圧は、トランジスタ２１２がオフになった場合に高インピーダンス回路２１４（例えば、抵抗器）を介して引き下げられ得る。
所定の期間が経過した後に、ＤＯＵＴ＿ＢＡＲがローになる一方で、ＤＯＵＴはハイの状態で保持される。これは、ワード線ドライバ２００が第３の電流経路を選択する第３の動作モードを表す。第３の電流経路は、ワード線２４０を高インピーダンス回路２１４およびＮＭＯＳトランジスタ２０８を介して低電圧源２９２に結合する。ＤＯＵＴがハイであり、ＤＯＵＴ＿ＢＡＲがローである場合、ＮＭＯＳトランジスタ２１２はオフであり、ＮＭＯＳトランジスタ２０８はオンである。従って、ワード線２４０上に存在する任意の電流が高インピーダンス回路２１４を通って低電圧源２９２に渡される。従って、ワード線２４０上の電流の流れは、インピーダンス回路２１４を通過し得る電流の量に制限される。必要に応じて、インピーダンス回路２１４のインピーダンスは、いくつかのマイクロアンプへの電流を制限するために十分（例えば、１Ｍオーム）であり得る。さらに、インピーダンス回路２１４は、ノードＣ（トランジスタ２０８と２１４との間に形成された）の電圧が浮動（ｆｌｏａｔｉｎｇ）することを防ぐ。
本発明の有利な点は、電流保護回路２１０とトランジスタ２０８および２１２のデュアルトランジスタ構成との組み合わせによって理解される。デュアルトランジスタ構成は、ワード線２４０の急速な放電を促すためにＮＭＯＳトランジスタ２１２の有利なサイジングを提供する。すなわち、ＮＭＯＳトランジスタ２１２のサイズは、より大きい電流の流れを収容するように大きくされ得るが、同時に、漏れ電流を最小化する。当該技術にて公知のように、より大きいトランジスタは、より多くの電流を伝導し得、これにより、動作モード１の間に、ワード線電圧がより高速で引き下げられる。
トランジスタ２１２のサイジングの柔軟性は、遅延段２２０によってセットされる時間遅延に拡張される。遅延段２２０によってセットされる時間遅延は、トランジスタ２１２のサイズに依存し得る。その結果、ワード線を放電する能力と、トランジスタ２１２のサイズとの間にトレードオフが存在する。ワード線放電を促すために、時間遅延を拡張することが望ましい。しかしながら、時間遅延が拡張されると、より大きいトランジスタが必要になり得る。デュアルトランジスタ構成がより大きいトランジスタの使用を促すので、これは、本発明によるワード線駆動回路の動作を強化する相乗効果を生成する。
電流制限保護回路２１０とデュアルトランジスタ構成との組み合わせは、ワード線上の短絡状態によって引き起こされる漏れ電流を含む漏れ電流を制限する一方で、ワード線電圧を急速に引き下げる能力を維持する。電流保護回路２１０におけるインバータは、トランジスタ２０８がオンであり、両方のトランジスタがオンまたはオフである期間がない場合にトランジスタ２１２をオフにさせる。一方のトランジスタがオンである場合に、他方のトランジスタをオフにさせることは、電流の流れを制限する際に効果的である。なぜなら、電流は、低抵抗経路で低電圧源２９２に提供されるのではないからである。
例えば、ワード線２４０がハイである場合、トランジスタ２０８はオフであり、トランジスタ２１２がオンである。トランジスタ２０８は「開」回路のように動作するので、電流が通過することができないために漏れ電流は制限される。ワード線２４０がローである場合、トランジスタ２０８はオンであり、トランジスタ２１２はオフである。漏れ電流は、高インピーダンス回路２１４を通って流れ得る電流の量に制限される。なぜなら、トランジスタ２１２は、「開」回路のように動作するからである。従って、例えば、２つのワード線または１つのワード線とビット線との間に短絡がある場合、インピーダンス回路２１４は、電流の流れを制限し、これにより、漏れ電流を効果的に低減し、かつ、メモリ回路または他の回路の潜在的損傷を防止する。
図２に示される回路構成は、本発明の有利な点から利益を得るために用いられ得る唯一の構成ではない。特に、トランジスタ２０２、２０４および２０６に関して、異なったトランジスタ構成は、ＤＯＵＴおよびＰＣ信号等の信号をルーティングするために実現され得る。実際、ＰＣ信号の使用は、異なった構成を用いて省略され得る。さらに、ＶＣＣＰは、異なった回路構成を用いてワード線にルーティングされ得る。
図４および図５は、本発明の原理によるワード線ドライバの代替的実施形態を示す。これらの代替的実施形態は、異なったタイプの高インピーダンス回路構成を示す。図４のワード線ドライバ４００は、ＮＭＯＳトランジスタ４０８のソースとＮＭＯＳトランジスタ４１２のドレインとの間に形成されたノードに結合されたドレインと、グランドに結合されたゲートと、低電圧源４９２に結合されたソースとを有するＮＭＯＳトランジスタ４１４を示す。ＮＭＯＳトランジスタ４１４は、トランジスタ４１４を電流制御デバイスとして動作させるカットオフモードで動作するように構成される。
図５のワード線ドライバ５００は、キャパシタ５１６が抵抗器５１４のカソードに結合されることを除いて、図２のワード線ドライバを示す。キャパシタ５１６は、ワード線が引き下げられる場合に低電圧源５９２上の電圧バウンス（ｖｏｌｔａｇｅ ｂｏｕｎｃｅ）を安定化または否定することを支援し得る。当該技術にて公知のように、低電圧源５９２によって提供される電圧のバウンスは、ワード線がオン状態からオフ状態にスイッチングする場合に生じ得る。このバウンスは、メモリセルに電圧を損失させ得る正の電圧であり、潜在的に、メモリセルがデータを損失する原因となり得る。キャパシタ５１６の存在は、ワード線が駆動されてローにされている場合に、トランジスタ５１２を通じて瞬間電流を低電圧源５９２に供給する。
図６は、複数のワード線を保護するために用いられている本発明による回路を示す。この実施形態は、破線の方形で囲まれている電流制限保護回路６２０とメモリセグメント６３０とを備える。メモリセグメント６３０は、メモリの「大」部分を表し、各メモリセグメント６３０は、所定の数のメモリセルを有する。図６は、１〜Ｎ個の範囲の複数のワード線を有するメモリセグメント６３０を有する。従って、１つのワード線ドライバが１〜Ｎ個のワード線の各々を駆動することができる。
この実施形態における回路は、メモリセグメント６３０および電流制限保護回路６２０に配置される。各ワード線と関連付けられるのは、ＰＭＯＳトランジスタ６０８のドレイン、およびこれと関連したワード線に結合されたドレイン、ＤＯＵＴを受信するように結合されたゲート、およびＮＭＯＳトランジスタ６１２のドレインに結合されたソースを有するＮＭＯＳトランジスタ６０８である。
保護回路６２０は、ＮＭＯＳトランジスタ６１２および高インピーダンス回路６１４と、グローバル信号を受取る遅延段６２０と、ＮＭＯＳトランジスタ６１２を駆動するインバータ６２２とを備える。
電流制限保護回路６２０は、メモリセグメント６３０におけるワード線から分離されて配置される。例えば、電流制限保護回路６２０は、空いたセルに配置され得る。メモリセグメント６３０から分離された保護回路６２０のある利点は、この保護回路が、ワード線を構成するために必要なダイサイズを縮小することである。すなわち、必要とされるダイ空間がより少ない。なぜなら、各ワード線における電流制限保護回路６２０を収容する必要がないからである。
１つ以上のワード線と共に電流制限保護回路６２０を用いる別の利点は、これがただ１つのワード線しか電流保護回路６２０に接続されない場合よりも大きいＮＭＯＳトランジスタ６１２の使用を促すことである。これは、複数のワード線が相互接続された結果のキャパシタンスにより可能である。当該技術にて公知のように、より大きいトランジスタは、通常、より多くの電流を伝導し、より小さいトランジスタよりも電圧を多く遮断する。
電流制御保護回路６２０は、グローバル信号によって制御され得る。グローバル信号は、駆動制御回路（図示せず）によって、または別の適切なソースから生成された信号であり得る。ワードドライバが動作する間、グローバル信号ｈａ，ＤＯＵＴの遷移と共に遷移する。従って、ＤＯＵＴがハイになった場合、グローバル信号はハイになる。
回路６００の動作が図２との関連ですでに述べられたものと類似である。グローバル信号は、インバータ６２２によって反転された遅延段６２２によって所定の期間の間遅延され、かつ、ＮＭＯＳトランジスタ６１２のゲートに印加される。両方のトランジスタ６０８および６１２がオンであるこの遅延の間、ワード線の各々が駆動作れてロー電圧になる。
時間遅延が終了した場合、トランジスタ６１２はオフにされる。一旦オフになると、電流制限回路６２０は、高インピーダンス回路６１４（ここでは抵抗器として示される）を用いて電流の流れを制限することによってワード線上に生じ得る短絡から保護する。インピーダンス回路６１４が、図４および図５に示されるような異なった回路を具現化してもよいことが理解される。
本発明のワード線ドライバは、欠陥のあるワード線と関連したメモリセルの破壊を生じさせることなく、欠陥のあるワード線の試験を可能にする。欠陥のあるワード線が維持されることがデュアルトランジスタ構成および高インピーダンス回路の副産物である。
本明細書中に記載される上述のドレインおよびソースの配向およびトランジスタのドレインおよびソースの配向は、制限することを意図せず、このようなトランジスタが構成され得る１つの方法の例示にすぎない。従って、「ソース」および「ドレイン」という用語は、最も広義に解釈されるべきである。
図７は、本発明を組み込むシステムを示す。システム７００は、メモリ回路７０１（例えば、ＤＲＡＭ）と、プロセッサ７７０と、メモリコントローラ７７２と、入力デバイス７７４と、出力デバイス７７６と、選択的格納デバイス７７８とを備える。本発明によるワード線駆動回路７０２は、例えば、メモリ回路７０１ないのワード線を駆動および引き降ろすために用いられ得る。例えば、メモリコントローラ７７２は、ワード線駆動回路７０２をメモリ回路７０１内の特定のメモリセルにアクセスさせる信号（例えば、アドレス信号）を提供し得る。制御信号は、バス７７１を介して、プロセッサ７７０とメモリコントローラ７７２との間に伝送され得る。データは、バス７８１上のデータ入力／出力回路７８０を介してプロセッサ７７０とメモリ回路７０１との間に伝送され得る。同様に、データおよび制御信号は、バス７７３を介してメモリコントローラ７７２とメモリ回路７０１との間で伝送される。入力デバイス７７４は、例えば、キーボード、マウス、タッチパッドディスプレイスクリーン、または、ユーザが情報をシステム７００に入力することを可能にする任意の他の適切なデバイスを備え得る。出力デバイス７７６は、例えば、ビデオ表示ユニット、プリンタ、または、ユーザに出力データを提供することができる任意の他のデバイスを備え得る。入力デバイス７７４および出力デバイス７７６は、代替的に、単一の入力／出力デバイスであり得ることに留意されたい。格納デバイス７７８は、例えば、１つ以上のディスクまたはテープドライブを備え得る。
従って、急速な引き下げを提供する一方でワード線上の短絡状態における漏れ電流を制限するワード線駆動回路が提供される。当業者は、本発明が、例示の目的で提供され、限定を意図しない記載された実施形態以外によって実用化され得、本発明は、添付の請求の範囲によってのみ制限されることを理解する。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
（要約）
１つ以上のワード線を選択的に充電および放電するワード線駆動回路が提供される。駆動回路は、デュアルトランジスタトポロジを用い、ここで、第１のトランジスタは、信号ＳＯＵＴによって駆動作れ、第２のトランジスタは、ＤＯＵＴの時間遅延補完ＤＯＵＴ＿ＢＡＲによって駆動作れる。時間遅延は、ＤＯＵＴの状態が変化した直後にＤＯＵＴ＿ＢＡＲの状態が変化することを防止する。その結果、第１および第２のトランジスタの両方が、所定の時間の間に同時にオンにされる。この時間中に、ワード線上の電圧が急速にロー電圧にされる。第２のトランジスタがオフになった場合、高インピーダンスの回路が漏れ電流の流れを制限する。これにより、ワード線がオフであり、かつ、２つ以上のワード線間か、または、ワード線とビット線との間に短絡状態が存在する場合に漏れ電流が最小化される。
図１は、本発明によるメモリ回路の概略図である。 図２は、本発明によるワード線ドライバの概略図である。 図３は、本発明によるワード線ドライバ回路の様々なノードにおいて存在するいくつかの電圧波形を示すグラフである。 図４は、本発明による別のワード線ドライバ回路の概略図である。 図５は、本発明によるさらに別のワード線ドライバ回路の概略図である。 図６は、本発明による複数のワード線を駆動するワード線ドライバ回路の概略図である。 図７は、本発明を組み込む例示的システムのブロック図である。

Claims (29)

  1. 集積メモリ回路であって、
    複数のワード線と、
    前記複数のワード線のうちの１つに結合され、かつ、ＤＯＵＴ信号を受信するワード線ドライバと、
    を備え、
    前記ワード線ドライバは、
    前記ワード線に結合される第１のトランジスタと、
    前記ＤＯＵＴ信号を遅延させる遅延段と、
    前記遅延段により遅延されたＤＯＵＴ信号を反転させてＤＯＵＴ＿ＢＡＲ信号を出力するインバータと、
    前記第１のトランジスタと低電圧源との間に設けられ、前記ＤＯＵＴ＿ＢＡＲ信号を受信する第２のトランジスタと、
    前記第２のトランジスタに結合され、高インピーダンス電流経路を提供する高インピーダンス回路と、
    を備える、集積メモリ回路。
  2. 前記高インピーダンス回路は、前記第２のトランジスタに並列接続される抵抗器である、
    請求項１に記載の集積メモリ回路。
  3. 前記高インピーダンス回路は、
    前記第２のトランジスタに並列接続される抵抗器と、
    前記抵抗器に結合されたキャパシタと、
    を備える、請求項１に記載の集積メモリ回路。
  4. 前記高インピーダンス回路は、前記第２のトランジスタに並列接続されるカットオフ状態のトランジスタである、
    請求項１に記載の集積メモリ回路。
  5. 前記低電圧源の電圧は、グランド電圧である、
    請求項１に記載の集積メモリ回路。
  6. 前記低電圧源の電圧は、負の電圧である、
    請求項１に記載の集積メモリ回路。
  7. ロウの複数のワード線と、前記複数のワード線のうちの１つに結合され、ＤＯＵＴ信号を受信するワード線ドライバとを備える集積メモリ回路における前記ワード線ドライバであって、
    前記ワード線に結合される第１のトランジスタと、
    前記ＤＯＵＴ信号を遅延させる遅延段と、
    前記遅延段により遅延されたＤＯＵＴ信号を反転させてＤＯＵＴ＿ＢＡＲ信号を出力するインバータと、
    前記第１のトランジスタと低電圧源との間に設けられ、前記ＤＯＵＴ＿ＢＡＲ信号を受信する第２のトランジスタと、
    前記第２のトランジスタに結合され、高インピーダンス電流経路を提供する高インピーダンス回路と、
    を備える、ワード線ドライバ。
  8. 前記高インピーダンス回路は、前記第２のトランジスタに並列接続される抵抗器である、
    請求項７に記載のワード線ドライバ。
  9. 前記高インピーダンス回路は、
    前記第２のトランジスタに並列接続される抵抗器と、
    前記抵抗器に結合されたキャパシタと、
    を備える、請求項７に記載のワード線ドライバ。
  10. 前記高インピーダンス回路は、前記第２のトランジスタに並列接続されるカットオフ状態のトランジスタである、
    請求項７に記載のワード線ドライバ。
  11. 前記低電圧源の電圧は、グランド電圧である、
    請求項７に記載のワード線ドライバ。
  12. 前記低電圧源の電圧は、負の電圧である、
    請求項７に記載のワード線ドライバ。
  13. 高電圧源と前記ワード線との間に設けられ、プレチャージ信号がハイになると、オンして前記高電圧源の電圧が前記ワード線に供給される第３のトランジスタを備える、
    請求項７に記載のワード線ドライバ。
  14. メモリアクセスを制御するシステムであって、
    低電圧源と、
    複数のワード線と、
    メモリセルのロウおよびカラム２次元アレイで配置された複数のメモリセルと、前記メモリセルの少なくとも１つのロウに接続された前記複数のワード線のうちの１つのワード線とを有するメモリ回路と、
    前記複数のワード線のうちの１つに結合され、ＤＯＵＴ信号を受信する第１のトランジスタと、
    前記ＤＯＵＴ信号を遅延させる遅延段と、
    前記遅延段により遅延されたＤＯＵＴ信号を反転させてＤＯＵＴ＿ＢＡＲ信号を出力するインバータと、
    前記第１のトランジスタと前記低電圧源との間に設けられ、前記ワード線上の電圧をローに低下するために低インピーダンス電流経路を提供し、前記ＤＯＵＴ＿ＢＡＲ信号を受信する第２のトランジスタと、
    前記第２のトランジスタに結合され、高インピーダンス電流経路を提供する高インピーダンス回路と、
    を備える、システム。
  15. 前記高インピーダンス回路は、前記第２のトランジスタに並列接続される抵抗器である、
    請求項１４に記載のシステム。
  16. 前記高インピーダンス回路は、
    前記第２のトランジスタに並列接続される抵抗器と、
    前記抵抗器に結合されたキャパシタと、
    を備える、請求項１４に記載のシステム。
  17. 前記高インピーダンス回路は、前記第２のトランジスタに並列接続されるカットオフ状態のトランジスタである、
    請求項１４に記載のシステム。
  18. 前記低電圧源の電圧は、グランド電圧である、
    請求項１４に記載のシステム。
  19. 前記低電圧源の電圧は、負の電圧である、
    請求項１４に記載のシステム。
  20. 少なくとも１つのワード線を駆動する方法であって、
    ＤＯＵＴ信号を受信するステップと、
    前記ＤＯＵＴ信号を遅延させて反転させることによりＤＯＵＴ＿ＢＡＲ信号を生成するステップと、
    前記少なくとも１つのワード線と低電圧源とを接続することにより前記ＤＯＵＴ信号及び前記ＤＯＵＴ＿ＢＡＲ信号に基づいて前記少なくとも１つのワード線を停止化させるステップと、
    前記少なくとも１つのワード線と前記低電圧源とを高インピーダンス回路を介して接続することにより前記ＤＯＵＴ信号及び前記ＤＯＵＴ＿ＢＡＲ信号に基づいて前記少なくとも１つのワード線を停止化させるステップと
    を包含する方法。
  21. 前記少なくとも１つのワード線を停止化しないことを示す前記ＤＯＵＴ信号を受信しているとき、前記少なくとも１つのワード線に高電圧源の電圧を供給させて前記少なくとも１つのワード線を起動化する、
    請求項２０に記載の方法。
  22. 前記少なくとも１つのワード線を停止化しないことを示す前記ＤＯＵＴ信号を受信しているとき、前記ＤＯＵＴ信号がローである、
    請求項２０に記載の方法。
  23. 前記信号ＤＯＵＴに基づいて前記少なくとも１つのワード線上の電圧を前記低電圧減の電圧に引張るステップを包含する、
    請求項２０に記載の方法。
  24. 前記ＤＯＵＴ信号に基づいて前記少なくとも１つのワード線と前記低電圧源との間において互いに接続される第１及び第２のトランジスタが共に駆動化して、前記少なくとも１つのワード線と前記低電圧源とが前記第１及び第２のトランジスタを介して接続される、
    請求項２０に記載の方法。
  25. 前記高インピーダンス回路は、前記少なくとも１つのワード線上の電流を制限する、
    請求項２０に記載の方法。
  26. 前記ＤＯＵＴ信号に基づいて前記少なくとも１つのワード線に接続される前記第１のトランジスタを駆動化させるとともに、前記低電圧源に結合され、かつ、前記高インピーダンス回路が並列接続される前記第２のトランジスタを停止化させる、
    請求項２４に記載の方法。
  27. 前記少なくとも１つのワード線が起動化された場合に、少なくとも１つのメモリセルにアクセスするステップをさらに包含する、
    請求項２０に記載の方法。
  28. 前記低電圧源の電圧は、グランド電圧である、
    請求項２０に記載の方法。
  29. 前記低電圧源の電圧は、負の電圧である、
    請求項２０に記載の方法。
JP2004245954A 2004-08-25 2004-08-25 ワード線ドライバ回路およびこれを利用する方法 Active JP4962828B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004245954A JP4962828B2 (ja) 2004-08-25 2004-08-25 ワード線ドライバ回路およびこれを利用する方法
US10/971,939 US7269091B2 (en) 2004-08-25 2004-10-22 Word line driver circuitry and methods for using the same
US11/472,107 US7366051B2 (en) 2004-08-25 2006-06-20 Word line driver circuitry and methods for using the same
US12/077,852 US7764567B2 (en) 2004-08-25 2008-03-21 Word line driver circuitry and methods for using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004245954A JP4962828B2 (ja) 2004-08-25 2004-08-25 ワード線ドライバ回路およびこれを利用する方法

Publications (2)

Publication Number Publication Date
JP2006065938A JP2006065938A (ja) 2006-03-09
JP4962828B2 true JP4962828B2 (ja) 2012-06-27

Family

ID=35942854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004245954A Active JP4962828B2 (ja) 2004-08-25 2004-08-25 ワード線ドライバ回路およびこれを利用する方法

Country Status (2)

Country Link
US (3) US7269091B2 (ja)
JP (1) JP4962828B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060268651A1 (en) * 2005-05-26 2006-11-30 Cutter Douglas J Memory apparatus and method
KR100586171B1 (ko) * 2005-07-05 2006-06-07 삼성전자주식회사 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법
US7649787B2 (en) * 2006-09-05 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7564703B1 (en) * 2007-04-17 2009-07-21 Rockwell Automation Technologies, Inc. Method and apparatus for synchronized parallel operation of PWM inverters with limited circulating current
US7881126B2 (en) * 2007-05-31 2011-02-01 Marvell World Trade Ltd. Memory structure with word line buffers
JP5157584B2 (ja) * 2008-03-28 2013-03-06 富士通セミコンダクター株式会社 半導体記憶装置、半導体記憶装置の製造方法およびシステム
US8107280B2 (en) * 2008-11-05 2012-01-31 Qualcomm Incorporated Word line voltage control in STT-MRAM
US7924633B2 (en) * 2009-02-20 2011-04-12 International Business Machines Corporation Implementing boosted wordline voltage in memories
TWI406290B (zh) * 2009-06-26 2013-08-21 Etron Technology Inc 一種字元線缺陷之偵測裝置與方法
US8270222B2 (en) * 2009-09-24 2012-09-18 Macronix International Co., Ltd. Local word line driver of a memory
KR20110090625A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 서브 워드라인 구동회로, 이를 포함하는 반도체 메모리 장치 및 서브 워드라인 구동회로의 제어 방법
WO2011118351A1 (en) * 2010-03-25 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8116165B2 (en) * 2010-04-21 2012-02-14 Arm Limited Memory with improved data reliability
US8315123B2 (en) * 2010-12-20 2012-11-20 Arm Limited Wordline voltage control within a memory
TWI488191B (zh) * 2012-10-01 2015-06-11 Macronix Int Co Ltd 動態驅動器電路
US10103317B2 (en) 2015-01-05 2018-10-16 Inston, Inc. Systems and methods for implementing efficient magnetoelectric junctions
US10217798B2 (en) 2015-01-13 2019-02-26 Inston, Inc. Systems and methods for implementing select devices constructed from 2D materials
US9978931B2 (en) 2015-02-13 2018-05-22 Inston Inc. Systems and methods for implementing robust magnetoelectric junctions
US9595332B2 (en) * 2015-06-15 2017-03-14 Cypress Semiconductor Corporation High speed, high voltage tolerant circuits in flash path
US9515075B1 (en) 2015-08-31 2016-12-06 Cypress Semiconductor Corporation Method for fabricating ferroelectric random-access memory on pre-patterned bottom electrode and oxidation barrier
US10102893B2 (en) 2016-06-28 2018-10-16 Inston Inc. Systems for implementing word line pulse techniques in magnetoelectric junctions
US9786363B1 (en) * 2016-11-01 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Word-line enable pulse generator, SRAM and method for adjusting word-line enable time of SRAM
US10460786B2 (en) 2017-06-27 2019-10-29 Inston, Inc. Systems and methods for reducing write error rate in magnetoelectric random access memory through pulse sharpening and reverse pulse schemes
US10861527B2 (en) 2017-06-27 2020-12-08 Inston, Inc. Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory
US11270746B2 (en) 2019-08-22 2022-03-08 Micron Technology, Inc. Word line driver circuitry, and associated methods, devices, and systems

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010492A (ja) * 1983-06-29 1985-01-19 Fujitsu Ltd 半導体記憶装置
US4661927A (en) * 1985-01-15 1987-04-28 Honeywell Inc. Integrated Schottky logic read only memory
JPS63244494A (ja) * 1987-03-31 1988-10-11 Toshiba Corp 半導体記憶装置
US5251173A (en) * 1991-02-06 1993-10-05 International Business Machines Corporation High-speed, low DC power, PNP-loaded word line decorder/driver circuit
US5255240A (en) * 1991-06-13 1993-10-19 International Business Machines Corporation One stage word line decoder/driver with speed-up Darlington drive and adjustable pull down
JP2739802B2 (ja) * 1992-12-01 1998-04-15 日本電気株式会社 ダイナミックｒａｍ装置
JPH06215599A (ja) * 1993-01-13 1994-08-05 Nec Corp 半導体記憶回路
JP3306682B2 (ja) * 1993-08-18 2002-07-24 日本テキサス・インスツルメンツ株式会社 駆動回路
JP3526898B2 (ja) * 1993-12-28 2004-05-17 株式会社ルネサステクノロジ 半導体記憶装置
JP2983875B2 (ja) * 1994-04-15 1999-11-29 松下電器産業株式会社 半導体記憶装置
JP3337564B2 (ja) * 1994-09-16 2002-10-21 松下電器産業株式会社 半導体記憶装置
JPH10241361A (ja) * 1997-02-25 1998-09-11 Toshiba Corp 半導体記憶装置
JPH10247398A (ja) * 1997-03-05 1998-09-14 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその検査方法
US5923609A (en) * 1997-09-18 1999-07-13 American Microsystems, Inc. Strobed wordline driver for fast memories
JP4086368B2 (ja) * 1998-07-16 2008-05-14 富士通株式会社 半導体装置
US6147914A (en) * 1998-08-14 2000-11-14 Monolithic System Technology, Inc. On-chip word line voltage generation for DRAM embedded in logic process
US6104665A (en) * 1998-12-04 2000-08-15 Macronix International Co., Ltd. Enhanced word line driver to reduce gate capacitance for low voltage applications
US6049495A (en) * 1999-02-03 2000-04-11 International Business Machines Corporation Auto-programmable current limiter to control current leakage due to bitline to wordline short
JP3553850B2 (ja) * 1999-03-25 2004-08-11 三洋電機株式会社 半導体メモリ装置
US6452858B1 (en) * 1999-11-05 2002-09-17 Hitachi, Ltd. Semiconductor device
JP2001155486A (ja) * 1999-11-25 2001-06-08 Nec Corp 半導体スタティックメモリ
KR100313787B1 (ko) * 1999-12-30 2001-11-26 박종섭 반도체 메모리 장치의 워드라인 구동 회로
US6545923B2 (en) * 2001-05-04 2003-04-08 Samsung Electronics Co., Ltd. Negatively biased word line scheme for a semiconductor memory device
JP4112824B2 (ja) * 2001-07-12 2008-07-02 株式会社東芝 半導体記憶装置
DE10159798A1 (de) * 2001-12-05 2003-07-17 Infineon Technologies Ag Verfahren zur Ansteuerung von Speicherzellen eines dynamischen Halbleiterspeichers sowie Schaltungsanordnung
US7064984B2 (en) * 2002-01-16 2006-06-20 Micron Technology, Inc. Circuit and method for reducing leakage current in a row driver circuit in a flash memory during a standby mode of operation
JP3911440B2 (ja) * 2002-05-13 2007-05-09 松下電器産業株式会社 半導体記憶装置
US6809986B2 (en) * 2002-08-29 2004-10-26 Micron Technology, Inc. System and method for negative word line driver circuit
KR100521376B1 (ko) * 2003-02-14 2005-10-12 삼성전자주식회사 불량 워드라인을 스크린하고 불량 워드라인에 브릿지가존재하더라도 리프레쉬 전류나 스탠바이 전류를증가시키지 않는 반도체 메모리 장치 및 그 워드라인 구동방법
US6731564B1 (en) * 2003-03-18 2004-05-04 Texas Instruments Incorporated Method and system for power conservation in memory devices
US6816401B2 (en) * 2003-04-03 2004-11-09 Ami Semiconductor, Inc. Static random access memory (SRAM) without precharge circuitry
JP2005085404A (ja) * 2003-09-10 2005-03-31 Matsushita Electric Ind Co Ltd 半導体記憶装置
US6909660B2 (en) * 2003-09-26 2005-06-21 Infineon Technologies North America Corp. Random access memory having driver for reduced leakage current
US6925025B2 (en) * 2003-11-05 2005-08-02 Texas Instruments Incorporated SRAM device and a method of powering-down the same
JP2005353244A (ja) * 2004-06-14 2005-12-22 Renesas Technology Corp ワードライン制御回路
US7142446B2 (en) * 2004-07-29 2006-11-28 Micron Technology, Inc. Apparatus and method to reduce undesirable effects caused by a fault in a memory device
US7164616B2 (en) * 2004-12-20 2007-01-16 Intel Corporation Memory array leakage reduction circuit and method
EP1684303B1 (en) * 2005-01-12 2010-04-07 Infineon Technologies AG Pulse controlled word line driver

Also Published As

Publication number Publication date
US7764567B2 (en) 2010-07-27
US20060239110A1 (en) 2006-10-26
US20060044922A1 (en) 2006-03-02
JP2006065938A (ja) 2006-03-09
US7269091B2 (en) 2007-09-11
US20080181025A1 (en) 2008-07-31
US7366051B2 (en) 2008-04-29

Similar Documents

Publication Publication Date Title
JP4962828B2 (ja) ワード線ドライバ回路およびこれを利用する方法
JP5068088B2 (ja) 半導体記憶装置
JP4630314B2 (ja) Ｍｒａｍ装置
US7570527B2 (en) Static random-access memory having reduced bit line precharge voltage and method of operating the same
JP3380852B2 (ja) 半導体記憶装置
US8339892B2 (en) Semiconductor memory device
JP5331460B2 (ja) メモリ装置並びに当該メモリ装置の動作方法
KR100655085B1 (ko) 비트라인 전압 커플링 감소기능을 갖는 반도체 메모리 장치
EP0649146B1 (en) Semiconductor integrated circuit device
US7304884B2 (en) Semiconductor memory device
KR100507379B1 (ko) 워드라인 구동 회로
US20150085586A1 (en) Memory device and method of operation of such a memory device
US9013949B2 (en) Memory access control system and method
JP5621704B2 (ja) 半導体記憶装置
JP5380332B2 (ja) 半導体装置及びデータプロセッサ
US6333877B1 (en) Static type semiconductor memory device that can suppress standby current
KR20080095009A (ko) 컬럼 리던던시 회로
JP2012515411A (ja) メモリアレイのための動的な漏洩制御
JPH11219589A (ja) スタティック型半導体記憶装置
US7423900B2 (en) Methods and apparatus for low power SRAM using evaluation circuit
US9881669B1 (en) Wordline driver with integrated voltage level shift function
JPH0628846A (ja) 半導体記憶装置
JP2005267694A (ja) 半導体記憶装置
JPH0883489A (ja) メモリ・アレイ集積回路
KR100253285B1 (ko) 번-인 모드를 고려한 자동 전력 감소 펄스폭 제어회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100916

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100916

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111216

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

R150 Certificate of patent or registration of utility model

Ref document number: 4962828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250