JP4447112B2

JP4447112B2 - AGC control circuit

Info

Publication number: JP4447112B2
Application number: JP2000103204A
Authority: JP
Inventors: 輝二井手; 成貴酒井
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2000-04-05
Filing date: 2000-04-05
Publication date: 2010-04-07
Anticipated expiration: 2020-04-05
Also published as: JP2001292044A

Description

【０００１】
【発明の属する技術分野】
本発明は、単側波帯通信方式の復調におけるディジタル信号処理を用いたＡＧＣ制御回路に係り、特に回路規模の縮小が可能なＡＧＣ制御回路に関する。
【０００２】
【従来の技術】
単側波帯通信方式の無線通信では、受信した変調周波数に応じた増幅器の利得を調整するために、受信機にＡＧＣ（Automatic Gain Control）制御回路が設けられている。
【０００３】
図４は、従来のＡＧＣ制御回路の構成図である。従来のＡＧＣ制御回路は、直線増幅器１１と、帯域制限フィルタ１２と、検波処理回路１３と、低域通過フィルタ１４及び復調処理回路１５とで構成されている。図４のＡＧＣ制御回路を構成する各回路は、アナログ信号を取り扱うものである。
【０００４】
従来のＡＧＣ制御回路の動作について、図４を用いて説明する。
中間周波増幅部（図４では図示せず）において増幅された単側波帯変調波信号（以下、入力信号という）は、直線増幅器１１に入力され、所定の値にまで増幅された後、帯域制限フィルタ１２に入力され、所定の周波数帯域に制限される。直線増幅器１１に入力される時点では既に入力信号は周波数帯域の制限が行われているが、帯域制限フィルタ１２ではより収束された周波数帯域の制限が行われる。
【０００５】
帯域制限フィルタ１２において、所定の周波数帯域に制限された入力信号はそれぞれ、検波処理回路１３及び復調処理回路１５に入力される。復調処理回路１５に入力された入力信号は、復調処理が行われ、復調出力信号が出力される。
【０００６】
検波処理回路１３に入力された入力信号は、包絡線検波処理が行われ、低域通過フィルタ１４において包絡線が再生され、直流成分が抽出される。低域通過フィルタ１４において抽出された入力信号の直流成分は、ＡＧＣ制御電圧として直線増幅器１１に入力され、直線増幅器１１の増幅制御が行われる。
【０００７】
図４に示される通り、従来のＡＧＣ制御回路は、全てアナログ回路を用いた構成であった。
図５は、直線増幅器の増幅度及びＡＧＣ制御電圧の理想の特性を表した図である。ＡＧＣ制御回路に用いられる直線増幅器は、図５に示すように増幅度（単位ｄＢ）とＡＧＣ制御電圧（単位Ｖ）とが比例関係となる特性であることが望ましい。このような直線増幅器には、ＡＧＣ制御電圧を対数変換した値を入力することが制御上最適であるが、アナログ回路のみを用いて対数変換を行うことは容易ではない。またアナログ回路では、精度の誤差、経過年月による回路の劣化等により、回路の出力値の信頼性が維持できないという問題がある。
【０００８】
このような問題を解決するため、入力信号をデジタル変換し、デジタル信号処理によって対数変換したＡＧＣ制御電圧を出力するＡＧＣ制御回路が提案されている。
このようなＡＧＣ制御回路の一例として、平成６年１２月２２日公開の特開平６−３５０３６４号「自動利得制御回路」（出願人：沖電気工業株式会社、発明者：直井利道他）がある。
【０００９】
この従来技術は、増幅器において増幅されたアナログ入力信号の平均レベルを計算してデジタル変換させ、対数変換した平均レベル値と基準レベル値との差を積分することによりＡＧＣ制御電圧値を求め、アナログ変換したＡＧＣ制御電圧値を増幅器の制御に用いるＡＧＣ制御回路であり、アナログ入力信号の急激な変動にも対応できるものである。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来のＡＧＣ制御回路では、基準レベル値又は積分計算のための係数をあらかじめ回路内で設定する必要があり、また積分計算処理部分の回路が複雑となるため、ＡＧＣ制御回路全体の規模が増大し、開発費用が増大するという問題点があった。
【００１１】
本発明は上記実情に鑑みて為されたもので、増幅器の制御を容易に精度よく行い、かつ回路規模を縮小できるＡＧＣ制御回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、ＡＧＣ制御回路において、アナログ信号の中間周波信号を入力されるＡＧＣ制御電圧に基づいて増幅する増幅器と、増幅器で増幅された中間周波信号をデジタル信号に変換するアナログ／デジタル変換器と、アナログ／デジタル変換器で変換された中間周波信号を帯域制限する帯域制限フィルタと、帯域制限フィルタの出力結果に対して自乗処理を行う自乗処理手段と、自乗処理手段の出力結果を基に包絡線データを出力する低域通過フィルタと、低域通過フィルタから出力された包絡線データの値を判別し、判別結果に応じた対数変換処理を行い、対数変換処理の結果を出力する対数変換手段と、対数変換手段の出力結果をアナログ信号に変換し、ＡＧＣ制御電圧として増幅器に出力するデジタル／アナログ変換器とを設け、対数変換手段は、包絡線データの値を判定する入力値判定手段と、入力値判定手段において包絡線データの値が規定値以下と判定された場合、包絡線データの値に対して対数変換処理を行い、第１のオフセット値を対数変換処理結果に加算し、包絡線データの値が規定値より大きいと判定された場合、包絡線データの値を既定値で除算し、当該除算結果に第２のオフセット値を加算し、演算結果に対して対数変換処理を行い、第１のオフセット値を対数変換処理結果に加算する対数変換処理手段と、対数処理手段の出力結果をデジタル／アナログ変換器に出力する帰還信号出力手段とを有することを特徴としており、増幅器の制御を容易にかつ精度よく行うことができ、ＡＧＣ制御回路の規模を縮小することができる。
【００１３】
また、本発明のＡＧＣ制御回路において、対数変換処理手段は、予め各々の包絡線データの値に対応した対数変換値を格納したテーブルを備え、対数変換処理において当該テーブルを参照して対数変換値を取得するものであり、実際に対数変換計算を行う場合と比較して処理時間を低減でき、また演算回路規模を縮小することができるとともにテーブル数も大幅に削減できる。
【００１４】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【００１５】
本発明の実施の形態に係るＡＧＣ制御回路は、アナログ信号の中間周波信号を入力されるＡＧＣ制御電圧に基づいて増幅する増幅器と、増幅器で増幅された中間周波信号をデジタル信号に変換するアナログ／デジタル変換器と、アナログ／デジタル変換器で変換された中間周波信号を帯域制限する帯域制限フィルタと、帯域制限フィルタの出力結果に対して自乗処理を行う自乗処理手段と、自乗処理手段の出力結果を基に包絡線データを出力する低域通過フィルタと、低域通過フィルタから出力された包絡線データの値を判別し、判別結果に応じた対数変換処理を行い、対数変換処理の結果を出力する対数変換手段と、対数変換手段の出力結果をアナログ信号に変換し、ＡＧＣ制御電圧として増幅器に出力するデジタル／アナログ変換器を設けたものであり、これにより増幅器の制御を容易にかつ精度よく行うことができる。
【００１６】
また、本発明のＡＧＣ制御回路において、対数変換手段は、包絡線データの値を判定する入力値判定手段と、入力値判定手段において包絡線データの値が規定値以下と判定された場合、包絡線データの値に対して第１のオフセット値を加算し、包絡線データの値が規定値より大きいと判定された場合、包絡線データの値を既定値で除算し、当該除算結果に第２のオフセット値を加算し、各々の場合の演算結果に対して対数変換処理を行い、第３のオフセット値を対数変換処理結果に加算する対数変換処理手段と、対数処理手段の出力結果をデジタル／アナログ変換器に出力する帰還信号出力手段とを有するものであり、これによりＡＧＣ制御回路の規模を縮小することができる。
【００１７】
尚、請求項におけるに入力値判定手段は図１の入力値判定部２１に相当し、対数変換処理手段は対数変換処理部２２に、帰還信号出力手段は帰還信号出力処理部２３にそれぞれ相当する。
【００１８】
本発明の実施の形態のＡＧＣ制御回路の構成について、図１を用いて説明する。図１は、本発明の実施の形態に係るＡＧＣ制御回路の構成ブロック図である。
本発明の実施の形態に係るＡＧＣ制御回路は、直線増幅器１と、アナログ／デジタル（以下Ａ／Ｄと略する）変換器２と、帯域制限フィルタ３と、自乗処理手段４と、低域通過フィルタ５と、対数変換手段６と、復調処理手段７と、デジタル／アナログ（以下Ｄ／Ａと略する）変換器９、１０とで構成される。
【００１９】
ここで、帯域制限フィルタ３と、自乗処理手段４と、低域通過フィルタ５と、対数変換手段６と、復調処理手段７は、ＤＳＰ（デジタル信号処理用プロセッサ：Digital Signal Processor）８に集積されている。
【００２０】
本発明のＡＧＣ制御回路では、直線増幅器１と帯域制限フィルタ３との間にＡ／Ｄ変換器２を、検波処理手段に変えて自乗処理手段４を、低域通過フィルタ５の出力先に対数変換手段６とＤ／Ａ変換器９を、復調処理手段７の出力先にＤ／Ａ変換器１０を設けた点において従来のＡＧＣ制御回路と構成が異なっている。
【００２１】
さらに、対数変換手段６の構成について、図２を用いて説明する。図２は、本発明の実施の形態に係るＡＧＣ制御回路の対数変換手段６の構成ブロック図である。対数変換手段６は、入力値判定部２１と、対数変換部２２と、帰還信号出力部２３とで構成される。
ここで、入力値判定部２１には入力値の判定のための規定値が、対数変換処理部２２には対数変換処理のための第１、第２及び第３のオフセット値、除算既定値が記憶されている。
【００２２】
次に、本発明のＡＧＣ制御回路の動作について図を用いて説明する。
中間周波増幅部（図１では図示せず）より出力されたアナログ信号の単側波帯変調波信号（以下、入力信号という）は、直線増幅器１に入力され、入力信号に比例して所定の値にまで増幅される。
直線増幅器１で増幅された入力信号は、Ａ／Ｄ変換器２に入力されるとデジタル信号に変換される。デジタル信号に変換された入力信号は、以後ＤＳＰ８に入力され、デジタル信号処理が行われる。
【００２３】
ＤＳＰ８に入力された入力信号は、まず帯域制限フィルタ３で所定の周波数帯域に制限される。直線増幅器１に入力される時点では既に入力信号は周波数帯域の制限が行われているが、帯域制限フィルタ３ではより収束された周波数帯域の制限が行われる。
帯域制限フィルタ３で帯域制限された入力信号はそれぞれ、自乗処理手段４及び復調処理回路７に入力される。自乗処理手段４に入力された入力信号はＡＧＣ制御電圧の算出に、復調処理回路７に入力された入力信号は、復調出力の抽出にそれぞれ用いられる。
【００２４】
帯域制限フィルタ３で帯域制限された入力信号は、自乗処理手段４に入力されると、自乗処理による検波が行われる。入力信号はさらに低域通過フィルタ５に入力されると、高周波成分が除去され、入力信号の包絡線が抽出される。
低域通過フィルタ５で抽出された入力信号の包絡線データは、対数変換手段６に入力される。対数変換手段６では、条件別に包絡線データの対数変換が行われる。
【００２５】
図３は、対数変換手段６における対数変換処理のワークフロー図である。以下、図３を用いて、対数変換手段６における対数変換処理について説明する。なお、本発明のＡＧＣ制御回路では、入力値としてＤＳＰ８は１６ビットの、Ｄ／Ａ変換器９は８ビットのデジタルデータを扱うものとする。
低域通過フィルタ５から出力された包絡線データは、対数変換手段６の入力値判定部２１に入力され、包絡線データ値（以下、入力値という）の判定が行われる（ステップＳ１）。
【００２６】
上述した通り、ＤＳＰ８内では１６ビットのデジタルデータを扱うため、Ｄ／Ａ変換器９でアナログ変換を行わせるためには、対数変換手段６からの出力データを８ビット値に換算する必要がある。これらの点を考慮すると、入力値をＸとした場合、対数変換値の出力式は下式で表される。
１２７・（１／log₁₀255）・log₁₀Ｘ（１）
（１）式を用いて対数変換を行うにあたって、入力値Ｘのダイナミックレンジを広くとるため、対数変換部２２は入力値Ｘにオフセット値を加算してから対数変換を行う。
【００２７】
入力値判定部２１では、入力値の判定の規定値として５１１を設定しており、この規定値と入力値との比較結果を対数変換部２２に出力する。
入力値判定部２１において入力値Ｘが５１１以下と判定された場合、対数変換部２２は第１のオフセット値として０を加算、すなわち入力値Ｘをそのまま用いる（ステップＳ２）。
同様に入力値Ｘが５１２以上と判定された場合、対数変換部２２は入力値Ｘを除算既定値である２５６で除算し（ステップＳ３）、さらに第２のオフセット値として１２８を加算する（ステップＳ４）。
【００２８】
ステップ２又はステップＳ４における入力値Ｘに対するオフセット値の加算処理が行われると、対数変換部２２は（１）式を用いて対数変換を行い（ステップＳ５）、ステップＳ５における対数変換の結果に第３のオフセット値として１２８を加算し（ステップＳ６）、帰還信号出力部２３より対数変換部２２の処理結果を出力する。
【００２９】
上述した対数変換処理を行うことにより、入力値のダイナミックレンジが広くとれるため、本発明のＡＧＣ制御回路では、アナログ入力信号の急激な変動にも対応したＡＧＣ制御電圧を提供できる。
【００３０】
また、対数変換処理を行うにあたって、あらかじめ各々の入力値に対応した対数変換値を格納したテーブルを用意し、入力値が入力された時点で対応した対数変換値をテーブルから検索するような仕様にすることは、実際に対数変換計算を行う場合と比較して処理時間を低減でき、また演算回路規模を縮小できるため、実用的である。
【００３１】
この仕様において、入力値を１６ビットデータとして直接取り扱う場合、対数変換値のテーブルは６５５３６個必要となるが、上述した対数変換処理によれば５１２個で済む結果となり、必要となるテーブルの数を大幅に削減できる。
対数変換手段６において、対数変換値を格納したテーブルを参照する場合、テーブルとして対数変換値をあらかじめ格納したＤＳＰ８のメモリ領域を用いることが好適である。
【００３２】
本発明のＡＧＣ制御回路において、入力値判定部２１に記憶されている入力値判定のための規定値、対数変換処理部２２に記憶されている各オフセット値及び除算既定値は、入力信号の強度又は対数変換処理方法の変更等により、数値を変更してもよい。
また、これらの各パラメータは、ＤＳＰ８のメモリ領域に記憶してもよい。
【００３３】
対数変換手段６の帰還信号出力部２３から出力された対数変換後の入力信号は、Ｄ／Ａ変換器９に入力され、アナログ信号に変換される。Ｄ／Ａ変換器９でアナログ変換された入力信号は、直流成分として直線増幅器１に入力され、ＡＧＣ制御電圧として直線増幅器１の制御に用いられる。
【００３４】
一方、帯域制限フィルタ３で帯域制限された入力信号は、復調処理回路７において復調処理が行われ、復調データとしてＤ／Ａ変換器１０に入力される。復調データはＤ／Ａ変換器１０においてアナログ変換され、復調出力として他の処理系に出力される。
【００３５】
本発明のＡＧＣ制御回路において、入力信号のデジタル信号処理が行われるＤＳＰ８は、ＤＳＰだけでなく例えばＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）、他のゲートアレイや汎用ロジック用ＩＣなどを用いてもよい。
【００３６】
また、本発明に用いるフィルタとして、ヒルベルトフィルタ、バタワースフィルタなどの各種フィルタを用途、条件を考慮して選んで用いてもよい。
【００３７】
上述したように、本発明の実施の形態のＡＧＣ制御回路によれば、対数変換したＡＧＣ制御電圧を直線増幅器１の制御に用いることにより、入力信号の急激な変動にも対応して直線増幅器１を制御できる効果がある。
【００３８】
また、対数変換を行う部分をデジタル信号処理回路としたことにより、容易にかつ精度よくＡＧＣ制御電圧の対数変換を行える効果がある。ＡＧＣ制御回路の機器の構成、仕様によっては、ソフトウェア処理等によりＤＳＰのハードウェアの共用、例えば他の対数変換処理方法への移行も可能である。
【００３９】
特に本発明の実施の形態では、対数変換処理方法が簡単であり複雑な演算回路を必要としないため、対数変換手段６の回路規模を低減でき、ひいてはＡＧＣ制御回路全体の規模を低減できる効果がある。
【００４０】
【発明の効果】
本発明によれば、対数変換をデジタル信号処理回路によって行うことにより、ＡＧＣ制御電圧の対数変換を容易にかつ精度よく行える効果がある。
また、本発明によれば、対数変換手段が、入力信号の値を判定する入力判定手段と、入力判定手段の判定に基づいて入力値にオフセット値を加算して対数変換を行う対数変換処理手段と、対数変換処理手段の処理結果を出力する帰還信号出力手段とを備えることにより、対数変換手段の回路の規模を縮小でき、ひいてはＡＧＣ制御回路全体の規模を縮小できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るＡＧＣ制御回路の構成ブロック図である。
【図２】本発明の実施の形態に係るＡＧＣ制御回路の対数変換手段の構成ブロック図である。
【図３】本発明の実施の形態に係る対数変換手段における対数変換処理のワークフロー図である。
【図４】従来のＡＧＣ制御回路のブロック構成図である。
【図５】直線増幅器の増幅度とＡＧＣ制御電圧の関係を示したグラフである。
【符号の説明】
１、１１…直線増幅器、２…アナログ／デジタル変換器、３、１２…帯域制限フィルタ、４…自乗処理手段、５、１４…低域通過フィルタ、６…対数変換手段、７、１５…復調処理回路、８…デジタル信号処理用プロセッサ、９、１０…デジタル／アナログ変換器、１３…検波処理手段、２１…入力値判定部、２２…対数変換処理部、２３…帰還信号出力部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an AGC control circuit using digital signal processing in demodulation of a single sideband communication system, and more particularly to an AGC control circuit capable of reducing the circuit scale.
[0002]
[Prior art]
In single sideband communication wireless communication, an AGC (Automatic Gain Control) control circuit is provided in the receiver in order to adjust the gain of the amplifier in accordance with the received modulation frequency.
[0003]
FIG. 4 is a configuration diagram of a conventional AGC control circuit. The conventional AGC control circuit includes a linear amplifier 11, a band limiting filter 12, a detection processing circuit 13, a low-pass filter 14, and a demodulation processing circuit 15. Each circuit constituting the AGC control circuit of FIG. 4 handles analog signals.
[0004]
The operation of the conventional AGC control circuit will be described with reference to FIG.
A single sideband modulated wave signal (hereinafter referred to as an input signal) amplified in an intermediate frequency amplifier (not shown in FIG. 4) is input to the linear amplifier 11 and amplified to a predetermined value, The signal is input to the limiting filter 12 and limited to a predetermined frequency band. At the time when the signal is input to the linear amplifier 11, the frequency band of the input signal is already limited. However, the band limiting filter 12 limits the more converged frequency band.
[0005]
In the band limiting filter 12, input signals limited to a predetermined frequency band are input to the detection processing circuit 13 and the demodulation processing circuit 15, respectively. The input signal input to the demodulation processing circuit 15 is demodulated and a demodulated output signal is output.
[0006]
The input signal input to the detection processing circuit 13 is subjected to envelope detection processing, the envelope is regenerated in the low-pass filter 14, and a DC component is extracted. The DC component of the input signal extracted by the low-pass filter 14 is input to the linear amplifier 11 as an AGC control voltage, and amplification control of the linear amplifier 11 is performed.
[0007]
As shown in FIG. 4, the conventional AGC control circuit has a configuration using all analog circuits.
FIG. 5 is a diagram showing ideal characteristics of the amplification degree and the AGC control voltage of the linear amplifier. The linear amplifier used in the AGC control circuit desirably has a characteristic in which the amplification degree (unit dB) and the AGC control voltage (unit V) are in a proportional relationship as shown in FIG. For such a linear amplifier, it is optimal in terms of control to input a value obtained by logarithmically converting the AGC control voltage, but it is not easy to perform logarithmic conversion using only an analog circuit. Further, the analog circuit has a problem that the reliability of the output value of the circuit cannot be maintained due to an error in accuracy, deterioration of the circuit due to elapsed time, and the like.
[0008]
In order to solve such a problem, an AGC control circuit that digitally converts an input signal and outputs an AGC control voltage logarithmically converted by digital signal processing has been proposed.
As an example of such an AGC control circuit, Japanese Patent Laid-Open No. 6-350364 “Automatic Gain Control Circuit” (Applicant: Oki Electric Industry Co., Ltd., Inventor: Toshimichi Naoi et al.) Published on December 22, 1994 is there.
[0009]
In this prior art, an average level of an analog input signal amplified in an amplifier is calculated and digitally converted, and an AGC control voltage value is obtained by integrating a difference between a logarithmically converted average level value and a reference level value. This is an AGC control circuit that uses the converted AGC control voltage value for amplifier control, and can cope with abrupt fluctuations in the analog input signal.
[0010]
[Problems to be solved by the invention]
However, in the conventional AGC control circuit, it is necessary to set a reference level value or a coefficient for integral calculation in the circuit in advance, and the circuit of the integral calculation processing part becomes complicated. There was a problem that the development cost increased.
[0011]
The present invention has been made in view of the above circumstances, and an object thereof is to provide an AGC control circuit capable of easily and accurately controlling an amplifier and reducing the circuit scale.
[0012]
[Means for Solving the Problems]
In the AGC control circuit, the present invention for solving the above-described problems of the conventional example includes an amplifier that amplifies an intermediate frequency signal of an analog signal based on an input AGC control voltage, and an intermediate frequency signal amplified by the amplifier. An analog / digital converter for converting to a digital signal, a band limiting filter for band limiting the intermediate frequency signal converted by the analog / digital converter, and a square processing means for performing a square process on the output result of the band limiting filter; The low pass filter that outputs the envelope data based on the output result of the square processing means and the value of the envelope data output from the low pass filter are discriminated, and a logarithmic conversion process is performed according to the discrimination result, Logarithmic conversion means for outputting the result of logarithmic conversion processing, and a digital signal for converting the output result of the logarithmic conversion means into an analog signal and outputting the analog signal to the amplifier Only set the barrel / analog converter, the logarithmic conversion unit includes an input value determining means for determining the values of the envelope data, if the value of the envelope data is determined to be below the specified value in the input value determining section, the envelope Logarithmic conversion processing is performed on the line data value, the first offset value is added to the logarithmic conversion processing result, and if the envelope data value is determined to be greater than the specified value, the envelope data value is set as the default. Logarithmic conversion processing means for dividing by a value, adding a second offset value to the division result, performing logarithmic conversion processing on the operation result, and adding the first offset value to the logarithmic conversion processing result, and logarithmic processing is characterized by having a feedback signal output means for outputting the output of means to a digital / analog converter, Ki de be performed easily and accurately control the amplifier, child reduced scale of AGC control circuit There kill in.
[0013]
In the AGC control circuit of the present invention, the logarithmic conversion processing means includes a table in which logarithmic conversion values corresponding to the respective envelope data values are stored in advance, and the logarithmic conversion value is referred to in the logarithmic conversion processing. the is intended to obtain, can actually reduce the processing time compared with the case where the logarithmic transformation calculation, also can be greatly reduced even if the number of table it is possible to reduce the arithmetic circuit scale.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
The function realizing means described below may be any circuit or device as long as it can realize the function, and part or all of the function can be realized by software. is there. Furthermore, the function realizing means may be realized by a plurality of circuits, and the plurality of function realizing means may be realized by a single circuit.
[0015]
An AGC control circuit according to an embodiment of the present invention includes an amplifier that amplifies an intermediate frequency signal of an analog signal based on an input AGC control voltage, and an analog / analog that converts the intermediate frequency signal amplified by the amplifier into a digital signal. A digital converter, a band limiting filter for band limiting the intermediate frequency signal converted by the analog / digital converter, a square processing means for performing a square process on an output result of the band limiting filter, and an output result of the square processing means Based on the low pass filter that outputs envelope data and the value of the envelope data output from the low pass filter, the logarithmic conversion process is performed according to the discrimination result, and the logarithmic conversion process result is output Logarithmic conversion means, and a digital / analog converter for converting the output result of the logarithmic conversion means into an analog signal and outputting it to an amplifier as an AGC control voltage. It is as hereinbefore, thereby be performed easily and accurately control the amplifier.
[0016]
In the AGC control circuit of the present invention, the logarithmic conversion means includes an input value determining means for determining the value of the envelope data, and when the input value determining means determines that the value of the envelope data is equal to or less than a specified value, The first offset value is added to the value of the line data, and when it is determined that the value of the envelope data is larger than the specified value, the value of the envelope data is divided by a predetermined value, and the second result is added to the result of the division. Logarithm conversion processing means for adding the third offset value to the logarithmic conversion processing result, and the output result of the logarithmic processing means is digital / And a feedback signal output means for outputting to the analog converter, whereby the scale of the AGC control circuit can be reduced.
[0017]
In the claims, the input value determination means corresponds to the input value determination section 21 in FIG. 1, the logarithmic conversion processing means corresponds to the logarithmic conversion processing section 22, and the feedback signal output means corresponds to the feedback signal output processing section 23. .
[0018]
The configuration of the AGC control circuit according to the embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing the configuration of an AGC control circuit according to an embodiment of the present invention.
An AGC control circuit according to an embodiment of the present invention includes a linear amplifier 1, an analog / digital (hereinafter abbreviated as A / D) converter 2, a band limiting filter 3, a square processing means 4, and a low-pass signal. It comprises a filter 5, logarithmic conversion means 6, demodulation processing means 7, and digital / analog (hereinafter abbreviated as D / A) converters 9, 10.
[0019]
Here, the band limiting filter 3, the square processing means 4, the low-pass filter 5, the logarithmic conversion means 6, and the demodulation processing means 7 are integrated in a DSP (Digital Signal Processor) 8. ing.
[0020]
In the AGC control circuit of the present invention, the A / D converter 2 is changed between the linear amplifier 1 and the band limiting filter 3 to the detection processing means, and the square processing means 4 is logarithmically connected to the output destination of the low-pass filter 5. The conversion unit 6 and the D / A converter 9 are different from the conventional AGC control circuit in that a D / A converter 10 is provided at the output destination of the demodulation processing unit 7.
[0021]
Further, the configuration of the logarithmic conversion means 6 will be described with reference to FIG. FIG. 2 is a configuration block diagram of the logarithmic conversion means 6 of the AGC control circuit according to the embodiment of the present invention. The logarithmic conversion unit 6 includes an input value determination unit 21, a logarithmic conversion unit 22, and a feedback signal output unit 23.
Here, the input value determination unit 21 has a prescribed value for determining the input value, and the logarithmic conversion processing unit 22 has first, second and third offset values and a predetermined division value for logarithmic conversion processing. It is remembered.
[0022]
Next, the operation of the AGC control circuit of the present invention will be described with reference to the drawings.
A single sideband modulated wave signal (hereinafter referred to as an input signal) of an analog signal output from an intermediate frequency amplification unit (not shown in FIG. 1) is input to a linear amplifier 1 and has a predetermined proportion in proportion to the input signal. Amplified to value.
When the input signal amplified by the linear amplifier 1 is input to the A / D converter 2, it is converted into a digital signal. The input signal converted into a digital signal is thereafter input to the DSP 8 for digital signal processing.
[0023]
The input signal input to the DSP 8 is first limited to a predetermined frequency band by the band limiting filter 3. At the time when the signal is input to the linear amplifier 1, the frequency band of the input signal is already limited. However, the band limiting filter 3 limits the more converged frequency band.
The input signals band-limited by the band-limiting filter 3 are input to the square processing means 4 and the demodulation processing circuit 7, respectively. The input signal input to the square processing means 4 is used for calculating the AGC control voltage, and the input signal input to the demodulation processing circuit 7 is used for extracting the demodulated output.
[0024]
When the input signal band-limited by the band-limiting filter 3 is input to the square processing means 4, detection by the square process is performed. When the input signal is further input to the low-pass filter 5, the high frequency component is removed and the envelope of the input signal is extracted.
The envelope data of the input signal extracted by the low pass filter 5 is input to the logarithmic conversion means 6. The logarithmic conversion means 6 performs logarithmic conversion of envelope data according to conditions.
[0025]
FIG. 3 is a workflow diagram of logarithmic conversion processing in the logarithmic conversion means 6. Hereinafter, the logarithmic conversion process in the logarithmic conversion means 6 will be described with reference to FIG. In the AGC control circuit of the present invention, the DSP 8 handles 16-bit digital data and the D / A converter 9 handles 8-bit digital data as input values.
The envelope data output from the low-pass filter 5 is input to the input value determination unit 21 of the logarithmic conversion means 6, and an envelope data value (hereinafter referred to as input value) is determined (step S1).
[0026]
As described above, since the DSP 8 handles 16-bit digital data, in order for the D / A converter 9 to perform analog conversion, it is necessary to convert the output data from the logarithmic conversion means 6 into an 8-bit value. . Considering these points, when the input value is X, the output formula of the logarithmic conversion value is expressed by the following formula.
127 ・ (1 / log ₁₀ 255) ・ log ₁₀ X (1)
In performing logarithmic conversion using the equation (1), the logarithmic conversion unit 22 performs logarithmic conversion after adding an offset value to the input value X in order to increase the dynamic range of the input value X.
[0027]
The input value determination unit 21 sets 511 as the specified value for determining the input value, and outputs a comparison result between the specified value and the input value to the logarithmic conversion unit 22.
When the input value determination unit 21 determines that the input value X is 511 or less, the logarithmic conversion unit 22 adds 0 as the first offset value, that is, uses the input value X as it is (step S2).
Similarly, when it is determined that the input value X is 512 or more, the logarithmic conversion unit 22 divides the input value X by 256 which is a predetermined division value (step S3), and further adds 128 as a second offset value (step S3). S4).
[0028]
When the offset value is added to the input value X in step 2 or step S4, the logarithmic conversion unit 22 performs logarithmic conversion using equation (1) (step S5), and the result of the logarithmic conversion in step S5 is the result of logarithmic conversion. 128 is added as an offset value of 3 (step S6), and the processing result of the logarithmic conversion unit 22 is output from the feedback signal output unit 23.
[0029]
By performing the logarithmic conversion process described above, the dynamic range of the input value can be widened, so that the AGC control circuit according to the present invention can provide an AGC control voltage corresponding to an abrupt change in the analog input signal.
[0030]
In addition, when performing logarithmic conversion processing, a table storing logarithmic conversion values corresponding to each input value is prepared in advance, and the specification is such that the logarithmic conversion value corresponding to the input value is retrieved from the table. This is practical because the processing time can be reduced and the arithmetic circuit scale can be reduced as compared with the case where the logarithmic conversion calculation is actually performed.
[0031]
In this specification, when the input value is directly handled as 16-bit data, 65536 logarithmic conversion value tables are required. However, according to the logarithmic conversion processing described above, 512 results are sufficient, and the number of necessary tables is reduced. It can be greatly reduced.
When the logarithmic conversion means 6 refers to a table storing logarithmic conversion values, it is preferable to use a memory area of the DSP 8 in which logarithmic conversion values are stored in advance.
[0032]
In the AGC control circuit of the present invention, the specified value for input value determination stored in the input value determination unit 21, each offset value and division default value stored in the logarithmic conversion processing unit 22 are input signal strengths. Alternatively, the numerical value may be changed by changing the logarithmic conversion processing method.
These parameters may be stored in the memory area of the DSP 8.
[0033]
The input signal after logarithmic conversion output from the feedback signal output unit 23 of the logarithmic conversion means 6 is input to the D / A converter 9 and converted into an analog signal. The input signal analog-converted by the D / A converter 9 is input to the linear amplifier 1 as a DC component, and is used for controlling the linear amplifier 1 as an AGC control voltage.
[0034]
On the other hand, the input signal band-limited by the band-limiting filter 3 is demodulated in the demodulation processing circuit 7 and input to the D / A converter 10 as demodulated data. The demodulated data is converted into an analog signal by the D / A converter 10 and output to another processing system as a demodulated output.
[0035]
In the AGC control circuit of the present invention, the DSP 8 that performs digital signal processing of an input signal is not only a DSP but also, for example, an FPGA (Field Programmable Gate Array), an ASIC (Application Specific Integrated Circuit), another gate array, or a general-purpose logic IC. Etc. may be used.
[0036]
In addition, various filters such as a Hilbert filter and a Butterworth filter may be selected and used in consideration of applications and conditions as filters used in the present invention.
[0037]
As described above, according to the AGC control circuit of the embodiment of the present invention, the logarithmically converted AGC control voltage is used for the control of the linear amplifier 1, so that the linear amplifier 1 can cope with abrupt fluctuations in the input signal. There is an effect that can be controlled.
[0038]
Further, since the logarithmic conversion part is a digital signal processing circuit, there is an effect that the AGC control voltage can be logarithmically converted easily and accurately. Depending on the configuration and specifications of the equipment of the AGC control circuit, DSP hardware can be shared by software processing or the like, for example, a transition to another logarithmic conversion processing method is possible.
[0039]
In particular, in the embodiment of the present invention, the logarithmic conversion processing method is simple and does not require a complicated arithmetic circuit. Therefore, the circuit scale of the logarithmic conversion means 6 can be reduced, and the scale of the entire AGC control circuit can be reduced. is there.
[0040]
【The invention's effect】
According to the present invention, the logarithmic conversion is performed by the digital signal processing circuit, so that the AGC control voltage can be logarithmically converted easily and accurately.
According to the present invention, the logarithmic conversion means includes an input determination means for determining the value of the input signal, and a logarithmic conversion processing means for performing logarithmic conversion by adding the offset value to the input value based on the determination of the input determination means. And the feedback signal output means for outputting the processing result of the logarithmic conversion processing means, there is an effect that the scale of the circuit of the logarithmic conversion means can be reduced and consequently the scale of the entire AGC control circuit can be reduced.
[Brief description of the drawings]
FIG. 1 is a configuration block diagram of an AGC control circuit according to an embodiment of the present invention.
FIG. 2 is a configuration block diagram of logarithmic conversion means of the AGC control circuit according to the embodiment of the present invention.
FIG. 3 is a workflow diagram of logarithmic conversion processing in the logarithmic conversion means according to the embodiment of the present invention.
FIG. 4 is a block diagram of a conventional AGC control circuit.
FIG. 5 is a graph showing the relationship between the amplification factor of the linear amplifier and the AGC control voltage.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,11 ... Linear amplifier, 2 ... Analog / digital converter, 3, 12 ... Band-limiting filter, 4 ... Square process means, 5, 14 ... Low-pass filter, 6 ... Logarithmic conversion means, 7, 15 ... Demodulation process Circuit: 8 ... Processor for digital signal processing, 9, 10 ... Digital / analog converter, 13 ... Detection processing means, 21 ... Input value determination unit, 22 ... Logarithmic conversion processing unit, 23 ... Feedback signal output unit

Claims

An amplifier for amplifying an intermediate frequency signal of an analog signal based on an input AGC control voltage;
An analog / digital converter that converts the intermediate frequency signal amplified by the amplifier into a digital signal;
A band limiting filter for band limiting the intermediate frequency signal converted by the analog / digital converter;
A square processing means for performing a square process on the output result of the band limiting filter;
A low-pass filter that outputs envelope data based on the output result of the square processing means;
Logarithm conversion means for determining the value of the envelope data output from the low-pass filter, performing logarithmic conversion processing according to the determination result, and outputting the result of the logarithmic conversion processing;
Wherein the output of the logarithmic conversion means into an analog signal, and set the digital / analog converter output to the amplifier as the AGC control voltage,
The logarithmic conversion means includes input value determination means for determining the value of envelope data;
When the value of the envelope data is determined to be equal to or less than a specified value in the input value determining means, a logarithmic conversion process is performed on the value of the envelope data, and the first offset value is added to the logarithmic conversion process result. When it is determined that the value of the envelope data is larger than a specified value, the value of the envelope data is divided by a predetermined value, a second offset value is added to the division result, and the calculation result is Logarithmic conversion processing means for performing logarithmic conversion processing and adding the first offset value to the logarithmic conversion processing result;
An AGC control circuit comprising feedback signal output means for outputting an output result of the logarithmic processing means to a digital / analog converter .

The logarithmic conversion processing means includes a table in which logarithmic conversion values corresponding to respective envelope data values are stored in advance, and acquires logarithmic conversion values by referring to the table in the logarithmic conversion processing. The AGC control circuit according to claim 1.

3. The AGC control circuit according to claim 1, wherein the band limiting filter, the square processing means, the low-pass filter, and the logarithmic conversion means use a digital signal processing processor.