JP4244283B2 - DC / DC converter - Google Patents

DC / DC converter Download PDF

Info

Publication number
JP4244283B2
JP4244283B2 JP2002191362A JP2002191362A JP4244283B2 JP 4244283 B2 JP4244283 B2 JP 4244283B2 JP 2002191362 A JP2002191362 A JP 2002191362A JP 2002191362 A JP2002191362 A JP 2002191362A JP 4244283 B2 JP4244283 B2 JP 4244283B2
Authority
JP
Japan
Prior art keywords
converter
voltage
circuit
triangular wave
dtc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002191362A
Other languages
Japanese (ja)
Other versions
JP2004040859A (en
Inventor
準人 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002191362A priority Critical patent/JP4244283B2/en
Publication of JP2004040859A publication Critical patent/JP2004040859A/en
Application granted granted Critical
Publication of JP4244283B2 publication Critical patent/JP4244283B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、PWM(Pulse−Width Modulation:パルス幅変調)制御によりスイッチングトランジスタをオン・オフして昇圧動作を行うDC/DCコンバータに係わり、特に、パルスの最大デューティ比の変化を抑えて、電源投入時の誤動作を回避するのに好適な技術に関するものである。
【0002】
【従来の技術】
DC/DCコンバータでは、スイッチングトランジスタのオン・オフ期間の比率を可変して供給された電圧を調整したのち出力する動作を行うために、出力電圧を分圧して得た検出電圧の基準電圧からの差を増幅して出力するエラーアンプの出力電圧と、スイッチングトランジスタのデューティ比の上限値ならびにソフトスタート時間を決める電圧値を兼ね備えた電圧値のいずれか低い側の電圧と、鋸歯状電圧とを比較して、スイッチングトランジスタをスイッチング制御するPWM制御技術が用いられている。
【0003】
図13は、従来のDC/DCコンバータにおけるチョッパ方式の昇圧型スイッチングレギュレータの昇圧動作部分の基本構成例を示す説明図である。
【0004】
このチョッパ方式の昇圧型スイッチングレギュレータにおいては、PWM制御されたパルスEXTにより、スイッチングトランジスタNMOSがON状態となった時に、入力電圧VINからコイルCoilにスイッチ電流が流れコイルにエネルギーが溜まり、また、スイッチングトランジスタNMOSがOFF状態になるとコイルCoilに蓄積されているエネルギーが入力電圧VINに重畳され、ダイオードDiodeにより整流した後、その出力をコンデンサCOUTによって平滑することによって昇圧動作を行う。
【0005】
特に、昇圧PWM方式のスイッチングレギュレータでは、最大のパルス幅を決めるために、出力パルスのデューティ比の制限用にデットタイムコントロール電圧(DTC電圧)が設定されている。
【0006】
図14は、従来のDC/DCコンバータの第1の構成例を示す回路図であり、図15は、従来のDC/DCコンバータの第2の構成例を示す回路図、図16は、従来のDC/DCコンバータの第3の構成例を示す回路図、図17は、従来のDC/DCコンバータの第4の構成例を示す回路図、図18は、従来のDC/DCコンバータで発生する最大デューティのばらつきの状態を示す説明図である。
【0007】
図14に示すDC/DCコンバータが、代表的な昇圧DC/DCコンバータの構成であり、出力電圧を抵抗Ra,Rbで分圧したフィードバック電圧VFBと基準電圧(Vref)をアンプAaで比較し、その出力と、三角波発生回路12で生成された三角波、および、基準電圧11と抵抗Rc,RdならびにコンデンサCbで生成されたソフトスタート機能を含むDTC電圧を、コンパレータAbで比較することで、デューティ幅を制御する。
【0008】
デューティ幅が制御されたパルスEXTは、論理素子Laを介して、スイッチングトランジスタTaに出力される。
【0009】
ここでは端子SSにソフトスタート設定用のコンデンサCbを接続することで、外部調整できる仕様になっている。
【0010】
これに対して、図15に示すDC/DCコンバータでは、各構成要素は図14に示したDC/DCコンバータと同じであるが、外部に基準電圧端子を設けることにより最大デューティ、ソフトスタート時間を設定できる構成としている。
【0011】
また、図16では、反転機能を有する2出力型のDC/DCコンバータの構成例を示しており、昇圧、反転側のそれぞれに、スイッチング端子EXT(1),EXT(2)、アンプのフィードバック端子VFB(1),VFB(2)、、ソフトスタート時間設定用端子SS(1),(2)、反転側の基準電圧としての出力端子(VREFOUT)があり、各々の最大デューティは内部抵抗Rc,Rd,Re,Rfにより設定される。
【0012】
また、図17に示すDC/DCコンバータでは、図16におけるDC/DCコンバートと同じ構成要素からなるが、外部端子DTC(1),(2)を介して外部の抵抗Rc,Rd,Re,RfとコンデンサCb,Ccが接続された構成となっており、外部から最大デューティ、ソフトスタート時間を設定できる。
【0013】
しかし、これらの従来のDC/DCコンバータでは、三角波発生回路12とデューティ比制限回路が同期していないため、それぞれの温度変化、トリミング等による設定電圧値のばらつきにより、結果として最大のデューティ設定を制限するだけでなく、図18に示すような、最大デューティのばらつきの要因となっていた。
【0014】
このような問題に対する対策として、従来は、例えば、特開2000−217340号公報に記載のような最大デューティ設定回路を設けることや、特開平11−214971号公報に記載のように、三角波の立下りをデューティ設定に利用する回路が提案されている。しかし、これらの回路では、設定回路が別に必要でありコストアップの要因となってしまう。
【0015】
【発明が解決しようとする課題】
解決しようとする問題点は、従来の技術では、温度変化や設定電圧値のばらつきがもたらすデューティのばらつきを新たに回路を追加することなく抑えることができない点である。
【0016】
本発明の目的は、これら従来技術の課題を解決し、DC/DCコンバータの性能の向上を低コストかつ省スペースで図ることである。
【0017】
【課題を解決するための手段】
上記目的を達成するため、本発明は、PWM制御されたパルスによりスイッチング素子をオン・オフして入力電圧を昇圧するDC/DCコンバータであって、出力電圧が分圧された電圧の基準電圧からの差を増幅して出力するアンプと、鋸歯状信号を生成する三角波回路と、パルスのデューティ比の上限値の設定およびソフトスタート時間の設定に用いられる信号を生成するDTC生成回路と、DTC生成回路からの信号と三角波回路からの鋸歯状信号およびアンプからの出力信号を入力としてスイッチング素子をオン・オフ制御するパルスを生成するPWM制御回路と、三角波回路とDTC生成回路に接続され各々の回路に基準電圧を供給する基準電圧源とを有することを特徴とする。また、DTC生成回路は、デューティ設定のための抵抗を外部に調節可能に有することを特徴とする。また、三角波回路をDTC生成回路より早く立ち上げる構成として、電源電圧の投入時における異常パルスの発生を防ぐことを特徴とする。また、立ちあがりシーケンスを必要とする多出力型のDC/DCコンバータであることを特徴とする。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
【0019】
図1は、本発明に係わるDC/DCコンバータの第1の構成例を示すブロック図であり、図2は、図1におけるDC/DCコンバータでの最大デューティの変化を示す説明図、図3は、図1におけるDC/DCコンバータの動作例を示す説明図である。
【0020】
図1に示すDC/DCコンバータは、従来技術として図14で示したDC/DCコンバータと同様に、フィードバック電圧VFBと基準電圧(Vref)を比較して増幅出力するアンプ3aと、三角波を生成するための三角波発生回路を構成するコンパレータ3c,3d、RSラッチ7、定電流電源8a,8b、インバータ9、コンデンサ10bと、ソフトスタート機能を含むDTC信号を生成するためのDTC生成回路を構成する基準電圧源1と抵抗2d,2eならびにコンデンサ10aと、これらのアンプ3aの出力と三角波およびソフトスタート機能を含むDTC電圧を比較してデューティ幅を制御して出力するPWM生成回路としてのコンパレータ3b、このデューティ幅が制御されたパルスEXTの出力を低電圧誤動作防止信号(UVLO信号)に基づき制御する論理素子6を有し、IC外部にソフトスタート設定用のコンデンサ10aを置くことで、外部調整できる仕様になっている。
【0021】
この図1に示すDC/DCコンバータの特徴としては、三角波の上限値および下限値を決める電圧(VH,VL)と、DTC電圧を決める電圧を、同一の基準電圧源1からの抵抗分圧(抵抗2a,2b,2c)によりつくっているので、三角波と最大デューティが同期することになり、図2に示すように、最大デューティのばらつきを防ぐことができることである。
【0022】
本例では、DTCレベルは、抵抗分割比をトリミングなどによって自由に可変することができる構成をとっている。
【0023】
ところで、DC/DCコンバータでは、一般に、UVLO解除信号での誤動作を防止するために、一定の遅延をもたしているUVLO解除遅延信号を回路の起動信号として用いている。このUVLO解除遅延信号によって、DTC電圧に接続されているスイッチングトランジスタ5がオフされることで電圧が徐々に立ち上がりソフトスタート機能をした後、最大デューティを決める電圧値になる。
【0024】
このような動作を図3に示す。ここで、三角波の上限下限を決める基準電圧はUVLO解除信号によって制御されていないため、UVLO解除信号の前から立ち上がる。一方、DTC電圧は、UVLO解除遅延信号後に立ちあがり、ソフトスタート期間の後、最大デューティを決める電圧値になる。
【0025】
図4は、本発明に係わるDC/DCコンバータの第2の構成例を示すブロック図であり、図5は、図1におけるDC/DCコンバータの動作例を示す説明図、図6は、本発明に係わるDC/DCコンバータの第3の構成例を示すブロック図であり、図7は、図6におけるDC/DCコンバータの動作例を示す説明図である。
【0026】
図4に示すDC/DCコンバータは、図1で示したDC/DCコンバータと同じ構成要素からなるが、ソフトスタート設定用のコンデンサ10aと共に抵抗2d,2eをIC外部に置き、外部調整できる仕様になっている。
【0027】
このように、基準電圧端子を外部に出すことによって最大デューティ、ソフトスタート時間を外部にて自由に調整することが可能になっている。
【0028】
また、基準電圧源をUVLO解除遅延信号による制御で行う構成とし、このことにより、低電圧時に基準電圧を立ち下げ誤動作を防ぐことができる。
【0029】
このような構成のDC/DCコンバータの動作は、図5に示すように、UVLO解除遅延信号の立ち上げ後に、三角波とDTC電圧が共に立ち上がる。
【0030】
この図5において破線で囲まれたパルスは、UVLO解除遅延信号の立ち上がり時には、三角波のレベルとDTCのレベルがゼロ近辺であり、コンパレータのオフセットなどが原因で発生されるものである。
【0031】
これは、図1および図4で示す昇圧のみの単出力型DC/DCコンバータでは問題とならないが、図8以降に示す、多出力型のDC/DCコンバータで出力にシーケンス動作が必要な場合には問題となる。
【0032】
図6に示すDC/DCコンバータは、図4,5で説明したように、同時に起こるUVLO解除遅延信号時でのパルスの発生を防ぐ構成となっており、図4におけるDC/DCコンバートの構成に対し、基準電圧源1の制御信号としてUVLO解除信号を用いたことを特徴としている。
【0033】
すなわち、図7に示すように、UVLO解除信号で制御される三角波信号はUVLO解除と同時に立ち上がりはじめ、DTC電圧が起動するUVLO解除遅延信号の入力時には、三角波のレベルは、GND(接地)に対しコンパレータが十分比較しうる電圧になっている。これによって、図5での例に見られるUVLO解除遅延信号入力時のパルス出力を防ぐことができる。
【0034】
次に、図8から図12を用いて、多出力型のDC/DCコンバータの例を説明する。
【0035】
図8は、本発明に係わるDC/DCコンバータの第4の構成例を示すブロック図であり、図9は、図8におけるDC/DCコンバータの動作例を示す説明図、図10は、本発明に係わるDC/DCコンバータの第5の構成例を示すブロック図であり、図11は、図10におけるDC/DCコンバータの動作例を示す説明図、図12は、本発明に係わるDC/DCコンバータの第6の構成例を示すブロック図である。
【0036】
図8に示すDC/DCコンバータは、図16で示した従来の多出力型のDC/DCコンバータと同じ構成要素からなり、昇圧側として、アンプA1,コンパレータA3、抵抗R3,R4、スイッチングトランジスタT1、論理素子L1が設けられ、反転側として、アンプA2,コンパレータA4、抵抗R5,R6、スイッチングトランジスタT2、論理素子L2、および、反転側の基準電圧用のアンプA5、トランジスタT3,T4、抵抗R7,R8が設けられている。
【0037】
この図8に示すDC/DCコンバータの、図16で示した従来の多出力型のDC/DCコンバータとの異なる特徴は、反転電圧(VOUT2)の基準電圧(VREFOUT)信号を、アンプA5とトランジスタT3,T4および抵抗R7,R8を介してUVLO解除信号により制御し、また、ソフトスタート機能を有するDTC電圧を、トランジスタT1を介してUVLO解除遅延信号によってリセットを行っている点である。
【0038】
これにより、図9に示すように、UVLO解除信号の入力時に、DTC(1),(2)電圧をGNDレベルに保つことができ、誤パルス発生を防ぐことができる。
【0039】
また、図8のDC/DCコンバータにおいては、DTC(1),(2)電圧を決める基準電圧回路11から三角波の上限下限値(VH,VL)を決めることにより、最大デューティのばらつきを防いでいる。
【0040】
図10に示すDC/DCコンバータの、図8で示したDC/DCコンバータと異なる特徴としては、DTC電圧および三角波の上限下限値(VH,VL)を決める基準電圧を、VREFOUT電圧から抵抗R7,8により抵抗分割している点である。
【0041】
このような構成とすることで、図8のDC/DCコンバータに設けていたい基準電圧回路11を省くことができる。尚、DTC電圧および三角波の上限下限値(VH,VL)を決める基準電圧は共通出力であり、最大デューティのばらつきを防ぐ効果は維持されている。
【0042】
また、図11で示すように、図8のDC/DCコンバータと同様に、DTC電圧の立ち上がりは、UVLO解除遅延信号により決まっているので、UVLO解除信号の入力時に、DTC(1),(2)電圧をGNDレベルに保つことができ、誤パルス発生を防ぐことができる。
【0043】
図12に示すDC/DCコンバータの、図10で示したDC/DCコンバータと異なる特徴としては、DTC電圧を決める抵抗R3〜R6を外部調整可能にしている点である。これによって、最大デューティを自由に決めることができる。尚、その動作は、図11で示した図10のDC/DCコンバータのものと同様になる。
【0044】
以上、図1〜図12を用いて説明したように、本例では、スイッチングトランジスタ(T5,T6)のオン・オフ期間の比率を可変して供給された電圧を調整したのち出力するDC/DCコンバータであって、出力電圧を分圧して得た検出電圧の基準電圧からの差を増幅して出力するアンプ(A1,A2)と、このアンプ(A1,A2)の出力電圧とスイッチングトランジスタ(T5,T6)のデューティ比の上限値、並びにソフトスタート時間を決める電圧値を兼ね備えた電圧値のいずれか低い側の電圧と、三角波発生回路からの鋸歯状電圧とを比較して、スイッチングトランジスタ(T5,T6)をスイッチング制御するPWM制御回路と、低電圧誤動作防止機能(UVLO信号)を含むDC/DCコンバータにおいて、三角波と同期したデューティ比の上限値を設定する電圧を用いる構成としている。
【0045】
例えば、図14の従来の技術で示すような、PWM制御されたパルスによりスイッチングトランジスタTaをオン・オフして入力電源VINからの入力電圧を昇圧するDC/DCコンバータで、出力電圧が抵抗Ra,Rbで分圧された電圧VFBの基準電圧Vrefからの差を増幅して出力するアンプAaと、鋸歯状信号を生成する三角波回路12と、パルスのデューティ比の上限値の設定およびソフトスタート時間の設定に用いられる信号を生成する(基準電圧11、コンデンサCb、抵抗Rc,Rdからなる)DTC生成回路と、このDTC生成回路からの信号と三角波回路12からの鋸歯状信号およびアンプAaからの出力信号を入力としてスイッチングトランジスタTaをオン・オフ制御するパルスを生成するアンプAbからなるPWM制御回路とを有するDC/DCコンバータに対して、図1で示すように、三角波回路12とDTC生成回路に接続され各々の回路に基準電圧を供給する基準電圧源1を設けた構成とする。
【0046】
このように、三角波の上限下限値を決める電圧と最大デューティを決める電圧を同じ基準電圧源より抵抗分割する構成とすることにより、温度変化、設定電圧値のばらつきによるデューティのばらつきを防ぐことができ、また、多出力のDC/DCコンバータにおいてもデューティのばらつきを抑えかつ電源投入時の誤動作を防止することができる。
【0047】
尚、デューティ比を設定する回路として、例えば、デューティ設定のための抵抗(2d,2e、R3〜R6)を外部にて調節可能な構成とする。
【0048】
また、電源電圧の投入時に異常なパルス発生を防ぐために、基準電圧源1の制御信号としてUVLO解除信号を用いることで、三角波回路をDTC生成回路より早く立ち上げる構成として、UVLO解除信号で制御される三角波信号をUVLO解除と同時に立ち上げ、DTC電圧が起動するUVLO解除遅延信号の入力時には、三角波のレベルが、GND(接地)に対しコンパレータが十分比較しうる電圧になっている状態とする。
【0049】
尚、本発明は、図1〜図12を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【0050】
【発明の効果】
本発明によれば、温度変化や、トリミング等による設定電圧値のずれなどがもたらすデューティのばらつきを、新たに回路を追加することなく抑えることができ、また、多チャンネルのDC/DCコンバータにおいても、シーケンスの誤動作となる電源投入時の誤パルスを同時に防ぐことが実現でき、DC/DCコンバータの性能の向上を、低コストに、かつ、省スペースで実現することが可能である。
【図面の簡単な説明】
【図1】本発明に係わるDC/DCコンバータの第1の構成例を示すブロック図である。
【図2】図1におけるDC/DCコンバータでの最大デューティの変化を示す説明図である。
【図3】図1におけるDC/DCコンバータの動作例を示す説明図である。
【図4】本発明に係わるDC/DCコンバータの第2の構成例を示すブロック図である。
【図5】図1におけるDC/DCコンバータの動作例を示す説明図である。
【図6】本発明に係わるDC/DCコンバータの第3の構成例を示すブロック図である。
【図7】図6におけるDC/DCコンバータの動作例を示す説明図である。
【図8】本発明に係わるDC/DCコンバータの第4の構成例を示すブロック図である。
【図9】図8におけるDC/DCコンバータの動作例を示す説明図である。
【図10】本発明に係わるDC/DCコンバータの第5の構成例を示すブロック図である。
【図11】図10におけるDC/DCコンバータの動作例を示す説明図である。
【図12】本発明に係わるDC/DCコンバータの第6の構成例を示すブロック図である。
【図13】従来のDC/DCコンバータにおけるチョッパ方式の昇圧型スイッチングレギュレータの昇圧動作部分の基本構成例を示す説明図である。
【図14】従来のDC/DCコンバータの第1の構成例を示す回路図である。
【図15】従来のDC/DCコンバータの第2の構成例を示す回路図である。
【図16】従来のDC/DCコンバータの第3の構成例を示す回路図である。
【図17】従来のDC/DCコンバータの第4の構成例を示す回路図である。
【図18】従来のDC/DCコンバータで発生する最大デューティのばらつきの状態を示す説明図である。
【符号の説明】
1:基準電圧源、2a〜2e:抵抗、3a:アンプ、3b〜3d:コンパレータ、4,4a:IC外部、5:スイッチングトランジスタ、6:論理素子、7:RSラッチ、8a,8b:定電流源、9:インバータ、10a,10b:コンデンサ、11:基準電圧回路、12:三角波発生回路、A1,A2、A5:アンプ、A3〜A4:コンパレータ、C1〜C4:コンデンサ、Coil(1),(2):コイル、D1,D2:ダイオード、L1,L2:論理素子、R1〜R10:抵抗、T1〜T6:スイッチングトランジスタ、VIN:入力電源、Aa,Ac,Ae:アンプ、Ab,Ad:コンパレータ、Ca〜Cd:コンデンサ、Coil:コイル、Da,Db:ダイオード、La,Lb:論理素子、Ra〜Rj:抵抗、Ta:スイッチングトランジスタ。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a DC / DC converter that performs a step-up operation by turning on and off a switching transistor by PWM (Pulse-Width Modulation) control, and in particular, suppresses a change in the maximum duty ratio of a pulse, The present invention relates to a technique suitable for avoiding a malfunction at the time of charging.
[0002]
[Prior art]
In the DC / DC converter, in order to perform an operation of outputting after adjusting the supplied voltage by changing the ratio of the ON / OFF period of the switching transistor, the detection voltage obtained by dividing the output voltage from the reference voltage is changed. Comparing the output voltage of the error amplifier that amplifies the difference, the upper limit of the duty ratio of the switching transistor and the voltage value that determines the soft start time, whichever is lower, and the sawtooth voltage Thus, a PWM control technique for switching control of the switching transistor is used.
[0003]
FIG. 13 is an explanatory diagram showing a basic configuration example of a boosting operation portion of a chopper type boosting switching regulator in a conventional DC / DC converter.
[0004]
In this chopper type step-up switching regulator, when the switching transistor NMOS is turned on by the PWM-controlled pulse EXT, a switch current flows from the input voltage VIN to the coil Coil, and energy is accumulated in the coil. When the transistor NMOS is turned off, the energy stored in the coil Coil is superimposed on the input voltage VIN, rectified by the diode Diode, and then the output is smoothed by the capacitor COUT to perform the boosting operation.
[0005]
In particular, in a step-up PWM switching regulator, a dead time control voltage (DTC voltage) is set for limiting the duty ratio of an output pulse in order to determine the maximum pulse width.
[0006]
FIG. 14 is a circuit diagram showing a first configuration example of a conventional DC / DC converter, FIG. 15 is a circuit diagram showing a second configuration example of the conventional DC / DC converter, and FIG. FIG. 17 is a circuit diagram showing a fourth configuration example of a conventional DC / DC converter, and FIG. 18 shows a maximum generated by the conventional DC / DC converter. It is explanatory drawing which shows the state of the dispersion | variation in a duty.
[0007]
The DC / DC converter shown in FIG. 14 is a typical step-up DC / DC converter configuration, and the feedback voltage VFB obtained by dividing the output voltage by the resistors Ra and Rb is compared with the reference voltage (Vref) by the amplifier Aa. By comparing the output with the triangular wave generated by the triangular wave generation circuit 12 and the DTC voltage including the soft start function generated by the reference voltage 11 and the resistors Rc and Rd and the capacitor Cb by the comparator Ab, the duty width To control.
[0008]
The pulse EXT whose duty width is controlled is output to the switching transistor Ta via the logic element La.
[0009]
Here, the specification can be adjusted externally by connecting a capacitor Cb for soft start setting to the terminal SS.
[0010]
On the other hand, in the DC / DC converter shown in FIG. 15, each component is the same as the DC / DC converter shown in FIG. 14, but the maximum duty and soft start time are increased by providing a reference voltage terminal outside. The configuration can be set.
[0011]
FIG. 16 shows a configuration example of a two-output type DC / DC converter having an inverting function. Switching terminals EXT (1), EXT (2) and an amplifier feedback terminal are provided on the boosting and inverting sides, respectively. There are VFB (1), VFB (2), soft start time setting terminals SS (1), (2), an output terminal (VREFOUT) as a reference voltage on the inverting side, and each maximum duty is an internal resistance Rc, Set by Rd, Re, Rf.
[0012]
The DC / DC converter shown in FIG. 17 includes the same components as the DC / DC converter shown in FIG. 16, but external resistors Rc, Rd, Re, Rf via external terminals DTC (1) and (2). And capacitors Cb and Cc are connected, and the maximum duty and soft start time can be set from the outside.
[0013]
However, in these conventional DC / DC converters, since the triangular wave generation circuit 12 and the duty ratio limiting circuit are not synchronized, the maximum duty setting as a result is caused by variations in the set voltage value due to temperature changes, trimming, etc. Not only the limitation but also the variation of the maximum duty as shown in FIG.
[0014]
As countermeasures against such problems, conventionally, for example, a maximum duty setting circuit as described in JP-A-2000-217340 is provided, or a triangular wave is set up as described in JP-A-11-214971. A circuit that uses the downlink for duty setting has been proposed. However, these circuits require a separate setting circuit, which increases the cost.
[0015]
[Problems to be solved by the invention]
The problem to be solved is that the conventional technique cannot suppress the duty variation caused by the temperature change and the variation of the set voltage value without adding a new circuit.
[0016]
An object of the present invention is to solve these problems of the prior art and improve the performance of a DC / DC converter at low cost and in a space-saving manner.
[0017]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is a DC / DC converter that boosts an input voltage by turning on and off a switching element by a PWM-controlled pulse, and outputs an output voltage from a divided reference voltage. An amplifier that amplifies the difference between them, a triangular wave circuit that generates a sawtooth signal, a DTC generation circuit that generates a signal used for setting an upper limit value of a pulse duty ratio and setting a soft start time, and DTC generation A PWM control circuit for generating a pulse for controlling on / off of the switching element by inputting a signal from the circuit, a sawtooth signal from the triangular wave circuit, and an output signal from the amplifier, and each circuit connected to the triangular wave circuit and the DTC generation circuit And a reference voltage source for supplying a reference voltage. Further, the DTC generation circuit is characterized by having a resistor for setting a duty so that the resistance can be adjusted to the outside. Further, the triangular wave circuit is started up earlier than the DTC generation circuit, and the generation of abnormal pulses when the power supply voltage is turned on is prevented. Further, it is a multi-output type DC / DC converter that requires a rising sequence.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0019]
FIG. 1 is a block diagram showing a first configuration example of a DC / DC converter according to the present invention, FIG. 2 is an explanatory diagram showing a change in maximum duty in the DC / DC converter in FIG. 1, and FIG. FIG. 2 is an explanatory diagram showing an operation example of the DC / DC converter in FIG. 1.
[0020]
The DC / DC converter shown in FIG. 1 generates a triangular wave and an amplifier 3a that amplifies and outputs a feedback voltage VFB and a reference voltage (Vref) in comparison with the DC / DC converter shown in FIG. Comparator 3c, 3d, RS latch 7, constant current power supplies 8a, 8b, inverter 9, capacitor 10b and a DTC generation circuit for generating a DTC signal including a soft start function The voltage source 1, resistors 2d and 2e and capacitor 10a, the comparator 3b as a PWM generation circuit for controlling the duty width by comparing the output of the amplifier 3a with the DTC voltage including the triangular wave and the soft start function, and this The output of the pulse EXT whose duty width is controlled is connected to a low voltage malfunction prevention signal ( It has a logic element 6 which controls on the basis of the VLO signal), outside of the IC by placing the capacitor 10a of the soft-start configuration has a specification that can be externally adjusted.
[0021]
A feature of the DC / DC converter shown in FIG. 1 is that a voltage (VH, VL) for determining an upper limit value and a lower limit value of a triangular wave and a voltage for determining a DTC voltage are divided by a resistance divided from the same reference voltage source 1 ( Since the resistors 2a, 2b, and 2c) are used, the triangular wave and the maximum duty are synchronized with each other, and variation in the maximum duty can be prevented as shown in FIG.
[0022]
In this example, the DTC level has a configuration in which the resistance division ratio can be freely changed by trimming or the like.
[0023]
By the way, in general, in a DC / DC converter, a UVLO release delay signal having a certain delay is used as a circuit start signal in order to prevent a malfunction caused by a UVLO release signal. By this UVLO release delay signal, the switching transistor 5 connected to the DTC voltage is turned off, so that the voltage gradually rises and performs a soft start function, and then becomes a voltage value that determines the maximum duty.
[0024]
Such an operation is shown in FIG. Here, since the reference voltage for determining the upper and lower limits of the triangular wave is not controlled by the UVLO release signal, it rises from before the UVLO release signal. On the other hand, the DTC voltage rises after the UVLO release delay signal and becomes a voltage value that determines the maximum duty after the soft start period.
[0025]
FIG. 4 is a block diagram showing a second configuration example of the DC / DC converter according to the present invention, FIG. 5 is an explanatory diagram showing an operation example of the DC / DC converter in FIG. 1, and FIG. FIG. 7 is a block diagram illustrating a third configuration example of the DC / DC converter according to FIG. 7, and FIG. 7 is an explanatory diagram illustrating an operation example of the DC / DC converter in FIG.
[0026]
The DC / DC converter shown in FIG. 4 is composed of the same components as the DC / DC converter shown in FIG. 1, but the specifications are such that the resistors 2d and 2e are placed outside the IC together with the capacitor 10a for soft start setting and can be adjusted externally. It has become.
[0027]
As described above, the maximum duty and soft start time can be freely adjusted outside by providing the reference voltage terminal outside.
[0028]
Further, the reference voltage source is configured to be controlled by the UVLO release delay signal, and this makes it possible to prevent a malfunction by lowering the reference voltage when the voltage is low.
[0029]
In the operation of the DC / DC converter having such a configuration, as shown in FIG. 5, both the triangular wave and the DTC voltage rise after the rise of the UVLO release delay signal.
[0030]
The pulse surrounded by a broken line in FIG. 5 is generated when the level of the triangular wave and the level of DTC are near zero when the UVLO release delay signal rises, and is caused by a comparator offset or the like.
[0031]
This is not a problem with the step-up single output DC / DC converter shown in FIG. 1 and FIG. 4, but when a sequence operation is required for output in the multi-output DC / DC converter shown in FIG. Is a problem.
[0032]
As shown in FIGS. 4 and 5, the DC / DC converter shown in FIG. 6 has a configuration that prevents the generation of a pulse at the time of a UVLO release delay signal that occurs at the same time, and the configuration of the DC / DC conversion in FIG. On the other hand, a UVLO release signal is used as a control signal for the reference voltage source 1.
[0033]
That is, as shown in FIG. 7, the triangular wave signal controlled by the UVLO release signal starts to rise simultaneously with the UVLO release, and when the UVLO release delay signal that activates the DTC voltage is input, the level of the triangular wave is relative to GND (ground). The voltage is enough for the comparator to compare. Thereby, it is possible to prevent the pulse output when the UVLO release delay signal is input as seen in the example of FIG.
[0034]
Next, an example of a multi-output type DC / DC converter will be described with reference to FIGS.
[0035]
FIG. 8 is a block diagram showing a fourth configuration example of a DC / DC converter according to the present invention, FIG. 9 is an explanatory diagram showing an operation example of the DC / DC converter in FIG. 8, and FIG. FIG. 11 is a block diagram showing a fifth configuration example of the DC / DC converter according to FIG. 11, FIG. 11 is an explanatory diagram showing an operation example of the DC / DC converter in FIG. 10, and FIG. 12 is a DC / DC converter according to the present invention. It is a block diagram which shows the 6th structural example.
[0036]
The DC / DC converter shown in FIG. 8 includes the same components as those of the conventional multi-output type DC / DC converter shown in FIG. 16, and on the boost side, an amplifier A1, a comparator A3, resistors R3 and R4, and a switching transistor T1. , A logic element L1 is provided, and on the inversion side, an amplifier A2, a comparator A4, resistors R5 and R6, a switching transistor T2, a logic element L2, and an inversion side reference voltage amplifier A5, transistors T3 and T4, a resistor R7 , R8 are provided.
[0037]
The DC / DC converter shown in FIG. 8 is different from the conventional multi-output type DC / DC converter shown in FIG. 16 in that the reference voltage (VREFOUT) signal of the inverted voltage (VOUT2) is supplied to the amplifier A5 and the transistor. It is controlled by the UVLO release signal via T3, T4 and resistors R7, R8, and the DTC voltage having the soft start function is reset by the UVLO release delay signal via the transistor T1.
[0038]
As a result, as shown in FIG. 9, when the UVLO release signal is input, the DTC (1) and (2) voltages can be kept at the GND level, and erroneous pulses can be prevented.
[0039]
In the DC / DC converter of FIG. 8, the maximum duty lower limit value (VH, VL) of the triangular wave is determined from the reference voltage circuit 11 that determines the DTC (1), (2) voltage, thereby preventing variations in the maximum duty. Yes.
[0040]
The DC / DC converter shown in FIG. 10 is different from the DC / DC converter shown in FIG. 8 in that the reference voltage for determining the DTC voltage and the upper and lower limit values (VH, VL) of the triangular wave is changed from the VREFOUT voltage to the resistors R7, 8 is a resistance division.
[0041]
With this configuration, the reference voltage circuit 11 that is desired to be provided in the DC / DC converter of FIG. 8 can be omitted. The reference voltage that determines the DTC voltage and the upper and lower limit values (VH, VL) of the triangular wave is a common output, and the effect of preventing variation in the maximum duty is maintained.
[0042]
Further, as shown in FIG. 11, since the rise of the DTC voltage is determined by the UVLO release delay signal as in the DC / DC converter of FIG. 8, when the UVLO release signal is input, DTC (1), (2 ) The voltage can be kept at the GND level, and erroneous pulse generation can be prevented.
[0043]
The DC / DC converter shown in FIG. 12 is different from the DC / DC converter shown in FIG. 10 in that the resistors R3 to R6 that determine the DTC voltage are externally adjustable. Thereby, the maximum duty can be freely determined. The operation is the same as that of the DC / DC converter of FIG. 10 shown in FIG.
[0044]
As described above with reference to FIGS. 1 to 12, in this example, the DC / DC that is output after adjusting the supplied voltage by changing the ratio of the on / off periods of the switching transistors (T5, T6). An amplifier (A1, A2) which is a converter and amplifies a difference between a detection voltage obtained by dividing an output voltage from a reference voltage and outputs the output voltage of the amplifier (A1, A2) and a switching transistor (T5) , T6), the lower voltage of the voltage value having both the upper limit value of the duty ratio and the voltage value that determines the soft start time is compared with the sawtooth voltage from the triangular wave generating circuit, and the switching transistor (T5) is compared. , T6) in a DC / DC converter including a PWM control circuit that controls switching and a low-voltage malfunction prevention function (UVLO signal). It has a configuration using a voltage that sets the upper limit value of the duty ratio.
[0045]
For example, as shown in the prior art of FIG. 14, a DC / DC converter that boosts the input voltage from the input power source VIN by turning on and off the switching transistor Ta by a PWM-controlled pulse. The amplifier Aa that amplifies and outputs the difference from the reference voltage Vref of the voltage VFB divided by Rb, the triangular wave circuit 12 that generates a sawtooth signal, the setting of the upper limit value of the duty ratio of the pulse, and the soft start time A DTC generation circuit (consisting of a reference voltage 11, a capacitor Cb, and resistors Rc and Rd) that generates a signal used for setting, a signal from the DTC generation circuit, a sawtooth signal from the triangular wave circuit 12, and an output from the amplifier Aa P composed of an amplifier Ab that generates a pulse for controlling on / off of the switching transistor Ta with a signal as an input As shown in FIG. 1, a DC / DC converter having an M control circuit is provided with a reference voltage source 1 that is connected to a triangular wave circuit 12 and a DTC generation circuit and supplies a reference voltage to each circuit. .
[0046]
In this way, the voltage that determines the upper and lower limit values of the triangular wave and the voltage that determines the maximum duty are divided from the same reference voltage source to prevent duty variation due to temperature changes and set voltage value variations. In addition, even in a multi-output DC / DC converter, it is possible to suppress variation in duty and prevent malfunction at power-on.
[0047]
As a circuit for setting the duty ratio, for example, a resistor (2d, 2e, R3 to R6) for setting the duty is configured to be adjustable externally.
[0048]
In addition, in order to prevent abnormal pulse generation when the power supply voltage is turned on, the UVLO release signal is used as the control signal of the reference voltage source 1, so that the triangular wave circuit is started up earlier than the DTC generation circuit and is controlled by the UVLO release signal. The triangular wave signal is raised at the same time as the UVLO release, and when the UVLO release delay signal that activates the DTC voltage is input, the triangular wave level is set to a voltage that the comparator can sufficiently compare to GND (ground).
[0049]
In addition, this invention is not limited to the example demonstrated using FIGS. 1-12, A various change is possible in the range which does not deviate from the summary.
[0050]
【The invention's effect】
According to the present invention, it is possible to suppress a duty variation caused by a temperature change, a set voltage value shift due to trimming or the like without adding a new circuit, and also in a multi-channel DC / DC converter. Thus, it is possible to simultaneously prevent erroneous pulses at the time of power-on that cause a sequence malfunction, and to improve the performance of the DC / DC converter at low cost and in a space-saving manner.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first configuration example of a DC / DC converter according to the present invention.
FIG. 2 is an explanatory diagram showing a change in maximum duty in the DC / DC converter in FIG. 1;
FIG. 3 is an explanatory diagram showing an operation example of the DC / DC converter in FIG. 1;
FIG. 4 is a block diagram showing a second configuration example of the DC / DC converter according to the present invention.
FIG. 5 is an explanatory diagram showing an operation example of the DC / DC converter in FIG. 1;
FIG. 6 is a block diagram showing a third configuration example of the DC / DC converter according to the present invention.
7 is an explanatory diagram showing an operation example of the DC / DC converter in FIG. 6. FIG.
FIG. 8 is a block diagram showing a fourth configuration example of the DC / DC converter according to the present invention.
9 is an explanatory diagram showing an operation example of the DC / DC converter in FIG. 8. FIG.
FIG. 10 is a block diagram showing a fifth configuration example of the DC / DC converter according to the present invention.
11 is an explanatory diagram showing an operation example of the DC / DC converter in FIG.
FIG. 12 is a block diagram showing a sixth configuration example of the DC / DC converter according to the present invention.
FIG. 13 is an explanatory diagram showing a basic configuration example of a step-up operation portion of a chopper type step-up switching regulator in a conventional DC / DC converter.
FIG. 14 is a circuit diagram showing a first configuration example of a conventional DC / DC converter.
FIG. 15 is a circuit diagram showing a second configuration example of a conventional DC / DC converter.
FIG. 16 is a circuit diagram showing a third configuration example of a conventional DC / DC converter.
FIG. 17 is a circuit diagram showing a fourth configuration example of a conventional DC / DC converter.
FIG. 18 is an explanatory diagram showing a state of variation in maximum duty that occurs in a conventional DC / DC converter.
[Explanation of symbols]
1: Reference voltage source, 2a to 2e: Resistor, 3a: Amplifier, 3b to 3d: Comparator, 4, 4a: External of IC, 5: Switching transistor, 6: Logic element, 7: RS latch, 8a, 8b: Constant current Source: 9: Inverter, 10a, 10b: Capacitor, 11: Reference voltage circuit, 12: Triangular wave generation circuit, A1, A2, A5: Amplifier, A3-A4: Comparator, C1-C4: Capacitor, Coil (1), ( 2): Coil, D1, D2: Diode, L1, L2: Logic element, R1 to R10: Resistor, T1 to T6: Switching transistor, VIN: Input power supply, Aa, Ac, Ae: Amplifier, Ab, Ad: Comparator, Ca to Cd: capacitor, coil: coil, Da, Db: diode, La, Lb: logic element, Ra to Rj: resistor, Ta: switch on Transistor.

Claims (4)

PWM制御されたパルスによりスイッチング素子をオン・オフして入力電圧を昇圧するDC/DCコンバータであって、
出力電圧が分圧された電圧の基準電圧からの差を増幅して出力するアンプと、
鋸歯状信号を生成する三角波回路と、
上記パルスのデューティ比の上限値の設定およびソフトスタート時間の設定に用いられる信号を生成するDTC生成回路と、
該DTC生成回路からの信号と上記三角波回路からの鋸歯状信号および上記アンプからの出力信号を入力として上記スイッチング素子をオン・オフ制御するパルスを生成するPWM制御回路と、
上記三角波回路における三角波の上限値および下限値を決める電圧と上記DTC生成回路に入力するDTC電圧を決める電圧とを、同一の基準電圧源から分圧して供給する分圧回路と
を有することを特徴とするDC/DCコンバータ。
A DC / DC converter that boosts an input voltage by turning on and off a switching element by a PWM-controlled pulse,
An amplifier that amplifies and outputs the difference from the reference voltage of the divided voltage of the output voltage;
A triangular wave circuit for generating a sawtooth signal;
A DTC generation circuit for generating a signal used for setting an upper limit value of the duty ratio of the pulse and setting a soft start time;
A PWM control circuit for generating a pulse for controlling on / off of the switching element by inputting a signal from the DTC generation circuit, a sawtooth signal from the triangular wave circuit, and an output signal from the amplifier;
And a voltage determining the DTC voltage to enter the voltage and the DTC generation circuit for determining the upper limit value and the lower limit value of the triangular wave in the triangular wave circuit, that has a supply voltage dividing circuit from the same reference voltage source divide Characteristic DC / DC converter.
請求項1に記載のDC/DCコンバータであって、
上記DTC生成回路は、
デューティ比設定のための抵抗をIC外部に調節可能に有することを特徴とするDC/DCコンバータ。
The DC / DC converter according to claim 1,
The DTC generation circuit includes:
A DC / DC converter characterized in that a resistor for setting a duty ratio is adjustable outside the IC .
請求項1、もしくは、請求項2のいずれかに記載のDC/DCコンバータであって、
上記三角波回路を上記DTC生成回路より早く立ち上げる手段を有することを特徴とするDC/DCコンバータ。
The DC / DC converter according to claim 1 or 2, wherein
A DC / DC converter comprising means for starting up the triangular wave circuit earlier than the DTC generation circuit.
請求項1から請求項3のいずれかに記載のDC/DCコンバータであって、
出力型のDC/DCコンバータであることを特徴とするDC/DCコンバータ。
A DC / DC converter according to any one of claims 1 to 3 ,
A DC / DC converter characterized by being a multi- output type DC / DC converter.
JP2002191362A 2002-06-28 2002-06-28 DC / DC converter Expired - Fee Related JP4244283B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002191362A JP4244283B2 (en) 2002-06-28 2002-06-28 DC / DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002191362A JP4244283B2 (en) 2002-06-28 2002-06-28 DC / DC converter

Publications (2)

Publication Number Publication Date
JP2004040859A JP2004040859A (en) 2004-02-05
JP4244283B2 true JP4244283B2 (en) 2009-03-25

Family

ID=31700964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002191362A Expired - Fee Related JP4244283B2 (en) 2002-06-28 2002-06-28 DC / DC converter

Country Status (1)

Country Link
JP (1) JP4244283B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100421337C (en) * 2005-05-11 2008-09-24 崇贸科技股份有限公司 Flexible starter for power supply device
JP4728718B2 (en) * 2005-07-15 2011-07-20 ローム株式会社 STEP-UP SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME
JP4440869B2 (en) * 2005-10-25 2010-03-24 富士通マイクロエレクトロニクス株式会社 DC-DC converter, control circuit for DC-DC converter, and control method for DC-DC converter
JP5398422B2 (en) * 2009-08-24 2014-01-29 新日本無線株式会社 Switching power supply
CN101841238B (en) * 2010-04-12 2012-11-21 无锡中星微电子有限公司 Boost DC/DC converter and logic control circuit therein
JP5607476B2 (en) * 2010-09-17 2014-10-15 Necネットワークプロダクツ株式会社 Power circuit
CN108696127A (en) * 2018-06-15 2018-10-23 珠海市魅族科技有限公司 A kind of voltage-regulating circuit and wireless charging device

Also Published As

Publication number Publication date
JP2004040859A (en) 2004-02-05

Similar Documents

Publication Publication Date Title
TWI479790B (en) Switching-mode power supply with ripple mode control and associated methods
US7443148B2 (en) Constant on-time regulator with increased maximum duty cycle
US7482791B2 (en) Constant on-time regulator with internal ripple generation and improved output voltage accuracy
US7965070B2 (en) Switching power supply with slope compensation circuit and added slope circuit
US6903536B2 (en) PFC-PWM controller having interleaved switching
KR101045737B1 (en) Constant on-time regulator with internal ripple generation and improved output voltage accuracy
US7298124B2 (en) PWM regulator with discontinuous mode and method therefor
JP4926625B2 (en) Switching regulator and semiconductor device having the switching regulator
KR101045718B1 (en) Constant on-time regulator with increased maximum duty cycle
JP2005045993A (en) Pwm switching regulator control circuit
WO2011093155A1 (en) Step-up/down dc-dc converter and switching control circuit
WO2014150930A1 (en) Duty-cycle dependent slope compensation for a current mode switching regulator
KR20080023648A (en) Ripple generation in buck regulator using fixed on-time control to enable the use of output capacitor having any esr
JP2008131746A (en) Step-up/down switching regulator
JP2007116823A (en) Circuit and method for controlling dc-dc converter
KR20060049915A (en) Dc-dc converter circuit
US4521726A (en) Control circuitry for a pulse-width-modulated switching power supply
JP4998094B2 (en) DC-DC converter
EP3010151B1 (en) Method and apparatus for a buck converter with pulse width modulation and pulse frequency modulation mode
WO2021134752A1 (en) Current mode dc-dc converter
WO2019187544A1 (en) Power factor improvement circuit and semiconductor device
US20070253229A1 (en) Startup for DC/DC converters
JPH0442771A (en) High efficiency type dc/dc converter
JP4244283B2 (en) DC / DC converter
JP4328290B2 (en) Power supply circuit, semiconductor integrated circuit device, electronic apparatus, and control method for power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081226

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees