JP4042531B2 - AC-AC direct conversion power converter - Google Patents
AC-AC direct conversion power converter Download PDFInfo
- Publication number
- JP4042531B2 JP4042531B2 JP2002317525A JP2002317525A JP4042531B2 JP 4042531 B2 JP4042531 B2 JP 4042531B2 JP 2002317525 A JP2002317525 A JP 2002317525A JP 2002317525 A JP2002317525 A JP 2002317525A JP 4042531 B2 JP4042531 B2 JP 4042531B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- load
- voltage
- turned
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、大型のエネルギーバッファなしに、交流電力を交流電力に直接変換する交流−交流直接変換形電力変換装置(以下、必要に応じて単に直接変換形電力変換装置という)に関し、特に、異常発生時における半導体スイッチング素子等の保護機能を高めた直接変換形電力変換装置に関するものである。
【0002】
【従来の技術】
図9は、異常発生時の処理機能を備えた従来の直接変換形電力変換装置の制御ブロック図である。
図9において、41は所定の振幅及び周波数の電圧指令を発生する電圧指令発生手段、42は、上記電圧指令に基づき、電圧検出器44により検出した電源電圧及び電流検出器45により検出した負荷電流に応じたスイッチングパターン(PWMパターン)を発生するPWM発生手段、47は切換スイッチ、10は三相交流電源等の電源、20は交流−交流直接変換を行う直接変換器、30は交流電動機等の負荷である。
【0003】
また、46は出力過電流、負荷温度過熱、冷却ファン過熱等の異常を検出して前記切換スイッチ47を異常処理側へ切り換えるための異常検出手段、43は、異常検出時に異常時のスイッチングパターンを決定して切換スイッチ47側へ出力する異常処理手段である。
【0004】
ここで、直接変換器20の代表的な例としては、図10に示すマトリックスコンバータがある。すなわち、図10において、入力端子Rには双方向スイッチS1,S4,S7の各一端が接続され、入力端子Sには双方向スイッチS2,S5,S8の各一端が接続され、入力端子Tには双方向スイッチS3,S6,S9の各一端が接続されており、双方向スイッチS1〜S3の各他端は一括して出力端子Uに、双方向スイッチS4〜S6の各他端は一括して出力端子Vに、双方向スイッチS7〜S9の各他端は一括して出力端子Wにそれぞれ接続されている。
【0005】
上記双方向スイッチS1〜S9は、図10の括弧内に示すように、例えばダイオードDa,Dbが逆並列接続されたIGBT等の半導体スイッチング素子Sa,Sbを逆直列に接続したり、逆耐圧能力がある場合には半導体スイッチング素子Sa,Sbだけを逆並列に接続して構成されている。
【0006】
この種の直接変換器20では、負荷30が誘導性負荷の場合、負荷端が開放されると、負荷30のリアクトルに蓄積されたエネルギーにより内部の半導体スイッチング素子の両端にサージ電圧が発生し、スイッチング素子を破壊する。
このような負荷端開放による素子の破壊を防止するため、図9の直接変換形電力変換装置では、電源電圧及び負荷電流をそれぞれ検出し、これらの極性に応じてPWM発生手段42がスイッチングパターンを生成し、直接変換器20を運転している。
【0007】
同時に、前述した出力過電流等の異常が異常検出手段46により検出された場合には、異常処理手段43により電源電圧の最大線間電圧となっている相を検出し、各相の負荷電流が最大線間電圧となっている相へ回生するように直接変換器20に対する異常時のスイッチングパターンを決定し、このスイッチングパターンを、異常検出手段46により切り換えた切換スイッチ47を介して直接変換器20に与える。
【0008】
すなわち、上記異常時のスイッチングパターンにより直接変換器20を駆動して負荷電流を電源へ回生し、負荷電流がゼロになった後に、すべての双方向スイッチS1〜S9のスイッチング素子をオフする。例えば、異常時に電源側の最大線間電圧がvRS(R相−S相の線間電圧)、負荷側のU相電流iU>0,V相電流iV<0,W相電流iW<0であったとすると、図10における双方向スイッチS2,S4,S7をオンして負荷電流を電源10に回生し、負荷電流がゼロになった後にすべての双方向スイッチS1〜S9をオフして運転を停止している。
【0009】
なお、マトリックスコンバータを用いて同期電動機を駆動する駆動制御装置は、例えば後述の特許文献1に記載されている。
また、双方向スイッチング手段を備えたPWMサイクロコンバータにより、交流電源電圧を周波数及び振幅の異なる交流電圧に直接変換して交流電動機を駆動する電力変換装置が後述の特許文献2に記載されており、この文献には、スナバコンデンサの充放電に起因するスイッチング素子の破壊を防止するための技術が開示されている。
【0010】
【特許文献1】
特開平11−18489号公報(図1)
【特許文献2】
特開平11−262264号公報(図1、図6〜図8、[0010]、[0015]〜[0017])
【0011】
【発明が解決しようとする課題】
図9に示した従来技術では、電源電圧や負荷電流に応じて回生モードのパルスパターンを発生させることにより負荷端開放等に対処しているので、電圧検出器44や電流検出器45等に動作不良や故障があると、異常処理が適切に行われず、直接変換器20内のスイッチング素子を破壊する恐れがある。
また、負荷電流の大きさに関わらず単にすべての双方向スイッチを遮断すると、負荷端が開放となってスイッチング素子に大きなサージ電圧が印加されるため、同様にスイッチング素子を破壊する心配がある。
【0012】
更に、前記サージ電圧を抑制するためには、抵抗やダイオード、コンデンサ等からなるスナバ回路を設けることが有効であるが、異常時に対処するためだけの目的でこれらのスナバ回路を備えることは、回路構成が複雑になって装置の大型化やコストの上昇を招く。
【0013】
また、前記特許文献2に記載された電力変換装置はスイッチング素子の破壊防止を解決課題とするものであるが、整流型のスナバ回路を必須の構成要素としているため、上述したごとく回路構成の複雑化、装置の大型化等の問題があるほか、この従来技術では、負荷端開放時に発生するサージ電圧に起因したスイッチング素子の破壊防止策は検討されていない。
【0014】
そこで本発明は、回路構成の複雑化、装置の大型化、コストの上昇等を招くことなく、異常発生時にスイッチング素子を保護しながら安全に運転を停止可能とした直接変換形電力変換装置を提供しようとするものである。
【0015】
【課題を解決するための手段】
上記課題を解決するため、請求項1に記載した発明は、半導体スイッチング素子を用いて交流電力を交流電力に直接変換する直接変換器を備えた交流−交流直接変換形電力変換装置において、
装置の異常を検出する異常検出手段と、
この異常検出手段による異常検出時に、前記直接変換器内のすべてのスイッチング素子をオフさせて負荷端を開放する全オフパターンと、前記直接変換器内の所定のスイッチング素子をオンさせて負荷端を短絡させる負荷短絡パターンとを交互に選択する手段と、
異常検出により各スイッチング素子をオフさせた際に、負荷に蓄積されたエネルギーを当該スイッチング素子により消費させるためのスパイク電圧抑制手段と、
を備え、
前記負荷短絡パターンによりオンさせるスイッチング素子の組み合わせを経時的に変化させるものである。
【0018】
請求項2に記載した発明は、請求項1に記載した交流−交流直接変換形電力変換装置において、
前記スパイク電圧抑制手段は、スイッチング素子のオフ時にその両端に印加される電圧を利用して当該スイッチング素子のオン、オフを繰り返し、当該スイッチング素子の両端電圧をほぼ一定電圧にクランプする手段であることを特徴とし、このスパイク電圧抑制手段は、例えばIGBT等のスイッチング素子の入力側に互いに逆直列に接続されるツェナーダイオード及びダイオードの直列回路から構成される。
【0019】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図1は本発明の第1参考形態を示すものであり、図9と同一の構成要素には同一の参照符号を付して説明を省略し、以下では異なる部分を中心に説明する。
【0020】
図1の構成が図9と異なる点は、直接変換器20’の構成と、異常検出手段46の出力により切り換えられる切換スイッチ47が、異常時には全オフパターン48側に切り換えられる点である。ここで、全オフパターンとは、直接変換器20’の主要部が図10に示したマトリックスコンバータ20により構成される場合、双方向スイッチS1〜S9(これらを構成するスイッチング素子)のすべてをオフさせるスイッチングパターンをいう。
【0021】
まず、直接変換器20’の構成を図2を参照しつつ説明する。
図2に示す直接変換器20’の基本回路は、図10のマトリックスコンバータ20と同様であり、図2における逆並列接続された半導体スイッチング素子(IGBT)S1a,S1bにより図10の双方向スイッチS1が、以下同様に図2のS2a,S2bにより図10のS2が、図2のS3a,S3bにより図10のS3が、それぞれ構成されている。
更に図2においては、各スイッチング素子S1a,S1b,S2a,S2b,S3a,S3bのゲート−コレクタ間に、ツェナーダイオード251とダイオード252との直列回路からなるスパイク電圧抑制回路201〜206がそれぞれ接続されており、これらの素子によってU相スイッチング部20Uが構成されている。
【0022】
図2におけるV相スイッチング部20V、W相スイッチング部20Wの構成も上述したU相スイッチング部20Uと同一であり、V相スイッチング部20Vはスイッチング素子S4a,S4b,S5a,S5b,S6a,S6b及びこれらのゲート−コレクタ間のスパイク電圧抑制回路により構成され、W相スイッチング部20Wはスイッチング素子S7a,S7b,S8a,S8b,S9a,S9b及びこれらのゲート−コレクタ間のスパイク電圧抑制回路により構成されている。
なお、図2において、V相スイッチング部20V及びW相スイッチング部20Wの内部構成は、便宜的に図示を省略してある。
【0023】
ここで、U相スイッチング部20Uを例に挙げると、スパイク電圧抑制回路201〜206は、ツェナーダイオード251及びダイオード252のカソード同士を接続してあり、ツェナーダイオード251のアノードはスイッチング素子のゲートに、ダイオード252のアノードはスイッチング素子のコレクタ(負荷側の出力端子U)にそれぞれ接続されている。他のV相スイッチング部20V及びW相スイッチング部20Wについても、スパイク電圧抑制回路の接続構成は同一である。
【0024】
このスパイク電圧抑制回路201〜206は、負荷30が有するリアクトルに蓄積されたエネルギーをスイッチング素子により消費させ、スイッチング素子のターンオフ時に発生するスパイク電圧をツェナーダイオード251のブレークダウンにより抑制するように作用する。
【0025】
図3は、スパイク電圧抑制回路がある場合のスイッチング素子のターンオフ波形を示している。なお、icはスイッチング素子のコレクタ電流、vceはコレクタ−エミッタ間電圧である。
例えば、図2におけるスパイク電圧抑制回路201において、スイッチング素子S1aのターンオフ時にそのコレクタ−エミッタ間にツェナー電圧Vzを超える電圧が発生した場合、ツェナーダイオード251がオンし、ゲートに電圧が印加されてスイッチング素子S1aが再びオンする。
【0026】
スイッチング素子S1aがオンするとそのコレクタ−エミッタ間電圧vceは減少するので、ツェナーダイオード251がオフし、ゲート電圧が小さくなってターンオフする。しかし、このターンオフ動作により、スイッチング素子S1aのコレクタ−エミッタ間電圧vceが再び上昇するため、スイッチング素子S1aはオンする。
この過程を繰り返すことにより、結果としてスイッチング素子S1aの両端電圧(エミッタ−コレクタ間電圧vce)は、ツェナーダイオード251のツェナー電圧Vzにクランプされる。このクランプ期間を図3にTCとして示す。
【0027】
以下、この参考形態の動作を説明する。
まず、平常時は、切換スイッチ47がPWM発生手段42側に接続されている。PWM発生手段42は、電圧指令発生手段41が出力した電圧指令に基づき、その時の電源電圧、負荷電流に応じたスイッチングパターンを生成して直接変換器20’を駆動する。
【0028】
次に、異常発生時の動作を説明する。図4は、出力過電流、負荷温度過熱、冷却ファン過熱等の異常発生時における各スイッチング素子のオンオフ指令の例を示している。なお、図4において、S1は図2における二つのスイッチング素子S1a,S1bのオンオフ指令を示しており、以下、S2,S3,……についても同様にそれぞれ二つのスイッチング素子のオンオフ指令を示している。
【0029】
図4において、異常発生直前まで双方向スイッチS1,S5,S8がオンしており、異常発生後は、図1における切換スイッチ47が全オフパターン48側へ切り換わってすべての双方向スイッチS1〜S9のゲートをオフとする。
この全ゲートオフによって負荷端が開放となり、スイッチング素子の両端には大きなサージ電圧が印加される。しかしながら、前述したスパイク電圧抑制回路の動作により、負荷30のインダクタンスに蓄積されたエネルギーはスイッチング素子のコレクタ−エミッタ間電圧vceとコレクタ電流icとの積で表される損失(図3の斜線部)により消費され、スイッチング素子の両端電圧はクランプ期間TCにわたってツェナー電圧Vzにクランプされることになる。このため、スイッチング素子がサージ電圧によって破壊されるおそれはない。
【0030】
次に、図5は本発明の第2参考形態を示すものであり、図1と同一の構成要素には同一の参照符号を付してある。
前述した如く、負荷30のリアクトルに蓄えられるエネルギーは、スイッチング素子の損失により消費される。従って、負荷30のリアクトルに蓄えられたエネルギーが非常に大きい場合には1回のクランプ期間TCが長くなるので、スイッチング素子やスパイク電圧抑制回路を破壊する恐れがある。
【0031】
そこで、この参考形態では、負荷30のリアクトルに蓄えられるエネルギーをスイッチング素子により消費させる際に、スイッチング素子を全オフさせる期間と負荷端を短絡させる期間(出力電圧をゼロとする期間)とを繰り返すようにした。すなわち、クランプ期間TCを連続させずに負荷短絡期間を挟んで間欠的にすることで、スイッチング素子及びスパイク電圧抑制回路の負担を軽減するものである。
【0032】
図5の参考形態では、全オフパターン48の他に、所定のスイッチング素子をオンさせて負荷端を短絡させるための負荷短絡パターン49を備えている。
そして、異常検出手段46の出力が加えられるタイマ50の出力によって切換スイッチ51を駆動することにより全オフパターン48と負荷短絡パターン49とを切り換え、選択したパターンを切換スイッチ47を介して直接変換器20’に加えるように構成されている。
【0033】
その動作を説明すると、異常検出手段46が異常を検出した場合にタイマ50が計時を開始し、切換スイッチ51を所定時間間隔で切り換えることにより全オフパターン48による全オフ期間TO(クランプ期間TC)と負荷短絡パターン49による負荷短絡期間TSとを交互に実現する。そして、切換スイッチ51を所定回数だけ切り換えたら、最後は全オフパターンに移行する。
【0034】
図6は、異常発生時における各スイッチング素子のオンオフ指令を示している。この例では、当初、双方向スイッチS1,S5,S8がオンしており、異常発生後はタイマ50及び切換スイッチ51の動作により全オフ期間TOと負荷短絡期間TSとを交互に繰り返して双方向スイッチS1,S4,S7を間欠的にオン、オフさせ、やがてすべての双方向スイッチS1〜S8をオフさせる全ゲートオフに移行する。
これにより、負荷30のリアクトルに蓄えられたエネルギーが非常に大きい場合にクランプ期間TCが長期化するのを防止し、スイッチング素子やスパイク電圧抑制回路の破壊を防ぐことができる。
【0035】
次いで、図7は本発明の実施形態を示している。
この実施形態は、負荷短絡パターン52として、双方向スイッチS1,S4,S7のオン、S2,S5,S8のオン、S3,S6,S9のオンという3つのスイッチングパターンを備え、異常発生後に、一定期間オンする双方向スイッチの組合せを経時的に変化させることで、各スイッチング素子及びスパイク電圧抑制回路の負担を第2参考形態より一層軽減するようにした。なお、第2参考形態と同様に、所定回数だけ切り換えたら最後は全オフパターンに移行する。
【0036】
図8は、異常発生時における各スイッチング素子のオンオフ指令を示している。この例では、当初、双方向スイッチS1,S5,S8がオンしており、異常発生後はタイマ50及び切換スイッチ51の動作により、全オフ期間TO、双方向スイッチS1,S4,S7のオンによる負荷短絡期間TS、全オフ期間TO、S2,S5,S8のオンによる負荷短絡期間TS、全オフ期間TO、最後にS3,S6,S9による負荷短絡期間TSを設け、その後、すべての双方向スイッチS1〜S8をオフさせる全ゲートオフに移行する。
【0037】
本実施形態によれば、図6との比較から明らかなように、特定のスイッチング素子のクランプ期間(オフ期間)が長期にわたるのを防止してオフ期間を各スイッチング素子に分散させることができ、各スイッチング素子やスパイク電圧抑制回路の一層の負担軽減、長寿命化が可能になる。
【0038】
【発明の効果】
以上述べたように本発明によれば、異常発生時にスイッチング素子をオフして負荷端を開放する際に、スイッチング素子に印加されるサージ電圧をスパイク電圧抑制手段により抑制することができ、スナバ抵抗等を用いることなく、負荷のリアクトルに蓄積されたエネルギーをスイッチング素子のオン、オフによって消費させることが可能である。このため、電圧検出器や電流検出器が故障した場合でも、主回路のスイッチング素子を破壊せずに装置の運転を安全に停止させることができる。
また、スナバ回路が不要であるため、回路構成の簡略化、装置の小型化が可能である。
【図面の簡単な説明】
【図1】本発明の第1参考形態を示す制御ブロック図である。
【図2】図1における直接変換器の構成図である。
【図3】第1参考形態におけるスイッチング素子のターンオフ波形を示す図である。
【図4】第1参考形態の動作を示すタイミングチャートである。
【図5】本発明の第2参考形態を示す制御ブロック図である。
【図6】第2参考形態の動作を示すタイミングチャートである。
【図7】本発明の実施形態を示す制御ブロック図である。
【図8】本発明の実施形態の動作を示すタイミングチャートである。
【図9】従来技術を示す制御ブロック図である。
【図10】マトリックスコンバータの構成図である。
【符号の説明】
10:電源
20’:直接変換器
20U:U相スイッチング部
20V:V相スイッチング部
20W:W相スイッチング部
201〜206:スパイク電圧抑制回路
251:ツェナーダイオード
252:ダイオード
30:負荷
41:電圧指令発生手段
42:PWM発生手段
44:電圧検出器
45:電流検出器
46:異常検出手段
47,51:切換スイッチ
48:全オフパターン
49,52:負荷短絡パターン
50:タイマ
S1a,S1b,S2a,S2b,S3a,S3b,S4a,S4b,S5a,S5b,S6a,S6b,S7a,S7b,S8a,S8b,S9a,S9b:半導体スイッチング素子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an AC-AC direct conversion type power converter (hereinafter simply referred to as a direct conversion type power converter if necessary) that directly converts AC power into AC power without a large energy buffer. The present invention relates to a direct conversion type power conversion device having an enhanced protection function such as a semiconductor switching element at the time of occurrence.
[0002]
[Prior art]
FIG. 9 is a control block diagram of a conventional direct conversion type power converter having a processing function when an abnormality occurs.
In FIG. 9, 41 is a voltage command generating means for generating a voltage command having a predetermined amplitude and frequency, and 42 is a power supply voltage detected by a
[0003]
Further, 46 is an abnormality detecting means for detecting an abnormality such as output overcurrent, load temperature overheating, cooling fan overheating, etc. and switching the
[0004]
Here, a typical example of the
[0005]
As shown in parentheses in FIG. 10, the bidirectional switches S1 to S9 connect semiconductor switching elements Sa and Sb, such as IGBTs, to which diodes Da and Db are connected in reverse parallel, in reverse series or have reverse breakdown voltage capability. If there is, only the semiconductor switching elements Sa and Sb are connected in antiparallel.
[0006]
In this type of
In order to prevent the destruction of the element due to such opening of the load end, the direct conversion type power conversion device of FIG. 9 detects the power supply voltage and the load current, respectively, and the PWM generating means 42 changes the switching pattern according to these polarities. Generating and operating the
[0007]
At the same time, when the abnormality such as the output overcurrent described above is detected by the abnormality detection means 46, the abnormality processing means 43 detects the phase that is the maximum line voltage of the power supply voltage, and the load current of each phase is detected. A switching pattern at the time of abnormality for the
[0008]
That is, the
[0009]
In addition, the drive control apparatus which drives a synchronous motor using a matrix converter is described in
In addition, a power converter that drives an AC motor by directly converting an AC power supply voltage into an AC voltage having a different frequency and amplitude by a PWM cycloconverter including a bidirectional switching means is described in Patent Document 2 described later. This document discloses a technique for preventing the switching element from being destroyed due to charging / discharging of the snubber capacitor.
[0010]
[Patent Document 1]
Japanese Patent Laid-Open No. 11-18489 (FIG. 1)
[Patent Document 2]
Japanese Patent Application Laid-Open No. 11-262264 (FIGS. 1, 6 to 8, [0010], [0015] to [0017])
[0011]
[Problems to be solved by the invention]
In the prior art shown in FIG. 9, since the load end opening is dealt with by generating a regenerative mode pulse pattern according to the power supply voltage and the load current, the
Further, if all the bidirectional switches are simply cut off regardless of the magnitude of the load current, the load end is opened, and a large surge voltage is applied to the switching element.
[0012]
Furthermore, in order to suppress the surge voltage, it is effective to provide a snubber circuit composed of a resistor, a diode, a capacitor, etc., but providing these snubber circuits only for the purpose of dealing with an abnormality is a circuit. The configuration becomes complicated, leading to an increase in size and cost of the apparatus.
[0013]
In addition, the power conversion device described in Patent Document 2 has a problem of preventing the destruction of the switching element. However, since the rectifying snubber circuit is an essential component, the circuit configuration is complicated as described above. In addition to problems such as increase in size and size of the apparatus, in this conventional technique, measures for preventing the destruction of the switching element due to the surge voltage generated when the load end is opened are not studied.
[0014]
Accordingly, the present invention provides a direct conversion type power conversion device that can safely stop operation while protecting a switching element in the event of an abnormality without incurring complicated circuit configuration, large device size, and cost increase. It is something to try.
[0015]
[Means for Solving the Problems]
In order to solve the above-described problem, the invention described in
An abnormality detection means for detecting an abnormality of the device;
When an abnormality is detected by the abnormality detection means, an all-off pattern in which all the switching elements in the direct converter are turned off to open the load end, and a predetermined switching element in the direct converter is turned on to turn off the load end. Means for alternately selecting a load short-circuit pattern to be short-circuited ;
Spike voltage suppression means for consuming the energy accumulated in the load by the switching element when each switching element is turned off by abnormality detection;
Equipped with a,
A combination of switching elements to be turned on by the load short-circuit pattern is changed with time .
[0018]
The invention described in claim 2 is the AC-AC direct conversion power converter according to
The spike voltage suppression means is means for repeatedly turning on and off the switching element by using a voltage applied to both ends when the switching element is turned off, and clamping the voltage across the switching element to a substantially constant voltage. The spike voltage suppression means is constituted by a series circuit of a Zener diode and a diode connected in anti-series with each other on the input side of a switching element such as an IGBT, for example.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, FIG. 1 shows a first reference embodiment of the present invention. The same components as those of FIG. 9 are denoted by the same reference numerals and the description thereof will be omitted. Hereinafter, different parts will be mainly described.
[0020]
The configuration of FIG. 1 differs from that of FIG. 9 in that the configuration of the
[0021]
First, the configuration of the
The basic circuit of the
Further, in FIG. 2, spike
[0022]
The configurations of the V-
In FIG. 2, the internal configurations of the V-
[0023]
Here, taking the
[0024]
The spike
[0025]
FIG. 3 shows a turn-off waveform of the switching element when there is a spike voltage suppression circuit. Here, ic is the collector current of the switching element, and v ce is the collector-emitter voltage.
For example, the spike
[0026]
When the switching element S1a is turned on, the collector-emitter voltage v ce decreases, so that the
By repeating this process, as a result, the voltage across the switching element S1a (emitter-collector voltage v ce ) is clamped to the Zener voltage V z of the
[0027]
The operation of this reference embodiment will be described below.
First, during normal operation, the
[0028]
Next, the operation when an abnormality occurs will be described. FIG. 4 shows an example of an on / off command for each switching element when an abnormality such as output overcurrent, load temperature overheating, cooling fan overheating, or the like occurs. In FIG. 4, S1 indicates an on / off command for the two switching elements S1a and S1b in FIG. 2, and hereinafter, S2, S3,. .
[0029]
In FIG. 4, the bidirectional switches S1, S5, and S8 are on until immediately before the occurrence of the abnormality, and after the abnormality occurs, the
When all the gates are turned off, the load end is opened, and a large surge voltage is applied to both ends of the switching element. However, due to the operation of the spike voltage suppression circuit described above, the energy accumulated in the inductance of the
[0030]
Next, FIG. 5 shows a second reference embodiment of the present invention, and the same reference numerals are assigned to the same components as those in FIG.
As described above, the energy stored in the reactor of the
[0031]
Therefore, in this reference embodiment, when the energy stored in the reactor of the
[0032]
In addition to the all-
Then, by driving the changeover switch 51 by the output of the
[0033]
The operation will be described. When the abnormality detection means 46 detects an abnormality, the
[0034]
FIG. 6 shows an on / off command of each switching element when an abnormality occurs. In this example, initially, the bidirectional switch S1, S5, S8 are turned on, after the abnormality occurrence is repeatedly and full off period T O load shorted period T S by the operation of the
Accordingly, if a very large energy stored in the reactor in the clamp period T C of the
[0035]
Then, Figure 7 shows the implementation form of the present invention.
In this embodiment, the load short-
[0036]
FIG. 8 shows an on / off command of each switching element when an abnormality occurs. In this example, initially, the bidirectional switch S1, S5, S8 are turned on, after the abnormality occurs by operation of the
[0037]
According to the present embodiment, as is clear from comparison with FIG. 6, it is possible to prevent the clamp period (off period) of a specific switching element from extending for a long time and to distribute the off period to each switching element. The burden on each switching element and spike voltage suppression circuit can be further reduced and the life can be extended.
[0038]
【The invention's effect】
As described above, according to the present invention, when the switching element is turned off and the load end is opened when an abnormality occurs, the surge voltage applied to the switching element can be suppressed by the spike voltage suppressing means, and the snubber resistance The energy stored in the reactor of the load can be consumed by turning on / off the switching element without using the above. For this reason, even if a voltage detector or a current detector fails, the operation of the apparatus can be safely stopped without destroying the switching elements of the main circuit.
Further, since the snubber circuit is unnecessary, the circuit configuration can be simplified and the apparatus can be downsized.
[Brief description of the drawings]
FIG. 1 is a control block diagram showing a first reference embodiment of the present invention.
FIG. 2 is a configuration diagram of a direct converter in FIG. 1;
FIG. 3 is a diagram showing a turn-off waveform of a switching element in the first reference embodiment.
FIG. 4 is a timing chart showing the operation of the first reference embodiment.
FIG. 5 is a control block diagram showing a second reference embodiment of the present invention.
FIG. 6 is a timing chart showing the operation of the second reference embodiment.
7 is a control block diagram showing an implementation form of the present invention.
FIG. 8 is a timing chart showing the operation of the embodiment of the present invention .
FIG. 9 is a control block diagram showing a conventional technique.
FIG. 10 is a configuration diagram of a matrix converter.
[Explanation of symbols]
10:
Claims (2)
装置の異常を検出する異常検出手段と、
この異常検出手段による異常検出時に、前記直接変換器内のすべてのスイッチング素子をオフさせて負荷端を開放する全オフパターンと、前記直接変換器内の所定のスイッチング素子をオンさせて負荷端を短絡させる負荷短絡パターンとを交互に選択する手段と、
異常検出により各スイッチング素子をオフさせた際に、負荷に蓄積されたエネルギーを当該スイッチング素子により消費させるためのスパイク電圧抑制手段と、
を備え、
前記負荷短絡パターンによりオンさせるスイッチング素子の組み合わせを経時的に変化させることを特徴とする交流−交流直接変換形電力変換装置。In an AC-AC direct conversion type power conversion device including a direct converter that directly converts AC power into AC power using a semiconductor switching element,
An abnormality detection means for detecting an abnormality of the device;
When an abnormality is detected by the abnormality detection means, an all-off pattern in which all the switching elements in the direct converter are turned off to open the load end, and a predetermined switching element in the direct converter is turned on to turn off the load end. Means for alternately selecting a load short-circuit pattern to be short-circuited ;
Spike voltage suppression means for consuming the energy accumulated in the load by the switching element when each switching element is turned off by abnormality detection;
Equipped with a,
An AC-AC direct conversion type power conversion device, wherein a combination of switching elements to be turned on by the load short-circuit pattern is changed over time .
前記スパイク電圧抑制手段は、スイッチング素子のオフ時にその両端に印加される電圧を利用して当該スイッチング素子のオン、オフを繰り返し、当該スイッチング素子の両端電圧をほぼ一定電圧にクランプする手段であることを特徴とする交流−交流直接変換形電力変換装置。 In the AC-AC direct conversion type power converter according to claim 1,
The spike voltage suppression means is means for repeatedly turning on and off the switching element by using a voltage applied to both ends when the switching element is turned off, and clamping the voltage across the switching element to a substantially constant voltage. AC-AC direct conversion type power converter characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317525A JP4042531B2 (en) | 2002-10-31 | 2002-10-31 | AC-AC direct conversion power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317525A JP4042531B2 (en) | 2002-10-31 | 2002-10-31 | AC-AC direct conversion power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004153952A JP2004153952A (en) | 2004-05-27 |
JP4042531B2 true JP4042531B2 (en) | 2008-02-06 |
Family
ID=32460903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002317525A Expired - Fee Related JP4042531B2 (en) | 2002-10-31 | 2002-10-31 | AC-AC direct conversion power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4042531B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4506949B2 (en) * | 2004-03-30 | 2010-07-21 | 株式会社安川電機 | Matrix converter device |
US9941689B2 (en) | 2011-11-07 | 2018-04-10 | S-Printing Solution Co., Ltd. | Switching mode power supply including surge protection circuit and image forming apparatus including the same |
JP6353648B2 (en) | 2013-12-10 | 2018-07-04 | 矢崎総業株式会社 | Semiconductor abnormality detection circuit |
-
2002
- 2002-10-31 JP JP2002317525A patent/JP4042531B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004153952A (en) | 2004-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2005258128B2 (en) | Inverter bridge controller implementing short-circuit protection scheme | |
AU749081B2 (en) | Method for symmetrizing asymmetric faults | |
JP5849586B2 (en) | 3-level power conversion circuit system | |
JP5487746B2 (en) | IGBT overcurrent protection circuit with reverse breakdown voltage | |
EP2006993A2 (en) | 7-level wye-connected H-bridge converter topology for powering a high-speed electric motor | |
CN110176898B (en) | Motor drive device including short-circuit determination unit for capacitor of DC link unit | |
EP1998431A2 (en) | Dual voltage wye-connected h-bridge converter topology for powering a high-speed electric motor | |
JPWO2019123716A1 (en) | Power converter | |
CN112740529A (en) | Motor drive device, blower, compressor, and air conditioner | |
US11539320B2 (en) | Control device for an inverter, inverter for an asynchronous machine, vehicle and method for operating an inverter | |
JP3960125B2 (en) | Commutation method of direct power converter | |
JP4042531B2 (en) | AC-AC direct conversion power converter | |
JP3160414B2 (en) | Conversion device | |
JP3864793B2 (en) | PWM cycloconverter and PWM cycloconverter protection method | |
JP2004229492A (en) | Controller for matrix converter | |
WO1996000463A1 (en) | Fault detector for voltage source self-commutated power converter | |
US11271495B2 (en) | Intermediate circuit coupling in drive assemblies | |
JP2013223275A (en) | Power conversion apparatus | |
JP2009278704A (en) | Gate drive of voltage-driven semiconductor device | |
JP4780305B2 (en) | Inverter device | |
JP2016127677A (en) | Power converter | |
US20110157948A1 (en) | Current source inverter | |
JP2005012913A (en) | Power converter | |
WO2005029690A1 (en) | Pwm cyclo converter | |
KR20180106622A (en) | Apparatus for controlling active clamp |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071105 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |