JP3766277B2

JP3766277B2 - Inverter control device

Info

Publication number: JP3766277B2
Application number: JP2001010626A
Authority: JP
Inventors: 聖宮崎; 和人川上
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2001-01-18
Filing date: 2001-01-18
Publication date: 2006-04-12
Anticipated expiration: 2021-01-18
Also published as: JP2002218762A

Description

【０００１】
【発明の属する技術分野】
本発明は単一の回路構成で２レベルインバータ／３レベルインバータのいずれか一方を選択して制御するインバータ制御装置に関する。
【０００２】
【従来の技術】
従来、図５に示すように、２レベルインバータ用主制御回路Ｍ１は、三角波キャリアＳ１を出力するキャリア発生回路１、電圧基準信号Ｓ２を出力する電圧基準演算部２、これらの三角波Ｓ１と電圧基準信号Ｓ２とを比較するコンパレータ４と、このコンパレータ４から出力されるパルス信号Ｓ３を入力してパルス信号Ｓ３＋を出力するデッドタイム回路（１ａ）６とパルス信号Ｓ３の反転信号を入力してパルス信号Ｓ３−を出力するデッドタイム回路（１Ｂ）６から構成されている。そしてゲートアンプ回路Ｇ１は、インタフェース１４によって主制御回路Ｍ１と接続され、これらのデッドタイム回路６からのパルス信号Ｓ３＋，Ｓ３−を入力し、２レベルインバータゲート信号を出力する２レベルインバータゲート回路１０から構成されている。
【０００３】
他方、図６に示すように、３レベルインバータ用主制御回路Ｍ２は、２台のキャリア発生回路１、電圧基準演算部２、２台のキャリア発生回路１各々からのキャリアＳ１と電圧基準演算部２からの電圧基準信号Ｓ２とを比較してパルス信号Ｓ４を出力する２台のコンパレータ４から構成されている。そして、ゲートアンプ回路Ｇ２は、インタフェース１４によって主制御回路Ｍ２と接続され、これらコンパレータ４各々のパルス信号Ｓ４を、その一方は反転してＳ４−として、他方はそのままＳ４＋として入力する３レベルインバータゲート回路１１から構成されている。ただし、図６は、３レベルインバータゲート回路１１にデッドタイム回路（２Ａ）〜（２Ｄ）を備えた例を示してある。
【０００４】
したがって、従来の２レベルインバータ用主制御回路Ｍ１では、１相あたり１個のキャリア発生回路１と１個のコンパレータ４から構成されるハードウェア部品が必要であり、３レベルインバータ用主制御回路Ｍ２では１相あたり２個のキャリア発生回路２と２個のコンパレータ４から構成されるハードウェア部品が必要であった。
【０００５】
また、ゲートアンプ回路Ｇ１，Ｇ２各々に対するゲート信号のインタフェース１４には、２レベルインバータでは１相あたり２本のケーブルが必要であり、３レベルインバータでは１相あたり４本のケーブルが必要であった。ただし、図６に示したように、３レベルインバータのインバータゲート回路１１内にデッドタイム回路（２Ａ）〜（２Ｄ）を持たせるようにすれば、ゲート信号のインタフェース１４用に、３レベルインバータの場合もケーブルを２本に削減することは可能である。
【０００６】
【発明が解決しようとする課題】
しかしながら従来のインバータ制御装置では、基本的には、主制御回路Ｍ１，Ｍ２上のハードウェア部品の個数が３レベルインバータでは２レベルインバータの約２倍必要であり、３レベルインバータ用のインバータ制御装置の場合、２レベルインバータ用のインバータ制御装置と比べて部品点数が多くなることに伴い信頼性が低下し、サイズが大型化し、コストが増大する問題点があった。
【０００７】
本発明は、このような従来の問題点に鑑みてなされたもので、２レベルインバータとほぼ同一のハードウェア部品で３レベルインバータのゲート信号を発生することができるようにして、インバータタイプが異なっていても単一の回路構成で２レベルインバータと３レベルインバータの一方を選択して制御することができ、製造において２レベルインバータ用、３レベルインバータ用を区別することなく共通に使用できるインバータ制御装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明のインバータ制御装置は、インバータの電圧基準を設定する電圧基準演算回路と、２レベルインバータと３レベルインバータとのインバータタイプ選択信号と前記電圧基準演算回路から出力される電圧基準とから、インバータタイプに対応したパルス発生データを作成するパルス発生データ作成部と、前記パルス発生データ作成部から出力されるパルス発生データをもとに第１のインバータゲートパルスを発生するパルス発生回路と、３レベルインバータが選択されているときには、固定データを第２のインバータゲートパルスとして出力するとともに前記電圧基準演算回路から出力される電圧基準の極性に応じたゲート切替信号を出力し、２レベルインバータが選択されているときには、常に前記第１のインバータゲートパルスが使用されるようにゲート切替信号を出力するＰＷＭ／固定パルス判別回路と、前記パルス発生回路から出力される第１のインバータゲートパルスと前記ＰＷＭ／固定パルス判別回路から出力される第２のインバータゲートパルスとを、前記ＰＷＭ／固定パルス判別回路から出力されるゲート切替信号に応じて切り替えて外部接続されるゲートアンプ回路へ出力する２レベル／３レベルゲート切替回路とを備えたものである。
【０００９】
請求項１の発明のインバータ制御装置では、ハードウェアで構成される２レベルインバータ用のゲートパルス発生回路と２レベル／３レベルゲート切替回路とを組み合わせることによって３レベルインバータ用のゲートパルス発生回路を構築することができ、単一の回路構成で２レベルインバータと３レベルインバータの一方を選択して制御することができる。
【００１０】
請求項２の発明は、請求項１に記載のインバータ制御装置において、前記第２のインバータゲートパルスを前記ゲートアンプ回路に出力する際に１相あたり４本のゲート信号のうち２本あるいは３本だけを出力する方式とし、外部の２レベルインバータ用のゲートアンプ回路にはそのまま接続し、３レベルインバータ用のゲートアンプ回路にはそのゲートアンプ回路内で残りの信号を再生させるものである。
【００１１】
請求項２の発明のインバータ制御装置では、ハードウェアで構成される２レベルインバータ用のゲートパルス発生回路と２レベル／３レベルゲート切替回路とを組み合わせ、さらに３レベルインバータ用のゲート信号インタフェース部の信号本数を２レベルインバータと同数にすることにより、ゲート信号インタフェース部を含めて３レベルインバータ用のゲートパルス発生回路を構築することができ、単一の回路構成で２レベルインバータと３レベルインバータの一方を選択して制御することができる。
【００１２】
請求項３の発明は、請求項１に記載のインバータ制御装置において、前記第２のインバータゲートパルスを前記ゲートアンプ回路に出力する際に１相あたり４本のゲート信号のうち４本全てを出力する方式とし、２レベルインバータ用のゲートアンプ回路上では不要なゲート信号は不使用にするものである。
【００１３】
請求項３の発明のインバータ制御装置では、ハードウェアで構成される２レベルインバータ用のゲートパルス発生回路と２レベル／３レベルゲート切替回路とを組み合わせ、さらに２レベルインバータのゲート信号インタフェース部の信号本数を３レベルインバータと同数にすることにより、ゲート信号インタフェース部を含めて３レベルインバータ用のゲートパルス発生回路を構築することができ、単一の回路構成で２レベルインバータと３レベルインバータの一方を選択して制御することができる。
【００１４】
請求項４の発明は、請求項１に記載のインバータ制御装置において、２レベルインバータ用の、かつデッドタイムの設定変更が可能なデッドタイム回路を主制御回路上に持ち、３レベルインバータ使用時は前記主制御回路上のデッドタイム回路の設定を零に設定して使用するものである。
【００１５】
請求項４の発明のインバータ制御装置では、デッドタイム回路を持つことにより、２レベルインバータ用ゲートアンプ回路上のデッドタイム回路が不要で、ハードウェアで構成される２レベルインバータ用のゲートパルス発生回路とデッドタイム設定が可変であるデッドタイム回路と２レベル／３レベルゲート切替回路とを組み合わせることによって、３レベルインバータ用のゲートパルス発生回路を構築することができ、単一の回路構成で２レベルインバータと３レベルインバータの一方を選択して制御することができる。
【００１６】
請求項５の発明は、請求項１に記載のインバータ制御装置において、前記パルス発生回路は、パルス発生データである電圧基準をもとに、所定周期間の出力電圧平均値が該電圧基準と一致するようなパルスを出力するキャリア比較型ＰＷＭ構成であり、前記パルス発生データ作成部は、３レベルインバータが選択されている場合に電圧基準を正極性と負極性とに分離する回路と、電圧基準が正極性の場合には「電圧基準出力＝電圧基準入力−キャリア振幅」で変換し、またはこれと等価となるようにキャリアの値自体を変換し、電圧基準が負極性の場合には「電圧基準出力＝電圧基準入力＋キャリア振幅」で変換し、またはこれと等価となるようにキャリアの値自体を変換する３レベルインバータ電圧基準変換回路またはキャリア変換回路と、３レベルインバータが選択されている場合に前記３レベルインバータ電圧基準変換回路の出力を前記パルス発生回路へ出力し、２レベルインバータが選択されている場合は電圧基準入力を前記パルス発生回路へ出力する２レベル／３レベル電圧基準切替回路とを有するものである。
【００１７】
請求項５の発明のインバータ制御装置では、ハードウェアで構成される２レベルインバータ用のゲートパルス発生回路を２レベルインバータ用のキャリア発生回路とコンパレータから成る構成とし、２レベル／３レベルゲート切替回路とを組み合わせることにより、３レベルインバータ用のゲートパルス発生回路を構築することができ、単一の回路構成で２レベルインバータと３レベルインバータの一方を選択して制御することができる。
【００１８】
請求項６の発明は、請求項１に記載のインバータ制御装置において、前記パルス発生回路は、オン・オフ指令信号に応じてパルスを出力する構成であり、前記パルス発生データ作成部は、２レベルインバータの場合に８個の電圧ベクトル、
【数３】

から電圧基準入力に応じて１個のベクトルを選択し、“Ｐ”の場合はオン指令、“Ｎ”の場合はオフ指令として出力する２レベル用電圧ベクトル発生器と、３レベルインバータの場合に２７個の電圧ベクトル、
【数４】

から電圧基準入力に応じて１個のベクトルを選択して出力し、出力される電圧ベクトルを電圧基準入力が正極性のときには“Ｐ”でオン指令、“０”でオフ指令として出力し、電圧基準入力が負極性のときには“０”でオン指令、“Ｎ”でオフ指令として出力するオン・オフ指令信号を発生する３レベル用電圧ベクトル発生器と、これら２レベル用電圧ベクトル発生器と３レベル用電圧ベクトル発生器との各々の出力を選択されているインバータタイプに応じて切り替える２レベル／３レベルオン・オフ指令切替回路とから構成されるものである。
【００１９】
請求項６の発明のインバータ制御装置では、ハードウェアで構成される２レベルインバータ用のゲートパルス発生回路を電圧ベクトル発生回路から出力されるオン・オフ指令信号で制御される構成とし、２レベル／３レベルゲート切替回路とを組み合わせることにより、３レベルインバータ用のゲートパルス発生回路を構築することができ、単一の回路構成で２レベルインバータと３レベルインバータの一方を選択して制御することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて詳説する。
【００２１】
＜第１の実施の形態＞本発明の第１の実施の形態を図１を用いて説明する。電圧基準演算部２は、交流電動機に供給する電圧、周波数の電圧基準Ｓ２を出力する。電圧基準Ｓ２はＰＷＭ／固定パルス判別回路９とパルス発生データ作成部１３に入力される。
【００２２】
ＰＷＭ／固定パルス判別回路９は、
（ｉ）３レベルインバータ選択時には、正弦波電圧基準Ｓ２の極性が正の場合は、ゲート切替信号（１）ＳＧ１，（２）ＳＧ２を共に“１”とし、その極性が負の場合にはそれらを共に“０”として出力し、
（ｉｉ）２レベルインバータ選択時は、ゲート切替信号１を“０”、ゲート切替信号２を“１”の固定信号として出力し、さらに、第２のインバータゲートパルス信号として固定パルスデータ“１”を出力する。
【００２３】
パルス発生データ作成部１３は、３レベルインバータ／２レベルインバータの選択状況に応じて、電圧基準Ｓ２をパルス発生データＳ２０に変換する。ここでの変換方法は、一般的に広く知られているように、キャリア比較型ＰＷＭ方式、空間ベクトルＰＷＭ方式、同期ＰＷＭ方式など様々な方式がある。さらに、キャリア比較型ＰＷＭにも、図２に示したようにキャリア発生回路１とコンパレータ４を使用したタイプのものや、図示しないアップダウンカウンタを使用したタイプのものなど様々な種類がある。そして、これらのどの方式を選択しても同じ結果となるため、ここではキャリア発生回路１とコンパレータ４から成るキャリア比較型ＰＷＭ方式の場合について説明する。
【００２４】
図２に示すようにキャリア比較型ＰＷＭ方式の場合には、２レベルインバータの選択時には、入力される電圧基準Ｓ２をそのまま電圧基準信号Ｓ２１として出力する。ここでデッドタイムの影響を低減するために図示したデッドタイム回路（１Ａ），（１Ｂ）６を用いてデッドタイム補償を行い、また出力電圧を増やすための処理を施してもよい。
【００２５】
３レベルインバータの選択時には、電圧基準入力Ｓ２を正極性と負極性に分離した後、以下に示す式によって電圧基準入力Ｓ２を電圧基準出力に変換する。ここでキャリア振幅とは図２の＋ＭＡＸと−ＭＡＸを指す。
【００２６】
正極性：電圧基準出力＝電圧基準入力Ｓ２−キャリア振幅…（１）
負極性：電圧基準出力＝電圧基準入力Ｓ２＋キャリア振幅…（２）
ここでも、デッドタイムの影響を低減するためにデッドタイム回路（１Ａ），（１Ｂ）６によりデッドタイム補償を行い、また出力電圧を増やすための処理を施してもよい。
【００２７】
なお、上述の変換式（１），（２）は、アップダウンカウンタ式のキャリア比較型ＰＷＭ方式のように方式が異なる場合には、採用する方式に応じて変更される。変更の方式は一般的に知られている内容なので、ここでは詳細説明は省略する。さらに、ここで紹介している方式は、キャリア波形Ｓ１を基準として電圧基準Ｓ２を変換するものだが、これらは相対関係にあるため、電圧基準Ｓ２を基準としてキャリア波形Ｓ１を変換する方式でも構わない。
【００２８】
２レベル／３レベル電圧基準切替部５は、２レベルインバータの選択時には電圧基準Ｓ２をそのまま電圧基準信号Ｓ２１として出力し、３レベルインバータの選択時には上式（１），（２）で変換された電圧基準出力が電圧基準信号Ｓ２１として出力される。
【００２９】
パルス発生回路１において、キャリア発生回路１は設定されたキャリア周波数の三角波（キャリア）Ｓ１を発生し、このキャリアＳ１と電圧基準信号Ｓ２１とがコンパレータ４に入力され、大小比較の結果、電圧基準信号Ｓ２１の方が大きい場合は“１”、小さい場合は“０”となる第１のインバータゲートパルスＳ３が出力される。
【００３０】
このパルスＳ３はデッドタイム回路（１Ａ）６に入力される。デッドタイム回路（１Ａ）６は、２レベルインバータの選択時にはデッドタイム相当のオンディレイ処理を施した後に第１のインバータゲートパルスＳ３＋として出力する。３レベルインバータの選択時には、ここでのデッドタイム設定を零として使用するので入力パルスＳ３がそのまま第２のインバータゲートパルス信号Ｓ４＋として出力される。
【００３１】
一方、デッドタイム回路（１Ｂ）６にはパルスＳ３の反転信号が入力される。デッドタイム回路（１Ｂ）６は、２レベルインバータの選択時にはデッドタイム相当のオンディレイ処理を施した後に第１のインバータゲートパルス信号Ｓ３−として出力する。３レベルインバータの選択時には、ここでのデッドタイム設定を零として使用するので反転された入力パルスＳ３がそのまま第２のインバータゲートパルスＳ４−として出力される。なお、このデッドタイム回路（１Ａ），（１Ｂ）６は２レベルインバータ用の回路であり、２レベルインバータゲート回路１０上に移動した構成でもかまわない。
【００３２】
２レベル／３レベルゲート切替回路８には、第１のインバータゲートパルスＳ３＋，Ｓ３−と第２のインバータゲートパルスＳ４＋，Ｓ４−、及びＰＷＭ／固定パルス判別回路９からのゲート切替信号（１）ＳＧ１、ゲート切替信号（２）ＳＧ２が入力される。
【００３３】
２レベル／３レベルゲート切替回路８は、ゲート切替信号（１）ＳＧ１が“０”の場合にはデッドタイム回路（１Ａ）から伝達される第１のインバータゲートパルスＳ３＋を出力し、ゲート切替信号（１）ＳＧ１が“１”の場合には第２のインバータゲートパルスＳ４＋を出力する。この出力パルスは、２レベルインバータの選択時にはスイッチング素子を上から順に１番目、２番目として１番目の素子のゲート信号となり、３レベルインバータの選択時にはスイッチング素子を上から順に１番目、２番目、３番目、４番目として２番目の素子のゲート信号となる。
【００３４】
２レベル／３レベルゲート切替回路８は、さらにゲート切替信号（２）ＳＧ２が“１”の場合はデッドタイム回路（１Ｂ）６から伝達される第１のインバータゲートパルスＳ３−を出力し、ゲート切替信号（２）ＳＧ２が“０”の場合は第２のインバータゲートパルスＳ４−を出力する。この出力パルスＳ３−，Ｓ４−は、２レベルインバータの選択時には、スイッチング素子を上から順に１番目、２番目として２番目の素子のゲート信号となり、３レベルインバータの選択時には、スイッチング素子を上から順に１番目、２番目、３番目、４番目として３番目の素子のゲート信号となる。
【００３５】
これらの信号Ｓ３＋，Ｓ３−，Ｓ４＋，Ｓ４−は、２レベル／３レベルインバータ共通のインタフェース用コネクタ１４を介して、２レベルインバータの場合には、２レベルインバータゲート回路１０に渡されて、ゲートアンプ１２を通った後にスイッチング素子へと出力される。３レベルインバータの場合には、３レベルインバータゲート回路１１に入力された２番目ゲート信号Ｓ４＋を反転処理した信号を４番目ゲート信号とし、入力された３番目ゲート信号Ｓ４−を反転処理した信号を１番目ゲート信号とし、１番目から４番目ゲート信号をデッドタイム回路（２Ａ），（２Ｂ），（２Ｃ），（２Ｄ）各々に入力した後に、ゲートアンプ２１を介してスイッチング素子へと出力される。
【００３６】
第１の実施の形態のインバータ制御装置では、以上のような構成の主制御回路Ｍ及びゲートアンプ回路Ｇを用いることにより、ゲート信号インタフェース１４を含めて２レベルインバータ用と同一の回路構成で３レベルインバータ用のゲートパルス発生回路を構築することができ、単一の回路構成で２レベルインバータと３レベルインバータの一方を選択して制御することができる。
【００３７】
なお、本実施の形態の場合、図３に示す構成にすることもできる。すなわち、２レベル／３レベルゲート切替回路８では３レベルインバータ用のゲート信号を４本（つまり、Ｓ３＋，Ｓ４＋を２本、Ｓ３−，Ｓ４−を２本の合計４本）出力できる構成とし、２レベルインバータ選択時には２番目及び３番目のゲート信号だけを使用する。この場合、ゲート信号インタフェース用コネクタ１４はゲート信号４本をインタフェースできる構成とし、２レベルインバータゲート回路１０では１番目及び４番目のゲート信号を不使用とする。このような構成の主制御回路Ｍ及びゲートアンプ回路Ｇを用いることでも、上記のインバータ制御装置と同様の効果が得られる。
【００３８】
＜第２の実施の形態＞図４を用いて、本発明の第２の実施の形態について説明する。第２の実施の形態のインバータ制御装置は、ＰＷＭ方式を空間ベクトル方式としたものである。パルス発生データ作成部１３におけるパルス発生ロジック回路１５は、電圧基準Ｓ２を入力し、３レベルインバータの選択時には図４の上側のベクトル図にしたがって電圧ベクトルを選択し、２レベルインバータの選択時には下側の電圧ベクトル図にしたがって電圧ベクトルを選択する。
【００３９】
２レベルインバータ選択時の電圧ベクトルは“Ｐ”または“Ｎ”で与えられ、下記８個（＝２3 個）のベクトルから１個のベクトルを選択することになる。
【００４０】
【数５】

ここで、“Ｐ”の場合はオン指令、“Ｎ”の場合はオフ指令として扱われる。
【００４１】
３レベルインバータ選択時の電圧ベクトルは“Ｐ”，“０”，“Ｎ”で与えられ、下記２７個（＝３3 個）のベクトルから１個のベクトルを選択する。
【００４２】
【数６】

これを後段の３レベル用電圧ベクトル変換部１６で、正弦波電圧基準Ｓ２の極性が正の場合と負の場合とで、下記のような変換を行う。
【００４３】
【数７】
正極性時：Ｐ→オン信号、０→オフ信号
負極性時：０→オン信号、Ｎ→オフ信号
上記の変換を行い、オン・オフ指令信号Ｓ２２としてパルス発生回路１２に渡す。パルス発生回路１２は、オン・オフ指令信号Ｓ２２に応じたパルスＳ３を発生する。
【００４４】
なお、図４に示す第２の実施の形態において、その他の構成は図１及び図２に示した第１の実施の形態と共通である。
【００４５】
第２の実施の形態のインバータ制御装置によれば、以上の構成の主制御回路Ｍ及びゲートアンプ回路Ｇを用いることにより、ゲート信号インタフェース１４を含めて２レベルインバータ用及び３レベルインバータ用のゲートパルス発生回路を構築することができ、単一の回路構成で２レベルインバータと３レベルインバータの一方を選択して制御することができる。
【００４６】
【発明の効果】
以上のように本発明によれば、インバータタイプが異なっていても単一の回路構成で２レベルインバータと３レベルインバータの一方を選択して制御することができ、製造において２レベルインバータ用、３レベルインバータ用を区別することなく共通に製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の回路構成図。
【図２】図１のインバータ制御装置におけるパルス発生データ作成部を詳しく示した回路構成図。
【図３】上記の第１に実施の形態の変形例の回路構成図。
【図４】本発明の第２の実施の形態の回路構成図。
【図５】従来の２レベルインバータ制御装置の回路構成図。
【図６】従来の３レベルインバータ制御装置の回路構成図。
【符号の説明】
１…キャリア発生回路
２…電圧基準演算部
３…３レベルインバータ電圧基準変換部
４…コンパレータ回路
５…２レベル／３レベル電圧基準切替部
６…デッドタイム回路
７…２レベル／３レベルオン・オフ指令切替部
８…２レベル／３レベルゲート切替回路
９…ＰＷＭ／固定パルス判別回路
１０…２レベルインバータゲート回路
１１…３レベルインバータゲート回路
１２…パルス発生回路
１３…パルス発生データ作成部
１４…インタフェース
１５…パルス発生ロジック部
１６…３レベル用電圧ベクトル変換部
Ｍ主回路
Ｇゲートアンプ回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inverter control device that selects and controls either a two-level inverter or a three-level inverter with a single circuit configuration.
[0002]
[Prior art]
Conventionally, as shown in FIG. 5, the two-level inverter main control circuit M1 includes a carrier generation circuit 1 that outputs a triangular wave carrier S1, a voltage reference calculation unit 2 that outputs a voltage reference signal S2, and the triangular wave S1 and the voltage reference. A comparator 4 that compares the signal S2, a pulse signal S3 output from the comparator 4, a dead time circuit (1a) 6 that outputs a pulse signal S3 +, and an inverted signal of the pulse signal S3 are input to the pulse signal. The dead time circuit (1B) 6 outputs S3-. The gate amplifier circuit G1 is connected to the main control circuit M1 through the interface 14, receives the pulse signals S3 + and S3- from the dead time circuit 6, and outputs a two-level inverter gate signal. It is composed of
[0003]
On the other hand, as shown in FIG. 6, the 3-level inverter main control circuit M2 includes two carrier generation circuits 1, a voltage reference calculation unit 2, a carrier S1 from each of the two carrier generation circuits 1, and a voltage reference calculation unit. 2 is configured by two comparators 4 that compare the voltage reference signal S2 from 2 and output a pulse signal S4. The gate amplifier circuit G2 is connected to the main control circuit M2 through the interface 14, and a three-level inverter gate for inputting the pulse signal S4 of each of the comparators 4 as S4-inverted one and the other as S4 +. The circuit 11 is configured. However, FIG. 6 shows an example in which the three-level inverter gate circuit 11 is provided with dead time circuits (2A) to (2D).
[0004]
Therefore, the conventional two-level inverter main control circuit M1 requires hardware components including one carrier generation circuit 1 and one comparator 4 per phase, and the three-level inverter main control circuit M2 In this case, hardware components including two carrier generation circuits 2 and two comparators 4 per phase are necessary.
[0005]
Further, the gate signal interface 14 for each of the gate amplifier circuits G1 and G2 requires two cables per phase in the two-level inverter, and four cables per phase in the three-level inverter. . However, as shown in FIG. 6, if the dead time circuits (2A) to (2D) are provided in the inverter gate circuit 11 of the three-level inverter, the interface of the three-level inverter is used for the interface 14 of the gate signal. Even in this case, it is possible to reduce the number of cables to two.
[0006]
[Problems to be solved by the invention]
However, in the conventional inverter control device, the number of hardware parts on the main control circuits M1 and M2 is basically about twice that of the two-level inverter in the three-level inverter, and the inverter control device for the three-level inverter In this case, as the number of parts increases as compared with an inverter control device for a two-level inverter, there is a problem that reliability is lowered, size is increased, and cost is increased.
[0007]
The present invention has been made in view of such conventional problems, and the inverter type is different so that the gate signal of the three-level inverter can be generated with almost the same hardware components as the two-level inverter. However, it is possible to select and control one of the two-level inverter and the three-level inverter with a single circuit configuration, and the inverter control that can be used in common without distinguishing between the two-level inverter and the three-level inverter in manufacturing. An object is to provide an apparatus.
[0008]
[Means for Solving the Problems]
An inverter control device according to a first aspect of the present invention includes a voltage reference arithmetic circuit for setting a voltage reference of the inverter, an inverter type selection signal for a two-level inverter and a three-level inverter, and a voltage reference output from the voltage reference arithmetic circuit. A pulse generation data generation unit for generating pulse generation data corresponding to the inverter type, and a pulse generation circuit for generating a first inverter gate pulse based on the pulse generation data output from the pulse generation data generation unit, When a three-level inverter is selected, fixed data is output as a second inverter gate pulse, and a gate switching signal corresponding to the polarity of the voltage reference output from the voltage reference arithmetic circuit is output. Is always selected when the first inverter gate pad is selected. A PWM / fixed pulse discriminating circuit for outputting a gate switching signal so that a signal is used, a first inverter gate pulse output from the pulse generating circuit, and a second output from the PWM / fixed pulse discriminating circuit. A two-level / three-level gate switching circuit that switches an inverter gate pulse in accordance with a gate switching signal output from the PWM / fixed pulse discrimination circuit and outputs the inverter gate pulse to an externally connected gate amplifier circuit. .
[0009]
In the inverter control device according to the first aspect of the present invention, a gate pulse generation circuit for a three-level inverter is obtained by combining a gate pulse generation circuit for a two-level inverter constituted by hardware and a 2-level / 3-level gate switching circuit. It can be constructed, and one of the two-level inverter and the three-level inverter can be selected and controlled with a single circuit configuration.
[0010]
According to a second aspect of the present invention, in the inverter control device according to the first aspect, when the second inverter gate pulse is output to the gate amplifier circuit, two or three of four gate signals per phase are output. Only the output is connected to the external gate amplifier circuit for the two-level inverter, and the remaining signal is reproduced in the gate amplifier circuit for the three-level inverter.
[0011]
In the inverter control device according to the second aspect of the present invention, a gate pulse generation circuit for a two-level inverter constituted by hardware and a two-level / three-level gate switching circuit are combined, and a gate signal interface unit for the three-level inverter is further provided. By making the number of signals the same as the number of two-level inverters, it is possible to construct a gate pulse generation circuit for a three-level inverter including the gate signal interface unit, and the two-level inverter and the three-level inverter can be configured with a single circuit configuration. One can be selected and controlled.
[0012]
According to a third aspect of the present invention, in the inverter control device according to the first aspect, when the second inverter gate pulse is output to the gate amplifier circuit, all four of the four gate signals per phase are output. Therefore, unnecessary gate signals are not used on the gate amplifier circuit for the two-level inverter.
[0013]
In the inverter control device according to the third aspect of the present invention, a gate pulse generation circuit for a two-level inverter constituted by hardware and a two-level / three-level gate switching circuit are combined, and a signal of a gate signal interface unit of the two-level inverter By making the number the same as that of the three-level inverter, a gate pulse generation circuit for the three-level inverter including the gate signal interface unit can be constructed, and one of the two-level inverter and the three-level inverter can be configured with a single circuit configuration. Can be selected and controlled.
[0014]
According to a fourth aspect of the present invention, in the inverter control device according to the first aspect, the main control circuit has a dead time circuit for the two-level inverter and capable of changing the setting of the dead time. The dead time circuit on the main control circuit is set to zero and used.
[0015]
In the inverter control device according to the invention of claim 4, since the dead time circuit is provided, the dead time circuit on the gate amplifier circuit for the two level inverter is unnecessary, and the gate pulse generating circuit for the two level inverter constituted by hardware By combining a dead time circuit with a variable dead time setting and a 2-level / 3-level gate switching circuit, a gate pulse generation circuit for a 3-level inverter can be constructed. One of the inverter and the three-level inverter can be selected and controlled.
[0016]
According to a fifth aspect of the present invention, in the inverter control device according to the first aspect, the pulse generation circuit has an output voltage average value for a predetermined period that matches the voltage reference based on a voltage reference that is pulse generation data. A pulse comparison data generating unit that outputs a pulse that generates a pulse, and the pulse generation data creation unit includes a circuit that separates a voltage reference into a positive polarity and a negative polarity when a three-level inverter is selected, and a voltage reference Is converted to “voltage reference output = voltage reference input−carrier amplitude”, or the carrier value itself is converted to be equivalent to this, and when the voltage reference is negative, “voltage A three-level inverter voltage reference conversion circuit or a carrier conversion circuit that converts “reference output = voltage reference input + carrier amplitude” or converts the carrier value itself so as to be equivalent to this. When a 3-level inverter is selected, the output of the 3-level inverter voltage reference conversion circuit is output to the pulse generation circuit. When a 2-level inverter is selected, a voltage reference input is output to the pulse generation circuit. A 2-level / 3-level voltage reference switching circuit.
[0017]
In the inverter control device according to the fifth aspect of the present invention, the gate pulse generation circuit for the two-level inverter constituted by hardware is constituted by a carrier generation circuit for the two-level inverter and a comparator, and a two-level / three-level gate switching circuit Can be combined to construct a gate pulse generation circuit for a three-level inverter, and one of the two-level inverter and the three-level inverter can be selected and controlled with a single circuit configuration.
[0018]
A sixth aspect of the present invention is the inverter control device according to the first aspect, wherein the pulse generation circuit is configured to output a pulse in response to an on / off command signal, and the pulse generation data creation unit has two levels. 8 voltage vectors in the case of an inverter,
[Equation 3]

In the case of a two-level voltage vector generator and a three-level inverter that select one vector according to the voltage reference input, and output it as an ON command when “P”, and as an OFF command when “N” 27 voltage vectors,
[Expression 4]

Selects and outputs one vector according to the voltage reference input, and when the voltage reference input is positive, the output voltage vector is output as an on command when “P”, and as an off command when “0”. When the reference input is negative, a three-level voltage vector generator that generates an on / off command signal that is output as an on command when “0” and an off command when “N”, and these two-level voltage vector generators and 3 The level voltage vector generator is composed of a 2-level / 3-level on / off command switching circuit for switching the outputs of the level voltage generator according to the selected inverter type.
[0019]
In the inverter control device according to the sixth aspect of the present invention, the gate pulse generation circuit for a two-level inverter constituted by hardware is controlled by an on / off command signal output from the voltage vector generation circuit. By combining with a three-level gate switching circuit, a gate pulse generation circuit for a three-level inverter can be constructed, and one of the two-level inverter and the three-level inverter can be selected and controlled with a single circuit configuration it can.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0021]
<First Embodiment> A first embodiment of the present invention will be described with reference to FIG. The voltage reference calculation unit 2 outputs a voltage reference S2 of voltage and frequency supplied to the AC motor. The voltage reference S2 is input to the PWM / fixed pulse discrimination circuit 9 and the pulse generation data creation unit 13.
[0022]
The PWM / fixed pulse discrimination circuit 9
(I) When the 3-level inverter is selected, if the polarity of the sine wave voltage reference S2 is positive, both the gate switching signals (1) SG1 and (2) SG2 are set to “1”, and if the polarity is negative, they are Are output as “0”.
(Ii) When the two-level inverter is selected, the gate switching signal 1 is output as a fixed signal of “0” and the gate switching signal 2 is output as a fixed signal of “1”, and the fixed pulse data “1” is output as the second inverter gate pulse signal. Is output.
[0023]
The pulse generation data creation unit 13 converts the voltage reference S2 into pulse generation data S20 according to the selection status of the three-level inverter / 2-level inverter. As the conversion method here, there are various methods such as a carrier comparison PWM method, a space vector PWM method, and a synchronous PWM method, as generally known. Further, the carrier comparison type PWM includes various types such as a type using the carrier generation circuit 1 and the comparator 4 as shown in FIG. 2 and a type using an up / down counter (not shown). Since the same result is obtained regardless of which method is selected, the case of the carrier comparison type PWM method including the carrier generation circuit 1 and the comparator 4 will be described here.
[0024]
As shown in FIG. 2, in the case of the carrier comparison type PWM method, when the two-level inverter is selected, the input voltage reference S2 is output as it is as the voltage reference signal S21. Here, in order to reduce the influence of the dead time, dead time compensation may be performed using the illustrated dead time circuits (1A) and (1B) 6, and processing for increasing the output voltage may be performed.
[0025]
When the three-level inverter is selected, the voltage reference input S2 is separated into a positive polarity and a negative polarity, and then the voltage reference input S2 is converted into a voltage reference output by the following formula. Here, the carrier amplitude refers to + MAX and -MAX in FIG.
[0026]
Positive polarity: voltage reference output = voltage reference input S2-carrier amplitude (1)
Negative polarity: voltage reference output = voltage reference input S2 + carrier amplitude (2)
Again, in order to reduce the influence of dead time, dead time compensation may be performed by the dead time circuits (1A) and (1B) 6, and processing for increasing the output voltage may be performed.
[0027]
Note that the conversion formulas (1) and (2) described above are changed according to the method to be employed when the method is different as in the up / down counter type carrier comparison PWM method. Since the change method is generally known, a detailed description thereof is omitted here. Further, although the method introduced here converts the voltage reference S2 with the carrier waveform S1 as a reference, since these are in a relative relationship, a method of converting the carrier waveform S1 with the voltage reference S2 as a reference may be used. .
[0028]
The 2-level / 3-level voltage reference switching unit 5 outputs the voltage reference S2 as it is as the voltage reference signal S21 when the 2-level inverter is selected, and is converted by the above equations (1) and (2) when the 3-level inverter is selected. The voltage reference output is output as the voltage reference signal S21.
[0029]
In the pulse generation circuit 1, the carrier generation circuit 1 generates a triangular wave (carrier) S 1 having a set carrier frequency, and the carrier S 1 and the voltage reference signal S 21 are input to the comparator 4. A first inverter gate pulse S3 which is “1” when S21 is larger and “0” when smaller is output.
[0030]
This pulse S3 is input to the dead time circuit (1A) 6. When the two-level inverter is selected, the dead time circuit (1A) 6 performs on-delay processing corresponding to the dead time and then outputs the first inverter gate pulse S3 +. When the 3-level inverter is selected, the dead time setting here is used as zero, so that the input pulse S3 is output as it is as the second inverter gate pulse signal S4 +.
[0031]
On the other hand, an inverted signal of the pulse S3 is input to the dead time circuit (1B) 6. When the two-level inverter is selected, the dead time circuit (1B) 6 performs on-delay processing corresponding to the dead time and then outputs the first inverter gate pulse signal S3-. When the 3-level inverter is selected, the dead time setting here is used as zero, so that the inverted input pulse S3 is output as it is as the second inverter gate pulse S4-. The dead time circuits (1A) and (1B) 6 are circuits for a two-level inverter, and may be configured to move onto the two-level inverter gate circuit 10.
[0032]
The 2-level / 3-level gate switching circuit 8 includes a first inverter gate pulse S3 +, S3-, a second inverter gate pulse S4 +, S4-, and a gate switching signal (1) from the PWM / fixed pulse discrimination circuit 9. SG1 and gate switching signal (2) SG2 are input.
[0033]
The 2-level / 3-level gate switching circuit 8 outputs the first inverter gate pulse S3 + transmitted from the dead time circuit (1A) when the gate switching signal (1) SG1 is “0”, and the gate switching signal (1) When SG1 is “1”, the second inverter gate pulse S4 + is output. When the two-level inverter is selected, the switching element is the first and second gate signal from the top, and the first pulse is the gate signal of the first element. When the three-level inverter is selected, the switching element is the first, second, It becomes the gate signal of the second element as the third and fourth.
[0034]
The 2-level / 3-level gate switching circuit 8 further outputs a first inverter gate pulse S3- transmitted from the dead time circuit (1B) 6 when the gate switching signal (2) SG2 is "1". When the switching signal (2) SG2 is “0”, the second inverter gate pulse S4- is output. When the two-level inverter is selected, the output pulses S3- and S4- are the first and second switching elements in order from the top, and the gate signal of the second element. When the three-level inverter is selected, the switching elements are switched from the top. The gate signals of the third element are the first, second, third and fourth in order.
[0035]
These signals S3 +, S3-, S4 +, S4- are passed to the 2-level inverter gate circuit 10 in the case of a 2-level inverter via the interface connector 14 common to the 2-level / 3-level inverter, After passing through the amplifier 12, it is output to the switching element. In the case of a three-level inverter, a signal obtained by inverting the second gate signal S4 + input to the three-level inverter gate circuit 11 is set as a fourth gate signal, and a signal obtained by inverting the input third gate signal S4- The first to fourth gate signals are input to the dead time circuits (2A), (2B), (2C), (2D) and then output to the switching element via the gate amplifier 21. The
[0036]
In the inverter control apparatus according to the first embodiment, by using the main control circuit M and the gate amplifier circuit G configured as described above, the same circuit configuration as that for the two-level inverter including the gate signal interface 14 is used. A gate pulse generation circuit for a level inverter can be constructed, and one of a 2-level inverter and a 3-level inverter can be selected and controlled with a single circuit configuration.
[0037]
In the case of this embodiment, the configuration shown in FIG. 3 may be used. That is, the 2-level / 3-level gate switching circuit 8 is configured to output four gate signals for a three-level inverter (that is, a total of four S3 + and S4 +, and two S3- and S4-). When the 2-level inverter is selected, only the second and third gate signals are used. In this case, the gate signal interface connector 14 is configured to interface four gate signals, and the two-level inverter gate circuit 10 does not use the first and fourth gate signals. By using the main control circuit M and the gate amplifier circuit G having such a configuration, the same effect as that of the inverter control device can be obtained.
[0038]
<Second Embodiment> A second embodiment of the present invention will be described with reference to FIG. In the inverter control apparatus of the second embodiment, the PWM method is a space vector method. The pulse generation logic circuit 15 in the pulse generation data creation unit 13 inputs the voltage reference S2, selects the voltage vector according to the upper vector diagram of FIG. 4 when selecting the 3-level inverter, and selects the lower side when selecting the 2-level inverter. A voltage vector is selected according to the voltage vector diagram of FIG.
[0039]
The voltage vector when the two-level inverter is selected is given by “P” or “N”, and one vector is selected from the following eight (= 2 3) vectors.
[0040]
[Equation 5]

Here, “P” is treated as an on command, and “N” is treated as an off command.
[0041]
The voltage vector when the three-level inverter is selected is given by “P”, “0”, “N”, and one vector is selected from the following 27 (= 3 3) vectors.
[0042]
[Formula 6]

This is converted by the following three-level voltage vector conversion unit 16 depending on whether the polarity of the sine wave voltage reference S2 is positive or negative.
[0043]
[Expression 7]
Positive polarity: P → ON signal, 0 → OFF signal Negative polarity: 0 → ON signal, N → OFF signal The above conversion is performed and passed to the pulse generation circuit 12 as an ON / OFF command signal S22. The pulse generation circuit 12 generates a pulse S3 corresponding to the on / off command signal S22.
[0044]
In the second embodiment shown in FIG. 4, the other configurations are the same as those in the first embodiment shown in FIGS.
[0045]
According to the inverter control apparatus of the second embodiment, by using the main control circuit M and the gate amplifier circuit G configured as described above, the gates for the two-level inverter and the three-level inverter including the gate signal interface 14 are used. A pulse generation circuit can be constructed, and one of a two-level inverter and a three-level inverter can be selected and controlled with a single circuit configuration.
[0046]
【The invention's effect】
As described above, according to the present invention, even if the inverter types are different, one of the two-level inverter and the three-level inverter can be selected and controlled with a single circuit configuration. It can be manufactured in common without distinguishing the level inverter.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of a first embodiment of the present invention.
2 is a circuit configuration diagram showing in detail a pulse generation data creation unit in the inverter control device of FIG. 1;
FIG. 3 is a circuit configuration diagram of a modification of the first embodiment.
FIG. 4 is a circuit configuration diagram of a second embodiment of the present invention.
FIG. 5 is a circuit configuration diagram of a conventional two-level inverter control device.
FIG. 6 is a circuit configuration diagram of a conventional three-level inverter control device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Carrier generation circuit 2 ... Voltage reference calculating part 3 ... 3 level inverter voltage reference conversion part 4 ... Comparator circuit 5 ... 2 level / 3 level voltage reference switching part 6 ... Dead time circuit 7 ... 2 level / 3 level ON / OFF Command switching unit 8 ... 2 level / 3 level gate switching circuit 9 ... PWM / fixed pulse discriminating circuit 10 ... 2 level inverter gate circuit 11 ... 3 level inverter gate circuit 12 ... pulse generation circuit 13 ... pulse generation data creation unit 14 ... interface DESCRIPTION OF SYMBOLS 15 ... Pulse generation logic part 16 ... 3-level voltage vector conversion part M Main circuit G Gate amplifier circuit

Claims

A voltage reference arithmetic circuit for setting the voltage reference of the inverter;
A pulse generation data creation unit that creates pulse generation data corresponding to an inverter type from an inverter type selection signal of a 2-level inverter and a 3-level inverter and a voltage reference output from the voltage reference arithmetic circuit;
A pulse generation circuit for generating a first inverter gate pulse based on the pulse generation data output from the pulse generation data creation unit;
When the three-level inverter is selected, fixed data is output as a second inverter gate pulse, and a gate switching signal corresponding to the polarity of the voltage reference output from the voltage reference arithmetic circuit is output. A PWM / fixed pulse discriminating circuit for outputting a gate switching signal so that the first inverter gate pulse is always used when selected,
The first inverter gate pulse output from the pulse generation circuit and the second inverter gate pulse output from the PWM / fixed pulse determination circuit are converted into a gate switching signal output from the PWM / fixed pulse determination circuit. An inverter control device comprising a two-level / three-level gate switching circuit that switches according to the output to a gate amplifier circuit connected externally.

The inverter control device according to claim 1, wherein when the second inverter gate pulse is output to the gate amplifier circuit, only two or three of four gate signals per phase are output, An inverter control device characterized in that it is directly connected to an external gate amplifier circuit for a two-level inverter, and the remaining signal is regenerated in the gate amplifier circuit for the three-level inverter.

2. The inverter control device according to claim 1, wherein when the second inverter gate pulse is output to the gate amplifier circuit, all four of four gate signals per phase are output. An inverter control device characterized in that an unnecessary gate signal is not used on a general gate amplifier circuit.

2. The inverter control device according to claim 1, wherein a dead time circuit for a two-level inverter and capable of changing a dead time is provided on the main control circuit, and the dead on the main control circuit is used when the three-level inverter is used. An inverter control device characterized in that the time circuit is set to zero.

2. The inverter control device according to claim 1, wherein the pulse generation circuit outputs a pulse such that an average output voltage value for a predetermined period coincides with the voltage reference based on a voltage reference which is pulse generation data. A carrier comparison type PWM configuration, wherein the pulse generation data creation unit is configured to separate a voltage reference into a positive polarity and a negative polarity when a three-level inverter is selected; and when the voltage reference is a positive polarity Is converted by “voltage reference output = voltage reference input−carrier amplitude” or the carrier value itself is converted to be equivalent to this, and when the voltage reference is negative, “voltage reference output = voltage reference input” 3 level inverter voltage reference conversion circuit or carrier conversion circuit that converts the carrier value itself so as to be equivalent to “+ carrier amplitude” or 3 level inverter The output of the three-level inverter voltage reference conversion circuit is output to the pulse generation circuit when the data is selected, and the voltage reference input is output to the pulse generation circuit when the two-level inverter is selected. / 3 level voltage reference switching circuit.

2. The inverter control device according to claim 1, wherein the pulse generation circuit is configured to output a pulse in response to an on / off command signal, and the pulse generation data creation unit includes eight pulses in the case of a two-level inverter. Voltage vector,

In the case of a two-level voltage vector generator and a three-level inverter that select one vector according to the voltage reference input, and output it as an ON command when “P”, and as an OFF command when “N” 27 voltage vectors,

Selects and outputs one vector according to the voltage reference input, and when the voltage reference input is positive, the output voltage vector is output as an on command when “P”, and as an off command when “0”. When the reference input is negative, a three-level voltage vector generator that generates an on / off command signal that is output as an on command when “0” and an off command when “N”, and these two-level voltage vector generators and 3 An inverter control device comprising: a 2-level / 3-level on / off command switching circuit for switching the output of each of the level voltage vector generator according to the selected inverter type.