JP3585896B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP3585896B2 JP3585896B2 JP2002090345A JP2002090345A JP3585896B2 JP 3585896 B2 JP3585896 B2 JP 3585896B2 JP 2002090345 A JP2002090345 A JP 2002090345A JP 2002090345 A JP2002090345 A JP 2002090345A JP 3585896 B2 JP3585896 B2 JP 3585896B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- winding
- transformer
- power converter
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、電力系統の電圧調整を行ったり系統安定化装置などに適用するのに好適な、自励式電圧型電力変換装置に関する。
【0002】
【従来の技術】
従来、電力系統の電圧調整を行なうために静止型無効電力補償装置を適用したり、潮流を適切に保ち電力系統の損失を低減したり安定化するために直列型のインピーダンス補償装置や、移相器等の系統安定化装置が適用される場合がある。
【0003】
これらは出力無効電力を連続的に調整したり、インピーダンスや移相量を連続的に調整するために、電力用の半導体スイッチを用いた大容量の電力変換器を用いている。特に近年では、制御能力の高さから自励式電圧型電力変換装置が適用される傾向にある。
【0004】
図7にこのような用途で利用される従来の電力変換装置の構成例を示す。図7において、1はインバータで図示するようにスイッチング素子11〜14,逆並列ダイオード15〜18で構成される。インバータ1の交流出力は変換器用変圧器3を介して電力系統側に接続される。一方、直流側にはコンデンサ4が接続される。
【0005】
電力変換装置の動作は、直流コンデンサ4を適宜充電した後、例えば図8の(a)に示すようにスイッチング素子11を動作させ、これと逆のパルスをスイッチング素子13に与える。又、(b)に示すようにスイッチング素子12を動作させ、これと逆のパルスをスイッチング素子14に与える。
【0006】
その結果、変換器用変圧器3の1次側には図8(c)で示す出力電圧が得られる。なお、ここで、変換器用変圧器3の巻数比は簡単のため1:1としているが、電力系統側の電圧階級と、インバータ側の定格電圧により適宜巻数比を変更しても動作原理に影響しないことは明らかである。
【0007】
ここで、各スイッチング素子に与えるパルスのタイミングと導通期間を調整することにより、出力電圧の基本波成分の位相と大きさを任意に調整できるため、この作用を利用して上位の制御装置と組み合わせることによって前述の無効電力制御,インピーダンス補償,移相などの動作をさせている。
【0008】
【発明が解決しようとする課題】
しかしながら、図8(c)の出力電圧中には多量の高調波成分が含まれることが容易に想定できる。この高調波成分が電力系統に流出すると通信障害を引き起こしたり、他の機器に流れ込んで過熱や異常振動を引き起こす場合がある。したがって発生量はなるべく少ないことが望ましく、その上限は高調波抑制対策ガイドライン等でも規定されている通りである。
【0009】
そこで従来は、発生高調波の電力系統側への流出を抑制するために、各スイッチング素子に与えるパルス数を高くしたり、発生高調波を減らすためにインバータを複数用いて変換器用変圧器の巻線の接続で多重化する技術が適用されている。
【0010】
しかしながら、パルス数を高くすると、スイッチング素子のスイッチング動作に伴なう損失が増加したり、素子の最小オンパルスの制約等によりスイッチング素子の利用率が低下してシステムを経済的に構築することが困難になる。一方、多重化する場合には、多重数に応じて発生高調波が低減するため、多重数は多いほうが望ましいが、変換器用変圧器の巻線数及びインバータの台数が多くなり、やはり経済面で不利になるという問題があった。
【0011】
本発明は上記課題を解決するためになされたものであり、スイッチング損失を低減しつつ発生高調波も低減できると共に低コストな電力変換装置を提供することを目的としている。
【0012】
【課題を解決するための手段】
上記目的を達成するため本発明の[請求項1]に係る電力変換装置は、少なくとも2つのインバータ及び前記各々のインバータの直流側にコンデンサを有する電力変換装置において、大容量で系統周波数と等しい動作周波数で動作し、変換器用変圧器の第1の巻線を介して系統に接続する第1のインバータと、中容量で系統周波数より高い周波数で動作し、変換器用変圧器の第2の巻線を介して系統に接続する第2のインバータとを有し、かつ前記変換器用変圧器の第1の巻線と第2の巻線は1次側で直列接続されていることにより、スイッチング損失が少なく、発生高調波も少ない電力変換装置を実現することができる。
【0013】
本発明の[請求項2]に係る電力変換装置は、[請求項1]において、インバータの直流側は相互に接続され、1つのコンデンサを共有する一方、変換器用変圧器の第1の巻線と第2の巻線とで巻数比が異なるようにした。
【0014】
本発明の[請求項3]に係る電力変換装置は、[請求項1]又は[請求項2]において、第1のインバータと第2のインバータは夫々2つのコンデンサを有するNPCインバータで構成される。
【0015】
本発明の[請求項4]に係る電力変換装置は、[請求項1]又は[請求項2]において、第1のインバータと第2のインバータは夫々単相インバータ、NPCインバータ又は三相インバータの任意の組み合わせで構成される。
【0016】
本発明の[請求項5]に係る電力変換装置は、[請求項4]において、第1のインバータと第2のインバータに加え、大容量で系統周波数と等しい動作周波数で動作し、変換器用変圧器の第3の巻線を介して系統に接続する第3のインバータと、中容量で系統周波数より高い周波数で動作し、変換起用変圧器の第4の巻線を介して系統に接続する第4のインバータを有し、前記変換器用変圧器の第3の巻線と第4の巻線は1次側で直列接続され、かつ位相差を発生するように結線する。
【0017】
本発明の[請求項6]に係る電力変換装置は、請求項1ないし請求項4のいずれか記載の電力変換装置において、小容量で系統周波数より充分高い周波数で動作し、変換器用変圧器の第3の巻線を介して系統に接続する第3のインバータとからなり、前記変換器用変圧器の第1の巻線と第2の巻線と第3の巻線は1次側で直列接続されている。
【0018】
【発明の実施の形態】
(第1の実施の形態)
図1は本発明の第1の実施の形態を示す電力変換装置の構成図である。ここで、1は大容量インバータ、2は中容量インバータで、夫々図示するようにスイッチング素子11〜14,21〜24、逆並列ダイオード15〜18,25〜28で構成される。
【0019】
インバータ1の交流出力は変換器用変圧器3の巻線31を介して電力系統側に接続され、インバータ2の交流出力は変換器用変圧器3の巻線32を介して電力系統側に接続される。変換器用変圧器3の巻線31と巻線32は1次側で直列接続されている。一方、インバータ1,2の直流側には各々コンデンサ4,5が接続される。
【0020】
次に、図2を用いて本実施の形態の動作を説明する。大容量インバータ1は図2(a)に示すように、系統周波数と等しい動作周波数で動作し、その出力電圧の大きさは3Vdとする。一方、中容量インバータ2は図2(b)に示すように、系統周波数より高い動作周波数で動作し、その出力電圧の大きさはVdとする。両者の出力は変換器用変圧器3の巻線31,32で1次側で直列接続されているので、合計の出力電圧は両者を加算した図2(c)となり、正弦波により近い波形となる。
【0021】
本実施の形態によれば、容量全体の3/4を占める大容量インバータ1は系統周波数と同じ動作周波数、即ち、最小の動作周波数で動作するためスイッチング損失は充分小さく保つことができる。一方、中容量インバータ2のみを高い動作周波数で動作させることにより、電力変換装置全体で発生する高調波を著しく低減することができる。
【0022】
又、同じ出力電圧を多重化のみで得ようとすると4つのインバータと変換器用変圧器の4つの巻線が必要となるが、本実施の形態では2つのインバータと変換器用変圧器の2つの巻線で実現しており、システム構成がシンプルであり、そのため低コストで実現することができる。
【0023】
(第2の実施の形態)
図3は本発明の第2の実施の形態を示す電力変換装置の構成図である。図3において、図1と同一の要素については説明を省略し、異なる部分のみを説明する。図3ではインバータ1,2の直流側は相互に接続されており、1つのコンデンサ4を共有している。一方、変換器用変圧器の第1の巻線31と第2の巻線32の1次側の巻数比は3:1で第1の巻線31の方が3倍の出力電圧を1次側に発生させるように構成されている。
【0024】
又、インバータ1,2のスイッチング動作は第1の実施の形態と同じであるが、第1の実施の形態と異なるのは、インバータ2の動作電圧がVdから3Vdへ3倍大きくなる一方、電流が1/3となる点である。したがって、変換器用変圧器3の巻数比を考慮すると1次側で見たときの動作、即ち、交流出力電圧は第1の実施の形態と同一となる。本実施の形態によれば、直流コンデンサを1つとしても、第1の実施の形態と同様の効果を有することができる。
【0025】
(第3の実施の形態)
図4は本発明の第3の実施の形態を示す電力変換装置の構成図である。図4において、図1と同一の要素については説明を省略し、異なる部分のみを説明する。図4でインバータ1,2はNPC(Neutral Point Clamped)インバータと呼ばれる構成のもので、スイッチング素子11〜14,41〜44,21〜24,51〜54、逆並列ダイオード15〜18,45〜48,25〜28,55〜58、中性点クランプダイオード19,20,49,50,29,30,59,60で構成される。又、直流側には夫々2つのコンデンサ4a,4b,5a,5bが接続される。
【0026】
各インバータのスイッチング素子と出力電圧の関係についての詳細説明は省略するが、スイッチング素子のオン/オフの組み合わせで、インバータ1は+10Vd,+5Vd,0,−5Vd,−10Vdの出力電圧を、又、インバータ2は+2Vd,+Vd,0,−Vd,−2Vdの出力電圧を発生させることが可能である。
【0027】
図5(b)及び(c)に示すようにインバータ1,2を動作させることによって、変換器用変圧器3の1次側には第5図(d)に示すような正弦波に更に近い波形を出力することになる。又、このときのインバータ1の各スイッチング素子のオン/オフ状態は図5(a)に示すように系統周波数の1周期で各々1回ずつ、即ち、最小回数のオン/オフを繰り返している。
【0028】
本実施の形態によれば、インバータ1,2をNPCインバータとすることで、第1の実施の形態にあげた効果で更に高調波を低減した著しい効果を有することができる。
【0029】
(第4の実施の形態)
第4の実施の形態に対する構成図と詳細な動作説明は省略するが、インバータ1を図1の単相インバータ構成とし、インバータ2を図4のNPCインバータ構成としても、あるいはその逆の組み合わせとしても、インバータ1とインバータ2の直流電圧の比又は変換器用変圧器の第1の巻線31と第2の巻線32の巻線比を適切に選定し、インバータ2側に高調波を低減するのに適切なパルスを与えれば第1の実施の形態から第3の実施の形態と同じ効果を有することができる。
【0030】
(第5の実施の形態)
図6は本発明の第5の実施の形態を示す電力変換装置の構成図である。図6において、図1と同一の要素については説明を省略し、異なる部分のみを説明する。図6では大容量で系統周波数と等しい動作周波数で動作するインバータ6、中容量で系統周波数より高い周波数で動作するインバータ7が追加され、その直流側は夫々インバータ1,2の直流側と相互に接続されており、コンデンサ4,5を共有している。一方、交流側は変換器用変圧器の第3の巻線33と第4の巻線34に接続されており、巻線31〜34の1次側は直列に接続されている。
【0031】
本実施の形態のインバータ6,7のスイッチング動作は夫々インバータ1,2と同じであるが、変換器用変圧器3の巻線部で30度移相されるため、出力電圧もインバータ1,2に対して移相され、(即ち、インバータ1とインバータ6は多重化、インバータ2とインバータ7は多重化)1次側にあらわれる合成の出力電圧は、第1の実施の形態よりも正弦波に近くなり高調波が更に低減する。
【0032】
本実施の形態によれば、多重化と組み合わせることにより、第1の実施の形態にあげた効果でさらに高調波を低減した著しい効果を有することができる。又、本実施の形態では変換器用変圧器3の巻線構成を変えることで移相を行っているが、各巻線の巻線構成は全て同一とし、各インバータに与えるパルスのタイミングを適宜ずらすだけでも同様の効果を得ることができる。
【0033】
(第6の実施の形態)
第6の実施の形態に対する構成図と詳細な動作説明は省略するが、大容量で系統周波数と等しい動作周波数で動作する第1のインバータの直流電圧を9Vd、中容量で系統周波数より高い周波数で動作する第2のインバータの直流電圧を3Vd、小容量で系統周波数より充分高い周波数で動作する第3のインバータの直流電圧をVdとすることで、交流側の出力電圧は+13Vdから−13Vdの範囲をVdの刻みで調整できるようになり、発生高調波を顕著に低減することができる。
【0034】
以上のように、インバータの数を増やすことで出力電圧刻みを細かくし、高調波を顕著に抑制することができ、一般的には、図1で示すような単相インバータを用いた場合では直流電圧比を小さいほうから1:3:32 :…:3N とすることで、出力電圧の範囲を+(1+3+32 +…+3N )〜−(1+3+32 +…+3N )とすることができ、図4のNPCインバータ用いた場合では直流電圧比を小さいほうから1:5:52 :…:5N とすることで、出力電圧の範囲を+2*(1+5+52 +…+5N )〜−2*(1+5+52 +…+5N )とすることができる。しかしながらインバータの数をあまり多くすると従来の技術で述べたように経済面で不利となるため、目標とする高調波のレベルやシステムの損失を考慮して最適な最終構成を決定することになる。
【0035】
【発明の効果】
以上説明したように、本発明によれば大容量で系統周波数と等しい動作周波数で動作する第1のインバータと、中容量で系統周波数より高い周波数で動作する第2のインバータとからなり、両者の出力電圧を変換器用変圧器の1次側で直列接続するように構成したので、スイッチング損失を低減しつつ発生高調波も低減できる電力変換装置を低コストで提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示す構成図。
【図2】本発明の第1の実施の形態の動作を説明する図。
【図3】本発明の第2の実施の形態を示す構成図。
【図4】本発明の第3の実施の形態を示す構成図。
【図5】本発明の第3の実施の形態の動作を説明する図。
【図6】本発明の第4の実施の形態を示す構成図。
【図7】従来の電力変換装置の形態を示す構成図。
【図8】従来の電力変換装置の動作を説明する図。
【符号の説明】
1,2,6,7 インバータ
3 変換器用変圧器
4,5,4a,4b,5a,5b コンデンサ
11〜14,21〜24,41〜44,51〜54 スイッチング素子
15〜18,25〜28,45〜48,55〜58 逆並列ダイオード
19,20,29,30,49,50,59,60 中性点クランプダイオード
31〜34 変換器用変圧器巻線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a self-excited voltage-type power converter suitable for performing voltage adjustment of a power system or for applying to a system stabilizing device or the like.
[0002]
[Prior art]
Conventionally, a static reactive power compensator has been applied to adjust the voltage of the power system, a series impedance compensator has been installed to maintain the power flow appropriately and reduce or stabilize the loss of the power system. A system stabilizing device such as a vessel may be applied.
[0003]
These use a large-capacity power converter using a power semiconductor switch in order to continuously adjust the output reactive power and continuously adjust the impedance and the amount of phase shift. In particular, in recent years, a self-excited voltage-type power converter tends to be applied because of its high control ability.
[0004]
FIG. 7 shows a configuration example of a conventional power converter used for such a purpose. In FIG. 7,
[0005]
In the operation of the power conversion device, after the
[0006]
As a result, the output voltage shown in FIG. 8C is obtained on the primary side of the
[0007]
Here, since the phase and magnitude of the fundamental wave component of the output voltage can be arbitrarily adjusted by adjusting the timing and the conduction period of the pulse given to each switching element, this operation is combined with a higher-level control device. Thus, operations such as the above-described reactive power control, impedance compensation, and phase shift are performed.
[0008]
[Problems to be solved by the invention]
However, it can be easily assumed that a large amount of harmonic components are included in the output voltage of FIG. When this harmonic component flows out to the power system, it may cause a communication failure, or may flow into another device to cause overheating or abnormal vibration. Therefore, it is desirable that the generation amount is as small as possible, and the upper limit is as specified in the guideline for countermeasures for harmonic suppression.
[0009]
Therefore, conventionally, the number of pulses applied to each switching element is increased to suppress the generation of harmonics from flowing out to the power system side, and the winding of a transformer for a converter is performed using a plurality of inverters to reduce the generation of harmonics. A technique of multiplexing by connecting lines is applied.
[0010]
However, if the number of pulses is increased, the loss associated with the switching operation of the switching element increases, and the utilization rate of the switching element decreases due to restrictions on the minimum on-pulse of the element, and it is difficult to construct a system economically. become. On the other hand, in the case of multiplexing, it is desirable to increase the multiplexing number because the generated harmonics are reduced in accordance with the multiplexing number. There was a problem of disadvantage.
[0011]
The present invention has been made to solve the above-described problems, and has as its object to provide a low-cost power conversion device that can reduce generated harmonics while reducing switching loss.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, a power converter according to
[0013]
The power converter according to
[0014]
According to a third aspect of the present invention, in the power converter according to the first or second aspect, the first inverter and the second inverter are each formed of an NPC inverter having two capacitors. .
[0015]
According to a fourth aspect of the present invention, in the power converter according to the first or second aspect, the first inverter and the second inverter are each a single-phase inverter, an NPC inverter, or a three-phase inverter. It is composed of any combination.
[0016]
The power converter according to
[0017]
A power converter according to claim 6 of the present invention is the power converter according to any one of
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
(First Embodiment)
FIG. 1 is a configuration diagram of a power conversion device according to a first embodiment of the present invention. Here, 1 is a large-capacity inverter, 2 is a medium-capacity inverter, and includes switching
[0019]
The AC output of the
[0020]
Next, the operation of the present embodiment will be described with reference to FIG. As shown in FIG. 2A, the large-
[0021]
According to the present embodiment, the large-
[0022]
To obtain the same output voltage only by multiplexing, four windings of four inverters and a transformer for a converter are required. In the present embodiment, two windings of two inverters and a transformer for a converter are required. It is realized by a line, the system configuration is simple, and therefore it can be realized at low cost.
[0023]
(Second embodiment)
FIG. 3 is a configuration diagram of a power conversion device according to a second embodiment of the present invention. 3, description of the same elements as those in FIG. 1 will be omitted, and only different parts will be described. In FIG. 3, the DC sides of the
[0024]
The switching operation of the
[0025]
(Third embodiment)
FIG. 4 is a configuration diagram of a power conversion device according to a third embodiment of the present invention. 4, description of the same elements as those in FIG. 1 will be omitted, and only different parts will be described. In FIG. 4,
[0026]
Although the detailed description of the relationship between the switching element and the output voltage of each inverter is omitted, the
[0027]
By operating the
[0028]
According to the present embodiment, by using the NPC inverters for the
[0029]
(Fourth embodiment)
Although a configuration diagram and a detailed description of the operation of the fourth embodiment are omitted, the
[0030]
(Fifth embodiment)
FIG. 6 is a configuration diagram of a power conversion device according to a fifth embodiment of the present invention. 6, description of the same elements as those in FIG. 1 will be omitted, and only different parts will be described. In FIG. 6, an inverter 6 operating at an operating frequency equal to the system frequency with a large capacity, and an inverter 7 operating at a frequency higher than the system frequency with a medium capacity are added. Are connected and
[0031]
The switching operations of the inverters 6 and 7 of the present embodiment are the same as those of the
[0032]
According to the present embodiment, by combining with multiplexing, it is possible to obtain a remarkable effect of further reducing harmonics in the effect described in the first embodiment. Further, in the present embodiment, the phase is shifted by changing the winding configuration of the
[0033]
(Sixth embodiment)
Although a configuration diagram and a detailed operation description for the sixth embodiment are omitted, the DC voltage of the first inverter operating at an operating frequency equal to the system frequency with a large capacity is 9 Vd, and the DC voltage is higher than the system frequency with a medium capacity. By setting the DC voltage of the operating second inverter to 3 Vd and the DC voltage of the third inverter operating at a small capacity and sufficiently higher than the system frequency to Vd, the output voltage on the AC side is in the range of +13 Vd to -13 Vd. Can be adjusted in steps of Vd, and the generated harmonics can be significantly reduced.
[0034]
As described above, by increasing the number of inverters, the output voltage step can be made finer and harmonics can be suppressed significantly. In general, when a single-phase inverter as shown in FIG. from the smaller the voltage ratio 1: 3: 3 2: ...: with 3 N, to be the range of the output voltage + a (1 + 3 + 3 2 + ... + 3 N) ~- (1 + 3 + 3 2 + ... + 3 N) can, 1 from the smaller the DC voltage ratio in the case of using NPC inverter 4: 5: 5 2: ...: 5 with N, the range of the
[0035]
【The invention's effect】
As described above, according to the present invention, a first inverter that operates at a large capacity and an operating frequency equal to the system frequency, and a second inverter that operates at a medium capacity and a frequency higher than the system frequency are used. Since the output voltage is configured to be connected in series on the primary side of the transformer for a converter, it is possible to provide a low-cost power converter that can reduce the generated harmonics while reducing the switching loss.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing a first embodiment of the present invention.
FIG. 2 is a view for explaining the operation of the first embodiment of the present invention.
FIG. 3 is a configuration diagram showing a second embodiment of the present invention.
FIG. 4 is a configuration diagram showing a third embodiment of the present invention.
FIG. 5 is a view for explaining the operation of the third embodiment of the present invention.
FIG. 6 is a configuration diagram showing a fourth embodiment of the present invention.
FIG. 7 is a configuration diagram showing a form of a conventional power converter.
FIG. 8 is a diagram illustrating an operation of a conventional power converter.
[Explanation of symbols]
1, 2, 6, 7
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002090345A JP3585896B2 (en) | 2002-03-28 | 2002-03-28 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002090345A JP3585896B2 (en) | 2002-03-28 | 2002-03-28 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003289672A JP2003289672A (en) | 2003-10-10 |
JP3585896B2 true JP3585896B2 (en) | 2004-11-04 |
Family
ID=29235672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002090345A Expired - Fee Related JP3585896B2 (en) | 2002-03-28 | 2002-03-28 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3585896B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7964990B2 (en) * | 2003-10-27 | 2011-06-21 | Mitsubishi Denki Kabushiki Kaisha | Power supply apparatus |
JPWO2006064742A1 (en) * | 2004-12-16 | 2008-06-12 | 関西電力株式会社 | Self-excited reactive power compensator |
JP4648138B2 (en) * | 2005-09-12 | 2011-03-09 | 三菱電機株式会社 | Power buffer device |
JP4815996B2 (en) * | 2005-10-25 | 2011-11-16 | 三菱電機株式会社 | Power converter |
JP4735188B2 (en) * | 2005-10-25 | 2011-07-27 | 三菱電機株式会社 | Power converter |
JP6285803B2 (en) * | 2014-05-30 | 2018-02-28 | 日立アプライアンス株式会社 | Power converter |
CN109391157B (en) * | 2017-08-09 | 2020-11-06 | 清华四川能源互联网研究院 | Universal converter transformer for high-voltage direct-current transmission system |
-
2002
- 2002-03-28 JP JP2002090345A patent/JP3585896B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003289672A (en) | 2003-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Antonio-Ferreira et al. | Modulation techniques applied to medium voltage modular multilevel converters for renewable energy integration: A review | |
US10224830B2 (en) | System and method for controlling a back-to-back three-level converter with voltage ripple compensation | |
US5886888A (en) | Voltage source type power converting apparatus | |
US5852558A (en) | Method and apparatus for reducing common mode voltage in multi-phase power converters | |
EP2827490B1 (en) | System and method for unified common mode voltage injection | |
JP6180641B2 (en) | Power converter | |
EP1455437A2 (en) | Power converter and power unit | |
US7532490B2 (en) | Converter topology and methods for interfacing an electrical machine to electrical power grid | |
JP5511947B2 (en) | Power converter with multi-level voltage output and harmonic compensator | |
WO2005055408A1 (en) | Multilevel converter based intelligent universal transformer | |
US11223297B2 (en) | Modular multipoint power converter and method of operating it | |
KR20080055893A (en) | System and method of reducing harmonic effects on a power delivery system | |
CA2844939C (en) | Power conversion system and method | |
US9899917B2 (en) | Method for producing an output voltage and assembly for performing the method | |
JP6178433B2 (en) | Power converter | |
Ghias et al. | Voltage balancing strategy for a five-level flying capacitor converter using phase disposition PWM with sawtooth-shaped carriers | |
JP3651796B2 (en) | Power converter | |
JP3585896B2 (en) | Power converter | |
Kawamura et al. | Experimental verification of a modular multilevel cascade converter based on triple-star bridge-cells (MMCC-TSBC) for motor drives | |
JPH07222455A (en) | Multiple inverter | |
JP3784541B2 (en) | Method of supplying reactive power to AC grid system and inverter used in this method | |
Pittorino et al. | Evaluation of converter topologies and controllers for power quality compensators under unbalanced conditions | |
JP2023009353A (en) | Multi-pulse pwm control method of three-phase inverter | |
JPH11113257A (en) | Series power system compensation device using ac bidirectional switching circuit | |
Yang et al. | Individual DC voltage balancing method at zero current mode for cascaded H-bridge based static synchronous compensator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |