JP3544838B2

JP3544838B2 - Multiple inverter device and control method thereof

Info

Publication number: JP3544838B2
Application number: JP27772597A
Authority: JP
Inventors: 耕作市川; 昭生平田; 和弘佐藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-10-09
Filing date: 1997-10-09
Publication date: 2004-07-21
Anticipated expiration: 2017-10-09
Also published as: JPH11122943A

Abstract

PROBLEM TO BE SOLVED: To reduce the size and output high voltage without the need for output transformer, and reduce higher harmonics to the load side by connecting the unit inverter cell in each phase with an input transformer having multiple winding on the secondary side out of phase. SOLUTION: A secondary winding 3S of an input transformer 3 comprises three sets of windings constituted in 18 phases, shifted from one another by an electrical angle of 20 degrees, and an individual unit of them is connected with the same stage of unit inverters constituting the respective phases. Even if an n-th stage in each phase is bypassed, the harmonic components in input current become identical without disturbing the 18-phase constitution. The input transformer 3 having the plurality of the secondary winding 3S and the unit inverter cells 4U1-4U3, 4V1-4V3, 4W1-4W3 are combined with each other. As a result of this, the size can be reduced and high-voltage output can be obtained, without the need for output transformer. Since it is unnecessary to select semiconductor devices constituted in series, gate control is simplified. Since the circuit voltage is reduced, the reliability of the device is enhanced. The output- side harmonic component can be determined at a PWM switching frequency of the semiconductor devices.

Description

【０００１】
【発明の属する技術分野】
本発明は、数ｋＶの高電圧出力を得るインバータ装置に係り、特に単位インバータを複数個使用して高電圧出力を得るようにした多重インバータ装置及びその制御方法に関する。
【０００２】
【従来の技術】
従来、交流電動機、特に誘導電動機の可変速運転による省エネルギー化のニーズは多くある。特に既設の高圧モータ、例えば３ｋＶ系、６ｋＶ系、海外では４．２ｋＶ系や２．４ｋＶ系へそのまま適用できる高圧の駆動装置が必要とされている。
【０００３】
従来高電圧を得る電力変換装置としては、電気学会技術報告「多重電力変換器とその応用技術」（１９９５年７月発行）の３章に記述されているように、複数変圧器の２次巻線を直列に接続して構成する方法が一般的である。
【０００４】
従来から多く使用されている高圧の１２相インバータ装置の例を図２８に示す。これは交流を直流に変換する整流器１１０と、リアクトル１２１とコンデンサ１２２からなる直流平滑回路１２０と、直流を任意の周波数の交流に変換するインバータ回路１３０、１３１と、変圧器１４０、１４１と負荷１５０とから構成されている。
【０００５】
これは整流器１１０の直流出力を共通とし、この直流電圧に複数個のインバータ回路１３０、１３１を設け、出力変圧器１４０、１４１の２次側巻線を直列接続して所望の高電圧を得るように構成したものである。
【０００６】
制御回路は、速度指令器１６２と、インバータ回路１３０、１３１内の出力周波数を決定する発信器（ＯＳＣ）１６３と、その信号をインバータ回路１３０、１３１内の半導体素子に分配する分配器（ＲＩＮＧ）１６４と、増幅器１６５と、電圧制御回路（ＡＶＲ）１６６と、整流器１１０のゲート信号位相を決定する位相器（ＰＨＣ）１６７と、整流器１１０の入力交流電圧を検出し位相器１６７に与える電圧検出用変圧器１４２と、出力変圧器１４０、１４１の出力交流電圧を検出する電圧検出用変圧器１４３と、電圧検出用変圧器１４３で検出した電圧を逆流防止用ダイオード１４４を介して比較器１４５の一方の入力端子に与え、比較器１４５の他方の入力端子に速度指令器１６２からの指令を入力し、比較器１４５により求められる偏差が電圧制御回路１６６に与えられるように構成されている。
【０００７】
図２９は、互いに絶縁された複数のインバータ回路１３０、１３１を出力変圧器１４０、１４１で合成し、高電圧を得るように構成したものであり、これ以外の構成で、図２８と同一部分には同一符号を付してその説明を省略する。
【０００８】
ｔｏｕの直流出力を共通とし、この直流電圧に複数個のインバータ回路を設け、出力変圧器の２次側巻線を直列に接続して所望の高電圧を得るように構成したものである。
【０００９】
図２８、図２９に示す構成の場合には、インバータ回路１３０、１３１の出力にそれぞれ出力変圧器１４０，１４１が必要であり、このため据付け面積が大きくなる。さらに出力変圧器１４０，１４１を低周波からの使用に耐えるようにするには、通常の固定周波数の変圧器より外形が大きくなるという欠点がある。
【００１０】
また、近年では図３０に示すように中性点クランプ式３レベルインバータが開発され実用化されている。これは、交流電源１１を整流器１２で直流に変換し、コンデンサ１３、１４で平滑後、例えばゲートターンオフサイリスタ（ＧＴＯ）からなる自己消弧半導体素子Ｓ１〜Ｓ４と、ダイオードＤ１〜Ｄ６で構成された回路を３組用いた３レベルインバータ回路で得られる交流出力を負荷電動機１６に供給するものである。なお、Ｐ、Ｎは制御母線、Ｃは中性点電位を示している。
【００１１】
図３０のような多レベルインバータでは出力電圧に相当する回路電圧となるため、半導体素子の直列構成が必要になること、絶縁電圧耐力が高くなることにより装置が大型化するため経済的な問題がある。
【００１２】
【発明が解決しようとする課題】
このように構成された従来の装置においては、次のような問題点が存在する。高圧変換器を構成する際の技術的課題として以下が挙げられる。
【００１３】
（１）半導体素子を直列接続しないでインバータ回路を構成すると出力変圧器が必要となり、経済的でない。
【００１４】
（２）半導体素子を直列接続してインバータ回路を構成すると出力変圧器は削除できるが、直列構成用半導体素子を選別する必要があること、ゲート制御が複雑になること、回路電圧が高電圧になることから装置の信頼性に難がある。
【００１５】
（３）直列構成では半導体のＰＷＭスイッチング周波数で出力側の高調波成分が決まるため、高調波低減には自ずと限界があった。
【００１６】
（４）主回路を構成する多数の半導体素子の１つでも故障すると装置の運転継続は不可能になり、運転継続を要求されるシステムでは問題となる。
【００１７】
本発明は、このような問題点を改善するためなされたもので、出力変圧器を必要とせず、これにより小型で高電圧出力を得ると共に、負荷側への高調波を低減すること、また電源系統の高調波電流を低減することができる経済的な多重インバータ装置及び制御方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
前記目的を実現するため、請求項１に対応する発明は、３ｎ組（ｎ：自然数：１，２，・・，ｋ，・・，ｎ）の３相の２次巻線を有し、かつ該各２次巻線は各相でπ／３ｎ位相がずれている入力変圧器と、ｎ個の単位インバータセルの出力側を直列接続した３組の単位インバータセル群とを具備し、前記単位インバータセル群を構成するｋ段目の単位インバータセルの入力側には、単位インバータセル群毎に位相のずれた前記入力変圧器の２次巻線を接続し、前記単位インバータセル群の一方の出力を互いに接続して、他方の出力に負荷を接続することを特徴とする多重インバータ装置である。
【００１９】
前記目的を実現するため、請求項２に対応する発明は、３ｎ組（ｎ：自然数：１，２，・・，ｋ，・・，ｎ）の３相の２次巻線を有する入力変圧器と、少なくとも１個の３相インバータと、（ｎ−１）個の単位インバータセルの出力側を直列接続した３組の単位インバータセル群とを具備し、前記単位インバータセル群の一方の出力を前記３相インバータの所定の出力相に接続して、他方の出力に負荷を接続することを特徴とする多重インバータ装置である。
【００２０】
前記目的を実現するため、請求項３に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器は、前記単位インバータセル群の単位インバータセルの直列数ｎに対してｎ個設けたことを特徴とする請求項１記載の多重インバータ装置である。
【００２１】
前記目的を実現するため、請求項４に対応する発明は、前記３相インバータ及び前記単位インバータセル群を構成するｎ個の単位インバータセルの入力側には、π／３ｎ位相がずれた前記入力変圧器の２次巻線を接続したことを特徴とする請求項２記載の多重インバータ装置である。
【００２２】
前記目的を実現するため、請求項５に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器は、複数ｍ個として、それぞれの入力変圧器は３ｎ／ｍ組の３相の２次巻線を有することを特徴とする請求項１または請求項２記載の多重インバータ装置である。
【００２３】
前記目的を実現するため、請求項６に対応する発明は、次のようにしたものである。すなわち、前記複数ｍ個の入力変圧器は、同一の２次巻線で構成することを特徴とする請求項５記載の多重インバータ装置である。
【００２４】
前記目的を実現するため、請求項７に対応する発明は、３ｎ組（ｎ：自然数：１，２，・・，ｋ，・・，ｎ）の３相の２次巻線を有する入力変圧器と、ｎ個の単位インバータセルの出力側を直列接続した３組の単位インバータセル群とを具備し、前記単位インバータセル群を構成するｋ段目の単位インバータセルの入力側には、同一位相の前記入力変圧器の２次巻線を接続し、前記単位インバータセル群の一方の出力を互いに接続して、他方の出力に負荷を接続することを特徴とする多重インバータ装置である。
【００２５】
前記目的を実現するため、請求項８に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器は、複数ｍ個として、各入力変圧器の１次側は６ｍ相構成となるように巻線位相をずらし、各入力変圧器の２次巻線は３ｎ／ｍ組の３相の２次巻線を有することを特徴とする請求項１、請求項２、請求項７のいずれかに記載の多重インバータ装置である。
【００２６】
前記目的を実現するため、請求項９に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器は複数ｍ個とし、該各入力変圧器の各２次巻線には所定のリアクタンスを持たせ、単位インバータに所定の負荷電流が流れている状態ではその入力電流が断続しないようにしたことを特徴とする請求項１〜請求項５のいずれかに記載の多重インバータ装置である。
【００２７】
前記目的を実現するため、請求項１０に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器の１次側または２次側の各３相巻線の少なくとも一方に、電路を遮断できる開閉器を具備し、該開閉器は、単位インバータセルが故障した際には、その故障信号により開放動作、また保守する際に手動開放動作させることを特徴とする請求項１〜５のいずれかに記載の多重インバータ装置の制御方法である。
【００２８】
前記目的を実現するため、請求項１１に対応する発明は、次のようにしたものである。すなわち、前記負荷へ供給する出力電圧が低い時には、少なくとも１段の単位インバータセルを零電圧出力にするように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法である。
【００２９】
前記目的を実現するため、請求項１２に対応する発明は、次のようにしたものである。すなわち、前記単位インバータセルの出力部に、その出力をバイパスするバイパス開閉器を備え、前記負荷へ供給する出力電圧が低い時には、少なくとも１段の単位インバータセルの出力部のバイパス開閉器を動作させるように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法である。
【００３０】
前記目的を実現するため、請求項１３に対応する発明は、次のようにしたものである。すなわち、前記単位インバータセルの出力部に、その出力をバイパスするバイパス開閉器を備え、前記負荷へ供給する出力電圧が低い時には、ある単位インバータセルが故障した場合には、当該インバータセル出力部のバイパス開閉器を動作させると共に、故障インバータセルと同一段の他の相の単位インバータセルのバイパス開閉器も動作するように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法である。
【００３１】
前記目的を実現するため、請求項１４に対応する発明は、次のようにしたものである。すなわち、前記単位インバータセルの出力部に、その出力をバイパスするバイパス開閉器を備え、ある単位インバータセルが故障した場合には、前記バイパス開閉器を動作させると共に、故障インバータセルと同一段の他の相の単位インバータセルの出力電圧を零電圧制御することを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法である。
【００３２】
前記目的を実現するため、請求項１５に対応する発明は、次のようにしたものである。すなわち、前記バイパス開閉器として、半導体素子を使用し、単位インバータセルの出力間に逆並列に接続したことを特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法である。
【００３３】
前記目的を実現するため、請求項１６に対応する発明は、次のようにしたものである。すなわち、前記バイパス開閉器に使用する半導体素子として、自己消弧型半導体素子を使用したことを特徴とする請求項１５に記載の多重インバータ装置の制御方法である。
【００３４】
前記目的を実現するため、請求項１７に対応する発明は、次のようにしたものである。すなわち、前記バイパス開閉器として、ダイオードをブリッジ接続し、その直流出力に短絡用制御極付き半導体素子を接続したことを特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法である。
【００３５】
前記目的を実現するため、請求項１８に対応する発明は、次のようにしたものである。すなわち、前記短絡用制御極付き半導体素子と直列に可飽和リアクトルを接続したことを特徴とする請求項１７に記載の多重インバータ装置の制御方法である。
【００３６】
前記目的を実現するため、請求項１９に対応する発明は、次のようにしたものである。すなわち、前記バイパス開閉器として、ダイオードと制御極付き半導体素子を用いてブリッジ接続し、その直流出力を短絡するようにしたことを特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法である。
【００３７】
前記目的を実現するため、請求項２０に対応する発明は、次のようにしたものである。すなわち、前記バイパス開閉器が動作または零電圧出力制御している単位インバータを除く他の単位インバータセルは、インバータ回路のＰＷＭ動作周波数を通常時と変えること特徴とする請求項１２〜１４のいずれかに記載の多重インバータ装置の制御方法である。
【００３８】
前記目的を実現するため、請求項２１に対応する発明は、次のようにしたものである。すなわち、前記インバータのＰＷＭ周波数を高くするように制御したことを特徴とする請求項２０に記載の多重インバータ装置の制御方法である。
【００３９】
前記目的を実現するため、請求項２２に対応する発明は、次のようにしたものである。すなわち、前記多相負荷への供給出力電圧を開閉器により切替えることができるように構成したことを特徴とする請求項１または請求項２に記載の多重インバータ装置である。
【００４０】
前記目的を実現するため、請求項２３に対応する発明は、次のようにしたものである。すなわち、前記単位インバータセルｎ段の任意の段の各相の位置から出力を取り出せるような構成とし、出力電圧を切替えることができるように構成したことを特徴とする請求項１または請求項２に記載の多重インバータ装置である。
【００４２】
前記目的を実現するため、請求項２４に対応する発明は、次のようにしたものである。すなわち、少なくとも１台の単位インバータセルは、ＰＡＭ制御により、他の単位インバータセルはＰＷＭ制御によりそれぞれ出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成したことを特徴とする請求項１に記載の多重インバータ装置の制御方法である。
【００４３】
前記目的を実現するため、請求項２５に対応する発明は、次のようにしたものである。すなわち、少なくとも１台の単位インバータセルは、ＰＡＭ制御により、他の３相インバータ及び単位インバータセルはＰＷＭ制御によりそれぞれ出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成したことを特徴とした請求項２に記載の多重インバータ装置の制御方法である。
【００４４】
前記目的を実現するため、請求項２６に対応する発明は、次のようにしたものである。すなわち、前記３相インバータはＰＡＭ制御により、他の単位インバータセルはＰＷＭ制御によりそれぞれ出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成したことを特徴とした請求項２に記載の多重インバータ装置の制御方法である。
【００４５】
前記目的を実現するため、請求項２７に対応する発明は、次のようにしたものである。すなわち、任意の単位インバータセルにはＰＷＭ制御により電流値を制御する機能を有し、多重インバータ装置の起動時にはこれを動作させて各相の単位インバータセルに電流を流し、予め設定された直流電圧値まで充電後に交流電源を投入するように制御したことを特徴とする請求項１または請求項２に記載の多重インバータ装置の制御方法である。
【００４６】
前記目的を実現するため、請求項２８に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器を複数ｍ個設けた場合には、３ｎ個の単位インバータを３ｎ／ｍ個に分割し、これを１組として１台の入力変圧器と結合して１セットを構成し、ｍセット配置することを特徴とする請求項５に記載の多重インバータ装置である。
【００４７】
前記目的を実現するため、請求項２９に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器が偶数個ある場合には、２個単位にそれぞれのセットを互いに背中合わせおよび一直線上に列盤配置したことを特徴とする請求項２８に記載の多重インバータ装置である。
【００４８】
前記目的を実現するため、請求項３０に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器が偶数個ある場合には、２個単位にそれぞれのセットを互いに向かい合せて配置することを特徴とする請求項２８に記載の多重インバータ装置である。
【００４９】
前記目的を実現するため、請求項３１に対応する発明は、次のようにしたものである。すなわち、前記入力変圧器の２次巻線を構成する際に、３ｎ組の３相２次巻線はそれぞれの％インピーダンスを揃えるために、３相鉄心の異なる位置に巻かれた各相巻線で３相結線を構成し、各相の単位インバータセルには位相がずれた２次巻線を接続して構成したことを特徴とする請求項１に記載の多重インバータ装置である。
【００５０】
前記目的を実現するため、請求項３２に対応する発明は、次のようにしたものである。すなわち、故障インバータセルと異なる段の他の相の単位インバータセルの出力のバイパス開閉器を動作、または出力電圧を零電圧制御することを特徴とする請求項１３または請求項１４に記載の多重インバータ装置の制御方法である。
【００６７】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００６８】
＜第１の実施形態＞
図１は、第１の実施形態を示す回路図であるが、商用交流電源１と、開閉器２と、開閉器２と、３ｎ組の３相の２次巻線３Ｓ及び１組の１次巻線３Ｐを持つ入力変圧器３と、Ｕ、Ｖ、Ｗの各相を構成するために各相にｎ（ここでは３）段設けられた単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３とから構成される。
【００６９】
図１においては、入力変圧器３の２次巻線３Ｓは互いに電気角で２０度ずれた１８相構成の巻線を３組設けられており、その１組単位に各相を構成する単位インバータの同一段に接続される。
【００７０】
このように接続することにより、各相のｎ段目をバイパスした場合にも１８相構成を崩すことなく、入力電流の高調波成分は同一になる。
【００７１】
図１では、入力変圧器３の二次巻線３Ｓをデルタ結線による千鳥構成のものを示しているが、スター結線による千鳥構成とすることもできる。
【００７２】
以上述べた第１の実施形態によれば、複数の２次巻線３Ｓを持つ入力変圧器３と単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３を組合せることにより、次のような作用効果が得られる。
【００７３】
１）従来必要であった出力変圧器（図２８、図２９の１４０、１４１）が不要となり、これにより小型で高電圧出力を得ることができる。
【００７４】
２）単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３を使用しているので、従来のように直列構成用半導体素子を選別する必要がなく、ゲート制御が簡単で、回路電圧が低電圧になることから装置の信頼性が向上する。
【００７５】
（３）単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３を使用しているので、従来の問題である半導体素子を直列接続する構成では半導体のＰＷＭスイッチング周波数で出力側の高調波成分が決まるため、高調波低減には自ずと限界があるという点を改善できる。
【００７６】
（４）単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３を使用しているので、従来の問題であった主回路を構成する多数の半導体素子の１つでも故障すると装置の運転継続は不可能になることは改善される。
【００７７】
＜第２の実施形態＞
図２は、第２の実施形態を示す回路図で、図１と同一符号は同一の要素を示す。図１と異なるところは、１組の３相インバータ４１と複数の単相の単位インバータセル４Ｕ２、４Ｕ３、４Ｖ２、４Ｖ３、４Ｗ２、４Ｗ３から構成されることである。
【００７８】
それ以外の構成は、３ｎ組の複数の３相２次巻線３Ｓを持つ入力変圧器３を備え、単位インバータセル４Ｕ２、４Ｕ３、４Ｖ２、４Ｖ３、４Ｗ２、４Ｗ３は複数個（ｎー１）段直列接続して各相を構成し、３相インバータ４１の各同一相へ接続して多相負荷５に電力を供給するものである。
【００７９】
図３は図２の３相インバータ４１の回路例を示したもので、これは例えばＩＧＢＴなどの自已消弧型半導体素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６をブリッジ接続し、各半導体素子Ｑ１〜Ｑ６にダイオードＤ１〜Ｄ６がそれぞれ並列に接続され、これにより３相インバータ回路１０４を構成し、この出力側には端子１０５Ｕ，１０５Ｖ，１０５Ｗが接続されている。３相インバータ回路１０４の入力側に直流電源１０３が接続されるようになっている。３相インバータ回路の動作はよく知られているので省略する。
【００８０】
３相インバータ４１及び各相で直列接続された（ｎ−１）段目の単相インバータセルには、π／３ｎ位相がずれた変圧器３の２次巻線３Ｓを接続して構成されている。
【００８１】
このようにすることにより、前述の実施形態と同様な効果が得られるが、この実施形態では特に単位インバータ数を低減すること、入力変圧器３の巻線数を低減することができ小型化が可能である。
【００８２】
＜第３の実施形態＞
図４は第３の実施形態を示す回路図である。これは概略、入力変圧器は各相の単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３の直列数ｎ（ここでは３）個に対して、３１、３２、３３と３個設けたものである。
【００８３】
それぞれの変圧器３１〜３３は、π／３ｎ位相がずれた３組の３相巻線３１Ｓ、３２Ｓ、３３Ｓを２次側に有し、各相のｎ段目の単位インバータセル４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３には各相で位相がずれた２次巻線３１Ｓ〜３３Ｓを接続して構成したものである。
【００８４】
単位インバータセル直列数ｎ＝３個に対して３個（３１、３２、３３）設け、それぞれの変圧器はπ／（３×３）位相がずれた３組の３相巻線を２次側に有し、各相のｎ段目の単位インバータセルには各相で位相がずれた２次巻線を接続して構成したものである。このように入力変圧器３１、３２、３３を分離することにより、２次巻線の個数は変圧器１個で製造する場合より大幅に減るので、各巻線間のインピーダンスのバラツキを小さく抑えることができる利点がある。したがって、入力電流の高調波成分は各相で大きくばらつくことはなくなる。
【００８５】
＜第４の実施形態＞
図５は第４の実施形態で、入力変圧器をｍ個設けてそれぞれの変圧器の２次巻線は３ｎ組みの３相巻線を有する構成としている。そして、各相のｎ段目の単位インバータセル４Ｕ１〜４Ｕ２、４Ｕ、４Ｖ１〜４Ｖ２、４Ｖ、４Ｗ１〜４Ｗ２、４Ｗには各相で位相がずれた２次巻線を接続して構成したものである。
【００８６】
図５の例では、２台の変圧器３１，３２は全く同一の巻線構成であるが、１次巻線３１Ｐ，３２Ｐを例えばＹ構成とΔ構成にすることでもよい。
【００８７】
＜第５の実施形態＞
図６は第５の実施形態で有り、各相のｎ段目の単位インバータセルには同一位相の入力変圧器３１、３２の２次巻線３１Ｓ、３２Ｓを接続して構成したものである。
【００８８】
図５及び図６の例では各相２段の構成を２セット用意することにより、設計や製造の簡素化が図れる。このことは図３の場合各相１段づつ変圧器とセットとし、３セットで構成することで簡素化が図れることになる。
【００８９】
＜第６の実施形態＞
図７は第６の実施形態であり、入力変圧器３１，３２の１次側３１Ｐ，３２Ｐは１２相構成となるよう巻線位相をＹ、Δでずらし、２次側はそれぞれ３ｎ組の３相巻線を有し、各相のｎ段目の単位インバータセル４Ｕ１〜４Ｕ２、４Ｕ、４Ｖ１〜４Ｖ２、４Ｖ、４Ｗ１〜４Ｗ２、４Ｗには各相で位相がずれた２次巻線を接続して構成したことを特徴とする。
【００９０】
１次側は同一巻線としてももちろん構わない。
【００９１】
＜第７の実施形態＞
図８は第７の実施形態で有り、図７と異なるところは、各相のｎ段目の単位インバータセル４Ｕ１〜４Ｕ４、４Ｖ１〜４Ｖ４、４Ｗ１〜４Ｗ４には各相で同一位相の２次巻線を接続して構成したものである。
【００９２】
＜第８の実施形態＞
図９は第８の実施形態を説明するための図で有り、図９（ａ）は変圧器のリアクタンスがほとんどゼロに近い時の単位インバータセルの入力電流を示す図である。図９（ｂ）は変圧器のリアクタンスを電流が断続しないように適切な値としたものである。一般に変圧器の％インピーダンスは１０〜２０％であれば容易に製作可能である。
【００９３】
このような配慮により入力電流の低次の高調波成分は大幅に改善できる。
【００９４】
＜第９の実施形態＞
図１０は第９の実施形態であり、入力変圧器３の１次側または２次側の各３相巻線の少なくとも一方に、電路を遮断できる開閉器２ｃ〜２ｋを具備し、単位インバータセル４Ｕ１，４Ｕ２ａ，４Ｕ３ａ、４Ｖ１，４Ｖ２ａ，４Ｖ３ａ、４Ｗ１，４Ｗ２ａ，４Ｗ３ａが故障した際、又は保守時に対応する主電源を開放できるように構成したものである。
【００９５】
＜第１０の実施形態＞
図１１は第１０の実施形態を示すもので、単位インバータセルは交流を直流に変換するダイオード整流器１０２と、平滑用コンデンサ１０３と、直流を任意の周波数に変換する単相インバータ回路１０４とから構成されたものである。整流器にダイオードを使用した場合には、コンデンサ１０３への突入電流防止のため所定時間抵抗Ｒを介して初期充電し、その後スイッチＳＷをオンしておく。図１４では、単相インバータ回路１０４の素子としてＧＴＯやトランジスタなどの自己消弧型の半導体素子を、図１５ではＩＧＢＴなどの電圧駆動型の自己消弧素子を使用するものである。
【００９６】
＜第１１の実施形態＞
図１２は第１１の実施形態を示すもので、交流を直流に変換する整流器１０２にサイリスタやＧＴＯなどのゲート制御極付きの半導体素子を使用するものである。この場合には、図１０にある直流コンデンサ１０３を初期充電する回路１０６は省略することが出来る。
【００９７】
＜第１２の実施形態＞
図１３は第１２の実施形態を示すもので、少なくとも１台の単位インバータセル内の整流器は、ゲート制御極を持つ自已消弧型の半導体素子（ＩＧＢＴやＧＴＯなど）で構成されたもので、ＰＷＭ制御することにより力率１制御だけでなく、特に進み制御も可能としたものある。図１３では、電流高調波低減のため入力部にリアクトルを設けている例を示す。リアクトルを設けず入力変圧器のリアクタンスでリアクトルを兼ねることも前述の通り可能である。
【００９８】
＜第１３の実施形態＞
図１４、図１５はいずれも第１３の実施形態を示すのもで、図１４はインバータ回路１０４の素子にＧＴＯなどの電流駆動の自已消弧型半導体素子を使用したものである。図１５は、インバータ回路１０４の素子にＩＧＢＴなどの電圧駆動の自己消弧型半導体素子Ｑ１〜Ｑ４を使用したものである。さらに、図１５の実施形態は、単位インバータセルのインバータ回路の出力部には、その出力をバイパスする開閉器１０４ａを備えたものである。
【００９９】
＜第１４の実施形態＞
図１６（ａ），（ｂ）は第１４の実施形態の出力波形を示すもので、図１１において、複数の単位インバータセルの少なくとも１台のインバータ回路は、ＰＷＭ制御により出力電圧を制御し、残りの他の単位インバータはＰＡＭ制御するものである。
【０１００】
＜第１５の実施形態＞
図１７は第１５の実施形態を示すのもで、図１７（ａ）はサイリス夕を逆並列に接続したもの、図１７（ｂ）はＧＴＯなどの自已消弧型素子を逆並列に接続したもの、図１７（ｃ）は整流器としてダイオードをブリッジ接続し、その直流出力に短絡用制御極付き半導体素子Ｓ１を接続したもので、その半導体素子と直列に可飽和リアクトルＬ１を接続して電流の立上がりを抑えるようにしたものである。図１７において、単位インバータセルの出力をバイパスする開閉器として、ダイオードＤ１，Ｄ２と制御極付き半導体素子Ｓ１，Ｓ２を用いてブリッジ接続し、その直流出力を短絡するように構成したものである。
【０１０１】
＜第１６の実施形態＞
図１８は第１６の実施形態であり、例えば図１の第３段目のＵ，Ｖ，Ｗ相（４Ｕ３，４Ｖ３，４Ｗ３）の単位インバータセルのインバータ回路（図１０のＱ１〜Ｑ４）へのゲート信号位相を示す図である。このような位相のゲート信号を与えることにより単位インバータの出力電圧は零電圧になり、多重インバータ装置としての出力電圧は低い電圧を得ることが出来る。破線は通常のＰＡＭ運転時の動作波形を示す。
【０１０２】
一方、図１７に示すバイパス回路を動作させて単位インバータセルの出力を短絡することにより、出力電圧を零とするように制御するものである。この時単位インバータセルのインバータ回路の素子へのゲート信号は停止しておく。
【０１０３】
＜第１７の実施形態＞
図１９は第１７の実施形態であり、図１８のように制御する際、多重インバータ装置としては出力電圧の高調波成分が増加することが有り得るので、運転中の他の段（図１では他の２段）のＰＷＭ動作周波数を増加させる（図１の例ではＰＷＭ周波数を１．５倍へ上げる）ことにより、高調波成分を増加させることなく負荷へ供給することができる。このためバイパス指令信号または出力電圧零指令により運転中の単位インバータセルのＰＷＭ周波数を切替えるようにする。
【０１０４】
＜第１８の実施形態＞
図２０は第１８の実施形態であり、多重インバータ装置の各相の単位インバータセル間に出力電圧を切替えられる開閉器４０１〜４０６を設け、多相負荷への供給電圧を切替えることができるように構成したものである。高圧電動機としては、日本国内では６ｋＶ系、３ｋＶ系が、米国内では４．２ｋＶと２．４ｋＶ系が一般であり、負荷に応じて切替える用途も有り得る。
【０１０５】
＜第１９の実施形態＞
図２１は第１９の実施形態であり、多重インバータ装置の各相の単位インバータセル間に出力端子Ｕ１，Ｖ１，Ｗ１またＵ２，Ｖ２，Ｗ２を設け、多相負荷への供給電圧を切替えることができるように構成したものである。
【０１０６】
＜第２０の実施形態＞
図２２は第２０の実施形態であり、各相の任意の段の単位インバータセルの整流器に逆並列に回生用コンバータを設けたものである。負荷からの回生量が多いシステムでは、全ての単位インバータセルに回生回路を設けておき、回生量に応じて任意の単位インバータを回生制御するようにすることも容易に考えられる。回生用コンバータとして自己消弧型半導体素子を使用することによりＰＷＭ動作させることも容易であり、回生電力を細かく制御することが可能となる。
【０１０７】
＜第２１の実施形態＞
図２３は第２１の実施形態であり、単位インバータセルの故障検出と保護動作回路を設けられ、単位インバータセル４Ｕ１〜４Ｗ３が故障した際、又は保守時にその単位インバータに相当するｎ段目の各単位インバータに対応する入力変圧器の１次側または２次側の各３相巻線の少なくとも一方に設けられた開閉器２ｃ〜２ｋを少なくとも１台以上開放するように制御するものである。
【０１０８】
＜第２２の実施形態＞
第２２の実施形態の出力電圧波形は図１６に示したものであり、図１または図２の装置において、少なくとも１台の単位インバータセルはＰＡＭ制御により、他の単位インバータセルはＰＷＭ制御によりそれぞれの出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成した多重インバー夕装置の制御方法である。
【０１０９】
＜第２３の実施形態＞
第２３の実施形態は、図２の装置において、３相インバータセルはＰＡＭ制御により、他の単位インバータセルはＰＷＭ制御によりそれぞれの出力電圧を制御し、それぞれの各相電圧を直列合成して多相負荷に電力を供給するように構成した多重インバータ装置の制御方法である。
【０１１０】
＜第２４の実施形態＞
図２４は図１の回路を基にＵ相のＰＷＭ制御を示したものであり、各相の単位インバータセルの出力基本波位相は、相互にπ／３ｎだけずらして制御すると共に、同一相の各段のＰＷＭスイッチング位相が重ならないように制御したものである。Ｖ，Ｗ相は図２２の波形からそれぞれ位相が１２０゜ずれた波形となることは言うまでもない。
【０１１１】
図２５に示すように本発明の多重インバータ装置を起動する際の制御に関し、任意の単位インバータセルにはＰＷＭ制御により電流値を制御する機能を有し、多重インバータ装置の起動時にはこれを動作させて各相の単位インバータセルに電流を流し、予め設定された直流電圧値まで充電後に交流電源を投入し運転するように制御した多重インバータ装置である。
【０１１２】
電動機２６８の回転速度を回転検出器２６９により検出して速度フィードバックを行い、トルク指令に応じ滑り周波数となるようにインバータ周波数を制御するものである。
【０１１３】
電流制御ループ（電流制御増幅器２６６）を併せ持つことが多い。この場合のすべり周波数と電流とを共に制御するので安定性がよく、急激な加減速や負荷変動に耐えられる。また速度フィードバックを取っているので、回転速度の精度は向上する。
【０１１４】
速度制御増幅器２６２の出力をすべり周波数と電流の指令に変換し、それぞれのループでインバータ周波数ｆと、周波数指令と、電動機一次端子電圧Ｖ１指令に変換する。周波数指令と、電動機一次端子電圧Ｖ１以後のＰＷＭ制御回路を備えている。また、急激な加減速を行うので、順変換部には、電力回生付加回路を用いている。この方式は、閉ループ制御を行う必要があるので、単独運転に用いられ、定出力特性、直巻き特性や回転速度に無関係に最大トルクを発生させることが可能である。この構成は、速度設定器２６０、比較器２６１、速度制御増幅器２６２、電流パターン発生器２６３、電流検出器２６４、比較器２６５、電流制御増幅器２６６、ＰＷＭ制御回路２６７、すべり周波数パターン発生器２７１、比較器２７２、速度検出器２７０から構成されている。
【０１１５】
＜第２４の実施形態＞
図２６は第２４の実施形態を示したもので装置の真上からみた図であり、図１の装置において、入力変圧器を複数ｍ個設けた場合には、３ｎ個の単位インバータを３ｎ／ｍ個に分割し、これを１組として１台の入力変圧器と結合して１セットを構成し、ｍセット配置するものである。すなわち図５、図６に示した実施形態を配置する際に、入力変圧器３１と変換装置４１の組合せをーセットとして図のように構成することにより、同一設計により設計や製造の経済的効果が期待できる。また、分離することにより絶縁耐圧も低減することができるので装置の小型が可能となる。入力変圧器が偶数個ある場合には、図２６（ａ）によう１こ背中合わせに配置する方法、（ｂ）のように２個単位にそれぞれのセットを互いに向かい合せて配置する方法、（ｃ）のように中央から左右対称に配置する方法などがあり、配置性、保守性や運転操作性の向上など目的に応じて他の方法も考えられる。
【０１１６】
＜第２５の実施形態＞
図２７は第２５の実施形態であり、変圧器の２次巻線を構成する際に、３ｎ組の３相２次巻線はそれぞれの％インピーダンスを揃えために、３相鉄心の異なる位置に巻かれた各相巻線で３相結線を構成したものである。一般に変圧器は内側と外側の巻線では結合度が異なるため、インピーダンスも変わる。図２７で通常はｕｌ、ｖ５、ｗ３の同一位置で３相結線を行なうが、図のような位置から３相巻線の結線を組むことにより変圧器の％インピーダンスを揃えることが可能で各単位インバータセルの入力電流は均等化でき電源側の各相電流や高調波成分はバランスさせることができる。
【０１１７】
【発明の効果】
以上述べた本発明によれば、２次多巻線を持つ変圧器と単位インバータセルを組合せることにより、出力変圧器を必要とせず、これにより小型で高電圧出力を得ると共に、負荷側への高調波を低減すること、また電源系統の高調波電流を低減することができる経済的な多重インバータ装置及びその制御方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の多重インバータ装置の第１の実施形態を説明するための回路図。
【図２】本発明の多重インバータ装置の第２の実施形態を説明するための回路図。
【図３】本発明の多重インバータ装置の第２の実施形態を説明するためのインバータの回路図。
【図４】本発明の多重インバータ装置の第３の実施形態を説明するための回路図。
【図５】本発明の多重インバータ装置の第４の実施形態を説明するための回路図。
【図６】本発明の多重インバータ装置の第５の実施形態を説明するための回路図。
【図７】本発明の多重インバータ装置の第６の実施形態を説明するための回路図。
【図８】本発明の多重インバータ装置の第７の実施形態を説明するための回路図。
【図９】本発明の多重インバータ装置の第８の実施形態を説明するための信号波形図。
【図１０】本発明の多重インバータ装置の第９の実施形態を説明するための回路図。
【図１１】本発明の多重インバータ装置の第１０の実施形態を説明するためのインバータの回路図。
【図１２】本発明の多重インバータ装置の第１１の実施形態を説明するためのインバータの回路図。
【図１３】本発明の多重インバータ装置の第１２の実施形態を説明するためのインバータの回路図。
【図１４】本発明の多重インバータ装置の第１３の実施形態を説明するためのインバータの回路図。
【図１５】本発明の多重インバータ装置の第１３の実施形態を説明するためのインバータの回路図。
【図１６】本発明の多重インバータ装置の第１４の実施形態を説明するための信号波形図。
【図１７】本発明の多重インバータ装置の第１５の実施形態を説明するためのインバータの回路図。
【図１８】本発明の多重インバータ装置の第１６の実施形態を説明するための信号波形図。
【図１９】本発明の多重インバータ装置の第１７の実施形態を説明するための図。
【図２０】本発明の多重インバータ装置の第１８の実施形態を説明するための回路図。
【図２１】本発明の多重インバータ装置の第１９の実施形態を説明するための回路図。
【図２２】本発明の多重インバータ装置の第２０の実施形態を説明するためのインバータの回路図。
【図２３】本発明の多重インバータ装置の第２１の実施形態を説明するための回路図。
【図２４】本発明の多重インバータ装置の第２２の実施形態を説明するための信号波形図。
【図２５】本発明の多重インバータ装置の第２３の実施形態を説明するための回路図。
【図２６】本発明の多重インバータ装置の第２４の実施形態を説明するための図。
【図２７】本発明の多重インバータ装置の第２５の実施形態を説明するための変圧器の概略図。
【図２８】従来の多重インバータ装置の第１の例を説明するための回路図。
【図２９】従来の多重インバータ装置の第２の例を説明するための回路図。
【図３０】従来の多重インバータ装置の第３の例を説明するためのインバータの回路図。
【符号の説明】
１…商用交流電源
２，２ａ〜２ｋ…開閉器
３…入力変圧器
３Ｐ…一次巻線
３Ｓ…二次巻線
４…インバータ回路
４Ｕ１〜４Ｕ３、４Ｖ１〜４Ｖ３、４Ｗ１〜４Ｗ３…単位インバータセル
５…多相負荷
４１…３相インバータ
Ｑ１〜Ｑ６…自己消弧型半導体素子
Ｄ１〜Ｄ６…ダイオード
３１，３２，３３…入力変圧器
３１Ｐ，３２Ｐ，３３Ｐ…一次巻線
３１Ｓ，３２Ｓ，３３Ｓ…二次巻線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an inverter device that obtains a high-voltage output of several kV, and more particularly to a multiplex inverter device that obtains a high-voltage output by using a plurality of unit inverters and a control method thereof.
[0002]
[Prior art]
Conventionally, there is a need for energy saving by variable speed operation of AC motors, particularly induction motors. In particular, there is a need for a high-voltage drive device that can be directly applied to existing high-voltage motors, for example, 3 kV and 6 kV systems, and 4.2 kV and 2.4 kV systems overseas.
[0003]
As a conventional power converter for obtaining a high voltage, as described in Chapter 3 of the IEEJ technical report “Multiple Power Converters and Their Application Technologies” (issued in July 1995), a secondary winding of a plurality of transformers is used. A common method is to connect the wires in series and configure them.
[0004]
FIG. 28 shows an example of a high-voltage 12-phase inverter device that has been widely used in the past. This includes a rectifier 110 for converting AC to DC, a DC smoothing circuit 120 including a reactor 121 and a capacitor 122, inverter circuits 130 and 131 for converting DC to AC of an arbitrary frequency, transformers 140 and 141, and a load 150. It is composed of
[0005]
The DC output of the rectifier 110 is shared, a plurality of inverter circuits 130 and 131 are provided for this DC voltage, and the secondary windings of the output transformers 140 and 141 are connected in series to obtain a desired high voltage. It is what was constituted.
[0006]
The control circuit includes a speed commander 162, an oscillator (OSC) 163 for determining the output frequency in the inverter circuits 130 and 131, and a distributor (RING) for distributing the signal to the semiconductor elements in the inverter circuits 130 and 131. 164, an amplifier 165, a voltage control circuit (AVR) 166, a phase shifter (PHC) 167 for determining a gate signal phase of the rectifier 110, and a voltage detector for detecting an input AC voltage of the rectifier 110 and supplying the same to the phase shifter 167 One of a transformer 142, a voltage detecting transformer 143 for detecting an output AC voltage of the output transformers 140 and 141, and a voltage detected by the voltage detecting transformer 143 via a backflow preventing diode 144 through a comparator 144. And input the command from the speed command unit 162 to the other input terminal of the comparator 145. Deviation is configured to be supplied to the voltage control circuit 166.
[0007]
FIG. 29 shows a configuration in which a plurality of inverter circuits 130 and 131 which are insulated from each other are combined by output transformers 140 and 141 to obtain a high voltage. Are denoted by the same reference numerals and description thereof is omitted.
[0008]
The DC output of tou is shared, a plurality of inverter circuits are provided for this DC voltage, and a secondary winding of an output transformer is connected in series to obtain a desired high voltage.
[0009]
In the case of the configurations shown in FIGS. 28 and 29, output transformers 140 and 141 are required for the outputs of the inverter circuits 130 and 131, respectively, so that the installation area becomes large. Further, in order to make the output transformers 140 and 141 withstand use from a low frequency, there is a disadvantage that the outer shape is larger than that of a normal fixed frequency transformer.
[0010]
In recent years, as shown in FIG. 30, a neutral point clamp type three-level inverter has been developed and put into practical use. This is composed of self-extinguishing semiconductor elements S1 to S4 composed of, for example, a gate turn-off thyristor (GTO) after converting the AC power supply 11 to DC by the rectifier 12 and smoothing by the capacitors 13 and 14, and diodes D1 to D6. An AC output obtained by a three-level inverter circuit using three sets of circuits is supplied to the load motor 16. P and N indicate control buses, and C indicates a neutral point potential.
[0011]
In a multilevel inverter as shown in FIG. 30, the circuit voltage is equivalent to the output voltage, so that a series configuration of semiconductor elements is required, and the insulation voltage withstand voltage increases, so that the device becomes large-sized. is there.
[0012]
[Problems to be solved by the invention]
The conventional apparatus having such a configuration has the following problems. The technical issues when configuring a high-voltage converter include the following.
[0013]
(1) If an inverter circuit is configured without connecting semiconductor elements in series, an output transformer is required, which is not economical.
[0014]
(2) If an inverter circuit is configured by connecting semiconductor elements in series, the output transformer can be eliminated. However, it is necessary to select semiconductor elements for series configuration, the gate control becomes complicated, and the circuit voltage becomes high. Therefore, there is a problem in the reliability of the device.
[0015]
(3) In the series configuration, since the harmonic component on the output side is determined by the PWM switching frequency of the semiconductor, there is naturally a limit in reducing the harmonic.
[0016]
(4) If at least one of the semiconductor elements constituting the main circuit fails, the operation of the apparatus cannot be continued, which is a problem in a system that requires continuous operation.
[0017]
The present invention has been made to solve such problems, and does not require an output transformer, thereby obtaining a compact and high-voltage output, and reducing harmonics to a load side. It is an object of the present invention to provide an economical multiplex inverter device and a control method capable of reducing a harmonic current of a system.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, the invention according to claim 1 has 3n sets (n: natural numbers: 1, 2,..., K,..., N) of three-phase secondary windings.And the respective secondary windings are out of phase by π / 3n in each phase.An input transformer and three sets of unit inverter cell groups in which the output sides of the n unit inverter cells are connected in series, and the input side of the k-th unit inverter cell constituting the unit inverter cell group is provided on the input side. Connecting a secondary winding of the input transformer out of phase for each unit inverter cell group, connecting one output of the unit inverter cell group to each other, and connecting a load to the other output. Multiplex inverter device.
[0019]
To achieve the above object, the invention according to claim 2 is a 3n set.(N: natural number: 1, 2,..., K,..., N) three-phase secondary windingAn input transformer, at least one three-phase inverter,(N-1) unitsThree sets of inverter cells whose output sides are connected in seriesunitAn inverter cell group,unitInverter cellBefore one output of group3 phase inverterConnected to the specified output phaseThen,To the other outputloadConnectA multiplex inverter device characterized in that:
[0020]
To achieve the above object, the invention according to claim 3 is as follows. That is, the number of the input transformers is n with respect to the serial number n of the unit inverter cells in the unit inverter cell group.DigitThe multiplex inverter device according to claim 1, wherein:
[0021]
In order to achieve the above object, an invention corresponding to claim 4 includes the three-phase inverter and the three-phase inverter.Input side of n unit inverter cells constituting the unit inverter cell groupShifted by π / 3n phaseThe input3. The multiplex inverter device according to claim 2, wherein a secondary winding of the transformer is connected.
[0022]
To achieve the above object, an invention corresponding to claim 5 is as follows. That is, the input transformerIsAs a plurality m, each3n / m input transformerThree-phase secondary windingHavingA multiplex inverter device according to claim 1 or claim 2.
[0023]
To achieve the above object, an invention according to claim 6 is as follows. That is,The plurality of m input transformers include:SameofComposed of secondary windingMakeClaims characterized in that5It is a multiplex inverter apparatus of description.
[0024]
To achieve the above object, the invention corresponding to claim 7 is as follows.3n sets (n: natural numbers: 1, 2,..., K,..., N) of three-phase secondary windingsInput transformerAnd three sets of unit inverter cell groups in which the output sides of n unit inverter cells are connected in series. The input sides of the k-th unit inverter cell constituting the unit inverter cell group have the same Connecting the secondary windings of the input transformer, connecting one output of the unit inverter cell group to each other, and connecting a load to the other output.The feature is a multiplex inverter device.
[0025]
To achieve the above object, an invention according to claim 8 is as follows. That is, the input transformerIsSeveral mAnd eachThe primary phase of the input transformer is shifted in phase so that it has a 6m phase configuration.Winding is 3n / m Pair ofThree phasesSecondaryClaims having a winding1, contractClaim 2,Claim 7Multiplex inverter device.
[0026]
To achieve the above object, the invention corresponding to claim 9 is as follows. That is, the number of the input transformers is a plurality m, and each of the input transformers isEach secondary winding has a predetermined reactance so that the input current is not interrupted when a predetermined load current is flowing through the unit inverter.2. The method according to claim 1, whereinTo any one of claims 5 toA multiplex inverter device according to the item (1).
[0027]
To achieve the above object, an invention according to claim 10 is as follows. That is, at least one of the three-phase windings on the primary side or the secondary side of the input transformer is provided with a switch capable of interrupting an electric circuit.The switch is opened by a failure signal when a unit inverter cell fails, and is manually opened when maintenance is performed.The multiplex inverter device according to any one of claims 1 to 5, whereinControl methodIt is.
[0028]
To achieve the above object, an invention according to claim 11 is as follows. That is,3. The control method for a multiplex inverter device according to claim 1, wherein when the output voltage supplied to the load is low, at least one of the unit inverter cells is controlled to output zero voltage.It is.
[0029]
To achieve the above object, an invention according to claim 12 is as follows. That is, the unit inverter cellIs provided with a bypass switch for bypassing its output, and when the output voltage supplied to the load is low, control is performed such that the bypass switch of the output unit of at least one unit inverter cell is operated. A method for controlling a multiplex inverter device according to claim 1 or 2.
[0030]
To achieve the above object, an invention according to claim 13 is as follows. That is, the unit inverter cellIs provided with a bypass switch for bypassing its output, and when the output voltage supplied to the load is low, when a certain unit inverter cell fails, the bypass switch of the inverter cell output unit is operated. 3. The control method for a multiplex inverter device according to claim 1, wherein the bypass switch of the unit inverter cell of another phase in the same stage as the failed inverter cell is controlled to operate..
[0031]
In order to achieve the above object, an invention according to claim 14 is as follows. That is, the unit inverter cellA bypass switch for bypassing its output, and when a certain unit inverter cell fails, the bypass switch is operated and a unit inverter cell of another phase in the same stage as the failed inverter cell is provided. 3. The control method for a multiplex inverter device according to claim 1, wherein the output voltage of the multiplex inverter is controlled to zero voltage..
[0032]
To achieve the above object, an invention according to claim 15 is as follows. 15. The multiplex inverter device according to claim 12, wherein a semiconductor element is used as the bypass switch and connected in anti-parallel between the outputs of the unit inverter cells.Control methodIt is.
[0033]
To achieve the above object, the invention according to claim 16 is as follows. 16. The multiplex inverter device according to claim 15, wherein a self-extinguishing type semiconductor device is used as a semiconductor device used for the bypass switch.Control methodIt is.
[0034]
To achieve the above object, an invention according to claim 17 is as follows. The multiplex inverter device according to any one of claims 12 to 14, wherein a diode is bridge-connected as the bypass switch, and a semiconductor element with a short-circuit control electrode is connected to a DC output thereof.Control methodIt is.
[0035]
To achieve the above object, the invention according to claim 18 is as follows. 18. The multiplex inverter device according to claim 17, wherein a saturable reactor is connected in series with the semiconductor element having the control electrode for short circuit.Control methodIt is.
[0036]
To achieve the above object, an invention according to claim 19 is as follows. 15. The multiplex inverter device according to claim 12, wherein the bypass switch is bridge-connected using a diode and a semiconductor element with a control electrode, and the DC output thereof is short-circuited.Control methodIt is.
[0037]
In order to achieve the above object, an invention according to claim 20 is as follows. That is,15. The unit inverter cell other than the unit inverter whose bypass switch operates or controls zero voltage output, changes a PWM operation frequency of the inverter circuit from a normal operation frequency. Is a method of controlling the multiple inverter device.
[0038]
To achieve the above object, an invention according to claim 21 is as follows. That is,21. The control method according to claim 20, wherein the PWM frequency of the inverter is controlled to be high.
[0039]
To achieve the above object, the invention according to claim 22 is as follows. That is,3. The multiplex inverter device according to claim 1, wherein a supply output voltage to the multi-phase load can be switched by a switch.It is.
[0040]
To achieve the above object, an invention according to claim 23 is as follows. That is,3. The device according to claim 1, wherein an output can be taken out from a position of each phase of an arbitrary stage of the n unit inverter cells, and an output voltage can be switched. 4. It is a multiplex inverter device.
[0042]
Claims for achieving the above object24The invention corresponding to (1) is as follows. That is,At least one unit inverter cell controls the output voltage by PAM control, and the other unit inverter cells control the output voltage by PWM control. The respective phase voltages are combined in series to supply power to the multi-phase load. 2. The control method for a multiplex inverter device according to claim 1, wherein:
[0043]
Claims for achieving the above object25The invention corresponding to (1) is as follows. That is,At least one unit inverter cell controls the output voltage of each of the other three-phase inverters and the unit inverter cell by PWM control by PAM control, and supplies power to the multi-phase load by synthesizing each phase voltage in series. 3. The control method for a multiplex inverter device according to claim 2, wherein
[0044]
Claims for achieving the above object26The invention corresponding to (1) is as follows. That is,The three-phase inverter controls the output voltage by PAM control and the other unit inverter cells control the output voltage by PWM control, respectively, and combines the respective phase voltages in series to supply power to a multi-phase load. MadeThe multiplex inverter device according to claim 2.Control method.
[0045]
Claims for achieving the above object27The invention corresponding to (1) is as follows. That is,An arbitrary unit inverter cell has a function of controlling a current value by PWM control. When the multiplex inverter device is started, it is operated to supply a current to the unit inverter cell of each phase, and to a preset DC voltage value. Controlled to turn on AC power after chargingA control method for a multiplex inverter device according to claim 1 or 2, wherein:
[0046]
Claims for achieving the above object28The invention corresponding to (1) is as follows. That is,When a plurality m of the input transformers are provided, 3n unit inverters are divided into 3n / m units, and these are combined into one set to be combined with one input transformer to form one set. A set arrangement is provided.It is a multiplex inverter apparatus of description.
[0047]
Claims for achieving the above object29The invention corresponding to (1) is as follows. That is,29. The method according to claim 28, wherein when there are an even number of the input transformers, the sets are arranged in a back-to-back manner and in a straight line in a unit of two.It is a multiplex inverter apparatus of description.
[0048]
Claims for achieving the above object30The invention corresponding to (1) is as follows. That is,29. The method according to claim 28, wherein when there are an even number of the input transformers, the sets are arranged in units of two so as to face each other.It is a multiplex inverter apparatus of description.
[0049]
Claims for achieving the above object31The invention corresponding to (1) is as follows. That is,When configuring the secondary winding of the input transformer, 3n sets of three-phase secondary windings are formed by three-phase windings wound at different positions of a three-phase core in order to make their% impedances uniform. 2. A phase connection according to claim 1, wherein a secondary winding having a phase shift is connected to a unit inverter cell of each phase.It is a multiplex inverter apparatus of description.
[0050]
Claims for achieving the above object32The invention corresponding to (1) is as follows. That is,15. The device according to claim 13, wherein a bypass switch for an output of a unit inverter cell of another phase in a different stage from the failed inverter cell is operated or an output voltage is controlled to zero voltage.Multiplex inverter device described inControl method.
[0067]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0068]
<First embodiment>
FIG.First1 is a circuit diagram illustrating an embodiment, but includes a commercial AC power supply 1, a switch 2, a switch 2, and 3n sets of three-phase secondary windings.3SAnd a set of primary windings3P, And unit inverter cells 4U1 to 4U3, 4V1 to 4V3, 4W1 to 4W3 provided with n (here, 3) stages for each phase to constitute each phase of U, V, and W Be composed.
[0069]
In FIG. 1, the secondary winding 3S of the input transformer 3 is provided with three sets of 18-phase windings which are shifted from each other by 20 degrees in electrical angle. Are connected to the same stage.
[0070]
By connecting in this way, even when the nth stage of each phase is bypassed, the harmonic components of the input current become the same without breaking the 18-phase configuration.
[0071]
FIG. 1 shows the secondary winding 3S of the input transformer 3 having a staggered configuration by delta connection, but may have a staggered configuration by star connection.
[0072]
Less thanAccording to the above-described first embodiment, by combining the input transformer 3 having the plurality of secondary windings 3S and the unit inverter cells 4U1 to 4U3, 4V1 to 4V3, 4W1 to 4W3, An effect can be obtained.
[0073]
1) The output transformers (140 and 141 in FIGS. 28 and 29) which are conventionally required are not required, and thus, a compact and high voltage output can be obtained.
[0074]
2) Since the unit inverter cells 4U1 to 4U3, 4V1 to 4V3, and 4W1 to 4W3 are used, it is not necessary to select a semiconductor element for series configuration unlike the conventional case, gate control is simple, and the circuit voltage is low. , The reliability of the device is improved.
[0075]
(3) Since the unit inverter cells 4U1 to 4U3, 4V1 to 4V3, and 4W1 to 4W3 are used, in the conventional configuration in which the semiconductor elements are connected in series, the harmonic component on the output side at the PWM switching frequency of the semiconductor is reduced. Since it is determined, it is possible to improve the point that the harmonic reduction is naturally limited.
[0076]
(4) Since the unit inverter cells 4U1 to 4U3, 4V1 to 4V3, and 4W1 to 4W3 are used, if one of the semiconductor elements constituting the main circuit, which has been a problem in the related art, fails, the operation of the apparatus is not continued. What is impossible is improved.
[0077]
<Second embodiment>
FIG.SecondFIG. 2 is a circuit diagram showing an embodiment,FIG.The same reference numerals indicate the same elements. 1 is different from FIG. 1 in that it includes a set of three-phase inverters 41 and a plurality of single-phase unit inverter cells 4U2, 4U3, 4V2, 4V3, 4W2, 4W3.
[0078]
The other configuration includes an input transformer 3 having 3n sets of a plurality of three-phase secondary windings 3S, and the unit inverter cells 4U2, 4U3, 4V2, 4V3, 4W2, 4W3 have a plurality (n-1) stages. Each phase is connected in series, and connected to each same phase of the three-phase inverter 41 to supply power to the multi-phase load 5.
[0079]
FIG. 3 shows an example of a circuit of the three-phase inverter 41 of FIG. 2, which is a bridge connection of self-extinguishing semiconductor devices Q1, Q2, Q3, Q4, Q5, Q6 such as IGBTs and the like. Diodes D1 to D6 are connected in parallel to Q1 to Q6, respectively, to form a three-phase inverter circuit 104, and terminals 105U, 105V, and 105W are connected to the output side. The DC power supply 103 is connected to the input side of the three-phase inverter circuit 104. The operation of the three-phase inverter circuit is well known and will not be described.
[0080]
The three-phase inverter 41 and the (n-1) th single-phase inverter cell connected in series in each phase are connected to the secondary winding 3S of the transformer 3 shifted in phase by π / 3n. I have.
[0081]
By doing so, the same effect as in the above-described embodiment can be obtained. However, in this embodiment, the number of unit inverters can be particularly reduced, and the number of windings of the input transformer 3 can be reduced, and the size can be reduced. It is possible.
[0082]
<Third embodiment>
Figure 4ThirdIt is a circuit diagram showing an embodiment. In general, three input transformers are provided for each of the unit inverter cells 4U1 to 4U3, 4V1 to 4V3, and 4W1 to 4W3 in each phase (n = 3 in this case), 31, 32, and 33. It is.
[0083]
Each of the transformers 31 to 33 has three sets of three-phase windings 31S, 32S, and 33S whose phases are shifted by π / 3n on the secondary side, and the unit inverter cells 4U1 to 4U3 at the n-th stage of each phase. 4V1 to 4V3, 4W1 to 4W3 are configured by connecting secondary windings 31S to 33S whose phases are shifted in each phase.
[0084]
Three (31, 32, 33) are provided for n = 3 unit inverter cell series numbers, and each transformer is provided with three sets of three-phase windings having a phase shift of π / (3 × 3) on the secondary side. And a secondary winding whose phase is shifted in each phase is connected to the n-th unit inverter cell of each phase. By separating the input transformers 31, 32, and 33 in this manner, the number of secondary windings is greatly reduced as compared with the case where one transformer is used, and the impedance of each winding is reduced.BaThere is an advantage that the roughness can be reduced. Therefore, the harmonic components of the input current do not vary greatly in each phase.
[0085]
<Fourth embodiment>
Figure 5FourthIn the embodiment, m input transformers are provided, and the secondary winding of each transformer has 3n sets of three-phase windings. The n-stage unit inverter cells 4U1 to 4U2, 4U, 4V1 to 4V2, 4V, 4W1 to 4W2, and 4W of each phase are connected to secondary windings whose phases are shifted in each phase. is there.
[0086]
In the example of FIG. 5, the two transformers 31 and 32 have exactly the same winding configuration, but the primary windings 31P and 32P may have, for example, a Y configuration and a Δ configuration.
[0087]
<Fifth embodiment>
Figure 6FifthIn this embodiment, the unit inverter cells of the n-th stage in each phase are configured by connecting the secondary windings 31S and 32S of input transformers 31 and 32 having the same phase.
[0088]
In the examples of FIGS. 5 and 6, by preparing two sets of two-stage configurations for each phase, the design and manufacturing can be simplified. In the case of FIG. 3, this can be simplified by setting one stage for each phase and a transformer and configuring three sets.
[0089]
<Sixth embodiment>
FIG.SixthIn the embodiment, the primary sides 31P and 32P of the input transformers 31 and 32 have winding phases shifted by Y and Δ so as to have a 12-phase configuration, and the secondary sides each have 3n sets of three-phase windings. The unit inverter cells 4U1 to 4U2, 4U, 4V1 to 4V2, 4V, 4W1 to 4W2, and 4W of the n-th stage of each phase are configured by connecting secondary windings whose phases are shifted in each phase. And
[0090]
Of course, the primary side may have the same winding.
[0091]
<Seventh embodiment>
FIG. 8SeventhThis embodiment is different from FIG. 7 in that the n-stage unit inverter cells 4U1 to 4U4, 4V1 to 4V4, and 4W1 to 4W4 of each phase are connected to secondary windings of the same phase in each phase. It was done.
[0092]
<Eighth embodiment>
Figure 9Eighth embodimentFIG. 9A is a diagram showing the input current of the unit inverter cell when the reactance of the transformer is almost close to zero. FIG. 9B shows the reactance of the transformer set to an appropriate value so that the current is not interrupted. Generally, the transformer can be easily manufactured if the% impedance is 10 to 20%.
[0093]
With such considerations, low-order harmonic components of the input current can be significantly improved.
[0094]
<Ninth embodiment>
FIG.NinthIn the embodiment, at least one of the three-phase windings on the primary side or the secondary side of the input transformer 3 includes switches 2c to 2k that can cut off an electric circuit, and the unit inverter cells 4U1, 4U2a, 4U3a, The main power supply corresponding to 4V1, 4V2a, 4V3a, 4W1, 4W2a, 4W3a can be opened at the time of failure or maintenance.
[0095]
<Tenth embodiment>
FIG.TenthIn the embodiment, a unit inverter cell includes a diode rectifier 102 for converting AC to DC, and a smoothing capacitor.DeAnd a single-phase inverter circuit 104 for converting DC to an arbitrary frequency. When a diode is used for the rectifier, initial charging is performed via the resistor R for a predetermined time in order to prevent inrush current to the capacitor 103, and then the switch SW is turned on.FIG.Then, a self-extinguishing type semiconductor element such as a GTO or a transistor is used as an element of the single-phase inverter circuit 104.FIG.Uses a voltage-driven self-extinguishing element such as an IGBT.
[0096]
<Eleventh embodiment>
FIG.EleventhIn this embodiment, a semiconductor device with a gate control electrode such as a thyristor or a GTO is used as a rectifier 102 for converting an alternating current into a direct current. In this case, the circuit 106 for initial charging the DC capacitor 103 shown in FIG. 10 can be omitted.
[0097]
<Twelfth embodiment>
FIG.TwelfthIn the embodiment, a rectifier in at least one unit inverter cell is constituted by a self-extinguishing type semiconductor element (IGBT, GTO, or the like) having a gate control pole, and the power is controlled by PWM control. In some cases, not only rate 1 control but also advance control is possible. FIG. 13 shows an example in which a reactor is provided in the input unit for reducing current harmonics. As described above, it is also possible to use the reactor of the input transformer as a reactor without providing a reactor.
[0098]
<Thirteenth embodiment>
14 and 15 are bothThirteenthFIG. 14 shows an embodiment in which a current-driven self-extinguishing type semiconductor element such as a GTO is used as an element of the inverter circuit 104. FIG. 15 shows an example in which voltage-driven self-extinguishing type semiconductor elements Q1 to Q4 such as IGBTs are used as the elements of the inverter circuit 104. Further, in the embodiment of FIG. 15, the output of the inverter circuit of the unit inverter cell is provided with a switch 104a for bypassing the output.
[0099]
<Fourteenth embodiment>
FIGS. 16 (a) and (b)FourteenthFIG. 6 shows an output waveform of the embodiment,FIG.In the above, at least one inverter circuit of the plurality of unit inverter cells controls the output voltage by PWM control, and the other unit inverters perform PAM control.
[0100]
<Fifteenth embodiment>
FIG.FifteenthFIG. 17A shows an embodiment in which thyristors are connected in anti-parallel, FIG. 17B shows a case in which self-extinguishing elements such as GTO are connected in anti-parallel, and FIG. ) Is a rectifier in which a diode is bridge-connected, and a DC output thereof is connected to a semiconductor element S1 having a short-circuit control electrode. A saturable reactor L1 is connected in series with the semiconductor element so as to suppress the rise of current. Things. FIG.AtAs a switch for bypassing the output of the unit inverter cell, a bridge connection is made using diodes D1 and D2 and semiconductor elements S1 and S2 with control poles, and the DC output thereof is short-circuited.
[0101]
<Sixteenth embodiment>
FIG.SixteenthFIG. 10 is a diagram illustrating a gate signal phase to an inverter circuit (Q1 to Q4 in FIG. 10) of a unit inverter cell of the U, V, and W phases (4U3, 4V3, 4W3) in the third stage of FIG. It is. By providing a gate signal having such a phase, the output voltage of the unit inverter becomes zero voltage, and the output voltage of the multiplex inverter device can be low. The broken line shows the operation waveform during normal PAM operation.
[0102]
On the other hand, the output voltage of the unit inverter cell is controlled to be zero by operating the bypass circuit shown in FIG. 17 to short-circuit the output of the unit inverter cell. At this time, the gate signal to the element of the inverter circuit of the unit inverter cell is stopped.
[0103]
<Seventeenth embodiment>
FIG.SeventeenthAn embodiment,FIG.In such a control, the harmonic component of the output voltage may increase in the multiplex inverter device, so that the PWM operating frequency of the other stage (the other two stages in FIG. 1) during operation is increased (see FIG. 1). By increasing the PWM frequency to 1.5 times in the example of 1), it is possible to supply the load to the load without increasing the harmonic components. Therefore, the PWM frequency of the unit inverter cell in operation is switched by the bypass command signal or the output voltage zero command.
[0104]
<Eighteenth Embodiment>
FIG.EighteenthIn this embodiment, switches 401 to 406 capable of switching the output voltage are provided between unit inverter cells of each phase of a multiplex inverter device, so that a supply voltage to a multi-phase load can be switched. As a high-voltage motor, a 6 kV system and a 3 kV system are generally used in Japan, and a 4.2 kV and 2.4 kV system are generally used in the United States.
[0105]
<Nineteenth Embodiment>
FIG.NineteenthAn embodiment in which output terminals U1, V1, W1 or U2, V2, W2 are provided between unit inverter cells of each phase of a multiplex inverter device so that a supply voltage to a multiphase load can be switched. It is.
[0106]
<Twentieth embodiment>
FIG.20thIn the embodiment, a rectifier of a unit inverter cell at an arbitrary stage of each phase is provided with a regenerative converter in antiparallel. In a system in which the amount of regeneration from a load is large, it is easily conceivable to provide a regenerative circuit in all unit inverter cells, and to regenerate an arbitrary unit inverter in accordance with the amount of regeneration. Regenerative condenserBaBy using a self-extinguishing type semiconductor element as the data, it is easy to perform the PWM operation, and the regenerative power can be finely controlled.
[0107]
<Twenty-first embodiment>
FIG.Twenty-firstThe embodiment is provided with a failure detection and protection operation circuit of a unit inverter cell, and when a unit inverter cell 4U1 to 4W3 fails or during maintenance, an input corresponding to each unit inverter of the n-th stage corresponding to the unit inverter is provided. The control is performed to open at least one or more switches 2c to 2k provided on at least one of the three-phase windings on the primary side or the secondary side of the transformer.
[0108]
<Twenty-second embodiment>
22ndThe output voltage waveform of the embodiment is shown in FIG.Figure 1 or Figure 2In at least one device, at least one unit inverter cell controls each output voltage by PAM control and another unit inverter cell controls each output voltage by PWM control, and supplies respective phase voltages in series to supply power to a multi-phase load. Multiple ins configured toBa-This is the control method of the evening equipment.
[0109]
<Twenty-third embodiment>
Twenty-third embodimentIsFIG.The three-phase inverter cell controls each output voltage by PAM control and the other unit inverter cells control each output voltage by PWM control, and supplies power to a multi-phase load by combining respective phase voltages in series. It is a control method of the configured multiple inverter device.
[0110]
<24th embodiment>
FIG.Is a figure1 shows the PWM control of the U phase based on the circuit of FIG. 1. The output fundamental wave phases of the unit inverter cells of each phase are controlled to be shifted from each other by π / 3n, and the PWM of each stage of the same phase is controlled. The switching is controlled so that the switching phases do not overlap. It goes without saying that the V and W phases are waveforms whose phases are shifted by 120 ° from the waveform of FIG.
[0111]
As shown in FIG. 25, regarding the control when starting the multiplex inverter device of the present invention, an arbitrary unit inverter cell has a function of controlling the current value by PWM control, and when starting the multiplex inverter device, the device is operated. A multiplex inverter device in which a current is supplied to a unit inverter cell of each phase, and an AC power supply is turned on after charging to a preset DC voltage value to control the operation.
[0112]
ElectricThe rotation speed of the motive 268 is detected by the rotation detector 269 to perform speed feedback, and the inverter frequency is controlled so as to be a slip frequency according to the torque command.
[0113]
ElectricIt often has a current control loop (current control amplifier 266). In this case, since both the slip frequency and the current are controlled, the stability is good, and it can withstand sudden acceleration / deceleration and load fluctuation. Further, since the speed feedback is taken, the accuracy of the rotation speed is improved.
[0114]
SpeedDegree control amplifier262Is converted into a slip frequency and a current command, and converted into an inverter frequency f, a frequency command, and a motor primary terminal voltage V1 command in each loop. It has a frequency command and a PWM control circuit for the motor primary terminal voltage V1 and thereafter. Since rapid acceleration and deceleration are performed, a power regeneration addition circuit is used in the forward conversion unit. Since this method needs to perform closed loop control, it is used for isolated operation, and can generate a maximum torque irrespective of constant output characteristics, series winding characteristics, and rotation speed. This configuration includes a speed setting unit 260, a comparator 261, a speed control amplifier 262, a current pattern generator 263, a current detector 264, a comparator 265, a current control amplifier 266, a PWM control circuit 267, a slip frequency pattern generator 271, It comprises a comparator 272 and a speed detector 270.
[0115]
<24th embodiment>
FIG.24thFIG. 2 is a view showing the embodiment and viewed from directly above the apparatus,FIG.In the above device, when a plurality of m input transformers are provided, 3n unit inverters are divided into 3n / m units, and these are combined into one set to be combined with one input transformer to form one set Then, m sets are arranged. That is, when the embodiments shown in FIGS. 5 and 6 are arranged, the combination of the input transformer 31 and the converter 41 is configured as a set as shown in the drawing, so that the economical effects of design and manufacture can be achieved by the same design. Can be expected. In addition, since the isolation voltage can be reduced by the separation, the size of the device can be reduced. In the case where there are an even number of input transformers, a method of arranging one set back to back as shown in FIG. 26A, a method of arranging two sets of units facing each other as shown in FIG. ), There is a method of symmetrical arrangement from the center, and other methods are conceivable according to the purpose, such as improvement of arrangement, maintainability, and driving operability.
[0116]
<Twenty-fifth embodiment>
FIG.25thIn the embodiment, when configuring a secondary winding of a transformer, 3n sets of three-phase secondary windings are wound at different positions of a three-phase iron core in order to make their% impedances uniform. A three-phase connection is constituted by wires. Generally, the impedance of the transformer changes because the degree of coupling between the inner and outer windings is different. In FIG. 27, three-phase connection is normally performed at the same position of ul, v5, and w3. However, by connecting the three-phase windings from the positions shown in the figure, it is possible to make the% impedance of the transformer uniform and to set each unit. The input current of the inverter cell can be equalized, and each phase current and harmonic components on the power supply side can be balanced.
[0117]
【The invention's effect】
According to the present invention described above, by combining a transformer having a secondary multi-winding and a unit inverter cell, an output transformer is not required. It is possible to provide an economical multiplex inverter device capable of reducing the harmonics of the power supply and reducing the harmonic current of the power supply system and a control method thereof.
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating a multiplex inverter device according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram for explaining a multiplex inverter device according to a second embodiment of the present invention.
FIG. 3 is a circuit diagram of an inverter for explaining a second embodiment of the multiplex inverter device of the present invention.
FIG. 4 is a circuit diagram for explaining a third embodiment of the multiplex inverter device of the present invention.
FIG. 5 is a circuit diagram for explaining a multiplex inverter device according to a fourth embodiment of the present invention.
FIG. 6 is a circuit diagram for explaining a multiplex inverter device according to a fifth embodiment of the present invention.
FIG. 7 is a circuit diagram for explaining a multiplex inverter device according to a sixth embodiment of the present invention.
FIG. 8 is a circuit diagram for explaining a multiplex inverter device according to a seventh embodiment of the present invention.
FIG. 9 is a signal waveform diagram for explaining an eighth embodiment of the multiplex inverter device of the present invention.
FIG. 10 is a circuit diagram for explaining a ninth embodiment of the multiplex inverter device of the present invention.
FIG. 11 is a circuit diagram of an inverter for explaining a multiplex inverter device according to a tenth embodiment of the present invention.
FIG. 12 is a circuit diagram of an inverter for explaining an eleventh embodiment of the multiplex inverter device of the present invention.
FIG. 13 is a circuit diagram of an inverter for explaining a twelfth embodiment of the multiplex inverter device of the present invention.
FIG. 14 is a circuit diagram of an inverter for explaining a multiplex inverter device according to a thirteenth embodiment of the present invention.
FIG. 15 is a circuit diagram of an inverter for explaining a multiplex inverter device according to a thirteenth embodiment of the present invention.
FIG. 16 is a signal waveform diagram for explaining a multiplex inverter device according to a fourteenth embodiment of the present invention.
FIG. 17 is a circuit diagram of an inverter for explaining a fifteenth embodiment of the multiplex inverter device of the present invention.
FIG. 18 is a signal waveform chart for explaining a multiplex inverter device according to a sixteenth embodiment of the present invention.
FIG. 19 is a diagram for explaining a multiplex inverter device according to a seventeenth embodiment of the present invention;
FIG. 20 is a circuit diagram for explaining an eighteenth embodiment of the multiplex inverter device of the present invention.
FIG. 21 is a circuit diagram illustrating a multiplex inverter device according to a nineteenth embodiment of the present invention.
FIG. 22 is a circuit diagram of an inverter for explaining a twentieth embodiment of the multiplex inverter device of the present invention.
FIG. 23 is a circuit diagram illustrating a multiplex inverter device according to a twenty-first embodiment of the present invention.
FIG. 24 is a signal waveform diagram for explaining a multiplex inverter device according to a twenty-second embodiment of the present invention.
FIG. 25 is a circuit diagram for explaining a multiplex inverter device according to a twenty-third embodiment of the present invention.
FIG. 26 is a view for explaining a multiplex inverter device according to a twenty-fourth embodiment of the present invention;
FIG. 27 is a schematic diagram of a transformer for explaining a twenty-fifth embodiment of the multiplex inverter device of the present invention.
FIG. 28 is a circuit diagram for explaining a first example of a conventional multiple inverter device.
FIG. 29 is a circuit diagram for explaining a second example of the conventional multiple inverter device.
FIG. 30 is a circuit diagram of an inverter for explaining a third example of the conventional multiple inverter device.
[Explanation of symbols]
1: Commercial AC power supply
2,2a ~ 2k ... Switch
3. Input transformer
3P… Primary winding
3S: Secondary winding
4: Inverter circuit
4U1-4U3, 4V1-4V3, 4W1-4W3 ... unit inverter cell
5: polyphase load
41 ... three-phase inverter
Q1-Q6: Self-extinguishing type semiconductor element
D1 to D6: diode
31, 32, 33 ... input transformer
31P, 32P, 33P ... primary winding
31S, 32S, 33S ... secondary winding

Claims

There are 3n sets (n: natural numbers: 1, 2,..., K,..., N) of three-phase secondary windings, and each secondary winding has a π / 3n phase shift in each phase. Input transformer,
three unit inverter cell groups in which the output sides of n unit inverter cells are connected in series,
A secondary winding of the input transformer, which is out of phase for each unit inverter cell group, is connected to an input side of a k-th unit inverter cell constituting the unit inverter cell group,
A multiplex inverter device, wherein one output of the unit inverter cell group is connected to each other, and a load is connected to the other output.

An input transformer having 3n pairs (n: natural numbers: 1, 2,..., K,..., N) of three-phase secondary windings;
At least one three-phase inverter;
Three sets of unit inverter cell groups in which the output sides of (n-1) unit inverter cells are connected in series,
A multiplex inverter device, wherein one output of the unit inverter cell group is connected to a predetermined output phase of the three-phase inverter, and a load is connected to the other output.

2. The multiplex inverter device according to claim 1, wherein the number of the input transformers is n for the number n of the series of unit inverter cells in the unit inverter cell group. 3.

The secondary winding of the input transformer having a phase shift of π / 3n is connected to the input sides of the three-phase inverter and n unit inverter cells constituting the unit inverter cell group. Item 3. The multiplex inverter device according to Item 2.

3. The multiplex inverter device according to claim 1, wherein the number of the input transformers is m, and each of the input transformers has 3n / m sets of three-phase secondary windings. 4.

6. The multiplex inverter device according to claim 5, wherein the plurality of m input transformers are configured by the same secondary winding.

An input transformer having 3n pairs (n: natural numbers: 1, 2,..., K,..., N) of three-phase secondary windings;
three unit inverter cell groups in which the output sides of n unit inverter cells are connected in series,
A secondary winding of the input transformer having the same phase is connected to an input side of a k-th unit inverter cell constituting the unit inverter cell group,
A multiplex inverter device, wherein one output of the unit inverter cell group is connected to each other, and a load is connected to the other output.

The number of the input transformers is plural, and the winding phase is shifted so that the primary side of each input transformer has a 6 m phase configuration, and the secondary winding of each input transformer is 3n / m sets of three phases. The multiplex inverter device according to any one of claims 1, 2 and 7, further comprising:

The input transformer has a plurality of m units, and each secondary winding of each input transformer has a predetermined reactance so that the input current is not interrupted when a predetermined load current flows through the unit inverter. The multiplex inverter device according to any one of claims 1 to 5, wherein:

At least one of the three-phase windings on the primary side or the secondary side of the input transformer is provided with a switch capable of interrupting an electric circuit, and the switch has a failure when a unit inverter cell fails. 6. The control method for a multiplex inverter device according to claim 1, wherein the opening operation is performed by a signal, and the manual opening operation is performed during maintenance.

3. The method according to claim 1, wherein when the output voltage supplied to the load is low, at least one of the unit inverter cells is controlled to output zero voltage.

The output of the unit inverter cell is provided with a bypass switch for bypassing its output, and when the output voltage supplied to the load is low, the bypass switch of the output of the at least one stage unit inverter cell is operated. 3. The control method for a multiplex inverter device according to claim 1, wherein the control is performed.

The output of the unit inverter cell is provided with a bypass switch for bypassing the output, and when a certain unit inverter cell fails, the bypass switch of the inverter cell output unit is operated and the same as the failed inverter cell. 3. The control method for a multiplex inverter device according to claim 1, wherein the bypass switch of the unit inverter cell of another stage in one stage is controlled to operate.

The output section of the unit inverter cell is provided with a bypass switch for bypassing the output, and when a certain unit inverter cell fails, the bypass switch is operated and another phase of the same stage as the failed inverter cell is operated. 3. The method according to claim 1, wherein the output voltage of the unit inverter cell is zero-voltage controlled.

15. The control method of a multiplex inverter device according to claim 12, wherein a semiconductor element is used as the bypass switch, and the bypass switch is connected in anti-parallel between outputs of the unit inverter cells.

The method according to claim 15, wherein a self-extinguishing type semiconductor element is used as a semiconductor element used for the bypass switch.

15. The control method for a multiplex inverter device according to claim 12, wherein a diode is bridge-connected as the bypass switch, and a semiconductor element with a short-circuit control electrode is connected to a DC output thereof.

The control method for a multiplex inverter device according to claim 17, wherein a saturable reactor is connected in series with the semiconductor element with a control electrode for short circuit.

As the bypass switch, a bridge connection with a diode and a control electrode with the semiconductor element, the control of the multiple inverter system according to any one of claims 12 to 14, characterized in that so as to short-circuit the DC output How .

15. The unit inverter cell other than the unit inverter whose bypass switch operates or controls zero voltage output, changes a PWM operation frequency of the inverter circuit from a normal operation frequency. Control method of the multiplex inverter device.

21. The control method according to claim 20, wherein the PWM frequency of the inverter is controlled to be high.

3. The multiplex inverter device according to claim 1, wherein a supply output voltage to the polyphase load can be switched by a switch.

3. The device according to claim 1, wherein an output can be taken out from a position of each phase of an arbitrary stage of the n unit inverter cells, and an output voltage can be switched. 4. Multiple inverter device.

At least one unit inverter cell controls the output voltage by PAM control, and the other unit inverter cells control the output voltage by PWM control. The respective phase voltages are combined in series to supply power to the multi-phase load. 2. The control method for a multiplex inverter device according to claim 1, wherein:

At least one unit inverter cell controls the output voltage of each of the other three-phase inverters and the unit inverter cell by PWM control by PAM control, and supplies power to the multi-phase load by synthesizing each phase voltage in series. 3. The control method for a multiplex inverter device according to claim 2, wherein

The three-phase inverter controls the output voltage by PAM control and the other unit inverter cells control the output voltage by PWM control, respectively, and combines the respective phase voltages in series to supply power to a multi-phase load. The control method for a multiplex inverter device according to claim 2, wherein

An arbitrary unit inverter cell has a function of controlling a current value by PWM control. When the multiplex inverter device is started, it is operated to supply a current to the unit inverter cell of each phase, and to a preset DC voltage value. 3. The control method for a multiplex inverter device according to claim 1, wherein control is performed such that an AC power supply is turned on after charging.

When a plurality m of the input transformers are provided, 3n unit inverters are divided into 3n / m units, and these are combined into one set to be combined with one input transformer to form one set. The multiplex inverter device according to claim 5, wherein the multiplex inverter device is arranged in a set.

29. The multiplex inverter apparatus according to claim 28, wherein when there are an even number of the input transformers, the sets are arranged in a back-to-back manner and arranged in a straight line in units of two.

29. The multiplex inverter device according to claim 28, wherein when there are an even number of the input transformers, each set is arranged to face each other in units of two.

When configuring the secondary winding of the input transformer, 3n sets of three-phase secondary windings are formed by three-phase windings wound at different positions of a three-phase core in order to make their% impedances uniform. 2. The multiplex inverter device according to claim 1, wherein a phase connection is formed, and a secondary winding having a phase shift is connected to a unit inverter cell of each phase.

15. The multiple inverter device according to claim 13, wherein a bypass switch for an output of a unit inverter cell of another phase in a stage different from the failed inverter cell is operated or an output voltage is controlled to zero voltage. Control method.