JP3342662B2 - パルス幅変調（ｐｗｍ）システム - Google Patents
パルス幅変調（ｐｗｍ）システムInfo
- Publication number
- JP3342662B2 JP3342662B2 JP10695698A JP10695698A JP3342662B2 JP 3342662 B2 JP3342662 B2 JP 3342662B2 JP 10695698 A JP10695698 A JP 10695698A JP 10695698 A JP10695698 A JP 10695698A JP 3342662 B2 JP3342662 B2 JP 3342662B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pwm
- output
- voltage
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/0077—Characterised by the use of a particular software algorithm
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
- H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は一般的には電子回
路に関し、かつより特定的にはインバータ給電誘導負荷
（ｉｎｖｅｒｔｅｒ−ｆｅｄ ｉｎｄｕｃｔｉｖｅ ｌ
ｏａｄｓ）をドライブするデジタル回路に関する。
路に関し、かつより特定的にはインバータ給電誘導負荷
（ｉｎｖｅｒｔｅｒ−ｆｅｄ ｉｎｄｕｃｔｉｖｅ ｌ
ｏａｄｓ）をドライブするデジタル回路に関する。
【０００２】
【従来の技術】マイクロエレクトロニクスの革命はデジ
タル回路が種々の制御の用途に使用できるようにしてい
る。例えば、マイクロコントローラ（ＭＣＵ）は最近加
熱、換気および空気調節（ＨＶＡＣ）、工場のオートメ
イション、可変速度ドライブ、その他のような用途のた
めにモータを制御するのに使用されてきている。ＭＣＵ
は典型的にはＭＣＵの制御の下で動作するパルス幅変調
（ＰＷＭ）として知られた周辺回路を含むことによって
制御機能を達成する。ＰＷＭはパワーインバータをドラ
イブする信号のパルス幅を変調することによりモータの
速度および動作を制御することができる。
タル回路が種々の制御の用途に使用できるようにしてい
る。例えば、マイクロコントローラ（ＭＣＵ）は最近加
熱、換気および空気調節（ＨＶＡＣ）、工場のオートメ
イション、可変速度ドライブ、その他のような用途のた
めにモータを制御するのに使用されてきている。ＭＣＵ
は典型的にはＭＣＵの制御の下で動作するパルス幅変調
（ＰＷＭ）として知られた周辺回路を含むことによって
制御機能を達成する。ＰＷＭはパワーインバータをドラ
イブする信号のパルス幅を変調することによりモータの
速度および動作を制御することができる。
【０００３】そのようなシステムの一例が図１に示され
ており、同図は部分的ブロック図および部分的回路図形
式で交流（ＡＣ）３相モータシステムを示している。シ
ステム２０は概略的にＭＣＵ２１、アイソレーション回
路２２、パワーモジュール２３および３相ＡＣ誘導モー
タ（ｔｈｒｅｅ−ｐｈａｓｅ ＡＣ ｉｎｄｕｃｔｉｖ
ｅ ｍｏｔｏｒ）２４を含む。ＭＣＵ２１はＰＷＭ部２
６に加えて中央処理ユニット（ＣＰＵ）、プログラムメ
モリ、および便宜上図１から省略されている他の周辺回
路を含む伝統的なＭＣＵの他の要素を含む。モータ２４
は３相であるから、ＰＷＭ部２６は３つの位相の各々に
対しプルアップおよびプルダウントランジスタを制御す
るための信号を提供する。さらに、グランド信号を出力
することが必要であり、従ってＰＷＭ部２６は７つの出
力を提供する。アイソレーションブロック２２はこれら
７つの出力を受けかつパワーモジュール２３における対
応するトランジスタに６つのドライブ信号を提供する。
アイソレーションブロック２２は光カプラ（ｏｐｔｏｃ
ｏｕｐｌｅｒｓ）、フォトトランジスタ、変圧器、また
は同様の装置を使用して実施でき、かつ高電圧がＰＷＭ
部２６の出力ライン上に現れるのを防止し、それによっ
てＭＣＵ２１を回路の損傷から保護する。
ており、同図は部分的ブロック図および部分的回路図形
式で交流（ＡＣ）３相モータシステムを示している。シ
ステム２０は概略的にＭＣＵ２１、アイソレーション回
路２２、パワーモジュール２３および３相ＡＣ誘導モー
タ（ｔｈｒｅｅ−ｐｈａｓｅ ＡＣ ｉｎｄｕｃｔｉｖ
ｅ ｍｏｔｏｒ）２４を含む。ＭＣＵ２１はＰＷＭ部２
６に加えて中央処理ユニット（ＣＰＵ）、プログラムメ
モリ、および便宜上図１から省略されている他の周辺回
路を含む伝統的なＭＣＵの他の要素を含む。モータ２４
は３相であるから、ＰＷＭ部２６は３つの位相の各々に
対しプルアップおよびプルダウントランジスタを制御す
るための信号を提供する。さらに、グランド信号を出力
することが必要であり、従ってＰＷＭ部２６は７つの出
力を提供する。アイソレーションブロック２２はこれら
７つの出力を受けかつパワーモジュール２３における対
応するトランジスタに６つのドライブ信号を提供する。
アイソレーションブロック２２は光カプラ（ｏｐｔｏｃ
ｏｕｐｌｅｒｓ）、フォトトランジスタ、変圧器、また
は同様の装置を使用して実施でき、かつ高電圧がＰＷＭ
部２６の出力ライン上に現れるのを防止し、それによっ
てＭＣＵ２１を回路の損傷から保護する。
【０００４】パワーモジュール２３は伝統的な２３０ボ
ルトまたは４６０ボルト３相ＡＣライン電圧のような３
相ＡＣ入力を可能にする回路である。パワーモジュール
２３はモータ２４が可変速度モータとなるようこの信号
を変えることができるようにする。従って、システム２
０は特に可変速度モータを必要とするシステムにおいて
有用である。例えば、モータ２４の周波数はスタンバイ
期間の間は低減することができる。
ルトまたは４６０ボルト３相ＡＣライン電圧のような３
相ＡＣ入力を可能にする回路である。パワーモジュール
２３はモータ２４が可変速度モータとなるようこの信号
を変えることができるようにする。従って、システム２
０は特に可変速度モータを必要とするシステムにおいて
有用である。例えば、モータ２４の周波数はスタンバイ
期間の間は低減することができる。
【０００５】パワーモジュール２３は概略的に入力セク
ション３０、容量４０、抵抗４１および出力セクション
５０を含む。入力セクション３０はダイオード３２〜３
７を含む。各ダイオード３２〜３４は“Ｐ１”と名付け
られた端子に接続された負の端子および“Ｒ”，“Ｓ”
および“Ｔ”と名付けられた３つの３相入力端子の内の
それぞれの１つに接続された正の端子を有する。ダイオ
ード３５〜３７は、それぞれ、ダイオード３２〜３４の
正の端子に接続された負の端子、およびいっしょにかつ
“Ｎ１”と名付けられたノードに接続された正の端子を
有する。容量４０は前記Ｐ１端子に接続された第１の端
子、および前記Ｎ１端子に接続された第２の端子を有す
る。従って、容量４０と組合せて入力セクション３０は
３相ＡＣ入力を端子Ｐ１およびＮ１の間の単一の一定電
圧に変換するコンバータを形成する。しかしながら、種
々の特性のトランジスタまたはダイオードを使用するも
ののような他のコンバータもコンバータ３０に代えて使
用することができることに注意を要する。
ション３０、容量４０、抵抗４１および出力セクション
５０を含む。入力セクション３０はダイオード３２〜３
７を含む。各ダイオード３２〜３４は“Ｐ１”と名付け
られた端子に接続された負の端子および“Ｒ”，“Ｓ”
および“Ｔ”と名付けられた３つの３相入力端子の内の
それぞれの１つに接続された正の端子を有する。ダイオ
ード３５〜３７は、それぞれ、ダイオード３２〜３４の
正の端子に接続された負の端子、およびいっしょにかつ
“Ｎ１”と名付けられたノードに接続された正の端子を
有する。容量４０は前記Ｐ１端子に接続された第１の端
子、および前記Ｎ１端子に接続された第２の端子を有す
る。従って、容量４０と組合せて入力セクション３０は
３相ＡＣ入力を端子Ｐ１およびＮ１の間の単一の一定電
圧に変換するコンバータを形成する。しかしながら、種
々の特性のトランジスタまたはダイオードを使用するも
ののような他のコンバータもコンバータ３０に代えて使
用することができることに注意を要する。
【０００６】図１に示されるように、パワーモジュール
２３はモトローラ・インコーポレイテッドの高電力製品
部門（Ｈｉｇｈ Ｐｏｗｅｒ Ｐｒｏｄｕｃｔｓ Ｄｉ
ｖｉｓｉｏｎ）によって製作されるハイパワーまたは高
電力モジュールのような商業的に入手可能なハイブリッ
ド集積回路に対応する。従って、図１においてパワーモ
ジュール２３はシステム２０においては端子Ｐ１および
Ｎ１にそれぞれ接続される端子Ｐ２およびＮ２を含む
が、すべての用途においていっしょに接続されなくても
よい。抵抗４１は端子Ｎ２に接続された第１の端子、お
よびインバータ部分５０に接続された第２の端子を有す
る。抵抗４１は直流（ＤＣ）バスを検出するうえで有用
であり、これは過電流検出、特性の測定、その他のため
に有用である。
２３はモトローラ・インコーポレイテッドの高電力製品
部門（Ｈｉｇｈ Ｐｏｗｅｒ Ｐｒｏｄｕｃｔｓ Ｄｉ
ｖｉｓｉｏｎ）によって製作されるハイパワーまたは高
電力モジュールのような商業的に入手可能なハイブリッ
ド集積回路に対応する。従って、図１においてパワーモ
ジュール２３はシステム２０においては端子Ｐ１および
Ｎ１にそれぞれ接続される端子Ｐ２およびＮ２を含む
が、すべての用途においていっしょに接続されなくても
よい。抵抗４１は端子Ｎ２に接続された第１の端子、お
よびインバータ部分５０に接続された第２の端子を有す
る。抵抗４１は直流（ＤＣ）バスを検出するうえで有用
であり、これは過電流検出、特性の測定、その他のため
に有用である。
【０００７】インバータ部分またはインバータ部５０は
各々それぞれの位相またはフェーズに対応する３つのハ
ーフブリッジセクションを含む。セクション５０は絶縁
ゲートバイポーラトランジスタ（ＩＧＢＴ）５１〜５
６、および整流器６１〜６６を含む。トランジスタ５１
は端子Ｐ２に接続されたコレクタ、“Ｇ１”と名付けら
れた信号を受けるためのゲート、および“Ｋ１”と名付
けられた信号を受けるためのエミッタを有する。トラン
ジスタ５２はトランジスタ５１のコレクタに接続された
エミッタ、“Ｇ２”と名付けられた信号を受けるための
ゲート、および抵抗４１の第２の端子に接続されたエミ
ッタを有する。トランジスタ５３は端子Ｐ２に接続され
たコレクタ、“Ｇ３”と名付けられた信号を受けるため
のゲート、および“Ｋ３”と名付けられた信号を受ける
ためのエミッタを有する。トランジスタ５４はトランジ
スタ５３のエミッタに接続されたコレクタ、“Ｇ４”と
名付けられた信号を受けるためのゲート、および抵抗４
１の第２の端子に接続されたエミッタを有する。トラン
ジスタ５５は端子Ｐ２に接続されたコレクタ、“Ｇ５”
と名付けられた信号を受けるためのゲート、および“Ｋ
５”と名付けられた信号を受けるためのエミッタを有す
る。トランジスタ５６はトランジスタ５５のエミッタに
接続されたコレクタ、“Ｇ６”と名付けられた信号を受
けるためのゲート、および抵抗４１の第２の端子に接続
されたエミッタを有する。トランジスタ５１，５３およ
び５５のエミッタはまた、それぞれ、“Ｕ”，“Ｖ”お
よび“Ｗ”と名付けられたパワーモジュール２３の出力
端子に接続され、これらはモータ２４の入力の各フェー
ズを形成する。信号Ｋ１〜Ｋ３はアイソレーションブロ
ック２２によってそれがＰＷＭ２６の出力およびその共
通グランド端子からの分離または隔離された信号を形成
する場合に提供される共通（グランド）電圧であること
に注意を要する。
各々それぞれの位相またはフェーズに対応する３つのハ
ーフブリッジセクションを含む。セクション５０は絶縁
ゲートバイポーラトランジスタ（ＩＧＢＴ）５１〜５
６、および整流器６１〜６６を含む。トランジスタ５１
は端子Ｐ２に接続されたコレクタ、“Ｇ１”と名付けら
れた信号を受けるためのゲート、および“Ｋ１”と名付
けられた信号を受けるためのエミッタを有する。トラン
ジスタ５２はトランジスタ５１のコレクタに接続された
エミッタ、“Ｇ２”と名付けられた信号を受けるための
ゲート、および抵抗４１の第２の端子に接続されたエミ
ッタを有する。トランジスタ５３は端子Ｐ２に接続され
たコレクタ、“Ｇ３”と名付けられた信号を受けるため
のゲート、および“Ｋ３”と名付けられた信号を受ける
ためのエミッタを有する。トランジスタ５４はトランジ
スタ５３のエミッタに接続されたコレクタ、“Ｇ４”と
名付けられた信号を受けるためのゲート、および抵抗４
１の第２の端子に接続されたエミッタを有する。トラン
ジスタ５５は端子Ｐ２に接続されたコレクタ、“Ｇ５”
と名付けられた信号を受けるためのゲート、および“Ｋ
５”と名付けられた信号を受けるためのエミッタを有す
る。トランジスタ５６はトランジスタ５５のエミッタに
接続されたコレクタ、“Ｇ６”と名付けられた信号を受
けるためのゲート、および抵抗４１の第２の端子に接続
されたエミッタを有する。トランジスタ５１，５３およ
び５５のエミッタはまた、それぞれ、“Ｕ”，“Ｖ”お
よび“Ｗ”と名付けられたパワーモジュール２３の出力
端子に接続され、これらはモータ２４の入力の各フェー
ズを形成する。信号Ｋ１〜Ｋ３はアイソレーションブロ
ック２２によってそれがＰＷＭ２６の出力およびその共
通グランド端子からの分離または隔離された信号を形成
する場合に提供される共通（グランド）電圧であること
に注意を要する。
【０００８】トランジスタ５１〜５６に加えて、インバ
ータ部５０はまた、デッドタイムインターバルまたはデ
ッドタイム期間（ｄｅａｄｔｉｍｅ ｉｎｔｅｒｖａｌ
ｓ）として知られた、インバータがハイにもローにもド
ライブしていない期間の間に引き起こされる害を防止す
る整流器６１〜６６を含む。整流器６１〜６６の各々は
トランジスタ５１〜５６のそれぞれの１つのコレクタに
接続された負の端子、およびそれぞれのトランジスタ５
１〜５６のエミッタに接続された正の端子を有する。整
流器６１〜６６は整流または転換ダイオード（ｃｏｍｍ
ｕｔａｔｉｏｎｄｉｏｄｅｓ）と称され、それはこれら
がモータ２４が前記デッドタイム期間の間に信号Ｕ，Ｖ
およびＷに対して電圧を展開する場合に適切な電流経路
を提供するためである。
ータ部５０はまた、デッドタイムインターバルまたはデ
ッドタイム期間（ｄｅａｄｔｉｍｅ ｉｎｔｅｒｖａｌ
ｓ）として知られた、インバータがハイにもローにもド
ライブしていない期間の間に引き起こされる害を防止す
る整流器６１〜６６を含む。整流器６１〜６６の各々は
トランジスタ５１〜５６のそれぞれの１つのコレクタに
接続された負の端子、およびそれぞれのトランジスタ５
１〜５６のエミッタに接続された正の端子を有する。整
流器６１〜６６は整流または転換ダイオード（ｃｏｍｍ
ｕｔａｔｉｏｎｄｉｏｄｅｓ）と称され、それはこれら
がモータ２４が前記デッドタイム期間の間に信号Ｕ，Ｖ
およびＷに対して電圧を展開する場合に適切な電流経路
を提供するためである。
【０００９】動作においては、ＰＷＭ部２６はＭＣＵ２
１の制御の下に特定の時点におけるデューティサイクル
がモータ２４に印加される電圧の大きさに比例する出力
信号を提供する。プルアップトランジスタおよびプルダ
ウントランジスタが導通する間で変化する時に、どのト
ランジスタも導通しない短い期間がある。デッドタイム
期間として知られた、この期間は、望ましくないシュー
トスルー（ｓｈｏｏｔ−ｔｈｒｏｕｇｈ）電流を生じさ
せる、プルアップおよびプルダウントランジスタが共に
同時に導通することを避けるために必要である。一般
に、デッドタイム期間の間は、モータ２４はＵ，Ｖまた
はＷ信号ラインをドライブしかつ整流器６１〜６６が電
流導通経路を提供する。
１の制御の下に特定の時点におけるデューティサイクル
がモータ２４に印加される電圧の大きさに比例する出力
信号を提供する。プルアップトランジスタおよびプルダ
ウントランジスタが導通する間で変化する時に、どのト
ランジスタも導通しない短い期間がある。デッドタイム
期間として知られた、この期間は、望ましくないシュー
トスルー（ｓｈｏｏｔ−ｔｈｒｏｕｇｈ）電流を生じさ
せる、プルアップおよびプルダウントランジスタが共に
同時に導通することを避けるために必要である。一般
に、デッドタイム期間の間は、モータ２４はＵ，Ｖまた
はＷ信号ラインをドライブしかつ整流器６１〜６６が電
流導通経路を提供する。
【００１０】前記デッドタイム期間は電流の大きさをサ
イクルにわたる絶対またはアブソリュートターム（ａｂ
ｓｏｌｕｔｅ ｔｅｒｍｓ）において低減させ、結果と
して大きな波形ひずみを生じる。この振幅誤差を訂正す
るための１つの知られた技術は出力電流極性の関数とし
てＰＷＭ出力信号におけるオフセットを使用しデッドタ
イム期間による振幅の損失を補償する。正の電流の期間
の間は、プルアップトランジスタの「オンタイム」は増
大され、かつプルダウントランジスタの「オンタイム」
は低減される。負の電流の期間の間は、プルダウントラ
ンジスタの「オンタイム」は増大され、かつプルアップ
トランジスタの「オンタイム」は低減される。このＰＷ
Ｍオフセット技術は波形の大部分の期間の間有効であ
る。しかしながら、出力電流がゼロに近い場合にデッド
タイムひずみを補償するのは適切ではない。
イクルにわたる絶対またはアブソリュートターム（ａｂ
ｓｏｌｕｔｅ ｔｅｒｍｓ）において低減させ、結果と
して大きな波形ひずみを生じる。この振幅誤差を訂正す
るための１つの知られた技術は出力電流極性の関数とし
てＰＷＭ出力信号におけるオフセットを使用しデッドタ
イム期間による振幅の損失を補償する。正の電流の期間
の間は、プルアップトランジスタの「オンタイム」は増
大され、かつプルダウントランジスタの「オンタイム」
は低減される。負の電流の期間の間は、プルダウントラ
ンジスタの「オンタイム」は増大され、かつプルアップ
トランジスタの「オンタイム」は低減される。このＰＷ
Ｍオフセット技術は波形の大部分の期間の間有効であ
る。しかしながら、出力電流がゼロに近い場合にデッド
タイムひずみを補償するのは適切ではない。
【００１１】特定のフェーズの電流がゼロに近い場合の
デッドタイム期間の間は、Ｕ，ＶまたはＷ端子の電圧
は、電流極性によるよりはむしろモータ２４のインダク
タンスの相対寸法およびシステムの他の寄生値によって
決定される。ゼロに近いデッドタイム期間の間のこの不
確定な（ｉｎｄｅｔｅｒｍｉｎａｔｅ）電圧特性は電流
極性情報のみを使用してモータ信号におけるひずみを適
切に防止するのを不可能にする。この現象は以後ニアゼ
ロひずみ（ｎｅａｒ−ｚｅｒｏ ｄｉｓｔｏｒｔｉｏ
ｎ）と称する。そのようなニアゼロひずみはトルクのノ
ンリニアな期間、望ましくない電気信号トランジェン
ト、およびノイズの多い動作を生じさせる。
デッドタイム期間の間は、Ｕ，ＶまたはＷ端子の電圧
は、電流極性によるよりはむしろモータ２４のインダク
タンスの相対寸法およびシステムの他の寄生値によって
決定される。ゼロに近いデッドタイム期間の間のこの不
確定な（ｉｎｄｅｔｅｒｍｉｎａｔｅ）電圧特性は電流
極性情報のみを使用してモータ信号におけるひずみを適
切に防止するのを不可能にする。この現象は以後ニアゼ
ロひずみ（ｎｅａｒ−ｚｅｒｏ ｄｉｓｔｏｒｔｉｏ
ｎ）と称する。そのようなニアゼロひずみはトルクのノ
ンリニアな期間、望ましくない電気信号トランジェン
ト、およびノイズの多い動作を生じさせる。
【００１２】そのようなひずみの例が図２に示されてお
り、同図はモータ２４への電流をその単一のフェーズに
関して表現する波形のタイミング図である。図２におい
て、水平軸は時間を表しかつ垂直軸は電流を表してい
る。原点は“ｔ０”で示されかつ注目の付加的な時点は
“ｔ１〜ｔ７”で示されている。時点ｔ１において、モ
ータ２４の監視されるフェーズを通る電流は最大にな
る。理想的には、該波形は完全なシヌソイド（ｓｉｎｕ
ｓｏｉｄ）である。しかしながら、時点ｔ２およびｔ３
の間で、出力電流がゼロに近い場合、ひずみまたはモー
タ電流信号の平坦化出力（ｆｌａｔｔｅｎｉｎｇ ｏｕ
ｔ）に遭遇する。同様のひずみが時点ｔ４における波形
の最小ポイトに続きかつ時点ｔ７における波形の最大の
前に時点ｔ５およびｔ６の間に生じる。
り、同図はモータ２４への電流をその単一のフェーズに
関して表現する波形のタイミング図である。図２におい
て、水平軸は時間を表しかつ垂直軸は電流を表してい
る。原点は“ｔ０”で示されかつ注目の付加的な時点は
“ｔ１〜ｔ７”で示されている。時点ｔ１において、モ
ータ２４の監視されるフェーズを通る電流は最大にな
る。理想的には、該波形は完全なシヌソイド（ｓｉｎｕ
ｓｏｉｄ）である。しかしながら、時点ｔ２およびｔ３
の間で、出力電流がゼロに近い場合、ひずみまたはモー
タ電流信号の平坦化出力（ｆｌａｔｔｅｎｉｎｇ ｏｕ
ｔ）に遭遇する。同様のひずみが時点ｔ４における波形
の最小ポイトに続きかつ時点ｔ７における波形の最大の
前に時点ｔ５およびｔ６の間に生じる。
【００１３】
【発明が解決しようとする課題】モータ電流におけるそ
のようなニアゼロひずみを補正するための１つの知られ
た技術は電流検知技術によって提供される。そのような
技術はチョイ（Ｃｈｏｉ）他による「新規なデッドタイ
ム補償を使用したインバータ出力電圧合成（Ｉｎｖｅｒ
ｔｅｒ Ｏｕｔｐｕｔ Ｖｏｌｔａｇｅ Ｓｙｎｔｈｅ
ｓｉｓ Ｕｓｉｎｇ Ｎｏｖｅｌ Ｄｅａｄｔｉｍｅ
Ｃｏｍｐｅｎｓａｔｉｏｎ）」と題し、１９９４年２月
１３〜１４日の、第９回年次応用エレクトロニクス会議
および展示会の会議紀要における論文に開示されてい
る。しかしながら、チョイ他によって使用された手法に
は重大な欠点があり、すなわちチョイ他により提供され
る補償は閉ループシステムを使用することによって行わ
れている。そのようなシステムは大きな出費を加えかつ
数多くの用途において実用的ではない。
のようなニアゼロひずみを補正するための１つの知られ
た技術は電流検知技術によって提供される。そのような
技術はチョイ（Ｃｈｏｉ）他による「新規なデッドタイ
ム補償を使用したインバータ出力電圧合成（Ｉｎｖｅｒ
ｔｅｒ Ｏｕｔｐｕｔ Ｖｏｌｔａｇｅ Ｓｙｎｔｈｅ
ｓｉｓ Ｕｓｉｎｇ Ｎｏｖｅｌ Ｄｅａｄｔｉｍｅ
Ｃｏｍｐｅｎｓａｔｉｏｎ）」と題し、１９９４年２月
１３〜１４日の、第９回年次応用エレクトロニクス会議
および展示会の会議紀要における論文に開示されてい
る。しかしながら、チョイ他によって使用された手法に
は重大な欠点があり、すなわちチョイ他により提供され
る補償は閉ループシステムを使用することによって行わ
れている。そのようなシステムは大きな出費を加えかつ
数多くの用途において実用的ではない。
【００１４】他の知られた技術はモータ２４への電流を
直接検知しかつアナログ技術を使用して信号ひずみを補
償する。しかしながら、前記問題に対するこの解決方法
はまた電流センサを使用するため高価であり、かつこの
技術は数多くの低価格のモータの用途について適切では
ない。従って、必要なことはニアゼロひずみを補償しか
つ低価格でかつオープンループシステムで実施できる回
路である。そのような回路およびそのような回路と共に
使用するためのマイクロコントローラは本発明によって
提供され、その特徴および利点は添付の図面と共に以下
の詳細な説明を参照することによりさらに明らかになる
であろう。
直接検知しかつアナログ技術を使用して信号ひずみを補
償する。しかしながら、前記問題に対するこの解決方法
はまた電流センサを使用するため高価であり、かつこの
技術は数多くの低価格のモータの用途について適切では
ない。従って、必要なことはニアゼロひずみを補償しか
つ低価格でかつオープンループシステムで実施できる回
路である。そのような回路およびそのような回路と共に
使用するためのマイクロコントローラは本発明によって
提供され、その特徴および利点は添付の図面と共に以下
の詳細な説明を参照することによりさらに明らかになる
であろう。
【００１５】
【課題を解決するための手段】本発明の一態様では、第
１のパルス幅変調（ＰＷＭ）信号（Ｇ１）および第２の
ＰＷＭ信号（Ｇ２）によって制御される一対のトランジ
スタ（５１，５２）によって給電される誘導性負荷をド
ライブするためのシステム（１００）が提供され、前記
第１のＰＷＭ信号と第２のＰＷＭ信号の間にその間にど
ちらのＰＷＭ信号も肯定されないデッドタイムが生じ、
前記システム（１００）はオープンループシステムで動
作可能であり、前記システム（１００）は、前記誘導性
負荷に接続された電圧センサ（１４０）であって、該電
圧センサは前記誘導性負荷の負荷電圧を検知しかつ前記
負荷電圧が第１の所定の値に対して所定の関係にあると
き第１の値の出力信号を生成するもの、前記電圧センサ
からの出力信号、前記第１のＰＷＭ信号および第２のＰ
ＷＭ信号、を検知するマイクロコントローラ（１２０）
であって前記マイクロコントローラは前記デッドタイム
の間の第１の時間に前記出力信号の値を示す第１の信号
を発生し、かつ前記デッドタイムの間の第２の時間に前
記出力信号の値を示す第２の信号を発生するもの、を具
備し、前記第１の信号および前記第２の信号が異なる値
を示した場合、前記誘導性負荷の出力電流のニアゼロク
ロスが指示されることを特徴とする。
１のパルス幅変調（ＰＷＭ）信号（Ｇ１）および第２の
ＰＷＭ信号（Ｇ２）によって制御される一対のトランジ
スタ（５１，５２）によって給電される誘導性負荷をド
ライブするためのシステム（１００）が提供され、前記
第１のＰＷＭ信号と第２のＰＷＭ信号の間にその間にど
ちらのＰＷＭ信号も肯定されないデッドタイムが生じ、
前記システム（１００）はオープンループシステムで動
作可能であり、前記システム（１００）は、前記誘導性
負荷に接続された電圧センサ（１４０）であって、該電
圧センサは前記誘導性負荷の負荷電圧を検知しかつ前記
負荷電圧が第１の所定の値に対して所定の関係にあると
き第１の値の出力信号を生成するもの、前記電圧センサ
からの出力信号、前記第１のＰＷＭ信号および第２のＰ
ＷＭ信号、を検知するマイクロコントローラ（１２０）
であって前記マイクロコントローラは前記デッドタイム
の間の第１の時間に前記出力信号の値を示す第１の信号
を発生し、かつ前記デッドタイムの間の第２の時間に前
記出力信号の値を示す第２の信号を発生するもの、を具
備し、前記第１の信号および前記第２の信号が異なる値
を示した場合、前記誘導性負荷の出力電流のニアゼロク
ロスが指示されることを特徴とする。
【００１６】本発明の別の態様では、第１の変調信号お
よび第２の変調信号によって制御される一対のトランジ
スタ（５１，５２）によって給電される誘導性負荷のひ
ずみ補正のためのニアゼロ電流検出回路が提供され、そ
の間にどちらの変調信号も肯定されないデッドタイムが
前記第１の変調信号と前記第２の変調信号の間に発生
し、前記ニアゼロ電流検出回路は、前記誘導性負荷に接
続された電圧センサ（１４０）であって、該電圧センサ
は前記誘導性負荷の負荷電圧を検知しかつ前記負荷電圧
が第１の所定の値に対して所定の関係にあるとき第１の
値の出力信号を生成するもの、前記電圧センサからの出
力信号をその入力において受ける第１のラッチ（１３
１）であって、該第１のラッチは前記第１の変調信号に
よって制御されるもの、そして前記電圧センサからの出
力信号をその入力において受ける第２のラッチ（１３
２）であって、該第２のラッチは前記第２の変調信号に
よって制御されるもの、を具備し、前記第１のラッチの
ラッチされた出力信号および前記第２のラッチのラッチ
された出力信号に対する異なる値は前記誘導性負荷の出
力電流がゼロから所定の大きさ内にあることを示すこと
を特徴とする。
よび第２の変調信号によって制御される一対のトランジ
スタ（５１，５２）によって給電される誘導性負荷のひ
ずみ補正のためのニアゼロ電流検出回路が提供され、そ
の間にどちらの変調信号も肯定されないデッドタイムが
前記第１の変調信号と前記第２の変調信号の間に発生
し、前記ニアゼロ電流検出回路は、前記誘導性負荷に接
続された電圧センサ（１４０）であって、該電圧センサ
は前記誘導性負荷の負荷電圧を検知しかつ前記負荷電圧
が第１の所定の値に対して所定の関係にあるとき第１の
値の出力信号を生成するもの、前記電圧センサからの出
力信号をその入力において受ける第１のラッチ（１３
１）であって、該第１のラッチは前記第１の変調信号に
よって制御されるもの、そして前記電圧センサからの出
力信号をその入力において受ける第２のラッチ（１３
２）であって、該第２のラッチは前記第２の変調信号に
よって制御されるもの、を具備し、前記第１のラッチの
ラッチされた出力信号および前記第２のラッチのラッチ
された出力信号に対する異なる値は前記誘導性負荷の出
力電流がゼロから所定の大きさ内にあることを示すこと
を特徴とする。
【００１７】この場合、前記第１のラッチによりラッチ
された出力信号および前記第２のラッチによりラッチさ
れた出力信号を受けかつ前記第１の変調信号および前記
第２の変調信号を発生するパルス幅変調器を備え、該パ
ルス幅変調器は、前記第１および第２の変調信号の内の
一方のデューティサイクルを変更しかつ、前記第２のラ
ッチから出力されるものと異なる値が前記第１のラッチ
から出力されることに応じて、前記第１および第２の変
調信号の内の他方のもののデューティサイクルを変更す
ることにより、デッドタイムの間における出力電流の転
換により引き起こされる前記インダクタの出力電流のひ
ずみを補正するよう構成され、前記第１および第２の変
調信号の内の他方のものはニアゼロひずみを補正するた
めに前記出力電流がゼロに等しくなる前に変更されるよ
う構成すると好都合である。
された出力信号および前記第２のラッチによりラッチさ
れた出力信号を受けかつ前記第１の変調信号および前記
第２の変調信号を発生するパルス幅変調器を備え、該パ
ルス幅変調器は、前記第１および第２の変調信号の内の
一方のデューティサイクルを変更しかつ、前記第２のラ
ッチから出力されるものと異なる値が前記第１のラッチ
から出力されることに応じて、前記第１および第２の変
調信号の内の他方のもののデューティサイクルを変更す
ることにより、デッドタイムの間における出力電流の転
換により引き起こされる前記インダクタの出力電流のひ
ずみを補正するよう構成され、前記第１および第２の変
調信号の内の他方のものはニアゼロひずみを補正するた
めに前記出力電流がゼロに等しくなる前に変更されるよ
う構成すると好都合である。
【００１８】本発明のさらに別の態様では、第１のパル
ス幅変調（ＰＷＭ）信号および第２のＰＷＭ信号によっ
て制御される一対のトランジスタ（５１，５２）によっ
て給電される誘導性負荷をドライブするためのデータ処
理システム（１００）が提供され前記データ処理システ
ムはオープンループシステムにおいて動作可能であり、
前記データ処理システム（１００）は、前記誘導性負荷
に接続された電圧センサ（１４０）であって、該電圧セ
ンサは前記誘導性負荷の負荷電圧を検知しかつ前記負荷
電圧が所定の値に対して第１の状態にあるときに第１の
値の出力信号を生成するもの、前記電圧センサからの出
力信号をその入力において受ける第１のラッチ（１３
１）であって、該第１のラッチは前記出力信号が前記第
１のＰＷＭ信号のエッジによりラッチされかつ第１のラ
ッチされた出力信号として出力されるように前記第１の
ＰＷＭ信号によって制御されるもの、前記電圧センサか
らの出力信号をその入力において受ける第２のラッチ
（１３２）であって、該第２のラッチは前記出力信号が
前記第２のＰＷＭ信号のエッジによりラッチされかつ第
２のラッチされた出力信号として出力されるように前記
第２のＰＷＭ信号によって制御されるもの、前記第１の
ラッチされた出力信号および前記第２のラッチされた出
力信号を受けかつ前記第１のＰＷＭ信号および前記第２
のＰＷＭ信号を発生するプロセッサ（１２１）であっ
て、前記第１のＰＷＭ信号および前記第２のＰＷＭ信号
の間にいずれのＰＷＭ信号も肯定されないデッドタイム
が配置され、かつ前記プロセッサは前記第１および第２
のＰＷＭ信号の内の一方のデューティサイクルを変更し
かつ、前記第２のラッチされた出力信号と異なる前記第
１のラッチされた出力信号の発生に応じて、前記プロセ
ッサは前記第１および第２のＰＷＭ信号の内の他方のも
ののデューティサイクルを変更してデッドタイムの間に
おける出力電流の転換によって生じる前記インダクタの
出力電流のひずみを補正し、前記第１および第２のＰＷ
Ｍ信号の内の他方のものは前記出力電流のニアゼロクロ
スを検出したことに応じて前記出力電流のニアゼロひず
みを補正するために変更されるもの、を具備することを
特徴とする。
ス幅変調（ＰＷＭ）信号および第２のＰＷＭ信号によっ
て制御される一対のトランジスタ（５１，５２）によっ
て給電される誘導性負荷をドライブするためのデータ処
理システム（１００）が提供され前記データ処理システ
ムはオープンループシステムにおいて動作可能であり、
前記データ処理システム（１００）は、前記誘導性負荷
に接続された電圧センサ（１４０）であって、該電圧セ
ンサは前記誘導性負荷の負荷電圧を検知しかつ前記負荷
電圧が所定の値に対して第１の状態にあるときに第１の
値の出力信号を生成するもの、前記電圧センサからの出
力信号をその入力において受ける第１のラッチ（１３
１）であって、該第１のラッチは前記出力信号が前記第
１のＰＷＭ信号のエッジによりラッチされかつ第１のラ
ッチされた出力信号として出力されるように前記第１の
ＰＷＭ信号によって制御されるもの、前記電圧センサか
らの出力信号をその入力において受ける第２のラッチ
（１３２）であって、該第２のラッチは前記出力信号が
前記第２のＰＷＭ信号のエッジによりラッチされかつ第
２のラッチされた出力信号として出力されるように前記
第２のＰＷＭ信号によって制御されるもの、前記第１の
ラッチされた出力信号および前記第２のラッチされた出
力信号を受けかつ前記第１のＰＷＭ信号および前記第２
のＰＷＭ信号を発生するプロセッサ（１２１）であっ
て、前記第１のＰＷＭ信号および前記第２のＰＷＭ信号
の間にいずれのＰＷＭ信号も肯定されないデッドタイム
が配置され、かつ前記プロセッサは前記第１および第２
のＰＷＭ信号の内の一方のデューティサイクルを変更し
かつ、前記第２のラッチされた出力信号と異なる前記第
１のラッチされた出力信号の発生に応じて、前記プロセ
ッサは前記第１および第２のＰＷＭ信号の内の他方のも
ののデューティサイクルを変更してデッドタイムの間に
おける出力電流の転換によって生じる前記インダクタの
出力電流のひずみを補正し、前記第１および第２のＰＷ
Ｍ信号の内の他方のものは前記出力電流のニアゼロクロ
スを検出したことに応じて前記出力電流のニアゼロひず
みを補正するために変更されるもの、を具備することを
特徴とする。
【００１９】本発明のさらに別の態様では、第１のパル
ス幅変調（ＰＷＭ）信号および第２のＰＷＭ信号によっ
て制御される一対のトランジスタによって給電される誘
導性負荷のひずみ補正のためのニアゼロ電流検出方法が
提供され、前記第１のＰＷＭ信号および第２のＰＷＭ信
号のいずれも肯定されないデッドタイム期間が前記第１
のＰＷＭ信号の各パルスの後に発生し、前記方法はオー
プンループシステムにおいて動作可能であり、前記方法
は、第１のデッドタイム期間の間に前記誘導性負荷の第
１の負荷電圧を検知する段階、第２のデッドタイム期間
の間に前記誘導性負荷の第２の負荷電圧を検知する段
階、そして前記第１の値および前記第２の値が、ニアゼ
ロ電流クロスの検出に対応して、選択されたレベルを示
していることに応じてニアゼロ電流ひずみを補正するた
めの信号を発生する段階、を具備することを特徴とす
る。
ス幅変調（ＰＷＭ）信号および第２のＰＷＭ信号によっ
て制御される一対のトランジスタによって給電される誘
導性負荷のひずみ補正のためのニアゼロ電流検出方法が
提供され、前記第１のＰＷＭ信号および第２のＰＷＭ信
号のいずれも肯定されないデッドタイム期間が前記第１
のＰＷＭ信号の各パルスの後に発生し、前記方法はオー
プンループシステムにおいて動作可能であり、前記方法
は、第１のデッドタイム期間の間に前記誘導性負荷の第
１の負荷電圧を検知する段階、第２のデッドタイム期間
の間に前記誘導性負荷の第２の負荷電圧を検知する段
階、そして前記第１の値および前記第２の値が、ニアゼ
ロ電流クロスの検出に対応して、選択されたレベルを示
していることに応じてニアゼロ電流ひずみを補正するた
めの信号を発生する段階、を具備することを特徴とす
る。
【００２０】
【発明の実施の形態】図３は、部分的ブロック図、部分
的論理図、および部分的回路図形式で本発明に係わるパ
ルス幅変調器（ＰＷＭ）システム１００を示す。ＰＷＭ
システム１００はモータそれ自体のようなモータシステ
ムのすべての要素を含むものではなく、かつこれらの要
素は本発明をよりよく理解するために省略されているこ
とに注意を要する。ＰＷＭシステム１００は概略的にＭ
ＣＵ１２０および電圧センサ１４０を含む。図３にはま
た図１の対応する要素と同じ参照番号を有するトランジ
スタ５１および５２、およびダイオード６１および６２
が示されている。それらの接続および動作は図１におい
て詳細に説明されており、トランジスタ５１および５
２、およびダイオード６１および６２はモータ位相また
はモータフェーズＵに接続されかつここではこれ以上説
明しない。説明の目的で、図３において“Ｉ＋”と名付
けられた電流はモータフェーズＵ端子への正の電流が正
の値によって表されるという規約を規定する。さらに、
端子Ｕにおける電圧は「負荷電圧Ｕ（ＬＯＡＤ ＶＯＬ
ＴＡＧＥ Ｕ）」と名付けられている。また、図面およ
び説明は単一フェーズを発生するためのＰＷＭシステム
に関するものであるが、本発明は、当業者に理解される
ように、図１の３相システムのような複数のフェーズを
発生するためのシステムに適用可能であることに注意を
要する。
的論理図、および部分的回路図形式で本発明に係わるパ
ルス幅変調器（ＰＷＭ）システム１００を示す。ＰＷＭ
システム１００はモータそれ自体のようなモータシステ
ムのすべての要素を含むものではなく、かつこれらの要
素は本発明をよりよく理解するために省略されているこ
とに注意を要する。ＰＷＭシステム１００は概略的にＭ
ＣＵ１２０および電圧センサ１４０を含む。図３にはま
た図１の対応する要素と同じ参照番号を有するトランジ
スタ５１および５２、およびダイオード６１および６２
が示されている。それらの接続および動作は図１におい
て詳細に説明されており、トランジスタ５１および５
２、およびダイオード６１および６２はモータ位相また
はモータフェーズＵに接続されかつここではこれ以上説
明しない。説明の目的で、図３において“Ｉ＋”と名付
けられた電流はモータフェーズＵ端子への正の電流が正
の値によって表されるという規約を規定する。さらに、
端子Ｕにおける電圧は「負荷電圧Ｕ（ＬＯＡＤ ＶＯＬ
ＴＡＧＥ Ｕ）」と名付けられている。また、図面およ
び説明は単一フェーズを発生するためのＰＷＭシステム
に関するものであるが、本発明は、当業者に理解される
ように、図１の３相システムのような複数のフェーズを
発生するためのシステムに適用可能であることに注意を
要する。
【００２１】ＭＣＵ１２０は概略的に、ＣＰＵ１２１、
リードオンリメモリ（ＲＯＭ）１２２、アドレスバス１
２３、データバス１２４、ＰＷＭ部１２５、および低電
流状態回路（ｌｏｗ ｃｕｒｒｅｎｔ ｃｏｎｄｉｔｉ
ｏｎ ｃｉｒｃｕｉｔ）１３０を含む。ＣＰＵ１２１は
アドレスバス１２３に接続された出力およびデータバス
１２４への双方向接続を有する。ＣＰＵ１２１は、複雑
命令セットコンピュータ（ＣＩＳＣ）、少数命令セット
コンピュータ（ＲＩＳＣ）、デジタル信号プロセッサ
（ＤＳＰ）、その他のような任意の知られたマイクロプ
ロセッサアーキテクチャを使用して実施できる。しかし
ながら、低電流状態回路１３０はＣＰＵ１２１がマイク
ロコントローラコアあるいはデジタル信号プロセッサで
ある場合に最も好適に実施される。マイクロコントロー
ラコアはより低いコストの用途により有用であり、一方
デジタル信号プロセッサは高性能の用途に対して好まし
いであろう。
リードオンリメモリ（ＲＯＭ）１２２、アドレスバス１
２３、データバス１２４、ＰＷＭ部１２５、および低電
流状態回路（ｌｏｗ ｃｕｒｒｅｎｔ ｃｏｎｄｉｔｉ
ｏｎ ｃｉｒｃｕｉｔ）１３０を含む。ＣＰＵ１２１は
アドレスバス１２３に接続された出力およびデータバス
１２４への双方向接続を有する。ＣＰＵ１２１は、複雑
命令セットコンピュータ（ＣＩＳＣ）、少数命令セット
コンピュータ（ＲＩＳＣ）、デジタル信号プロセッサ
（ＤＳＰ）、その他のような任意の知られたマイクロプ
ロセッサアーキテクチャを使用して実施できる。しかし
ながら、低電流状態回路１３０はＣＰＵ１２１がマイク
ロコントローラコアあるいはデジタル信号プロセッサで
ある場合に最も好適に実施される。マイクロコントロー
ラコアはより低いコストの用途により有用であり、一方
デジタル信号プロセッサは高性能の用途に対して好まし
いであろう。
【００２２】ＲＯＭ１２２はアドレスバス１２３に接続
された入力、およびデータバス１２４に接続された出力
を有する。ＲＯＭ１２２はプログラム記憶、係数記憶、
その他のような機能のために使用できる。例えば、ＲＯ
Ｍ１２２はＣＰＵ１２１がＰＷＭ部１２５を動作させる
場合に有用な正弦波（ｓｉｎｅ ｗａｖｅ）を規定する
係数を記憶することができる。
された入力、およびデータバス１２４に接続された出力
を有する。ＲＯＭ１２２はプログラム記憶、係数記憶、
その他のような機能のために使用できる。例えば、ＲＯ
Ｍ１２２はＣＰＵ１２１がＰＷＭ部１２５を動作させる
場合に有用な正弦波（ｓｉｎｅ ｗａｖｅ）を規定する
係数を記憶することができる。
【００２３】ＰＷＭ１２５はアドレスバス１２３に接続
された入力端子、データバス１２４への双方向接続、信
号Ｇ１を提供するための第１の出力端子、および信号Ｇ
２を提供するための第２の出力端子を含む。ＰＷＭ１２
５は後に説明することを除き任意の伝統的なＰＷＭと同
様に動作することができる。低電流状態回路１３０は第
１のクロック式（ｃｌｏｃｋｅｄ）Ｄ型フリップフロッ
プ１３１、第２のクロック式Ｄ型フリップフロップ１３
２、およびレジスタ１３３を含む。フリップフロップ１
３１はＤ入力、信号Ｇ１を受けるためのクロック入力、
および“ＤＴ１”と名付けられた信号を提供するＱ出力
端子を有する。フリップフロップ１３２はＤ入力端子、
信号Ｇ２を受けるためのクロック入力端子、および信号
ＤＴ２をレジスタ１３３に提供するためのＱ出力を有す
る。信号Ｇ１およびＧ２はまたそれぞれトランジスタ５
１および５２のゲートに提供される。電圧センサ１４０
は「負荷電圧Ｕ」を受けるための入力端子、フリップフ
ロップ１３１および１３２のＤ入力端子に接続された出
力端子を有する。
された入力端子、データバス１２４への双方向接続、信
号Ｇ１を提供するための第１の出力端子、および信号Ｇ
２を提供するための第２の出力端子を含む。ＰＷＭ１２
５は後に説明することを除き任意の伝統的なＰＷＭと同
様に動作することができる。低電流状態回路１３０は第
１のクロック式（ｃｌｏｃｋｅｄ）Ｄ型フリップフロッ
プ１３１、第２のクロック式Ｄ型フリップフロップ１３
２、およびレジスタ１３３を含む。フリップフロップ１
３１はＤ入力、信号Ｇ１を受けるためのクロック入力、
および“ＤＴ１”と名付けられた信号を提供するＱ出力
端子を有する。フリップフロップ１３２はＤ入力端子、
信号Ｇ２を受けるためのクロック入力端子、および信号
ＤＴ２をレジスタ１３３に提供するためのＱ出力を有す
る。信号Ｇ１およびＧ２はまたそれぞれトランジスタ５
１および５２のゲートに提供される。電圧センサ１４０
は「負荷電圧Ｕ」を受けるための入力端子、フリップフ
ロップ１３１および１３２のＤ入力端子に接続された出
力端子を有する。
【００２４】ＰＷＭシステム１００はモータフェーズＵ
によって導通される電流がよりシヌソイドに近くなるよ
うにモータフェーズＵに電圧を提供する。電圧センサ１
４０は「負荷電圧Ｕ」を受け、かつ「負荷電圧Ｕ」が前
記デッドタイム期間に関連する所定の時間内に所定のし
きい値に到達したときにデジタル出力を提供する。信号
Ｇ１およびＧ２はお互いに対して重複せず、かつ信号Ｇ
１およびＧ２が重複しない量は前記デッドタイム期間を
規定する。従って、フリップフロップ１３１および１３
２はＰＷＭ１２５の基本期間または周期（ｂａｓｉｃ
ｐｅｒｉｏｄ）によって規定される総合的なレートで引
き続き絶えずクロッキングされる。
によって導通される電流がよりシヌソイドに近くなるよ
うにモータフェーズＵに電圧を提供する。電圧センサ１
４０は「負荷電圧Ｕ」を受け、かつ「負荷電圧Ｕ」が前
記デッドタイム期間に関連する所定の時間内に所定のし
きい値に到達したときにデジタル出力を提供する。信号
Ｇ１およびＧ２はお互いに対して重複せず、かつ信号Ｇ
１およびＧ２が重複しない量は前記デッドタイム期間を
規定する。従って、フリップフロップ１３１および１３
２はＰＷＭ１２５の基本期間または周期（ｂａｓｉｃ
ｐｅｒｉｏｄ）によって規定される総合的なレートで引
き続き絶えずクロッキングされる。
【００２５】レジスタ１３３は信号ＤＴ１およびＤＴ２
を受けるための入力端子、アドレスバス１２３に接続さ
れた入力端子、およびデータバス１２４に接続された出
力端子を有するメモリマッピングされるレジスタ（ｍｅ
ｍｏｒｙ ｍａｐｐｅｄ ｒｅｇｉｓｔｅｒ）である。
ＰＷＭ１２５を制御するＣＰＵ１２１上で実行されるソ
フトウエアはレジスタ１３３の内容を調べかつ以下に説
明するように適切な訂正または補正作用を行う。
を受けるための入力端子、アドレスバス１２３に接続さ
れた入力端子、およびデータバス１２４に接続された出
力端子を有するメモリマッピングされるレジスタ（ｍｅ
ｍｏｒｙ ｍａｐｐｅｄ ｒｅｇｉｓｔｅｒ）である。
ＰＷＭ１２５を制御するＣＰＵ１２１上で実行されるソ
フトウエアはレジスタ１３３の内容を調べかつ以下に説
明するように適切な訂正または補正作用を行う。
【００２６】デッドタイムインターバルは、技術的によ
く知られているように、トランジスタ５１および５２に
おけるシュートスルー電流を防止するために必要であ
る。しかしながら、信号Ｇ１およびＧ２の重複しない特
性によって生じるデッドタイム期間はモータフェーズＵ
に電流信号のひずみを生じさせる。このひずみは２つの
方法で現れる。第１に、前記電流信号の振幅が低減され
る。第２に、前記電流信号がゼロレベルまたはゼロクロ
スに近付いたとき、正弦波カーブが、ニアゼロひずみと
して知られているように、ほぼ平らに延びる（ｆｌａｔ
ｔｅｎｓ ｏｕｔ）。
く知られているように、トランジスタ５１および５２に
おけるシュートスルー電流を防止するために必要であ
る。しかしながら、信号Ｇ１およびＧ２の重複しない特
性によって生じるデッドタイム期間はモータフェーズＵ
に電流信号のひずみを生じさせる。このひずみは２つの
方法で現れる。第１に、前記電流信号の振幅が低減され
る。第２に、前記電流信号がゼロレベルまたはゼロクロ
スに近付いたとき、正弦波カーブが、ニアゼロひずみと
して知られているように、ほぼ平らに延びる（ｆｌａｔ
ｔｅｎｓ ｏｕｔ）。
【００２７】第１の形式のひずみはＭＣＵ１２０内で知
られた技術を使用して容易に訂正することができる。こ
れは、電流信号が大きくかつ正である場合、ひずみは負
のレベルで一定であるためである。従って、ＭＣＵ１２
０は電流振幅が正である期間の間にＰＷＭ１２５によっ
て適切にデューティサイクル出力を変えることによりこ
のひずみを補償することができる。同様に、電流が大き
くかつ負である期間の間は、ひずみは負の電圧の絶対値
の低減を生じさせる。ＭＣＵ１２０はまたこのひずみを
ＰＷＭ１２５によって提供される信号を適切に変化させ
てこの負の電圧を増大することによりこのひずみを補償
することができる。
られた技術を使用して容易に訂正することができる。こ
れは、電流信号が大きくかつ正である場合、ひずみは負
のレベルで一定であるためである。従って、ＭＣＵ１２
０は電流振幅が正である期間の間にＰＷＭ１２５によっ
て適切にデューティサイクル出力を変えることによりこ
のひずみを補償することができる。同様に、電流が大き
くかつ負である期間の間は、ひずみは負の電圧の絶対値
の低減を生じさせる。ＭＣＵ１２０はまたこのひずみを
ＰＷＭ１２５によって提供される信号を適切に変化させ
てこの負の電圧を増大することによりこのひずみを補償
することができる。
【００２８】ゼロクロスにおいて生じるひずみは訂正す
るのがより困難である。本発明によれば、電流波形がゼ
ロレベルに接近するポイントを検出して直ちに正から負
へあるいは負から正へ訂正係数をスイッチングすること
によりシヌソイド波形が平坦化する前に訂正を可能にす
ることができる。図３に示されるように、これはフェー
ズＵにおける電流がゼロクロスに接近することを検知し
かつその時点で信号Ｇ１およびＧ２のデューティサイク
ルをゼロクロスの後にひずみを補償するために必要とさ
れる訂正オフセットによって変化させることにより表す
ことができる。ニアゼロひずみの訂正が２つのＤ型フリ
ップフロップ、ＭＣＵ１２０の内部バスに接続された１
つのレジスタ、および低価格の電圧センサを加えること
によって達成されることに注意を要する。従って、その
ようなひずみ補償回路は今や数多くのより低価格のモー
タの応用に対して実施可能である。
るのがより困難である。本発明によれば、電流波形がゼ
ロレベルに接近するポイントを検出して直ちに正から負
へあるいは負から正へ訂正係数をスイッチングすること
によりシヌソイド波形が平坦化する前に訂正を可能にす
ることができる。図３に示されるように、これはフェー
ズＵにおける電流がゼロクロスに接近することを検知し
かつその時点で信号Ｇ１およびＧ２のデューティサイク
ルをゼロクロスの後にひずみを補償するために必要とさ
れる訂正オフセットによって変化させることにより表す
ことができる。ニアゼロひずみの訂正が２つのＤ型フリ
ップフロップ、ＭＣＵ１２０の内部バスに接続された１
つのレジスタ、および低価格の電圧センサを加えること
によって達成されることに注意を要する。従って、その
ようなひずみ補償回路は今や数多くのより低価格のモー
タの応用に対して実施可能である。
【００２９】例えば、ＭＣＵ１２０は現在アメリカ合衆
国、テキサス州、オースチンのモトローラ・インコーポ
レイテッドから入手可能なＭＣ６８ＨＣ０８ＭＰ１６型
の修正として実施するのが好ましい。しかしながら、本
発明に係わる回路はまたＣＰＵ１２１が、より高性能の
モータのために使用される傾向がある、デジタル信号プ
ロセッサ（ＤＳＰ）であるＭＣＵにおいて非常に有用で
ある。
国、テキサス州、オースチンのモトローラ・インコーポ
レイテッドから入手可能なＭＣ６８ＨＣ０８ＭＰ１６型
の修正として実施するのが好ましい。しかしながら、本
発明に係わる回路はまたＣＰＵ１２１が、より高性能の
モータのために使用される傾向がある、デジタル信号プ
ロセッサ（ＤＳＰ）であるＭＣＵにおいて非常に有用で
ある。
【００３０】電圧センサ１４０は種々の電圧検知回路を
使用して実施できることに注意を要する。例えば、電圧
センサ１４０はアナログ−デジタル変換器（ＡＤＣ）と
して実施でき、その場合は「負荷電圧Ｕ」の正確なプロ
フィールを構成できる。電圧センサ１４０として使用可
能な第２の回路は伝統的なシュミットトリガまたはヒス
テリシスを有する比較器のようなヒステリシス装置であ
る。電圧センサ１４０を実施することができる第３の形
式の装置はしきい値電圧が２つのレベルの間で切り換え
できる比較器である。２つの別個のしきい値電圧の利点
は以下に図５および図６の説明と関連してよりよく理解
できるであろう。電圧センサ１４０はまた伝統的な比較
器の入力において抵抗／容量（ＲＣ）ネットワークを使
用して実施できる。そのような遅延要素はヒステリシス
の等価物またはしきい値の変化を提供する。電圧センサ
１４０として使用可能な他の形式の回路は数多くのメモ
リ集積回路において一般的なアドレス遷移検出（ＡＴ
Ｄ）回路において使用されるもののような遷移検出器
（ｔｒａｎｓｉｔｉｏｎ ｄｅｔｅｃｔｏｒ）である。
さらに、電圧センサ１４０のために他の回路を使用する
ことができる。電圧センサ１４０の主たる特性はそれが
ある電圧がしきい値を通過したことを検知しかつそれに
応じてデジタル出力信号を提供することである。
使用して実施できることに注意を要する。例えば、電圧
センサ１４０はアナログ−デジタル変換器（ＡＤＣ）と
して実施でき、その場合は「負荷電圧Ｕ」の正確なプロ
フィールを構成できる。電圧センサ１４０として使用可
能な第２の回路は伝統的なシュミットトリガまたはヒス
テリシスを有する比較器のようなヒステリシス装置であ
る。電圧センサ１４０を実施することができる第３の形
式の装置はしきい値電圧が２つのレベルの間で切り換え
できる比較器である。２つの別個のしきい値電圧の利点
は以下に図５および図６の説明と関連してよりよく理解
できるであろう。電圧センサ１４０はまた伝統的な比較
器の入力において抵抗／容量（ＲＣ）ネットワークを使
用して実施できる。そのような遅延要素はヒステリシス
の等価物またはしきい値の変化を提供する。電圧センサ
１４０として使用可能な他の形式の回路は数多くのメモ
リ集積回路において一般的なアドレス遷移検出（ＡＴ
Ｄ）回路において使用されるもののような遷移検出器
（ｔｒａｎｓｉｔｉｏｎ ｄｅｔｅｃｔｏｒ）である。
さらに、電圧センサ１４０のために他の回路を使用する
ことができる。電圧センサ１４０の主たる特性はそれが
ある電圧がしきい値を通過したことを検知しかつそれに
応じてデジタル出力信号を提供することである。
【００３１】フリップフロップ１３１および１３２は信
号Ｇ１およびＧ２をクロッキング信号として使用し、従
ってフリップフロップ１３１および１３２の出力（信号
ＤＴ１およびＤＴ２）は種々のモータ電流状態を表すこ
とができる。例えば、モータフェーズＵへの電流が、Ｉ
＋として示される、大きな正の電流である場合は、電圧
センサ１４０はデッドタイムインターバルまたはデッド
タイム期間の間にその出力に論理ローレベルで電圧を提
供する。モータフェーズＵへの電流が低いまたはローの
振幅を有する期間の間を除き、フリップフロップ１３１
および１３２の出力は同じになるであろう。ＣＰＵ１２
１はＲＯＭ１２２に格納することができるソフトウエア
の制御の下にこの情報を好適に使用して信号Ｇ１および
Ｇ２に対し適切な補償を与える。同様に、モータフェー
ズＵへの電流が負の値でありかつ比較的大きいまたは高
い振幅である場合、電圧センサ１４０は論理ハイレベル
を出力する。フリップフロップ１３１および１３２の出
力は“１１”に等しい。しかしながら、遷移の期間の間
は、電圧センサ１４０によって検知される引き続く値は
変化し、かつ従って、ＤＴ１およびＤＴ２は“０１”に
なるであろう。従って、０１状態はモータフェーズＵへ
の電流の極性の係属中の遷移（ｐｅｎｄｉｎｇ ｔｒａ
ｎｓｉｔｉｏｎ）を通知する。
号Ｇ１およびＧ２をクロッキング信号として使用し、従
ってフリップフロップ１３１および１３２の出力（信号
ＤＴ１およびＤＴ２）は種々のモータ電流状態を表すこ
とができる。例えば、モータフェーズＵへの電流が、Ｉ
＋として示される、大きな正の電流である場合は、電圧
センサ１４０はデッドタイムインターバルまたはデッド
タイム期間の間にその出力に論理ローレベルで電圧を提
供する。モータフェーズＵへの電流が低いまたはローの
振幅を有する期間の間を除き、フリップフロップ１３１
および１３２の出力は同じになるであろう。ＣＰＵ１２
１はＲＯＭ１２２に格納することができるソフトウエア
の制御の下にこの情報を好適に使用して信号Ｇ１および
Ｇ２に対し適切な補償を与える。同様に、モータフェー
ズＵへの電流が負の値でありかつ比較的大きいまたは高
い振幅である場合、電圧センサ１４０は論理ハイレベル
を出力する。フリップフロップ１３１および１３２の出
力は“１１”に等しい。しかしながら、遷移の期間の間
は、電圧センサ１４０によって検知される引き続く値は
変化し、かつ従って、ＤＴ１およびＤＴ２は“０１”に
なるであろう。従って、０１状態はモータフェーズＵへ
の電流の極性の係属中の遷移（ｐｅｎｄｉｎｇ ｔｒａ
ｎｓｉｔｉｏｎ）を通知する。
【００３２】これらの値に遭遇したとき、ＣＰＵ１２１
上で動作するソフトウエアは電流のゼロクロスを予期し
てＧ１およびＧ２の信号の内の適切な１つ（または両
方）のデューティサイクルの訂正オフセットを変化させ
ることができる。従って、電流カーブの平坦化の代わり
に、垂直方向の遷移を生じさせこれは結果としてゼロク
ロスにおけるひずみを微細なものとする。信号ＤＴ１お
よびＤＴ２が取り得る値は以下の表１に再現されてい
る。
上で動作するソフトウエアは電流のゼロクロスを予期し
てＧ１およびＧ２の信号の内の適切な１つ（または両
方）のデューティサイクルの訂正オフセットを変化させ
ることができる。従って、電流カーブの平坦化の代わり
に、垂直方向の遷移を生じさせこれは結果としてゼロク
ロスにおけるひずみを微細なものとする。信号ＤＴ１お
よびＤＴ２が取り得る値は以下の表１に再現されてい
る。
【表１】
【００３３】図４は、信号Ｇ１，Ｇ２および「負荷電圧
Ｕ」を含む、本発明の動作を理解するうえで関連ある種
々の電圧のタイミング図を示す。「負荷電圧Ｕ」は４つ
の異なる条件に対して示されており、１つは高い正の電
流に対するものであり、１つは高い負の電流に対するも
のであり、１つは低い正の電流に対するものであり、そ
して１つは低い負の電流に対するものである。図４にお
いて、水平軸は時間を表しかつ垂直軸は電圧を表してい
る。また、図４において、種々の相対的時間は必ずしも
比例して描かれておらず、かつ従って、デッドタイムイ
ンターバルは典型的な実施形態におけるものよりも長く
見えるようになっている。図４において、種々の注目の
時点は時間ｔ０〜ｔ９として示されている。ｔ０は原点
を表しかつ他の期間の各々はＧ１もＧ２もアクティブで
ないデッドタイムインターバルを表す。従って、図４に
示されるように、第１のデッドタイムインターバルはｔ
１およびｔ２の期間の間に発生し、第２のデッドタイム
インターバルはｔ３およびｔ４の期間の間に発生し、第
３のデッドタイムインターバルは時間ｔ５およびｔ６の
間に発生し、かつ第４のデッドタイムインターバルは時
間ｔ７およびｔ８の間に発生する。時間ｔ９は注目の期
間の終りにおける他のデッドタイムインターバルの開始
を示す。
Ｕ」を含む、本発明の動作を理解するうえで関連ある種
々の電圧のタイミング図を示す。「負荷電圧Ｕ」は４つ
の異なる条件に対して示されており、１つは高い正の電
流に対するものであり、１つは高い負の電流に対するも
のであり、１つは低い正の電流に対するものであり、そ
して１つは低い負の電流に対するものである。図４にお
いて、水平軸は時間を表しかつ垂直軸は電圧を表してい
る。また、図４において、種々の相対的時間は必ずしも
比例して描かれておらず、かつ従って、デッドタイムイ
ンターバルは典型的な実施形態におけるものよりも長く
見えるようになっている。図４において、種々の注目の
時点は時間ｔ０〜ｔ９として示されている。ｔ０は原点
を表しかつ他の期間の各々はＧ１もＧ２もアクティブで
ないデッドタイムインターバルを表す。従って、図４に
示されるように、第１のデッドタイムインターバルはｔ
１およびｔ２の期間の間に発生し、第２のデッドタイム
インターバルはｔ３およびｔ４の期間の間に発生し、第
３のデッドタイムインターバルは時間ｔ５およびｔ６の
間に発生し、かつ第４のデッドタイムインターバルは時
間ｔ７およびｔ８の間に発生する。時間ｔ９は注目の期
間の終りにおける他のデッドタイムインターバルの開始
を示す。
【００３４】高い正の負荷電流に対しては、モータ２４
のインダクタンスは「負荷電圧Ｕ」をデッドタイムイン
ターバルの間に低いまたはロー電圧に迅速にドライブす
る。同様に、高い負の負荷電流に対しては、モータ２４
のインダクタンスはデッドタイムインターバルの間に
「負荷電圧Ｕ」を迅速に高いまたはハイ電圧にドライブ
する。しかしながら、インターバルｔ３〜ｔ４およびｔ
７〜ｔ８の間の低い正の負荷電流に対しては、モータ２
４のインダクタンスはシステムの寄生インダクタンスお
よびキャパシタンスとの相互作用により「負荷電圧Ｕ」
の電圧を低減する上で困難性を有する。したがって、
「負荷電圧Ｕ」の高電圧はデッドタイムインターバルの
間は低速でのみ減衰する。同様に、インターバルｔ１〜
ｔ２およびｔ５〜ｔ６の間の低い負の負荷電流に対し
て、モータ２４のインダクタンスはシステムの寄生物
（ｐａｒａｓｉｔｉｃｓ）との相互作用により「負荷電
圧Ｕ」の電圧を増大する上で困難性を有する。したがっ
て、低い電流状態の間の低速の減衰は電圧ひずみを表わ
しこれは図２に示される電流カーブの平坦化を生じる。
のインダクタンスは「負荷電圧Ｕ」をデッドタイムイン
ターバルの間に低いまたはロー電圧に迅速にドライブす
る。同様に、高い負の負荷電流に対しては、モータ２４
のインダクタンスはデッドタイムインターバルの間に
「負荷電圧Ｕ」を迅速に高いまたはハイ電圧にドライブ
する。しかしながら、インターバルｔ３〜ｔ４およびｔ
７〜ｔ８の間の低い正の負荷電流に対しては、モータ２
４のインダクタンスはシステムの寄生インダクタンスお
よびキャパシタンスとの相互作用により「負荷電圧Ｕ」
の電圧を低減する上で困難性を有する。したがって、
「負荷電圧Ｕ」の高電圧はデッドタイムインターバルの
間は低速でのみ減衰する。同様に、インターバルｔ１〜
ｔ２およびｔ５〜ｔ６の間の低い負の負荷電流に対し
て、モータ２４のインダクタンスはシステムの寄生物
（ｐａｒａｓｉｔｉｃｓ）との相互作用により「負荷電
圧Ｕ」の電圧を増大する上で困難性を有する。したがっ
て、低い電流状態の間の低速の減衰は電圧ひずみを表わ
しこれは図２に示される電流カーブの平坦化を生じる。
【００３５】図５は、本発明を理解する上で有用な種々
の電圧のタイミング図を示す。図５において、水平軸は
時間を表わしかつ垂直軸は「負荷電圧Ｕ」を表わす。注
目の２つの時点は時点ｔ１およびｔ２であり、かつ前の
図と同様に、時間ｔ０は時間軸の原点を表わす。縦軸に
沿って、“Ｖ１”と名付けられた第１の電圧、および
“ＶＴＨ”と名付けられた第２の電圧を含む、注目の２
つの電圧が示されている。
の電圧のタイミング図を示す。図５において、水平軸は
時間を表わしかつ垂直軸は「負荷電圧Ｕ」を表わす。注
目の２つの時点は時点ｔ１およびｔ２であり、かつ前の
図と同様に、時間ｔ０は時間軸の原点を表わす。縦軸に
沿って、“Ｖ１”と名付けられた第１の電圧、および
“ＶＴＨ”と名付けられた第２の電圧を含む、注目の２
つの電圧が示されている。
【００３６】前記検知電圧の理想的な特性は波形ＶＡで
示されている。時間ｔ１において、ＶＡは定常状態のロ
ーレベルから定常状態のハイレベルまで完全に切り換わ
り、かつしたがって、電圧はｔ１およびｔ２の期間の間
のデッドタイムインターバルの間に楽々と（ｃｌｅａｎ
ｌｙ）切り換わる。ＶＡは理想的な特性を表わすから、
それは実際の回路においては達成することはできない。
しかしながら、“ＶＢ”と名付けられた波形は可能な波
形を表わす。インダクタンスが電流の瞬時的な変化を妨
害するからおよびモータは電気的に大きなインダクタン
スとしてモデル化できるから、ＶＢ波形のような波形は
高い電流状態の下で最善の達成可能なスイッチング特性
を表わしている。波形Ｃ，ＤおよびＥは可変電流振幅状
態で遭遇する可能性が非常に高い他の波形を表わしてい
る。
示されている。時間ｔ１において、ＶＡは定常状態のロ
ーレベルから定常状態のハイレベルまで完全に切り換わ
り、かつしたがって、電圧はｔ１およびｔ２の期間の間
のデッドタイムインターバルの間に楽々と（ｃｌｅａｎ
ｌｙ）切り換わる。ＶＡは理想的な特性を表わすから、
それは実際の回路においては達成することはできない。
しかしながら、“ＶＢ”と名付けられた波形は可能な波
形を表わす。インダクタンスが電流の瞬時的な変化を妨
害するからおよびモータは電気的に大きなインダクタン
スとしてモデル化できるから、ＶＢ波形のような波形は
高い電流状態の下で最善の達成可能なスイッチング特性
を表わしている。波形Ｃ，ＤおよびＥは可変電流振幅状
態で遭遇する可能性が非常に高い他の波形を表わしてい
る。
【００３７】本発明によれば、電圧センサ１４０は「負
荷電圧Ｕ」が所定のレベルをクロスしたことまたは所定
のレベルと交差したことを検出する。図４に示されるよ
うに、電圧Ｖ１はスイッチング範囲の大きさの約２分の
１である。好ましくは、低い電流状態を決定するための
しきい値電圧はＶ１より高いいずれかのレベル、すなわ
ち図５におけるＶＴＨ、にセットされる。したがって、
図５において波形ＶＡ，ＶＢおよびＶＣに遭遇した場
合、訂正係数は不変であるが、これに対し、波形ＶＤお
よびＶＥに遭遇した場合には新しい訂正値が使用され
る。ＭＣＵ１２０はこの訂正を信号Ｇ１およびＧ２のパ
ルス幅を直ちに変えることにより行なう。例えば、図５
において、電圧波形は「低減している（ｄｅｃｒｅａｓ
ｉｎｇ）」として検出され、ＭＣＵ１２０はトランジス
タ５１へのパルス幅を直ちに増大して「負荷電圧Ｕ」を
より高い電圧にドライブする。
荷電圧Ｕ」が所定のレベルをクロスしたことまたは所定
のレベルと交差したことを検出する。図４に示されるよ
うに、電圧Ｖ１はスイッチング範囲の大きさの約２分の
１である。好ましくは、低い電流状態を決定するための
しきい値電圧はＶ１より高いいずれかのレベル、すなわ
ち図５におけるＶＴＨ、にセットされる。したがって、
図５において波形ＶＡ，ＶＢおよびＶＣに遭遇した場
合、訂正係数は不変であるが、これに対し、波形ＶＤお
よびＶＥに遭遇した場合には新しい訂正値が使用され
る。ＭＣＵ１２０はこの訂正を信号Ｇ１およびＧ２のパ
ルス幅を直ちに変えることにより行なう。例えば、図５
において、電圧波形は「低減している（ｄｅｃｒｅａｓ
ｉｎｇ）」として検出され、ＭＣＵ１２０はトランジス
タ５１へのパルス幅を直ちに増大して「負荷電圧Ｕ」を
より高い電圧にドライブする。
【００３８】典型的な実施形態においては、「負荷電圧
Ｕ」はそのサイクルの大部分の間ＶＡに類似しているこ
とに注意を要する。しかしながら、電流がゼロに接近す
るに応じて、システムの寄生物が支配し始める。したが
って「負荷電圧Ｕ」は波形ＶＡからＶＢ，ＶＣそして最
終的にＶＤへと進行し、この時点でＭＣＵ１２０はレジ
スタ１３３において“０１”状態を検出しかつ訂正値お
よびパルス幅デューティサイクルを変化させる。この別
個のスイッチングは負荷電流を平坦化する代わりに垂直
方向に急激な遷移を生じさせる結果となる。この別個の
スイッチングはデッドタイムの挿入によって生成される
事実上全てのひずみを除去する。
Ｕ」はそのサイクルの大部分の間ＶＡに類似しているこ
とに注意を要する。しかしながら、電流がゼロに接近す
るに応じて、システムの寄生物が支配し始める。したが
って「負荷電圧Ｕ」は波形ＶＡからＶＢ，ＶＣそして最
終的にＶＤへと進行し、この時点でＭＣＵ１２０はレジ
スタ１３３において“０１”状態を検出しかつ訂正値お
よびパルス幅デューティサイクルを変化させる。この別
個のスイッチングは負荷電流を平坦化する代わりに垂直
方向に急激な遷移を生じさせる結果となる。この別個の
スイッチングはデッドタイムの挿入によって生成される
事実上全てのひずみを除去する。
【００３９】この改善につきさらに図６を参照して説明
し、図６は結果として得られる電流波形を示しそこでは
時点ｔ０〜ｔ７は図２の同じに名付けられた時点に対応
している。図２に示される訂正されない電流波形に対し
て、該波形のシヌソイド特性は時間ｔ２およびｔ３、お
よびｔ５およびｔ６の間でひずんでいることに注意を要
する。これらのひずみの組合せはモータのシャフトで感
じることができる認識できかつ不所望のトルクの脈動を
生じる結果となる。しかしながら、本発明によれば、波
形は今やよりシヌソイドに近くかつ前に平坦化されてい
た波形の部分は今ややや垂直の不連続性を示している。
この不連続性は受け入れ可能なものであり、かつモータ
シャフト上で感じることはできない。
し、図６は結果として得られる電流波形を示しそこでは
時点ｔ０〜ｔ７は図２の同じに名付けられた時点に対応
している。図２に示される訂正されない電流波形に対し
て、該波形のシヌソイド特性は時間ｔ２およびｔ３、お
よびｔ５およびｔ６の間でひずんでいることに注意を要
する。これらのひずみの組合せはモータのシャフトで感
じることができる認識できかつ不所望のトルクの脈動を
生じる結果となる。しかしながら、本発明によれば、波
形は今やよりシヌソイドに近くかつ前に平坦化されてい
た波形の部分は今ややや垂直の不連続性を示している。
この不連続性は受け入れ可能なものであり、かつモータ
シャフト上で感じることはできない。
【００４０】示された実施形態においては、レジスタ１
３３によって提供される出力はＭＣＵ１２０上で実行す
るソフトウェアによって調べられて「出力電圧Ｕ」が時
点ｔ２においてＶＴＨをクロスまたは交差したか否かを
判定する。典型的には、ＲＯＭ１２２は正弦波を表わす
係数テーブルを含む。前記補償を行なうために、ソフト
ウェアプログラムはレジスタ１３３の内容を読まなけれ
ばならない。もし該内容が０１であれば、ソフトウェア
は正弦波データ（前記テーブルからフェッチされる）に
加えられる値を変化させかつＰＷＭ１２５の適切な制御
レジスタが前記正弦波データと新しいオフセットを加え
たものに対応するデューティサイクルを備えた信号Ｇ１
およびＧ２を出力するよう変更する。この訂正作用はパ
ルス幅変調器の出力のデューティサイクルに不連続なジ
ャンプを生じさせる結果となる。しかしながら、正味の
モータ電圧波形はよりなめらかになり、それはこの不連
続性はデッドタイムインターバルの間に生じている電圧
波形の変化を妨げるからである。
３３によって提供される出力はＭＣＵ１２０上で実行す
るソフトウェアによって調べられて「出力電圧Ｕ」が時
点ｔ２においてＶＴＨをクロスまたは交差したか否かを
判定する。典型的には、ＲＯＭ１２２は正弦波を表わす
係数テーブルを含む。前記補償を行なうために、ソフト
ウェアプログラムはレジスタ１３３の内容を読まなけれ
ばならない。もし該内容が０１であれば、ソフトウェア
は正弦波データ（前記テーブルからフェッチされる）に
加えられる値を変化させかつＰＷＭ１２５の適切な制御
レジスタが前記正弦波データと新しいオフセットを加え
たものに対応するデューティサイクルを備えた信号Ｇ１
およびＧ２を出力するよう変更する。この訂正作用はパ
ルス幅変調器の出力のデューティサイクルに不連続なジ
ャンプを生じさせる結果となる。しかしながら、正味の
モータ電圧波形はよりなめらかになり、それはこの不連
続性はデッドタイムインターバルの間に生じている電圧
波形の変化を妨げるからである。
【００４１】この機能はフェーズごとに１つの装置ピン
のみを加えることによりマイクロコントローラによって
行なうことができることに注目すべきである。好ましく
は、ＭＣＵ１２０は少なくとも６つのＰＷＭ出力を含
み、したがってＭＣＵ１２０が３相モータのような３相
誘導負荷をドライブできるようにする。したがって、こ
の技術は３つの余分のピンのみを加えることによって達
成できる。
のみを加えることによりマイクロコントローラによって
行なうことができることに注目すべきである。好ましく
は、ＭＣＵ１２０は少なくとも６つのＰＷＭ出力を含
み、したがってＭＣＵ１２０が３相モータのような３相
誘導負荷をドライブできるようにする。したがって、こ
の技術は３つの余分のピンのみを加えることによって達
成できる。
【００４２】また、示された実施形態において、電圧セ
ンサ１４０はＭＣＵ１２０の外部にあることに注意を要
する。しかしながら、他の実施形態では、電圧センサ１
４０の一部または全てを、どのように電圧センサ１４０
が実施されるかに応じて、オンチップに含めることがで
きる。しかしながら、ＭＣＵ１２０は伝統的な低電力相
補金属酸化物半導体（ＣＭＯＳ）ＭＣＵを使用して実施
されるから、比較器のようなセンサを含めることによっ
てより多くの機能をオンチップで実施できることに注意
を要する。しかしながら、この場合、「負荷電圧Ｕ」の
最大振幅を低減するために外部の分割ネットワーク（ｅ
ｘｔｅｒｎａｌ ｄｉｖｉｄｅｒ ｎｅｔｗｏｒｋ）を
使用するのが好ましい。さらに、ＭＣＵ１２０の現存す
るＡ−Ｄ変換器チャネルを使用して波形の一部をより直
接的に再構成できることに注目すべきである。さらに、
バイポーラＣＭＯＳ（ＢＩＣＭＯＳ）のような将来の処
理技術が利用可能になるに応じて、ＩＧＢＴ５１および
５２ならびにダイオード６１および６２を含むインバー
タもまたＭＣＵ１２０の他の要素と共にオンチップで実
施できるようになるであろう。
ンサ１４０はＭＣＵ１２０の外部にあることに注意を要
する。しかしながら、他の実施形態では、電圧センサ１
４０の一部または全てを、どのように電圧センサ１４０
が実施されるかに応じて、オンチップに含めることがで
きる。しかしながら、ＭＣＵ１２０は伝統的な低電力相
補金属酸化物半導体（ＣＭＯＳ）ＭＣＵを使用して実施
されるから、比較器のようなセンサを含めることによっ
てより多くの機能をオンチップで実施できることに注意
を要する。しかしながら、この場合、「負荷電圧Ｕ」の
最大振幅を低減するために外部の分割ネットワーク（ｅ
ｘｔｅｒｎａｌ ｄｉｖｉｄｅｒ ｎｅｔｗｏｒｋ）を
使用するのが好ましい。さらに、ＭＣＵ１２０の現存す
るＡ−Ｄ変換器チャネルを使用して波形の一部をより直
接的に再構成できることに注目すべきである。さらに、
バイポーラＣＭＯＳ（ＢＩＣＭＯＳ）のような将来の処
理技術が利用可能になるに応じて、ＩＧＢＴ５１および
５２ならびにダイオード６１および６２を含むインバー
タもまたＭＣＵ１２０の他の要素と共にオンチップで実
施できるようになるであろう。
【００４３】本発明が好ましい実施形態に関して説明さ
れたが、当業者には本発明は数多くの方法で変更できか
つ上で特定的に示しかつ説明したもの以外の数多くの実
施形態を取り得ることは明らかであろう。例えば、本発
明は全てハードウェア要素を使用してあるいはハードウ
ェアとソフトウェアの何らかの組合わせによって実施す
ることができる。本システムは、単相および多相ＡＣモ
ータを含む、全ての形式のインバータ給電誘導負荷にと
って有用である。さらに、本システムは低価格のマイク
ロコントローラまたは高性能のＤＳＰに適しているが、
それは他の形式のＣＰＵと共に使用することもできる。
また、トランジスタ技術の種別はＩＧＢＴ、パワーＭＯ
Ｓ電界効果トランジスタ（ＭＯＳＦＥＴ）、接合ＦＥＴ
（ＪＦＥＴ）、ガリウムひ素、または他の適切なトラン
ジスタ形式とすることができる。したがって、添付の特
許請求の範囲により本発明の真の範囲内に入る本発明の
全ての変更をカバーすることを意図している。
れたが、当業者には本発明は数多くの方法で変更できか
つ上で特定的に示しかつ説明したもの以外の数多くの実
施形態を取り得ることは明らかであろう。例えば、本発
明は全てハードウェア要素を使用してあるいはハードウ
ェアとソフトウェアの何らかの組合わせによって実施す
ることができる。本システムは、単相および多相ＡＣモ
ータを含む、全ての形式のインバータ給電誘導負荷にと
って有用である。さらに、本システムは低価格のマイク
ロコントローラまたは高性能のＤＳＰに適しているが、
それは他の形式のＣＰＵと共に使用することもできる。
また、トランジスタ技術の種別はＩＧＢＴ、パワーＭＯ
Ｓ電界効果トランジスタ（ＭＯＳＦＥＴ）、接合ＦＥＴ
（ＪＦＥＴ）、ガリウムひ素、または他の適切なトラン
ジスタ形式とすることができる。したがって、添付の特
許請求の範囲により本発明の真の範囲内に入る本発明の
全ての変更をカバーすることを意図している。
【００４４】
【発明の効果】したがって、本発明は図２に示されるよ
うなモータ電流信号のひずみを補償するシステムを提供
する。このシステムは低価格でありかつ、２つのＤ型フ
リップフロップ、１つのレジスタ、および外部電圧セン
サのみを使用して現存するマイクロコントローラに対す
る変更を行なうことにより実施できる。任意選択的に、
電圧センサ１４０への入力は抵抗分圧器または分割器を
使用してスケーリングできることに注意を要する。しか
しながら、抵抗分圧器が使用されても、電流センサほど
のシステムコストを加えることはない。
うなモータ電流信号のひずみを補償するシステムを提供
する。このシステムは低価格でありかつ、２つのＤ型フ
リップフロップ、１つのレジスタ、および外部電圧セン
サのみを使用して現存するマイクロコントローラに対す
る変更を行なうことにより実施できる。任意選択的に、
電圧センサ１４０への入力は抵抗分圧器または分割器を
使用してスケーリングできることに注意を要する。しか
しながら、抵抗分圧器が使用されても、電流センサほど
のシステムコストを加えることはない。
【図１】従来技術に係わるモータシステムを部分的ブロ
ック図および部分的回路図形式で示すブロック回路図で
ある。
ック図および部分的回路図形式で示すブロック回路図で
ある。
【図２】図１のモータシステムに関連する信号を示すタ
イミング図である。
イミング図である。
【図３】本発明に係わるモータシステムの一部を部分的
ブロック図、部分的論理図、および部分的回路図形式で
示すブロック回路図である。
ブロック図、部分的論理図、および部分的回路図形式で
示すブロック回路図である。
【図４】図３の動作を理解する上で有用な信号を示すタ
イミング図である。
イミング図である。
【図５】図３の動作を理解する上で有用な他の１組の電
圧波形を示すタイミング図である。
圧波形を示すタイミング図である。
【図６】図２に対応するモータ波形を示すが図３のモー
タシステムの１つのフェーズの出力を示すタイミング図
でるあ。
タシステムの１つのフェーズの出力を示すタイミング図
でるあ。
１００ パルス幅変調器（ＰＷＭ）システム １２０ ＭＣＵ １４０ 電圧センサ ５１，５２ トランジスタ ６１，６２ ダイオード １２１ ＣＰＵ １２２ ＲＯＭ １２３ アドレスバス １２４ データバス １２５ ＰＷＭ部 １３０ 低電流状態回路 １３１，１３２ Ｄ型フリップフロップ １３３ レジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−231670（ＪＰ，Ａ) 特開 平９−47039（ＪＰ，Ａ) 特開 平６−245547（ＪＰ，Ａ) 特開 平６−165508（ＪＰ，Ａ) 米国特許5450306（ＵＳ，Ａ) 米国特許4546422（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H02M 7/5387 H02P 7/63
Claims (5)
- 【請求項１】 第１のパルス幅変調（ＰＷＭ）信号（Ｇ
１）および第２のＰＷＭ信号（Ｇ２）によって制御され
る一対のトランジスタ（５１，５２）によって給電され
る誘導性負荷をドライブするためのシステム（１００）
であって、前記第１のＰＷＭ信号と第２のＰＷＭ信号の
間にその間にどちらのＰＷＭ信号も肯定されないデッド
タイムが生じ、前記システム（１００）はオープンルー
プシステムで動作可能であり、前記システム（１００）
は、 前記誘導性負荷に接続された電圧センサ（１４０）であ
って、該電圧センサは前記誘導性負荷の負荷電圧を検知
しかつ前記負荷電圧が第１の所定の値に対して所定の関
係にあるとき第１の値の出力信号を生成するもの、 前記電圧センサからの出力信号、前記第１のＰＷＭ信号
および第２のＰＷＭ信号、を検知するマイクロコントロ
ーラ（１２０）であって前記マイクロコントローラは前
記デッドタイムの間の第１の時間に前記出力信号の値を
示す第１の信号を発生し、かつ前記デッドタイムの間の
第２の時間に前記出力信号の値を示す第２の信号を発生
するもの、 を具備し、前記第１の信号および前記第２の信号が異な
る値を示した場合、前記誘導性負荷の出力電流のニアゼ
ロクロスが指示されることを特徴とする第１のＰＷＭ信
号（Ｇ１）および第２のＰＷＭ信号（Ｇ２）によって制
御される一対のトランジスタ（５１，５２）によって給
電される誘導性負荷をドライブするためのシステム（１
００）。 - 【請求項２】 第１の変調信号および第２の変調信号に
よって制御される一対のトランジスタ（５１，５２）に
よって給電される誘導性負荷のひずみ補正のためのニア
ゼロ電流検出回路であって、その間にどちらの変調信号
も肯定されないデッドタイムが前記第１の変調信号と前
記第２の変調信号の間に発生し、前記ニアゼロ電流検出
回路は、 前記誘導性負荷に接続された電圧センサ（１４０）であ
って、 該電圧センサは前記誘導性負荷の負荷電圧を検知しかつ
前記負荷電圧が第１の所定の値に対して所定の関係にあ
るとき第１の値の出力信号を生成するもの、 前記電圧センサからの出力信号をその入力において受け
る第１のラッチ（１３１）であって、該第１のラッチは
前記第１の変調信号によって制御されるもの、そして前
記電圧センサからの出力信号をその入力において受ける
第２のラッチ（１３２）であって、該第２のラッチは前
記第２の変調信号によって制御されるもの、を具備し、
前記第１のラッチのラッチされた出力信号および前記第
２のラッチのラッチされた出力信号に対する異なる値は
前記誘導性負荷の出力電流がゼロから所定の大きさ内に
あることを示すことを特徴とするニアゼロ電流検出回
路。 - 【請求項３】 さらに、前記第１のラッチによりラッチ
された出力信号および前記第２のラッチによりラッチさ
れた出力信号を受けかつ前記第１の変調信号および前記
第２の変調信号を発生するパルス幅変調器を備え、該パ
ルス幅変調器は、前記第１および第２の変調信号の内の
一方のデューティサイクルを変更しかつ、前記第２のラ
ッチから出力されるものと異なる値が前記第１のラッチ
から出力されることに応じて、前記第１および第２の変
調信号の内の他方のもののデューティサイクルを変更す
ることにより、デッドタイムの間における出力電流の転
換により引き起こされる前記インダクタの出力電流のひ
ずみを補正するよう構成され、前記第１および第２の変
調信号の内の他方のものはニアゼロひずみを補正するた
めに前記出力電流がゼロに等しくなる前に変更されるこ
とを特徴とする請求項２に記載の回路。 - 【請求項４】 第１のパルス幅変調（ＰＷＭ）信号およ
び第２のＰＷＭ信号によって制御される一対のトランジ
スタ（５１，５２）によって給電される誘導性負荷をド
ライブするためのデータ処理システム（１００）であっ
て、前記データ処理システムはオープンループシステム
において動作可能であり、前記データ処理システム（１
００）は、 前記誘導性負荷に接続された電圧センサ（１４０）であ
って、該電圧センサは前記誘導性負荷の負荷電圧を検知
しかつ前記負荷電圧が所定の値に対して第１の状態にあ
るときに第１の値の出力信号を生成するもの、 前記電圧センサからの出力信号をその入力において受け
る第１のラッチ（１３１）であって、該第１のラッチは
前記出力信号が前記第１のＰＷＭ信号のエッジによりラ
ッチされかつ第１のラッチされた出力信号として出力さ
れるように前記第１のＰＷＭ信号によって制御されるも
の、 前記電圧センサからの出力信号をその入力において受け
る第２のラッチ（１３２）であって、該第２のラッチは
前記出力信号が前記第２のＰＷＭ信号のエッジによりラ
ッチされかつ第２のラッチされた出力信号として出力さ
れるように前記第２のＰＷＭ信号によって制御されるも
の、 前記第１のラッチされた出力信号および前記第２のラッ
チされた出力信号を受けかつ前記第１のＰＷＭ信号およ
び前記第２のＰＷＭ信号を発生するプロセッサ（１２
１）であって、前記第１のＰＷＭ信号および前記第２の
ＰＷＭ信号の間にいずれのＰＷＭ信号も肯定されないデ
ッドタイムが配置され、かつ前記プロセッサは前記第１
および第２のＰＷＭ信号の内の一方のデューティサイク
ルを変更しかつ、前記第２のラッチされた出力信号と異
なる前記第１のラッチされた出力信号の発生に応じて、
前記プロセッサは前記第１および第２のＰＷＭ信号の内
の他方のもののデューティサイクルを変更してデッドタ
イムの間における出力電流の転換によって生じる前記イ
ンダクタの出力電流のひずみを補正し、前記第１および
第２のＰＷＭ信号の内の他方のものは前記出力電流のニ
アゼロクロスを検出したことに応じて前記出力電流のニ
アゼロひずみを補正するために変更されるもの、 を具備することを特徴とするデータ処理システム（１０
０）。 - 【請求項５】 第１のパルス幅変調（ＰＷＭ）信号およ
び第２のＰＷＭ信号によって制御される一対のトランジ
スタによって給電される誘導性負荷のひずみ補正のため
のニアゼロ電流検出方法であって、前記第１のＰＷＭ信
号および第２のＰＷＭ信号のいずれも肯定されないデッ
ドタイム期間が前記第１のＰＷＭ信号の各パルスの後に
発生し、前記方法はオープンループシステムにおいて動
作可能であり、前記方法は、 第１のデッドタイム期間の間に前記誘導性負荷の第１の
負荷電圧を検知する段階、 第２のデッドタイム期間の間に前記誘導性負荷の第２の
負荷電圧を検知する段階、そして前記第１の値および前
記第２の値が、ニアゼロ電流クロスの検出に対応して、
選択されたレベルを示していることに応じてニアゼロ電
流ひずみを補正するための信号を発生する段階、 を具備することを特徴とする第１のＰＷＭ信号および第
２のＰＷＭ信号によって制御される一対のトランジスタ
によって給電される誘導性負荷のひずみ補正のためのニ
アゼロ電流検出方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/835,370 US5764024A (en) | 1997-04-07 | 1997-04-07 | Pulse width modulator (PWM) system with low cost dead time distortion correction |
| US08/835,370 | 1997-04-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10285937A JPH10285937A (ja) | 1998-10-23 |
| JP3342662B2 true JP3342662B2 (ja) | 2002-11-11 |
Family
ID=25269343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10695698A Expired - Fee Related JP3342662B2 (ja) | 1997-04-07 | 1998-04-02 | パルス幅変調（ｐｗｍ）システム |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5764024A (ja) |
| EP (1) | EP0871285B1 (ja) |
| JP (1) | JP3342662B2 (ja) |
| KR (1) | KR100617884B1 (ja) |
| CN (1) | CN1242555C (ja) |
| DE (1) | DE69815429T2 (ja) |
| TW (1) | TW525341B (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3372436B2 (ja) * | 1996-11-28 | 2003-02-04 | オークマ株式会社 | インバータの制御装置 |
| US5991505A (en) * | 1996-12-09 | 1999-11-23 | Frank; Steven R. | Switching motor control apparatus |
| KR100318441B1 (ko) | 1997-12-30 | 2002-02-19 | 박종섭 | 아날로그-디지털변환장치및그변환방법 |
| US6169334B1 (en) | 1998-10-27 | 2001-01-02 | Capstone Turbine Corporation | Command and control system and method for multiple turbogenerators |
| DE19858697A1 (de) * | 1998-12-18 | 2000-07-27 | Mannesmann Vdo Ag | Verfahren und Schaltungsanordnung zur Überwachung des Betriebszustandes einer Last |
| US6629064B1 (en) * | 1999-03-09 | 2003-09-30 | Capstone Turbine Corporation | Apparatus and method for distortion compensation |
| US6137272A (en) * | 1999-11-03 | 2000-10-24 | Motorola, Inc. | Method of operating an AC-DC converter |
| KR100319142B1 (ko) * | 1999-12-30 | 2002-01-05 | 구자홍 | 전동기의 속도 제어장치 |
| IT1318856B1 (it) * | 2000-09-14 | 2003-09-10 | St Microelectronics Srl | Circuito di rilevamento del passaggio per lo zero della corrente. |
| US6710993B1 (en) | 2000-11-27 | 2004-03-23 | Koninklijke Philips Electronics N.V. | Method and apparatus for providing overload protection for a circuit |
| US6400127B1 (en) | 2001-02-12 | 2002-06-04 | Philips Electronics North America Corporation | Dual mode pulse-width modulator for power control applications |
| US6714424B2 (en) | 2001-11-30 | 2004-03-30 | Ballard Power Systems Corporation | Dead-time compensation with narrow pulse elimination in solid- state switch devices |
| US6690135B2 (en) | 2002-01-24 | 2004-02-10 | Delphi Technologies, Inc. | Method for compensating for dead time non-linearities in a pulse width modulation controlled switching scheme |
| US6535402B1 (en) * | 2002-07-12 | 2003-03-18 | Delta Electronics Inc. | Adaptive compensation of dead time for inverter and converter |
| US6775158B2 (en) * | 2002-09-16 | 2004-08-10 | Sodick Co. Ltd. | Pulse width modulation controller and method |
| US6801028B2 (en) | 2002-11-14 | 2004-10-05 | Fyre Storm, Inc. | Phase locked looped based digital pulse converter |
| EP1422813A3 (en) * | 2002-11-19 | 2005-04-13 | Matsushita Electric Industrial Co., Ltd. | Inverter control method and apparatus |
| US7044571B2 (en) | 2003-10-28 | 2006-05-16 | Hewlett-Packard Development Company, L.P. | Power supply adjustment |
| AT501424B1 (de) * | 2003-10-31 | 2008-08-15 | Fronius Int Gmbh | Verfahren für einen wechselrichter und wechselrichter, insbesondere solarwechselrichter |
| US8593768B2 (en) * | 2003-12-08 | 2013-11-26 | Rockwell Automation Technologies, Inc. | Apparatus and method for disabling the operation of high power devices |
| DE10359236B3 (de) * | 2003-12-17 | 2005-05-25 | Siemens Ag | Anordnung zur Prüfung einer Leistungsendstufe |
| US6977478B2 (en) * | 2004-04-29 | 2005-12-20 | International Business Machines Corporation | Method, system and program product for controlling a single phase motor |
| US7161819B2 (en) * | 2004-07-22 | 2007-01-09 | Valeo Electrical Systems, Inc. | Zero-crossing correction in sinusoidally commutated motors |
| GB0419214D0 (en) * | 2004-08-28 | 2004-09-29 | Siemens Ag | Improved dead time compensation for AC drives |
| JP4581574B2 (ja) * | 2004-09-08 | 2010-11-17 | 株式会社ジェイテクト | モータ制御装置及び電動パワーステアリング装置 |
| EP1650862B1 (en) * | 2004-10-22 | 2019-08-07 | Dialog Semiconductor GmbH | System-on-chip for high voltage applications |
| US7236020B1 (en) * | 2004-12-17 | 2007-06-26 | 02Micro Inc. | Pulse translation method from low to high voltage level in half and full bridge application |
| US7447279B2 (en) * | 2005-01-31 | 2008-11-04 | Freescale Semiconductor, Inc. | Method and system for indicating zero-crossings of a signal in the presence of noise |
| TWI247488B (en) * | 2005-04-07 | 2006-01-11 | Sunext Technology Co Ltd | Decoding system for eight to fourteen modulation or eight to sixteen modulation (FEM/ESM) |
| JP4704260B2 (ja) * | 2006-03-27 | 2011-06-15 | 富士通セミコンダクター株式会社 | Ｐｗｍ出力回路 |
| MXPA06009995A (es) * | 2006-04-04 | 2007-10-03 | Smith Corp A O | Maquina electrica que tiene un circuito interruptor en serie. |
| JP4762824B2 (ja) | 2006-08-10 | 2011-08-31 | 株式会社豊田中央研究所 | 電力変換回路 |
| US7800350B2 (en) * | 2007-05-11 | 2010-09-21 | Freescale Semiconductor, Inc. | Apparatus for optimizing diode conduction time during a deadtime interval |
| CN101471648B (zh) * | 2007-12-28 | 2012-05-16 | 震一科技股份有限公司 | 可产生连续脉波的电路及方法 |
| US7804379B2 (en) * | 2008-05-07 | 2010-09-28 | Microchip Technology Incorporated | Pulse width modulation dead time compensation method and apparatus |
| US7969108B2 (en) * | 2008-12-03 | 2011-06-28 | Semiconductor Components Industries, Llc | Control circuit for a brushless DC motor and method therefor |
| EP2330870A1 (en) * | 2009-08-28 | 2011-06-08 | Freescale Semiconductor, Inc. | Sampling trigger device and method thereof |
| JP5170075B2 (ja) * | 2009-12-28 | 2013-03-27 | サンケン電気株式会社 | 電流型インバータ装置 |
| WO2012020363A1 (en) * | 2010-08-13 | 2012-02-16 | Koninklijke Philips Electronics N.V. | Switched-mode power supply apparatus and method |
| FR2969859A1 (fr) * | 2010-12-22 | 2012-06-29 | Francecol Technology | Dispositif pour detecter un courant dans un variateur electronique de puissance. |
| CA2778322C (en) | 2011-07-06 | 2018-09-04 | Technologie Demtroys Inc. | Method of operating a remotely-controlled switching device of an energy management system |
| JP5901926B2 (ja) * | 2011-10-05 | 2016-04-13 | ルネサスエレクトロニクス株式会社 | Ｐｗｍ出力装置及びモータ駆動装置 |
| US8886970B2 (en) * | 2011-12-08 | 2014-11-11 | Active-Semi, Inc. | Power manager tile for multi-tile power management integrated circuit |
| US8868893B2 (en) * | 2011-12-13 | 2014-10-21 | Active-Semi, Inc. | Multi-mode power manager for power management integrated circuit |
| KR101242857B1 (ko) * | 2012-02-01 | 2013-03-12 | 엘에스산전 주식회사 | 인버터 제어방법 |
| KR101367681B1 (ko) | 2012-05-30 | 2014-02-26 | 삼성전기주식회사 | 신호 듀티 검출 장치 및 이를 갖는 모터 구동 장치 |
| CN105765852A (zh) * | 2013-10-01 | 2016-07-13 | 万银电力电子科技有限公司 | 用于功率转换器的柔性数字控制器 |
| US9178451B2 (en) | 2014-01-02 | 2015-11-03 | Silicon Laboratories Inc. | Controller for brushless DC motor with flexible startup and method therefor |
| US9178452B2 (en) | 2014-01-02 | 2015-11-03 | Silicon Laboratories Inc. | Controller for brushless DC motor with low torque ripple and method therefor |
| US9344021B2 (en) * | 2014-09-11 | 2016-05-17 | GM Global Technology Operations LLC | Inverter circuit for an electric machine |
| JP6419597B2 (ja) * | 2015-02-16 | 2018-11-07 | ルネサスエレクトロニクス株式会社 | モータの駆動方法、モータ駆動装置およびハードディスク装置 |
| US10003260B2 (en) | 2015-06-23 | 2018-06-19 | Nxp Usa, Inc. | Semiconductor devices and methods for dead time optimization by measuring gate driver response time |
| TWI633747B (zh) * | 2017-08-28 | 2018-08-21 | 茂達電子股份有限公司 | 馬達控制系統 |
| TWI683525B (zh) * | 2018-07-13 | 2020-01-21 | 茂達電子股份有限公司 | 馬達驅動電路與馬達驅動方法 |
| EP3726719A1 (en) * | 2019-04-15 | 2020-10-21 | Infineon Technologies Austria AG | Power converter and power conversion method |
| US10785073B1 (en) * | 2019-06-17 | 2020-09-22 | Hamilton Sundstrand Corporation | PWM signaling and encoding multiple statuses |
| CN112327043B (zh) * | 2020-10-28 | 2023-10-24 | 中国人民解放军军事科学院防化研究院 | 一种快前沿正弦波电流检测模拟器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59123478A (ja) * | 1982-12-28 | 1984-07-17 | Toshiba Corp | 電圧形インバ−タの制御装置 |
| US4511809A (en) * | 1983-01-27 | 1985-04-16 | Motorola, Inc. | Switch circuit having improved switching characteristics |
| US4454454A (en) * | 1983-05-13 | 1984-06-12 | Motorola, Inc. | MOSFET "H" Switch circuit for a DC motor |
| US4719555A (en) * | 1985-12-19 | 1988-01-12 | Hitachi, Ltd. | Electric power control apparatus with first and second fixed time intervals |
| JPS62233082A (ja) * | 1986-04-03 | 1987-10-13 | Mitsubishi Electric Corp | 交流エレベ−タ−の速度制御装置 |
| US5450306A (en) * | 1992-12-07 | 1995-09-12 | Square D Company | Closed loop pulse width modulator inverter with volt-seconds feedback control |
| US5448149A (en) * | 1994-06-20 | 1995-09-05 | Texas A&M University | Indirect rotor position sensor for a sinusoidal synchronous reluctance machine |
-
1997
- 1997-04-07 US US08/835,370 patent/US5764024A/en not_active Expired - Lifetime
-
1998
- 1998-03-16 TW TW087103851A patent/TW525341B/zh not_active IP Right Cessation
- 1998-04-02 EP EP98106040A patent/EP0871285B1/en not_active Expired - Lifetime
- 1998-04-02 DE DE69815429T patent/DE69815429T2/de not_active Expired - Fee Related
- 1998-04-02 JP JP10695698A patent/JP3342662B2/ja not_active Expired - Fee Related
- 1998-04-06 KR KR1019980012017A patent/KR100617884B1/ko not_active IP Right Cessation
- 1998-04-06 CN CNB981063292A patent/CN1242555C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1206885A (zh) | 1999-02-03 |
| DE69815429D1 (de) | 2003-07-17 |
| TW525341B (en) | 2003-03-21 |
| EP0871285B1 (en) | 2003-06-11 |
| EP0871285A1 (en) | 1998-10-14 |
| KR19980081113A (ko) | 1998-11-25 |
| DE69815429T2 (de) | 2004-01-15 |
| CN1242555C (zh) | 2006-02-15 |
| KR100617884B1 (ko) | 2006-11-10 |
| JPH10285937A (ja) | 1998-10-23 |
| US5764024A (en) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342662B2 (ja) | パルス幅変調（ｐｗｍ）システム | |
| Blaabjerg et al. | An ideal PWM-VSI inverter using only one current sensor in the DC-link | |
| JP2002204581A (ja) | 電力用半導体モジュール | |
| Blaabjerg et al. | A new low-cost, fully fault-protected PWM-VSI inverter with true phase-current information | |
| Hoshino et al. | Output voltage correction for a voltage source type inverter of an induction motor drive | |
| JPH05211776A (ja) | インバータ | |
| JPH077967A (ja) | 負荷電流の極性判別方法およびインバータ装置 | |
| US6191966B1 (en) | Phase current sensor using inverter leg shunt resistor | |
| JP4505725B2 (ja) | 三相インバータ装置 | |
| JP2011193543A (ja) | 電圧形インバータのゲート電圧制御装置、ゲート電圧制御方法及びインテリジェントパワーモジュール | |
| JP2004304925A (ja) | インバータ装置 | |
| JP3733986B2 (ja) | 出力電流方向判別方法およびその方法を用いたインバータ | |
| JP3590541B2 (ja) | 直流ブラシレスモータの駆動装置 | |
| JP2015012657A (ja) | 電力変換装置および電力変換方法 | |
| CN113872485A (zh) | 电机的控制方法、装置、设备、系统和存储介质 | |
| JP3788346B2 (ja) | 電圧形ｐｗｍインバータの制御装置 | |
| Lai et al. | Optimal common-mode voltage reduction PWM technique for induction motor drives with considering the dead-time effects for inverter control | |
| US11742788B2 (en) | Pulse width-modulated driving method for an electric motor with zero-crossing compensation | |
| JPS62217892A (ja) | ブラシレス直流モ−タ | |
| CN214204969U (zh) | 一种基于虚拟同步发电机的10kW三级三相并网逆变器 | |
| JP3318918B2 (ja) | 三相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 | |
| Kim et al. | A new on-line dead-time compensation method based on time delay control | |
| JP2017099069A (ja) | インバータ | |
| JP3180775B2 (ja) | 電力変換装置 | |
| JP2023144346A (ja) | モータ制御装置並びにモータ制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |