JP3277637B2 - Inverter controlled welding power supply - Google Patents

Inverter controlled welding power supply

Info

Publication number
JP3277637B2
JP3277637B2 JP24388693A JP24388693A JP3277637B2 JP 3277637 B2 JP3277637 B2 JP 3277637B2 JP 24388693 A JP24388693 A JP 24388693A JP 24388693 A JP24388693 A JP 24388693A JP 3277637 B2 JP3277637 B2 JP 3277637B2
Authority
JP
Japan
Prior art keywords
inverter
circuit
reactor
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24388693A
Other languages
Japanese (ja)
Other versions
JPH0775873A (en
Inventor
喜久夫 寺山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP24388693A priority Critical patent/JP3277637B2/en
Publication of JPH0775873A publication Critical patent/JPH0775873A/en
Application granted granted Critical
Publication of JP3277637B2 publication Critical patent/JP3277637B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Arc Welding Control (AREA)
  • Inverter Devices (AREA)
  • Generation Of Surge Voltage And Current (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、インバータ制御式のア
ーク溶接用電源に関するものであって、激しい負荷変動
を伴うアーク溶接に対し、安定でかつ無負荷電圧の低い
安全なアーク溶接機を提供しようとするものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply for arc welding of an inverter control type, and provides a stable arc welding machine which is stable and has a low no-load voltage with respect to arc welding accompanied by severe load fluctuation. What you want to do.

【0002】[0002]

【従来の技術】従来から激しい負荷変動を伴うアーク溶
接機には、動作が安定なインバータ制御方式としてフォ
ワードコンバータが用いられていた。2石式のフォワー
ドコンバータの例を図1に示し,その動作波形を図2に
示す。図1において、1は直流電源、2はインバータ1
次回路、3はインバータトランス、4はインバータ2次
回路、5はトーチ、6は母材である。図2は図1の装置
の動作を説明するための図であり、(a)はトランジス
タTp1、Tp2のベース電流、(b)はトランジスタTp
1,Tp2のコレクタ電流、(c)はトランジスタTp1,
Tp2のコレクタ・エミッタ間電圧、(d)は整流ダイオ
ードDs1の電流、(e)はフライホイールダイオードD
s2の電流、(f)はフライホイールダイオードDs2の電
圧、(g)は直流リアクトルLの電流すなわち負荷電流
である。
2. Description of the Related Art Conventionally, a forward converter has been used as an inverter control method with stable operation in an arc welding machine having a severe load fluctuation. FIG. 1 shows an example of a two-stone type forward converter, and FIG. 2 shows an operation waveform thereof. In FIG. 1, 1 is a DC power supply, 2 is an inverter 1
The next circuit, 3 is an inverter transformer, 4 is an inverter secondary circuit, 5 is a torch, and 6 is a base material. 2A and 2B are diagrams for explaining the operation of the device shown in FIG. 1, wherein FIG. 2A shows the base currents of the transistors Tp1 and Tp2, and FIG.
1, the collector current of Tp2, (c) is the transistor Tp1,
Tp2 collector-emitter voltage, (d) current through rectifier diode Ds1, (e) flywheel diode D
(f) is the voltage of the flywheel diode Ds2, and (g) is the current of the DC reactor L, that is, the load current.

【0003】図1および図2において、図2(a)に示
すように、ベース電流が流れることにより、図2(b)
に示すようなコレクタ電流が各トランジスタに流れ、コ
レクタ・エミッタ間電圧は図2(c)のようになる。ト
ランジスタTp1、Tp2にベース電流が流れONしている
間,整流ダイオードDs1に順電圧がかかって導通し、フ
ライホイールダイオードDs2に逆電圧がかかり、2次側
の電流は整流ダイオードDs1、直流リアクトルL、トー
チ5、アーク、母材6、インバータトランス3の2次側
の整流ダイオードDs1の回路を流れる。
In FIGS. 1 and 2, when a base current flows as shown in FIG.
2 flows through each transistor, and the collector-emitter voltage becomes as shown in FIG. While the base current flows through the transistors Tp1 and Tp2 and is ON, a forward voltage is applied to the rectifier diode Ds1 to conduct, a reverse voltage is applied to the flywheel diode Ds2, and the secondary current is the rectifier diode Ds1 and the DC reactor L , A torch 5, an arc, a base material 6, and a rectifier diode Ds1 on the secondary side of the inverter transformer 3.

【0004】トランジスタTp1、Tp2のベース電流がな
くなると、これらのトランジスタはOFFし、インバー
タトランス3の1次、2次各巻線にはON時とは逆の電
圧が現れる。1次側ではこの電圧によりダイオードDp
3,Dp4が導通してインバータトランス3はON時に蓄
えた磁気エネルギーを直流電源1に帰還する。次のON
時までに磁気エネルギーの帰還は終了し、インバータト
ランスの巻線に現れる電圧は無くなる。一方この間整流
ダイオードDs1はOFFし、フライホイールダイオード
Ds2はONして、直流リアクトルLに蓄えられた磁気エ
ネルギーが負荷に電力を供給する。この時2次電流は直
流リアクトルL,トーチ5,アーク,母材6,フライホ
イールダイオードDs2,直流リアクトルLの回路を流れ
る。
When the base currents of the transistors Tp1 and Tp2 are exhausted, these transistors are turned off, and a voltage opposite to that at the time of being turned on appears on the primary and secondary windings of the inverter transformer 3. On the primary side, this voltage causes the diode Dp
3, Dp4 becomes conductive, and the inverter transformer 3 returns the magnetic energy stored at the time of ON to the DC power supply 1. Next ON
By the time, the feedback of the magnetic energy is finished, and the voltage appearing in the winding of the inverter transformer disappears. On the other hand, during this time, the rectifier diode Ds1 is turned off and the flywheel diode Ds2 is turned on, and the magnetic energy stored in the DC reactor L supplies power to the load. At this time, the secondary current flows through the circuit of the DC reactor L, the torch 5, the arc, the base material 6, the flywheel diode Ds2, and the DC reactor L.

【0005】[0005]

【発明が解決しようとする課題】直流電源の出力電圧を
Eo 、トランジスタTp1,Tp2のON時、OFF時の各
時間をそれぞれTon,Toff とするとフライホイールダ
イオードDs2の電圧は図2(g)のようになり、電流は
Toff の時流れる。インバータトランス3の1次,2次
各巻線の巻回数をNp ,Ns とすると負荷電圧の最大値
Vmax は、
Assuming that the output voltage of the DC power supply is Eo and the times when the transistors Tp1 and Tp2 are ON and OFF are Ton and Toff, respectively, the voltage of the flywheel diode Ds2 is as shown in FIG. And the current flows at the time of Toff. Assuming that the number of turns of each of the primary and secondary windings of the inverter transformer 3 is Np, Ns, the maximum value Vmax of the load voltage is

【0006】Vmax =Eo ・(NS /NP )Vmax = Eo. (NS / NP)

【0005】負荷電圧の平均値Vavr は、The average value Vavr of the load voltage is

【0007】Vavr =Eo ・(NS /NP )・(Ton/
(Ton+Toff ))
Vavr = Eo. (NS / NP). (Ton /
(Ton + Toff))

【0008】である。したがって、[0008] Therefore,

【0009】 (Vmax /Vavr )=(Ton+Toff )/Ton(Vmax / Vavr) = (Ton + Toff) / Ton

【0010】となる。しかるにフォワードコンバータに
おいては少なくとも磁気エネルギーの蓄積に要した時間
だけ磁気エネルギーの帰還のための時間を設けることが
必要となって ON DUTY が 50%以下に制限されてし
まう。すなわち、
## EQU1 ## However, in the forward converter, it is necessary to provide a time for returning the magnetic energy at least for a time required for storing the magnetic energy, and the ON DUTY is limited to 50% or less. That is,

【0011】Ton/(Ton+Toff )<0.5Ton / (Ton + Toff) <0.5

【0012】であるために、To be

【0010】 (Vmax /Vavr )=(Ton+Toff )/Ton>2(Vmax / Vavr) = (Ton + Toff) / Ton> 2

【0013】となる。一方、他のインバータ方式は、## EQU1 ## On the other hand, other inverter systems

【0014】Ton/(Ton+Toff )<100%Ton / (Ton + Toff) <100%

【0015】であるため、Therefore,

【0016】 (Vmax /Vavr )=(Ton+Toff )/Ton>1(Vmax / Vavr) = (Ton + Toff) / Ton> 1

【0017】である。## EQU1 ##

【0018】ところで溶接作業者は安全靴をはき絶縁手
袋をしていても、いつもトーチ,母材間の電圧がかかる
危険性の中にある。インバータが作動していて、アーク
が出ていないときには母材、トーチ間に浮遊容量として
存在する小容量のコンデンサあるいは外部からのノイズ
の侵入を防ぐために出力端子間に接続された小容量のコ
ンデンサが前述のVmax で充電され、それが無負荷電圧
として現れる。この無負荷電圧が高いと溶接作業者にと
っては危険である。しかし、前述のようにフォワードコ
ンバータは ON DUTYすなわちTon/(Ton+Toff )が
50%以下のため、ON DUTY がほぼ100%の他の方
式、例えばブリッジ方式のインバータに比べると同じ平
均電圧を得るために約2倍のVmax を必要とし、その結
果無負荷電圧が約2倍となり、危険性が高い欠点があっ
た。
By the way, even if the welding worker wears safety shoes and wears insulating gloves, there is always a risk that a voltage is applied between the torch and the base material. When the inverter is operating and no arc is generated, a small-capacitance capacitor that exists as a stray capacitance between the base material and the torch or a small-capacity capacitor connected between the output terminals to prevent intrusion of noise from the outside. It is charged at the aforementioned Vmax, which appears as a no-load voltage. If the no-load voltage is high, it is dangerous for the welding operator. However, as described above, the forward converter has ON DUTY, that is, Ton / (Ton + Toff) of 50% or less, so that the ON DUTY is almost 100%. Approximately twice as high Vmax is required, resulting in about twice the no-load voltage, which has the disadvantage of being very dangerous.

【0019】[0019]

【課題を解決するための手段】本発明は、上記従来装置
の問題点を解決するために複数組のフォワードコンバー
タを用意し、2次側を並列接続するとともに、各フォワ
ードコンバータを順次ON,OFF制御することによっ
て総合的なON DUTY を向上させて、平均電圧と最大電圧
の差を少なくするようにしたものである。
According to the present invention, a plurality of sets of forward converters are prepared in order to solve the above-mentioned problems of the conventional device, the secondary side is connected in parallel, and each forward converter is sequentially turned on and off. By controlling, the overall ON DUTY is improved, and the difference between the average voltage and the maximum voltage is reduced.

【0020】[0020]

【実施例】以下本発明を図示の実施例によって説明す
る。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.

【0021】図3は本発明の実施例1である。インバー
タ1次回路2a,2bは図1のインバータ1次回路2
と、インバータトランス3a,3bは図1のインバータ
トランス3と、インバータ2次回路4a,4bは図1の
インバータ2次回路4とそれぞれ同じ構成である。図4
は図3の実施例の動作を説明するための線図である。図
4において、(aa)はインバータ1次回路2aのトラ
ンジスタTp1、Tp2のベース電流、(ba)はインバー
タ1次回路2aのトランジスタTp1,Tp2のコレクタ電
流、(ca)はインバータ1次回路2aのトランジスタ
Tp1、Tp2のコレクタ・エミッタ間電圧、(ab)はイ
ンバータ1次回路2bのトランジスタTp1、Tp2のベー
ス電流、(bb)はインバータ1次回路2bのトランジ
スタTp1、Tp1、Tp2のコレクタ電流、(cb)はイン
バータ1次回路2bのトランジスタTp1、Tp2のコレク
タ・エミッタ間電圧、(da)はインバータ2次回路4
aの整流ダイオードDs1の電流、(ea)はインバータ
2次回路4aのフライホイールダイオードDs2の電流、
(fa)はインバータ2次回路4aのフライホイールダ
イオードDs2の電圧、(db)はインバータ2次回路4
bの整流ダイオードDs1の電流、(eb)はインバータ
2次回路4bのフライホイールダイオードDs2の電流、
(fb)はインバータ2次回路4bのフライホイールダ
イオードDs2の電圧、(ga)はインバータ2次回路4
aの直流リアクトルLの電流、(gb)はインバータ2
次回路4bの直流リアクトルLの電流、(h)は負荷電
流である。
FIG. 3 shows a first embodiment of the present invention. The inverter primary circuits 2a and 2b correspond to the inverter primary circuit 2 of FIG.
The inverter transformers 3a and 3b have the same configuration as the inverter transformer 3 of FIG. 1, and the inverter secondary circuits 4a and 4b have the same configuration as the inverter secondary circuit 4 of FIG. FIG.
FIG. 4 is a diagram for explaining the operation of the embodiment in FIG. 3. In FIG. 4, (aa) is the base current of the transistors Tp1, Tp2 of the inverter primary circuit 2a, (ba) is the collector current of the transistors Tp1, Tp2 of the inverter primary circuit 2a, and (ca) is the current of the inverter primary circuit 2a. Collector-emitter voltages of transistors Tp1, Tp2, (ab) is the base current of transistors Tp1, Tp2 of inverter primary circuit 2b, (bb) is the collector current of transistors Tp1, Tp1, Tp2 of inverter primary circuit 2b, ( cb) is the collector-emitter voltage of the transistors Tp1, Tp2 of the inverter primary circuit 2b, and (da) is the inverter secondary circuit 4.
(a) is the current of the rectifier diode Ds1, (ea) is the current of the flywheel diode Ds2 of the inverter secondary circuit 4a,
(Fa) is the voltage of the flywheel diode Ds2 of the inverter secondary circuit 4a, and (db) is the inverter secondary circuit 4
b, the current of the rectifier diode Ds1, (eb) is the current of the flywheel diode Ds2 of the inverter secondary circuit 4b,
(Fb) is the voltage of the flywheel diode Ds2 of the inverter secondary circuit 4b, and (ga) is the inverter secondary circuit 4
a, the current of the DC reactor L, (gb)
The current of the DC reactor L of the next circuit 4b, and (h) is the load current.

【0022】図4の(aa)と(ab)、(ba)と
(bb)、(ca)と(cb)、(da)と(db)、
(ea)と(eb)、(fa)と(fb)、(ga)と
(gb)とはそれぞれ同じ波形であるが、位相が互いに
2分の1周期ずれている。負荷電圧は、(ga)がイン
バータ2次回路4aの直流リアクトルLを通して、(g
b)がインバータ2次回路4bの直流リアクトルLを通
して現れる。したがって、負荷電圧の最大値はV1maxで
あり、負荷電圧の平均値は2・V1max・(Ton/(Ton
+Toff ))となる。この負荷電圧の平均値は、溶接に
対する要求値であるので前記した図1の回路のものと同
じでよいから、Vmax =2・V1maxとなる。これより図
3のインバータトランス3a,3bの巻数比(2次/1
次)は、図1のインバータトランス3の1/2でよいこ
とになる。このことは、図3の回路の無負荷電圧は、図
1の回路の2分の1となることを示し、図3の回路は図
1の回路より作業者に対して安全であることを示すもの
である。
(Aa) and (ab), (ba) and (bb), (ca) and (cb), (da) and (db) in FIG.
(Ea) and (eb), (fa) and (fb), and (ga) and (gb) have the same waveform, respectively, but the phases are shifted from each other by a half cycle. The load voltage is expressed as (ga) through the DC reactor L of the inverter secondary circuit 4a.
b) appears through the DC reactor L of the inverter secondary circuit 4b. Therefore, the maximum value of the load voltage is V1max, and the average value of the load voltage is 2 · V1max · (Ton / (Ton
+ Toff)). Since the average value of the load voltage is a required value for welding and may be the same as that of the circuit of FIG. 1, Vmax = 2 · V1max. From this, the turns ratio (secondary / 1) of the inverter transformers 3a and 3b in FIG.
Next, the half of the inverter transformer 3 in FIG. This indicates that the no-load voltage of the circuit of FIG. 3 is one half that of the circuit of FIG. 1, and that the circuit of FIG. 3 is safer for the operator than the circuit of FIG. Things.

【0023】なお、図3の各インバータトランス3a,
3bの2次巻線を流れる各電流の最大値も、それぞれ図
1の装置の2分の1となり、前記の巻数比を考慮する
と、各インバータの1次巻線を流れる最大電流は、それ
ぞれ図2の4分の1となる。したがって、図3の2つの
インバータトランスの合計容量は図1の1つのインバー
タトランスの容量の2分の1となる。また各インバータ
を構成するトランジスタに必要な定格電流と定格電圧の
積も図3の場合は図1の場合の4分の1のものを2個用
意すればよいことになる。
The inverter transformers 3a, 3a,
The maximum value of each current flowing through the secondary winding of the inverter 3b is also one half of that of the device of FIG. 1, and taking the above-mentioned turn ratio into account, the maximum current flowing through the primary winding of each inverter is as shown in FIG. 2/4. Therefore, the total capacity of the two inverter transformers in FIG. 3 is one half of the capacity of one inverter transformer in FIG. Also, in the case of FIG. 3, the product of the rated current and the rated voltage required for the transistors constituting each inverter can be obtained by preparing two one-fourth of the case of FIG.

【0024】図5は図3に示した実施例に用いる制御回
路の例である。同図において、7はクロックパルス発生
器、8は制御パルス発生器、9a,9bはトランジスタ
駆動回路である。図6は図5の制御回路の動作を説明す
るための線図であり、同図において、(a)はクロック
パルスVck、(b)は制御パルスVca、(c)はトラン
ジスタ駆動パルスIp1a 、(d)はトランジスタ駆動パ
ルスIp2a 、(e)は制御パルスVcb、(f)はトラン
ジスタ駆動パルスIp1b 、(g)はトランジスタ駆動パ
ルスIp2b 、である。
FIG. 5 shows an example of a control circuit used in the embodiment shown in FIG. In the figure, 7 is a clock pulse generator, 8 is a control pulse generator, and 9a and 9b are transistor drive circuits. FIGS. 6A and 6B are diagrams for explaining the operation of the control circuit of FIG. 5, in which FIG. 6A shows a clock pulse Vck, FIG. 6B shows a control pulse Vca, FIG. 6C shows a transistor drive pulse Ip1a, and FIG. d) is a transistor drive pulse Ip2a, (e) is a control pulse Vcb, (f) is a transistor drive pulse Ip1b, and (g) is a transistor drive pulse Ip2b.

【0025】クロックパルス発生器7は一定の周期でク
ロックパルスVckを発生し、制御パルス発生器8に入力
する。制御パルス発生器8は、クロックパルスを分周し
て、図3のインバータ1次回路2aのトランジスタTp
1,Tp2およびインバータ1次回路2bのトランジスタ
Tp1,Tp2の各最大ON DUTY に相当する制御パルスVca
およびVcbを発生し、トランジスタ駆動回路9a、9b
に入力する。トランジスタ駆動回路9a、9bは、この
制御パルスVca、Vcbの立上りに同期しもうひとつの入
力すなわち出力制御信号Vcnt に応じた時間幅のパルス
Ip1a 、Ip2a およびIp1b 、Ip2b を出力し図3のイ
ンバータ1次回路2aのトランジスタTp1,Tp2および
インバータ1次回路2bのトランジスタTp1,Tp2を駆
動する。なお、このトランジスタ駆動パルスIp1a ,I
p2a およびIp1b ,Ip2b の回路はそれぞれ絶縁されて
いる。
The clock pulse generator 7 generates a clock pulse Vck at a constant cycle and inputs the clock pulse Vck to the control pulse generator 8. The control pulse generator 8 divides the frequency of the clock pulse to generate the transistor Tp of the inverter primary circuit 2a of FIG.
1, Tp2 and the control pulse Vca corresponding to the maximum ON DUTY of each of the transistors Tp1, Tp2 of the inverter primary circuit 2b.
And Vcb to generate the transistor drive circuits 9a, 9b
To enter. The transistor driving circuits 9a and 9b output pulses Ip1a and Ip2a and pulses Ip1b and Ip2b having a time width corresponding to another input, that is, the output control signal Vcnt, in synchronization with the rise of the control pulses Vca and Vcb, and output the inverter 1 shown in FIG. The transistors Tp1 and Tp2 of the secondary circuit 2a and the transistors Tp1 and Tp2 of the inverter primary circuit 2b are driven. The transistor drive pulses Ip1a, Ip1a
The circuits p2a and Ip1b and Ip2b are insulated from each other.

【0026】ここで、制御パルス発生器としてはクロッ
クパルスVckを入力とし、この入力パルスを2相分割し
て ON DUTYが50%未満で相互に位相が180度ずれた
2組のパルス列を発生する回路であればよい。このため
には例えばステッピングモータ制御用集積回路(株式会
社東芝製TD62803Pなど)を用いることができ
る。図7は制御パルス発生器8の実施例を示す。同図に
おいて、IC1はステッピングモータ制御用集積回路、
Rck1 、Rck2 は抵抗器、SWPはスイッチである。同
図において、クロックパルスVckを入力すると、互いに
位相が180度異なった制御パルスVca,Vcbが得られ
る。
Here, a clock pulse Vck is input as a control pulse generator, and this input pulse is divided into two phases to generate two sets of pulse trains whose ON DUTY is less than 50% and whose phases are mutually shifted by 180 degrees. Any circuit may be used. For this purpose, for example, an integrated circuit for controlling a stepping motor (such as TD62803P manufactured by Toshiba Corporation) can be used. FIG. 7 shows an embodiment of the control pulse generator 8. In the figure, IC1 is an integrated circuit for controlling a stepping motor,
Rck1 and Rck2 are resistors, and SWP is a switch. In the figure, when a clock pulse Vck is input, control pulses Vca and Vcb whose phases are different from each other by 180 degrees are obtained.

【0027】図8は制御パルスVcaと出力制御信号Vcn
t とを入力とし、入力信号に対応したトランジスタ駆動
パルスIp1a ,Ip2a を得るトランジスタ駆動回路9a
の例を示す接続図である。同図において,OP1ないし
OP3は演算増幅器、E1ないしE5は制御電源、PC
1ないしPC3はフォトカプラ、TR11ないしTR14は
トランジスタ、DR1ないしDR3はダイオード、AN
D1はANDゲートである。同図において、演算増幅器
OP1、抵抗器R1,R2は反転増幅器を構成してい
る。さらに演算増幅器OP1のマイナス入力端子には抵
抗器R3と制御電源E1が図示の極性で直列に接続され
ている。演算増幅器OP1の出力は、制御パルスVcaが
プラスのときはマイナス、制御パルスVcaがゼロのとき
はプラスとなる。演算増幅器OP1の出力は、演算増幅
器OP2、抵抗器R4 、コンデンサC1から構成されて
いる積分器と、抵抗器R5、フォトカプラPC1から構
成されている積分器用のリセット回路に入力される。
FIG. 8 shows the control pulse Vca and the output control signal Vcn.
The transistor drive circuit 9a which receives t as an input and obtains transistor drive pulses Ip1a and Ip2a corresponding to the input signal.
It is a connection diagram which shows the example of (a). In the figure, OP1 to OP3 are operational amplifiers, E1 to E5 are control power supplies, PC
1 to PC3 are photocouplers, TR11 to TR14 are transistors, DR1 to DR3 are diodes, AN
D1 is an AND gate. In the figure, an operational amplifier OP1 and resistors R1 and R2 constitute an inverting amplifier. Further, a resistor R3 and a control power supply E1 are connected in series with the polarity shown in the drawing to the minus input terminal of the operational amplifier OP1. The output of the operational amplifier OP1 is negative when the control pulse Vca is positive, and positive when the control pulse Vca is zero. The output of the operational amplifier OP1 is input to an integrator composed of an operational amplifier OP2, a resistor R4 and a capacitor C1, and a reset circuit for the integrator composed of a resistor R5 and a photocoupler PC1.

【0028】図9は図8のトランジスタ駆動回路9aの
動作を説明するための線図であり、同図において,
(a)は制御パルスVca、(b)は演算増幅器OP1の
出力電圧、(c)は演算増幅器OP2の出力電圧Vth、
(d)は演算増幅器OP3の出力電圧、(e)はAND
1の出力電圧である。図8および図9において、制御パ
ルスVcaがゼロのときは演算増幅器OP1の出力はプラ
スになり、抵抗器R5とフォトカプラPC1の発光ダイ
オードに電流が流れる。このためフォトカプラPC1の
出力トランジスタはONになってコンデンサC1の電荷
を放電させ、前記積分回路をリセットする。制御パルス
Vcaがプラスのときは演算増幅器OP1の出力はマイナ
スになり、抵抗器R5とフォトカプラPC1の発光ダイ
オードには電流が流れない。このためフォトカプラPC
1の出力トランジスタはOFFになり前記積分回路は積
分動作をするその結果図8(c)に示す三角波Vthが前
記積分回路の出力として得られる。
FIG. 9 is a diagram for explaining the operation of the transistor drive circuit 9a of FIG.
(A) is the control pulse Vca, (b) is the output voltage of the operational amplifier OP1, (c) is the output voltage Vth of the operational amplifier OP2,
(D) is the output voltage of the operational amplifier OP3, (e) is AND
1 output voltage. 8 and 9, when the control pulse Vca is zero, the output of the operational amplifier OP1 becomes positive, and current flows through the resistor R5 and the light emitting diode of the photocoupler PC1. Therefore, the output transistor of the photocoupler PC1 is turned on to discharge the electric charge of the capacitor C1 and reset the integration circuit. When the control pulse Vca is positive, the output of the operational amplifier OP1 becomes negative, and no current flows through the resistor R5 and the light emitting diode of the photocoupler PC1. Therefore, the photocoupler PC
The output transistor No. 1 is turned off, and the integrating circuit performs an integrating operation. As a result, a triangular wave Vth shown in FIG. 8C is obtained as an output of the integrating circuit.

【0029】この三角波Vthは出力制御信号Vcnt と演
算増幅器OP3,抵抗器R6,R7およびダイオードD
R2からなる比較器に入力されて比較される。この比較
器はVth<Vcnt のときプラス、Vth>Vcnt のときマ
イナスを出力する。この比較器の出力はアンドゲートA
ND1のひとつの入力端子に加えられる。アンドゲート
AND1のもうひとつの入力端子には制御パルスVcaが
加えられる。その結果、制御パルスVcaがプラスでかつ
前記比較器の出力がプラスのとき、アンドゲートAND
1の出力がプラスとなり、抵抗器R8を通してフォトカ
プラPC2,PC3の発光ダイオードに電流が流れる。
これらの発光ダイオードを持つフォトカプラPC2,P
C3の出力トランジスタはそれぞれ制御電源E2,E
3、抵抗器R9,R10,トランジスタTR11,TR12
および制御電源E4,E5,抵抗器R11,R12,ト
ランジスタTR13,TR14とともにトランジスタ駆動パ
ルスIp1a ,Ip2a を発生する。
The triangular wave Vth is output from the output control signal Vcnt, the operational amplifier OP3, the resistors R6 and R7 and the diode D
The data is input to a comparator composed of R2 and compared. This comparator outputs plus when Vth <Vcnt, and minus when Vth> Vcnt. The output of this comparator is AND gate A
It is applied to one input terminal of ND1. A control pulse Vca is applied to another input terminal of the AND gate AND1. As a result, when the control pulse Vca is positive and the output of the comparator is positive, the AND gate AND
The output of 1 becomes positive, and a current flows to the light emitting diodes of the photocouplers PC2 and PC3 through the resistor R8.
Photocouplers PC2 and P having these light emitting diodes
The output transistors of C3 are control power supplies E2 and E, respectively.
3, resistors R9, R10, transistors TR11, TR12
In addition, control power sources E4, E5, resistors R11, R12, and transistors TR13, TR14 are used, and transistor drive pulses Ip1a, Ip2a are generated.

【0030】図5のトランジスタ駆動回路9bも9aと
同じものであるが、入力の制御パルスVcbがVcaと2分
の1周期位相がずれているのでトランジスタ駆動パルス
Ip1a ,Ip2a とは180度位相がずれたトランジスタ
駆動パルスIp1b ,Ip2b がトランジスタ駆動回路9b
の出力となる。
The transistor driving circuit 9b in FIG. 5 is the same as the transistor driving circuit 9a, except that the input control pulse Vcb has a phase difference of 1/2 cycle from Vca, so that the transistor driving pulses Ip1a and Ip2a are 180 degrees out of phase. The shifted transistor drive pulses Ip1b and Ip2b are applied to the transistor drive circuit 9b.
Output.

【0031】図10は本発明の実施例2であり、図3に
示した実施例のうち、インバータ2次回路4a,4bの
フライホイールダイオードDs1、Ds2および直流リアク
トルLを外部に取り出して1個のものを共通に使用する
ようにしたものである。その動作は図11に示すように
図3の実施例の動作を説明する図4の線図とくらべてフ
ライホイールダイオードDs2の波形(e),(f)およ
び直流リアクトルLの波形(g)が異なるだけであるの
で詳細な説明は省略する。
FIG. 10 shows a second embodiment of the present invention. In the embodiment shown in FIG. 3, the flywheel diodes Ds1 and Ds2 of the inverter secondary circuits 4a and 4b and the DC reactor L are taken out and one of them is taken out. Is used in common. As shown in FIG. 11, the waveforms (e) and (f) of the flywheel diode Ds2 and the waveform (g) of the DC reactor L are different from the diagram of FIG. 4 illustrating the operation of the embodiment of FIG. A detailed description is omitted because it is only different.

【0032】図12は本発明の実施例3である。実施例
3と実施例1との違いは、直流リアクトルである。実施
例1では、インバータa側、インバータb側それぞれ独
立したインバータ2次回路4aの直流リアクトルL、イ
ンバータ2次回路4bの直流リアクトルLであるのに対
し、実施例3では、相互に磁気結合した直流リアクトル
Lscが用いられ、インバータa側のLsc(1/2) とインバ
ータb側のLsc(2/2)の各巻線に流れる電流は互いに磁
束を打ち消すように、磁気的に結合している。
FIG. 12 shows a third embodiment of the present invention. The difference between the third embodiment and the first embodiment is a DC reactor. In the first embodiment, the DC reactor L of the inverter secondary circuit 4a and the DC reactor L of the inverter secondary circuit 4b are independent from each other on the inverter a side and the inverter b side, whereas in the third embodiment, they are magnetically coupled to each other. A DC reactor Lsc is used, and currents flowing through the respective windings of Lsc (1/2) on the inverter a side and Lsc (2/2) on the inverter b side are magnetically coupled so as to cancel out magnetic flux.

【0033】図13に図12の実施例の動作を説明する
ための線図を示す。図12および図13において、直流
電源1、トーチ5および母材6、インバータ1次回路2
a、2bは、実施例1の図3と同じ動作をする。その動
作波形は図13の(aa)ないし(ca)および(a
b)ないし(cb)となる。図13の(aa)ないし
(ca)の動作と(ab)ないし(cb)の動作は位相
が互いに半周期ずれている。インバータ2次回路4aの
整流ダイオードDs1、フライホイールダイオードDs2お
よびインバータ2次回路4bの整流ダイオードDs1、フ
ライホイールダイオードDs2の動作波形は図13の(d
a)、(ea)および(db)、(eb)に示す通りと
なる。
FIG. 13 is a diagram for explaining the operation of the embodiment of FIG. 12 and 13, a DC power supply 1, a torch 5 and a base material 6, an inverter primary circuit 2
a and 2b operate the same as in FIG. 3 of the first embodiment. The operation waveforms are shown in (aa) to (ca) and (a) of FIG.
b) to (cb). The operations of (aa) to (ca) and the operations of (ab) to (cb) in FIG. 13 are shifted from each other by a half cycle. The operation waveforms of the rectifier diode Ds1 and flywheel diode Ds2 of the inverter secondary circuit 4a and the rectifier diode Ds1 and flywheel diode Ds2 of the inverter secondary circuit 4b are shown in FIG.
a), (ea) and (db), (eb).

【0034】インバータ1次回路2aのトランジスタT
p1,Tp2がONで、インバータ1次回路2bのトランジ
スタTp1,Tp2がOFFのとき、インバータ2次回路4
aの整流ダイオードDs1の電流は、結合直流リアクトル
Lsc(1/2) に流れる電流と同じである。結合直流リアク
トルLsc(2/2) 、トーチ5、アーク、母材6、インバー
タ2次回路4bのフライホイールダイオードDs2、結合
直流リアクトルLsc(2/2) の回路を流れる電流は、結合
直流リアクトルLsc(1/2) に流れる電流と同じになる。
インバータ1次回路2aのトランジスタTp1,Tp2がO
FFで、インバータ1次回路2bのトランジスタTp1,
Tp2がONのとき、インバータ2次回路4bの整流ダイ
オードDs1の電流は結合直流リアクトルLsc(2/2) に流
れる電流と同じである。この時結合直流リアクトルLsc
(1/2) 、トーチ5、アーク、母材6、インバータ2次回
路4aのフライホイールダイオードDs2、結合直流リア
クトルLsc(1/2) の回路を流れる電流は、結合直流リア
クトルLsc(2/2) に流れる電流と同じになる。
Transistor T of inverter primary circuit 2a
When p1 and Tp2 are ON and the transistors Tp1 and Tp2 of the inverter primary circuit 2b are OFF, the inverter secondary circuit 4
The current of the rectifier diode Ds1 in (a) is the same as the current flowing in the coupled DC reactor Lsc (1/2). The current flowing through the circuit of the coupled DC reactor Lsc (2/2), the torch 5, the arc, the base material 6, the flywheel diode Ds2 of the inverter secondary circuit 4b, and the coupled DC reactor Lsc (2/2) is represented by the coupled DC reactor Lsc. It is the same as the current flowing through (1/2).
The transistors Tp1 and Tp2 of the inverter primary circuit 2a are O
In the FF, the transistors Tp1,
When Tp2 is ON, the current of the rectifier diode Ds1 of the inverter secondary circuit 4b is the same as the current flowing through the coupled DC reactor Lsc (2/2). At this time, the coupled DC reactor Lsc
(1/2), the torch 5, the arc, the base metal 6, the flywheel diode Ds2 of the inverter secondary circuit 4a, and the current flowing through the coupled DC reactor Lsc (1/2) are coupled DC reactor Lsc (2/2 ).

【0035】インバータ1次回路2aのトランジスタT
p1,Tp2がOFFで、インバータ1次回路2bのトラン
ジスタTp1,Tp2もOFFのとき、結合直流リアクトル
Lsc(1/2) 、トーチ5、アーク、母材6、インバータ2
次回路4aのフライホイールダイオードDs2、結合直流
リアクトルLsc(1/2) の回路を流れる電流と、結合直流
リアクトルLsc(2/2) 、トーチ5、アーク、母材6、イ
ンバータ2次回路4bのフライホイールダイオードDs
2、結合直流リアクトルLsc(1/2) の回路を流れる電流
は同じになる。インバータ2次回路4aのフライホイー
ルダイオードDs2、インバータ2次回路4bのDRS2の
電圧波形は(fa)、(fb)に示す。インバータ2次
回路4aのフライホイールダイオードDs2の電圧はイン
バータ1次回路2aのトランジスタTp1,Tp2がONの
ときV3max となる。インバータ2次回路4bのフライ
ホイールダイオードDs2の電圧はインバータ1次回路2
bのトランジスタTp1,Tp2がONのときV3max とな
る。
Transistor T of inverter primary circuit 2a
When p1 and Tp2 are OFF and the transistors Tp1 and Tp2 of the inverter primary circuit 2b are also OFF, the coupled DC reactor Lsc (1/2), torch 5, arc, base material 6, and inverter 2
The current flowing through the circuit of the flywheel diode Ds2 and the coupled DC reactor Lsc (1/2) of the next circuit 4a, the current flowing through the coupled DC reactor Lsc (2/2), the torch 5, the arc, the base metal 6, and the inverter secondary circuit 4b Flywheel diode Ds
2. The current flowing through the circuit of the coupled DC reactor Lsc (1/2) is the same. Voltage waveforms of the flywheel diode Ds2 of the inverter secondary circuit 4a and DRS2 of the inverter secondary circuit 4b are shown in (fa) and (fb). The voltage of the flywheel diode Ds2 of the inverter secondary circuit 4a becomes V3max when the transistors Tp1 and Tp2 of the inverter primary circuit 2a are ON. The voltage of the flywheel diode Ds2 of the inverter secondary circuit 4b is equal to the inverter primary circuit 2
It becomes V3max when the transistors Tp1 and Tp2 of b are ON.

【0036】したがって、負荷電圧の最大値はV3maxで
あり、負荷電圧の平均値は2・V3max・(Ton/(Ton
+Toff ))となる。この負荷電圧の平均値は、前記し
た図1の回路のものと同じでよいから、Vmax =2・V
3maxとなる。このことは、図12の回路の無負荷電圧
も、図3の回路と同様に、図1の回路の2分の1である
ことを示し、図12の回路も図1の回路より安全である
ことを示すものである。
Therefore, the maximum value of the load voltage is V3max, and the average value of the load voltage is 2 · V3max · (Ton / (Ton /
+ Toff)). Since the average value of this load voltage may be the same as that of the circuit of FIG. 1, Vmax = 2 · V
3max. This indicates that the no-load voltage of the circuit of FIG. 12 is half that of the circuit of FIG. 1, as in the circuit of FIG. 3, and the circuit of FIG. 12 is safer than the circuit of FIG. It shows that.

【0037】[0037]

【その他の実施例】前記の実施例1ないし実施例3は、
2石式のフォワードコンバータで説明したが、同様のこ
とが1石式のフォワードコンバータでも言える。また、
各インバータ1次回路の入力はそれぞれ別の直流電源に
接続してもよい。
[Other Embodiments] The above-mentioned Embodiments 1 to 3
Although the description has been made with reference to the two-stone type forward converter, the same can be said for the one-stone type forward converter. Also,
The input of each inverter primary circuit may be connected to a separate DC power supply.

【0038】また直流電源の出力をコンデンサによって
分割し、各インバータ1次回路の入力をそれぞれのコン
デンサに接続してもよい。図14はそのようにしたとき
の例を示す接続図である。同図において、C1、C2は
直流電源11の出力部に接続したコンデンサであり、直
流電源11の出力を2分する。各コンデンサの端子電圧
はそれぞれのインバータ1次回路2a、2bに供給され
る。同図のその他の部分は図3に示した実施例と同様で
ある。
The output of the DC power supply may be divided by a capacitor, and the input of each inverter primary circuit may be connected to each capacitor. FIG. 14 is a connection diagram showing an example of such a case. In the figure, C1 and C2 are capacitors connected to the output of the DC power supply 11 and divide the output of the DC power supply 11 into two. The terminal voltage of each capacitor is supplied to each of the inverter primary circuits 2a and 2b. The other parts of the figure are the same as those of the embodiment shown in FIG.

【0039】さらに図15は、図14の実施例に加え
て、2つのコンデンサによって直流電源の出力電圧を2
分割し、各インバータ1次回路の入力端子を並列にして
直流電源の出力端子に直接接続するか、各インバータ1
次回路の入力端子を直流電源の出力電圧を2分割するそ
れぞれのコンデンサに接続するかの切り替えスイッチS
WPを設けたものである。同図の場合は例えば三相20
0Vまたは400Vのように入力電圧が相互に1対2の
関係にある2種類の電源電圧に対して切り替えスイッチ
Swpを選択することにより共通の装置が使用できる。
FIG. 15 shows that, in addition to the embodiment of FIG.
Divide the input terminals of each inverter primary circuit in parallel and connect them directly to the output terminals of the DC power supply, or
Switch S for connecting the input terminal of the next circuit to each capacitor that divides the output voltage of the DC power supply into two
WP is provided. In the case of FIG.
A common device can be used by selecting the changeover switch Swp for two types of power supply voltages, such as 0 V or 400 V, whose input voltages have a one-to-two relationship with each other.

【0040】以上は2組のインバータ回路で説明した
が、3組以上のインバータ回路を用いて2次側を並列に
接続した構造としてもよい。この場合の、制御パルス発
生器にはそれぞれ位相が互いに3分の1周期ずつ(12
0度)ずれた3つの制御パルスを得て、この制御パルス
に同期して出力制御信号に対応した時間幅のパルスを発
生するトランジスタ駆動回路を3組用意すればい。
Although the above description has been made with reference to two sets of inverter circuits, a structure in which three or more sets of inverter circuits are used and the secondary sides are connected in parallel may be used. In this case, the control pulse generators each have a phase that is one-third of a cycle (12
It is only necessary to prepare three sets of transistor driving circuits that obtain three control pulses shifted by 0 degrees and generate pulses having a time width corresponding to the output control signal in synchronization with the control pulses.

【0041】[0041]

【本発明の効果】本発明は、上記の通りであるので従来
のフォワードコンバータを用いたインバータ制御式アー
ク溶接機に比べ、無負荷電圧をほぼ2分の1に低減し、
安全性を高められることおよびインバータトランスの合
計容量もほぼ2分の1に低減できる。
According to the present invention, as described above, the no-load voltage is reduced to about one half compared with the conventional inverter-controlled arc welding machine using the forward converter.
The safety can be improved and the total capacity of the inverter transformer can be reduced to almost half.

【0042】請求項2においては、さらに低い電圧定格
のトランジスタで高い入力電圧に対応できるフォワード
コンバータを用いたインバータ制御式アーク溶接機を提
供できる。
According to the second aspect of the present invention, it is possible to provide an inverter-controlled arc welding machine using a forward converter capable of coping with a high input voltage with a transistor having a lower voltage rating.

【0043】請求項3は、さらに例えば200Vにも4
00Vのようにほぼ1対2の関係にある2種類の入力電
圧にも、共用できるフォワードコンバータのインバータ
制御式アーク溶接機を提供できる。
The third aspect of the present invention further provides, for example,
It is possible to provide a forward converter inverter-controlled arc welding machine that can be shared with two types of input voltages having a substantially one-to-two relationship such as 00V.

【0044】請求項4および請求項5の各発明は、さら
にインバータ2次回路のフライホイールダイオードと直
流リアクトルまたは直流リアクトルを一体の部品にする
ことができるので部品点数の低減ができる。
In each of the fourth and fifth aspects of the present invention, the flywheel diode and the DC reactor or the DC reactor of the secondary circuit of the inverter can be integrated into a single component, so that the number of components can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の2石式のフォワードコンバータの回路を
示す接続図、
FIG. 1 is a connection diagram showing a circuit of a conventional two-stone forward converter,

【図2】図1のフォワードコンバータの動作波形を示す
線図、
FIG. 2 is a diagram showing operation waveforms of the forward converter of FIG. 1;

【図3】本発明の第1の実施例を示す接続図、FIG. 3 is a connection diagram showing a first embodiment of the present invention;

【図4】図3の実施例の装置の動作を説明するための線
図、
FIG. 4 is a diagram for explaining the operation of the apparatus of the embodiment of FIG. 3,

【図5】図3の実施例に用いる制御回路の例を示す接続
図、
FIG. 5 is a connection diagram illustrating an example of a control circuit used in the embodiment of FIG. 3;

【図6】図5の制御回路の動作明するための線図、6 is a diagram for clarifying the operation of the control circuit of FIG. 5,

【図7】図5の制御回路に用いる制御パルス発生器8の
例を示す接続図、
7 is a connection diagram showing an example of a control pulse generator 8 used in the control circuit of FIG. 5,

【図8】図5の制御回路に用いるトランジスタ駆動回路
9aの例を示す接続図、
8 is a connection diagram illustrating an example of a transistor drive circuit 9a used in the control circuit in FIG. 5;

【図9】図8のトランジスタ駆動回路9aの動作を説明
するための線図、
FIG. 9 is a diagram for explaining the operation of the transistor drive circuit 9a in FIG. 8;

【図10】本発明の第2の実施例を示す接続図、FIG. 10 is a connection diagram showing a second embodiment of the present invention,

【図11】図10の実施例の装置の動作を説明するため
の線図、
11 is a diagram for explaining the operation of the apparatus of the embodiment of FIG. 10,

【図12】本発明の第3の実施例を示す接続図、FIG. 12 is a connection diagram showing a third embodiment of the present invention;

【図13】図12の実施例の装置の動作を説明するため
の線図、
FIG. 13 is a diagram for explaining the operation of the apparatus of the embodiment in FIG. 12,

【図14】本発明の第4の実施例を示す接続図、FIG. 14 is a connection diagram showing a fourth embodiment of the present invention;

【図15】本発明の第5の実施例を示す接続図FIG. 15 is a connection diagram showing a fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,11 直流電源 D1 ないしD6 整流器 C,C1 ,C2 平滑用コンデンサ Tm1ないしTm3 交流入力端子 2,2a,2b インバータ1次回路 Tp1,Tp2 トランジスタ TR11ないしTR14 トランジスタ Dp1,Dp2,Dp3,Dp4 ダイオード 3 インバータトランス 3a,3b インバータトランス 4 インバータ2次回路 4a,4b インバータ2次回路 41a,41b インバータ2次回路 42a,42b インバータ2次回路 Ds1 整流ダイオード Ds2 フライホイールダイオード L 直流リアクトル Lsc 結合直流リアクトル 5 トーチ 6 母材 7 クロックパルス発生器 8 制御パルス発生器 IC1 ステッピングモータ制御用IC Rck1 ,Rck2 抵抗器 Swp スイッチ 9a トランジスタ駆動回路 9b トランジスタ駆動回路 OP1ないしOP3 演算増幅器 E 制御電源 E1ないしE5 制御電源 PC1ないしPC3 フォトカプラ AND1 ANDゲート DR1ないしDR3 ダイオード R1ないしR12 抵抗器 1,11 DC power supply D1 to D6 Rectifier C, C1, C2 Smoothing capacitor Tm1 to Tm3 AC input terminal 2,2a, 2b Inverter primary circuit Tp1, Tp2 transistor TR11 to TR14 transistor Dp1, Dp2, Dp3, Dp4 Diode 3 Inverter Transformers 3a, 3b Inverter transformer 4 Inverter secondary circuit 4a, 4b Inverter secondary circuit 41a, 41b Inverter secondary circuit 42a, 42b Inverter secondary circuit Ds1 Rectifier diode Ds2 Flywheel diode L DC reactor Lsc Coupling DC reactor 5 Torch 6 mother Material 7 Clock pulse generator 8 Control pulse generator IC1 Stepping motor control IC Rck1, Rck2 Resistor Swp switch 9a Transistor drive circuit 9b Transistor drive circuit OP1 to OP3 Operational amplification It E5 control power PC1 to no E control power E1 to PC3 photocoupler AND1 AND gates DR1 DR3 diodes R1 to R12 resistor

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) B23K 9/073 H02M 7/48 H02M 9/00 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) B23K 9/073 H02M 7/48 H02M 9/00

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電源から電力を供給されるとともに
出力端子を並列接続した2組のフォワードコンバータ
と、前記各組のフォワードコンバータを順次ON、OF
F制御する波形がそれぞれ同じ波形であるが、位相が互
いに2分の1周期ずれて運転する制御回路とを備えたイ
ンバータ制御式溶接電源。
1. Two sets of forward converters, which are supplied with power from a DC power supply and have output terminals connected in parallel, and each set of forward converters are sequentially turned on and off.
The waveforms to be F-controlled are the same, but the phases are
An inverter-controlled welding power supply having a control circuit that operates with a shift of one-half cycle .
【請求項2】 直流電源の出力電圧を分割する2個のコ
ンデンサと、前記各コンデンサの端子電圧を入力とし出
力端子を並列接続した2組のフォワードコンバータと、
前記各組のフォワードコンバータを順次ON、OFF制
御する波形がそれぞれ同じ波形であるが、位相が互いに
2分の1周期ずれて運転する制御回路とを備えたインバ
ータ制御式溶接電源。
2. Two sets of capacitors for dividing an output voltage of a DC power supply, and two sets of forward converters having terminal voltages of the capacitors as inputs and output terminals connected in parallel,
ON / OFF control of the forward converter of each set in turn
The controlled waveforms are the same, but the phases are different from each other.
An inverter-controlled welding power source including a control circuit that operates at a half cycle shift .
【請求項3】 請求項1または請求項2に記載のインバ
ータ制御式溶接電源において、前記各組のフォワードコ
ンバータの出力端子を並列接続した後にひとつの直流リ
アクトルを接続したインバータ制御式溶接電源。
3. The inverter-controlled welding power source according to claim 1, wherein the output terminals of the forward converters of each set are connected in parallel, and then one DC reactor is connected.
【請求項4】 請求項1または請求項2に記載のインバ
ータ制御式溶接電源において、前記フォワードコンバー
タを2組とし、各組の出力端子に直流リアクトルを設
け、各直流リアクトルの巻線が共通の鉄心に巻かれかつ
各巻線に流れる電流がつくる磁界が互いに打ち消しあう
極性の巻線によって構成されたインバータ制御式溶接電
源。
4. The inverter-controlled welding power source according to claim 1, wherein the forward converter is provided in two sets, a DC reactor is provided at an output terminal of each set, and a winding of each DC reactor has a common winding. Inverter-controlled welding power source composed of windings wound around an iron core and having a polarity in which the magnetic fields generated by the current flowing through each winding cancel each other.
JP24388693A 1993-09-03 1993-09-03 Inverter controlled welding power supply Expired - Fee Related JP3277637B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24388693A JP3277637B2 (en) 1993-09-03 1993-09-03 Inverter controlled welding power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24388693A JP3277637B2 (en) 1993-09-03 1993-09-03 Inverter controlled welding power supply

Publications (2)

Publication Number Publication Date
JPH0775873A JPH0775873A (en) 1995-03-20
JP3277637B2 true JP3277637B2 (en) 2002-04-22

Family

ID=17110456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24388693A Expired - Fee Related JP3277637B2 (en) 1993-09-03 1993-09-03 Inverter controlled welding power supply

Country Status (1)

Country Link
JP (1) JP3277637B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302581B2 (en) * 1996-11-29 2002-07-15 日立ビアメカニクス株式会社 Power supply for arc welding
KR20030018826A (en) * 2001-08-31 2003-03-06 박응덕 Apparatus for protecting inverter welding machine
JP4570444B2 (en) * 2004-11-02 2010-10-27 株式会社安川電機 Arc welding equipment
JP4805076B2 (en) * 2006-09-25 2011-11-02 株式会社ダイヘン Arc machining power supply
KR101034263B1 (en) * 2008-12-29 2011-05-16 한국전기연구원 DC-DC Convert for the Photovoltaic System

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56163830A (en) * 1980-05-13 1981-12-16 Inoue Japax Res Inc Pulse power source
JPS6349379A (en) * 1986-08-19 1988-03-02 Mitsubishi Electric Corp Dc power unit for welding
JPH07115182B2 (en) * 1991-10-07 1995-12-13 株式会社三社電機製作所 Arc welder
JP2558575B2 (en) * 1992-04-03 1996-11-27 株式会社三社電機製作所 Arc welding machine

Also Published As

Publication number Publication date
JPH0775873A (en) 1995-03-20

Similar Documents

Publication Publication Date Title
US4290101A (en) N Phase digital inverter
US3913000A (en) Two-phase solid state power converter
US6307761B1 (en) Single stage high power-factor converter
US5856916A (en) Assembly set including a static converter with controlled switch and control circuit
US5119283A (en) High power factor, voltage-doubler rectifier
JP2597951B2 (en) High frequency power supply
US5886882A (en) Push-pull DC-DC converter with transformer having multiple primary and secondary windings with diodes connected between them with MOSFET switching
EP0291120B1 (en) A regulated high frequency power supply
US5057990A (en) Bidirectional switching power apparatus with AC or DC output
US4833582A (en) Frequency converter circuit including a single-ended blocking frequency converter
US5172308A (en) DC-DC converter with transformer having a single secondary winding
JP3277637B2 (en) Inverter controlled welding power supply
US5499175A (en) Power supply circuit
EP0012648B1 (en) Single-pole commutation circuit
JPH01198274A (en) Controllable dc voltage converter
US4538219A (en) Multiwinding inductor and associated apparatus
JPH06141536A (en) Low-loss power supply device including dc/dc converter
US5434769A (en) Multi-phase adaptable AC-DC converter
JP3508092B2 (en) Average value rectifier circuit and switching power supply circuit
SU1661939A1 (en) Half-bridge dc-to-dc voltage converter
JP2632587B2 (en) Power supply
SU1220108A1 (en) Magnetic amplifier
SU1661737A1 (en) Alternative viltage regulator
SU1473050A1 (en) Two-clock dc voltage converter
RU2076026C1 (en) Method of mains alternating voltage conversion into welding current

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees