JP3228113B2 - Inverter device - Google Patents
Inverter deviceInfo
- Publication number
- JP3228113B2 JP3228113B2 JP02760596A JP2760596A JP3228113B2 JP 3228113 B2 JP3228113 B2 JP 3228113B2 JP 02760596 A JP02760596 A JP 02760596A JP 2760596 A JP2760596 A JP 2760596A JP 3228113 B2 JP3228113 B2 JP 3228113B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- main circuit
- circuit
- inverter main
- upper arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、ブリッジ接続の
インバータ装置に関し、さらに詳しくは該インバータ装
置のインバータ主回路の上，下アームドライブ回路の電
源に関する。The present invention relates to a bridge-connected inverter device, and more particularly, to a power supply for an upper and lower arm drive circuit of an inverter main circuit of the inverter device.
【０００２】[0002]
【従来の技術】図４は、この種の従来例を示すインバー
タ装置の回路構成図であり、単相のブリッジ接続の場合
を示している。図４において、１はインバータ主回路２
に電力を供給する主回路直流電源、２１〜２４は自己消
弧形半導体素子としての絶縁ゲートバイポーラトランジ
スタ（以下、単にＩＧＢＴと称する）、３１〜３４はダ
イオード、４１，４３はＩＧＢＴ２１，２３を駆動する
上アームドライブ回路、４２，４４はＩＧＢＴ２２，２
４を駆動する下アームドライブ回路、５１は上アームド
ライブ回路４１の直流電源、５２は下アームドライブ回
路４２および下アームドライブ回路４４の直流電源、５
３は上アームドライブ回路４３の直流電源である。2. Description of the Related Art FIG. 4 is a circuit diagram of an inverter device showing a conventional example of this kind, showing a case of a single-phase bridge connection. In FIG. 4, 1 is an inverter main circuit 2
DC power supplies, 21 to 24, insulated gate bipolar transistors (hereinafter simply referred to as IGBTs) as self-extinguishing semiconductor elements, 31 to 34 drive diodes, 41, 43 drive IGBTs 21, 23 Upper arm drive circuit, and IGBTs 22 and 2
4 is a lower arm drive circuit for driving the lower arm drive circuit 41; 52 is a DC power supply of the upper arm drive circuit 41;
Reference numeral 3 denotes a DC power supply of the upper arm drive circuit 43.
【０００３】図４に示した直流電源５１〜５３は、主回
路直流電源１から図示しないＤＣ−ＤＣコンバータなど
により所望の電圧に変換し、それぞれ絶縁されている。
また、図４に示した上アームドライブ回路４１，４３
と、下アームドライブ回路４２，４４とは周知の回路構
成であり、一般的にはそれぞれの回路が同一回路構成で
ある。The DC power supplies 51 to 53 shown in FIG. 4 are converted from the main circuit DC power supply 1 to a desired voltage by a DC-DC converter (not shown) or the like, and are insulated from each other.
Further, the upper arm drive circuits 41 and 43 shown in FIG.
And the lower arm drive circuits 42 and 44 have a well-known circuit configuration. In general, the respective circuits have the same circuit configuration.
【０００４】[0004]
【発明が解決しようとする課題】上記従来のインバータ
装置の回路構成によると、上，下アームドライブ回路の
電源はそれぞれ絶縁された少なくとも３組の直流電源を
必要とし、さらに３相のブリッジ接続のインバータ主回
路では、この種の直流電源が少なくとも４組必要であ
り、その結果、インバータ装置の回路構成が複雑，高価
になっていた。According to the circuit configuration of the above-mentioned conventional inverter device, the power supply for the upper and lower arm drive circuits requires at least three sets of insulated DC power supplies, respectively, and further requires a three-phase bridge connection. The inverter main circuit requires at least four sets of DC power supplies of this type, and as a result, the circuit configuration of the inverter device is complicated and expensive.
【０００５】この発明の課題は、上記問題点を解決する
インバータ装置を提供することにある。An object of the present invention is to provide an inverter device that solves the above-mentioned problems.
【０００６】[0006]
【課題を解決するための手段】この第１の発明は、自己
消弧形半導体素子とダイオードとを逆並列接続した構成
の複数組のスイッチング回路をブリッジ接続したインバ
ータ主回路と、該インバータ主回路に並列接続され電力
を供給する主回路直流電源と、前記インバータ主回路の
上アームのスイッチング回路のそれぞれの自己消弧形半
導体素子を駆動する上アームドライブ回路と、前記イン
バータ主回路の下アームのスイッチング回路のそれぞれ
の自己消弧形半導体素子を駆動する下アームドライブ回
路と、前記それぞれの上アームドライブ回路の電源とし
て供される第１直流電源と、前記インバータ主回路の下
アームのスイッチング回路がオンの期間中に、前記第１
直流電源より充電され、前記それぞれの上アームドライ
ブ回路に電力を供給する電源用コンデンサと、前記それ
ぞれの電源用コンデンサの正極にカソード端子を接続
し、それぞれのアノード端子を並列接続し、この並列接
続点を前記第１直流電源に接続したた充電用ダイオード
と、前記それぞれの下アームドライブ回路に電力を供給
する第２直流電源とを備え、前記それぞれの電源用コン
デンサの初期充電時に、前記インバータ主回路の下アー
ムのスイッチング回路を所定の期間オンさせる。According to the first aspect of the present invention, there is provided an inverter main circuit in which a plurality of sets of switching circuits having a configuration in which a self-extinguishing semiconductor element and a diode are connected in anti-parallel are bridge-connected, and the inverter main circuit. A main circuit DC power supply connected in parallel to supply an electric power, an upper arm drive circuit for driving each self-extinguishing type semiconductor element of the switching circuit of the upper arm of the inverter main circuit, and a lower arm of the inverter main circuit. A lower arm drive circuit that drives each self-extinguishing type semiconductor element of the switching circuit, a first DC power supply serving as a power supply for the upper arm drive circuit, and a lower arm switching circuit of the inverter main circuit. During the ON period, the first
A power supply capacitor that is charged from a DC power supply and supplies power to each of the upper arm drive circuits, a cathode terminal is connected to a positive electrode of each of the power supply capacitors, and respective anode terminals are connected in parallel. A charging diode having a point connected to the first DC power supply, and a second DC power supply for supplying power to each of the lower arm drive circuits. The switching circuit of the lower arm of the circuit is turned on for a predetermined period.
【０００７】また第２の発明は、自己消弧形半導体素子
とダイオードとを逆並列接続した構成の複数組のスイッ
チング回路をブリッジ接続したインバータ主回路と、該
インバータ主回路に並列接続され電力を供給する主回路
直流電源と、前記インバータ主回路の上アームのスイッ
チング回路のそれぞれの自己消弧形半導体素子を駆動す
る上アームドライブ回路と、前記インバータ主回路の下
アームのスイッチング回路のそれぞれの自己消弧形半導
体素子を駆動する下アームドライブ回路と、前記それぞ
れの上アームドライブ回路の電源として供される第１直
流電源と、前記インバータ主回路の下アームのスイッチ
ング回路がオンの期間中に、前記第１直流電源より充電
され、前記それぞれの上アームドライブ回路に電力を供
給する電源用コンデンサと、前記それぞれの電源用コン
デンサの正極にカソード端子を接続し、それぞれのアノ
ード端子を並列接続した充電用ダイオードと、前記第１
直流電源の正側端子と前記それぞれの充電用ダイオード
の並列接続点との間に接続されたＰＮＰトランジスタ
と、該ＰＮＰトランジスタのベース端子と前記第１直流
電源の負側端子との間に接続された抵抗と、前記それぞ
れの下アームドライブ回路に電力を供給する第２直流電
源とを備える。According to a second aspect of the present invention, there is provided an inverter main circuit in which a plurality of sets of switching circuits each having a configuration in which a self-extinguishing type semiconductor element and a diode are connected in anti-parallel are bridge-connected, and power is connected in parallel to the inverter main circuit. A main circuit DC power supply, an upper arm drive circuit for driving the self-extinguishing type semiconductor element of the upper arm switching circuit of the inverter main circuit, and a respective self circuit of the lower arm switching circuit of the inverter main circuit. A lower arm drive circuit for driving the arc-extinguishing type semiconductor element, a first DC power supply serving as a power supply for the respective upper arm drive circuits, and a switching circuit for a lower arm of the inverter main circuit being turned on, A power supply capacitor that is charged by the first DC power supply and supplies power to the respective upper arm drive circuits; And capacitors, the connecting the cathode to the cathode terminal of each of the power supply capacitor, the charge diode connected in parallel to respective anode terminals, the first
A PNP transistor connected between a positive terminal of the DC power supply and a parallel connection point of the respective charging diodes; and a PNP transistor connected between a base terminal of the PNP transistor and a negative terminal of the first DC power supply. And a second DC power supply for supplying power to the respective lower arm drive circuits.
【０００８】また第３の発明は、自己消弧形半導体素子
とダイオードとを逆並列接続した構成の複数組のスイッ
チング回路をブリッジ接続したインバータ主回路と、該
インバータ主回路に並列接続され電力を供給する主回路
直流電源と、前記インバータ主回路の上アームのスイッ
チング回路のそれぞれの自己消弧形半導体素子を駆動す
る上アームドライブ回路と、前記インバータ主回路の下
アームのスイッチング回路のそれぞれの自己消弧形半導
体素子を駆動する下アームドライブ回路と、前記それぞ
れの上アームドライブ回路の電源として供される第１直
流電源と、前記インバータ主回路の下アームのスイッチ
ング回路がオンの期間中に、前記第１直流電源より充電
され、前記それぞれの上アームドライブ回路に電力を供
給する電源用コンデンサと、前記それぞれの電源用コン
デンサの正極にカソード端子を接続し、それぞれのアノ
ード端子を並列接続した充電用ダイオードと、前記第１
直流電源の正側端子と前記それぞれの充電用ダイオード
の並列接続点との間に接続されたＰＮＰトランジスタ
と、該ＰＮＰトランジスタのベース端子と前記第１直流
電源の負側端子との間に接続された抵抗と、前記ＰＮＰ
トランジスタのベース端子とエミッタ端子との間に接続
された第１コンデンサと、前記それぞれの下アームドラ
イブ回路に電力を供給する第２直流電源とを備える。According to a third aspect of the present invention, there is provided an inverter main circuit in which a plurality of sets of switching circuits having a configuration in which a self-extinguishing type semiconductor element and a diode are connected in anti-parallel are bridge-connected, and power is connected in parallel to the inverter main circuit. A main circuit DC power supply, an upper arm drive circuit for driving the self-extinguishing type semiconductor element of the upper arm switching circuit of the inverter main circuit, and a respective self circuit of the lower arm switching circuit of the inverter main circuit. A lower arm drive circuit for driving the arc-extinguishing type semiconductor element, a first DC power supply serving as a power supply for the respective upper arm drive circuits, and a switching circuit for the lower arm of the inverter main circuit being turned on, A power supply capacitor that is charged by the first DC power supply and supplies power to the respective upper arm drive circuits; And capacitors, the connecting the cathode to the cathode terminal of each of the power supply capacitor, the charge diode connected in parallel to respective anode terminals, the first
A PNP transistor connected between a positive terminal of the DC power supply and a parallel connection point of the respective charging diodes; and a PNP transistor connected between a base terminal of the PNP transistor and a negative terminal of the first DC power supply. Resistance and the PNP
A first capacitor connected between a base terminal and an emitter terminal of the transistor; and a second DC power supply for supplying power to the respective lower arm drive circuits.
【０００９】さらに、前記第２または第３の発明におい
て、前記それぞれの電源用コンデンサの初期充電時に、
前記インバータ主回路の下アームのスイッチング回路を
所定の期間オンさせるものとする。この第１の発明によ
れば、１組の直流電源からそれぞれのダイオードを介し
て下アームのスイッチング回路がオン期間中に充電され
る電源用コンデンサの充電電圧をそれぞれの上アームド
ライブ回路の電源とする構成が可能であり、また、それ
ぞれの電源用コンデンサの初期充電時に下アームのスイ
ッチング回路を所定の時間オンさせる簡単な回路で構成
できる。Further, in the second or third invention, when the respective power supply capacitors are initially charged,
The lower arm switching circuit of the inverter main circuit is turned on for a predetermined period. According to the first aspect, the charging voltage of the power supply capacitor charged during the ON period of the switching circuit of the lower arm from the set of DC power supplies via the respective diodes is connected to the power supply of the upper arm drive circuit. In addition, a simple circuit that turns on the switching circuit of the lower arm for a predetermined time at the time of initial charging of each power supply capacitor can be used.
【００１０】また第２の発明によれば、１組の直流電源
からＰＮＰトランジスタとそれぞれのダイオードを介し
て下アームのスイッチング回路がオン期間中に充電され
る電源用コンデンサの充電電圧をそれぞれの上アームド
ライブ回路の電源とする構成が可能となり、該電源用コ
ンデンサの充電電流はＰＮＰトランジスタのベースに接
続された抵抗により一定に保たれる。According to the second invention, the charging voltage of the power supply capacitor charged during the ON period of the switching circuit of the lower arm from the set of DC power supply via the PNP transistor and each diode is increased. It becomes possible to use a power supply for the arm drive circuit, and the charging current of the power supply capacitor is kept constant by the resistance connected to the base of the PNP transistor.
【００１１】また第３の発明は、前記第２の発明の作用
に加えて、ＰＮＰトランジスタのベース・エミッタ端子
間の第１コンデンサにより、前記直流電源が立ち上がり
中の前記充電電流を抑制するので該直流電源をスムース
に立ち上げることができる。さらに第４の発明では、前
記第２または第３の発明において、それぞれの電源用コ
ンデンサの初期充電時に下アームのスイッチング回路を
所定の時間オンさせる簡単な回路で構成できる。According to a third aspect of the present invention, in addition to the operation of the second aspect, the first capacitor between the base and emitter terminals of the PNP transistor suppresses the charging current during the rise of the DC power supply. DC power supply can be started up smoothly. Further, in the fourth invention, in the second or third invention, it is possible to configure a simple circuit that turns on the switching circuit of the lower arm for a predetermined time when the respective power supply capacitors are initially charged.
【００１２】[0012]
【発明の実施の形態】図１は、この発明の第１の実施例
を示すインバータ装置の回路構成図であり、図４に示し
た従来例と同一機能を有するものには同一符号を付して
その説明を省略する。すなわち図１においては、上アー
ムドライブ回路４１，４３の電源として供される直流電
源６１と、上アームドライブ回路４１，４３それぞれに
電力を供給する電源用コンデンサ６２，６３と、電源用
コンデンサ６２，６３それぞれの正極にカソード端子を
接続し、それぞれのアノード端子を並列接続して直流電
源６１の正側端子に接続した充電用ダイオード６４，６
５とを備えている。FIG. 1 is a circuit diagram of an inverter device according to a first embodiment of the present invention, in which components having the same functions as those of the conventional example shown in FIG. The description is omitted. That is, in FIG. 1, a DC power supply 61 provided as a power supply for the upper arm drive circuits 41 and 43, power supply capacitors 62 and 63 for supplying power to the upper arm drive circuits 41 and 43, and power supply capacitors 62 and 63, respectively. The charging terminals 64 and 6 are connected to the positive terminal of the DC power supply 61 by connecting the cathode terminals to the respective positive electrodes and connecting the respective anode terminals in parallel.
5 is provided.
【００１３】電源用コンデンサ６２，６３はインバータ
主回路２の下アームのスイッチング回路がオンの期間中
に直流電源６１より充電される。また、電源用コンデン
サ６２，６３それぞれの充電完了電圧は、インバータ主
回路２の下アームのスイッチング回路のダイオード３２
またはダイオード３４の導通モードに関係して、これら
のダイオードのえん層電圧分だけ直流電源６１の電圧値
より大きくなる。従って、直流電源６１の電圧値は、直
流電源５２の電圧値よりも前記えん層電圧分だけ小さく
することにより、ＩＧＢＴ２１〜２４すべての駆動条件
を同一にすることができる。The power supply capacitors 62 and 63 are charged by the DC power supply 61 while the lower arm switching circuit of the inverter main circuit 2 is on. The charge completion voltage of each of the power supply capacitors 62 and 63 is determined by the diode 32
Or, depending on the conduction mode of the diode 34, the voltage becomes higher than the voltage value of the DC power supply 61 by an amount corresponding to the layer voltage of these diodes. Therefore, by making the voltage value of the DC power supply 61 smaller than the voltage value of the DC power supply 52 by the thickness of the lower layer, the driving conditions of all the IGBTs 21 to 24 can be made the same.
【００１４】図２は、この発明の第２の実施例を示すイ
ンバータ装置の回路構成図であり、図１に示したこの発
明の第１の実施例と同一機能を有するものには同一符号
を付してその説明を省略する。すなわち図２において
は、図１の回路の直流電源６１の正側端子と充電用ダイ
オード６４，６５の並列接続点との間に図示の如くＰＮ
Ｐトランジスタ６６を接続し、ＰＮＰトランジスタ６６
のベース端子と直流電源６１の負側端子との間に抵抗６
７を接続している。FIG. 2 is a circuit diagram of an inverter device according to a second embodiment of the present invention. Components having the same functions as those of the first embodiment of the present invention shown in FIG. The description is omitted here. That is, in FIG. 2, a PN is connected between the positive terminal of the DC power supply 61 and the parallel connection point of the charging diodes 64 and 65 in the circuit of FIG.
Connect the P transistor 66 and connect the P transistor 66
Between the base terminal of the DC power supply 61 and the negative terminal of the DC power supply 61.
7 is connected.
【００１５】電源用コンデンサ６２，６３はインバータ
主回路２の下アームのスイッチング回路がオンの期間中
に、直流電源６１よりＰＮＰトランジスタ６６と充電用
ダイオード６４または充電用ダイオード６５を介して充
電され、このときの充電電流は、ＰＮＰトランジスタ６
６のバイアス抵抗である抵抗６７の抵抗値で直流電源６
１の電圧を除算したバイアス電流値にＰＮＰトランジス
タ６６の直流電流増幅率（ｈFE）を乗じた値で決定され
る。The power supply capacitors 62 and 63 are charged by the DC power supply 61 via the PNP transistor 66 and the charging diode 64 or the charging diode 65 while the switching circuit of the lower arm of the inverter main circuit 2 is on. The charging current at this time is the PNP transistor 6
The DC power supply 6 has a resistance value of the resistor 67 which is a bias resistor of the DC power supply 6.
It is determined by a value obtained by multiplying the bias current value obtained by dividing the voltage of 1 by the DC current amplification factor (h FE ) of the PNP transistor 66.
【００１６】このように直流電源６１から電源用コンデ
ンサ６２，６３への充電経路にＰＮＰトランジスタ６
６，抵抗６７からなる充電電流抑制回路により、電源用
コンデンサ６２，６３の充電電流は一定に保たれる。図
３は、この発明の第３の実施例を示すインバータ装置の
回路構成図であり、図２に示したこの発明の第２の実施
例と同一機能を有するものには同一符号を付してその説
明を省略する。As described above, the PNP transistor 6 is connected to the charging path from the DC power supply 61 to the power supply capacitors 62 and 63.
The charging current of the power supply capacitors 62 and 63 is kept constant by the charging current suppression circuit including the resistor 6 and the resistor 67. FIG. 3 is a circuit configuration diagram of an inverter device showing a third embodiment of the present invention. Components having the same functions as those of the second embodiment of the present invention shown in FIG. The description is omitted.
【００１７】すなわち図３においては、図２の回路のＰ
ＮＰトランジスタ６６のベース・エミッタ端子間にコン
デンサ７１が接続され、直流電源６１の電圧の立ち上が
り時には、コンデンサ７１によりＰＮＰトランジスタ６
６のバイアス電流がバイパスされるので直流電源６１の
電圧の立ち上がり時の過渡的な電圧による電源用コンデ
ンサ６２，６３それぞれの充電を行わないように動作す
る。That is, in FIG. 3, the P of the circuit of FIG.
A capacitor 71 is connected between the base and emitter terminals of the NP transistor 66. When the voltage of the DC power supply 61 rises, the capacitor 71 is
Since the bias current of No. 6 is bypassed, the operation is performed so that the power supply capacitors 62 and 63 are not charged by the transient voltage at the time of the rise of the voltage of the DC power supply 61.
【００１８】[0018]
【発明の効果】この発明によれば、１組の直流電源から
それぞれのダイオードを介して下アームのスイッチング
回路がオン期間中に充電される電源用コンデンサの充電
電圧をそれぞれの上アームドライブ回路の電源とするの
で、その結果、インバータ装置の回路構成が簡単，安価
になる。According to the present invention, the charging voltage of the power supply capacitor charged during the ON period of the switching circuit of the lower arm from the set of DC power supplies via the respective diodes is set to the voltage of the upper arm drive circuit. As a power source, as a result, the circuit configuration of the inverter device is simple and inexpensive.
【図１】この発明の第１の実施例を示すインバータ装置
の回路構成図FIG. 1 is a circuit configuration diagram of an inverter device according to a first embodiment of the present invention.
【図２】この発明の第２の実施例を示すインバータ装置
の回路構成図FIG. 2 is a circuit diagram showing an inverter device according to a second embodiment of the present invention;
【図３】この発明の第３の実施例を示すインバータ装置
の回路構成図FIG. 3 is a circuit configuration diagram of an inverter device according to a third embodiment of the present invention.
【図４】従来例を示すインバータ装置の回路構成図FIG. 4 is a circuit configuration diagram of an inverter device showing a conventional example.
１…主回路直流電源、２…インバータ主回路、２１〜２
４…ＩＧＢＴ、３１〜３４…ダイオード、４１，４３…
上アームドライブ回路、４２，４４…下アームドライブ
回路、５１〜５４，６１…直流電源、６２，６３…電源
用コンデンサ、６４，６５…充電用ダイオード、６６…
ＰＮＰトランジスタ、６７…抵抗、７１…コンデンサ。1: Main circuit DC power supply, 2: Inverter main circuit, 21-2
4: IGBT, 31 to 34: diode, 41, 43 ...
Upper arm drive circuit, 42, 44 Lower arm drive circuit, 51 to 54, 61 DC power supply, 62, 63 Power supply capacitor, 64, 65 Charge diode, 66
PNP transistor, 67: resistor, 71: capacitor.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/5387 H02M 7/537 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02M 7/5387 H02M 7/537
Claims (4)
並列接続した構成の複数組のスイッチング回路をブリッ
ジ接続したインバータ主回路と、 該インバータ主回路に並列接続され電力を供給する主回
路直流電源と、 前記インバータ主回路の上アームのスイッチング回路の
それぞれの自己消弧形半導体素子を駆動する上アームド
ライブ回路と、 前記インバータ主回路の下アームのスイッチング回路の
それぞれの自己消弧形半導体素子を駆動する下アームド
ライブ回路と、 前記それぞれの上アームドライブ回路の電源として供さ
れる第１直流電源と、 前記インバータ主回路の下アームのスイッチング回路が
オンの期間中に、前記第１直流電源より充電され、前記
それぞれの上アームドライブ回路に電力を供給する電源
用コンデンサと、 前記それぞれの電源用コンデンサの正極にカソード端子
を接続し、それぞれのアノード端子を並列接続し、この
並列接続点を前記第１直流電源に接続した充電用ダイオ
ードと、 前記それぞれの下アームドライブ回路に電力を供給する
第２直流電源とを備え、 前記それぞれの電源用コンデンサの初期充電時に、前記
インバータ主回路の下アームのスイッチング回路を所定
の期間オンさせることを特徴とするインバータ装置。An inverter main circuit in which a plurality of sets of switching circuits having a configuration in which a self-extinguishing type semiconductor element and a diode are connected in anti-parallel are bridge-connected, and a main circuit DC connected in parallel to the inverter main circuit and supplying power. A power supply; an upper arm drive circuit for driving each self-extinguishing type semiconductor element of the upper arm switching circuit of the inverter main circuit; and a respective self-extinguishing type semiconductor element of the lower arm switching circuit of the inverter main circuit. And a first DC power supply serving as a power supply for each of the upper arm drive circuits; and a first DC power supply while a switching circuit of a lower arm of the inverter main circuit is on. A power supply capacitor that is more charged and supplies power to the respective upper arm drive circuits; A charging diode having a cathode terminal connected to the positive electrode of each power supply capacitor, an anode terminal connected in parallel to each of the anode terminals, and a parallel connection point connected to the first DC power supply; And a second DC power supply for supplying power to the power supply capacitor, and when the respective power supply capacitors are initially charged, a switching circuit in a lower arm of the inverter main circuit is turned on for a predetermined period.
並列接続した構成の複数組のスイッチング回路をブリッ
ジ接続したインバータ主回路と、 該インバータ主回路に並列接続され電力を供給する主回
路直流電源と、 前記インバータ主回路の上アームのスイッチング回路の
それぞれの自己消弧形半導体素子を駆動する上アームド
ライブ回路と、 前記インバータ主回路の下アームのスイッチング回路の
それぞれの自己消弧形半導体素子を駆動する下アームド
ライブ回路と、 前記それぞれの上アームドライブ回路の電源として供さ
れる第１直流電源と、 前記インバータ主回路の下アームのスイッチング回路が
オンの期間中に、前記第１直流電源より充電され、前記
それぞれの上アームドライブ回路に電力を供給する電源
用コンデンサと、 前記それぞれの電源用コンデンサの正極にカソード端子
を接続し、それぞれのアノード端子を並列接続した充電
用ダイオードと、 前記第１直流電源の正側端子と前記それぞれの充電用ダ
イオードの並列接続点との間に接続されたＰＮＰトラン
ジスタと、 該ＰＮＰトランジスタのベース端子と前記第１直流電源
の負側端子との間に接続された抵抗と、 前記それぞれの下アームドライブ回路に電力を供給する
第２直流電源とを備えたことを特徴とするインバータ装
置。2. An inverter main circuit in which a plurality of sets of switching circuits having a configuration in which a self-extinguishing semiconductor element and a diode are connected in anti-parallel are bridge-connected, and a main circuit DC connected in parallel to the inverter main circuit and supplying power. A power supply; an upper arm drive circuit for driving each self-extinguishing type semiconductor element of the upper arm switching circuit of the inverter main circuit; and a respective self-extinguishing type semiconductor element of the lower arm switching circuit of the inverter main circuit. And a first DC power supply serving as a power supply for each of the upper arm drive circuits; and a first DC power supply while a switching circuit of a lower arm of the inverter main circuit is on. A power supply capacitor that is more charged and supplies power to the respective upper arm drive circuits; A charging diode in which a cathode terminal is connected to a positive electrode of each power supply capacitor, and respective anode terminals are connected in parallel; a positive connection terminal of the first DC power supply and a parallel connection point of the respective charging diodes; A PNP transistor connected between the PNP transistor, a resistor connected between a base terminal of the PNP transistor and a negative terminal of the first DC power supply, and a second power supply for supplying power to the respective lower arm drive circuits. An inverter device comprising a DC power supply.
並列接続した構成の複数組のスイッチング回路をブリッ
ジ接続したインバータ主回路と、 該インバータ主回路に並列接続され電力を供給する主回
路直流電源と、 前記インバータ主回路の上アームのスイッチング回路の
それぞれの自己消弧形半導体素子を駆動する上アームド
ライブ回路と、 前記インバータ主回路の下アームのスイッチング回路の
それぞれの自己消弧形半導体素子を駆動する下アームド
ライブ回路と、 前記それぞれの上アームドライブ回路の電源として供さ
れる第１直流電源と、 前記インバータ主回路の下アームのスイッチング回路が
オンの期間中に、前記第１直流電源より充電され、前記
それぞれの上アームドライブ回路に電力を供給する電源
用コンデンサと、 前記それぞれの電源用コンデンサの正極にカソード端子
を接続し、それぞれのアノード端子を並列接続した充電
用ダイオードと、 前記第１直流電源の正側端子と前記それぞれの充電用ダ
イオードの並列接続点との間に接続されたＰＮＰトラン
ジスタと、 該ＰＮＰトランジスタのベース端子と前記第１直流電源
の負側端子との間に接続された抵抗と、 前記ＰＮＰトランジスタのベース端子とエミッタ端子と
の間に接続された第１コンデンサと、 前記それぞれの下アームドライブ回路に電力を供給する
第２直流電源とを備えたことを特徴とするインバータ装
置。3. An inverter main circuit in which a plurality of sets of switching circuits having a configuration in which a self-extinguishing type semiconductor element and a diode are connected in anti-parallel are bridge-connected, and a main circuit DC connected in parallel to the inverter main circuit and supplying power. A power supply; an upper arm drive circuit for driving each self-extinguishing type semiconductor element of the upper arm switching circuit of the inverter main circuit; and a respective self-extinguishing type semiconductor element of the lower arm switching circuit of the inverter main circuit. And a first DC power supply serving as a power supply for each of the upper arm drive circuits; and a first DC power supply while a switching circuit of a lower arm of the inverter main circuit is on. A power supply capacitor that is more charged and supplies power to the respective upper arm drive circuits; A charging diode in which a cathode terminal is connected to a positive electrode of each power supply capacitor, and respective anode terminals are connected in parallel; a positive connection terminal of the first DC power supply and a parallel connection point of the respective charging diodes; A PNP transistor connected between the PNP transistor; a resistor connected between a base terminal of the PNP transistor and a negative terminal of the first DC power supply; and a connection between a base terminal and an emitter terminal of the PNP transistor. And a second DC power supply for supplying power to each of the lower arm drive circuits.
タ装置において、 前記それぞれの電源用コンデンサの初期充電時に、前記
インバータ主回路の下アームのスイッチング回路を所定
の期間オンさせることを特徴とするインバータ装置。4. The inverter device according to claim 2, wherein a switching circuit of a lower arm of said inverter main circuit is turned on for a predetermined period when said respective power supply capacitors are initially charged. Inverter device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02760596A JP3228113B2 (en) | 1996-02-15 | 1996-02-15 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02760596A JP3228113B2 (en) | 1996-02-15 | 1996-02-15 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09219975A JPH09219975A (en) | 1997-08-19 |
| JP3228113B2 true JP3228113B2 (en) | 2001-11-12 |
Family
ID=12225566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02760596A Expired - Lifetime JP3228113B2 (en) | 1996-02-15 | 1996-02-15 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3228113B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2337643B (en) * | 1997-11-25 | 2001-10-03 | Mitsubishi Electric Corp | Power converter |
-
1996
- 1996-02-15 JP JP02760596A patent/JP3228113B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09219975A (en) | 1997-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03107328A (en) | Snubber circuit for power converter | |
| US11165359B2 (en) | Power conversion system configured to perform power conversion between direct current and three-phase alternating current | |
| JP3025715B2 (en) | Inverter circuit | |
| JP3228113B2 (en) | Inverter device | |
| JPH10210736A (en) | Step-down type dc-dc converter | |
| JPH0541397U (en) | Voltage type semiconductor device driver | |
| JP3614064B2 (en) | Inverter device | |
| JP2002094363A (en) | Gate drive circuit for insulation gate type semiconductor element, the insulation gate type semiconductor element and power converter using them | |
| JPH0744847B2 (en) | Inverter drive circuit | |
| JPH10248243A (en) | Power conversion circuit | |
| JPH10136637A (en) | Snubber circuit of semiconductor switching device | |
| JPH09233822A (en) | Ac-dc converter | |
| JP2664523B2 (en) | Hybrid integrated circuit device | |
| JP2002119060A (en) | Input harmonic current reduction circuit for diode rectification circuit | |
| JP2804753B2 (en) | Hybrid integrated circuit device | |
| JP2000245143A (en) | Direct current-to-direct current conversion device | |
| JP3144124B2 (en) | Inverter device | |
| JPH1098872A (en) | Power-supply device and electric apparatus using it | |
| JP2000184710A (en) | Dc-dc converter insulated by transformer | |
| JP3755066B2 (en) | Switching circuit and DC brushless motor driving circuit using the circuit | |
| JP2593123Y2 (en) | Inverter control device | |
| JP2002199745A (en) | Power semiconductor device, power arm and inverter circuit | |
| JP2693018B2 (en) | Hybrid integrated circuit device | |
| JPH0650015Y2 (en) | Power supply circuit | |
| JPH07118906B2 (en) | Snubber circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070907 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |