JP3144363B2 - Test circuit and test method for A / D / D / A converter with integrated circuit - Google Patents

Test circuit and test method for A / D / D / A converter with integrated circuit

Info

Publication number
JP3144363B2
JP3144363B2 JP32608097A JP32608097A JP3144363B2 JP 3144363 B2 JP3144363 B2 JP 3144363B2 JP 32608097 A JP32608097 A JP 32608097A JP 32608097 A JP32608097 A JP 32608097A JP 3144363 B2 JP3144363 B2 JP 3144363B2
Authority
JP
Japan
Prior art keywords
converter
parallel
serial
data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32608097A
Other languages
Japanese (ja)
Other versions
JPH11163724A (en
Inventor
正啓 平澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32608097A priority Critical patent/JP3144363B2/en
Publication of JPH11163724A publication Critical patent/JPH11163724A/en
Application granted granted Critical
Publication of JP3144363B2 publication Critical patent/JP3144363B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、集積回路内蔵型A
/D・D/A変換器の試験回路および試験方法に関す
る。
The present invention relates to an integrated circuit type A
The present invention relates to a test circuit and a test method for a / D / D / A converter.

【0002】[0002]

【従来の技術】従来のA/D・D/A変換器試験装置、
A/D・D/A変換器試験方法を説明するために、図
5、図6、図7を示す。これらの図において、従来のA
/D・D/A変換器試験装置、A/D・D/A変換器試
験方法について説明する。なお、これらの図中では、同
じ機能については同一の符号を付している。
2. Description of the Related Art A conventional A / D / D / A converter testing apparatus,
FIGS. 5, 6, and 7 are shown to explain the A / D / D / A converter test method. In these figures, the conventional A
A / D / D / A converter test apparatus and an A / D / D / A converter test method will be described. In these drawings, the same functions are denoted by the same reference numerals.

【0003】図5に示す従来例1において、A/D・D
/A変換器試験装置10はA/D変換器3、D/A変換
器4、処理回路7、切換器13を含み、端子としては入
力端子1、出力端子2、A/D変換器出力端子8、D/
A変換器入力端子9を備えて構成される。
[0005] In the conventional example 1 shown in FIG.
The / A converter testing apparatus 10 includes an A / D converter 3, a D / A converter 4, a processing circuit 7, and a switch 13, and has input terminals 1, output terminals 2, and A / D converter output terminals. 8, D /
It comprises an A converter input terminal 9.

【0004】上記のA/D変換器3、D/A変換器4を
試験しない処理回路7を利用する場合、切換器13は処
理回路7の出力を選択する。A/D変換器3の試験時に
は入力端子1にアナログ試験データを印加し、A/D変
換器出力端子8から出力されるデジタルデータが規定の
値になっているかで判断をする。また、D/A変換器4
の試験時にはD/A変換器入力端子9に規定のデータを
印加し、出力端子2より出力されるD/A変換器4のア
ナログ出力データを観測し、規定の値になっているかで
判定をする。この場合、A/D変換器出力端子8および
D/A変換器入力端子9としては、それぞれA/D変換
器3の出力ビット数とD/A変換器4の入力ビット数の
数だけ必要となる。
When a processing circuit 7 that does not test the A / D converter 3 and the D / A converter 4 is used, a switch 13 selects an output of the processing circuit 7. At the time of testing the A / D converter 3, analog test data is applied to the input terminal 1, and it is determined whether the digital data output from the A / D converter output terminal 8 has a prescribed value. Also, the D / A converter 4
At the time of the test, the specified data is applied to the D / A converter input terminal 9 and the analog output data of the D / A converter 4 output from the output terminal 2 is observed. I do. In this case, the A / D converter output terminal 8 and the D / A converter input terminal 9 need the number of output bits of the A / D converter 3 and the number of input bits of the D / A converter 4 respectively. Become.

【0005】次に図6に示す従来例2では、図5で示し
た従来例1のA/D変換器出力端子8とD/A変換器入
力端子9とを、A/D変換器出力兼D/A変換器入力端
子11として統合しおり、試験方法は従来例1と同一で
ある。A/D変換器3の試験時とD/A変換器4の試験
時でA/D変換器出力兼D/A変換器入力端子11の入
出力の機能を切り換えるために入出力切換器12を備え
る。この場合のA/D変換器出力兼D/A変換器入力端
子11の端子数は、A/D変換器3の出力ビット数とD
/A変換器4の入力ビット数のどちらか多い方になる。
Next, in the conventional example 2 shown in FIG. 6, the A / D converter output terminal 8 and the D / A converter input terminal 9 of the conventional example 1 shown in FIG. It is integrated as the D / A converter input terminal 11, and the test method is the same as that of the conventional example 1. The I / O switch 12 is used to switch the input / output function of the A / D converter output and D / A converter input terminal 11 between the A / D converter 3 test and the D / A converter 4 test. Prepare. In this case, the number of terminals of the A / D converter output / D / A converter input terminal 11 is determined by the number of output bits of the A / D converter 3 and the number of D / A converters.
The number of input bits of the / A converter 4 is the larger one.

【0006】図7に示す従来例3は、A/D変換器3の
出力を直接D/A変換器4に入力するための切り替え回
路13を備えており、A/D変換器3の出力デジタルデ
ータを直接D/A変換器4のデジタル入力データとして
使用する方法である。入力端子1にアナログ試験データ
を印加し出力端子2から出力されるアナログデータを観
測し、規定の値になっているかの判定をする。この場
合、A/D変換器3とD/A変換器4を合わせた特性を
測定することになる。
The prior art 3 shown in FIG. 7 includes a switching circuit 13 for directly inputting the output of the A / D converter 3 to the D / A converter 4, and the output digital signal of the A / D converter 3 is provided. In this method, data is directly used as digital input data of the D / A converter 4. The analog test data is applied to the input terminal 1, the analog data output from the output terminal 2 is observed, and it is determined whether the analog data has a prescribed value. In this case, the combined characteristics of the A / D converter 3 and the D / A converter 4 are measured.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記の
各従来例では以下のような問題を伴う。以下において、
A/D変換器3の出力ビット数が8bit、D/A変換
器4の入力ビット数が10bitの場合について説明す
る。
However, each of the above-described conventional examples has the following problems. In the following:
The case where the number of output bits of the A / D converter 3 is 8 bits and the number of input bits of the D / A converter 4 is 10 bits will be described.

【0008】図5に示した従来例1では、上に説明の通
りA/D変換器出力端子8とD/A変換器入力端子9を
合わせて18個の端子が必要となる。しかもこの端子は
A/D変換器3、D/A変換器4の試験を行なうときだ
け使用するものであり、通常は使用しない端子である。
A/D・D/A変換器試験装置10を、A/D・D/A
変換器試験装置内蔵型の半導体装置に適用すれば、端子
数の増加は使用部材の増加と共にパッケージ面積の増大
化につながる。このため、実装時にコストアップを誘引
する問題を伴う。
In the conventional example 1 shown in FIG. 5, as described above, the A / D converter output terminal 8 and the D / A converter input terminal 9 require a total of 18 terminals. Moreover, this terminal is used only when the A / D converter 3 and the D / A converter 4 are tested, and is not normally used.
The A / D / D / A converter test apparatus 10 is connected to an A / D / D / A
When applied to a semiconductor device with a built-in converter test device, an increase in the number of terminals leads to an increase in the package area as well as an increase in the number of members used. Therefore, there is a problem that the cost is increased at the time of mounting.

【0009】図6に示した従来例2では、図5に示した
従来例1に対して、A/D変換器出力端子8とD/A変
換器入力端子9を統合して、A/D変換器出力兼D/A
変換器入力端子11としたものである。この従来例2で
は必要となる端子数が10個と、図5に示した従来例1
に比べて、A/D変換器3、D/A変換器4の試験に必
要な端子数は約半分となる。しかし、それでも試験時以
外に使用しない端子が残ることになり、コストアップに
なる問題点がある。
In the conventional example 2 shown in FIG. 6, an A / D converter output terminal 8 and a D / A converter input terminal 9 are integrated with the conventional example 1 shown in FIG. Converter output and D / A
The converter input terminal 11 is used. In the conventional example 2, the number of necessary terminals is ten, and the conventional example 1 shown in FIG.
The number of terminals required for testing the A / D converter 3 and the D / A converter 4 is about half that of However, there is still a problem that terminals that are not used except during the test remain, which increases the cost.

【0010】図7に示した従来例3では、A/D変換器
3とD/A変換器4の総合の特性を測定し、さらに従来
例1にあるA/D変換器出力端子8、D/A変換器出力
端子9、従来例2にあるA/D変換器出力兼D/A変換
器入力端子11をも削除できる利点がある。しかし、例
えば、A/D変換器3のビット数に比べてD/A変換器
4のビット数が大きい場合、D/A変換器4の試験がで
きない問題がある。前述例のようにA/D変換器3のビ
ット数が8bit、D/A変換器のビット数が10bi
tの場合、両者のビット数差のためD/A変換器4の上
位2bitまたは下位2bitは測定できないことにな
る。さらに大きな問題としては、A/D変換器3、D/
A変換器4の個々の特性を試験することができない。ま
た、A/D変換器3とD/A変換器4に共通のコードで
欠損等の不具合がある場合には、検出できない問題点が
ある。
In the conventional example 3 shown in FIG. 7, the overall characteristics of the A / D converter 3 and the D / A converter 4 are measured, and the A / D converter output terminals 8 and D There is an advantage that the A / D converter output terminal 9 and the A / D converter output / D / A converter input terminal 11 in the conventional example 2 can be eliminated. However, for example, when the number of bits of the D / A converter 4 is larger than the number of bits of the A / D converter 3, there is a problem that the D / A converter 4 cannot be tested. As in the above example, the number of bits of the A / D converter 3 is 8 bits, and the number of bits of the D / A converter is 10 bi.
In the case of t, the upper 2 bits or lower 2 bits of the D / A converter 4 cannot be measured due to the difference in the number of bits between the two. As an even greater problem, the A / D converter 3, D /
The individual characteristics of the A-converter 4 cannot be tested. Further, if the common code of the A / D converter 3 and the D / A converter 4 has a defect such as loss, there is a problem that it cannot be detected.

【0011】以上のように上記の各従来例において、A
/D変換器およびD/A変換器の特性を個々に測定する
ためには、端子数の増大に伴うコストアップが発生す
る。また、端子数削減のためにA/D変換器とD/A変
換器を合わせた特性を測定する方法では、A/D変換器
のビット数とD/A変換器のビット数が同一でない場合
には、A/D変換器またはD/A変換器いずれかのう
ち、ビット数の多い方の変換器の全範囲の特性が測定で
きない。さらに、A/D変換器、D/A変換器の個々の
特性がまったく測定できないという問題がある。
As described above, in each of the above conventional examples, A
In order to individually measure the characteristics of the / D converter and the D / A converter, the cost increases due to an increase in the number of terminals. In the method of measuring the combined characteristics of the A / D converter and the D / A converter in order to reduce the number of terminals, when the number of bits of the A / D converter and the number of bits of the D / A converter are not the same, Cannot measure the characteristics of the entire range of the A / D converter or the D / A converter having the larger number of bits. Further, there is a problem that individual characteristics of the A / D converter and the D / A converter cannot be measured at all.

【0012】本発明は、試験用端子を削減し、且つA/
D変換器、D/A変換器それぞれの特性の試験を可能と
した、集積回路内蔵型A/D・D/A変換器の試験回路
および試験方法を提供することを目的とする。
According to the present invention, the number of test terminals is reduced, and A /
An object of the present invention is to provide a test circuit and a test method for an A / D / D / A converter with a built-in integrated circuit, which enable testing of characteristics of each of a D converter and a D / A converter.

【0013】[0013]

【課題を解決するための手段】前記課題を解決するため
に、請求項1記載の発明は、A/D変換器と、シリアル
/パラレル変換器またはパラレル/シリアル変換器と、
切換器と、D/A変換器と、通常時に使用される所定の
処理回路と、を有して集積回路に構成され、集積回路の
入出力端子間に、A/D変換器、シリアル/パラレル変
換器またはパラレル/シリアル変換器、切換器、D/A
変換器が直列に、且つ、シリアル/パラレル変換器また
はパラレル/シリアル変換器の出力が切換器の一方の選
択端子およびD/A変換器の入力が切換器の共通端子と
接続され、処理回路がシリアル/パラレル変換器または
パラレル/シリアル変換器と並列に、且つ、出力端子が
切換器の他方の選択端子と接続され、集積回路の入力端
子には、D/A変換器またはA/D変換器を試験する試
験用データとしてのアナログデータが入力され、D/A
変換器を試験する際に、シリアル/パラレル変換器で
は、該A/D変換器からの出力に基づいて、アナログデ
ータがどの電圧範囲内のものであったかを判定し、当該
判定に対応したデジタルデータを複数回得ることでパラ
レルデータとして該D/A変換器に出力し、A/D変換
器を試験する際に、パラレル/シリアル 変換器では、該
A/D変換器の出力ビットを分割し、当該分割されたビ
ット内容に応じてD/A変換器の入力ビット数と同等の
ビット数を有する符号を生成し、これを複数回分割して
該D/A変換器に出力し、D/A変換器から出力される
アナログデータを観測して該D/A変換器の特性または
A/D変換器の特性を測定することを特徴とする。
Means for Solving the Problems] To solve the above problems
The invention according to claim 1 includes an A / D converter and a serial
/ Parallel converter or parallel / serial converter,
A switch, a D / A converter, and a predetermined
And a processing circuit.
A / D converter, serial / parallel converter between input / output terminals
Converter or parallel / serial converter, switcher, D / A
If the converters are serial and the serial / parallel converter or
Indicates that the output of the parallel / serial converter is
Input terminal and the input of the D / A converter are
Connected and the processing circuit is a serial / parallel converter or
The output terminal is in parallel with the parallel / serial converter.
Connected to the other selection terminal of the switch, the input terminal of the integrated circuit
The D / A converter or the A / D converter
Analog data as test data is input, and D / A
When testing the converter, use a serial / parallel converter.
Is analog data based on the output from the A / D converter.
The voltage range within which the
By obtaining digital data corresponding to the judgment multiple times,
Output to the D / A converter as real data, and perform A / D conversion
When testing the equipment, the parallel / serial converter
The output bit of the A / D converter is divided, and the divided bit
The number of input bits of the D / A converter
Generate a code with the number of bits and divide it multiple times
Output to the D / A converter and output from the D / A converter
Observe the analog data and observe the characteristics of the D / A converter or
The characteristics of the A / D converter are measured.

【0014】請求項2記載の発明は、請求項1記載の発
明において、集積回路内蔵型A/D・D/A変換器の試
験回路は、シリアル/パラレル変換器またはパラレル/
シリアル変換器の前段または後段に記憶装置を有し、シ
リアル/パラレル変換器またはパラレル/シリアル変換
器及び記憶装置が処理回路と並列接続に構成され、記憶
装置は、D/A変換器を試験する際に、シリアル/パラ
レル変換器から出力されるパラレルデータを記憶し、A
/D変換器を試験する際に、A/D変換器から出力され
るパラレルデータを記憶することを特徴とする。
[0014] The invention according to claim 2 is the invention according to claim 1.
Of A / D / D / A converter with built-in integrated circuit
The test circuit is a serial / parallel converter or a parallel /
A storage device is provided before or after the serial converter.
Real / parallel converter or parallel / serial converter
Device and storage device are configured in parallel with the processing circuit,
When testing the D / A converter, the device
The parallel data output from the rel converter is stored.
Output from the A / D converter when testing the A / D converter
Characterized by storing parallel data.

【0015】請求項3記載の発明は、A/D変換器と、
シリアル/パラレル変換器またはパラレル/シリアル変
換器と、切換器と、D/A変換器と、通常時に使用され
る所定の処理回路と、を有する集積回路内蔵型A/D・
D/A変換器の試験方法において、A/D変換器と、シ
リアル/パラレル変換器またはパラレル/シリアル変換
器と、切換器と、D/A変換器とが直列接続状態となる
ように該切換器の接続を切り替える切り替え工程と、集
積回路の入力端子にD/A変換器またはA/D変換器を
試験する試験データとしてのアナログデータを入力する
入力工程と、D/A変換器から出力されるアナログデー
タを測定する測定工程とを有し、D/A変換器を試験す
る際には、シリアル/パラレル変換器で、該A/D変換
器からの出力に基づいて、アナログデータがどの電圧範
囲内のものであったかを判定し、当該判定に対応したデ
ジタルデータを複数回得ることでパラレルデータとして
該D/A変換器に出力し、A/D変換器を試験する際に
は、パラレル/シリアル変換器で、該A/D変換器の出
力ビットを分割し、当該分割されたビット内容に応じて
D/A変換器の入力ビット数と同等のビット数を有する
符号を生成し、これを複数回分割して該D/A変換器に
出力し、測定工程により、D/A変換器の特 性またはA
/D変換器の特性を測定することを特徴とする。
According to a third aspect of the present invention, there is provided an A / D converter,
Serial / parallel converter or parallel / serial converter
Converter, switcher, D / A converter, and
Integrated circuit type A / D
In the D / A converter test method, an A / D converter and a serial
Real / parallel converter or parallel / serial converter
, Switch, and D / A converter are connected in series
A switching step for switching the connection of the switching device as described above,
D / A converter or A / D converter at the input terminal of the integrated circuit
Input analog data as test data to be tested
Input process and analog data output from D / A converter
Measuring the D / A converter.
When the A / D conversion is performed by a serial / parallel converter
The analog data is output in any voltage range based on the output from the
Is determined to be within the box, and the data corresponding to the determination is determined.
By acquiring digital data multiple times, it becomes parallel data
When outputting to the D / A converter and testing the A / D converter,
Is a parallel / serial converter, and the output of the A / D converter is
Divides the input bit, and according to the content of the divided bit.
Has the same number of bits as the number of input bits of the D / A converter
Generates a code, divides it a plurality of times, and
Output, the measuring step, D / A converter characteristics or A
The characteristics of the / D converter are measured.

【0016】請求項4記載の発明は、請求項3記載の発
明において、シリアル/パラレル変換器またはパラレル
/シリアル変換器の前段または後段に記憶装置を配し、
シリアル/パラレル変換器またはパラレル/シリアル変
換器および記憶装置が処理回路と並列接続に構成され、
D/A変換器を試験する際には、シリアル/パラレル変
換器から出力されるパラレルデータを記憶し、A/D変
換器を試験する際には、A/D変換器から出力されるパ
ラレルデータを記憶する記憶工程を有することを特徴と
する。
The invention according to claim 4 is the invention according to claim 3.
, Serial / parallel converter or parallel
/ A storage device is arranged before or after the serial converter,
Serial / parallel converter or parallel / serial converter
A converter and a storage device are configured in parallel with the processing circuit,
When testing a D / A converter, the serial / parallel conversion
A / D converter stores parallel data output from the converter.
When testing the converter, the output from the A / D converter
Characterized by having a storage step of storing the parallel data
I do.

【0017】[0017]

【発明の実施の形態】次に添付図面を参照して本発明に
よる集積回路内蔵型A/D・D/A変換器の試験回路お
よび試験方法の実施の形態を詳細に説明する。図1〜図
4を参照すると本発明の集積回路内蔵型A/D・D/A
変換器の試験回路および試験方法の一実施形態が示され
ている。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a test circuit and a test method for an A / D / D / A converter with a built-in integrated circuit according to the present invention. Referring to FIGS. 1 to 4, the integrated circuit built-in type A / D.D / A of the present invention will be described.
One embodiment of a converter test circuit and test method is shown.

【0018】図1は、本発明の第1の実施例でD/A変
換器の試験を行う場合の構成を示している。図1におい
て、A/D・D/A変換器試験装置10は、A/D変換
器3、D/A変換器4、シリアル・パラレル変換器5、
通常時の処理回路7、切換器13を内蔵している。A/
D・D/A変換器試験装置10において、試験時の切換
器13の設定は、シリアル・パラレル変換器5からのデ
ータをD/A変換器4の入力とする。
FIG. 1 shows a configuration in a case where a D / A converter is tested in the first embodiment of the present invention. In FIG. 1, an A / D / D / A converter test apparatus 10 includes an A / D converter 3, a D / A converter 4, a serial / parallel converter 5,
A normal processing circuit 7 and a switch 13 are built in. A /
In the D / D / A converter test apparatus 10, the setting of the switch 13 at the time of the test uses data from the serial / parallel converter 5 as an input to the D / A converter 4.

【0019】信号発生器21は、D/A変換器4を試験
するために必要なパラレルデータをシリアル変換したも
のを、デジタル的アナログデータとて出力し入力端子1
に与える。ここでのデジタル的アナログデータとは、与
えたデータをA/D変換器3にて変換した後に、容易に
デジタルデータとして判断できるようにしたものであ
る。例えば、デジタルデータの「0」と「1」のそれぞ
れを、A/D変換器3の変換レンジ範囲外である入力レ
ンジ下限より下と入力レンジの上限より上に設定したも
のである。
The signal generator 21 outputs, as digital analog data, serial data obtained by converting parallel data necessary for testing the D / A converter 4 to an input terminal 1.
Give to. Here, digital analog data is data that can be easily determined as digital data after the given data is converted by the A / D converter 3. For example, the digital data “0” and “1” are respectively set below the lower limit of the input range, which is outside the conversion range of the A / D converter 3, and above the upper limit of the input range.

【0020】このデータを端子1に与えた場合、A/D
変換器3の変換出力はそれぞれオール「0」とオール
「1」、つまり変換レンジの最小値と最大値になり、こ
のデータをシリアル・パラレル変換器5においてはそれ
ぞれ「0」と「1」とに判定するように設定する。D/
A変換器4の入力データはパラレル形式のため、シリア
ル・パラレル変換器5においてパラレル形式データを構
成するために必要なシリアルデータを全て受けて、パラ
レルデータを構成した後に、D/A変換器4に出力す
る。
When this data is given to terminal 1, A / D
The conversion outputs of the converter 3 are all "0" and all "1", that is, the minimum value and the maximum value of the conversion range, and this data is converted into "0" and "1" in the serial / parallel converter 5, respectively. Is set to be determined. D /
Since the input data of the A converter 4 is in a parallel format, the serial / parallel converter 5 receives all the serial data necessary for forming the parallel format data and forms the parallel data. Output to

【0021】D/A変換器4は、このパラレル変換され
たデータをD/A変換し、D/A変換後のアナログデー
タを出力端子2に出力する。この出力データを電圧測定
器22で測定すると共に規定電圧と一致するか否かを判
定し、D/A変換器4の試験とする。以上は特定の一コ
ードに対するD/A変換器4の出力の試験のみである。
このため、以上のプロセスをD/A変換器4の特性を全
範囲にわたって試験をするために、必要なコード数分実
行する。以上のような構成、方法を用いることによりD
/A変換器4の試験のための専用データ入力端子を設け
る必要が無くなる。
The D / A converter 4 performs D / A conversion on the parallel-converted data, and outputs the analog data after the D / A conversion to the output terminal 2. The output data is measured by the voltmeter 22 and it is determined whether or not the output data matches the specified voltage, and the D / A converter 4 is tested. The above is only the test of the output of the D / A converter 4 for one specific code.
Therefore, the above process is executed for the number of codes required to test the characteristics of the D / A converter 4 over the entire range. By using the above configuration and method, D
It is not necessary to provide a dedicated data input terminal for testing the / A converter 4.

【0022】図2は、本発明の第2の実施例でA/D変
換器の試験を行う場合の構成を示している。図2におい
てA/D・D/A変換器試験装置10は、A/D変換器
3、D/A変換器4、パラレル・シリアル変換器6、通
常時の処理回路7、切換器13を内蔵している。A/D
・D/A変換器試験装置10において、A/D変換器3
の試験時には、切換器13の設定を、パラレル・シリア
ル変換器6からのデータをD/A変換器4の入力とする
設定にする。
FIG. 2 shows a configuration in a case where an A / D converter is tested in the second embodiment of the present invention. 2, an A / D / D / A converter test apparatus 10 includes an A / D converter 3, a D / A converter 4, a parallel / serial converter 6, a normal processing circuit 7, and a switching unit 13. are doing. A / D
In the D / A converter test apparatus 10, the A / D converter 3
At the time of the test, the setting of the switch 13 is set so that the data from the parallel / serial converter 6 is input to the D / A converter 4.

【0023】信号発生器21は、A/D変換器3を試験
するために必要なアナログデータを出力し入力端子1に
与える。A/D変換器3は、与えられたアナログデータ
をA/D変換しパラレルデータとしてパラレル・シリア
ル変換器6に入力する。入力されたパラレルデータは、
パラレル・シリアル変換器6において、D/A変換器4
の出力にてシリアルのデジタル的アナログデータとなる
データに変換され、出力される。
The signal generator 21 outputs analog data necessary for testing the A / D converter 3 and supplies the analog data to the input terminal 1. The A / D converter 3 A / D converts the given analog data and inputs the analog data to the parallel / serial converter 6 as parallel data. The input parallel data is
In the parallel / serial converter 6, the D / A converter 4
Is converted into data which becomes serial digital analog data at the output of and output.

【0024】ここにおいて、デジタル的アナログデータ
とは、アナログデータをデジタルデータとして容易に判
断できるようにしたデータである。例えば、デジタルデ
ータの「0」と「1」を、それぞれをD/A変換器4の
入力ビット数に対して、すべて「0」とすべて「1」に
設定して構成したものである。
Here, the digital analog data is data in which analog data can be easily determined as digital data. For example, digital data “0” and “1” are all set to “0” and all “1” with respect to the number of input bits of the D / A converter 4.

【0025】このデジタル的アナログデータを受けたD
/A変換器4は、出力振幅の最低値または最大値を出力
端子2に出力する。この出力端子2の電圧を電圧測定器
22で測定し、D/A変換器4の出力中点電位を閾値と
して、それより高い電圧を「1」、低い電圧を「0」と
判定する。このことにより、デジタルデータの1ビット
を認識する。A/D変換器3の出力ビット数分この処理
を繰り返し、電圧測定器21で受けたシリアルデータを
パラレルデータに変換する。これによりA/D変換器3
の出力コードを得ることができ、この出力コードと期待
値のコードとを比較判定してA/D変換器3の試験とす
る。
D which receives this digital analog data
The / A converter 4 outputs the minimum value or the maximum value of the output amplitude to the output terminal 2. The voltage at the output terminal 2 is measured by the voltmeter 22, and the midpoint potential of the output of the D / A converter 4 is set as a threshold, and a higher voltage is determined as “1” and a lower voltage as “0”. Thus, one bit of the digital data is recognized. This process is repeated for the number of output bits of the A / D converter 3 to convert the serial data received by the voltage measuring device 21 into parallel data. Thereby, the A / D converter 3
Can be obtained, and the A / D converter 3 is tested by comparing the output code with the expected value code.

【0026】以上は特定の電圧に対するA/D変換器3
の出力のみの試験であるため、このプロセスをA/D変
換器3を試験をするのに必要な電圧数分実行する。以上
のような構成、方法を用いることにより、A/D変換器
3の試験のための専用データ出力端子を設ける必要が無
い。なお、シリアル・パラレル変換およびパラレル・シ
リアル変換の変換器は、一般的な変換器で足りる。
The above is the description of the A / D converter 3 for a specific voltage.
This process is executed for the number of voltages necessary to test the A / D converter 3 because the test is only for the output of the A / D converter. By using the above configuration and method, it is not necessary to provide a dedicated data output terminal for testing the A / D converter 3. Note that a general converter is sufficient for the serial-parallel conversion and the parallel-serial conversion.

【0027】次に、第3の実施形態におけるD/A変換
器の試験方式例として、図1に示した第1の実施形態の
構成に記憶装置を加えたものを図3に示す。図3におい
てA/D・D/A変換器試験装置10は、A/D変換器
3、D/A変換器4、シリアル・パラレル変換器5、通
常時の処理回路7及び記憶装置14、切換器13を内蔵
している。A/D・D/A変換器試験装置10におい
て、D/A変換器の試験時は、切換器13の設定は記憶
装置14からのデータをD/A変換器4の入力とする設
定にする。信号発生器21からA/D変換器3およびシ
リアル・パラレル変換器5までの設定方法及び処理方法
は、第1の実施例と同じである。
Next, as an example of a test system of the D / A converter in the third embodiment, FIG. 3 shows a configuration in which a storage device is added to the configuration of the first embodiment shown in FIG. In FIG. 3, the A / D / D / A converter test apparatus 10 includes an A / D converter 3, a D / A converter 4, a serial / parallel converter 5, a normal processing circuit 7, a storage device 14, and a switch. The container 13 is built in. In the A / D / D / A converter test apparatus 10, when the D / A converter is tested, the setting of the switch 13 is set so that data from the storage device 14 is input to the D / A converter 4. . The setting method and processing method from the signal generator 21 to the A / D converter 3 and the serial / parallel converter 5 are the same as in the first embodiment.

【0028】図3においては、シリアル・パラレル変換
器5からのパラレルデータを記憶装置14に必要分記憶
した後、記憶データを試験すべきD/A変換器3に与え
る。実施例1ではD/A変換器3に与える1つのデータ
を構成するために、D/A変換器4のビット数分A/D
変換器3でデータ変換する必要がある。この変換を行な
う間、次のデータを与えることができない。このため、
D/A変換器4の低速での試験では問題ないものの、連
続したデータでの測定ができない。この方式を用いるこ
とにより、パラレルデータを連続でD/A変換器4に与
える試験が可能になる。
In FIG. 3, after the parallel data from the serial / parallel converter 5 is stored in the storage device 14 as necessary, the stored data is given to the D / A converter 3 to be tested. In the first embodiment, in order to configure one data to be given to the D / A converter 3, the number of A / Ds equal to the number of bits of the D / A converter 4 is set.
The data must be converted by the converter 3. During this conversion, the next data cannot be provided. For this reason,
Although there is no problem in the low-speed test of the D / A converter 4, measurement with continuous data cannot be performed. By using this method, a test in which parallel data is continuously given to the D / A converter 4 becomes possible.

【0029】第4の実施形態のA/D変換器の試験方法
例として、図2に示した第2の実施例の構成に記憶装置
を加えたものを図4に示す。図4において、A/D・D
/A変換器試験装置10は、A/D変換器3、D/A変
換器4、パラレル・シリアル変換器6、通常時の処理回
路7および記憶装置14、切換器13を内蔵している。
FIG. 4 shows an example of a test method of the A / D converter according to the fourth embodiment in which a storage device is added to the configuration of the second embodiment shown in FIG. In FIG. 4, A / D · D
The / A converter test apparatus 10 includes an A / D converter 3, a D / A converter 4, a parallel / serial converter 6, a normal processing circuit 7, a storage device 14, and a switch 13.

【0030】A/D・D/A変換器試験装置10におい
て、A/D変換器3の試験時には、切換器13を、パラ
レル・シリアル変換器6からのデータをD/A変換器4
の入力とする設定にする。A/D変換器3の試験時には
A/D変換器3から出力されるパラレルデータを記憶装
置14に一時記憶し、この記憶したデータを順次読み出
し、パラレル・シリアル変換器6でシリアル変換し、D
/A変換器4に与える。第2の実施例の構成において
は、A/D変換器2からのパラレル出力データを、パラ
レル・シリアル変換器6が変換し終わるまで次の入力デ
ータを処理することはできない。しかし、この方式を使
用することにより、記憶装置14の記憶容量の範囲内
で、A/D変換器3の連続したデータの試験が可能であ
る。
In the A / D / D / A converter test apparatus 10, when the A / D converter 3 is tested, the switch 13 is used to transmit data from the parallel / serial converter 6 to the D / A converter 4.
Set as input. When the A / D converter 3 is tested, the parallel data output from the A / D converter 3 is temporarily stored in the storage device 14, the stored data is sequentially read out, and the serial data is converted by the parallel / serial converter 6 into serial data.
/ A converter 4. In the configuration of the second embodiment, the next input data cannot be processed until the parallel / serial converter 6 finishes converting the parallel output data from the A / D converter 2. However, by using this method, it is possible to test continuous data of the A / D converter 3 within the range of the storage capacity of the storage device 14.

【0031】上記で述べた記憶装置の例としては、以下
のようなものがある。A/D変換器、D/A変換器を内
蔵する装置においては、データを処理する過程において
過去のデータと現在のデータを比較して出力データを得
るために、過去のデータを記憶するための記憶装置を内
蔵することがある。
The following are examples of the storage device described above. 2. Description of the Related Art In a device incorporating an A / D converter and a D / A converter, in order to obtain output data by comparing past data with present data in a process of processing data, the device stores the past data. In some cases, a storage device is built-in.

【0032】例えば、コンポジット画像データを輝度デ
ータと色データに分離する場合において、ライン間の位
相を利用して分離する方式の場合は、1水平期間分のデ
ータを記憶するラインメモリを内蔵し、フレーム間の相
関を利用して分離する方式の場合は、フレームメモリを
内蔵する。これらの記憶装置を、A/D変換器、D/A
変換器の試験の際に試験に使用するパラレルデータの一
時記憶装置として利用する。このことにより、専用の記
憶装置を持たずに実現することが可能である。
For example, in the case of separating composite image data into luminance data and color data, in the case of a method of separating using the phase between lines, a line memory for storing data for one horizontal period is incorporated. In the case of the separation method using the correlation between frames, a frame memory is incorporated. An A / D converter, a D / A
It is used as a temporary storage device for parallel data used for testing when testing the converter. As a result, it is possible to realize this without having a dedicated storage device.

【0033】さらに、第1の実施例及び第2の実施例に
おいては、デジタル的アナログデータがHi/Loの1
bitの場合を述べた。しかし、A/D変換器3、D/
A変換器4、信号発生器21、電圧測定器22の精度が
十分とれる範囲で、第1の実施例のA/D変換器への入
力データ及び第2の実施例のD/A変換器4への入力デ
ータ階調を2bit以上にすることにより、入力データ
を与える回数及び出力データを測定する回数を減らすこ
とができる。これにより、高速処理が可能となる。
Further, in the first embodiment and the second embodiment, the digital analog data is Hi / Lo 1
The case of bit has been described. However, the A / D converter 3, D /
The input data to the A / D converter of the first embodiment and the D / A converter 4 of the second embodiment are within a range in which the accuracy of the A converter 4, the signal generator 21, and the voltage measuring device 22 is sufficient. By setting the input data gray scale to 2 bits or more, the number of times input data is given and the number of times output data is measured can be reduced. This enables high-speed processing.

【0034】また、第3および第4の実施例において
は、装置内部のデータ転送レートが高速で外部からのデ
ータの入力や外部へのデータの出力またはそのデータを
測定することが困難な場合においても、安定して試験を
行なうことが可能である。それは、D/A変換器の場合
は低速でデータを入力し記憶装置に記憶した後に高速で
読み出しD/A変換器に与えることにより、また、A/
D変換器の場合はA/D変換した高速のデータを一度記
憶装置に記憶した後に低速で読み出すことにより、デー
タを低速で入出力することができるからである。
In the third and fourth embodiments, when the data transfer rate inside the device is high and it is difficult to input data from outside, output data to outside, or measure the data, However, the test can be stably performed. In the case of a D / A converter, data is input at a low speed and stored in a storage device, and then read out at a high speed and applied to the D / A converter.
This is because, in the case of a D converter, data can be input / output at a low speed by storing the A / D converted high-speed data once in a storage device and then reading the data at a low speed.

【0035】上記の実施形態のA/D、D/A、変換器
の試験装置では、D/A変換器の試験の際は、シリアル
のデジタル的アナログデータをA/D変換器に入力し、
装置内部でシリアル・デジタル変換した後にD/A変換
器に与え、D/A変換器のアナログ出力を測定する。ま
た、A/D変換器の試験の際は、A/D変換器出力デー
タをパラレル・シリアル変換した後にD/A変換器にア
ナログ的デジタルデータとして与え、D/A変換器の出
力をデジタル出力として判定する。
In the test apparatus for the A / D, D / A, and converter of the above embodiment, when testing the D / A converter, serial digital analog data is input to the A / D converter.
After serial-to-digital conversion in the apparatus, the signal is supplied to a D / A converter, and the analog output of the D / A converter is measured. In the test of the A / D converter, the output data of the A / D converter is converted into parallel / serial data and then supplied to the D / A converter as analog digital data, and the output of the D / A converter is output as a digital output. Is determined.

【0036】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
The above embodiment is an example of a preferred embodiment of the present invention. However, it is not limited to this.
Various modifications can be made without departing from the spirit of the present invention.

【0037】[0037]

【発明の効果】以上の説明より明らかなように、本発明
の集積回路内蔵型A/D・D/A変換器の試験回路およ
び試験方法は、D/A変換器の試験の際には、A/D変
換器からのデータをシリアル・パラレル変換しD/A変
換器に与えることにより、A/D変換器の試験の際には
A/D変換器からのデータをパラレル・シリアル変換し
てD/A変換器に与える。このことにより、D/A変換
器試験の際のデータ入力端子およびA/D変換器試験時
のデータ出力端子を設けることなく、D/A変換器及び
A/D変換器単体の試験を行なうことが可能となる。こ
のため半導体装置の場合においては、端子数の削減によ
りチップ面積の削減及びパッケージサイズの削減が可能
となり、コスト削減が可能である。また、装置内の記憶
装置にパラレルデータを一時記憶することにより、シリ
アル/パラレル変換またはパラレル/シリアル変換の変
換速度によらず実際の動作状態での試験が可能となる。
As is apparent from the above description, the test circuit and the test method for the A / D / D / A converter with a built-in integrated circuit according to the present invention are suitable for testing a D / A converter. By serially / parallel-converting the data from the A / D converter and supplying the data to the D / A converter, the data from the A / D converter is converted into parallel / serial when the A / D converter is tested. Give to D / A converter. This makes it possible to test the D / A converter and the A / D converter alone without providing a data input terminal for the D / A converter test and a data output terminal for the A / D converter test. Becomes possible. For this reason, in the case of a semiconductor device, a reduction in the number of terminals enables a reduction in the chip area and a reduction in the package size, and thus a reduction in cost. Further, by temporarily storing the parallel data in the storage device in the apparatus, it is possible to perform a test in an actual operation state regardless of the conversion speed of serial / parallel conversion or parallel / serial conversion.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の集積回路内蔵型A/D・D/A変換器
の試験回路および試験方法の第1の実施形態を示すブロ
ック構成図である。
FIG. 1 is a block diagram showing a first embodiment of a test circuit and a test method of an A / D / D / A converter with a built-in integrated circuit of the present invention.

【図2】第2の実施形態を示すブロック構成図である。FIG. 2 is a block diagram showing a second embodiment.

【図3】第3の実施形態を示すブロック構成図である。FIG. 3 is a block diagram showing a third embodiment.

【図4】第4の実施形態を示すブロック構成図である。FIG. 4 is a block diagram showing a fourth embodiment.

【図5】従来例1のブロック構成図である。FIG. 5 is a block diagram of a first conventional example.

【図6】従来例2のブロック構成図である。FIG. 6 is a block diagram of a second conventional example.

【図7】従来例3のブロック構成図である。FIG. 7 is a block diagram of a third conventional example.

【符号の説明】[Explanation of symbols]

1 入力端子 2 出力端子 3 A/D変換器 4 D/A変換器 5 シリアル/パラレル変換器 6 パラレル/シリアル変換器 7 処理回路 8 A/D変換器出力端子 9 D/A変換器入力端子 10 A/D・D/A変換器試験装置 11 A/D変換器出力兼D/A変換器入力端子 12 入出力切換器 13 切換器 14 記憶装置 21 信号発生器 22 電圧測定器 Reference Signs List 1 input terminal 2 output terminal 3 A / D converter 4 D / A converter 5 serial / parallel converter 6 parallel / serial converter 7 processing circuit 8 A / D converter output terminal 9 D / A converter input terminal 10 A / D / D / A converter testing device 11 A / D converter output and D / A converter input terminal 12 I / O switch 13 Switch 14 Storage device 21 Signal generator 22 Voltage measuring device

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI G08C 13/00 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification code FI G08C 13/00

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 A/D変換器と、シリアル/パラレル変
換器またはパラレル/シリアル変換器と、切換器と、D
/A変換器と、通常時に使用される所定の処理回路と、
を有して集積回路に構成され、 前記集積回路の入出力端子間に、前記A/D変換器、前
記シリアル/パラレル変換器または前記パラレル/シリ
アル変換器、前記切換器、前記D/A変換器が直列に、
且つ、前記シリアル/パラレル変換器または前記パラレ
ル/シリアル変換器の出力が前記切換器の一方の選択端
子および前記D/A変換器の入力が前記切換器の共通端
子と接続され、 前記処理回路が前記シリアル/パラレル変換器または前
記パラレル/シリアル変換器と並列に、且つ、出力端子
が前記切換器の他方の選択端子と接続され、 前記集積回路の入力端子には、前記D/A変換器または
前記A/D変換器を試験する試験用データとしてのアナ
ログデータが入力され、 前記D/A変換器を試験する際に、 前記シリアル/パラレル変換器では、該A/D変換器か
らの出力に基づいて、前記アナログデータがどの電圧範
囲内のものであったかを判定し、当該判定に対応したデ
ジタルデータを複数回得ることでパラレルデータとして
該D/A変換器に出力し、 前記A/D変換器を試験する際に、 前記パラレル/シリアル変換器では、該A/D変換器の
出力ビットを分割し、当該分割されたビット内容に応じ
て前記D/A変換器の入力ビット数と同等のビット数を
有する符号を生成し、これを複数回分割して該D/A変
換器に出力し、 前記D/A変換器から出力されるアナログデータを観測
して該D/A変換器の特性または前記A/D変換器の特
性を測定することを特徴とする集積回路内蔵型A/D・
D/A変換器の試験回路。
An A / D converter, a serial / parallel converter or a parallel / serial converter, a switch,
An A / A converter, a predetermined processing circuit normally used,
An A / D converter, the serial / parallel converter or the parallel / serial converter, the switching device, the D / A conversion between input / output terminals of the integrated circuit. Vessels in series,
And an output of the serial / parallel converter or the parallel / serial converter is connected to one selection terminal of the switch and an input of the D / A converter is connected to a common terminal of the switch. The serial / parallel converter or the parallel / serial converter is connected in parallel with an output terminal connected to the other selection terminal of the switch. The input terminal of the integrated circuit includes the D / A converter or Analog data is input as test data for testing the A / D converter. When the D / A converter is tested, the serial / parallel converter outputs the data from the A / D converter. Then, it is determined in which voltage range the analog data is within, and by obtaining digital data corresponding to the determination a plurality of times, the D / D When outputting to the A / D converter, and testing the A / D converter, the parallel / serial converter divides the output bit of the A / D converter, and according to the divided bit content, A code having the same number of bits as the number of input bits of the D / A converter is generated, divided into a plurality of times, and output to the D / A converter. Analog data output from the D / A converter Measuring the characteristics of the D / A converter or the characteristics of the A / D converter by observing the A / D converter.
Test circuit for D / A converter.
【請求項2】 前記集積回路内蔵型A/D・D/A変換
器の試験回路は、 前記シリアル/パラレル変換器または前記パラレル/シ
リアル変換器の前段または後段に記憶装置を有し、 前記シリアル/パラレル変換器または前記パラレル/シ
リアル変換器及び前記記憶装置が前記処理回路と並列接
続に構成され、 前記記憶装置は、 前記D/A変換器を試験する際に、 前記シリアル/パラレル変換器から出力されるパラレル
データを記憶し、 前記A/D変換器を試験する際に、 前記A/D変換器から出力されるパラレルデータを記憶
することを特徴とする請求項1記載の集積回路内蔵型A
/D・D/A変換器の試験回路。
2. A test circuit for the A / D / D / A converter with a built-in integrated circuit, comprising: a storage device at a stage before or after the serial / parallel converter or the parallel / serial converter; A parallel / parallel converter or the parallel / serial converter and the storage device are configured in parallel connection with the processing circuit, and the storage device is configured to test the D / A converter from the serial / parallel converter. 2. The integrated circuit built-in type according to claim 1, wherein parallel data output from the A / D converter is stored when testing the A / D converter. A
Test circuit for / D / D / A converter.
【請求項3】 A/D変換器と、シリアル/パラレル変
換器またはパラレル/シリアル変換器と、切換器と、D
/A変換器と、通常時に使用される所定の処理回路と、
を有する集積回路内蔵型A/D・D/A変換器の試験方
法において、 前記A/D変換器と、前記シリアル/パラレル変換器ま
たは前記パラレル/シリアル変換器と、前記切換器と、
前記D/A変換器とが直列接続状態となるように該切換
器の接続を切り替える切り替え工程と、 前記集積回路の入力端子に前記D/A変換器または前記
A/D変換器を試験する試験データとしてのアナログデ
ータを入力する入力工程と、 前記D/A変換器から出力されるアナログデータを測定
する測定工程とを有し、 前記D/A変換器を試験する際には、 前記シリアル/パラレル変換器で、該A/D変換器から
の出力に基づいて、前記アナログデータがどの電圧範囲
内のものであったかを判定し、当該判定に対応したデジ
タルデータを複数回得ることでパラレルデータとして該
D/A変換器に出力し、 前記A/D変換器を試験する際には、 前記パラレル/シリアル変換器で、該A/D変換器の出
力ビットを分割し、当該分割されたビット内容に応じて
前記D/A変換器の入力ビット数と同等のビット数を有
する符号を生成し、これを複数回分割して該D/A変換
器に出力し、 前記測定工程により、前記D/A変換器の特性または前
記A/D変換器の特性を測定することを特徴とする集積
回路内蔵型A/D・D/A変換器の試験方法。
3. An A / D converter, a serial / parallel converter or a parallel / serial converter, a switch,
An A / A converter, a predetermined processing circuit normally used,
A method for testing an A / D / D / A converter with a built-in integrated circuit, comprising: the A / D converter; the serial / parallel converter or the parallel / serial converter;
A switching step of switching connection of the switch so that the D / A converter is connected in series; and a test for testing the D / A converter or the A / D converter at an input terminal of the integrated circuit. An input step of inputting analog data as data; and a measuring step of measuring analog data output from the D / A converter. When testing the D / A converter, the serial / A parallel converter determines, based on an output from the A / D converter, a voltage range within which the analog data falls, and obtains digital data corresponding to the determination a plurality of times to obtain parallel data. When the output to the D / A converter is performed and the A / D converter is tested, the output bit of the A / D converter is divided by the parallel / serial converter. A code having the same number of bits as the number of input bits of the D / A converter is generated in accordance with the content, the code is divided a plurality of times and output to the D / A converter. A method for testing an A / D / D / A converter with a built-in integrated circuit, wherein the characteristics of the A / D converter or the characteristics of the A / D converter are measured.
【請求項4】 前記シリアル/パラレル変換器または前
記パラレル/シリアル変換器の前段または後段に記憶装
置を配し、 前記シリアル/パラレル変換器または前記パラレル/シ
リアル変換器および前記記憶装置が前記処理回路と並列
接続に構成され、 前記D/A変換器を試験する際には、 前記シリアル/パラレル変換器から出力されるパラレル
データを記憶し、 前記A/D変換器を試験する際には、 前記A/D変換器から出力されるパラレルデータを記憶
する記憶工程を有することを特徴とする請求項3記載の
集積回路内蔵型A/D・D/A変換器の試験方法
4. A storage device is provided before or after said serial / parallel converter or said parallel / serial converter, and said serial / parallel converter or said parallel / serial converter and said storage device are said processing circuits. When the D / A converter is tested, the parallel data output from the serial / parallel converter is stored. When the A / D converter is tested, the D / A converter is tested. 4. The method for testing an A / D / D / A converter with a built-in integrated circuit according to claim 3, further comprising a storage step of storing parallel data output from the A / D converter.
JP32608097A 1997-11-27 1997-11-27 Test circuit and test method for A / D / D / A converter with integrated circuit Expired - Fee Related JP3144363B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32608097A JP3144363B2 (en) 1997-11-27 1997-11-27 Test circuit and test method for A / D / D / A converter with integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32608097A JP3144363B2 (en) 1997-11-27 1997-11-27 Test circuit and test method for A / D / D / A converter with integrated circuit

Publications (2)

Publication Number Publication Date
JPH11163724A JPH11163724A (en) 1999-06-18
JP3144363B2 true JP3144363B2 (en) 2001-03-12

Family

ID=18183895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32608097A Expired - Fee Related JP3144363B2 (en) 1997-11-27 1997-11-27 Test circuit and test method for A / D / D / A converter with integrated circuit

Country Status (1)

Country Link
JP (1) JP3144363B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102590014B (en) * 2012-01-21 2014-11-05 哈尔滨工业大学 Device for measuring segregation resistance and bleeding of fresh concrete

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840114B2 (en) 2002-01-22 2006-11-01 キヤノン株式会社 Controller unit operation verification system, controller device, image data output control method applied to controller device, program, and storage medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102590014B (en) * 2012-01-21 2014-11-05 哈尔滨工业大学 Device for measuring segregation resistance and bleeding of fresh concrete

Also Published As

Publication number Publication date
JPH11163724A (en) 1999-06-18

Similar Documents

Publication Publication Date Title
US6584592B2 (en) Semiconductor testing apparatus for testing semiconductor device including built in self test circuit
JPS58158566A (en) Inspecting unit
US20030102882A1 (en) Test apparatuses for semiconductor integrated circuits
JP2580338Y2 (en) Test equipment for analog / digital converter
US4994914A (en) Composite video image device and related method
US6566857B1 (en) Testing of digital-to-analog converters
JP2801251B2 (en) Self-characterizing analog-to-digital converter
TWI407129B (en) Adjustable voltage comparing circuit and adjustable voltage examining module
JP3144363B2 (en) Test circuit and test method for A / D / D / A converter with integrated circuit
US4992970A (en) System for reading or setting printed circuit boards voltage of computer by support processor
EP0265304A2 (en) Testable semiconductor integrated circuit
JP3567923B2 (en) IC test equipment
US10673362B2 (en) Electric power generation control device of alternating current generator for vehicles
US5093724A (en) Semiconductor device containing video signal processing circuit
JP3089192B2 (en) IC test equipment
JPH0766031B2 (en) Inspection equipment
JP2000502542A (en) Integrated circuit
JP3404733B2 (en) Digital comparator
JP2005265630A (en) Measuring instrument
JPH0645935A (en) Integrated circuit mixed integration of analog and digital circuits
JPH04206864A (en) Semiconductor inspecting device
JP3806333B2 (en) Semiconductor integrated circuit, semiconductor integrated circuit test apparatus, and semiconductor integrated circuit test method
JPH0628494A (en) Monitor device
JP2629785B2 (en) Inspection device for semiconductor memory circuit device
JP2869533B2 (en) Inspection equipment for semiconductor logic circuits

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001128

LAPS Cancellation because of no payment of annual fees