JP3101742B2 - Minimum detector - Google Patents

Minimum detector

Info

Publication number
JP3101742B2
JP3101742B2 JP03192540A JP19254091A JP3101742B2 JP 3101742 B2 JP3101742 B2 JP 3101742B2 JP 03192540 A JP03192540 A JP 03192540A JP 19254091 A JP19254091 A JP 19254091A JP 3101742 B2 JP3101742 B2 JP 3101742B2
Authority
JP
Japan
Prior art keywords
linear element
input
output
value
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03192540A
Other languages
Japanese (ja)
Other versions
JPH0512463A (en
Inventor
和人 松尾
Original Assignee
東洋通信機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東洋通信機株式会社 filed Critical 東洋通信機株式会社
Priority to JP03192540A priority Critical patent/JP3101742B2/en
Publication of JPH0512463A publication Critical patent/JPH0512463A/en
Application granted granted Critical
Publication of JP3101742B2 publication Critical patent/JP3101742B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は複数の数値から最小値を
検出する方法及び装置に関するもので、詳細にはニュ−
ラルネットワ−クを用いてファジ−エキスパ−トシステ
ム等を構築する際不可欠な最小値検出手段に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for detecting a minimum value from a plurality of numerical values.
The present invention relates to a minimum value detecting means which is indispensable when constructing a fuzzy expert system or the like using a ral network.

【0002】[0002]

【従来技術】近年、人間の脳や生物の神経細胞をモデル
として、その機能を電子回路で模擬的に実現し超並列演
算処理を行うことが試みられており、一般にニュ−ラル
ネットワ−クと称され組み合わせ問題のように単純な演
算を多数実行する処理を短時間に行う上で有効なものと
して期待されている。また一方、電車や列車等の運転制
御には滑らかな制動を実現する場合等においてファジィ
理論が導入されるようになったが、ファジィ推論の代表
的なものとしてマムダニ(Mamdani)の方法が知られてい
る。この方法では0から1の間の値をもつ多数の数値の
うちから最大値と最小値を検出する必要があるが、従来
はロジカルな方法で二つの数の大小関係を判定する演算
を繰り返していた。しかしながら、従来の方法では比較
すべき数値が多くなると演算量が飛躍的に増大し迅速な
処理が困難となる欠点があり、効率のよい最小値検出手
段が望まれていた。
2. Description of the Related Art In recent years, attempts have been made to realize a super-parallel operation by simulating the function of an electronic circuit by using a human brain or a nerve cell of a living body as a model, and it is generally called a neural network. It is expected to be effective in performing a process for executing many simple operations like a combination problem in a short time. On the other hand, the fuzzy theory has been introduced in the case of realizing smooth braking in the operation control of trains and trains, etc. As a typical example of fuzzy inference, the method of Mamdani is known. ing. In this method, it is necessary to detect the maximum value and the minimum value from among a large number of numerical values having a value between 0 and 1, but conventionally, an operation for judging the magnitude relationship between two numbers by a logical method is repeated. Was. However, the conventional method has a drawback that when the numerical value to be compared is large, the amount of calculation is dramatically increased and quick processing becomes difficult. Therefore, an efficient minimum value detecting means has been desired.

【0003】[0003]

【発明の目的】本発明は上記事情に鑑みてなされたもの
であって、多数の数値から極めて高速に最小値を検出す
ると同時に、その実現手段においては同一素子のみを使
用することによって集積回路化に適した最小値検出器を
提供することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and detects a minimum value from a large number of numerical values at an extremely high speed. It is an object of the present invention to provide a minimum value detector suitable for.

【0004】[0004]

【発明の概要】本発明は上記目的を達成するために次の
ような構成を取る。即ち、0と1の間の値をもつ二つの
数値のうち、小さい値を選択する手段において、前記二
つの数値各々をおもみ付けが共に1の二つの入力層区間
線形素子U01、U02に入力し、重み付けが−1と1の第
一の二入力中間層区間線形素子U 11と重み付けが0と1
の第二の中間層区間線形素子U12夫々に前記入力層区間
線形素子U01とU02の出力を入力すると共に、該中間層
区間線形素子U11とU12の出力を重み付けが−1と1の
出力層区間線形素子U21に入力することによって、該出
力層区間線形素子U21から前記二つの数値のうち小さい
方を出力する。また、前記二つの数値夫々を入力する二
つの入力層区間線形素子U01、U02を設け、該二つの区
間線形素子U01、U02の出力を夫々−1、1の重み付け
をして中間層区間線形素子U11に入力し、該中間層区間
線形素子U11と前記第二の入力層区間線形素子U02の出
力を重み付け−1と1の出力層区間線形素子U21に入力
するよう変形することによって、少ない素子で同様に機
能させることも可能であり、更には上述した最小値検出
器を複数具え、一つの最小値検出器の出力層区間線形素
子U21が他方の入力層区間線形素子U01と兼用するよう
に順次接続することによって、任意の数の数値のなかか
ら最小値を検出するよう拡張することが出来る。
SUMMARY OF THE INVENTION The present invention provides the following to achieve the above object.
Take such a configuration. That is, two values having a value between 0 and 1
Means for selecting a smaller value from the numerical values,
Two input layer intervals where each of the two values is 1
Linear element U01, U02And the weights are -1 and 1
One two-input intermediate layer section linear element U 11And weights are 0 and 1
Of the second intermediate layer section linear element U12Each of the input layer sections
Linear element U01And U02And the intermediate layer
Interval linear element U11And U12Output is weighted -1 and 1
Output layer section linear element Utwenty oneBy entering
Force layer section linear element Utwenty oneIs smaller than the above two numbers
Output. Also, inputting each of the two numerical values
Linear elements U01, U02And the two sections
Linear element U01, U02Output is weighted by -1 and 1 respectively
And the intermediate layer section linear element U11In the middle layer section
Linear element U11And the second input layer section linear element U02Out of
Output layer interval linear element U with weighting -1 and 1twenty oneEnter in
The same function with fewer elements.
It is also possible to perform
Output element interval linear element of one minimum detector
Child Utwenty oneIs the other input layer section linear element U01To be shared with
By connecting to, any number of numbers
Can be extended to detect the minimum value.

【0005】[0005]

【実施例】以下、図示した実施例に基づいて本発明を詳
細に説明する。先ず、本発明において使用する区間線形
素子について説明する。図1(a)は一般的な区間線形
素子を説明する概念構成図であって、この区間線形素子
Uはn個の入力端子i1 、i2 、・・・、in と一つの
出力端φをもった演算素子で、前記入力端にn個の0と
1との間の数値I1 ,I2 ,I3 ,・・・・,In が入
力されると、夫々の入力にw1 、w2 、w3 、・・・、
n なる重み付けを施し他の値その全てを加算すその内
部状態Nとするが、その出力端φには同図(b)に示す
如く加算した結果が0未満であれば0を、0から1の間
であればそのままの数を、又1より大きい場合は1を出
力する特性をもったものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. First, a section linear element used in the present invention will be described. 1 (a) is a conceptual diagram illustrating a general piecewise linear elements, the piecewise linear element U is n input terminals i 1, i 2, ···, i n and one output terminal in operation element having a phi, numerical I 1, I 2, I 3 between the n 0 and 1 to the input terminal, ..., the I n is input, w to the input of the respective 1, w 2, w 3, ···,
w n is weighted and all the other values are added to the internal state N. The output terminal φ is set to 0 if the result of the addition is less than 0 as shown in FIG. If the number is between 1, the number is output as it is, and if it is larger than 1, 1 is output.

【0006】このことを数式を用いて説明すれば、前記
区間線形素子Uの内部状態Nは N= Σ wii ・・・・・・・(1) また、この場合の出力φは前記内部状態Nを使用して φ=f(N)・・・・・・・・・(2) と表され 、このときの内部状態Nと出力φ=f(N)
の関係は図1(b)の通り、即ち f(N)= 0 ; N < 0 = N ; 0≦N≦1 である。
To explain this using mathematical formulas, the internal state N of the section linear element U is as follows: N = Σ w i I i (1) Using the internal state N, φ = f (N)... (2) where the internal state N and the output φ = f (N)
1 (b), that is, f (N) = 0; N <0 = N; 0 ≦ N ≦ 1.

【0007】図2は前記区間線形素子Uを使用した本発
明に係る最小値検出器の位置実施例を示すブロック構成
図である。同図に於いて、U01、U02は入力層区間線形
素子であって、ここでは上述した区間線形素子を一入力
素子として使用し、且その入力に対する重み付けwを1
としたものである。又、同図U11、U12は中間層区間線
形素子として図1(a)に示したものを、二入力素子と
して用い、夫々の重み付けをw111 =−1、w112=1
とw121 =0、w122 =1とし、前記入力層区間線形素
子U01、U02の出力を共に入力する要接続する。更に、
21は出力層区間線形素子としての第5の演算ユニット
であって、前記同様に二入力の夫々の重み付けはw211
=−1、w212 =1とし、前記二つの中間層区間線形素
子U11、U12の出力を入力する如く接続し、該素子の出
力端から所望の信号を得るものである。
FIG. 2 is a block diagram showing an embodiment of a minimum value detector according to the present invention using the section linear element U. In the drawing, U 01 and U 02 are input layer section linear elements. Here, the above-described section linear element is used as one input element, and the weight w for the input is 1
It is what it was. U 11 and U 12 shown in FIG. 1A are used as two-input elements as the intermediate-layer section linear elements, and their weights are w 111 = −1 and w 112 = 1.
And w 121 = 0 and w 122 = 1, and the connection is required to input both outputs of the input layer section linear elements U 01 and U 02 . Furthermore,
U 21 is a fifth arithmetic unit as an output layer section linear element, and the weight of each of the two inputs is w 211 as described above.
= -1, w 212 = 1 and connected so that the outputs of the two intermediate layer section linear elements U 11 and U 12 are input, and a desired signal is obtained from the output terminal of the elements.

【0008】この構成に於いて動作を説明する。今、前
記入力をI1 =0.5、I2 =0.8とすれば、入力層
の区間線形素子U01、U02の内部状態N01、N02は夫々
の重み付けが1であるからそのまま0.5、0.8とな
り、従ってその出力も同一値となる。次に、この数値が
中間層区間線形素子U11、U12に入力されると、該素子
の内部状態N11、N12は N11=0.5×(−1)+0.8×1=0.3・・・・・・(3) N12=0.5× 0 +0.8×1=0.8・・・・・・(4) なるが、図1(b)の特性図に従って、素子U11、U12
の出力値は夫々0.3、0.8となる。更に、この二つ
の出力値が夫々−1、1の重み付けを施されて出力層区
間線形素子U21に入力されると、その内部状態N21は N21=0.3×(−1)+0.8 × 1=0.5 となって、前記入力のうち小さい値の0.5が出力とし
て得られる。この構成によれば、入力される数値が0か
ら1までの範囲の値であれば、常に小さい方の数値が出
力され、目的とする最小値検出器として機能する。
The operation in this configuration will be described. Assuming that the inputs are I 1 = 0.5 and I 2 = 0.8, the internal states N 01 and N 02 of the interval linear elements U 01 and U 02 in the input layer have a weight of 1 respectively. The values are 0.5 and 0.8 as they are, and their outputs also have the same value. Next, when this numerical value is input to the intermediate-layer section linear elements U 11 and U 12 , the internal states N 11 and N 12 of the elements become N 11 = 0.5 × (−1) + 0.8 × 1 = 0.3 (3) N 12 = 0.5 × 0 + 0.8 × 1 = 0.8 (4) According to the characteristic diagram of FIG. , Elements U 11 , U 12
Are 0.3 and 0.8, respectively. Further, when these two output values are weighted by −1 and 1 respectively and input to the output layer section linear element U 21 , the internal state N 21 is N 21 = 0.3 × (−1) +0. .8 × 1 = 0.5, and a small value of 0.5 among the inputs is obtained as an output. According to this configuration, if the input numerical value is a value in the range from 0 to 1, the smaller numerical value is always output and functions as a target minimum value detector.

【0009】図2は上述した実施例の変形回路を示す図
で、第四の区間線形素子U12を除去し、第二の素子U02
と第五の素子U21とを直接接続するように構成したもの
でこの変形回路によっても前記実施例と全く同様に最小
値検出が可能である。即ち、前記図1(a)において第
二の入力層素子U02から第二の中間層素子U12を経て出
力層素子U21に至るル−トでは、各素子の重み付けは共
に1であり、更に第一の入力層素子U01から第二の中間
層素子U12に至るル−トの重み付けが0であるから該第
二の中間層素子U12を省略しても結果に影響がない。従
って、図2に示した回路によっても同様に最小値検出が
可能である。本発明は上述した二つの数値の最小値検出
器を複数具えて、任意の数のうちから最小値を検出する
ことも可能である。図4は本発明の変形実施例を示す構
成図であって、図3に示した最小値検出器Sを検出対象
数の個数nに対し、n−1個具え、図に示すように一つ
の最小検出器の出力層区間線形素子の出力を隣接配置す
る最小値検出器の第一の入力層区間線形素子に入力する
如く順次縦列に接続したものである。この構成によれ
ば、夫々の最小値検出器に入力する数値のうち小さい値
のものが順次出力されて次の数値と比較されることにな
り、最終的に出力される数値はn個の数値のうちの最小
のものとなる。
[0009] Figure 2 is a diagram showing a modified circuit of the embodiment described above, the fourth piecewise linear element U 12 is removed, the second element U 02
If it is possible just as the minimum value detection as in Example even by this modification circuit which is configured so as to connect the fifth element U 21 directly. That is, FIG. 1 (a) in the leading to the second from the input layer elements U 02 via the second intermediate layer element U 12 of the output layer element U 21 Le - In bets, weighting of each element are both 1, is not affected because the weighting of the bets is 0 be omitted said second intermediate layer element U 12 results - further first input layer elements Le extending from U 01 to the second intermediate layer element U 12 of. Therefore, the minimum value can be similarly detected by the circuit shown in FIG. The present invention can include a plurality of minimum value detectors for the two numerical values described above and detect the minimum value from an arbitrary number. FIG. 4 is a block diagram showing a modified embodiment of the present invention. The minimum value detector S shown in FIG. 3 is provided with n-1 units for the number n of detection targets, and as shown in FIG. The output elements of the output layer section linear elements of the minimum detector are sequentially connected in cascade so as to be input to the first input layer section linear elements of the adjacent minimum value detector. According to this configuration, among the numerical values input to the respective minimum value detectors, the numerical value having the smaller value is sequentially output and compared with the next numerical value, and the numerical value finally output is n numerical values. Is the smallest of the

【0010】また、図5は前記図4に示した回路を更に
簡潔にしたもので、一つの最小値検出器の出力層区間線
形素子U21と次に接続する第一の入力層区間線形素子U
01とを共用する如く構成したもので、この接続によって
も前記図4と全く同様の機能を奏する。なお、上記説明
では比較すべき数値を0から1の間の数値に限定した
が、それ以上の数値に対しては、例えば数値群のなかの
最大値にて他の数値を割り算することによって0から1
までの数値に変換する前処理を施した後、上記回路に入
力し、最終的に得た数値に前記最大値を掛け算して元の
数値を得るようにすればよい。また、実施例において入
力層素子U01、U02を区間線形素子としたが、共に重み
付けが1であって、単なる入力回路として機能するもの
であるから、必ずしも区間線形素子である必要はない。
更に、一般には区分線形素子にはバイアス手段を付した
ものが多いが、本発明の実施に際しては、該バイアスを
零にすることによって、上述したものと同様に使用する
ことができる。なお、本発明に使用する区分線形素子で
は、1以上の入力についての出力値には何ら制限は不要
である。従って、図1(b)の特性に限定する必要はな
い。
[0010] FIG. 5 is obtained by further simplifying the circuit shown in FIG. 4, a first input layer piecewise linear elements to be next connected to the output layer piecewise linear element U 21 of one of the minimum value detector U
01 is shared, and by this connection, the same function as that of FIG. 4 is achieved. In the above description, the numerical value to be compared is limited to a numerical value between 0 and 1. However, a numerical value larger than 0 is divided by, for example, the other numerical value by the maximum value in the numerical value group. From 1
After performing the pre-processing for converting to the numerical values up to the above, it is input to the above-described circuit, and the finally obtained numerical value may be multiplied by the maximum value to obtain the original numerical value. In the embodiment, the input layer elements U 01 and U 02 are section linear elements. However, since both have a weight of 1 and function only as an input circuit, they are not necessarily section linear elements.
Further, in general, many piecewise linear elements are provided with a bias means. However, in practicing the present invention, by setting the bias to zero, the element can be used in the same manner as described above. In the piecewise linear element used in the present invention, there is no need to limit the output value of one or more inputs. Therefore, it is not necessary to limit to the characteristics of FIG.

【0011】[0011]

【発明の効果】本発明は以上説明した様に構成し且機能
するものであるから、極めて簡単な回路構成によって多
数の数値のうちから最小値を検出することができ、例え
ばニュ−ロネットワ−クを使用してファジ−制御を行う
場合等に極めて有効である。また、本発明はファジ−制
御に限らず広く適用可能であることは云うまでもない。
更に、すべての素子を同一構成とすることが可能である
から、集積回路化する上でも都合が良い。
Since the present invention is constructed and functions as described above, it is possible to detect the minimum value among a large number of numerical values with an extremely simple circuit configuration. Is very effective when fuzzy control is performed using Further, it goes without saying that the present invention is not limited to fuzzy control but can be widely applied.
Further, since all the elements can have the same configuration, it is convenient for forming an integrated circuit.

【0012】[0012]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に於いて使用する区間線形素子の例を示
す概要構成図である。
FIG. 1 is a schematic configuration diagram showing an example of a section linear element used in the present invention.

【図2】本発明の一実施例を示す構成図である。FIG. 2 is a configuration diagram showing one embodiment of the present invention.

【図3】本発明の変形実施例を示す構成図である。FIG. 3 is a configuration diagram showing a modified embodiment of the present invention.

【図4】本発明の他の変形例を示す概要構成図である。FIG. 4 is a schematic configuration diagram showing another modified example of the present invention.

【図5】本発明の更に他の実施例を示す概要構成図であ
る。
FIG. 5 is a schematic configuration diagram showing still another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

01、U02 入力層区間線形素子 U11、U12 中間層区間線形素子 U21 出力層区間線形素子 U 区間線形素子 I123 ・・ 数値 w123 ・・ 重み付け値U 01 , U 02 Input layer section linear element U 11 , U 12 Middle layer section linear element U 21 Output layer section linear element U Section linear element I 1 I 2 I 3 ··· Numerical value w 1 w 2 w 3 ··· Weighting value

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】0と1の間の値をもつ二つの数値のうち、
小さい値を選択する手段において、前記二つの数値各々
を重み付けが共に1の二つの入力層区間線形素子U01
02に入力し、素子U01とU02の出力夫々に−1と1の
重み付けをして第一の二入力中間層区間線形素子U
11へ、又前記素子U01とU02の出力に0と1の重み付け
をして第二の中間層区間線形素子U12夫々に夫々入力す
ると共に、該中間層区間線形素子U11とU12の出力を重
み付けが−1と1の出力層区間線形素子U21に入力する
ことによって、該出力層区間線形素子U21から前記二つ
の数値のうち小さい方を出力したことを特徴とする最小
値検出器。
1. Two numerical values having a value between 0 and 1 are:
In the means for selecting a small value, each of the two numerical values is weighted by two input layer interval linear elements U 01 ,
U 02 , the outputs of the elements U 01 and U 02 are weighted by −1 and 1, respectively, and the first two-input intermediate layer section linear element U
To 11, and the element U 01 and the second intermediate layer piecewise linear element U 12 respectively with respectively input, intermediate layer piecewise linear element U 11 by weighting 0 and 1 at the output of the U 02 and U 12 by weighting the output is input to the output layer piecewise linear element U 21 -1 and 1, the minimum value, characterized in that from the output layer piecewise linear element U 21 outputs the smaller of the two numbers Detector.
【請求項2】0と1の間の値をもつ二つの数値のうち、
小さい値を選択する手段に於いて、前記二つの数値夫々
を入力する二つの入力層区間線形素子U01、U02を設
け、該二つの区間線形素子U01、U02の出力を夫々−
1、1の重み付けをして中間層区間線形素子U11に入力
し、該中間層区間線形素子U11と前記第二の入力層区間
線形素子U02の出力を重み付け−1と1の出力層区間線
形素子U21に入力することによって、該出力層区間線形
素子U21から前記二つの数値のうち小さい方を出力した
ことを特徴とする最小値検出器
2. Two numerical values having a value between 0 and 1 are:
In the means for selecting a small value, two input layer interval linear elements U 01 and U 02 for inputting each of the two numerical values are provided, and outputs of the two interval linear elements U 01 and U 02 are respectively −
By weighting 1,1 enter the intermediate layer piecewise linear element U 11, the output layer weights -1 and 1 the output of the the intermediate layer piecewise linear element U 11 second input layer piecewise linear element U 02 by entering the piecewise linear element U 21, the minimum value detector, characterized in that it outputs the smaller of the two numbers from the output layer piecewise linear element U 21
【請求項3】請求項1又は2項記載の最小値検出器を複
数具え、一つの最小値検出器の出力層区間線形素子U21
が他方の入力層区間線形素子U01と兼用するように順次
接続することによって、任意の数値のなかから最小値を
検出したことを特徴とする最小値検出器
3. A linear element U 21 comprising a plurality of minimum value detectors according to claim 1 or 2, wherein the output layer section linear element U 21 of one of the minimum value detectors.
Are sequentially connected so as to serve also as the other input layer section linear element U 01 , whereby a minimum value is detected from arbitrary numerical values.
JP03192540A 1991-07-05 1991-07-05 Minimum detector Expired - Fee Related JP3101742B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03192540A JP3101742B2 (en) 1991-07-05 1991-07-05 Minimum detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03192540A JP3101742B2 (en) 1991-07-05 1991-07-05 Minimum detector

Publications (2)

Publication Number Publication Date
JPH0512463A JPH0512463A (en) 1993-01-22
JP3101742B2 true JP3101742B2 (en) 2000-10-23

Family

ID=16292977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03192540A Expired - Fee Related JP3101742B2 (en) 1991-07-05 1991-07-05 Minimum detector

Country Status (1)

Country Link
JP (1) JP3101742B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101677617B1 (en) * 2009-11-17 2016-11-18 엘지전자 주식회사 Portable terminal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101677617B1 (en) * 2009-11-17 2016-11-18 엘지전자 주식회사 Portable terminal

Also Published As

Publication number Publication date
JPH0512463A (en) 1993-01-22

Similar Documents

Publication Publication Date Title
Takefuji et al. Artificial neural networks for four-coloring map problems and K-colorability problems
EP0444878B1 (en) Neural network
JP3101742B2 (en) Minimum detector
JP3106321B2 (en) Maximum value detector
Unal et al. A fuzzy finite state machine implementation based on a neural fuzzy system
JP3401858B2 (en) Diagnostic processing device
JPH11338844A (en) Ignition number control type neural circuit device
JP3751982B2 (en) Learning method of neural network
Watanabe et al. Incipient diagnosis of multiple faults in chemical processes via hierarchical artificial neural network
JPH03167655A (en) Neural network
JPH10111805A (en) Center of gravity detector
Lin et al. Identification of dynamic systems using recurrent fuzzy neural network
JPH07210542A (en) Neuron circuit
Mišeje et al. Signal Processing in Smart Sensor Systems
Liu et al. A convergence analysis for neural networks with constant learning rates and non-stationary inputs
JP2761090B2 (en) Expert System Reasoning Method
JP2500755B2 (en) Redundant system switching method
JPH04276801A (en) Controller
Schubert et al. Recurrent neural networks for nonlinear system modelling in fault detection
JPH03219362A (en) Time series data processing system
JPH03114435A (en) Diagnostic system
JPH06131320A (en) Signal processor
JPH06161983A (en) Pattern matching system
JPH0520293A (en) Learning system for time sequential pattern
Dixon et al. Feedforward neural nets and one-dimensional representation

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees