JP2963602B2 - Synchronous rectifier converter - Google Patents

Synchronous rectifier converter

Info

Publication number
JP2963602B2
JP2963602B2 JP14841293A JP14841293A JP2963602B2 JP 2963602 B2 JP2963602 B2 JP 2963602B2 JP 14841293 A JP14841293 A JP 14841293A JP 14841293 A JP14841293 A JP 14841293A JP 2963602 B2 JP2963602 B2 JP 2963602B2
Authority
JP
Japan
Prior art keywords
voltage
fet
synchronous
synchronous rectification
synchronous rectifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14841293A
Other languages
Japanese (ja)
Other versions
JPH06343264A (en
Inventor
僖一 田中
正樹 大島
直樹 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd, Nippon Telegraph and Telephone Corp filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP14841293A priority Critical patent/JP2963602B2/en
Publication of JPH06343264A publication Critical patent/JPH06343264A/en
Application granted granted Critical
Publication of JP2963602B2 publication Critical patent/JP2963602B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は同期整流コンバータの改
良に関するもので、特に他の直流電源と並列接続して用
いることのできる同期整流コンバータに関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronous rectifier converter, and more particularly to a synchronous rectifier converter which can be used in parallel with another DC power supply.

【0002】[0002]

【従来の技術】従来、この種の同期整流回路を用いたD
C−DCコンバータとしては、図3に示すように、直流
入力電源1の直流電圧を、半導体スイッチ2のスイッチ
ング動作によって矩形波パルス電圧に変換し、この矩形
波パルス電圧をトランス3によって所望の電圧に変換し
た後、整流素子(同期整流FET)4およびダイオード
5の整流回路と、チョークコイル6およびコンデンサ7
による平滑回路により整流・平滑して、その平均値電圧
として取り出すようにしている。前記した半導体スイッ
チ2のスイッチング動作の制御は、この同期整流コンバ
ータの出力電圧を検出する電圧検出制御回路8により、
その検出状況に基づいて制御される。 なお、通常のコ
ンバータでは整流素子4,5はダイオードが用いられる
が、本発明の同期整流コンバータは、同期整流回路とし
て整流側のみを電界効果半導体スイッチ(FET)に置
き換えた片側同期整流方式の場合を対象とするものであ
る。そして、このような同期整流コンバータは、その負
荷容量に応じられるよう小容量から大容量のものまで多
数の機種を取り揃え、負荷容量に対応した同期整流コン
バータを選択して用いられるようにしている。
2. Description of the Related Art Conventionally, a digital rectification circuit using a synchronous rectification circuit of this kind has been proposed.
As shown in FIG. 3, the C-DC converter converts a DC voltage of a DC input power supply 1 into a rectangular pulse voltage by a switching operation of a semiconductor switch 2, and converts the rectangular pulse voltage to a desired voltage by a transformer 3. After that, a rectifying circuit of a rectifying element (synchronous rectifying FET) 4 and a diode 5, a choke coil 6 and a capacitor 7
Rectified and smoothed by a smoothing circuit, and taken out as an average voltage. The switching operation of the semiconductor switch 2 is controlled by a voltage detection control circuit 8 that detects the output voltage of the synchronous rectifier converter.
Control is performed based on the detection status. Incidentally, diodes are used for the rectifying elements 4 and 5 in a normal converter. However, the synchronous rectifying converter of the present invention employs a single-side synchronous rectifying system in which only a rectifying side is replaced with a field effect semiconductor switch (FET) as a synchronous rectifying circuit. It is intended for. Such synchronous rectifier converters are available in a large number of models from small capacity to large capacity so as to correspond to the load capacity, and a synchronous rectifier converter corresponding to the load capacity is selected and used.

【0003】[0003]

【発明が解決しようとする課題】しかし、負荷容量に応
じた同期整流コンバータを用意するということは、その
機種数を多くすることであり、各機種毎に在庫を必要と
することになるため、設計、生産および物品管理の上か
ら機種数の削減が望まれており、同一機種の並列接続に
よる大容量負荷への対応が検討されているが、図3に示
してある従来の同期整流コンバータを並列接続して用い
る場合や、他の直流電源(電池等)を並列接続して用い
る場合には、次ような問題が生ずる。
However, preparing a synchronous rectifier converter in accordance with the load capacity means increasing the number of models, and requires inventory for each model. It is desired to reduce the number of models from the viewpoint of design, production and article management, and it is being studied to cope with large-capacity loads by connecting the same model in parallel, but the conventional synchronous rectifier converter shown in FIG. When used in parallel connection or when another DC power supply (battery or the like) is used in parallel, the following problems occur.

【0004】即ち、出力端子9,10に前述したように
同種の他の同期整流コンバータや、電池等の外部直流電
源11が並列接続されている場合において、この並列接
続された他の電源の方が、本同期整流コンバータの出力
電圧よりも相対的に電圧が高くなり、電圧検出制御回路
8がこれを検知して半導体スイッチ2の動作を停止させ
た場合や、本同期整流コンバータがその保護装置の動作
等により電力供給を停止した場合には、出力端子9,1
0から外部直流電源11の電圧が供給されて、同期整流
FET4のゲートに印加されることになり、同期整流F
ET4は導通状態が継続されることになる。これは、同
期整流素子としてFETを用いるとき、そのゲートのバ
イアスがソース電位に対して正常であれば、この同期整
流FET4のドレイン−ソース間にはどちらの方向にも
電流が流れることができるので出力端子9,10から電
流は逆流入し、やがては破壊される可能性がある。本発
明は、出力端子9,10に並列接続される外部直流電源
11の電圧が、本体の同期整流コンバータの出力電圧よ
りも高い電圧になることなどによって、本同期整流コン
バータが不動作状態になった場合においても、同期整流
FET4が外部直流電源11によってオン状態にならな
いようにした同期整流コンバータを提供するものであ
る。
That is, when another synchronous rectifier converter of the same kind or an external DC power supply 11 such as a battery is connected in parallel to the output terminals 9 and 10 as described above, the other power supply connected in parallel is used. However, when the voltage is relatively higher than the output voltage of the synchronous rectifier converter and the voltage detection control circuit 8 detects this, and stops the operation of the semiconductor switch 2, or when the synchronous rectifier converter has a protection device. When the power supply is stopped due to the operation of
0, the voltage of the external DC power supply 11 is supplied and applied to the gate of the synchronous rectification FET 4, and the synchronous rectification F
The conduction state of ET4 will be continued. This is because, when an FET is used as a synchronous rectifying element, if the bias of the gate is normal to the source potential, a current can flow between the drain and source of the synchronous rectifying FET 4 in either direction. The current may flow backward from the output terminals 9 and 10 and eventually be destroyed. According to the present invention, the synchronous rectifier converter is brought into an inoperative state, for example, when the voltage of the external DC power supply 11 connected in parallel to the output terminals 9 and 10 becomes higher than the output voltage of the synchronous rectifier converter of the main body. The present invention also provides a synchronous rectifier converter in which the synchronous rectification FET 4 is not turned on by the external DC power supply 11 even in such a case.

【0005】[0005]

【課題を解決するための手段】本発明による同期整流コ
ンバータは、直流入力電圧をスイッチング素子により矩
形波パルス電圧に変換してトランスの1次巻線に印加
し、そのトランスの2次巻線で取り出された所望の電圧
パルスを、同期整流FET、ダイオード、チョークコイ
ル、コンデンサ等により整流・平滑して直流電圧を出力
する同期整流コンバータにおいて、前記同期整流FET
のゲートに、当該同期整流FETの動作電圧極性と逆極
性の電圧で動作するようその制御端子が前記トランスの
2次巻線と前記同期整流FETのドレインの接続点に接
続されて、当該同期整流FETの動作を制御する制御素
子を設け、当該同期整流コンバータに並列接続される外
部直流電源によっては前記制御素子および前記同期整流
FETが動作されないようにしたものである。
SUMMARY OF THE INVENTION A synchronous rectifier converter according to the present invention converts a DC input voltage into a rectangular wave pulse voltage by a switching element and applies it to a primary winding of a transformer. In a synchronous rectifier converter that rectifies and smoothes the extracted desired voltage pulse by using a synchronous rectification FET, a diode, a choke coil, a capacitor, etc., and outputs a DC voltage, the synchronous rectification FET
The control terminal is connected to the connection point between the secondary winding of the transformer and the drain of the synchronous rectification FET so that the synchronous rectification FET operates at a voltage having a polarity opposite to the operating voltage polarity of the synchronous rectification FET. A control element for controlling the operation of the FET is provided so that the control element and the synchronous rectification FET are not operated by an external DC power supply connected in parallel to the synchronous rectification converter.

【0006】[0006]

【実施例】図1は本発明の第1の実施例を示す回路図で
あり、図3に示した従来例と同一部分は同一符号で表し
ている。この実施例においては、同期整流FET4のゲ
ートにこの同期整流FET4の動作極性と逆極性で動作
する制御FET12を接続してある。即ち、同期整流F
ET4をnチャンネルのFETを用いた場合は、制御F
ET12にはpチャンネルのFETを用いることにな
る。そして、同期整流FET4のゲートには制御FET
12のドレイン端子を接続し、制御FET12のソース
端子は転流用ダイオード5、チョークコイル6およびト
ランス3の2次巻線との接続点に接続される。また、制
御FET12のゲート端子はトランス3の2次巻線のも
う一方の端子に接続される。
FIG. 1 is a circuit diagram showing a first embodiment of the present invention, and the same parts as those of the conventional example shown in FIG. In this embodiment, the gate of the synchronous rectification FET 4 is connected to the control FET 12 which operates with the polarity opposite to the operation polarity of the synchronous rectification FET 4. That is, synchronous rectification F
When ET4 uses an n-channel FET, control F
A p-channel FET will be used for ET12. And the control FET is connected to the gate of the synchronous rectification FET4.
The source terminal of the control FET 12 is connected to a connection point between the commutation diode 5, the choke coil 6, and the secondary winding of the transformer 3. The gate terminal of the control FET 12 is connected to the other terminal of the secondary winding of the transformer 3.

【0007】このような接続構成により、トランス3の
2次巻線間に、pチャンネルの制御FET12のゲート
とソースが接続されることになるので、2次巻線に正バ
イアスとなる向きに電圧が発生したときのみ制御FET
12が動作し、これにより同期整流FET4が導通す
る。即ち、2次巻線に正バイアスの電圧が生じていない
ときには同期整流FET4は導通しない。従って、出力
端子9,10には外部直流電源11の電圧が印加して
も、制御FET12の動作極性の電圧でないため制御F
ET12が動作しないので、同期整流FET4も動作す
ることがない。即ち、本同期整流コンバータが停止状態
や電圧の低下状態になった場合においても、外部直流電
源11によって同期整流FET4が動作することがな
く、出力端子から逆電流が流れ込むことはない。
With such a connection configuration, the gate and the source of the p-channel control FET 12 are connected between the secondary windings of the transformer 3, so that the voltage is applied to the secondary windings in a direction in which a positive bias is applied. Control FET only when
12 operates, whereby the synchronous rectification FET 4 conducts. That is, when no positive bias voltage is generated in the secondary winding, the synchronous rectification FET 4 does not conduct. Therefore, even if the voltage of the external DC power supply 11 is applied to the output terminals 9 and 10, the voltage is not the voltage of the operation polarity of the control FET 12, so that the control
Since the ET 12 does not operate, the synchronous rectification FET 4 does not operate. That is, even when the synchronous rectifier converter is in a stopped state or a voltage drop state, the external DC power supply 11 does not operate the synchronous rectification FET 4 and no reverse current flows from the output terminal.

【0008】図2は本発明の第2の実施例を示す回路図
であり、図1に示した第1の実施例と同一部分は同一符
号で表している。図2の実施例は、同期整流FET4の
ドレインとソース間にダイオード16と17を直列に接
続し、その両ダイオードの接続点を制御FET12のゲ
ートに接続したものである。図1に示した実施例では、
本同期整流コンバータ動作時に制御FET12のゲート
に印加される電圧は、トランス3の2次巻線に発生する
電圧の正負両極性共に印加するが、この実施例では正極
性の電圧のみが印加するので、ゲートを充放電する電荷
量は大幅に減少される。
FIG. 2 is a circuit diagram showing a second embodiment of the present invention, and the same parts as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals. In the embodiment shown in FIG. 2, diodes 16 and 17 are connected in series between the drain and the source of the synchronous rectification FET 4, and the connection point of both diodes is connected to the gate of the control FET 12. In the embodiment shown in FIG.
During operation of the synchronous rectifier converter, the voltage applied to the gate of the control FET 12 is applied to both positive and negative polarities of the voltage generated in the secondary winding of the transformer 3, but in this embodiment, only the positive voltage is applied. The amount of charge for charging and discharging the gate is greatly reduced.

【0009】なお、この実施例においても、図1に示し
た実施例と同様に、出力端子9,10には外部直流電源
11の電圧が印加しても、制御FET12の動作極性の
電圧でないため制御FET12が動作しないので、同期
整流FET4も動作することがない。また、図1および
図2に示した実施例では、トランス3に電圧が発生して
いないときは、同期整流FET4および制御FET12
のゲート回路のインピーダンスが高くなるので、これを
防止するために抵抗14、18およびダイオード15を
設けてある。また、前記両実施例の同期整流FET4の
動作を制御する制御素子にFETを用いているが、通常
のトランジスタを用いて制御することも可能である。
In this embodiment, similarly to the embodiment shown in FIG. 1, even if the voltage of the external DC power supply 11 is applied to the output terminals 9 and 10, the voltage is not the operating polarity of the control FET 12. Since the control FET 12 does not operate, the synchronous rectification FET 4 does not operate. In the embodiment shown in FIGS. 1 and 2, when no voltage is generated in the transformer 3, the synchronous rectification FET 4 and the control FET 12
In order to prevent the impedance of the gate circuit from becoming high, the resistors 14 and 18 and the diode 15 are provided. Further, although the FET is used as the control element for controlling the operation of the synchronous rectification FET 4 in both embodiments, the control can be performed using a normal transistor.

【0010】[0010]

【発明の効果】以上説明したように本発明によれば、本
同期整流コンバータの同期整流FETは、トランスの2
次側に生ずる矩形波パルス電圧によってのみ動作し、当
該同期整流コンバータに並列接続された外部直流電源に
よっては同期整流FETが動作されないようにしたもの
であり、外部直流電源の並列接続運転を可能にし、特に
同種の同期整流コンバータを負荷容量に応じて並列接続
ができるようにしたもので、運転の安全性と共に、同期
整流コンバータの機種の削減を図り得る効果を奏するも
のである。
As described above, according to the present invention, the synchronous rectification FET of the present synchronous rectifier converter has a
It operates only by the square wave pulse voltage generated on the secondary side, and prevents the synchronous rectification FET from being operated by the external DC power supply connected in parallel to the synchronous rectification converter, thereby enabling the parallel connection operation of the external DC power supply. In particular, a synchronous rectifier converter of the same type can be connected in parallel according to the load capacity, and has an effect of reducing the number of synchronous rectifier converters in addition to the safety of operation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による同期整流コンバータの第1の実施
例回路図である。
FIG. 1 is a circuit diagram of a first embodiment of a synchronous rectifier converter according to the present invention.

【図2】本発明による同期整流コンバータの第2の実施
例回路図である。
FIG. 2 is a circuit diagram of a second embodiment of the synchronous rectifier converter according to the present invention.

【図3】従来の片側同期整流方式の同期整流コンバータ
の回路図である。
FIG. 3 is a circuit diagram of a conventional one-side synchronous rectification type synchronous rectification converter.

【符号の説明】[Explanation of symbols]

1 直流入力電源 2 半導体スイッチ 3 電圧変換トランス 4 同期整流FET 5,13,15,16,17 ダイオード 6 チョークコイル 7 コンデンサ 8 電圧検出制御回路 9,10 出力端子 11 外部直流電源 12 制御FET 14,18 抵抗 DESCRIPTION OF SYMBOLS 1 DC input power supply 2 Semiconductor switch 3 Voltage conversion transformer 4 Synchronous rectification FET 5,13,15,16,17 Diode 6 Choke coil 7 Capacitor 8 Voltage detection control circuit 9,10 Output terminal 11 External DC power supply 12 Control FET 14,18 resistance

───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 直樹 東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内 (58)調査した分野(Int.Cl.6,DB名) H02M 3/28 H02M 7/21 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Naoki Murakami 1-6, Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation (58) Field surveyed (Int. Cl. 6 , DB name) H02M 3 / 28 H02M 7/21

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流入力電圧をスイッチング素子により
矩形波パルス電圧に変換してトランスの1次巻線に印加
し、そのトランスの2次巻線で取り出された所望の電圧
パルスを、同期整流FET、ダイオード、チョークコイ
ル、コンデンサ等により整流・平滑して直流電圧を出力
する同期整流コンバータにおいて、前記同期整流FET
のゲートに、当該同期整流FETの動作電圧極性と逆極
性の電圧で動作するようその制御端子が前記トランスの
2次巻線と前記同期整流FETのドレインの接続点に接
続されて、当該同期整流FETの動作を制御する制御素
子を設けたことを特徴とする同期整流コンバータ。
1. A DC input voltage is converted into a rectangular wave pulse voltage by a switching element, applied to a primary winding of a transformer, and a desired voltage pulse extracted by a secondary winding of the transformer is converted to a synchronous rectification FET. Rectifier, rectifier and smoother with a diode, a choke coil, a capacitor, etc., and outputs a DC voltage.
The control terminal is connected to the connection point between the secondary winding of the transformer and the drain of the synchronous rectification FET so that the synchronous rectification FET operates at a voltage having a polarity opposite to the operating voltage polarity of the synchronous rectification FET. A synchronous rectifier converter comprising a control element for controlling operation of an FET.
【請求項2】 前記同期整流FETのドレインとソース
との間に複数のダイオードを直列接続すると共に、その
複数のダイオードの相互接続点を前記制御素子の制御端
子に接続するようにしたことを特徴とする請求項1に記
載の同期整流コンバータ。
2. The method according to claim 1, wherein a plurality of diodes are connected in series between a drain and a source of the synchronous rectification FET, and an interconnection point of the plurality of diodes is connected to a control terminal of the control element. The synchronous rectifier converter according to claim 1, wherein
JP14841293A 1993-05-28 1993-05-28 Synchronous rectifier converter Expired - Fee Related JP2963602B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14841293A JP2963602B2 (en) 1993-05-28 1993-05-28 Synchronous rectifier converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14841293A JP2963602B2 (en) 1993-05-28 1993-05-28 Synchronous rectifier converter

Publications (2)

Publication Number Publication Date
JPH06343264A JPH06343264A (en) 1994-12-13
JP2963602B2 true JP2963602B2 (en) 1999-10-18

Family

ID=15452219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14841293A Expired - Fee Related JP2963602B2 (en) 1993-05-28 1993-05-28 Synchronous rectifier converter

Country Status (1)

Country Link
JP (1) JP2963602B2 (en)

Also Published As

Publication number Publication date
JPH06343264A (en) 1994-12-13

Similar Documents

Publication Publication Date Title
US5956245A (en) Circuit and method for controlling a synchronous rectifier converter
JP4102964B2 (en) Standby uninterruptible power generation system and method using rectified AC voltage and storage battery
US6157168A (en) Secondary power supply for an uninterruptible power system
US10985661B2 (en) Interim power source system and method
US5781422A (en) Uninterruptible power supply with AC and DC power inputs
JP3304944B2 (en) Uninterruptible switching regulator
US6912143B2 (en) Synchronous rectifier with burst mode control
JP3038652B2 (en) Uninterruptible power system
JP3202416B2 (en) Synchronous rectifier converter
US5181169A (en) Bi-directional PWM converter
JPH08317575A (en) Charger for electric vehicle
JP2963602B2 (en) Synchronous rectifier converter
JP2963601B2 (en) Synchronous rectifier converter
JP3526262B2 (en) Power converter for power storage device
JP3370201B2 (en) Synchronous rectifier converter
JP3386907B2 (en) Synchronous rectifier converter
JP2001078460A (en) Uninterruptibe power source having backup circuit
JP2537173Y2 (en) Uninterruptible power system
JP3527066B2 (en) Auxiliary power supply circuit for pulse width modulation control converter
JPH0320046Y2 (en)
JP2903919B2 (en) Switching power supply
JP2002199713A (en) Synchronous rectifying forward converter
JP2825874B2 (en) Battery charging / discharging circuit for power supply unit
JPS62100132A (en) Non-interruption electric source
JPH09289772A (en) Uninterruptible switching regulator

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20070806

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090806

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100806

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110806

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20120806

LAPS Cancellation because of no payment of annual fees