JP2767625B2 - Fuzzy inference apparatus and operation method thereof - Google Patents

Fuzzy inference apparatus and operation method thereof

Info

Publication number
JP2767625B2
JP2767625B2 JP1264051A JP26405189A JP2767625B2 JP 2767625 B2 JP2767625 B2 JP 2767625B2 JP 1264051 A JP1264051 A JP 1264051A JP 26405189 A JP26405189 A JP 26405189A JP 2767625 B2 JP2767625 B2 JP 2767625B2
Authority
JP
Japan
Prior art keywords
inference
rule
input variables
rules
individual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1264051A
Other languages
Japanese (ja)
Other versions
JPH03126132A (en
Inventor
敦司 久野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP1264051A priority Critical patent/JP2767625B2/en
Publication of JPH03126132A publication Critical patent/JPH03126132A/en
Application granted granted Critical
Publication of JP2767625B2 publication Critical patent/JP2767625B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 発明の背景 この発明はファジィ推論装置およびその動作方法に関
する。
Description: BACKGROUND OF THE INVENTION The present invention relates to a fuzzy inference apparatus and an operation method thereof.

従来のファジィ推論装置においては,適用可能なファ
ジィ推論ルールの前件部における入力変数の種類数の最
大値がそのアーキテクチャによって定まっていた。した
がって,多数種類の入力変数をもつルールにしたがう推
論を実行できないという問題があった。
In a conventional fuzzy inference apparatus, the maximum value of the number of types of input variables in the antecedent part of applicable fuzzy inference rules is determined by its architecture. Therefore, there is a problem that inference cannot be performed according to a rule having many types of input variables.

発明の概要 この発明はルールの前件部における入力変数の数が多
くてもファジィ推論実行可能なファジィ推論装置および
その動作方法を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a fuzzy inference apparatus capable of executing fuzzy inference even when the number of input variables in the antecedent part of a rule is large, and an operation method thereof.

この発明によるファジィ推論装置は,所定数以下の入
力変数をもつルールのファジィ推論が実行可能な複数個
の個別推論手段,入力変数の数が上記所定数を超えてい
るルールを分解することにより作成された新ルールにし
たがうファジィ推論を実行する複数個の個別推論手段の
推論結果から元のルールの推論結果を導く結合演算手
段,および元ルールの分解により作成された新ルールに
したがうファジィ推論を実行する個別推論手段以外の個
別推論手段の推論結果と上記結合演算手段の演算結果と
を総合する総合演算手段を備えていることを特徴とす
る。
A fuzzy inference apparatus according to the present invention is created by decomposing a plurality of individual inference means capable of executing a fuzzy inference of a rule having a predetermined number of input variables or less, and a rule in which the number of input variables exceeds the predetermined number. Executes fuzzy inference according to the new rules obtained by combining the inference results of the original rules from the inference results of a plurality of individual inference means, and executes fuzzy inference according to the new rules created by decomposition of the original rules And a total operation means for integrating the inference result of the individual inference means other than the individual inference means and the operation result of the combination operation means.

この発明によるファジィ推論装置の動作方法は,推定
された各ルールについてその前件部における入力変数の
数が上記所定数を超えているかどうかをチェックし,入
力変数の数が上記所定数を超えているルールについては
それを分解することにより,入力変数の数が上記所定数
以内でかつ元のルールと同一の後件部をもつ新たな複数
のルールを作成し,この作成した新たなルールにしたが
って上記個別推論手段,結合演算手段および総合演算手
段を動作させるよう制御することを特徴とする。
The operation method of the fuzzy inference apparatus according to the present invention checks whether or not the number of input variables in the antecedent part of each estimated rule exceeds the predetermined number, and if the number of input variables exceeds the predetermined number. By decomposing the existing rules, a new plurality of rules having the same consequent part as the original rule with the number of input variables within the above-mentioned predetermined number are created, and according to the created new rules, It is characterized in that the individual inference means, the joint operation means and the total operation means are controlled to operate.

この発明によると,多数種類の入力変数を前件部にも
つルールが設定されたときには,これをファジィ推論装
置で取扱い可能な数の入力変数をもつ複数のルールに分
解し,分解されたルールごとにファジィ推論演算を行な
いかつその結果を結合させるようにしているので,複雑
なルールであってもこれを処理することができるように
なる。
According to the present invention, when a rule having many types of input variables in the antecedent is set, the rule is decomposed into a plurality of rules having a number of input variables that can be handled by the fuzzy inference apparatus, and each decomposed rule is decomposed. The fuzzy inference operation is performed and the results are combined, so that even complicated rules can be processed.

実施例の説明 第1図はこの発明によるファジィ推論装置の実施例を
示している。
FIG. 1 shows an embodiment of a fuzzy inference apparatus according to the present invention.

ファジィ推論装置はN個の個別推論ユニットR1〜RN
を含んでいる。これらの個別推論ユニットRi(i=1
〜N)の具体的構成例が第2図に示されている。個別推
論ユニットRiは,原則的に,1つのファジィ推論ルール
についての推論演算を行なうものである。後に明らかに
なるようにこれらの個別推論ユニットRiはその複数個
を用いて1つのルールの推論演算を行なうように編成さ
れる。
The fuzzy inference device has N individual inference units R 1 to R N
Contains. These individual inference units R i (i = 1
2 to 2) are shown in FIG. Individual inference unit R i are in principle performs the inference operation for one fuzzy inference rules. After these individual inference unit R i As will become apparent are organized to perform the inference operation of one rule using the plurality.

まず個別推論ユニットRiの構成および動作を,それ
ぞれが1つのルールの推論演算を行なう態様において説
明しておく。簡単のために前件部に入力変数の種類が3
個の場合について述べる。ファジィ推論のためのルール
は次のようにIf,then形式で表現される。
First structure and operation of the individual inference unit R i, each previously described in embodiments for performing inference operations in one rule. For simplicity, there are 3 types of input variables in the antecedent
This case will be described. The rules for fuzzy inference are expressed in If, then form as follows.

If Ai1=Li1,Ai2=Li2,Ai3=Li3 then y=Mi…(1) ここでAi1〜Ai3は入力変数,yは出力変数,Li1〜Li3
は各入力変数に対応する前件部のファジィ集合またはメ
ンバーシップ関数,Miは出力変数に対応する後件部のフ
ァジィ集合またはメンバーシップ関数である。
If A i1 = L i1 , A i2 = L i2 , A i3 = L i3 then y = M i (1) where A i1 to A i3 are input variables, y is an output variable, and L i1 to L i3
Is a fuzzy set or a membership function of the consequent fuzzy sets or membership functions of the matter part before that correspond to each input variable, the M i corresponding to the output variable.

第2図および第3図を参照して、入力Ai1〜Ai3(こ
れらをAi1で総括する)はメンバーシップ関数回路(以
下MFCという)41〜43にそれぞれ与えられる。MFC41,42,
43には前件部のメンバーシップ関数Li1,Li2,Li3がそれ
ぞれ設定されており,MFC41,42,43は入力Ai1,Ai2,Ai3
それぞれ対応するメンバーシップ関数Li1,Li2,Li3の関
数値(グレード)ai1,ai2,ai3を表わす信号をそれぞれ
出力する。これらのグレードai1〜ai3を表わす信号は
MIN回路44に入力し,それらのうち最小のもの(ここで
はai3)がMIN回路44で選択されてトランケーション回
路46に与えられる。
Referring to FIGS. 2 and 3, inputs A i1 to A i3 (collectively A i1 ) are applied to membership function circuits (hereinafter referred to as MFC) 41 to 43, respectively. MFC41,42,
43, membership functions L i1 , L i2 , and L i3 of the antecedent part are set, respectively, and MFCs 41, 42, and 43 are membership functions L i1 , L i1 , and A i3 corresponding to the inputs A i1 , A i2 , and A i3 , respectively. Signals representing function values (grades) a i1 , a i2 , a i3 of L i2 , L i3 are output, respectively. The signals representing these grades a i1 to a i3 are
It is input to the MIN circuit 44, and the smallest one (here, a i3 ) is selected by the MIN circuit 44 and given to the truncation circuit 46.

一方,メンバーシップ関数発生回路(以下MFGとい
う)45には後件部のメンバーシップ関数Miが設定され
ている。この実施例ではメンバーシップ関数Miは多数
本(たとえば32本)のライン上における電圧分布として
表現され,MFG45はこのような電圧分布を発生するもので
ある(特開昭63-123177号公報参照)。図面においては
メンバーシップ関数を表わす電圧分布を構成する各電圧
の伝送ラインの集合がハッチングされたバス表現で示さ
れている。メンバーシップ関数Miを表わす電圧分布は
トランケーション回路46に与えられ,MIN回路44の出力a
i3との間でMIN演算された。トランケーション回路46の
出力Bi(第3図にハッチングで示された台形状のメン
バーシップ関数)が個別推論ユニットRiの出力とな
る。
On the other hand, the membership function generator circuit (hereinafter referred MFG) 45 are set membership function M i of the consequent part. Membership function M i in this embodiment is represented as a voltage distribution on the line of the large number (e.g. 32), MFG45 is to generate such a voltage distribution (JP 63-123177 see JP ). In the drawing, a set of transmission lines of each voltage constituting a voltage distribution representing a membership function is shown by a hatched bus expression. Voltage distribution representing the membership function M i is applied to the truncation circuit 46, the output a of the MIN circuit 44
MIN operation was performed with i3 . The output B i of the truncation circuit 46 (the trapezoidal membership function indicated by hatching in FIG. 3) is the output of the individual inference unit R i .

以上のように個別推論ユニットRiは1つの推論ルー
ルについての推論演算を行ない,その結果Biを出力す
る。一般にファジィ制御を含むファジィ推論の応用にお
いては複数個のルールが設定されるのでこれらのルール
についてのファジィ推論演算が個別推論ユニットR1
Nでそれぞれ実行される。第1図に戻って,複数個の
ルールが相互に独立であるならば,個別推論ユニットR
1〜RNの出力B1〜BNはそのままゲート回路11を通って
(ゲート回路11の出力をF1〜FNで表わす),コンスポ
ンディングMAX回路(以下CMAX回路という)12に与えら
れる。CMAX回路12は入力する複数のライン群の信号を対
応するラインごとにMAX演算するものである(上記公開
公報参照)。CMAX回路12の出力Eが複数のルールについ
て総合化された推論結果を表わす(第3図参照)。総合
推論結果Eは必要ならばデファジファイア13において,
たとえば重心演算により非ファジィ化されて出力される
(出力yw)。
As described above, the individual inference unit R i performs an inference operation on one inference rule, and outputs a result B i . Generally, in the application of fuzzy inference including fuzzy control, a plurality of rules are set, so that fuzzy inference operations on these rules are performed by individual inference units R 1 to R 1 .
RN respectively. Returning to FIG. 1, if a plurality of rules are mutually independent, the individual inference unit R
Through output B 1 .about.B N intact gate circuit 11 of the 1 to R N (the output of the gate circuit 11 represented by F 1 to F N), provided to cons a bonding MAX circuit (hereinafter referred to as CMAX circuit) 12 . The CMAX circuit 12 performs a MAX operation on the input signals of a plurality of line groups for each corresponding line (see the above publication). The output E of the CMAX circuit 12 represents the inference result integrated for a plurality of rules (see FIG. 3). Comprehensive inference result E, if necessary, in defuzzifier 13
For example, it is defuzzified by the center of gravity calculation and output (output y w ).

個別推論ユニットRiは上述のように前件部の入力変
数の種類数が3個以下のルールの推論演算を実行するも
のである。第1図に示すファジィ推論装置においては,
前件部の入力変数の種類数が4個以上のルールの推論演
算も可能となるように,1つのルールに対して複数個の個
別推論ユニットが編成される。
Individual inference unit R i in which the number of types of input variables of the antecedent part as described above to perform the inference operation of the three following rules. In the fuzzy inference apparatus shown in FIG.
A plurality of individual inference units are organized for one rule so that an inference operation of a rule having four or more types of input variables in the antecedent part is also possible.

今,下記のように9種類の入力変数を前件部にもつル
ールを考える。
Now, consider a rule having nine types of input variables in the antecedent part as follows.

If A11=L11,A12=L12,A13=L13, A21=L21,A22=L22,A23=L23, A31=L31,A32=L32,A33=L33 then y=B…(2) 第(2)式はファジィ推論ルールの展開規則を用いて
第(3)式〜第(5)式のように展開可能である。
If A 11 = L 11, A 12 = L 12, A 13 = L 13, A 21 = L 21, A 22 = L 22, A 23 = L 23, A 31 = L 31, A 32 = L 32, A 33 = L 33 then y = B (2) Expression (2) can be expanded as in Expressions (3) to (5) using expansion rules of fuzzy inference rules.

If A11=L11,A12=L12,A13=L13 then y=B…(3) If A21=L21,A22=L22,A23=L23 then y=B…(4) If A31=L31,A32=L32,A33=L33 then y=B…(5) 展開規則から明らかなように,第(3)式から第
(5)式のルールの推論結果はMIN演算により合成され
る。
If A 11 = L 11 , A 12 = L 12 , A 13 = L 13 then y = B ... (3) If A 21 = L 21 , A 22 = L 22 , A 23 = L 23 then y = B ... ( 4) If A 31 = L 31 , A 32 = L 32 , A 33 = L 33 then y = B (5) As is clear from the expansion rules, the rules of the formulas (3) to (5) The inference result is synthesized by the MIN operation.

第1図において,3個の個別推論ユニットR1,R2,R3
用いて第(2)式で表わされるルールにしたがう推論を
実行させるものとすると,ユニットR1,R2,R3はそれぞ
れ第(3),(4),(5)式で表わされるルールにし
たがう推論を実行するように,それらのMFC,MFGのメン
バーシップ関数が設定される。個別推論ユニットR1
3の出力B1〜B3はゲート回路21を経てコレスポンデ
ィングMIN回路(以下CMIN回路という)31に与えられ,
それらのMIN演算が行なわれる。MIN演算結果D1はゲー
ト回路11を経て(ゲート回路11の出力をG1で表わす)C
MAX回路12に入力する。CMIN回路は入力する複数のライ
ン群の信号を対応するラインごとにMIN演算するもので
ある(上記公開公報参照)。
In FIG. 1 , if it is assumed that the inference according to the rule expressed by the equation (2) is executed using three individual inference units R 1 , R 2 , R 3 , the units R 1 , R 2 , R 3 , The membership functions of the MFC and MFG are set so as to execute inference according to the rules expressed by the equations (3), (4), and (5), respectively. Individual inference unit R 1-
Output B 1 .about.B 3 of R 3 are given to the correspondent loading MIN circuit (hereinafter referred to as CMIN circuit) 31 via a gate circuit 21,
These MIN operations are performed. The MIN operation result D 1 passes through the gate circuit 11 (the output of the gate circuit 11 is represented by G 1 ) C
Input to MAX circuit 12. The CMIN circuit performs a MIN operation on input signals of a plurality of line groups for each corresponding line (see the above publication).

個別推論ユニットR1〜R3の出力B1〜B3に対してゲ
ート回路11は非接続状態となっており,ゲート回路11の
対応する出力F1〜F3をオール・ゼロ(最小値を意味す
る)として出力する。出力B1〜B3を除く出力B4〜BN
およびD1がゲート11を通ってCMAX回路12に与えられる
ことになる。また,ゲート回路21は入力B1〜B3のみの
通過を許し(ゲート回路21の対応する出力をC1〜C3
する),他の入力B4〜BNについては非接続状態とし,
かつそれらに対応する出力C4〜CNをすべて電源電圧V
CC(最大値を意味する)として出力する。
The gate circuit 11 is not connected to the outputs B 1 to B 3 of the individual inference units R 1 to R 3 , and the corresponding outputs F 1 to F 3 of the gate circuit 11 are all zero (the minimum value is Output). Outputs B 4 to B N excluding outputs B 1 to B 3
And D 1 will be provided to CMAX circuit 12 through gate 11. The gate circuit 21 (a C 1 -C 3 a corresponding output of the gate circuit 21) input B 1 .about.B 3 allow passage of only a non-connected state to the other input B 4 .about.B N,
And all the outputs C 4 to C N corresponding to the power supply voltage V
Output as CC (meaning maximum value).

ゲート回路21とCMIN回路31以外に,ゲート回路とCMIN
回路の組合せが符号22,32で示すように1または複数個
設けられている。そして,前件部に4個以上の入力変数
をもつルールがさらに存在すれば,同じように複数個の
個別類論ユニットとゲート回路とCMIN回路の組合せによ
ってそのルールにしたがう推論演算が実行されることに
なる。
In addition to gate circuit 21 and CMIN circuit 31, gate circuit and CMIN
One or more circuit combinations are provided as indicated by reference numerals 22 and 32. If there are further rules with four or more input variables in the antecedent part, the inference operation according to the rules is executed by the combination of a plurality of individual similarity units, gate circuits and CMIN circuits. Will be.

ルールの前件部における入力変数の種類数が4〜6の
場合には2個の個別推論ユニットが,7〜9個の場合には
3個の個別推論ユニットが、以下同じように入力変数の
種類数に応じた数の個別推論ユニットが上述のように編
成されることになる。そして,個別推論ユニットの編成
に応じてゲート11,21,22の制御が行なわれることにな
る。
When the number of types of input variables in the antecedent part of the rule is 4 to 6, two individual inference units are used. When the number of types of input variables is 7 to 9, three individual inference units are used. The number of individual inference units corresponding to the number of types is organized as described above. Then, the gates 11, 21, and 22 are controlled according to the organization of the individual inference units.

コンピュータ・システム10はファジィ推論装置の動作
を設定されたルールを演算処理するように制御するもの
で、入力変数を4種類以上含むルールが存在する場合に
おける個別推論ユニットの編成,各個別推論ユニットの
MFCおよびMFGへのルールにしたがうメンバーシップ関数
の設定,ゲート11,21,22の制御等を行なう。
The computer system 10 controls the operation of the fuzzy inference apparatus so as to perform arithmetic processing on the set rules. When there are rules including four or more types of input variables, the organization of the individual inference units,
It sets membership functions according to the rules for MFC and MFG, and controls the gates 11, 21, and 22.

第4図はゲート回路21の構成例を示している。個別推
論ユニットRiの出力Biは32本の信号ライン上における
電圧分布として表わされる。出力B1〜BNに対して切替
スイッチ群31〜3Nが設けられている。各切替スイッチ群
には32個の切替スイッチが含まれており,バスを経てコ
ンピュータ・システム10から与えられ,レジスタ30に一
時記憶されたデータdi(i=1〜N)によって制御さ
れる。たとえばデータdiが1の場合には切替スイッチ
群3iの切替スイッチは入力Bi01〜Bi32をそのまま出力
i01〜Ci32として出力するように左側に接続され,デ
ータdiが0の場合には電源電圧VCCを出力Ci01〜C
i32として出力するように右側に接続される。
FIG. 4 shows a configuration example of the gate circuit 21. Output B i of the individual inference unit R i is represented as a voltage distribution on 32 signal lines. Changeover switches 31~3N is provided for the output B 1 ~B N. Each selector switch group includes a 32 changeover switch is given from the computer system 10 via bus, is controlled by the data stored temporarily d i (i = 1~N) in the register 30. For example, when the data d i is 1, the changeover switch of the changeover switch group 3i is connected to the left side so as to output the input B i01 .about.B i32 as it is as the output C i01 -C i32, if the data d i is 0 Outputs the power supply voltage V CC and outputs C i01 to C i01.
Connected to the right side to output as i32 .

上記実施例では個別推論ユニットとしてアナログ・タ
イプの回路を用いているが,ディジタル・タイプの回路
を用いることができるのはいうまでもない。
Although an analog type circuit is used as the individual inference unit in the above embodiment, it goes without saying that a digital type circuit can be used.

次にコンピュータ・システム10による制御処理につい
て説明する。
Next, control processing by the computer system 10 will be described.

第(2)式に示すように設定されたルールに4個以上
の入力変数が含まれているときには個別推論ユニットの
編成が必要である。そこでコンピュータ・システム10は
与えられたルールを第(3)〜(5)式のように展開す
る処理を行なう。第6図は与えられた(設定された)ル
ールを,第7図はルール展開の様子を,第8図は最終的
に得られた新ルールを,第9図はルール展開処理手順を
それぞれ示している。
When four or more input variables are included in the rule set as shown in the equation (2), it is necessary to organize individual inference units. Therefore, the computer system 10 performs processing for expanding the given rule as shown in the equations (3) to (5). FIG. 6 shows the given (set) rules, FIG. 7 shows the state of rule expansion, FIG. 8 shows the finally obtained new rules, and FIG. 9 shows the rule expansion processing procedure. ing.

設定されたルールは,そのデータが第6図に示すよう
な形で,磁気ディスク,半導体メモリ,その他の記憶装
置に記憶されている。第6図において設定ルール番号
(I)のルール・データは次のようなIf,thenルールを
表わしている。
The set rules are stored in a magnetic disk, semiconductor memory, or other storage device in the form of data as shown in FIG. In FIG. 6, the rule data of the set rule number (I) represents the following If, then rules.

If x11=L11,x12=L12,x13=L13, x14=L14,x15=L15,x16=L16, x17=L17,x18=L18 then y1=K1…(6) 混乱を避けるために第(6)式では第(2)式と異な
る記号が用いられている。x11〜x18は入力変数を表わ
すコード,L11〜L18は前件部のメンバーシップ関数を表
わすコード,y1は出力変数を表わすコード,K1は後件部の
メンバーシップ関数を表わすコードである。
If x 11 = L 11, x 12 = L 12, x 13 = L 13, x 14 = L 14, x 15 = L 15, x 16 = L 16, x 17 = L 17, x 18 = L 18 then y 1 = K 1 (6) In order to avoid confusion, the expression (6) uses a different symbol from the expression (2). x 11 ~x 18 code representing the input variables, L 11 ~L 18 code representing the membership functions of the antecedent, code y 1 is representative of the output variables, K 1 represents the membership functions of the consequent part Code.

第6図に示すように設定されたルールには入力変数の
種類数が多いものと少ないものとがある。一方,上述の
ようにファジィ推論装置のアーキテクチャ上の制約から
ルールの前件部における入力変数の種類は3以下でなけ
ればならない。そこで入力変数の種類数が4以上のルー
ルについてはルールの展開が必要となる。
Rules set as shown in FIG. 6 include those with a large number of types of input variables and those with a small number of types. On the other hand, as described above, the types of input variables in the antecedent part of the rule must be 3 or less due to the architectural restrictions of the fuzzy inference apparatus. Therefore, it is necessary to develop rules for rules having four or more types of input variables.

ルールの展開処理はコンピュータ・システム10内にお
いて次のように行なわれる。第9図を参照して記憶装置
に記憶されている設定された1つのルールが取込まれ
(ステップ51),そのルールの前件部における入力変数
の数が計数される。入力変数の種類数が4以上の場合に
は(ステップ52でNO),ルールの前件部を入力変数の数
が3個ずつまたはそれ以下のグループに分割する(ステ
ップ53)。後件部には同じものが用いられる。たとえば
第(6)式で表わされる設定ルール番号(I)のルール
についてば次の3つの新ルールが作成される。
The rule expansion process is performed in the computer system 10 as follows. Referring to FIG. 9, one set rule stored in the storage device is fetched (step 51), and the number of input variables in the antecedent part of the rule is counted. If the number of types of input variables is four or more (NO in step 52), the rule antecedent is divided into groups of three or less input variables (step 53). The same is used for the consequent. For example, the following three new rules are created for the rule of the setting rule number (I) represented by Expression (6).

If x11=L11,x12=L12,x13=L13 then y1=K1…(7) If x14=L14,x15=L15,x16=L16 then y1=K1…(8) If x17=L17,x18=L18 then y1=K1…(9) 第(9)式で表わされるように新ルールには前件部の
入力変数が3未満のものがあってもよい。このような展
開の様子と展開されルール・データが第7図に示されて
いる。
If x 11 = L 11, x 12 = L 12, x 13 = L 13 then y 1 = K 1 ... (7) If x 14 = L 14, x 15 = L 15, x 16 = L 16 then y 1 = K 1 ... (8) If x 17 = L 17 , x 18 = L 18 then 1 1 = K 1 (9) As expressed by the formula (9), the input variable of the antecedent part is 3 in the new rule. There may be less. FIG. 7 shows the state of such development and the developed rule data.

設定されたルールの前件部における入力変数の数が3
以下の場合にはルールの展開は行なわれない(ステップ
52でYES)。
The number of input variables in the antecedent part of the set rule is 3
Rules are not expanded in the following cases (step
YES at 52).

最後に,ステップ53の処理によって展開された新ルー
ルには制御コード1が割当てられ,ルールの展開が行な
われなかったものについては制御コード0が割当てられ
る(ステップ54)。
Finally, a control code 1 is assigned to the new rule developed by the processing of step 53, and a control code 0 is assigned to the new rule that has not been developed (step 54).

以上の処理が記憶装置内のすべての設定ルールについ
て行なわれ(ステップ55),第8図に示すような新ルー
ル・データが作成される。
The above processing is performed for all setting rules in the storage device (step 55), and new rule data as shown in FIG. 8 is created.

このような新ルール・データに基づいて,個別推論ユ
ニットR1〜RNにおけるMFC,MFGのメンバーシップ関数
が設定されるのは上述した通りである。また,制御コー
ドに基づいてゲート回路11,21,22の制御が行なわれる。
すなわち,ゲート回路11は制御コード0のルールに基づ
く個別推論結果の通過を許す。またゲート回路21,22等
は,制御コードが1である新ルールのグループごとにそ
の個別推論結果の通過を許すように制御される。
Based on these new rule data is as described above is the MFC, the membership functions of MFG is set in the individual inference unit R 1 to R N. Further, the gate circuits 11, 21, and 22 are controlled based on the control code.
That is, the gate circuit 11 allows the passage of the individual inference result based on the rule of the control code 0. The gate circuits 21 and 22 are controlled so as to permit the passage of the individual inference result for each new rule group whose control code is 1.

上記の例ではすべての入力変数にx11〜xm3までの異
なる記号が用いられているが,これらの入力変数のうち
で共通のものが多い。たとえばx11とx21とxj1とxm1
は同じ入力変数x1を表わしている場合が多い。
In the above example, different symbols from x 11 to x m3 are used for all input variables, but many of these input variables are common. For example, x 11 and x 21 and x j1 and x m1
Often it is representing the same input variables x 1.

そこで第5図に示すように,個別推論ユニットの各MF
C41,42,43の入力側にマルチプレクサ47,48,49を設け,
第8図に示すルール・データに基づいて,すべての入力
変数x1〜xlのうち対応する入力変数のみが入力するよ
うにこれを制御するとよい。コンピュータ・システム10
はルール・データに基づいて選択すべき入力変数を表わ
すコードを各マルチプレクサ47〜49に付属するレジスタ
47A〜49Aに設定する。各マルチプレクサは設定された入
力変数の入力を選択して対応するMFCに与える。
Therefore, as shown in Fig. 5, each MF of the individual inference unit
Multiplexers 47, 48, 49 are provided on the input side of C41, 42, 43,
Based on the rule data shown in FIG. 8, this may be controlled so that only the corresponding input variables among all the input variables x 1 to x l are input. Computer system 10
Indicates a code representing an input variable to be selected based on rule data in a register attached to each of the multiplexers 47 to 49.
Set to 47A to 49A. Each multiplexer selects the input of the set input variable and supplies it to the corresponding MFC.

【図面の簡単な説明】[Brief description of the drawings]

第1図はファジィ推論装置の全体の構成を示すブロック
図,第2図は個別推論ユニットの構成例を示すブロック
図,第3図はファジィ推論過程の説明図,第4図はゲー
ト回路の例を示す回路図,第5図は個別推論ユニットに
設けられた入力選択回路を示すブロック図,第6図は設
定されたルール・データを示す図,第7図はルールの展
開の様子を示す説明図,第8図は新ルール・データを示
す図,第9図はルール展開の処理手順を示すフロー・チ
ャートである。 R1〜RN……個別推論ユニット,10……コンピュータ・
システム,11,21,22……ゲート回路,12……CMAX回路,31,
32……CMIN回路,47,48,49……マルチプレクサ。
FIG. 1 is a block diagram showing an entire configuration of a fuzzy inference apparatus, FIG. 2 is a block diagram showing an example of a configuration of an individual inference unit, FIG. 3 is an explanatory diagram of a fuzzy inference process, and FIG. , FIG. 5 is a block diagram showing an input selection circuit provided in the individual inference unit, FIG. 6 is a diagram showing set rule data, and FIG. 7 is a diagram showing how rules are developed. FIG. 8 is a diagram showing the new rule data, and FIG. 9 is a flow chart showing the processing procedure of rule expansion. R 1 to R N ... Individual inference units, 10.
System, 11, 21, 22 …… Gate circuit, 12 …… CMAX circuit, 31,
32 …… CMIN circuit, 47, 48, 49 …… Multiplexer.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】所定数以下の入力変数をもつルールのファ
ジィ推論が実行可能な複数個の個別推論手段, 入力変数の数が上記所定数を超えているルールを分解す
ることにより作成された新ルールにしたがうファジィ推
論を実行する複数個の個別推論手段の推論結果から元の
ルールの推論結果を導く結合演算手段,および 元ルールの分解により作成された新ルールにしたがうフ
ァジィ推論を実行する個別推論手段以外の個別推論手段
の推論結果と上記結合演算手段の演算結果とを総合する
総合演算手段, を備えたファジィ推論装置。
A plurality of individual inference means capable of executing fuzzy inference of a rule having a predetermined number of input variables or less, and a new inference means created by decomposing a rule in which the number of input variables exceeds the predetermined number. Combining operation means for deriving the inference result of the original rule from the inference results of a plurality of individual inference means executing fuzzy inference according to rules, and individual inference performing fuzzy inference according to new rules created by decomposition of the original rules A fuzzy inference apparatus comprising: a total operation means for integrating an inference result of the individual inference means other than the means and an operation result of the joint operation means.
【請求項2】設定された各ルールについてその前件部に
おける入力変数の数が上記所定数を超えているかどうか
を判定する手段,および 入力変数の数が上記所定数を超えているルールについて
はそれを分解することにより,入力変数の数が上記所定
数以内でかつ元のルールと同一の後件部をもつ新たな複
数のルールを作成する手段, をさらに備えた請求項(1)に記載のファジィ推論装
置。
2. A means for determining whether or not the number of input variables in the antecedent part of each set rule exceeds the predetermined number, and for a rule in which the number of input variables exceeds the predetermined number. Means for generating a plurality of new rules having the number of input variables within the predetermined number and having the same consequent part as the original rule by decomposing the input variables. Fuzzy inference device.
【請求項3】設定された各ルールについてその前件部に
おける入力変数の数が上記所定数を超えているかどうか
をチェックし, 入力変数の数が上記所定数を超えているルールについて
はそれを分解することにより,入力変数の数が上記所定
数以内でかつ元のルールと同一の後件部をもつ新たな複
数のルールを作成し, この作成した新たなルールにしたがって上記個別推論手
段,結合演算手段および総合演算手段を動作させるよう
制御する, 請求項(1)に記載のファジィ推論装置の動作方法。
3. For each set rule, it is checked whether the number of input variables in the antecedent part exceeds the predetermined number, and if the number of input variables exceeds the predetermined number, it is checked. By decomposing, a plurality of new rules are created with the number of input variables within the above-mentioned predetermined number and having the same consequent part as the original rule. The operation method of the fuzzy inference device according to claim 1, wherein the operation means and the general operation means are controlled to operate.
JP1264051A 1989-10-12 1989-10-12 Fuzzy inference apparatus and operation method thereof Expired - Fee Related JP2767625B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1264051A JP2767625B2 (en) 1989-10-12 1989-10-12 Fuzzy inference apparatus and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1264051A JP2767625B2 (en) 1989-10-12 1989-10-12 Fuzzy inference apparatus and operation method thereof

Publications (2)

Publication Number Publication Date
JPH03126132A JPH03126132A (en) 1991-05-29
JP2767625B2 true JP2767625B2 (en) 1998-06-18

Family

ID=17397862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1264051A Expired - Fee Related JP2767625B2 (en) 1989-10-12 1989-10-12 Fuzzy inference apparatus and operation method thereof

Country Status (1)

Country Link
JP (1) JP2767625B2 (en)

Also Published As

Publication number Publication date
JPH03126132A (en) 1991-05-29

Similar Documents

Publication Publication Date Title
US5359537A (en) Automatic synthesis of integrated circuits employing controlled input dependency during a decomposition process
US5243538A (en) Comparison and verification system for logic circuits and method thereof
US5189728A (en) Rule generating and verifying apparatus for fuzzy control
JPH10275084A (en) Solution device and method for restriction satisfaction problem, and system construction device and method
US5710867A (en) Method for parallel processing of fuzzy logic inference rules and corresponding circuit architecture with fuzzy inputs and outputs
JP2767625B2 (en) Fuzzy inference apparatus and operation method thereof
EP0715256B1 (en) Rule verifying apparatus and method for fuzzy inference
EP0628902B1 (en) Memory organization method for a fuzzy logic controller, and corresponding device
EP0513689B1 (en) A membership function data preparation method and an apparatus thereof
JPS6339932B2 (en)
JP3014618B2 (en) Fuzzy arithmetic unit
JP2500755B2 (en) Redundant system switching method
JPH04153780A (en) Logical circuit composing method
JPH02270030A (en) Fuzzy processor
JPH0643906A (en) Fuzzy controller
JP3186086B2 (en) Rule grouping method and apparatus, and fuzzy inference method and apparatus according to grouped rules
Averkin Fuzzy logics simulation technology in general strategy of intelligent systems designing
JPS63177685A (en) Picture processing device
JP3292495B2 (en) Neuro-fuzzy fusion system
Tavangarian et al. Signal flow graphs for network simulation
Ektare et al. An algorithm for designing multiplexer logic circuits
JP3196346B2 (en) Subsystem setting device
JPH04364525A (en) Parallel arithmetic unit
CN112861453A (en) Method for calculating maximum absolute output error of approximate arithmetic logic circuit
JPH0628192A (en) Fuzzy inference device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees