JP2540843B2 - All-pass filter circuit - Google Patents

All-pass filter circuit

Info

Publication number
JP2540843B2
JP2540843B2 JP62047690A JP4769087A JP2540843B2 JP 2540843 B2 JP2540843 B2 JP 2540843B2 JP 62047690 A JP62047690 A JP 62047690A JP 4769087 A JP4769087 A JP 4769087A JP 2540843 B2 JP2540843 B2 JP 2540843B2
Authority
JP
Japan
Prior art keywords
circuit
capacitor
impedance
filter circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62047690A
Other languages
Japanese (ja)
Other versions
JPS63215206A (en
Inventor
敦 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62047690A priority Critical patent/JP2540843B2/en
Publication of JPS63215206A publication Critical patent/JPS63215206A/en
Application granted granted Critical
Publication of JP2540843B2 publication Critical patent/JP2540843B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明はアナログ信号用のフィルタ回路に関し、特
に、3次のフィルタ回路に関する。
The present invention relates to a filter circuit for analog signals, and more particularly to a third-order filter circuit.

B.発明の概要 本発明は、アナログ信号用の3次のフィルタ回路にお
いて、抵抗とコンデンサを巧みに組合わせ、相互インダ
クタンス構造がなく、また、1次と2次の各フィルタ回
路を縦続的に接続する従来の3次のフィルタ回路とは基
本的に異なる回路構成としたことにより、容易に製造が
行え、また、接続のための素子が不要となり、素子数を
少なくすることができるようにしたものである。
B. SUMMARY OF THE INVENTION The present invention is a third-order filter circuit for analog signals, which skillfully combines resistors and capacitors, has no mutual inductance structure, and has primary and secondary filter circuits cascaded. By making the circuit configuration basically different from the conventional third-order filter circuit to be connected, it is possible to easily manufacture, and it is possible to reduce the number of elements by eliminating the need for elements for connection. It is a thing.

C.従来の技術 例えば、ビデオテープレコーダにおいて、モアレ低減
用として、所定周波数範囲内で互いに位相の90゜異なる
2出力が得られるような移相回路(移相フィルタ)が用
いられる。この90゜の移相回路は1組のオールパスフィ
ルタによるものが一般的となっている。オールパスフィ
ルタの回路構成としては、例えば第7図に示すように、
コイルLA,LBによる相互インダクタンス構造を有する1
次のフィルタ回路101と、同じくコイルLC,LDによる相互
インダクタンス構造を有する2次のフィルタ回路102と
が縦続的に接続されて成る3次のフィルタ回路が従来よ
り知られている。また、第8図に示すように、抵抗とコ
ンデンサから成る1次のフィルタ回路103と、同じく抵
抗とコンデンサから成る2次のフィルタ回路104とがト
ランジスタQ1,Q2を介して縦続的に接続されて成る3次
のフィルタ回路も知られている。
C. Conventional Technique For example, in a video tape recorder, a phase shift circuit (phase shift filter) is used for reducing moire so that two outputs having different phases by 90 ° can be obtained within a predetermined frequency range. This 90 ° phase shift circuit generally uses a set of all-pass filters. The circuit configuration of the all-pass filter is, for example, as shown in FIG.
1 having mutual inductance structure with coils L A and L B
A third-order filter circuit is known in which a next-order filter circuit 101 and a second-order filter circuit 102, which also has a mutual inductance structure of coils L C and L D , are connected in cascade. Further, as shown in FIG. 8, a primary filter circuit 103 including a resistor and a capacitor and a secondary filter circuit 104 also including a resistor and a capacitor are connected in series via transistors Q 1 and Q 2. Also known is a third-order filter circuit formed by

D.発明が解決しようとする問題点 ところが、第7図に示したフィルタ回路は、相互イン
ダクタンス構造を有していることから、製造が困難であ
るという問題点があった。また、第8図に示したフィル
タ回路は、トランジスタQ1,Q2等の素子が余分に必要と
なり、素子数が多くなってしまうという問題点があっ
た。
D. Problems to be Solved by the Invention However, the filter circuit shown in FIG. 7 has a mutual inductance structure and is therefore difficult to manufacture. Further, the filter circuit shown in FIG. 8 has a problem that extra elements such as the transistors Q 1 and Q 2 are required and the number of elements is increased.

そこで、本発明は、上述した問題点に鑑みて提案され
たものであり、製造が容易であり、また、余分な素子を
必要とせず、例えば90゜の移相回路を構成するオールパ
スフィルタとして用いて好適な3次のフィルタ回路を提
供することを目的とする。
Therefore, the present invention has been proposed in view of the above-mentioned problems, is easy to manufacture, does not require an extra element, and is used as an all-pass filter constituting a 90 ° phase shift circuit, for example. It is an object of the present invention to provide a suitable third-order filter circuit.

E.問題点を解決するための手段 上述のような問題点を解決するために提案される本発
明は、互いに位相が180゜異なる信号がそれぞれ供給さ
れる一対の入力端子と、第1のコンデンサ(C1)と第1
の抵抗(R1)の並列接続と、第2の抵抗(R2)とが直列
接続されてなる第1のインピーダンス回路と、第3の抵
抗(R3)と第2のコンデンサ(C2)の直列接続と、第3
のコンデンサ(C3)とが並列接続されてなる第2のイン
ピーダンス回路と、第4のコンデンサ(C4)と第4の抵
抗(R4)とが並列に接続されてなる第3のインピーダン
ス回路と、出力端子を備えるオールパスフィルタ回路で
あって、上記入力端子の一方は上記第1のインピーダン
ス回路を介して上記出力端子に接続され、上記入力端子
の他方は上記第2のインピーダンス回路を介して上記出
力端子に接続され、上記出力端子は第3のインピーダン
ス回路を介して接地されており、上記オールパスフィル
タの伝達関数をZ(s)とした場合に、 K,α,β,γはフィルタ係数であり、 上記フィルタ係数と上記それぞれのインピーダンス回
路を構成するコンデンサ及び抵抗との関係が以下の関係
にある。
E. Means for Solving the Problems The present invention proposed for solving the above problems includes a pair of input terminals to which signals each having a phase difference of 180 ° are supplied, and a first capacitor. (C 1 ) and first
Of the first resistor (R 1 ) connected in parallel with the second resistor (R 2 ) in series, the third resistor (R 3 ) and the second capacitor (C 2 ) Series connection of the third
Second impedance circuit in which the second capacitor (C 3 ) is connected in parallel, and a third impedance circuit in which the fourth capacitor (C 4 ) and the fourth resistor (R 4 ) are connected in parallel. And an output terminal, wherein one of the input terminals is connected to the output terminal via the first impedance circuit, and the other of the input terminals is connected via the second impedance circuit. When connected to the output terminal, the output terminal is grounded via a third impedance circuit, and the transfer function of the all-pass filter is Z (s), K, α, β, and γ are filter coefficients, and the relationship between the filter coefficient and the capacitors and resistors forming the impedance circuits is as follows.

K=R4/(1+R4) α=C1・R1+C2・R3−C2−C3 β=C1・C2・R1・R3−C1・C2・R1・R2 −C1・C3・R1・R2−C2・C3・R3 γ=C1・C2・C3R1・R2・R3 F.作用 本発明によれば、相互インダクタンス構造を有しない
ことから、製造が容易となる。また、1次と2次の各フ
ィルタ回路を縦続的に接続する従来の3次のフィルタ回
路とは基本的に異なる回路構成となっており、接続のた
めの素子が不要となる。
K = R 4 / (1 + R 4 ) α = C 1 · R 1 + C 2 · R 3 −C 2 − C 3 β = C 1 · C 2 · R 1 · R 3 − C 1 · C 2 · R 1 · According to R 2 -C 1 · C 3 · R 1 · R 2 -C 2 · C 3 · R 3 γ = C 1 · C 2 · C 3 R 1 · R 2 · R 3 F. action present invention, Since it has no mutual inductance structure, it is easy to manufacture. Further, the circuit configuration is basically different from that of the conventional third-order filter circuit in which the first-order and second-order filter circuits are connected in series, and an element for connection becomes unnecessary.

G.実施例 以下、本発明の一実施例について図面を参照しながら
詳細に説明する。
G. Example Hereinafter, one example of the present invention will be described in detail with reference to the drawings.

第1図は本発明に係るフィルタ回路の一実施例を示す
回路図である。この第1図において、一対の入力端子10
A,10Bには、互いに位相の異なる信号がそれぞれ供給さ
れる。これらの位相差は例えば180゜である。第1のイ
ンピーダンス回路1は、コンデンサC1と抵抗R1の並列接
続と、抵抗R2とが直列に接続されて成っている。また、
第2のインピーダンス回路2は、抵抗R3とコンデンサC2
の直列接続と、コンデンサC3とが並列に接続されて成っ
ている。また、第3のインピーダンス回路3は、コンデ
ンサC4と抵抗R4とが並列に接続されて成っている。そし
て、上記入力端子10Aは上記インピーダンス回路1を介
して出力端子20Aに接続されており、上記入力端子10Bは
上記インピーダンス回路2を介して出力端子20Aに接続
されている。また、上記出力端子20Aは上記インピーダ
ンス回路3を介して接地されている。このような構成を
有する本実施例のフィルタ回路30は3次のフィルタ回路
となっている。
FIG. 1 is a circuit diagram showing an embodiment of the filter circuit according to the present invention. In FIG. 1, a pair of input terminals 10
Signals having different phases are supplied to A and 10B, respectively. The phase difference between them is 180 °, for example. The first impedance circuit 1 is composed of a capacitor C 1 and a resistor R 1 connected in parallel, and a resistor R 2 connected in series. Also,
The second impedance circuit 2 has a resistor R 3 and a capacitor C 2
And the capacitor C 3 are connected in parallel. The third impedance circuit 3 is composed of a capacitor C 4 and a resistor R 4 connected in parallel. The input terminal 10A is connected to the output terminal 20A via the impedance circuit 1, and the input terminal 10B is connected to the output terminal 20A via the impedance circuit 2. The output terminal 20A is grounded via the impedance circuit 3. The filter circuit 30 of this embodiment having such a structure is a third-order filter circuit.

ところで、上記入力端子10A,10Bに互いに位相の180゜
異なる信号がそれぞれ供給されるとする。そして、入力
端子10Aにおける入力電圧をVIN,入力端子10Bにおける入
力電圧を−VINとし、出力端子20Aにおける出力電圧をV
OUTとし、インピーダンス回路1,2,3の各インピーダンス
Z1,Z2,Z3によってVOUT/VINを表すと、次式のようにな
る。
By the way, it is assumed that signals whose phases are different from each other by 180 ° are supplied to the input terminals 10A and 10B. The input voltage at input terminal 10A is V IN , the input voltage at input terminal 10B is −V IN, and the output voltage at output terminal 20A is V IN.
OUT , impedance of impedance circuits 1, 2 and 3
When V OUT / V IN is represented by Z 1 , Z 2 and Z 3 , the following equation is obtained.

一方、3次のオールパスフィルタの伝達関数Z(s)
は一般に次式によって与えられる。
On the other hand, the transfer function Z (s) of the third-order all-pass filter
Is generally given by

ここで、K,α,β,γは定数であり、sは複素周波数
である。そして、上記(2)式においてK=1/(1+
g)とおくと共に、定数a,b,c,d,e,g,τを用いて次のよ
うにおく。
Here, K, α, β, γ are constants, and s is a complex frequency. Then, in the equation (2), K = 1 / (1+
g) and the constants a, b, c, d, e, g and τ are set as follows.

上記(4)式の分子,分母はそれぞれ次のように変形
できる。
The numerator and denominator of the above equation (4) can be modified as follows.

分子=(1+bs)(1+cs)−(1+as)(ds+es2) =1+(b+c−d)s+(bc−ad−e)s2−aes3
(5) 分母=(1+bs)(1+cs)−(1+as)(ds+es2) +(1+as)(1+cs)g(1+τs) =1+(b+c+d)s+(bc+ad+e)s2+aes3 +g{1+(a+c+τ)s+(ac+aτ+cτ)s2
acτs3} …(6) 上記(3)式、(5)式および(6)式より b+c−d=−α …(7) bc−ad−e=β …(8) ae=γ …(9) b+c+d+g(a+c+τ)=α(1+g)…(10) bc+ad+e+g(ac+aτ+cτ)=β(1+g) …
(11) ae+gacτ=γ(1+g) …(12) 上記(9)式および(12)式より e=cτ …(13) としてeを消去する。上記(8)式+(11)式は 2bc+g(ac+aτ+cτ)=β(2+g) …(14) となり、上記(8)式+(13)式は bc−ad−cτ=β …(15) となる。また、dを消去する。上記(7)式+(10)式
は 2(b+c)+g(a+c+τ)=αg …(16) となり、上記(15)式−a×(7)式は bc−a(b+c)−cτ=β+aα …(17) となる。また、bを消去する。上記(14)式−2×(1
7)式は g(ac+aτ+cτ)+2a(b+c)+2cτ =βg−2aα (18) となり、上記(16)式と(18)式から (g+2)(cτ+aα)=g(β+a2) …(19) 上記(16)式と(14)式から (g+2)(β+c2)=g(aτ+cα) …(20) 上記(19)式と(20)式から (cτ+aα)(aτ+cα)=(β+a2)(β+c2
…(21) 上記(12)式から acτ=γ …(22) 上記(21)式と(22)式から (γ+a2α)(γ+c2α)=ac(β+a2)(β+c2)…
(23) この式は未知数としてa,cの2つを含み、aは次のよう
にして求める。上記(19)式に(22)式のτを代入して
gを求めると となる。この(24)式の分母=0の根は例えば3つの正
の実根を持つ。このような場合には、上記(24)式は第
2図のグラフのようになる。aの値として、a1とa2の間
にあるgが最小となる点pの値を求める。上記(24)式
をaで微分して分子を0とおくと、 αa4−(αβ−3γ)a2+βγ=0 …(25) P点のaの値は また、上記(20)式からgをcの関数として求めると、 この(27)式をcで微分して分子を0とおくと、 αc4−(αβ+3γ)c2+βγ=0 …(28) 上記(27)式が正で極小になるcの値は 上記(26)式を(24)式に代入したときのgの値をga
とし、上記(29)式を(27)式に代入したときのgの値
をgcする。いま、gc>gaのときは、第2図に示すよう
に、a1とa2の間に2つのaの値が存在し、そのとき上記
(16)式から求めたbの値も正になり、実現回路が2つ
できる。このようにして求めたa,b,c,d,e,g,τの値から
インピーダンス回路1,2,3を構成する各素子の値が定め
られる。
Molecular = (1 + bs) (1 + cs) - (1 + as) (ds + es 2) = 1 + (b + c-d) s + (bc-ad-e) s 2 -aes 3 ...
(5) the denominator = (1 + bs) (1 + cs) - (1 + as) (ds + es 2) + (1 + as) (1 + cs) g (1 + τs) = 1 + (b + c + d) s + (bc + ad + e) s 2 + aes 3 + g {1+ (a + c + τ) s + (Ac + aτ + cτ) s 2 +
ac τs 3 } (6) From the expressions (3), (5) and (6), b + c−d = −α (7) bc−ad−e = β (8) ae = γ (9) ) B + c + d + g (a + c + τ) = α (1 + g) (10) bc + ad + e + g (ac + aτ + cτ) = β (1 + g)
(11) ae + gacτ = γ (1 + g) (12) From the above equations (9) and (12), e = cτ (13) and erase e. Equation (8) + (11) is 2bc + g (ac + aτ + cτ) = β (2 + g) (14), and Equation (8) + (13) is bc-ad-cτ = β (15). . Also, d is erased. Equation (7) + (10) is 2 (b + c) + g (a + c + τ) = αg (16), and Equation (15) -a × (7) is bc-a (b + c) -cτ = β + aα. … (17) Also, b is erased. Formula (14) above-2 x (1
7) is g (ac + aτ + cτ) + 2a (b + c) + 2cτ = βg-2aα (18) , and the above (16) and (18) from equation (g + 2) (cτ + aα) = g (β + a 2) ... (19) above From equations (16) and (14), (g + 2) (β + c 2 ) = g (aτ + cα) (20) From equations (19) and (20) above, (cτ + aα) (aτ + cα) = (β + a 2 ) (β + c) 2 )
(21) From equation (12), acτ = γ (22) From equations (21) and (22), (γ + a 2 α) (γ + c 2 α) = ac (β + a 2 ) (β + c 2 ) ...
(23) This equation includes two unknowns, a and c, and a is obtained as follows. Substituting τ in equation (22) into equation (19) above, we obtain g Becomes The root of the denominator = 0 in the equation (24) has, for example, three positive real roots. In such a case, the equation (24) becomes as shown in the graph of FIG. As the value of a, the value of the point p between a 1 and a 2 where g is the smallest is found. If the numerator is set to 0 by differentiating the above equation (24) by a, αa 4 − (αβ-3γ) a 2 + βγ = 0 (25) The value of a at the P point is Further, when g is calculated from the above equation (20) as a function of c, When this formula (27) is differentiated by c and the numerator is set to 0, αc 4 − (αβ + 3γ) c 2 + βγ = 0 (28) The value of c at which the above formula (27) is positive and has a minimum value is The value of g when the above equation (26) is substituted into equation (24) is g a
Then, the value of g when the above equation (29) is substituted into the equation (27) is g c . Now, when g c > g a , there are two values of a between a 1 and a 2 as shown in FIG. 2 , and at that time, the value of b obtained from the above equation (16) is also It becomes positive and there are two realization circuits. From the values of a, b, c, d, e, g and τ obtained in this way, the values of each element forming the impedance circuits 1, 2 and 3 are determined.

ここで、上記(1)式と(4)式を対照することによ
り、各インピーダンス回路Z1,Z2,Z3はそれぞれ次のよう
に表される。
Here, by comparing the equations (1) and (4), the impedance circuits Z 1 , Z 2 , and Z 3 are respectively expressed as follows.

上記(30)式において、第1項は抵抗R2に対応してお
り、第2項はコンデンサC1と抵抗R1の並列接続に対応し
ている。また、上記(31)式において、第1項はコンデ
ンサC3に対応しており、第2項は抵抗R3とコンデンサC2
の直列接続に対応している。また、上記(32)式はコン
デンサC4と抵抗R4の並列接続に対応している。第1図に
おいて、( )内に示してある数値あるいは記号は、各
素子の値にそれぞれ対応するものである。
In the equation (30), the first term corresponds to the resistor R 2 , and the second term corresponds to the parallel connection of the capacitor C 1 and the resistor R 1 . In the above equation (31), the first term corresponds to the capacitor C 3 , and the second term is the resistor R 3 and the capacitor C 2
It supports serial connection of. The above equation (32) corresponds to the parallel connection of the capacitor C 4 and the resistor R 4 . In FIG. 1, the numerical values or symbols shown in parentheses correspond to the values of each element.

このようにして、各インピーダンス回路1,2,3すなわち
フィルタ回路30の構成が決定されたのである。なお、出
力抵抗R4を単位の値とするためには、抵抗はg倍の値に
し、コンデンサは1/g倍の値にすれば良い。
In this way, the configuration of each impedance circuit 1, 2, 3 or the filter circuit 30 is determined. In order to set the output resistance R 4 to a unit value, the resistance may be set to a value of g times and the capacitor may be set to a value of 1 / g times.

上述したようなフィルタ回路30は、コイルによる相互
インダクタンス構造を有しないことから、製造が容易で
ある。また、1次のフィルタ回路と2次のフィルタ回路
とを縦続的に接続する従来の構成とは基本的に異なるた
め、接続のための素子が不要となり、素子数を少なくす
ることができる。
Since the filter circuit 30 as described above does not have a mutual inductance structure by coils, it is easy to manufacture. Further, since the configuration is different from the conventional configuration in which the primary filter circuit and the secondary filter circuit are connected in series, an element for connection is not required, and the number of elements can be reduced.

ところで、上記フィルタ回路30を対称的に組合わせ
て、例えば第3図に示すような移相回路を構成すること
ができる。すなわち、この移相回路は、上記フィルタ回
路30の構成の他に、抵抗R5,R6,R7,R8と、コンデンサC5,
C6,C7,C8と、出力端子20Bとが追加された構成となって
いる。そして、入力端子10A,10Bに互いに位相の180゜異
なる信号がそれぞれ供給されると、出力端子20A,20Bか
ら互いに位相の90゜異なる信号がそれぞれ出力されるよ
うになっている。
By the way, the filter circuits 30 can be symmetrically combined to form a phase shift circuit as shown in FIG. 3, for example. That is, in addition to the configuration of the filter circuit 30, the phase shift circuit includes resistors R 5 , R 6 , R 7 , R 8 and capacitors C 5 ,
It has a configuration in which C 6 , C 7 , and C 8 and an output terminal 20B are added. When signals having phases different from each other by 180 ° are supplied to the input terminals 10A and 10B, signals having phases different from each other by 90 ° are output from the output terminals 20A and 20B.

ここで、伝達関数を3次として、2つの出力信号の位
相差が90゜になり最大誤差を最小にする極(pole)およ
び零点(zero)の値を求めた。この結果を表1に示す。
Here, with the transfer function as the third order, the values of the pole and the zero that minimize the maximum error when the phase difference between the two output signals becomes 90 ° were obtained. Table 1 shows the results.

これらの極および零点の値から上記定数α,β,γの
値に、更にa,b,c,d,e,g,τの値が算出され、例えば第3
図において( )内に示すように、各素子の値が決定さ
れる。この第3図には、出力抵抗R4,R8をそれぞれ1KΩ
としたときに実現可能な2つの回路のうち最小コンデン
サの大きい方を示してある。この場合の位相および位相
差の周波数特性を第4図に示す。第4図において、Aは
出力端子20Aから出力される信号の位相を示しており、
Bは出力端子20Bから出力される信号の位相を示してお
り、Cはこれらの位相差を示している。上記位相差はチ
ェビシェフ近似になっており、0.5MHz〜18MHzの範囲で9
0゜±0.59゜(等リップル)となっており、90゜の移相
回路としての条件を満たしていることが分かる。
The values of the constants α, β, γ and the values of a, b, c, d, e, g, τ are calculated from the values of these poles and zeros.
As shown in the parentheses in the figure, the value of each element is determined. In Fig. 3, output resistors R 4 and R 8 are 1KΩ each.
Of the two circuits that can be realized, the larger one of the minimum capacitors is shown. The frequency characteristics of the phase and the phase difference in this case are shown in FIG. In FIG. 4, A indicates the phase of the signal output from the output terminal 20A,
B indicates the phase of the signal output from the output terminal 20B, and C indicates the phase difference between them. The above phase difference is Chebyshev approximation, and it is 9 in the range of 0.5MHz to 18MHz.
It is 0 ° ± 0.59 ° (equal ripple), which shows that the condition for a 90 ° phase shift circuit is satisfied.

また、出力端子20Aから出力される信号についての群
遅延時間および減衰量の周波数特性を第5図に示し、出
力端子20Bから出力される信号についての群遅延時間お
よび減衰量の周波数特性を第6図に示す。これらの第5
図および第6図において、Aは群遅延時間を、Bは減衰
量をそれぞれ示している。上記減衰量は、いずれの場合
にも、0.5MHz〜18MHzの範囲で1/100dBの単位程度しか変
動しておらず、一定と見なすことができ、オールパスフ
ィルタとしての条件を満たしていることが分かる。
Further, FIG. 5 shows the frequency characteristics of the group delay time and the attenuation amount for the signal output from the output terminal 20A, and the frequency characteristics of the group delay time and the attenuation amount for the signal output from the output terminal 20B are shown in FIG. Shown in the figure. The fifth of these
In FIG. 6 and FIG. 6, A indicates the group delay time, and B indicates the attenuation amount. It can be seen that the above-mentioned attenuation amount can be regarded as constant and fluctuates only in the unit of 1/100 dB in the range of 0.5 MHz to 18 MHz in any case, and satisfies the condition as an all-pass filter. .

このように、第3図に示した移相回路は、0.5MHz〜18
MHzの範囲で90゜の移相回路として動作可能であり、ビ
デオテープレコーダにおけるモアレ低減用の移相回路に
用いて好適である。また、コイルを用いていないため、
集積回路(IC)化が容易である。
In this way, the phase shift circuit shown in FIG.
It can operate as a 90 ° phase shift circuit in the MHz range, and is suitable for use as a phase shift circuit for reducing moire in a video tape recorder. Also, because no coil is used,
Easy to be integrated circuit (IC).

H.発明の効果 上述した実施例の説明から明らかなように、本発明の
フィルタ回路は、相互インダクタンス構造のない回路構
成としたことから、製造が容易である。また、1次のフ
ィルタ回路と2次のフィルタ回路とを縦続的に接続する
従来の構成とは基本的に異なる回路構成としたことによ
り、接続のための素子が不要となり、素子数を少なくす
ることができる。従って、例えば90゜の移相回路を構成
するオールパスフィルタとして用いて好適である。
H. Effects of the Invention As is apparent from the above description of the embodiments, the filter circuit of the present invention has a circuit configuration without a mutual inductance structure, and is therefore easy to manufacture. Further, since the circuit configuration is basically different from the conventional configuration in which the primary filter circuit and the secondary filter circuit are connected in series, an element for connection becomes unnecessary and the number of elements is reduced. be able to. Therefore, it is suitable for use as an all-pass filter that constitutes a 90 ° phase shift circuit, for example.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係るフィルタ回路の一実施例を示す回
路図、第2図は伝達関数の式におけるaとgの関係を示
すグラフ、第3図は上記実施例のフィルタ回路を対称的
に組合わせて構成した移相回路を示す回路図、第4図は
上記移相回路の各出力信号の各位相およびこれらの位相
差の周波数特性を示す図、第5図は上記移相回路の一方
の出力信号についての群遅延時間および減衰量の周波数
特性を示す図、第6図は上記移相回路の他方の出力信号
についての群遅延時間および減衰量の周波数特性を示す
図である。 第7図はフィルタ回路の従来例を示す回路図、第8図は
フィルタ回路の他の従来例を示す回路図である。 1,2,3……インピーダンス回路 R1,R2,R3,R4……抵抗 C1,C2,C3,C4……コンデンサ 10A,10B……入力端子 20A……出力端子 30……フィルタ回路
FIG. 1 is a circuit diagram showing an embodiment of the filter circuit according to the present invention, FIG. 2 is a graph showing the relationship between a and g in the equation of the transfer function, and FIG. 3 is a symmetrical view of the filter circuit of the above embodiment. FIG. 4 is a circuit diagram showing a phase shift circuit configured in combination with FIG. 4, FIG. 4 is a diagram showing each phase of each output signal of the phase shift circuit and frequency characteristics of these phase differences, and FIG. FIG. 6 is a diagram showing the frequency characteristics of the group delay time and the attenuation amount for one output signal, and FIG. 6 is a diagram showing the frequency characteristics of the group delay time and the attenuation amount for the other output signal of the phase shift circuit. FIG. 7 is a circuit diagram showing a conventional example of a filter circuit, and FIG. 8 is a circuit diagram showing another conventional example of a filter circuit. 1,2,3 ...... Impedance circuit R 1 , R 2 , R 3 , R 4 ...... Resistance C 1 , C 2 , C 3 , C 4 ...... Capacitor 10A, 10B ...... Input terminal 20A ...... Output terminal 30 ...... Filter circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】互いに位相が180゜異なる信号がそれぞれ
供給される一対の入力端子と、 第1のコンデンサ(C1)と第1の抵抗(R1)の並列接続
と、第2の抵抗(R2)とが直列接続されてなる第1のイ
ンピーダンス回路と、 第3の抵抗(R3)と第2のコンデンサ(C2)の直列接続
と、第3のコンデンサ(C3)とが並列接続されてなる第
2のインピーダンス回路と、 第4のコンデンサ(C4)と第4の抵抗(R4)とが並列に
接続されてなる第3のインピーダンス回路と、 出力端子を備えるオールパスフィルタ回路であって、 上記入力端子の一方は上記第1のインピーダンス回路を
介して上記出力端子に接続され、 上記入力端子の他方は上記第2のインピーダンス回路を
介して上記出力端子に接続され、 上記出力端子は第3のインピーダンス回路を介して接地
されており、 上記オールパスフィルタの伝達関数をZ(s)とした場
合に、 K,α,β,γはフィルタ係数であり、 上記フィルタ係数と上記それぞれのインピーダンス回路
を構成するコンデンサ及び抵抗との関係が以下の関係に
あることを特徴とするオールパスフィルタ回路。 K=R4/(1+R4) α=C1・R1+C2・R3−C2−C3 β=C1・C2・R1・R3−C1・C2・R1・R2 −C1・C3・R1・R2−C2・C3・R3 γ=C1・C2・C3R1・R2・R3
1. A pair of input terminals to which signals whose phases are different from each other by 180 ° are respectively supplied, a parallel connection of a first capacitor (C 1 ) and a first resistor (R 1 ), and a second resistor ( R 2) and the first impedance circuit which are connected in series is a series connection of a third resistor and (R 3) a second capacitor (C 2), the third capacitor (C 3) and parallel An all-pass filter circuit including a second impedance circuit connected to the third impedance circuit, a third impedance circuit including a fourth capacitor (C 4 ) and a fourth resistor (R 4 ) connected in parallel, and an output terminal. Wherein one of the input terminals is connected to the output terminal via the first impedance circuit, and the other of the input terminals is connected to the output terminal via the second impedance circuit, The terminal is the third impedance Is grounded through a road, the transfer function of the all-pass filter when the Z (s), K, α, β, γ are filter coefficients, and an all-pass filter circuit characterized in that the relationship between the filter coefficient and the capacitors and resistors forming the impedance circuits is as follows. K = R 4 / (1 + R 4 ) α = C 1 · R 1 + C 2 · R 3 −C 2 − C 3 β = C 1 · C 2 · R 1 · R 3 − C 1 · C 2 · R 1 · R 2 -C 1 · C 3 · R 1 · R 2 -C 2 · C 3 · R 3 γ = C 1 · C 2 · C 3 R 1 · R 2 · R 3
JP62047690A 1987-03-04 1987-03-04 All-pass filter circuit Expired - Fee Related JP2540843B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62047690A JP2540843B2 (en) 1987-03-04 1987-03-04 All-pass filter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62047690A JP2540843B2 (en) 1987-03-04 1987-03-04 All-pass filter circuit

Publications (2)

Publication Number Publication Date
JPS63215206A JPS63215206A (en) 1988-09-07
JP2540843B2 true JP2540843B2 (en) 1996-10-09

Family

ID=12782283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62047690A Expired - Fee Related JP2540843B2 (en) 1987-03-04 1987-03-04 All-pass filter circuit

Country Status (1)

Country Link
JP (1) JP2540843B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274161A (en) 2003-03-05 2004-09-30 Tdk Corp Noise suppression circuit

Also Published As

Publication number Publication date
JPS63215206A (en) 1988-09-07

Similar Documents

Publication Publication Date Title
US5006810A (en) Second order active filters
JP2964149B2 (en) Filter circuit
Papazoglou et al. Noninteracting electronically tunable CCII-based current-mode biquadratic filters
JP3038236B2 (en) Balanced filter circuit
JPS6244443B2 (en)
JP2540843B2 (en) All-pass filter circuit
JPH04245807A (en) Filter device
US5182522A (en) Polar leapfrog filter
JPH0322727B2 (en)
KR100298090B1 (en) Frequency dependent resistor
CA1149478A (en) Bandstop filters
JPS6362133B2 (en)
JPS63214015A (en) Filter circuit
JPS63214014A (en) Filter circuit
JP2520056B2 (en) Polarized Leapfrog Filter
JPS639683B2 (en)
JPH0766657A (en) Delay equivalent circuit
JP2539301B2 (en) Polarized Leapfrog Filter
Koksal et al. Second order band-pass filter design using single CC-CDBA
JPH0450654Y2 (en)
JPS6411167B2 (en)
Muto et al. A realization of real filters using complex resonators
JPS643226Y2 (en)
JPH0744425B2 (en) Digital filtering circuit
RU2033688C1 (en) Active piezoelectric band filter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees