JP2024013103A - Core substrate, manufacturing method thereof, and multilayer wiring substrate - Google Patents

Core substrate, manufacturing method thereof, and multilayer wiring substrate Download PDF

Info

Publication number
JP2024013103A
JP2024013103A JP2022115047A JP2022115047A JP2024013103A JP 2024013103 A JP2024013103 A JP 2024013103A JP 2022115047 A JP2022115047 A JP 2022115047A JP 2022115047 A JP2022115047 A JP 2022115047A JP 2024013103 A JP2024013103 A JP 2024013103A
Authority
JP
Japan
Prior art keywords
prepreg
core substrate
prepregs
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022115047A
Other languages
Japanese (ja)
Inventor
貴典 辻井
Takanori Tsujii
雅弘 河野
Masahiro Kono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022115047A priority Critical patent/JP2024013103A/en
Publication of JP2024013103A publication Critical patent/JP2024013103A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a core substrate capable of suppressing deformation due to shrinkage of prepreg.
SOLUTION: In a core substrate 10, a multilayer wiring board includes a prepreg layer 11K in which first prepregs 11A and second prepregs 11B are alternately laminated and which does not include a conductive layer 17, and a conductive layer 17 laminated on the front and back sides of the prepreg layer 11K, and a warp thread 14 of the first prepreg 11A and the warp thread 14 of the second prepreg 11B are orthogonal to each other, and a plurality of buildup layers are laminated on the front and back sides of the core substrate.
SELECTED DRAWING: Figure 1
COPYRIGHT: (C)2024,JPO&INPIT

Description

本開示は、コア基板、その製造方法、多層配線基板に関する。 The present disclosure relates to a core board, a method for manufacturing the same, and a multilayer wiring board.

従来のコア基板として、プリプレグで形成されるものが知られている(例えば、特許文献1)。 As a conventional core substrate, one formed of prepreg is known (for example, Patent Document 1).

特開2015-88752(段落[0042]~[0044]、図1)JP 2015-88752 (paragraphs [0042] to [0044], Figure 1)

上述した従来のコア基板は、プリプレグの収縮により変形するという問題があり、その変形を抑制する技術の開発が求められている。 The above-mentioned conventional core substrate has the problem of being deformed due to shrinkage of the prepreg, and there is a need for the development of a technology to suppress this deformation.

上記課題を解決するためになされた請求項1の発明は、第1のプリプレグと第2のプリプレグとが交互に積層されかつ、導電層を含まないプリプレグ層と、前記プリプレグ層の表裏に積層される導電層とを有するコア基板であって、前記第1のプリプレグの経糸と前記第2のプリプレグの経糸とが直交している。 The invention of claim 1, which has been made to solve the above problem, is characterized in that first prepregs and second prepregs are alternately laminated, and a prepreg layer that does not include a conductive layer is laminated on the front and back sides of the prepreg layer. The core substrate has a conductive layer in which the warp of the first prepreg and the warp of the second prepreg are perpendicular to each other.

本開示の一実施形態に係るコア基板の斜視図A perspective view of a core substrate according to an embodiment of the present disclosure プリプレグ層の分解斜視図Exploded perspective view of prepreg layer コア基板の製造工程の概要図Schematic diagram of the core board manufacturing process 多層配線基板の側断面図Side sectional view of multilayer wiring board

以下、図1から図4を参照して、本開示の一実施形態に係るコア基板10について説明する。図1には、未使用のコア基板10の断面が示されている。同図に示すように、このコア基板10は、絶縁層であるプリプレグ層11Kと、その両側に積層される導電層17とを有する。 Hereinafter, a core substrate 10 according to an embodiment of the present disclosure will be described with reference to FIGS. 1 to 4. FIG. 1 shows a cross section of an unused core substrate 10. As shown in FIG. As shown in the figure, this core substrate 10 has a prepreg layer 11K, which is an insulating layer, and conductive layers 17 laminated on both sides of the prepreg layer 11K.

図2に示すように、プリプレグ層11Kは、複数の第1のプリプレグ11Aと複数の第2のプリプレグ11Bとが1枚ずつ交互に積層された構造を有する。これら第1及び第2のプリプレグ11A,11Bは、ガラスクロス12に熱硬化性樹脂13(例えば、エポキシ樹脂、ポリイミド樹脂)が含浸したものである。 As shown in FIG. 2, the prepreg layer 11K has a structure in which a plurality of first prepregs 11A and a plurality of second prepregs 11B are alternately stacked one by one. These first and second prepregs 11A and 11B are made by impregnating glass cloth 12 with thermosetting resin 13 (eg, epoxy resin, polyimide resin).

第1及び第2のプリプレグ11A,11Bは、ガラスクロス12に含まれる経糸14が延びる方向(以下、「経糸方向H1」という)が互いに相違しかつ緯糸15が延びる方向(以下、「緯糸方向H2」という)も互いに相違している点以外は、構造が共通している。具体的には、第1のプリプレグ11Aの経糸方向H1と第2のプリプレグ11Bの経糸方向H1とは互いに直交しかつ、第1のプリプレグ11Aの緯糸方向H2と、第2のプリプレグ11Bの緯糸方向H2も互いに直交している。なお、上記「直交」とは、厳密に90°を意味するものではなく、概ね直交しているものも含まれる。 The first and second prepregs 11A and 11B have different directions in which the warp 14 included in the glass cloth 12 extends (hereinafter referred to as "warp direction H1") and a direction in which the weft 15 extends (hereinafter referred to as "weft direction H2"). '') also have the same structure, except that they are different from each other. Specifically, the warp direction H1 of the first prepreg 11A and the warp direction H1 of the second prepreg 11B are orthogonal to each other, and the weft direction H2 of the first prepreg 11A and the weft direction of the second prepreg 11B are perpendicular to each other. H2 are also orthogonal to each other. Note that the above-mentioned "orthogonal" does not strictly mean 90 degrees, but also includes substantially orthogonal angles.

上述の経糸14及び緯糸15は、図1に示すように、複数のガラス製のモノフィラメント16を束ねて平たくしたものであり、経糸14及び緯糸15に構造的な相違はない。また、ガラスクロス12は、経糸14及び緯糸15が交互に浮き沈みするように織られる、所謂、平織の織物である。ここで、ガラスクロス12が織られる際には、経糸14はテンションを受けて張られるため、ガラスクロス12には、経糸方向H1に内部応力が残留する。即ち、第1と第2のプリプレグ11A,11Bとは、内部応力が作用する方向が相互に直交し、それら内部応力の大きさは略同一である、という関係になっている。 As shown in FIG. 1, the warp 14 and the weft 15 described above are made by bundling and flattening a plurality of glass monofilaments 16, and there is no structural difference between the warp 14 and the weft 15. Further, the glass cloth 12 is a so-called plain weave fabric in which the warp threads 14 and the weft threads 15 are woven so as to alternately rise and fall. Here, when the glass cloth 12 is woven, the warp threads 14 are stretched under tension, so that internal stress remains in the glass cloth 12 in the warp direction H1. That is, the first and second prepregs 11A and 11B are in a relationship such that the directions in which internal stresses act are orthogonal to each other, and the magnitudes of these internal stresses are approximately the same.

なお、本実施形態では経糸14と緯糸15とは、同じ構造であるが、異なっていてもよく、例えば、経糸14及び緯糸15の幅が相互に異なっていたり、経糸14及び緯糸15のそれぞれに含まれるモノフィラメント16の本数や太さが異なっていてもよい。また、ガラスクロス12は、平織であるが、それに限定されるものではなく、例えば、綾織、朱子織であってもよい。さらには、熱硬化性樹脂13としては、エポキシ樹脂が一般的であるが、それ以外のものであってもよい。 In this embodiment, the warp 14 and the weft 15 have the same structure, but they may be different. For example, the warp 14 and the weft 15 may have different widths, or the warp 14 and the weft 15 may have different widths. The number and thickness of the monofilaments 16 included may be different. Moreover, although the glass cloth 12 is a plain weave, it is not limited thereto, and may be, for example, a twill weave or a satin weave. Furthermore, although epoxy resin is generally used as the thermosetting resin 13, other materials may be used.

プリプレグ層11Kに含まれる第1のプリプレグ11Aの枚数と第2のプリプレグ11Bの枚数は同じであり、それらを合計した総枚数は、例えば、3~20枚になっている。ただし、第1のプリプレグ11Aの枚数と第2のプリプレグ11Bの枚数とは、1枚の差で異なっていてもよい。 The number of first prepregs 11A and the second prepregs 11B included in the prepreg layer 11K are the same, and the total number of prepregs is, for example, 3 to 20. However, the number of first prepregs 11A and the number of second prepregs 11B may differ by one.

また、第1と第2のプリプレグ11A,11Bとしては、モノフィラメント16の直径は、3~10umであり、ガラスクロス12の織り密度は、40~90本/インチであり、第1と第2のプリプレグ11A,11Bの熱膨張率は、0.1~30ppm/℃であり、弾性率は、8~40GPaであることが好ましい。ただし、第1と第2のプリプレグ11A,11B及びプリプレグ層11Kは、これら数値範囲から外れるものであってもよい。 Further, as for the first and second prepregs 11A and 11B, the diameter of the monofilament 16 is 3 to 10 um, the weaving density of the glass cloth 12 is 40 to 90 fibers/inch, and the first and second prepregs are Prepregs 11A and 11B preferably have a thermal expansion coefficient of 0.1 to 30 ppm/°C and a modulus of elasticity of 8 to 40 GPa. However, the first and second prepregs 11A, 11B and the prepreg layer 11K may have values outside these ranges.

コア基板10の構造に関する説明は以上である。このコア基板10は、以下のようにして製造される。 The structure of the core substrate 10 has been described above. This core substrate 10 is manufactured as follows.

(1)図3(A)に示すように、一定の幅のプリプレグ98の巻回されたロール99が用意される。そのプリプレグ98は、例えば、幅方向が緯糸方向H2になっている。 (1) As shown in FIG. 3(A), a roll 99 wound with prepreg 98 having a constant width is prepared. For example, the width direction of the prepreg 98 is the weft direction H2.

(2)ロール99からプリプレグ98が引き出されて、その幅と同じ長さ毎にカットされて、複数の正方形のプリプレグ片90としてケース91に収容される。また、ケース91の側面には、例えば、経糸方向H1又は緯糸方向H2を示す表示が付されている。 (2) The prepreg 98 is pulled out from the roll 99, cut into pieces of the same length as its width, and housed in the case 91 as a plurality of square prepreg pieces 90. Further, on the side surface of the case 91, for example, an indication indicating the warp direction H1 or the weft direction H2 is attached.

(3)複数のプリプレグ片90を収容した2つの前記ケース91が、第1及び第2のケース91として用意され、第1のケース91に対して第2のケース91が90度旋回される。そして、図3(B)に示すように、第1及び第2のケース91が、積層装置92に備えた可動台93の両側に配置される。これより、第1のケース91に収容されているプリプレグ片90が第1のプリプレグ11Aとして、また、第1のケース91に収容されているプリプレグ片90が第2のプリプレグ11Bとして、それぞれ積層装置92に供給される。 (3) Two cases 91 containing a plurality of prepreg pieces 90 are prepared as a first case 91 and a second case 91, and the second case 91 is rotated 90 degrees with respect to the first case 91. Then, as shown in FIG. 3(B), the first and second cases 91 are arranged on both sides of a movable base 93 provided in the stacking device 92. From this, the prepreg piece 90 housed in the first case 91 is used as the first prepreg 11A, and the prepreg piece 90 housed in the first case 91 is used as the second prepreg 11B in the laminating apparatus. 92.

(4)積層装置92の図示しないロボットにより、第1と第2のケース91から第1と第2のプリプレグ11A,11Bが交互に1枚ずつ吸い上げられて可動台93上に離される動作が繰り返され、第1と第2のプリプレグ11A,11Bが可動台93の上に交互に重ねられる。 (4) The unillustrated robot of the laminating device 92 repeats an operation in which the first and second prepregs 11A and 11B are alternately sucked up one by one from the first and second cases 91 and released onto the movable table 93. The first and second prepregs 11A and 11B are stacked alternately on the movable table 93.

(5)予め決められた枚数の第1及び第2のプリプレグ11A,11Bが可動台93上に重ねられたら、可動台93が図示しない加熱プレス機に移動されて、可動台93上の複数の第1及び第2のプリプレグ11A,11Bが加熱プレスされる。これによりプリプレグ層11Kが形成される。 (5) Once a predetermined number of first and second prepregs 11A and 11B are stacked on the movable base 93, the movable base 93 is moved to a hot press machine (not shown), and the plurality of prepregs on the movable base 93 are The first and second prepregs 11A and 11B are heated and pressed. As a result, a prepreg layer 11K is formed.

(6)プリプレグ層11Kの表裏の両面に銅箔が積層されて加熱プレスされる。これにより、導電層17が形成される。 (6) Copper foil is laminated on both the front and back sides of the prepreg layer 11K and hot pressed. As a result, a conductive layer 17 is formed.

(7)プリプレグ層11Kと導電層17との積層板がトリミング処理され、所定の大きさにカットされてコア基板10になる。 (7) The laminate of the prepreg layer 11K and the conductive layer 17 is trimmed and cut into a predetermined size to form the core substrate 10.

なお、上述の製造方法では、第1と第2のプリプレグ11A,11Bが同じロール99のプリプレグ98から切り出されるが、異なるロール99のプリプレグ98から切り出されてもよい。また、上述の製造方法では、経糸方向H1が異なるプリプレグ片90を収容したケース91が2つ用意されていたが、経糸方向H1が同じプリプレグ片90を収容した1つのケース91を用意し、それらを1枚ずつ積層する際にロボットがプリプレグ片90の向きを交互に90度変更して第1及び第2のプリプレグ11A,11Bとしてもよい。また、導電層17は、プリプレグ層11Kに銅箔を積層して形成されるが、箔でなくてもよく、例えば、プリプレグ層11Kの両面が無電解メッキで覆われ、その上に電解メッキが積層されて導電層17が形成されてもよい。また、導電層17の金属は、導体であれば、銅でなくてもよい。 Note that in the above manufacturing method, the first and second prepregs 11A and 11B are cut out from the prepreg 98 on the same roll 99, but they may be cut out from the prepreg 98 on different rolls 99. In addition, in the above-described manufacturing method, two cases 91 containing prepreg pieces 90 having different warp directions H1 were prepared, but one case 91 containing prepreg pieces 90 having the same warp direction H1 was prepared, and these cases 91 were prepared. When stacking the prepreg pieces 90 one by one, the robot may alternately change the orientation of the prepreg pieces 90 by 90 degrees to form the first and second prepregs 11A and 11B. Further, the conductive layer 17 is formed by laminating copper foil on the prepreg layer 11K, but it does not need to be a foil. For example, both sides of the prepreg layer 11K are covered with electroless plating, and electrolytic plating is applied thereon. The conductive layer 17 may be formed by stacking. Moreover, the metal of the conductive layer 17 does not need to be copper as long as it is a conductor.

上述した本実施形態のコア基板10では、絶縁層であるプリプレグ層11Kが、複数の第1及び第2のプリプレグ11A,11Bを含んでいるので高い強度を実現することができる。しかも、第1と第2のプリプレグが交互に積層されて、それらの経糸方向H1が直交しているので、プリプレグ層11K全体に含まれる内部応力のバランスが良好になり、コア基板10の変形が抑えられる。このように、本実施形態のコア基板10は、高強度でありかつ内部応力による変形が抑えられるので、後述するようにコア基板10を含む多層配線基板20の形状が安定する共に、その多層配線基板20の製造を容易に行うことができる。 In the core substrate 10 of this embodiment described above, the prepreg layer 11K, which is an insulating layer, includes the plurality of first and second prepregs 11A and 11B, so that high strength can be achieved. Moreover, since the first and second prepregs are alternately laminated and their warp directions H1 are orthogonal, the internal stress contained in the entire prepreg layer 11K is well balanced, and the deformation of the core substrate 10 is prevented. It can be suppressed. In this way, the core board 10 of the present embodiment has high strength and is suppressed from deformation due to internal stress, so that the shape of the multilayer wiring board 20 including the core board 10 is stabilized as described later, and the multilayer wiring The substrate 20 can be manufactured easily.

図4には、コア基板10を含む多層配線基板20の一例が示されている。この多層配線基板20はコア基板10の表裏の両面にビルドアップ層20F,20Bを有する。各ビルドアップ層20F,20Bは、交互に積層されている樹脂層22と導電層23とを有する。各導電層23には、電気回路がプリントされ、樹脂層22を挟んで隣り合う導電層23の電気回路同士は、複数のビア25によって接続されている。 FIG. 4 shows an example of a multilayer wiring board 20 including the core board 10. This multilayer wiring board 20 has buildup layers 20F and 20B on both the front and back sides of the core board 10. Each buildup layer 20F, 20B includes a resin layer 22 and a conductive layer 23 that are alternately stacked. An electric circuit is printed on each conductive layer 23, and the electric circuits of adjacent conductive layers 23 with the resin layer 22 in between are connected by a plurality of vias 25.

また、コア基板10の両面の導電層17にも電気回路がプリントされ、それらコア基板10の導電層17の電気回路と、ビルドアップ層20F,20Bの導電層23の電気回路同士も複数のビア25によって接続されている。さらには、コア基板10には、複数のスルーホール26が形成されて、それらスルーホール26によってコア基板10の導電層17の電気回路同士が接続されている。また、ビルドアップ層20F,20Bの最外面はソルダーレジスト層27で覆われ、ビルドアップ層20F,20Bの導電層23の電気回路に含まれるパッド23Pがソルダーレジスト層27の開口部内で露出している。 Further, electric circuits are printed on the conductive layers 17 on both sides of the core substrate 10, and the electric circuits on the conductive layers 17 of the core substrate 10 and the electric circuits on the conductive layers 23 of the buildup layers 20F and 20B are also connected to each other through a plurality of vias. 25. Furthermore, a plurality of through holes 26 are formed in the core substrate 10, and the electrical circuits in the conductive layer 17 of the core substrate 10 are connected to each other by the through holes 26. Further, the outermost surfaces of the buildup layers 20F and 20B are covered with a solder resist layer 27, and pads 23P included in the electrical circuit of the conductive layer 23 of the buildup layers 20F and 20B are exposed within the openings of the solder resist layer 27. There is.

ビルドアップ層20F,20Bに含まれる樹脂層22は、例えば、ABFであり、電気回路を含む導電層23は、セミアディティブ法またはサブトラクティブ法によりメッキで形成される。また、ビア25は、レーザー照射で形成され、スルーホール26は、ドリルにて形成される。そして、ビルドアップ層20F,20Bが形成されるとき、及び、コア基板10にスルーホール26が形成されるとき、コア基板10は、力や熱の負荷を受ける。これら負荷に対し、本実施形態のコア基板10は、上述したように高強度でかつ内部応力による変形が抑えられているので、ビルドアップ層20F,20Bの樹脂層22及び導電層23の積層を容易に行うことができると共に、完成した多層配線基板20の経時的な変形も抑えられる。 The resin layer 22 included in the buildup layers 20F and 20B is, for example, ABF, and the conductive layer 23 including the electric circuit is formed by plating using a semi-additive method or a subtractive method. Further, the via 25 is formed by laser irradiation, and the through hole 26 is formed by a drill. Then, when the buildup layers 20F and 20B are formed and when the through holes 26 are formed in the core substrate 10, the core substrate 10 is subjected to a load of force and heat. In response to these loads, the core substrate 10 of this embodiment has high strength and is suppressed from deformation due to internal stress as described above, so the stacking of the resin layer 22 and conductive layer 23 of the buildup layers 20F and 20B is This can be easily carried out, and deformation of the completed multilayer wiring board 20 over time can be suppressed.

なお、本明細書及び図面には、特許請求の範囲に含まれる技術の具体例が開示されているが、特許請求の範囲に記載の技術は、これら具体例に限定されるものではなく、具体例を様々に変形、変更したものも含み、また、具体例から一部を単独で取り出したものも含む。 Note that although specific examples of technologies included in the scope of the claims are disclosed in this specification and drawings, the technologies described in the claims are not limited to these specific examples. This includes various modifications and changes to the example, as well as cases in which a part of the specific example is taken out alone.

10 コア基板
11A 第1のプリプレグ
11B 第2のプリプレグ
11K プリプレグ層
14 経糸
15 緯糸
16 モノフィラメント
17 導電層
20 多層配線基板
20F,20B ビルドアップ層
10 Core board 11A First prepreg 11B Second prepreg 11K Prepreg layer 14 Warp 15 Weft 16 Monofilament 17 Conductive layer 20 Multilayer wiring board 20F, 20B Buildup layer

Claims (10)

第1のプリプレグと第2のプリプレグとが交互に積層されかつ、導電層を含まないプリプレグ層と、
前記プリプレグ層の表裏に積層される導電層とを有するコア基板であって、
前記第1のプリプレグの経糸と前記第2のプリプレグの経糸とが直交している。
A prepreg layer in which a first prepreg and a second prepreg are alternately laminated and does not include a conductive layer;
A core substrate having a conductive layer laminated on the front and back sides of the prepreg layer,
The warp threads of the first prepreg and the warp threads of the second prepreg are perpendicular to each other.
請求項1に記載のコア基板であって、前記プリプレグ層の熱膨張率は、0.1~30ppm/℃である。 The core substrate according to claim 1, wherein the prepreg layer has a coefficient of thermal expansion of 0.1 to 30 ppm/°C. 請求項1に記載のコア基板であって、前記プリプレグ層の弾性率は、8~40GPaである。 The core substrate according to claim 1, wherein the prepreg layer has an elastic modulus of 8 to 40 GPa. 請求項1に記載のコア基板であって、前記第1及び第2のプリプレグのモノフィラメントの直径は、3~10umである。 The core substrate according to claim 1, wherein the monofilaments of the first and second prepregs have a diameter of 3 to 10 um. 請求項1又は4に記載のコア基板の表裏に複数のビルドアップ層が積層されている多層配線基板。 A multilayer wiring board comprising a plurality of buildup layers laminated on the front and back sides of the core board according to claim 1 or 4. 第1のプリプレグと第2のプリプレグとが交互に積層されかつ、導電層を含まないプリプレグ層と、
前記プリプレグ層の表裏に積層される導電層とを有するコア基板の製造方法であって、
前記第1のプリプレグの経糸と、前記第2のプリプレグの経糸とが直交するように積層されて前記プリプレグ層が形成される工程と、
前記プリプレグ層の表裏に導電層が積層される工程とを含む。
A prepreg layer in which a first prepreg and a second prepreg are alternately laminated and does not include a conductive layer;
A method for manufacturing a core substrate having conductive layers laminated on the front and back sides of the prepreg layer,
a step of forming the prepreg layer by laminating the warp of the first prepreg and the warp of the second prepreg to be perpendicular to each other;
A conductive layer is laminated on the front and back sides of the prepreg layer.
請求項6に記載のコア基板の製造方法であって、前記第1及び第2のプリプレグの熱膨張率は、0.1~30ppm/℃である。 7. The method for manufacturing a core substrate according to claim 6, wherein the first and second prepregs have a coefficient of thermal expansion of 0.1 to 30 ppm/°C. 請求項6に記載のコア基板の製造方法であって、前記第1及び第2のプリプレグの弾性率は、8~40GPaである。 7. The method for manufacturing a core substrate according to claim 6, wherein the first and second prepregs have an elastic modulus of 8 to 40 GPa. 請求項6に記載のコア基板の製造方法であって、前記第1と第2のプリプレグのモノフィラメントの直径は、3~10umである。 7. The method for manufacturing a core substrate according to claim 6, wherein the monofilaments of the first and second prepregs have a diameter of 3 to 10 um. 請求項6に記載のコア基板の製造方法であって、
前記第1と第2のプリプレグの熱膨張率は、0.1~30ppm/℃であり、
前記第1と第2のプリプレグの弾性率は、8~40GPaであり、
前記第1及び第2のプリプレグのモノフィラメントの直径は、3~10umである。
A method for manufacturing a core substrate according to claim 6, comprising:
The first and second prepregs have a coefficient of thermal expansion of 0.1 to 30 ppm/°C,
The elastic modulus of the first and second prepregs is 8 to 40 GPa,
The monofilaments of the first and second prepregs have a diameter of 3 to 10 um.
JP2022115047A 2022-07-19 2022-07-19 Core substrate, manufacturing method thereof, and multilayer wiring substrate Pending JP2024013103A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022115047A JP2024013103A (en) 2022-07-19 2022-07-19 Core substrate, manufacturing method thereof, and multilayer wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022115047A JP2024013103A (en) 2022-07-19 2022-07-19 Core substrate, manufacturing method thereof, and multilayer wiring substrate

Publications (1)

Publication Number Publication Date
JP2024013103A true JP2024013103A (en) 2024-01-31

Family

ID=89714190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022115047A Pending JP2024013103A (en) 2022-07-19 2022-07-19 Core substrate, manufacturing method thereof, and multilayer wiring substrate

Country Status (1)

Country Link
JP (1) JP2024013103A (en)

Similar Documents

Publication Publication Date Title
US8217271B2 (en) Multilayered wiring board
JP4536010B2 (en) Double woven glass cloth, and prepreg and printed wiring board substrate using the glass cloth
JP5027335B2 (en) Glass cloth for printed wiring boards
JP3324916B2 (en) Glass cloth, prepreg, laminated board and multilayer printed wiring board
US20040040738A1 (en) Multilayer wiring board
US7572500B2 (en) Method of manufacturing circuit-forming board and material of circuit-forming board
CN109792846B (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
WO2004064467A1 (en) Multilayer wiring board, method for producing the same, and method for producing fiber reinforced resin board
JP4869007B2 (en) Printed wiring board
JP4924871B2 (en) Composite board and wiring board
KR101056898B1 (en) Multilayer printed circuit board and its manufacturing method
US20130217287A1 (en) Composite material using unidirectional carbon fiber prepreg fabric and copper clad laminate using the same
JP4954246B2 (en) Copper-clad laminate and manufacturing method thereof
JP3879512B2 (en) Glass fiber woven fabric, prepreg, and printed wiring board
JP2024013103A (en) Core substrate, manufacturing method thereof, and multilayer wiring substrate
JP4467449B2 (en) Substrate reinforcing fiber fabric, prepreg using the reinforcing fiber fabric, and printed wiring board substrate
JPH08148780A (en) Multilayer board for fluororesin multilayer printed interconnection boards and multilayer circuit board
JP4908240B2 (en) Organic fiber woven fabric for laminate reinforcement
JP3323116B2 (en) Glass cloth
JP4540186B2 (en) Glass cloth and printed wiring board
JP2005217029A (en) Wiring board
JP2004284192A (en) Insulating sheet with metal foil and its manufacturing method
JP2005132857A (en) Prepreg
JP3272437B2 (en) Glass fiber woven fabric and method for producing the same
JP2002151617A (en) Glass cloth and printed wiring board