JP2020036307A - Overvoltage suppression circuit and DC cutoff device - Google Patents
Overvoltage suppression circuit and DC cutoff device Download PDFInfo
- Publication number
- JP2020036307A JP2020036307A JP2019110081A JP2019110081A JP2020036307A JP 2020036307 A JP2020036307 A JP 2020036307A JP 2019110081 A JP2019110081 A JP 2019110081A JP 2019110081 A JP2019110081 A JP 2019110081A JP 2020036307 A JP2020036307 A JP 2020036307A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- auxiliary switch
- circuit
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、過電圧抑制回路及びこの過電圧抑制回路を用いた直流遮断装置に関するものである。 The present invention relates to an overvoltage suppression circuit and a DC cutoff device using the overvoltage suppression circuit.
従来の過電圧抑制回路としては、特許文献１に示すように、電源と負荷とを接続する主回路に設けられたスイッチを過電圧から保護するものがある。具体的にこの過電圧抑制回路は、スイッチに並列接続されたサージアブソーバたるバリスタを備えており、スイッチをオフすることにより生じる過電圧をバリスタが吸収するように構成されている。 As a conventional overvoltage suppression circuit, there is one that protects a switch provided in a main circuit that connects a power supply and a load from overvoltage, as disclosed in Patent Document 1. Specifically, this overvoltage suppression circuit includes a varistor as a surge absorber connected in parallel to the switch, and is configured so that the varistor absorbs an overvoltage generated by turning off the switch.
ところで、一般にバリスタ等の非線形素子の特性として、長時間連続的に印加（使用）できる最大の電圧である最大許容回路電圧Ｖ１と、サージ電圧を吸収して、ある程度低い電圧までサージ電圧を下げることができる最大の電圧である最大制限電圧Ｖ２との間に、Ｖ１×２＜Ｖ２といった関係があることが知られている。 By the way, generally, as characteristics of a non-linear element such as a varistor, the maximum allowable circuit voltage V1, which is the maximum voltage that can be continuously applied (used) for a long time, and the surge voltage is absorbed and the surge voltage is reduced to a somewhat lower voltage. It is known that there is a relation of V1 × 2 <V2 between the maximum voltage V2, which is the maximum voltage that can be generated.
このことから、例えば、主回路の回路電圧が７００Ｖであったとすると、この主回路に設けられたスイッチを過電圧から保護しようとする場合、バリスタとしては、まず最大許容回路電圧Ｖ１が７００Ｖより高いものを選定する必要がある。これにより、バリスタの最大制限電圧Ｖ２は１４００Ｖよりも高くなるので、スイッチとしては定格電圧が最大制限電圧Ｖ２よりも高い、例えば定格電圧が１７００Ｖ程度のものを選定する必要がある。その結果、スイッチの定格電圧は、主回路の回路電圧７００Ｖよりも過大となり、スイッチが過剰仕様となる。 For this reason, for example, if the circuit voltage of the main circuit is 700 V, when a switch provided in the main circuit is to be protected from overvoltage, the varistor must first have a maximum allowable circuit voltage V1 higher than 700 V. Must be selected. As a result, the maximum limiting voltage V2 of the varistor becomes higher than 1400 V. Therefore, it is necessary to select a switch having a rated voltage higher than the maximum limiting voltage V2, for example, a rated voltage of about 1700 V. As a result, the rated voltage of the switch becomes higher than the circuit voltage 700 V of the main circuit, and the switch is overspecified.
一方、スイッチとして定格電圧が低いものを用いると、バリスタとして最大制限電圧Ｖ２が低いものを選定することとなり、バリスタの最大許容回路電圧Ｖ１が低くなる。その結果、バリスタの最大許容回路電圧Ｖ１が主回路の回路電圧を下回る場合には、バリスタが過熱等により破壊されてしまう。 On the other hand, if a switch having a low rated voltage is used, a varistor having a low maximum limit voltage V2 is selected, and the maximum allowable circuit voltage V1 of the varistor is reduced. As a result, when the maximum allowable circuit voltage V1 of the varistor is lower than the circuit voltage of the main circuit, the varistor is destroyed by overheating or the like.
このように、スイッチの定格電圧を下げようとすることと、回路電圧に対するバリスタの使用を担保しようとすることとは相反する関係にある。従って、スイッチやバリスタの選定範囲は制約されてしまい、スイッチの過剰仕様などによるコストの増大を招来する恐れがある。 As described above, the attempt to lower the rated voltage of the switch and the attempt to ensure the use of the varistor for the circuit voltage are in a contradictory relationship. Therefore, the selection range of the switch and the varistor is restricted, and there is a possibility that an increase in cost due to an over-specification of the switch or the like may be caused.
そこで本発明は、上記問題点を解決すべくなされたものであり、バリスタ等の非線形素子やスイッチの選定範囲を拡大することで、スイッチの過剰仕様等を防ぐことをその主たる課題とするものである。 Accordingly, the present invention has been made to solve the above problems, and has as its main object to prevent over-specification of switches by expanding the selection range of non-linear elements such as varistors and switches. is there.
すなわち本発明に係る過電圧抑制回路は、電源と負荷とを接続する主回路の主スイッチに対して並列接続されるものであって、互いに直列接続された非線形素子及び第１補助スイッチと、前記非線形素子及び前記第１補助スイッチに並列接続され、且つ互いに直列接続された第１分圧抵抗器、第２分圧抵抗器及び第２補助スイッチを備える分圧回路部とを備え、前記第１分圧抵抗器と前記第２分圧抵抗器との間の分圧点が、前記第１補助スイッチと前記非線形素子との間の接続点に接続されていることを特徴とする。 That is, the overvoltage suppression circuit according to the present invention is connected in parallel to a main switch of a main circuit that connects a power supply and a load, and includes a nonlinear element and a first auxiliary switch connected in series with each other. A first voltage-dividing resistor, a second voltage-dividing resistor, and a voltage-dividing circuit section including a second auxiliary switch, which are connected in parallel to the element and the first auxiliary switch and are connected in series with each other. A voltage dividing point between the piezoresistor and the second voltage dividing resistor is connected to a connection point between the first auxiliary switch and the non-linear element.
このように構成された過電圧抑制回路では、主スイッチのターンオフ時において、第１補助スイッチがオンであり且つ第２補助スイッチがオフである状態にすることで、主スイッチをターンオフすることにより生じる過電圧は非線形素子によってまず吸収される。そしてその後、第１補助スイッチをオフするとともに第２補助スイッチをオンして過電圧吸収後の待機状態にすることで、非線形素子は分圧抵抗たる第１分圧抵抗器又は第２分圧抵抗器の一方と並列接続されるので、非線形素子には主回路の回路電圧が抵抗分圧されて印加されることになる。この抵抗分圧された電圧は主回路の回路電圧よりも当然小さいため、非線形素子の最大許容回路電圧を当該回路電圧よりも大きくする必要がない。
これにより、非線形素子の選定において、最大許容回路電圧の制約が緩和されるので、非線形素子の選定範囲を拡大することができる。そのため、非線形素子として最大制限電圧が低いものを用いることで、主スイッチとしても定格電圧が低いものを選定することができ、主スイッチの過剰仕様を防ぐことができる。
In the overvoltage suppressing circuit configured as described above, when the main switch is turned off, the first auxiliary switch is turned on and the second auxiliary switch is turned off, so that the overvoltage generated by turning off the main switch is turned off. Is first absorbed by the nonlinear element. Thereafter, the first auxiliary switch is turned off and the second auxiliary switch is turned on to be in a standby state after overvoltage absorption, so that the nonlinear element becomes a first voltage-dividing resistor or a second voltage-dividing resistor as a voltage-dividing resistor. Are connected in parallel with each other, the circuit voltage of the main circuit is divided by a resistance and applied to the nonlinear element. Since the resistance-divided voltage is naturally lower than the circuit voltage of the main circuit, it is not necessary to make the maximum allowable circuit voltage of the nonlinear element higher than the circuit voltage.
Thereby, in selecting the nonlinear element, the restriction on the maximum allowable circuit voltage is relaxed, so that the selection range of the nonlinear element can be expanded. Therefore, by using a non-linear element having a low maximum limiting voltage, a main switch having a low rated voltage can be selected, and an excessive specification of the main switch can be prevented.
具体的な実施態様としては、前記主スイッチのターンオフ時において、前記第１補助スイッチがオンであり、且つ前記第２補助スイッチがオフである第１状態になっており、その後、前記第１補助スイッチがオフであり、且つ前記第２補助スイッチがオンである第２状態になるように構成されている態様が挙げられる。 As a specific embodiment, when the main switch is turned off, the first auxiliary switch is turned on and the second auxiliary switch is turned off in a first state, and thereafter, the first auxiliary switch is turned off. In another embodiment, the switch is off and the second auxiliary switch is on.
ここで、負荷装置と主回路とを接続するべく、主スイッチをターンオンすることを考えると、主スイッチのオン動作により突入過電流が生じる恐れがあり、この突入過電流により負荷装置の故障や機能喪失を招来することが懸念される。
この突入過電流を抑制する方法としては、主スイッチとは別に、突入過電流抑制回路を例えば主スイッチに並列接続することが考えられるが、そうすると直流遮断装置が大型化してしまう。
Here, considering that the main switch is turned on to connect the load device to the main circuit, there is a possibility that an inrush overcurrent may occur due to the ON operation of the main switch. It is feared that it will cause loss.
As a method of suppressing the rush overcurrent, a rush overcurrent suppression circuit may be connected in parallel with the main switch, for example, separately from the main switch. However, this would increase the size of the DC cutoff device.
そこで、装置の大型化を避けつつも、突入過電流を抑制できるようにするためには、前記主スイッチのターンオン時において、前記第１補助スイッチがオフであり、且つ前記第２補助スイッチがオンである第２状態になっており、その後、前記第１補助スイッチがオンであり、且つ前記第２補助スイッチがオフである第１状態になるように構成されていることが好ましい。
このような構成であれば、主スイッチをオンすることで、分圧回路部を介して負荷装置が接続されるので、突入過電流を抑制することができる。これにより、上述した過電圧抑制回路に突入過電流抑制回路としての機能を備えさせることができ、装置の大型化を避けつつも、突入過電流を抑制することができる。
Therefore, in order to suppress the rush overcurrent while avoiding an increase in the size of the device, the first auxiliary switch is turned off and the second auxiliary switch is turned on when the main switch is turned on. Preferably, the first auxiliary switch is turned on and the second auxiliary switch is turned off.
With such a configuration, when the main switch is turned on, the load device is connected via the voltage dividing circuit unit, so that inrush overcurrent can be suppressed. Accordingly, the above-described overvoltage suppression circuit can be provided with a function as an inrush overcurrent suppression circuit, and the inrush overcurrent can be suppressed while avoiding an increase in the size of the device.
しかも、主スイッチのターンオン時において第２状態になっているので、主スイッチのターンオン動作時において非線形素子に主回路の回路電圧が常に印加されないようにすることができる。 In addition, since the main switch is in the second state when the main switch is turned on, it is possible to prevent the circuit voltage of the main circuit from being constantly applied to the nonlinear element during the turn-on operation of the main switch.
ところで、前記過電圧抑制回路を例えば第２状態から第１状態に切り替える等により、オフ状態にある第１補助スイッチをターンオンすると、非線形素子の静電容量に蓄積された静電エネルギが放電され、主スイッチの定格を上回る突入電流が発生する恐れがある。
そこで、前記第１補助スイッチが前記非線形素子の正側に接続されており、前記非線形素子及び第１補助スイッチに直列接続され、且つ前記分圧回路部に並列接続されたものであって、前記接続点よりも前記第１補助スイッチ側に配置され、その順方向が前記非線形素子を向くダイオードを更に備えることが好ましい。
このような構成であれば、第１補助スイッチをオンすることにより生じる放電電流にとってダイオードは逆バイアスとなるため、当該放電電流は、第１分圧抵抗器又は第２分圧抵抗器のうち当該ダイオードに並列接続されている分圧抵抗器に流れて消費される。これにより、第１補助スイッチをオンする際に主スイッチに定格を上回る突入電流が流れ込むことを防ぐことができる。
By the way, when the first auxiliary switch in the off state is turned on, for example, by switching the overvoltage suppression circuit from the second state to the first state, the electrostatic energy accumulated in the capacitance of the nonlinear element is discharged, Inrush current exceeding the rating of the switch may occur.
Therefore, the first auxiliary switch is connected to the positive side of the nonlinear element, is connected in series to the nonlinear element and the first auxiliary switch, and is connected in parallel to the voltage divider circuit section, It is preferable that the semiconductor device further includes a diode disposed closer to the first auxiliary switch than a connection point, the forward direction of which is directed to the nonlinear element.
With such a configuration, the diode is reverse-biased with respect to the discharge current generated by turning on the first auxiliary switch. Therefore, the discharge current is generated by the first voltage-dividing resistor or the second voltage-dividing resistor. The current flows through a voltage-dividing resistor connected in parallel with the diode and is consumed. Thus, it is possible to prevent a rush current exceeding the rating from flowing into the main switch when the first auxiliary switch is turned on.
また本発明に係る直流遮断装置は、電源と負荷とを接続する主回路に設けられた主スイッチと、前記主スイッチに並列接続された過電圧抑制回路であって、互いに直列接続された非線形素子及び第１補助スイッチと、前記非線形素子及び前記第１補助スイッチに並列接続され、且つ互いに直列接続された第１分圧抵抗器、第２分圧抵抗器及び第２補助スイッチを備える分圧回路部とを備え、前記第１分圧抵抗器と前記第２分圧抵抗器との間の分圧点が、前記第１補助スイッチと前記非線形素子との間の接続点に接続されており、前記主スイッチのターンオフ時において、前記第１補助スイッチがオンであり、且つ前記第２補助スイッチがオフである第１状態になっており、その後、前記第１補助スイッチがオフであり、且つ前記第２補助スイッチがオンである第２状態になるように構成されていることを特徴とする。 Further, the DC cutoff device according to the present invention is a main switch provided in a main circuit connecting a power supply and a load, an overvoltage suppression circuit connected in parallel to the main switch, and a nonlinear element connected in series with each other. A first auxiliary switch, and a voltage dividing circuit unit including a first voltage dividing resistor, a second voltage dividing resistor, and a second auxiliary switch connected in parallel to the nonlinear element and the first auxiliary switch and connected in series to each other Wherein a voltage dividing point between the first voltage dividing resistor and the second voltage dividing resistor is connected to a connection point between the first auxiliary switch and the nonlinear element, When the main switch is turned off, the first auxiliary switch is on and the second auxiliary switch is in a first state of being off, and thereafter, the first auxiliary switch is off and the second auxiliary switch is off. 2 auxiliary switches Wherein the switch is configured such that the second state is on.
このように構成した本発明によれば、バリスタ等の非線形素子やスイッチの選定範囲を拡大することで、スイッチの過剰仕様等を防ぐことができる。 According to the present invention configured as described above, by expanding the selection range of the non-linear element such as the varistor and the switch, it is possible to prevent the switch from being over-specified.
以下に、本発明に係る過電圧抑制回路を有する直流遮断装置の一実施形態について、図面を参照して説明する。 Hereinafter, an embodiment of a DC cutoff device having an overvoltage suppression circuit according to the present invention will be described with reference to the drawings.
＜直流遮断装置の構成＞
本実施形態の直流遮断装置１００は、図１に示すように、直流電源等の電源２００と負荷（不図示）とを接続する主回路３００に設けられ、負荷への直流電力の供給及び遮断を切り替えるものである。
<Configuration of DC cutoff device>
As shown in FIG. 1, the DC cutoff device 100 according to the present embodiment is provided in a main circuit 300 that connects a power supply 200 such as a DC power supply and a load (not shown) to supply and cut off DC power to the load. Switch.
具体的にこの直流遮断装置１００は、直流電力の供給及び遮断を切り替える主スイッチ１０１と、主スイッチ１０１に対して並列に設けられた過電圧抑制回路１０２とを具備している。 Specifically, the DC cutoff device 100 includes a main switch 101 for switching between supply and cutoff of DC power, and an overvoltage suppression circuit 102 provided in parallel with the main switch 101.
主スイッチ１０１は、電源２００と負荷とを接続する主回路３００に設けられた例えば半導体スイッチ素子等の遮断器であり、図示しない制御装置により制御されるゲート駆動回路によって開閉駆動される。主回路３００における主スイッチ１０１の両側（正側及び負側）には、ラインスイッチＳＷ等の開閉スイッチが設けられている。 The main switch 101 is a circuit breaker such as a semiconductor switch element provided in a main circuit 300 connecting the power supply 200 and a load, and is opened and closed by a gate drive circuit controlled by a control device (not shown). On both sides (positive side and negative side) of the main switch 101 in the main circuit 300, open / close switches such as a line switch SW are provided.
過電圧抑制回路１０２は、主スイッチ１０１の遮断時に生じる過電圧を抑制するものである。具体的には、転流回路部１０及び分圧回路部２０を備えている。 The overvoltage suppression circuit 102 suppresses an overvoltage generated when the main switch 101 is shut off. Specifically, it includes a commutation circuit section 10 and a voltage dividing circuit section 20.
転流回路部１０は、主スイッチ１０１に対して並列接続され、且つ互いに直列接続された第１補助スイッチ１１と、非線形素子１２とを有している。第１補助スイッチ１１は、例えば半導体スイッチである。非線形素子１２は、印加された電圧と当該素子に流れる電流とが比例しない素子であり、例えばＺｎＯなどのセラミックスを用いて構成されたバリスタである。以下、説明の便宜上、非線形素子１２をバリスタ１２ともいう。
なお、第１補助スイッチ１１及びバリスタ１２は、上述したラインスイッチＳＷに対しては直列接続されており、ここでは第１補助スイッチ１１がバリスタ１２の正側に配置されている。
The commutation circuit unit 10 includes a first auxiliary switch 11 connected in parallel to the main switch 101 and connected in series with each other, and a nonlinear element 12. The first auxiliary switch 11 is, for example, a semiconductor switch. The non-linear element 12 is an element in which the applied voltage and the current flowing through the element are not proportional, and is a varistor made of ceramics such as ZnO. Hereinafter, for convenience of explanation, the nonlinear element 12 is also referred to as a varistor 12.
Note that the first auxiliary switch 11 and the varistor 12 are connected in series to the above-described line switch SW, and the first auxiliary switch 11 is disposed on the positive side of the varistor 12 here.
分圧回路部２０は、バリスタ１２に印加される主回路３００の回路電圧を分圧するものである。この分圧回路部２０は転流回路部１０に並列接続されており、具体的には、互いに直列接続された第１分圧抵抗器２１と、第２分圧抵抗器２２と、第２補助スイッチ２３とを有している。第１分圧抵抗器２１と第２分圧抵抗器２２との間に設定された分圧点Ｐが、転流回路部１０の第１補助スイッチ１１とバリスタ１２との間に設定された接続点Ｑに接続されている。 The voltage divider 20 divides the circuit voltage of the main circuit 300 applied to the varistor 12. The voltage dividing circuit section 20 is connected in parallel to the commutation circuit section 10. Specifically, a first voltage dividing resistor 21, a second voltage dividing resistor 22, and a second auxiliary And a switch 23. A connection point set between the first auxiliary switch 11 and the varistor 12 of the commutation circuit unit 10 corresponds to a voltage dividing point P set between the first voltage dividing resistor 21 and the second voltage dividing resistor 22. Connected to point Q.
ここでは、第２分圧抵抗器２２の正側に第２補助スイッチ２３が配置され、第２補助スイッチ２３の正側に第１分圧抵抗器２１が配置されている。これにより、第１分圧抵抗器２１は、バリスタ１２に直列接続され、且つ第１補助スイッチ１１に並列接続されている。そして第２分圧抵抗器２２及び第２補助スイッチ２３は、第１補助スイッチ１１に直列接続され、且つバリスタ１２に並列接続されている。 Here, the second auxiliary switch 23 is disposed on the positive side of the second voltage dividing resistor 22, and the first voltage dividing resistor 21 is disposed on the positive side of the second auxiliary switch 23. Thus, the first voltage-dividing resistor 21 is connected in series to the varistor 12 and is connected in parallel to the first auxiliary switch 11. The second voltage dividing resistor 22 and the second auxiliary switch 23 are connected in series to the first auxiliary switch 11 and connected in parallel to the varistor 12.
第１分圧抵抗器２１と第２分圧抵抗器２２とはそれぞれ所定の抵抗値を有している。ここでは、第１分圧抵抗器２１の抵抗値Ｒ１と第２分圧抵抗器２２の抵抗値Ｒ２とが同じ大きさになるものを選定している。第２補助スイッチ２３は、例えば半導体スイッチである。 The first voltage dividing resistor 21 and the second voltage dividing resistor 22 each have a predetermined resistance value. Here, it is selected that the resistance value of the first voltage dividing resistors 21 R 1 and the resistance R 2 of the second voltage dividing resistors 22 are the same size. The second auxiliary switch 23 is, for example, a semiconductor switch.
本実施形態の過電圧抑制回路１０２は、バリスタ１２及び第１補助スイッチ１１に直列接続され、第１分圧抵抗器２１に並列接続されたダイオード３０を更に有している。ダイオード３０は、具体的には第１補助スイッチ１１と接続点Ｑとの間であって、その順方向がバリスタ１２を向くように配置されている。なお、ダイオード３０は、第１補助スイッチ１１の正側に配置されていてもよい。 The overvoltage suppression circuit 102 of the present embodiment further includes a diode 30 connected in series to the varistor 12 and the first auxiliary switch 11 and connected in parallel to the first voltage-dividing resistor 21. The diode 30 is specifically disposed between the first auxiliary switch 11 and the connection point Q such that the forward direction faces the varistor 12. Note that the diode 30 may be arranged on the positive side of the first auxiliary switch 11.
しかして、本実施形態の過電圧抑制回路１０２は、主スイッチ１０１のターンオフ時（遮断時ともいう）において、第１補助スイッチ１１がオンであり、且つ第２補助スイッチ２３がオフである第１状態になっており、その後、第１補助スイッチ１１がオフであり、且つ第２補助スイッチ２３がオンである第２状態になるように構成されている。 Thus, in the overvoltage suppression circuit 102 of the present embodiment, when the main switch 101 is turned off (also referred to as cutoff), the first state in which the first auxiliary switch 11 is on and the second auxiliary switch 23 is off. After that, the second auxiliary switch 23 is turned on and the second auxiliary switch 23 is turned on.
ここでは過電圧抑制回路１０２は、主スイッチ１０１のターンオフ後において、第１状態から第２状態に直接切り替わるように構成されている。すなわち、第１補助スイッチ１１のターンオフと同時のタイミングで第２補助スイッチ２３がターンオンするように構成されている。 Here, the overvoltage suppression circuit 102 is configured to directly switch from the first state to the second state after the main switch 101 is turned off. That is, the second auxiliary switch 23 is turned on at the same time as the first auxiliary switch 11 is turned off.
過電圧抑制回路１０２は、主スイッチ１０１をターンオフしてから、所定時間経過後に第１状態から第２状態に切り替わるように構成されている。この所定時間は、例えば主スイッチ１０１をターンオフすることにより生じる過電圧がバリスタ１２によって吸収されるのに十分な時間である。 The overvoltage suppression circuit 102 is configured to switch from the first state to the second state after a predetermined time has elapsed since the main switch 101 was turned off. The predetermined time is a time sufficient for the overvoltage generated by turning off the main switch 101 to be absorbed by the varistor 12, for example.
また本実施形態の過電圧抑制回路１０２は、主スイッチ１０１のターンオン時（閉路時ともいう）においては第２状態になっており、その後、第１状態になるように構成されている。 Further, the overvoltage suppression circuit 102 of the present embodiment is configured to be in the second state when the main switch 101 is turned on (also referred to as closed circuit), and then to be in the first state.
ここでは過電圧抑制回路１０２は、主スイッチ１０１のターンオン後において、第２状態から第１状態に直接切り替わるように構成されている。すなわち、第１補助スイッチ１１のターンオンと同時のタイミングで第２補助スイッチ２３がターンオフするように構成されている。
なお過電圧抑制回路１０２は、主スイッチ１０１をターンオンしてから所定時間経過後に第２状態から第１状態に切り替わるように構成されている。
Here, the overvoltage suppression circuit 102 is configured to directly switch from the second state to the first state after the main switch 101 is turned on. That is, the second auxiliary switch 23 is turned off at the same time as the first auxiliary switch 11 is turned on.
Note that the overvoltage suppression circuit 102 is configured to switch from the second state to the first state after a predetermined time has elapsed since the main switch 101 was turned on.
＜直流遮断装置１００の動作＞
続いて、本実施形態の直流遮断装置１００の動作について、図２〜図５を参照して説明する。
<Operation of DC cutoff device 100>
Subsequently, the operation of the DC blocking device 100 of the present embodiment will be described with reference to FIGS.
まず、主スイッチ１０１がオンであって、第１補助スイッチ１１がオンかつ第２補助スイッチ２３がオフ（すなわち第１状態）であり、電源２００からの電力を負荷に供給している状態において、電流検出器（不図示）によって例えば負荷の短絡等により生じる過電流を検出する（ステップＳ１）。 First, in a state where the main switch 101 is on, the first auxiliary switch 11 is on and the second auxiliary switch 23 is off (that is, the first state), and the power from the power supply 200 is being supplied to the load, An overcurrent generated due to, for example, a short circuit of a load or the like is detected by a current detector (not shown) (step S1).
過電流が検出されると、制御装置（不図示）が主スイッチ１０１をターンオフする（ステップＳ２）。これにより、主スイッチ１０１の遮断時において主回路３００を構成する配電線のインピーダンスＬ（図１参照）に起因した過電圧が生じ、図５の（ａ）に示すように、遮断電流Ｉｓがバリスタ１２に流れ込む（転流する）。つまり、主スイッチ１０１のターンオフ時において生じる過電圧はバリスタ１２によって吸収される。 When the overcurrent is detected, the control device (not shown) turns off the main switch 101 (step S2). This creates an overvoltage due to the impedance of the distribution line L (see FIG. 1) constituting the main circuit 300 at the time of interruption of the main switch 101, as shown in FIG. 5 (a), breaking current I s varistor 12 (commutates). That is, the overvoltage generated when the main switch 101 is turned off is absorbed by the varistor 12.
ここでバリスタ１２の選定において、図３に示すように、主スイッチ１０１の遮断により生じる遮断電流Ｉｓが流れることで発生する電圧Ｖａが主スイッチ１０１の定格電圧Ｖｘよりも低くなるように、バリスタ１２を選定している。
逆に言えば、主スイッチ１０１の選定においては、選定したバリスタ１２に遮断電流Ｉｓが流れることにより発生する電圧Ｖａよりも定格電圧Ｖｘが高くなるように、主スイッチ１０１を選定すればよい。
Here in the selection of the varistor 12, as shown in FIG. 3, so that the voltage V a generated by flow cutoff current I s generated by interrupting the main switch 101 is lower than the rated voltage V x of the main switch 101 , The varistor 12 is selected.
Conversely, in the selection of the main switch 101, so that the rated voltage V x than the voltage V a generated by flowing breaking current I s to the varistor 12 selected is high, if selected main switch 101 Good.
主スイッチ１０１のターンオフにより生じる過電圧がバリスタ１２によって吸収された後は、バリスタ１２には主回路３００の電源２００からの印加電圧Ｖｙ（以下、回路電圧Ｖｙという）による電流が流れることになる。ここでは図３に示すように、この電流が零電流又は零電流付近になるような電圧特性を有するバリスタ１２を選定している。 After the overvoltage generated by turning off the main switch 101 is absorbed by the varistor 12, a current flows from the power supply 200 of the main circuit 300 by the applied voltage Vy (hereinafter, referred to as a circuit voltage Vy ) to the varistor 12. . Here, as shown in FIG. 3, a varistor 12 having a voltage characteristic such that this current becomes zero current or near zero current is selected.
その後、バリスタ１２に流れる電流が零電流又は零電流付近になった状態において、第１補助スイッチ１１をターンオフするとともに第２補助スイッチ２３をターンオンする（すなわち、第１状態から第２状態に切り替える）ことで（ステップＳ３）、過電圧を発生させることなく主回路３００の遮断動作が完了する。ここでは、主スイッチ１０１のターンオフから所定時間経過後、第１状態から第２状態に直接切り替えるようにしている。
なお、保守などによる主スイッチ１０１の切り離しを行うべく、第１状態から第２状態に切り替えた後にラインスイッチＳＷをオフにしてもよい。
Thereafter, in a state where the current flowing through the varistor 12 becomes zero current or near zero current, the first auxiliary switch 11 is turned off and the second auxiliary switch 23 is turned on (that is, switched from the first state to the second state). Thus (step S3), the shutoff operation of the main circuit 300 is completed without generating an overvoltage. Here, after a predetermined time has elapsed since the main switch 101 was turned off, the first state is directly switched to the second state.
In order to disconnect the main switch 101 for maintenance or the like, the line switch SW may be turned off after switching from the first state to the second state.
この第２状態においては、図３及び図５の（ｂ）に示すように、回路電圧Ｖｙは、第１分圧抵抗器２１の抵抗値Ｒ１と第２分圧抵抗器２２の抵抗値Ｒ２の大きさに比例して分圧される。具体的には、第１分圧抵抗器２１には電圧Ｖ１（ここで、Ｖ１＝Ｖｙ×Ｒ１／（Ｒ１＋Ｒ２））が印加され、バリスタ１２と第２分圧抵抗器２２には、電圧Ｖ２（ここで、Ｖ２＝Ｖｙ×Ｒ２／（Ｒ１＋Ｒ２））が印加される。ここでは抵抗値Ｒ１と抵抗値Ｒ２とが同じ大きさになるように第１分圧抵抗器２１と第２分圧抵抗器２２を選定しているので、電圧Ｖ１と電圧Ｖ２の大きさは、ともに回路電圧Ｖｙの大きさの半分になる（Ｖ１＝Ｖ２＝０．５×Ｖｙ）。 In this second state, as shown in FIGS. 3 and 5B, the circuit voltage Vy is determined by the resistance value R1 of the first voltage-dividing resistor 21 and the resistance value of the second voltage-dividing resistor 22. It is divided in proportion to the size of the R 2. Specifically, a voltage V 1 (here, V 1 = V y × R 1 / (R 1 + R 2 )) is applied to the first voltage dividing resistor 21, and the varistor 12 and the second voltage dividing resistor 21 are applied. A voltage V 2 (here, V 2 = V y × R 2 / (R 1 + R 2 )) is applied to 22. Since we are selected and the resistance value R 1 and the resistance R 2 is a first voltage dividing resistors 21 to be the same size the second voltage dividing resistors 22, the voltage V 1 and the voltage V 2 size are both become half the size of the circuit voltage V y (V 1 = V 2 = 0.5 × V y).
次に、過電圧抑制回路１０２が第２状態になっており、主回路３００が遮断されている状態において、制御装置（不図示）が電力供給の開始を示す供給開始信号を取得すると（ステップＳ４）、当該制御装置は、主スイッチ１０１をターンオンする（ステップＳ５）。主スイッチ１０１のターンオンから所定時間経過後に、第１補助スイッチ１１をターンオンするとともに第２補助スイッチ２３をターンオフする（すなわち、第２状態から第１状態に切り替える）（ステップＳ６）。
なお、このときラインスイッチＳＷは予めオンされている状態である。
Next, in a state where the overvoltage suppression circuit 102 is in the second state and the main circuit 300 is shut off, when a control device (not shown) acquires a supply start signal indicating the start of power supply (step S4). Then, the control device turns on the main switch 101 (step S5). After a lapse of a predetermined time from the turning on of the main switch 101, the first auxiliary switch 11 is turned on and the second auxiliary switch 23 is turned off (that is, switched from the second state to the first state) (step S6).
At this time, the line switch SW is in a state of being turned on in advance.
上記ステップＳ６において第１補助スイッチ１１をターンオンする際、バリスタ１２を構成する図示しない静電容量に蓄積された静電エネルギが放電される。そこで本実施形態では、第１分圧抵抗器２１に並列接続されたダイオード３０を設けることで、第１補助スイッチ１１をオンする際に生じる過電流が主スイッチ１０１に流れ込むことを抑制するようにしてある。
具体的には、ダイオード３０が、第１補助スイッチ１１をオンすることにより生じる放電電流にとって逆バイアスとなるため、当該放電電流は、第１分圧抵抗器２１に流れて消費される。
When the first auxiliary switch 11 is turned on in step S6, the electrostatic energy stored in the capacitance (not shown) of the varistor 12 is discharged. Therefore, in the present embodiment, by providing the diode 30 connected in parallel to the first voltage-dividing resistor 21, the overcurrent generated when the first auxiliary switch 11 is turned on is prevented from flowing into the main switch 101. It is.
Specifically, since the diode 30 has a reverse bias with respect to a discharge current generated by turning on the first auxiliary switch 11, the discharge current flows through the first voltage-dividing resistor 21 and is consumed.
＜本実施形態の効果＞
このように構成された直流遮断装置１００によれば、主スイッチ１０１のターンオフ時には過電圧抑制回路１０２が第１状態になっているので、主スイッチ１０１をターンオフすることにより生じる過電圧をバリスタ１２によって吸収することができる。そしてその後、主スイッチ１０１のターンオフ後の待機状態ともいえる第２状態では、バリスタ１２は分圧抵抗たる第２分圧抵抗器２２と並列接続されるので、バリスタ１２には主回路３００の回路電圧Ｖｙが抵抗分圧された電圧Ｖ２が印加されることになる。この分圧された電圧は主回路３００の回路電圧Ｖｙよりも当然小さくなるので、バリスタ１２の最大許容回路電圧を回路電圧Ｖｙよりも大きくする必要がない。これにより、バリスタ１２の選定において最大許容回路電圧の制約が緩和されるので、バリスタ１２の選定範囲を拡大することができる。
<Effect of this embodiment>
According to the DC cutoff device 100 configured as described above, the overvoltage suppression circuit 102 is in the first state when the main switch 101 is turned off, so that the varistor 12 absorbs the overvoltage generated by turning off the main switch 101. be able to. Thereafter, in the second state, which can be said to be a standby state after the main switch 101 is turned off, the varistor 12 is connected in parallel with the second voltage-dividing resistor 22 as a voltage-dividing resistor. V y voltage V 2 whose pressure resistance component is to be applied. This divided voltage is naturally smaller than the circuit voltage V y of the main circuit 300 is not necessary to be larger than the circuit voltage V y of the maximum allowable circuit voltage of the varistor 12. This alleviates the restriction on the maximum allowable circuit voltage in selecting the varistor 12, so that the selection range of the varistor 12 can be expanded.
また、主スイッチ１０１を遮断することにより生じる過電圧を、バリスタ１２を用いて吸収しているので、主スイッチ１０１としてはバリスタ１２の最大制限電圧よりも定格電圧が高いものであればよく、主スイッチ１０１の過剰仕様を避けることができる。 Further, since the overvoltage generated by shutting off the main switch 101 is absorbed by using the varistor 12, the main switch 101 only needs to have a rated voltage higher than the maximum limit voltage of the varistor 12. The over-specification of 101 can be avoided.
さらに、第１分圧抵抗器２１に並列接続されたダイオード３０によって、第１補助スイッチ１１をオンすることにより生じる放電電流が消費されるので、第１補助スイッチ１１をオンする際に、主スイッチ１０１に定格を上回る突入電流が流れ込むことを防ぐことができる。 Further, the diode 30 connected in parallel to the first voltage-dividing resistor 21 consumes a discharge current generated by turning on the first auxiliary switch 11, so that when the first auxiliary switch 11 is turned on, the main switch is turned off. It is possible to prevent an inrush current exceeding the rating from flowing into 101.
加えて、過電流抑制回路１０２は、主スイッチ１０１のターンオン時において、第２状態になっており、その後、第１状態になるように構成されているので、主スイッチ１０１のターンオン動作により、分圧回路部２０を介して負荷装置が接続されるので、突入過電流を抑制することができる。これにより、上述した過電圧抑制回路１０２に突入過電流抑制回路としての機能を備えさせることができ、装置の大型化を避けつつも、突入過電流を抑制することができる。その結果、図示しない上位系統に接続される過電流継電器の誤作動防止や、突入過電流による負荷装置の故障や機能喪失の防止に寄与できる。 In addition, the overcurrent suppression circuit 102 is configured to be in the second state when the main switch 101 is turned on, and then to be in the first state. Since the load device is connected via the voltage circuit section 20, it is possible to suppress an inrush overcurrent. Accordingly, the above-described overvoltage suppression circuit 102 can be provided with a function as an inrush overcurrent suppression circuit, and the inrush overcurrent can be suppressed without increasing the size of the device. As a result, it is possible to contribute to prevention of malfunction of the overcurrent relay connected to the upper system (not shown), and prevention of failure and loss of function of the load device due to inrush overcurrent.
＜他の実施形態＞
なお、本発明は前記実施形態に限られるものではない。
<Other embodiments>
Note that the present invention is not limited to the above embodiment.
前記実施形態の過電圧抑回路１０２は、主スイッチ１０１がターンオフした後、第１補助スイッチ１１のターンオフと同時のタイミングで第２補助スイッチ２３がターンオンすることにより、第１状態から第２状態に直接切り替わるものであったがこれに限らない。例えば、第１補助スイッチ１１のターンオフと第２補助スイッチ２３のターンオンとが時間差で行われることで、第１状態から第２状態になるように構成されてもよい。
また同様に、過電圧抑制回路１０２は、主スイッチ１０１がターンオンした後、第１補助スイッチ１１のターンオンと第２補助スイッチ２３のターンオフが時間差で行われることで、第２状態から第１状態になるように構成されてもよい。
The overvoltage suppression circuit 102 of the embodiment directly turns from the first state to the second state by turning on the second auxiliary switch 23 at the same time as the first auxiliary switch 11 is turned off after the main switch 101 is turned off. It was switching, but it is not limited to this. For example, the first state may be changed from the first state to the second state by turning off the first auxiliary switch 11 and turning on the second auxiliary switch 23 with a time difference.
Similarly, after the main switch 101 is turned on, the overvoltage suppression circuit 102 turns from the second state to the first state by turning on the first auxiliary switch 11 and turning off the second auxiliary switch 23 with a time difference. It may be configured as follows.
前記実施形態では、第１分圧抵抗器２１の抵抗値Ｒ１と第２分圧抵抗器２２の抵抗値Ｒ２が同じ大きさであったが、これに限らず異なる大きさであってもよい。バリスタ１２に並列接続される第２分圧抵抗器２２の抵抗値Ｒ２が、バリスタ１２に直列接続される第１分圧抵抗器２１の抵抗値Ｒ１よりも小さい方が好ましい。このようなものであれば、主スイッチ１０１がオフ時の第２状態においてバリスタ１２に印加される電圧Ｖ２をより小さくでき、バリスタ１２の選定において最大許容回路電圧の制約をより緩和し、バリスタ１２の選定範囲をより拡大することができる。 In the embodiment described above, the resistance value R 2 of the resistance value of the first voltage dividing resistors 21 R 1 and the second voltage dividing resistors 22 are the same size, even different sizes is not limited thereto Good. It is preferable that the resistance value R2 of the second voltage dividing resistor 22 connected in parallel to the varistor 12 is smaller than the resistance value R1 of the first voltage dividing resistor 21 connected in series to the varistor 12. In accordance with this arrangement, the main switch 101 can be smaller voltage V 2 applied to the varistor 12 in the second state when off, and more relaxed constraints maximum allowable circuit voltage in the selection of the varistor 12, the varistor Twelve selection ranges can be further expanded.
他の実施形態の分圧回路部２０は、第２補助スイッチ２３の正側に第２分圧抵抗器２２が配置され、第２分圧抵抗器２２の正側に第１分圧抵抗器２１が配置されていてもよい。
また、第２補助スイッチ２３は、第１補助スイッチ１１と並列接続されるように、分圧点Ｐよりも第１分圧抵抗器２１側に配置されていてもよい。
In the voltage dividing circuit section 20 of another embodiment, a second voltage dividing resistor 22 is disposed on a positive side of a second auxiliary switch 23, and a first voltage dividing resistor 21 is disposed on a positive side of the second voltage dividing resistor 22. May be arranged.
Further, the second auxiliary switch 23 may be arranged on the first voltage dividing resistor 21 side of the voltage dividing point P so as to be connected in parallel with the first auxiliary switch 11.
他の実施形態の過電圧抑制回路１０２は、主スイッチ１０１をターンオフした後、転流回路部１０に転流された電流の値が所定値以下（例えば零電流又は零電流付近）になったタイミング、又はバリスタ１２に印加される電圧の値が所定値以下になったタイミングで第１状態から第２状態に切り替わるように構成されていてもよい。
また過電圧抑制回路１０２は、主スイッチ１０１をターンオンした後、主スイッチ１０１の両端電圧が所定値以下になったタイミングで、第２状態から第１状態に切り替わるように構成してもよい。
The overvoltage suppression circuit 102 according to another embodiment includes a timing when the value of the current commutated to the commutation circuit unit 10 becomes equal to or less than a predetermined value (for example, zero current or near zero current) after the main switch 101 is turned off; Alternatively, the first state may be switched to the second state at a timing when the value of the voltage applied to the varistor 12 becomes equal to or less than a predetermined value.
Further, the overvoltage suppression circuit 102 may be configured to switch from the second state to the first state at a timing when the voltage across the main switch 101 becomes equal to or less than a predetermined value after the main switch 101 is turned on.
また、過電圧抑制回路１０２としては、必ずしもダイオード３０を備えていなくてもよい。
この場合には、バリスタ１２が第１補助スイッチ１１の正側に配置されるとともに、第２補助スイッチ２３及び第２分圧抵抗器２２が、分圧点Ｐを挟んで第１分圧抵抗器２１の正側に配置されてもよい。
Further, the overvoltage suppression circuit 102 does not necessarily need to include the diode 30.
In this case, the varistor 12 is arranged on the positive side of the first auxiliary switch 11, and the second auxiliary switch 23 and the second voltage dividing resistor 22 are connected to each other with the voltage dividing point P interposed therebetween. 21 may be arranged on the positive side.
非線形素子１２としては、酸化亜鉛バリスタに限らず、例えば一対のツェナーダイオードを向かい合わせたものや、その他の構成のものを用いてもよい。 The non-linear element 12 is not limited to a zinc oxide varistor, but may be, for example, one having a pair of zener diodes facing each other or one having another configuration.
主スイッチ１０１、第１補助スイッチ１１及び第２補助スイッチ２３は、半導体スイッチに限らず、機械式のスイッチでもよい。 The main switch 101, the first auxiliary switch 11, and the second auxiliary switch 23 are not limited to semiconductor switches, but may be mechanical switches.
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。 In addition, it goes without saying that the present invention is not limited to the above-described embodiment, but can be variously modified without departing from the gist thereof.
１００・・・直流遮断装置
２００・・・電源
３００・・・主回路
１０１・・・主スイッチ
１０２・・・過電圧抑制回路
ＳＷ ・・・ラインスイッチ
１０ ・・・転流回路部
１１ ・・・第１補助スイッチ
１２ ・・・バリスタ（非線形素子）
２０ ・・・分圧回路部
２１ ・・・第１分圧抵抗器
２２ ・・・第２分圧抵抗器
２３ ・・・第２補助スイッチ
３０ ・・・ダイオード
Ｐ ・・・分圧点
Ｑ ・・・接続点
100 DC cutoff device 200 Power supply 300 Main circuit 101 Main switch 102 Overvoltage suppression circuit SW Line switch 10 Commutation circuit section 11 1 auxiliary switch 12 varistor (non-linear element)
20 voltage dividing circuit section 21 first voltage dividing resistor 22 second voltage dividing resistor 23 second auxiliary switch 30 diode P voltage dividing point Q ..Connection points
Claims (5)
互いに直列接続された非線形素子及び第１補助スイッチと、
前記非線形素子及び前記第１補助スイッチに並列接続され、且つ互いに直列接続された第１分圧抵抗器、第２分圧抵抗器及び第２補助スイッチを備える分圧回路部と
を備え、
前記第１分圧抵抗器と前記第２分圧抵抗器との間の分圧点が、前記第１補助スイッチと前記非線形素子との間の接続点に接続されている過電圧抑制回路。 An overvoltage suppression circuit connected in parallel to a main switch of a main circuit that connects a power supply and a load,
A nonlinear element and a first auxiliary switch connected in series to each other;
A voltage dividing circuit unit including a first voltage-dividing resistor, a second voltage-dividing resistor, and a second auxiliary switch, which are connected in parallel to the nonlinear element and the first auxiliary switch, and are connected in series with each other;
An overvoltage suppression circuit in which a voltage dividing point between the first voltage dividing resistor and the second voltage dividing resistor is connected to a connection point between the first auxiliary switch and the nonlinear element.
前記非線形素子及び第１補助スイッチに直列接続され、且つ前記分圧回路部に並列接続されたものであって、前記接続点よりも前記第１補助スイッチ側に配置され、その順方向が前記非線形素子を向くダイオードを更に備える、請求項１乃至３のうち何れか一項に記載の過電圧抑制回路。 The first auxiliary switch is connected to the positive side of the nonlinear element,
The non-linear element and the first auxiliary switch are connected in series and are connected in parallel to the voltage dividing circuit, and are arranged closer to the first auxiliary switch than the connection point, and the forward direction is the non-linear state. The overvoltage suppression circuit according to any one of claims 1 to 3, further comprising a diode facing the element.
前記主スイッチに対して並列接続される過電圧抑制回路とを備え、
前記過電圧抑制回路が、
互いに直列接続された非線形素子及び第１補助スイッチと、
前記非線形素子及び前記第１補助スイッチに並列接続され、且つ互いに直列接続された第１分圧抵抗器、第２分圧抵抗器及び第２補助スイッチを備える分圧回路部とを備え、
前記第１分圧抵抗器と前記第２分圧抵抗器との間の分圧点が、前記第１補助スイッチと前記非線形素子との間の接続点に接続されている直流遮断装置。 A main switch provided in a main circuit for connecting a power supply and a load,
An overvoltage suppression circuit connected in parallel to the main switch,
The overvoltage suppression circuit,
A nonlinear element and a first auxiliary switch connected in series to each other;
A voltage dividing circuit unit including a first voltage-dividing resistor, a second voltage-dividing resistor, and a second auxiliary switch, which are connected in parallel to the nonlinear element and the first auxiliary switch, and are connected in series with each other;
A DC cutoff device, wherein a voltage dividing point between the first voltage dividing resistor and the second voltage dividing resistor is connected to a connection point between the first auxiliary switch and the nonlinear element.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018155746 | 2018-08-22 | ||
| JP2018155746 | 2018-08-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020036307A true JP2020036307A (en) | 2020-03-05 |
Family
ID=69668744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019110081A Pending JP2020036307A (en) | 2018-08-22 | 2019-06-13 | Overvoltage suppression circuit and DC cutoff device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020036307A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021177130A1 (en) * | 2020-03-06 | 2021-09-10 | 株式会社日立製作所 | Power conversion system |
| WO2021206033A1 (en) * | 2020-04-06 | 2021-10-14 | 福島ＳｉＣ応用技研株式会社 | Switching circuit and method for controlling switching circuit |
| JP2024012743A (en) * | 2022-07-19 | 2024-01-31 | 隆一 嶋田 | Dc component correction part |
-
2019
- 2019-06-13 JP JP2019110081A patent/JP2020036307A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021177130A1 (en) * | 2020-03-06 | 2021-09-10 | 株式会社日立製作所 | Power conversion system |
| WO2021206033A1 (en) * | 2020-04-06 | 2021-10-14 | 福島ＳｉＣ応用技研株式会社 | Switching circuit and method for controlling switching circuit |
| JP2024012743A (en) * | 2022-07-19 | 2024-01-31 | 隆一 嶋田 | Dc component correction part |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4626809B2 (en) | Overvoltage protection circuit | |
| US8593776B2 (en) | Voltage surge and overvoltage protection using prestored voltage-time profiles | |
| JP2020036307A (en) | Overvoltage suppression circuit and DC cutoff device | |
| KR101652937B1 (en) | DC circuit breaker | |
| JPH08103023A (en) | Voltage clamping circuit | |
| US6473284B1 (en) | Low-power dc-to-dc converter having high overvoltage protection | |
| JP6281631B2 (en) | Latching relay drive circuit | |
| JP5031607B2 (en) | DC high-speed vacuum circuit breaker | |
| EP2510598B1 (en) | Electronic protection circuit and protection device | |
| JP2019185959A (en) | Overvoltage suppression circuit and dc breaker | |
| JP2011152003A (en) | Circuit and method for protecting overvoltage | |
| US20060071640A1 (en) | Fast-recovery circuitry and method for a capacitor charging power supply | |
| JP4939954B2 (en) | Power limiter | |
| JP2020030967A (en) | Overvoltage suppression circuit and DC cutoff device | |
| JP2020030969A (en) | Overvoltage suppression circuit and cutoff device | |
| JPH02281526A (en) | Electronic quick breaking circuit for electromgnetic contactor | |
| JP6320657B1 (en) | Capacitor discharge circuit | |
| JP6919486B2 (en) | DC cutoff device | |
| JPH09298885A (en) | Protection of series inverter circuit | |
| JP2023022587A (en) | Circuit breaker | |
| JPH0646524A (en) | Overvoltage detector | |
| KR200412046Y1 (en) | Switching mode power supply circuit for digital protective relays | |
| JPH11178194A (en) | Protective circuit | |
| JP2007329979A (en) | Power supply board protection circuit | |
| JPH02168813A (en) | Protective circuit for voltage type inverter |