JP2019149675A - Active noise filter and active noise filter characteristic method - Google Patents

Active noise filter and active noise filter characteristic method Download PDF

Info

Publication number
JP2019149675A
JP2019149675A JP2018033078A JP2018033078A JP2019149675A JP 2019149675 A JP2019149675 A JP 2019149675A JP 2018033078 A JP2018033078 A JP 2018033078A JP 2018033078 A JP2018033078 A JP 2018033078A JP 2019149675 A JP2019149675 A JP 2019149675A
Authority
JP
Japan
Prior art keywords
noise
common mode
ferrite core
noise filter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018033078A
Other languages
Japanese (ja)
Other versions
JP6935867B2 (en
Inventor
稔登 荒井
Naruto Arai
稔登 荒井
岡本 健
Takeshi Okamoto
健 岡本
ファーハン マハムド
Farhan Mahmood
ファーハン マハムド
陽平 鳥海
Yohei Chokai
陽平 鳥海
潤 加藤
Jun Kato
潤 加藤
西方 敦博
Atsuhiro Nishikata
敦博 西方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Tokyo Institute of Technology NUC
Original Assignee
Nippon Telegraph and Telephone Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Tokyo Institute of Technology NUC filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2018033078A priority Critical patent/JP6935867B2/en
Publication of JP2019149675A publication Critical patent/JP2019149675A/en
Priority to JP2021069901A priority patent/JP7044311B2/en
Application granted granted Critical
Publication of JP6935867B2 publication Critical patent/JP6935867B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

To provide an active noise filter capable of suppressing common mode noise over a wide range and also to provide an active noise filter characteristic method.SOLUTION: In a noise suppressing system 1, an active noise filter 10 includes: a noise filter 11 for suppressing common mode noise in a first frequency band; and a noise filter 12 for suppressing the common mode noise in a second frequency band. The noise filters 11, 12 include: first and second size detection ferrite cores 11a, 12a; first and second size feedback ferrite cores 11b, 12b; and amplifier circuits 11c, 12c.SELECTED DRAWING: Figure 1

Description

本発明は、コモンモードノイズを抑制するアクティブノイズフィルタおよびアクティブノイズフィルタの特性制御方法に関する。   The present invention relates to an active noise filter for suppressing common mode noise and a method for controlling the characteristics of an active noise filter.

複数の通信機器間を電源線で接続された構成において、当該通信機器の内部の他、外部に設けられた電源線にも不要な伝導妨害波(例えば、コモンモードノイズ)が伝搬することがある。   In a configuration in which a plurality of communication devices are connected by a power supply line, unnecessary conducted interference waves (for example, common mode noise) may be propagated to the power supply line provided outside the communication device. .

コモンモードノイズは、電子機器(例えば、電力変換装置)におけるスイッチング動作に起因して発生することが知られている。   It is known that common mode noise is generated due to a switching operation in an electronic device (for example, a power converter).

この種のコモンモードノイズを防止する対策として、電源線を切断する必要のないフェライトコアが一般的に用いられる。   As a measure for preventing this type of common mode noise, a ferrite core that does not require the power line to be cut is generally used.

なお、フェライトコアとは、フェライト製の磁性体であり、ドーナツ状の円環形状を有する。   The ferrite core is a magnetic substance made of ferrite and has a donut-shaped annular shape.

しかし、フェライトコアだけを用いると、コモンモードノイズを抑圧する効果が小さい(例えば、数[dB])という欠点があった。   However, when only the ferrite core is used, there is a drawback that the effect of suppressing the common mode noise is small (for example, several [dB]).

この欠点に対して、フェライトコアに帰還型増幅回路を組み合わせることでコモンモードノイズの抑圧効果を大きくする手法が知られている。   In order to cope with this drawback, there is known a technique for increasing the suppression effect of common mode noise by combining a feedback type amplifier circuit with a ferrite core.

具体的には、2つのフェライトコアと帰還型増幅回路とを組み合わせ、この帰還型増幅回路による負帰還増幅によって得られる誘起起電力(以下、逆起電力)を、コモンモードノイズを抑制する方向に発生させるアクティブノイズフィルタが提案されている(例えば、非特許文献1を参照。)。   Specifically, two ferrite cores and a feedback amplifier circuit are combined, and the induced electromotive force (hereinafter referred to as counter electromotive force) obtained by negative feedback amplification by this feedback amplifier circuit is reduced in the direction of suppressing common mode noise. An active noise filter to be generated has been proposed (see, for example, Non-Patent Document 1).

以下、図14を用いて従来技術のアクティブノイズフィルタについて説明する。   Hereinafter, a conventional active noise filter will be described with reference to FIG.

図14は、従来技術に係るアクティブノイズフィルタ100の全体構成を示した図である。
従来技術のアクティブノイズフィルタ100は、検出用フェライトコア110、帰還用フェライトコア120および帰還型増幅回路130を備える。
FIG. 14 is a diagram illustrating an overall configuration of an active noise filter 100 according to the related art.
The conventional active noise filter 100 includes a detection ferrite core 110, a feedback ferrite core 120, and a feedback amplifier circuit 130.

図示するように、(検出用、帰還用)フェライトコア(110、120)の両側に電源線(Sp1、Sp2)や導線(w1、w2)を巻き付けることで、1次側のコイルと2次側のコイルとから成るトランスを、それぞれのフェライトコア(110、120)で構成する。   As shown in the figure, the primary side coil and the secondary side are wound by winding the power wires (Sp1, Sp2) and the conductive wires (w1, w2) on both sides of the ferrite core (110, 120) (for detection and feedback). Each of the ferrite cores (110, 120) constitutes a transformer composed of the coils.

したがって、例えば検出用フェライトコア110において、1次側のコイルを流れるコモンモードノイズCnは、その2次側に誘導起電力Vaを生じさせる。   Therefore, for example, in the detection ferrite core 110, the common mode noise Cn flowing through the primary side coil generates the induced electromotive force Va on the secondary side.

次いで、帰還型増幅回路130にて誘導起電力Vaに起因する帰還電流Iを、帰還用フェライトコア120の1次側のコイルに印加する。   Next, a feedback current I caused by the induced electromotive force Va is applied to the primary side coil of the feedback ferrite core 120 by the feedback amplifier circuit 130.

すると、帰還用フェライトコア120の2次側に、コモンモードノイズCnを妨げる方向に逆起電力Vbを生じさせ、コモンモードノイズCnを低減させることができる。これにより、大きなコモンモードノイズCnを抑圧できるアクティブノイズフィルタ100が実現される。   Then, the counter electromotive force Vb is generated on the secondary side of the feedback ferrite core 120 in the direction of preventing the common mode noise Cn, and the common mode noise Cn can be reduced. Thereby, the active noise filter 100 which can suppress the large common mode noise Cn is realized.

吉川創一郎、西方敦博、マハムドファーハン、岡本健、高谷和宏、“フェライトコアを用いた帰還型コモンモードノイズ抑圧装置の特性の向上”、2016 信学総大、B-4-42、p.362、2016.Soichiro Yoshikawa, Akihiro Nishikata, Mahamd Fahan, Ken Okamoto, Kazuhiro Takaya, “Improvement of feedback common mode noise suppressor using ferrite core”, 2016 UEC, B-4-42, p.362 , 2016.

前述したように、従来のアクティブノイズフィルタ100では、検出用フェライトコア110および帰還用フェライトコア120と、帰還型増幅回路130と、を組み合わせることによってコモンモードノイズCnの抑圧効果が高められている。   As described above, in the conventional active noise filter 100, the effect of suppressing the common mode noise Cn is enhanced by combining the detection ferrite core 110, the feedback ferrite core 120, and the feedback amplifier circuit 130.

また、フェライトコアの1次側および2次側に巻く電源線や導線の巻数nを増加させることで、コモンモードノイズの抑圧効果の増大と、当該コモンモードノイズを抑圧できる周波数帯域の広帯域化と、が図られている。   In addition, by increasing the number of turns n of the power supply wire and the conductive wire wound on the primary side and the secondary side of the ferrite core, the effect of suppressing the common mode noise is increased and the frequency band that can suppress the common mode noise is widened. Is planned.

しかし、検出用フェライトコア110と、帰還用フェライトコア120と、が同じ性能(例えば、材質、大きさ、形状)を有するアクティブノイズフィルタ100において、検出用コモンモードノイズCnを検出できる周波数帯域は、検出用フェライトコア110の性能に制限を受けていることから、当該アクティブノイズフィルタ100によるコモンモードノイズCnを抑圧できる周波数帯域を一定以上に広げることが出来ず、帰還用フェライトコア120にて発生させる逆起電力Vbの周波数帯域が、検出用フェライトコア110にて検出したコモンモードノイズCnの周波数帯域に制限されるという課題がある。   However, in the active noise filter 100 in which the detection ferrite core 110 and the feedback ferrite core 120 have the same performance (for example, material, size, and shape), the frequency band in which the detection common mode noise Cn can be detected is Since the performance of the detection ferrite core 110 is limited, the frequency band in which the common mode noise Cn by the active noise filter 100 can be suppressed cannot be expanded beyond a certain level and is generated by the feedback ferrite core 120. There is a problem that the frequency band of the back electromotive force Vb is limited to the frequency band of the common mode noise Cn detected by the detection ferrite core 110.

本発明は、このような課題に鑑みてなされたものであり、コモンモードノイズを広帯域で抑制可能とするアクティブノイズフィルタおよびアクティブノイズフィルタの特性制御方法を提供することを目的とする。   The present invention has been made in view of such a problem, and an object of the present invention is to provide an active noise filter capable of suppressing common mode noise in a wide band and a method for controlling the characteristics of the active noise filter.

上記目的を達成するため、本発明の第1の観点は、第1電子機器から発生し、第1電源線を伝搬する第1周波数帯域のコモンモードノイズを検出し、当該第1周波数帯域のコモンモードノイズに起因した第1電圧を誘起する第1検出用フェライトコアと、前記第1検出用フェライトコアにより誘起された前記第1電圧に起因する第1帰還電流を生成する第1増幅回路と、前記第1増幅回路からの前記第1帰還電流により、前記第1周波数帯域のコモンモードノイズを抑制する第1逆起電力を誘起する第1帰還用フェライトコアと、を含む第1ノイズフィルタと、前記第1ノイズフィルタの前記第1電源線と連結された第2電源線を伝搬する、前記第1周波数帯域とは異なる第2周波数帯域のコモンモードノイズを検出し、当該第2周波数帯域のコモンモードノイズに起因した第2電圧を誘起する第2検出用フェライトコアと、前記第2検出用フェライトコアにより誘起された前記第2電圧に起因する第2帰還電流を生成する第2増幅回路と、前記第2増幅回路からの第2帰還電流により、前記第2周波数帯域のコモンモードノイズを抑制する第2逆起電力を誘起する第2帰還用フェライトコアと、を含む第2ノイズフィルタと、を備える。   In order to achieve the above object, a first aspect of the present invention is to detect common mode noise in a first frequency band that is generated from a first electronic device and propagates through a first power line, and the common in the first frequency band is detected. A first detection ferrite core for inducing a first voltage due to mode noise; a first amplifier circuit for generating a first feedback current due to the first voltage induced by the first detection ferrite core; A first feedback ferrite core for inducing a first counter electromotive force that suppresses common mode noise in the first frequency band by the first feedback current from the first amplifier circuit; Propagating a second power line connected to the first power line of the first noise filter, detecting common mode noise in a second frequency band different from the first frequency band, and detecting the second frequency band A second detection ferrite core that induces a second voltage caused by common mode noise; and a second amplifier circuit that generates a second feedback current caused by the second voltage induced by the second detection ferrite core; A second feedback ferrite core for inducing a second counter electromotive force to suppress common mode noise in the second frequency band by a second feedback current from the second amplifier circuit; Is provided.

第2の観点では、前記第1ノイズフィルタを構成する第1検出用フェライトコアおよび第1帰還用フェライトコアは、前記第2ノイズフィルタを構成する第2検出用フェライトコアおよび第2帰還用フェライトコアと、材質、形状、およびサイズのうち少なくとも1つが異なる。   In a second aspect, the first detection ferrite core and the first feedback ferrite core constituting the first noise filter are the second detection ferrite core and the second feedback ferrite core constituting the second noise filter. And at least one of material, shape, and size is different.

第3の観点では、上記第1の観点または第2の観点におけるアクティブノイズフィルタはさらに、前記第1検出用フェライトコアの2次側に配置され、前記第1電源線を伝搬する第1周波数帯域のコモンモードノイズを増幅させるノイズをカットさせる第1バンドパスフィルタと、前記第2検出用フェライトコアの2次側に配置され、前記第2電源線を伝搬する第2周波数帯域のコモンモードノイズを増幅させるノイズをカットさせる第2バンドパスフィルタと、を備える。   In a third aspect, the active noise filter according to the first aspect or the second aspect is further disposed on the secondary side of the first detection ferrite core and propagates through the first power line. A first band-pass filter that cuts noise that amplifies the common mode noise and a second frequency band common mode noise that is disposed on the secondary side of the second detection ferrite core and propagates through the second power line. A second bandpass filter for cutting noise to be amplified.

第4の観点では、上記第3の観点におけるアクティブノイズフィルタにおいて、前記第1バンドパスフィルタおよび前記第2バンドパスフィルタは、レジスタンス、キャパシタンスおよびインダクタンスから構成されるパッシブフィルタ、または増幅回路のような能動素子にて構成されるアクティブフィルタとして機能する。   According to a fourth aspect, in the active noise filter according to the third aspect, the first band-pass filter and the second band-pass filter are a passive filter composed of resistance, capacitance, and inductance, or an amplifier circuit. It functions as an active filter composed of active elements.

第5の観点では、上記第3の観点または第4の観点におけるアクティブノイズフィルタは更に、前記第1周波数帯域のコモンモードノイズの大きさに起因して変化し、前記第1検出用フェライトコアの2次側を巻回する導線に誘起される前記第1電圧を計測する電圧計と、前記第1電圧を減少させるべく、前記第1増幅回路を構成する素子のインピーダンスの値を制御する制御部と、備える。   In the fifth aspect, the active noise filter according to the third aspect or the fourth aspect is further changed due to the magnitude of the common mode noise in the first frequency band, and the first detecting ferrite core A voltmeter for measuring the first voltage induced in the conducting wire wound around the secondary side, and a control unit for controlling the impedance value of the elements constituting the first amplifier circuit in order to reduce the first voltage And prepare.

第6の観点では、上記第5の観点におけるアクティブノイズフィルタにおいて、前記第1増幅回路は、第1素子および第2素子を備え、前記制御部は、前記第1素子のインピーダンスを増加させ、その結果、前記電圧計により前記第1電圧が上昇したと判定した場合には、前記第1素子のインピーダンスを低下させ、または前記電圧計により前記第1電圧が減少したと判定した場合には、そのまま前記第1素子のインピーダンスを低下することで、前記低下した前記第1電圧を更に低下させる。   In a sixth aspect, in the active noise filter according to the fifth aspect, the first amplifier circuit includes a first element and a second element, and the control unit increases the impedance of the first element, and As a result, when it is determined by the voltmeter that the first voltage has increased, the impedance of the first element is decreased, or when it is determined by the voltmeter that the first voltage has decreased, The lowered first voltage is further lowered by lowering the impedance of the first element.

第7の観点では、上記第6の観点におけるアクティブノイズフィルタにおいて、前記制御部は、前記第1増幅回路の第1素子のインピーダンスを増加または低下させる途中で、それまで減少していた前記第1電圧が再度上昇したと判定した場合、前記第1素子のインピーダンスの増加または低下を停止する。   In a seventh aspect, in the active noise filter according to the sixth aspect, the control unit decreases the impedance of the first element of the first amplifier circuit while increasing or decreasing the impedance of the first element. When it is determined that the voltage has increased again, the increase or decrease in the impedance of the first element is stopped.

第8の観点では、妨害源となる電子機器から発生し、電源線を伝搬するコモンモードノイズを検出した検出用フェライトコアにて誘起されたノイズ電圧に応じて、増幅回路を構成する第1素子、および第2素子のインピーダンスを順次制御する制御装置が実行するアクティブノイズフィルタの特性制御方法であって、前記検出用フェライトコアの1次側にて検出され、当該検出用フェライトコアの2次側に誘起された前記コモンモードノイズに応じた前記ノイズ電圧をモニタリングすることと、前記モニタリングした前記コモンモードノイズのノイズ電圧が低下するように、前記増幅回路の前記第1素子のインピーダンスを増加または低下させることと、前記第1素子の前記インピーダンスを増加または低下させたことで得られた前記コモンモードノイズのノイズ電圧がさらに低下するように、前記増幅回路の前記第2素子のインピーダンスを増加または低下させることと、を備える。   In an eighth aspect, the first element that constitutes the amplifier circuit according to the noise voltage that is generated by the detection ferrite core that detects the common mode noise that is generated from the electronic device that is the interference source and propagates through the power line. , And a characteristic control method of an active noise filter executed by a control device that sequentially controls the impedance of the second element, which is detected on the primary side of the detection ferrite core and is secondary to the detection ferrite core Monitoring the noise voltage according to the common mode noise induced in the signal, and increasing or decreasing the impedance of the first element of the amplifier circuit so that the noise voltage of the monitored common mode noise decreases. And the common obtained by increasing or decreasing the impedance of the first element As noise voltage mode noise is further reduced, and a possible increase or decrease the impedance of the second element of the amplifier circuit.

本発明によれば、コモンモードノイズを広帯域で抑制可能とするアクティブノイズフィルタおよびアクティブノイズフィルタの特性制御方法を実現することができる。   According to the present invention, it is possible to realize an active noise filter and an active noise filter characteristic control method capable of suppressing common mode noise in a wide band.

本発明の第1実施形態に係るアクティブノイズフィルタを備えたノイズ抑制システムの全体構成を示した図。The figure which showed the whole structure of the noise suppression system provided with the active noise filter which concerns on 1st Embodiment of this invention. 第1実施形態に係るアクティブノイズフィルタの全体構成における各構成を機能ブロックとして示した図。The figure which showed each structure in the whole structure of the active noise filter which concerns on 1st Embodiment as a functional block. アクティブノイズフィルタが備えるノイズフィルタによるコモンモードノイズCnの抑制を示したグラフ。The graph which showed suppression of common mode noise Cn by the noise filter with which an active noise filter is provided. ノイズフィルタに対して単一の増幅回路を設けたアクティブノイズフィルタ10の全体構成図を示した図。The figure which showed the whole block diagram of the active noise filter 10 which provided the single amplifier circuit with respect to the noise filter. ノイズフィルタに対して単一の増幅回路を設けたアクティブノイズフィルタ10の全体構成図を示した図。The figure which showed the whole block diagram of the active noise filter 10 which provided the single amplifier circuit with respect to the noise filter. アクティブノイズフィルタによる挿入損失特性(S21[dB]−周波数[Hz])を示した図。The figure which showed the insertion loss characteristic (S21 [dB] -frequency [Hz]) by an active noise filter. 本発明の第2実施形態に係るアクティブノイズフィルタを備えたノイズ抑制システムの全体構成を示した図。The figure which showed the whole structure of the noise suppression system provided with the active noise filter which concerns on 2nd Embodiment of this invention. 第2実施形態に係るアクティブノイズフィルタの全体構成における各構成を機能ブロックとして示した図。The figure which showed each structure in the whole structure of the active noise filter which concerns on 2nd Embodiment as a functional block. バンドパスフィルタを備えたアクティブノイズフィルタによる挿入損失特性(S21[dB]−周波数[Hz])を示した図。The figure which showed the insertion loss characteristic (S21 [dB] -frequency [Hz]) by the active noise filter provided with the band pass filter. 本発明の第3の実施形態に係るノイズフィルタの全体構成を示した図。The figure which showed the whole structure of the noise filter which concerns on the 3rd Embodiment of this invention. ノイズフィルタの等価回路を示した図。The figure which showed the equivalent circuit of the noise filter. ノイズフィルタの等価回路を示した図。The figure which showed the equivalent circuit of the noise filter. 本発明の第4実施形態に係るアクティブノイズフィルタを備えたノイズ抑制システムの全体構成を示した図。The figure which showed the whole structure of the noise suppression system provided with the active noise filter which concerns on 4th Embodiment of this invention. アクティブノイズフィルタのノイズフィルタにおける、増幅回路およびマイコンの回路構成を詳細に示した図。The figure which showed in detail the circuit structure of the amplifier circuit and microcomputer in the noise filter of an active noise filter. アクティブノイズフィルタの全体構成における各構成を機能ブロックとして示した図。The figure which showed each structure in the whole structure of an active noise filter as a functional block. アクティブノイズフィルタのノイズフィルタ内に設けられた検出用フェライトコア毎に実施するコモンモードノイズのノイズ電圧モニタリング処理を示したフローチャート。The flowchart which showed the noise voltage monitoring process of the common mode noise implemented for every ferrite core for a detection provided in the noise filter of an active noise filter. 従来技術に係るアクティブノイズフィルタの全体構成を示した図。The figure which showed the whole structure of the active noise filter which concerns on a prior art.

以下、本発明の実施形態に係るアクティブノイズフィルタおよびアクティブノイズフィルタの特性制御方法について図面を参照して説明する。   Hereinafter, an active noise filter and an active noise filter characteristic control method according to embodiments of the present invention will be described with reference to the drawings.

1.第1実施形態
図1は、第1実施形態に係るアクティブノイズフィルタ10を備えたノイズ抑制システム1の全体構成を示した図である。
1. First embodiment
FIG. 1 is a diagram illustrating an overall configuration of a noise suppression system 1 including an active noise filter 10 according to the first embodiment.

ノイズ抑制システム1は、電子機器20、電子機器30、およびこれらの電子機器20、30の間に設けられたノイズフィルタ11およびノイズフィルタ12を備える。   The noise suppression system 1 includes an electronic device 20, an electronic device 30, and a noise filter 11 and a noise filter 12 provided between these electronic devices 20 and 30.

また、ノイズフィルタ11およびノイズフィルタ12によりアクティブノイズフィルタ10が構成される。   Further, the noise filter 11 and the noise filter 12 constitute an active noise filter 10.

電子機器20は、コモンモードノイズCnを発生する。このコモンモードノイズCnが電源線(Sp1〜Sp5)を伝搬する。   The electronic device 20 generates common mode noise Cn. The common mode noise Cn propagates through the power supply lines (Sp1 to Sp5).

なお、電源線Sp1〜Sp5を区別しない場合には、単に電源線Spと呼ぶことにする。   When the power supply lines Sp1 to Sp5 are not distinguished from each other, they are simply referred to as the power supply lines Sp.

電子機器30は、ノイズフィルタ11およびノイズフィルタ12を中継する電源線Spを介して電子機器20と接続される。   The electronic device 30 is connected to the electronic device 20 through a power supply line Sp that relays the noise filter 11 and the noise filter 12.

アクティブノイズフィルタ10は、電源線Spを伝搬するコモンモードノイズCnを抑制する。   The active noise filter 10 suppresses common mode noise Cn propagating through the power supply line Sp.

アクティブノイズフィルタ10は、ノイズフィルタ11、およびこのノイズフィルタ11と電源線Spにて連結されたノイズフィルタ12を備える。   The active noise filter 10 includes a noise filter 11 and a noise filter 12 connected to the noise filter 11 through a power supply line Sp.

ここで、ノイズフィルタ11およびノイズフィルタ12は、それぞれ異なる周波数帯域のコモンモードノイズCnを抑制する。   Here, the noise filter 11 and the noise filter 12 suppress common mode noise Cn in different frequency bands.

以下では、ノイズフィルタ11により第1周波数帯域f1におけるコモンモードノイズCnが抑制され、ノイズフィルタ12により第2周波数帯域f2におけるコモンモードノイズCnが抑制されるものとする。   In the following, it is assumed that the common mode noise Cn in the first frequency band f1 is suppressed by the noise filter 11, and the common mode noise Cn in the second frequency band f2 is suppressed by the noise filter 12.

なお、アクティブノイズフィルタ10が備えるノイズフィルタの数は、2つに限らず、これ以上であってもよい。これにより、ノイズフィルタの数だけ広域の周波数帯域を抑制することが可能となる。   Note that the number of noise filters included in the active noise filter 10 is not limited to two and may be more than that. Thereby, it is possible to suppress a wide frequency band by the number of noise filters.

ノイズフィルタ11は、その形状が、例えば第1の大きさを有する検出用フェライトコア11aおよび帰還用フェライトコア11b、ならびに増幅回路11cを備える。   The noise filter 11 includes a detection ferrite core 11a, a feedback ferrite core 11b, and an amplifier circuit 11c, for example, having a first size.

検出用フェライトコア11aは、その1次側に電源線Sp1、2次側に導線w1が巻かれ、図示せぬ1次側コイルおよび2次側コイルを有するトランスが構成される。   The detection ferrite core 11a has a power line Sp1 on the primary side and a conductive wire w1 wound on the secondary side to form a transformer having a primary coil and a secondary coil (not shown).

帰還用フェライトコア11bは、その1次側に導線w2、2次側に電源線Sp2が巻かれ、図示せぬ1次側コイルおよび2次側コイルを有するトランスが構成される。   The feedback ferrite core 11b has a conductor w2 on the primary side and a power supply line Sp2 on the secondary side to form a transformer having a primary coil and a secondary coil (not shown).

増幅回路11cは、例えば、差動増幅器を用いて構成され、その正極側入力端子(以下、非反転入力端子(+))に検出用フェライトコア11aの2次側に巻かれた導線w1の一端が接続され、負極側入力端子(以下、反転入力端子(−))には、2次側に巻かれた導線w1の他端および帰還用フェライトコア11bの1次側コイルの他端が接続される。   The amplifier circuit 11c is configured by using, for example, a differential amplifier, and one end of a conducting wire w1 wound around the secondary side of the detection ferrite core 11a at the positive input terminal (hereinafter, non-inverting input terminal (+)). The other end of the lead wire w1 wound on the secondary side and the other end of the primary coil of the feedback ferrite core 11b are connected to the negative side input terminal (hereinafter referred to as the inverting input terminal (-)). The

さらに、増幅回路11cの出力端子OUT1は、帰還用フェライトコア11bの1次側に巻かれた導線w2の一端に接続される。なお、帰還用フェライトコア11bの1次側に巻かれた導線w2の他端が、増幅回路11cの負極側入力端子(以下、反転入力端子(−))に接続されず、接地(図1中、「G」と記載)される構成であってもよい。   Furthermore, the output terminal OUT1 of the amplifier circuit 11c is connected to one end of a conducting wire w2 wound around the primary side of the feedback ferrite core 11b. Note that the other end of the lead wire w2 wound around the primary side of the feedback ferrite core 11b is not connected to the negative input terminal (hereinafter, the inverting input terminal (−)) of the amplifier circuit 11c, and is grounded (in FIG. 1). , Described as “G”).

上記構成の増幅回路11cは、非反転入力端子(+)と反転入力端子(−)とに供給される電位差に応じた帰還電流I1を、その出力端子から帰還用フェライトコア11bの1次側に巻かれた導線w2の一端に供給する。   The amplifier circuit 11c configured as described above feeds a feedback current I1 corresponding to the potential difference supplied to the non-inverting input terminal (+) and the inverting input terminal (−) from the output terminal to the primary side of the feedback ferrite core 11b. It supplies to the end of the wound conducting wire w2.

また、ノイズフィルタ12は、それを構成する(検出用、帰還用)フェライトコア(12a、12b)のサイズが、ノイズフィルタ11が備える(検出用、帰還用)フェライトコア(11a、11b)よりも大きいサイズ(第2の大きさ)を有する点を除いて、ノイズフィルタ11と同様の構成を採用する。   Further, the noise filter 12 is configured so that the size of the ferrite core (12a, 12b) constituting the (filter for detection, feedback) is larger than the ferrite core (11a, 11b) included in the noise filter 11 (for detection, feedback). Except for having a large size (second size), the same configuration as that of the noise filter 11 is adopted.

すなわち、ノイズフィルタ12を構成する(検出用、帰還用)フェライトコア(12a、12b)は、図示せぬ1次側コイルおよび2次側コイルを有するトランスとして機能する。   That is, the ferrite core (12a, 12b) constituting the noise filter 12 (for detection and feedback) functions as a transformer having a primary side coil and a secondary side coil (not shown).

検出用フェライトコア12aは、その1次側に電源線Sp3が巻かれ、2次側に導線w3が巻かれる。   In the detection ferrite core 12a, the power line Sp3 is wound on the primary side, and the conductive wire w3 is wound on the secondary side.

ここで、検出用フェライトコア12aの1次側に巻かれた電源線Sp3と、ノイズフィルタ11内の帰還用フェライトコア11bの2次側に巻かれた電源線Sp2と、が直列接続されることで、ノイズフィルタ12とノイズフィルタ11とが連結される。   Here, the power supply line Sp3 wound on the primary side of the detection ferrite core 12a and the power supply line Sp2 wound on the secondary side of the feedback ferrite core 11b in the noise filter 11 are connected in series. Thus, the noise filter 12 and the noise filter 11 are connected.

帰還用フェライトコア12bは、1次側に導線w4、2次側に電源線Sp4が巻かれる。   The feedback ferrite core 12b is wound with the lead wire w4 on the primary side and the power supply line Sp4 on the secondary side.

増幅回路12cは、例えば、差動増幅器を用いて構成され、その正極側入力端子(以下、非反転入力端子(+))に検出用フェライトコア12aの2次側に巻かれた導線w3の一端が接続され、負極側入力端子(以下、反転入力端子(−))には、当該導線w3の他端および帰還用フェライトコア12bの1次側に巻かれた導線w4の他端が接続される。   The amplifier circuit 12c is configured by using, for example, a differential amplifier, and one end of a conducting wire w3 wound around the secondary side of the detection ferrite core 12a at a positive input terminal (hereinafter, non-inverting input terminal (+)). And the other end of the conducting wire w3 and the other end of the conducting wire w4 wound around the primary side of the feedback ferrite core 12b are connected to the negative side input terminal (hereinafter referred to as the inverting input terminal (−)). .

さらに、増幅回路12cの出力端子OUT2は、帰還用フェライトコア12bの1次側に巻かれた導線w4の一端に接続される。なお、帰還用フェライトコア12bの1次側に巻かれた導線w4の他端についても、増幅回路12cの反転入力端子(−)に接続されず、接地(図1中、「G」と記載)される構成であってもよい。   Further, the output terminal OUT2 of the amplifier circuit 12c is connected to one end of a conducting wire w4 wound around the primary side of the feedback ferrite core 12b. Note that the other end of the lead wire w4 wound on the primary side of the feedback ferrite core 12b is not connected to the inverting input terminal (−) of the amplifier circuit 12c, and is grounded (described as “G” in FIG. 1). It may be configured.

上記構成の増幅回路12cは、非反転入力端子(+)と反転入力端子(−)との差に応じた帰還電流I2を、その出力端子OUT2から帰還用フェライトコア12bの1次側の導線w4の一端に供給する。   The amplifier circuit 12c configured as described above generates a feedback current I2 corresponding to the difference between the non-inverting input terminal (+) and the inverting input terminal (−) from the output terminal OUT2 to the primary side lead w4 of the feedback ferrite core 12b. To one end.

なお、ノイズフィルタ11およびノイズフィルタ12が異なる周波数帯域を抑制する構成として、ノイズフィルタ11を構成する検出用フェライトコア11aおよび帰還用フェライトコア11bと、ノイズフィルタ12を構成する検出用フェライトコア12aおよび帰還用フェライトコア12bと、の各フェライトコアのサイズを異にしたが、これに限らない。   The noise filter 11 and the noise filter 12 are configured to suppress different frequency bands. The detection ferrite core 11a and the feedback ferrite core 11b that constitute the noise filter 11, the detection ferrite core 12a that constitutes the noise filter 12, and Although the size of each ferrite core of the feedback ferrite core 12b is different, it is not limited to this.

すなわち、検出用フェライトコア11aおよび帰還用フェライトコア11bと、検出用フェライトコア12aおよび帰還用フェライトコア12bと、で少なくとも1つ異なる材料や形状を採用してもよい。   That is, at least one different material and shape may be employed for the detection ferrite core 11a and the feedback ferrite core 11b, and the detection ferrite core 12a and the feedback ferrite core 12b.

またなお、抑制可能な周波数帯域がノイズフィルタ(11、12)で異なっていれば良いことから、少なくとも検出用フェライトコア11aと検出用フェライトコア12aとの間で、サイズ、形状、材料の1つが異なった構成であれば良い。   In addition, since it is only necessary that the frequency bands that can be suppressed differ between the noise filters (11, 12), at least one of the size, shape, and material is between the detection ferrite core 11a and the detection ferrite core 12a. Any different configuration may be used.

次に、図2を用いて、図1で示したアクティブノイズフィルタ10を構成する各部の機能について説明する。
図2は、アクティブノイズフィルタ10の全体構成における各構成を機能ブロックとして示した図である。この機能ブロック図では、敢えてコモンモードノイズCnが伝搬する電源線Sp(図2中、Sp1〜Sp5と記載)をノイズフィルタ11およびノイズフィルタ12の外側に記載している。
Next, the function of each part constituting the active noise filter 10 shown in FIG. 1 will be described with reference to FIG.
FIG. 2 is a diagram showing each component in the overall configuration of the active noise filter 10 as a functional block. In this functional block diagram, the power supply line Sp (indicated as Sp1 to Sp5 in FIG. 2) through which the common mode noise Cn propagates is described outside the noise filter 11 and the noise filter 12.

検出用フェライトコア11aは、電源線Spを伝搬するコモンモードノイズCnのうち、第1周波数帯域f1のコモンモードノイズCnを検出する機能を有する。   The detection ferrite core 11a has a function of detecting the common mode noise Cn in the first frequency band f1 among the common mode noise Cn propagating through the power line Sp.

増幅回路11cは、検出用フェライトコア11aにて検出したコモンモードノイズCnの電圧(以下、ノイズ電圧VN)に応じた帰還電流I1を帰還用フェライトコア11bに供給する機能を有する。   The amplifier circuit 11c has a function of supplying a feedback current I1 corresponding to the voltage of the common mode noise Cn detected by the detection ferrite core 11a (hereinafter, noise voltage VN) to the feedback ferrite core 11b.

帰還用フェライトコア11bは、増幅回路11cからの帰還電流I1により、自身の、図示せぬ2次側コイルに、コモンモードノイズCnの伝搬方向とは反対の逆起電力V1(コモンモードノイズCnを抑制する方向の電圧V1)を誘起させる。   Due to the feedback current I1 from the amplifier circuit 11c, the feedback ferrite core 11b applies a counter electromotive force V1 (common mode noise Cn opposite to the propagation direction of the common mode noise Cn) to its secondary coil (not shown). A voltage V1) in the direction of suppression is induced.

これにより、電源線Spを伝搬するコモンモードノイズCnのうち、第1周波数帯域f1のノイズが抑制される。   Thereby, the noise of the 1st frequency band f1 is suppressed among the common mode noise Cn which propagates the power supply line Sp.

さらに、検出用フェライトコア12aは、電源線Spを伝搬するコモンモードノイズCnのうち、第2周波数帯域f2のコモンモードノイズCnを検出する機能を有する。   Further, the detection ferrite core 12a has a function of detecting the common mode noise Cn in the second frequency band f2 among the common mode noise Cn propagating through the power supply line Sp.

増幅回路12cは、検出用フェライトコア12aにて検出したコモンモードノイズCnのノイズ電圧VNに応じた帰還電流I2を帰還用フェライトコア12bに供給する機能を有する。   The amplifier circuit 12c has a function of supplying a feedback current I2 corresponding to the noise voltage VN of the common mode noise Cn detected by the detection ferrite core 12a to the feedback ferrite core 12b.

帰還用フェライトコア12bは、増幅回路12cからの帰還電流I2により、2次側コイルに、コモンモードノイズCnの伝搬方向とは反対の逆起電力V2(コモンモードノイズCnを抑制する方向の電圧V2)を誘起させる。   The feedback ferrite core 12b has a counter electromotive force V2 (a voltage V2 in a direction to suppress the common mode noise Cn) that is opposite to the propagation direction of the common mode noise Cn in the secondary coil by the feedback current I2 from the amplifier circuit 12c. ) Is induced.

これにより、電源線Spを伝搬するコモンモードノイズCnのうち、第2周波数帯域f2のノイズが抑制される。   Thereby, the noise of the 2nd frequency band f2 is suppressed among the common mode noise Cn which propagates the power supply line Sp.

この結果、コモンモードノイズCnのうち、第1周波数帯域f1のノイズの他、第2周波数帯域f2のノイズが抑制される。   As a result, in the common mode noise Cn, noise in the second frequency band f2 is suppressed in addition to noise in the first frequency band f1.

図3を用いてノイズフィルタ11およびノイズフィルタ12を備えたアクティブノイズフィルタ10によるコモンモードノイズCnの抑制効果について説明する。   The effect of suppressing the common mode noise Cn by the active noise filter 10 including the noise filter 11 and the noise filter 12 will be described with reference to FIG.

図3は、縦軸に挿入損失[S21(dB)]を、横軸に周波数[Hz]を示し、アクティブノイズフィルタ10によるコモンモードノイズCnの抑制効果を示したグラフである。   FIG. 3 is a graph showing the insertion loss [S21 (dB)] on the vertical axis and the frequency [Hz] on the horizontal axis, and the effect of suppressing the common mode noise Cn by the active noise filter 10.

ノイズフィルタ11は、第1中心周波数fc1、第1周波数帯域幅w1の挿入損失特性を有し、第1周波数帯域f1についてコモンモードノイズCnを抑制する。   The noise filter 11 has an insertion loss characteristic with a first center frequency fc1 and a first frequency bandwidth w1, and suppresses common mode noise Cn for the first frequency band f1.

また、ノイズフィルタ12は、第2中心周波数fc2、第2周波数帯域幅w2の挿入損失特性を有し、第1周波数帯域f1とは異なる第2周波数帯域f2についてコモンモードノイズCnを抑制する。   The noise filter 12 has insertion loss characteristics of the second center frequency fc2 and the second frequency bandwidth w2, and suppresses the common mode noise Cn in the second frequency band f2 different from the first frequency band f1.

すなわち、アクティブノイズフィルタ10においてノイズフィルタ11およびノイズフィルタ12を用いることで、第1周波数帯域f1と第2周波数帯域f2とを重ね合わせた広い帯域幅w3のノイズフィルタを得ることが出来る。   That is, by using the noise filter 11 and the noise filter 12 in the active noise filter 10, it is possible to obtain a noise filter having a wide bandwidth w3 in which the first frequency band f1 and the second frequency band f2 are overlapped.

したがって、上記構成のアクティブノイズフィルタ10によれば、第1周波数帯域f1のコモンモードノイズCnを抑制するノイズフィルタ11および第2周波数帯域f2のコモンモードノイズCnを抑制するノイズフィルタ12を備える。ノイズフィルタ(11、12)は、第1、第2の大きさの検出用フェライトコア(11a、12a)と、第1、第2の大きさの帰還用フェライトコア(11b、12b)と、増幅回路(11c、12c)と、を備え、当該ノイズフィルタ12内に設けられた検出用フェライトコア12aの1次側に巻かれた電源線Spと、ノイズフィルタ11内の帰還用フェライトコア11bの2次側に巻かれた電源線Spと、を直列接続させることで、ノイズフィルタ11とノイズフィルタ12とを、連結させる。   Therefore, the active noise filter 10 having the above configuration includes the noise filter 11 that suppresses the common mode noise Cn in the first frequency band f1 and the noise filter 12 that suppresses the common mode noise Cn in the second frequency band f2. The noise filter (11, 12) includes a first and second size detecting ferrite core (11a, 12a), a first and second size feedback ferrite core (11b, 12b), and an amplification. A power line Sp wound around the primary side of the detection ferrite core 12 a provided in the noise filter 12, and two of the feedback ferrite core 11 b in the noise filter 11. The noise filter 11 and the noise filter 12 are connected by connecting the power line Sp wound on the next side in series.

第1実施形態に係るアクティブノイズフィルタ10によれば、ノイズフィルタ11およびノイズフィルタ12を用いて第1周波数帯域f1と第2周波数帯域f2とを重ね合わせ、コモンモードノイズCnを広い帯域幅w3で抑制することができる。   According to the active noise filter 10 according to the first embodiment, the first frequency band f1 and the second frequency band f2 are superimposed using the noise filter 11 and the noise filter 12, and the common mode noise Cn is widened with a wide bandwidth w3. Can be suppressed.

なお、第1実施形態では、ノイズフィルタ11(12)毎にそれぞれ増幅回路11c(12c)を設けた構成を採用したが、これに限られない。   In addition, in 1st Embodiment, although the structure which provided the amplifier circuit 11c (12c) for each noise filter 11 (12) was employ | adopted, it is not restricted to this.

例えば、ノイズフィルタ11およびノイズフィルタ12に対して単一の増幅回路を設けた構成であってもよい。   For example, the structure which provided the single amplifier circuit with respect to the noise filter 11 and the noise filter 12 may be sufficient.

図4A、および図4Bは、ノイズフィルタ(11、12)に対して単一の増幅回路13を設けたアクティブノイズフィルタ10の全体構成図を示した図である。   4A and 4B are diagrams showing the entire configuration of the active noise filter 10 in which a single amplifier circuit 13 is provided for the noise filters (11, 12).

図4Aに、増幅回路13に対して並列接続させた検出用フェライトコア(11a、12a)および帰還用フェライトコア(11b、12b)を備えるアクティブノイズフィルタ10を示す。   FIG. 4A shows an active noise filter 10 including a detection ferrite core (11a, 12a) and a feedback ferrite core (11b, 12b) connected in parallel to the amplifier circuit 13.

図示するように、増幅回路13に対して左側に検出用フェライトコア(11a、12a)を配置し、右側に帰還用フェライトコア(11b、12b)を配置する。   As shown in the figure, the detection ferrite cores (11a, 12a) are arranged on the left side with respect to the amplifier circuit 13, and the feedback ferrite cores (11b, 12b) are arranged on the right side.

具体的には、検出用フェライトコア(11a、12a)の1次側に、直列接続された電源線(Sp1、Sp2)を巻き、またノードN1およびノードN2にて、検出用フェライトコア(11a、12a)の2次側に巻かれる導線w1の一端および他端を共通接続させつつ、それら導線w1の一端および他端を増幅回路13の非反転入力端子(+)および反転入力端子(−)と接続させる。   Specifically, power supply lines (Sp1, Sp2) connected in series are wound around the primary side of the detection ferrite cores (11a, 12a), and the detection ferrite cores (11a, 12a) are connected at the nodes N1 and N2. 12a), one end and the other end of the conducting wire w1 wound on the secondary side are connected in common, and one end and the other end of the conducting wire w1 are connected to the non-inverting input terminal (+) and the inverting input terminal (-) of the amplifier circuit 13, respectively. Connect.

さらに帰還用フェライトコア(11b、12b)については、ノードN3およびノードN4にて、帰還用フェライトコア(11b、12b)の1次側に巻かれる導線w2の一端および他端を共通接続させ、帰還用フェライトコア(11b、12b)の2次側に電源線(Sp3、Sp4)を巻く。   Further, with respect to the feedback ferrite core (11b, 12b), one end and the other end of the lead wire w2 wound around the primary side of the feedback ferrite core (11b, 12b) are commonly connected at the nodes N3 and N4, and the feedback is performed. The power supply lines (Sp3, Sp4) are wound around the secondary side of the ferrite core (11b, 12b).

図4Bは、増幅回路13に対して検出用フェライトコア(11a、12a)および帰還用フェライトコア(11b、12b)を直列接続させたアクティブノイズフィルタ10を示した図である。   FIG. 4B is a diagram showing an active noise filter 10 in which a detection ferrite core (11a, 12a) and a feedback ferrite core (11b, 12b) are connected in series to the amplifier circuit 13.

図4Aと同様に、増幅回路13に対して左側に検出用フェライトコア(11a、12a)を配置し、右側に帰還用フェライトコア(11b、12b)を配置する。   As in FIG. 4A, the detection ferrite cores (11a, 12a) are arranged on the left side of the amplifier circuit 13, and the feedback ferrite cores (11b, 12b) are arranged on the right side.

具体的には、検出用フェライトコア(11a、12a)の1次側および2次側に巻かれる電源線(Sp1、Sp2)および導線w1をそれぞれ直列接続させ、また直列接続させた導線w1の一端および他端を増幅回路13の非反転入力端子(+)および反転入力端子(−)と接続させる。   Specifically, the power supply wires (Sp1, Sp2) and the conductive wire w1 wound around the primary side and the secondary side of the detection ferrite core (11a, 12a) are connected in series, and one end of the conductive wire w1 connected in series. And the other end are connected to the non-inverting input terminal (+) and the inverting input terminal (−) of the amplifier circuit 13.

さらに帰還用フェライトコア(11b、12b)についても同様に、帰還用フェライトコア(11b、12b)の1次側および2次側に巻かれる導線w2および電源線(Sp3、Sp4)をそれぞれ直列接続させる。   Further, similarly for the feedback ferrite core (11b, 12b), the lead wire w2 and the power supply line (Sp3, Sp4) wound around the primary side and the secondary side of the feedback ferrite core (11b, 12b) are respectively connected in series. .

なお、検出用フェライトコア(11a、12a)を、図4Bのように直列接続させ、一方、帰還用フェライトコア(11b、12b)を図4Aのように並列接続させた構成からなるアクティブノイズフィルタ10を採用してもよい。   Note that the active noise filter 10 is configured such that the detection ferrite cores (11a, 12a) are connected in series as shown in FIG. 4B, while the feedback ferrite cores (11b, 12b) are connected in parallel as shown in FIG. 4A. May be adopted.

さらに、検出用フェライトコア(11a、12a)を、図4Aのように並列接続させ、一方、帰還用フェライトコア(11b、12b)を図4Bのように直列接続させた構成からなるアクティブノイズフィルタ10を採用してもよい。   Further, the active noise filter 10 is configured such that the detection ferrite cores (11a, 12a) are connected in parallel as shown in FIG. 4A, while the feedback ferrite cores (11b, 12b) are connected in series as shown in FIG. 4B. May be adopted.

図4Aおよび図4Bに示すアクティブノイズフィルタ10の構成であっても、第1周波数帯域f1と第2周波数帯域f2とを重ね合わせ、コモンモードノイズCnを広い帯域幅w3で抑制することができる。   Even in the configuration of the active noise filter 10 shown in FIGS. 4A and 4B, the first frequency band f1 and the second frequency band f2 can be overlapped to suppress the common mode noise Cn with a wide bandwidth w3.

2.第2実施形態
次に、第2実施形態に係るアクティブノイズフィルタ10について説明する。
第2実施形態に係るアクティブノイズフィルタ10は、増幅回路(11c、12c)の前段に、バンドパスフィルタ(BF1、BF2)を設けた点で、第1実施形態とその構成が異なる。
2. Second embodiment
Next, the active noise filter 10 according to the second embodiment will be described.
The active noise filter 10 according to the second embodiment is different from the first embodiment in that bandpass filters (BF1, BF2) are provided in front of the amplifier circuits (11c, 12c).

このような構成を採用したのは、第1実施形態において、アクティブノイズフィルタ10が備えるノイズフィルタ(11、12)内の増幅回路(11c、12c)やその他の素子が影響し、コモンモードノイズCnの周波数帯域に依っては帰還用フェライトコア(11b、12b)にて誘起される逆起電力(V1、V2)の位相が、電源線Spを伝搬するコモンモードノイズCnの位相と同相となる(以下、「周波数特性のずれ」と呼ぶ)ことが原因で、当該コモンモードノイズCnを増幅させてしまうことがあるという背景に鑑みたものである。   Such a configuration is adopted in the first embodiment because the amplifier circuit (11c, 12c) and other elements in the noise filter (11, 12) included in the active noise filter 10 influence the common mode noise Cn. Depending on the frequency band, the phase of the back electromotive force (V1, V2) induced in the feedback ferrite core (11b, 12b) is in phase with the phase of the common mode noise Cn propagating through the power line Sp ( This is considered in view of the background that the common mode noise Cn may be amplified due to the fact that it is hereinafter referred to as “frequency characteristic deviation”.

図5は、バンドパスフィルタを設けない場合でのアクティブノイズフィルタ10において、周波数f0で挿入損失(S21[dB])が正の値となる様子を示したグラフである。   FIG. 5 is a graph showing how the insertion loss (S21 [dB]) becomes a positive value at the frequency f0 in the active noise filter 10 when no bandpass filter is provided.

図示するように、アクティブノイズフィルタ10が備えるノイズフィルタ(11、12)において周波数特性のずれが原因となり、周波数f0で挿入損失[S21(dB)]が正の値となり、この結果、コモンモードノイズCnを増幅させてしまうことがある。   As shown in the figure, in the noise filters (11, 12) included in the active noise filter 10, the frequency loss is caused and the insertion loss [S21 (dB)] becomes a positive value at the frequency f0. As a result, the common mode noise Cn may be amplified.

なお、周波数f0だけでなく、複数の周波数fn(n:自然数)においても挿入損失(S21[dB])が正の値となる可能性がある。   Note that the insertion loss (S21 [dB]) may be a positive value not only at the frequency f0 but also at a plurality of frequencies fn (n: natural number).

このため、第2実施形態では、コモンモードノイズCnのうち挿入損失[S21(dB)]が負の値となるようなノイズを通過させるバンドパスフィルタ(BF1、BF2)を搭載したアクティブノイズフィルタ10を採用する。
以下、図6を参照して説明する。
なお、第1実施形態に係るノイズ抑制システム1と同一の構成については同一の符号を付し、またその構成に係る説明を省略する。
For this reason, in the second embodiment, the active noise filter 10 including the band-pass filters (BF1, BF2) that allow the insertion loss [S21 (dB)] of the common mode noise Cn to have a negative value is passed. Is adopted.
Hereinafter, a description will be given with reference to FIG.
In addition, about the structure same as the noise suppression system 1 which concerns on 1st Embodiment, the same code | symbol is attached | subjected and the description which concerns on the structure is abbreviate | omitted.

図6は、第2実施形態に係るアクティブノイズフィルタ10を備えたノイズ抑制システム1の全体構成を示した図である。   FIG. 6 is a diagram illustrating an overall configuration of the noise suppression system 1 including the active noise filter 10 according to the second embodiment.

図示するように、第2実施形態に係るアクティブノイズフィルタ10におけるノイズフィルタ(11、12)は、増幅回路(11c、12c)の前段であって、検出用フェライトコア(11a、12a)の2次側に巻かれた導線(w1、w2)に介在して設けられるバンドパスフィルタ(BF1、BF2)を備える。   As shown in the figure, the noise filters (11, 12) in the active noise filter 10 according to the second embodiment are upstream of the amplifier circuits (11c, 12c), and are secondary to the detection ferrite cores (11a, 12a). Band pass filters (BF1, BF2) provided between the conductive wires (w1, w2) wound on the side are provided.

このバンドパスフィルタ(BF1、BF2)内には、一例として、レジスタンスRやキャパシタンスC、インダクタンスLが設けられる。この場合、バンドパスフィルタ(BF1、BF2)は、パッシブフィルタとして機能する。   As an example, a resistance R, a capacitance C, and an inductance L are provided in the bandpass filters (BF1, BF2). In this case, the band pass filters (BF1, BF2) function as passive filters.

また、バンドパスフィルタ(BF1、BF2)は、増幅回路のような能動素子を用いるによって構成されてもよい。この場合、バンドパスフィルタ(BF1、BF2)は、アクティブフィルタとして機能する。   The band pass filters (BF1, BF2) may be configured by using active elements such as an amplifier circuit. In this case, the band pass filters (BF1, BF2) function as active filters.

次に、図7を用いて、第2実施形態に係るアクティブノイズフィルタ10を構成する各部の機能について説明する。なお、第1実施形態に係るアクティブノイズフィルタ10と同一の機能については、その説明を省略する。
図7は、アクティブノイズフィルタ10の全体構成における各構成を機能ブロックとして示した図である。ここでも、コモンモードノイズCnが伝搬する電源線Sp(図7中、Sp1〜Sp5と記載)をノイズフィルタ11およびノイズフィルタ12の外側に記載する。
Next, the function of each part which comprises the active noise filter 10 which concerns on 2nd Embodiment is demonstrated using FIG. Note that the description of the same function as the active noise filter 10 according to the first embodiment is omitted.
FIG. 7 is a diagram showing each component in the overall configuration of the active noise filter 10 as a functional block. Here, the power supply line Sp (denoted as Sp1 to Sp5 in FIG. 7) through which the common mode noise Cn propagates is described outside the noise filter 11 and the noise filter 12.

また、電源線Spに伝搬するコモンモードノイズCnを、ノイズCn1(図7中、抑制される帯域ノイズCn1:細線)と、ノイズCn2と(図7中、増幅されてしまう帯域のノイズ:太線)と、に分ける。   Further, the common mode noise Cn propagating to the power supply line Sp is classified into noise Cn1 (band noise Cn1: fine line to be suppressed in FIG. 7) and noise Cn2 (noise in a band to be amplified in FIG. 7: thick line). And divided.

まず、検出用フェライトコア11aは、電源線Spを伝搬するコモンモードノイズCnのうち、第1周波数帯域f1のノイズ(Cn1、Cn2)を検出する機能を有する。   First, the detection ferrite core 11a has a function of detecting noise (Cn1, Cn2) in the first frequency band f1 among the common mode noise Cn propagating through the power supply line Sp.

ここで、ノイズCn1は、当該ノイズCn1が検出用フェライトコア11aにより検出されると、後段の帰還用フェライトコア11bによりコモンモードノイズCnの位相と逆位相の逆起電力V1を誘起する特性を有する。   Here, when the noise Cn1 is detected by the detection ferrite core 11a, the noise Cn1 has a characteristic of inducing a counter electromotive force V1 having a phase opposite to the phase of the common mode noise Cn by the subsequent feedback ferrite core 11b. .

一方、ノイズCn2は、当該ノイズCn2が検出用フェライトコア11aにより検出されると、帰還用フェライトコア11bによりコモンモードノイズCnの位相と同位相の逆起電力V1を誘起する特性を有する。   On the other hand, when the noise Cn2 is detected by the detection ferrite core 11a, the noise Cn2 has a characteristic of inducing a counter electromotive force V1 having the same phase as that of the common mode noise Cn by the feedback ferrite core 11b.

そこで、バンドパスフィルタBF1は、ノイズCn1を通過させ、ノイズCn2をカットする機能を有する。   Therefore, the bandpass filter BF1 has a function of passing the noise Cn1 and cutting the noise Cn2.

これにより、第1周波数帯域f1のうちコモンモードノイズCnの位相と逆位相の逆起電力V1を誘起させることになるノイズCn1だけがバンドパスフィルタBF1を通過することになる。すなわち、コモンモードノイズCnの挿入損失[S21(dB)]を負とすることのできるノイズだけがバンドパスフィルタBF1を通過する。   As a result, only the noise Cn1 that induces the counter electromotive force V1 having the opposite phase to the phase of the common mode noise Cn in the first frequency band f1 passes through the band pass filter BF1. That is, only noise that can make the insertion loss [S21 (dB)] of the common mode noise Cn negative passes through the band-pass filter BF1.

このように、第2実施形態に係るノイズフィルタ11は、第1周波数帯域f1のうちコモンモードノイズCnと同位相の逆起電力V1を誘起させることになるノイズCn2をカットすることで、コモンモードノイズCnの挿入損失[S21(dB)]が正の値となることを防止する機能を有する。   As described above, the noise filter 11 according to the second embodiment cuts the noise Cn2 that induces the counter electromotive force V1 having the same phase as that of the common mode noise Cn in the first frequency band f1 to thereby reduce the common mode. It has a function of preventing the insertion loss [S21 (dB)] of the noise Cn from becoming a positive value.

その後、ノイズフィルタ11と同様に、ノイズフィルタ12によるコモンモードノイズCnの抑制が実施される。すなわち、第2周波数帯域f2においてコモンモードノイズCnの挿入損失[S21(dB)]を正の値とすることなく、当該第2周波数帯域f2のコモンモードノイズCnの抑制が実施される。   Thereafter, similar to the noise filter 11, the common mode noise Cn is suppressed by the noise filter 12. That is, the common mode noise Cn in the second frequency band f2 is suppressed without setting the insertion loss [S21 (dB)] of the common mode noise Cn to a positive value in the second frequency band f2.

具体的には、バンドパスフィルタBF2により、検出用フェライトコア12aによって検出された第2周波数帯域f2のノイズ(Cn1、Cn2)のうちノイズCn1を通過させ、ノイズCn2をカットする。   Specifically, the noise Cn1 is passed through the noise (Cn1, Cn2) in the second frequency band f2 detected by the detection ferrite core 12a by the bandpass filter BF2, and the noise Cn2 is cut.

このように、第2実施形態に係るノイズフィルタ12は、第2周波数帯域f2のうちコモンモードノイズCnの位相と同位相の逆起電力V2を誘起させることになるノイズCn2をカットすることで、コモンモードノイズCnの挿入損失[S21(dB)]が正の値となることを防止する機能を有する。   Thus, the noise filter 12 according to the second embodiment cuts the noise Cn2 that induces the counter electromotive force V2 having the same phase as the phase of the common mode noise Cn in the second frequency band f2. It has a function of preventing the insertion loss [S21 (dB)] of the common mode noise Cn from becoming a positive value.

したがって、上記構成のアクティブノイズフィルタ10によれば、増幅回路(11c、12c)の前段に、コモンモードノイズCnを抑制する逆起電力(V1、V2)を誘起させることのできる、ノイズCn1のみを通過させるバンドパスフィルタ(BF1、BF2)を設ける。   Therefore, according to the active noise filter 10 having the above-described configuration, only the noise Cn1 that can induce the counter electromotive force (V1, V2) that suppresses the common mode noise Cn is provided in front of the amplifier circuits (11c, 12c). Band-pass filters (BF1, BF2) to be passed are provided.

第2実施形態に係るアクティブノイズフィルタ10によれば、周波数特性のずれを理由とする、周波数f0で挿入損失(S21[dB])が正の値となり、この結果、電源線Spを伝搬するコモンモードノイズCnが増幅するといった現象を防止することができる。   According to the active noise filter 10 according to the second embodiment, the insertion loss (S21 [dB]) becomes a positive value at the frequency f0 due to the deviation of the frequency characteristics, and as a result, the common that propagates through the power line Sp. The phenomenon that the mode noise Cn is amplified can be prevented.

これは、増幅回路(11c、12c)等の影響によって、コモンモードノイズCnの周波数帯域によっては、当該コモンモードノイズCnに含まれるノイズCn2により帰還用フェライトコア11bにて誘起される逆起電力(V1、V2)が、コモンモードノイズCnの位相とは同位相となるところ、これをバンドパスフィルタ(BF1、BF2)にてカットすることで、第1周波数帯域f1、および第2周波数帯域f2内においてコモンモードノイズCnを抑制させることができるからである。   This is because of the back electromotive force induced in the feedback ferrite core 11b by the noise Cn2 included in the common mode noise Cn depending on the frequency band of the common mode noise Cn due to the influence of the amplifier circuit (11c, 12c) or the like. V1 and V2) are in phase with the phase of the common mode noise Cn. By cutting this with the band-pass filters (BF1 and BF2), the first frequency band f1 and the second frequency band f2 This is because the common mode noise Cn can be suppressed.

図8に、周波数f0における挿入損失(S21[dB])の抑制効果を示す。図8は、アクティブノイズフィルタ10による挿入損失特性(S21[dB]−周波数[Hz])を示した図である。   FIG. 8 shows the effect of suppressing the insertion loss (S21 [dB]) at the frequency f0. FIG. 8 is a diagram showing insertion loss characteristics (S21 [dB] −frequency [Hz]) by the active noise filter 10.

図示するように、帯域幅w3内にて、挿入損失[S21(dB)]が正の値になることを防止することができる。   As shown in the figure, it is possible to prevent the insertion loss [S21 (dB)] from becoming a positive value within the bandwidth w3.

なお、図5のように、ノイズフィルタ11からみて高周波数側に周波数f0が位置する場合、バンドパスフィルタBF1を、例えばキャパシタンスおよびインダクタンスから構成されるローパスフィルタLPFとしてもよい。   As shown in FIG. 5, when the frequency f0 is located on the high frequency side when viewed from the noise filter 11, the bandpass filter BF1 may be a low-pass filter LPF composed of, for example, a capacitance and an inductance.

3.第3実施形態
次に、第3実施形態に係るアクティブノイズフィルタ10について説明する。第3実施形態に係るアクティブノイズフィルタ10は、検出用フェライトコア11aに巻かれた2次側コイルの自己インダクタンスLの一部を、ローパスフィルタ(LPF1、LPF2)を構成するインダクタンスLとして用いる点で第2実施形態と異なる。
3. Third embodiment
Next, the active noise filter 10 according to the third embodiment will be described. In the active noise filter 10 according to the third embodiment, a part of the self-inductance L of the secondary coil wound around the detection ferrite core 11a is used as the inductance L constituting the low-pass filter (LPF1, LPF2). Different from the second embodiment.

図9A〜図9Cは、第3の実施形態に係るノイズフィルタ11(12)を示した図である。   9A to 9C are diagrams showing the noise filter 11 (12) according to the third embodiment.

ここで、図9Aはノイズフィルタ11(12)の全体構成を示した図であり、図9Bおよび図9Cは、ノイズフィルタ11(12)の等価回路を示した図である。   Here, FIG. 9A is a diagram showing an overall configuration of the noise filter 11 (12), and FIGS. 9B and 9C are diagrams showing an equivalent circuit of the noise filter 11 (12).

図9Aに示すように、検出用フェライトコア11a(12a)の2次側に巻かれた導線w1の両端にキャパシタンスCを配置する。   As shown in FIG. 9A, the capacitance C is arranged at both ends of the conducting wire w1 wound around the secondary side of the detection ferrite core 11a (12a).

ここで、図9Bに示すように、検出用フェライトコア11a(12a)に巻かれた2次側コイルの自己インダクタンスL(L2a、L2b)の一部(図9中、L2bと記載)を、図9Cに示すようにローパスフィルタLPF(LPF1、LPF2)を構成するインダクタンスとして機能させる。   Here, as shown in FIG. 9B, a part of the self-inductance L (L2a, L2b) of the secondary coil wound around the detection ferrite core 11a (12a) (denoted as L2b in FIG. 9) As shown in 9C, the low pass filters LPF (LPF1, LPF2) function as inductances.

なお、検出用フェライトコア11a(12a)に巻かれた2次側コイルの自己インダクタンスLの一部(図9B中、L2aと記載)は、検出用フェライトコア11aの1次側に巻かれた1次側コイルの自己インダクタンスL1aと、トランスとして機能する。   Note that a part of the self-inductance L of the secondary coil wound around the detection ferrite core 11a (12a) (denoted as L2a in FIG. 9B) is 1 wound around the primary side of the detection ferrite core 11a. The secondary coil functions as a self-inductance L1a and a transformer.

この構成にて、2次側コイルには、電圧Va’が誘起されるものとする。   In this configuration, the voltage Va ′ is induced in the secondary coil.

したがって、図9Cに示す検出用フェライトコア11a(12a)では、電圧源Va’と、増幅回路(11c、12c)と、これらの間に設けられたローパスフィルタLPF(ここでは、キャパシタンスCとインダクタンスL2bとから構成されるローパスフィルタLPF)が形成される。   Therefore, in the detecting ferrite core 11a (12a) shown in FIG. 9C, the voltage source Va ′, the amplifier circuits (11c, 12c), and the low-pass filter LPF (here, the capacitance C and the inductance L2b) provided therebetween. Are formed as a low-pass filter LPF).

上記構成のアクティブノイズフィルタ10によれば、ノイズフィルタ11(12)を構成する検出用フェライトコア11a(12a)の2次側に巻かれた導線w1の両端にキャパシタンスCを配置する構成を備える。   The active noise filter 10 having the above configuration includes a configuration in which the capacitance C is arranged at both ends of the conducting wire w1 wound around the secondary side of the detection ferrite core 11a (12a) constituting the noise filter 11 (12).

これによれば、当該キャパシタンスCの他、検出用フェライトコア11a(12a)の2次側に敢えてインダクタンスLを配置せずとも、コモンモードノイズCnの高周波側を抑制することのできるローパスフィルタLPFを形成することができる。   According to this, in addition to the capacitance C, the low-pass filter LPF that can suppress the high frequency side of the common mode noise Cn without intentionally arranging the inductance L on the secondary side of the detection ferrite core 11a (12a). Can be formed.

すなわち、図5に示すように、ノイズフィルタ11による挿入損失特性(S21[dB])から見た時の高周波数側の挿入損失(正の値)を、当該ローパスフィルタLPFにてカットすることができる。   That is, as shown in FIG. 5, the insertion loss (positive value) on the high frequency side when viewed from the insertion loss characteristic (S21 [dB]) by the noise filter 11 can be cut by the low-pass filter LPF. it can.

4.第4実施形態
次に、図10〜図13を用いて第4実施形態に係るアクティブノイズフィルタ10について説明する。
第4実施形態に係るアクティブノイズフィルタ10は、増幅回路(11c、12c)を構成する各素子e(以下では、素子e1〜素子e4とする)のインピーダンス(Z1〜Z4)を可変にし、コモンモードノイズCnの大きさに応じてノイズフィルタ(11、12)の挿入損失特性(例えば、図3に示すS21[dB]−周波数[Hz]特性曲線の形状)を制御する構成を備えた点で、第1実施形態〜第3実施形態と異なる。
4). Fourth embodiment
Next, the active noise filter 10 according to the fourth embodiment will be described with reference to FIGS.
In the active noise filter 10 according to the fourth embodiment, the impedance (Z1 to Z4) of each element e (hereinafter referred to as element e1 to element e4) constituting the amplifier circuit (11c, 12c) is variable, and the common mode is set. It is provided with a configuration for controlling the insertion loss characteristic (for example, the shape of the S21 [dB] -frequency [Hz] characteristic curve shown in FIG. 3) of the noise filter (11, 12) according to the magnitude of the noise Cn. Different from the first to third embodiments.

このような構成を採用したのは、例えば第1実施形態において、ノイズフィルタ(11、12)によりコモンモードノイズCnを抑圧する周波数帯域(例えば、帯域幅w3)内において、挿入損失特性(S21[dB]の曲線)に応じて抑圧効果が変動するため、例えばコモンモードノイズCnの大きさによっては十分な抑制を望めない場合があるという背景に鑑みたものである。   Such a configuration is adopted, for example, in the first embodiment, in the frequency band (for example, bandwidth w3) in which the common mode noise Cn is suppressed by the noise filters (11, 12), the insertion loss characteristic (S21 [ In view of the background that, for example, sufficient suppression may not be desired depending on the magnitude of the common mode noise Cn.

図10は、第4実施形態に係るアクティブノイズフィルタ10を備えたノイズ抑制システム1の全体構成を示した図である。   FIG. 10 is a diagram illustrating an overall configuration of the noise suppression system 1 including the active noise filter 10 according to the fourth embodiment.

以下、第1実施形態に係るノイズ抑制システム1と同一の構成については同一の符号を付し、またその構成に係る説明を省略する。   Hereinafter, the same code | symbol is attached | subjected about the structure same as the noise suppression system 1 which concerns on 1st Embodiment, and the description which concerns on the structure is abbreviate | omitted.

図10に示すように、第4実施形態に係るアクティブノイズフィルタ10は、更にノイズフィルタ(11、12)毎にマイコン(MC1、MC2)および交流電圧計(Vac1、Vac2)を備え、また増幅回路(11c、12c)を可変(以下、可変増幅回路と呼ぶ)とした構成を備える。   As shown in FIG. 10, the active noise filter 10 according to the fourth embodiment further includes a microcomputer (MC1, MC2) and an AC voltmeter (Vac1, Vac2) for each noise filter (11, 12), and an amplifier circuit. (11c, 12c) is variable (hereinafter referred to as a variable amplifier circuit).

まず、ノイズフィルタ11において、交流電圧計Vac1を検出用フェライトコア11aの2次側に巻かれた導線w1間に設ける。この交流電圧計Vac1は、ノイズ電圧VN(ここでは、導線w1間の交流電圧Vac)を計測し、この交流電圧Vacに応じた直流電圧Vdc1を出力する。   First, in the noise filter 11, the AC voltmeter Vac1 is provided between the conductors w1 wound around the secondary side of the detection ferrite core 11a. The AC voltmeter Vac1 measures a noise voltage VN (here, the AC voltage Vac between the conductors w1) and outputs a DC voltage Vdc1 corresponding to the AC voltage Vac.

また、可変増幅回路11cは、例えば図示せぬレジスタンスR、インダクタンスL、キャパシタンスC、バリキャップVCなどの素子e、ならびに差動増幅回路などを備え、これら素子eおよび差動増幅回路のインピーダンスZを、外部からの制御信号により可変とすることができる構成を有する。   The variable amplifier circuit 11c includes, for example, an element e such as a resistance R, an inductance L, a capacitance C, a varicap VC, and a differential amplifier circuit (not shown), and an impedance Z of the element e and the differential amplifier circuit. The configuration can be made variable by an external control signal.

さらにマイコンMC1は、交流電圧計Vac1からの直流電圧Vdc1に基づき、可変増幅回路11cへ制御信号を出力する。   Furthermore, the microcomputer MC1 outputs a control signal to the variable amplifier circuit 11c based on the DC voltage Vdc1 from the AC voltmeter Vac1.

ノイズフィルタ12における交流電圧計Vac2およびマイコンMC2についても、ノイズフィルタ11と同様の配置とする。つまり、交流電圧計Vac2を検出用フェライトコア12aの2次側に巻かれた導線w3間に設け、またマイコンMC2については、交流電圧計Vac2からの直流電圧Vdc2に基づき、増幅回路12cへ制御信号を出力する。   The AC voltmeter Vac2 and the microcomputer MC2 in the noise filter 12 are also arranged in the same manner as the noise filter 11. That is, the AC voltmeter Vac2 is provided between the conducting wires w3 wound on the secondary side of the detection ferrite core 12a, and the microcomputer MC2 controls the amplification circuit 12c based on the DC voltage Vdc2 from the AC voltmeter Vac2. Is output.

図11は、アクティブノイズフィルタ10のノイズフィルタ(11、12)における、増幅回路(11c、12c)およびマイコン(MC1、MC2)の回路構成を詳細に示した図である。   FIG. 11 is a diagram showing in detail the circuit configurations of the amplifier circuits (11c, 12c) and the microcomputers (MC1, MC2) in the noise filters (11, 12) of the active noise filter 10.

ノイズフィルタ11およびノイズフィルタ12が備える増幅回路11cおよび増幅回路12cならびにマイコンMC1およびマイコンMC2のそれぞれは、同一の構成・機能であるため、図11を用いた説明では、ノイズフィルタ11における増幅回路11cとこれに対応するマイコンMC1に着目する。   Since the amplifier circuit 11c and the amplifier circuit 12c included in the noise filter 11 and the noise filter 12 and the microcomputer MC1 and the microcomputer MC2 have the same configuration and function, in the description using FIG. 11, the amplifier circuit 11c in the noise filter 11 is used. Attention is focused on the microcomputer MC1 corresponding thereto.

図11に示すように、増幅回路11cは、例えば、レジスタンスR、インダクタンスL、キャパシタンスCおよびバリキャップVCなどから構成される素子e1〜素子e3の他、素子e4(増幅器AMP)を備えるものとする。   As illustrated in FIG. 11, the amplifier circuit 11 c includes, for example, an element e4 (amplifier AMP) in addition to the elements e1 to e3 including a resistance R, an inductance L, a capacitance C, a varicap VC, and the like. .

また、マイコンMC1は、コンピュータとして機能する制御部(以下、CPU)41Aを備える。   The microcomputer MC1 includes a control unit (hereinafter referred to as CPU) 41A that functions as a computer.

このCPU41Aには、メモリ41B、入力部41Cおよび出力部41Dが接続される。   A memory 41B, an input unit 41C, and an output unit 41D are connected to the CPU 41A.

メモリ41Bは、ノイズ電圧モニタリング処理プログラムPRGのデータを格納するプログラムデータエリア41b1および作業エリアAREA41b2を備える。   The memory 41B includes a program data area 41b1 for storing data of the noise voltage monitoring processing program PRG and a work area AREA 41b2.

つまり、CPU41Aは、予めメモリ41Bに記憶されたノイズ電圧モニタリング処理プログラムPRGに従い、入力部41Cから入力され、作業エリアAREA41b2に記憶された交流電圧計Vac1からの直流電圧Vdc1に基づいて増幅回路11c内の素子e1、素子e2、素子e3、素子e4の順でそれら素子e1〜素子e4のインピーダンスZ1〜インピーダンスZ4の値を制御する制御信号(例えば、“L”レベル、“H”レベルの電圧)を出力部41Dから出力させる。   That is, the CPU 41A, in accordance with the noise voltage monitoring processing program PRG stored in advance in the memory 41B, enters the amplifier circuit 11c based on the DC voltage Vdc1 from the AC voltmeter Vac1 input from the input unit 41C and stored in the work area AREA 41b2. Control signals (for example, “L” level and “H” level voltages) for controlling the values of the impedances Z1 to Z4 of the elements e1 to e4 in the order of the elements e1, e2, e3, and e4. Output from the output unit 41D.

入力部41Cは、交流電圧計Vac1からの直流電圧Vdc1を、CPU41Aへ供給し、また出力部41Dは、増幅回路11cへ制御信号を出力する。   The input unit 41C supplies the DC voltage Vdc1 from the AC voltmeter Vac1 to the CPU 41A, and the output unit 41D outputs a control signal to the amplifier circuit 11c.

次に、上記構成の機能について説明する。
図12は、アクティブノイズフィルタ10における各構成を機能ブロックとして示した図である。
Next, the function of the above configuration will be described.
FIG. 12 is a diagram showing each component in the active noise filter 10 as a functional block.

以下、第1実施形態に係るアクティブノイズフィルタ10と同一の構成については同一の符号を付し、その構成が有する機能について、説明を省略する。   Hereinafter, the same components as those of the active noise filter 10 according to the first embodiment are denoted by the same reference numerals, and descriptions of the functions of the components are omitted.

図12に示すような構成において交流電圧計Vac1は、検出用フェライトコア11aにて検出されたコモンモードノイズCnの交流電圧Vacをモニタリングし、モニタリングした交流電圧Vacの大きさに比例する直流電圧Vdcを、マイコンMC1に供給する機能を有する。   In the configuration as shown in FIG. 12, the AC voltmeter Vac1 monitors the AC voltage Vac of the common mode noise Cn detected by the detection ferrite core 11a, and the DC voltage Vdc proportional to the magnitude of the monitored AC voltage Vac. Is supplied to the microcomputer MC1.

また、マイコンMC1は、交流電圧計Vac1からの直流電圧Vdc1の大きさに応じて増幅回路11c内の素子(e1〜e4)のインピーダンス(Z1〜Z4)の値を制御するための制御信号を出力し、インピーダンス(Z1〜Z4)を最適化する機能を有する。   Further, the microcomputer MC1 outputs a control signal for controlling the impedance values (Z1 to Z4) of the elements (e1 to e4) in the amplifier circuit 11c according to the magnitude of the DC voltage Vdc1 from the AC voltmeter Vac1. And has a function of optimizing the impedance (Z1 to Z4).

具体的には、マイコンMC1は、交流電圧計Vac1からの直流電圧Vdc1が上昇すると、これを減少させるように、増幅回路11c内の、例えば素子e1のインピーダンスZ1の値を低下或いは増加させる制御信号を出力することで、アクティブノイズフィルタ10の挿入損失特性(S21[dB]−周波数[Hz])を制御する。   Specifically, the microcomputer MC1 reduces or increases, for example, the value of the impedance Z1 of the element e1 in the amplifier circuit 11c so that the DC voltage Vdc1 from the AC voltmeter Vac1 increases when the DC voltage Vdc1 increases. Is output, the insertion loss characteristic (S21 [dB] −frequency [Hz]) of the active noise filter 10 is controlled.

これは、コモンモードノイズCnが有する周波数成分やその電圧レベルに応じて、インピーダンスZ1を低下させると、当該コモンモードノイズCnの電圧が減少するものと、逆にその電圧が上昇するものがあるからである。   This is because when the impedance Z1 is lowered according to the frequency component or voltage level of the common mode noise Cn, the voltage of the common mode noise Cn decreases, and conversely the voltage increases. It is.

そこで、マイコンMC1は、まずインピーダンスZ1の値を大きくして、コモンモードノイズCnの電圧が上昇するのか、または減少するのかを判定する。   Therefore, the microcomputer MC1 first increases the value of the impedance Z1, and determines whether the voltage of the common mode noise Cn increases or decreases.

判定の結果、ノイズフィルタ11による抑制効果が減少し、コモンモードノイズCnの電圧が上昇すれば、これを減少させるべくインピーダンスZ1の値が最小値となるよう制御信号を出力し、一方、ノイズフィルタ12による抑制効果が増加し、コモンモードノイズCnの電圧が減少すれば、このままインピーダンスZ1の値を増加させて当該インピーダンスZ1の値が最大値となるような制御信号を出力する。   As a result of the determination, if the suppression effect by the noise filter 11 decreases and the voltage of the common mode noise Cn increases, a control signal is output so that the value of the impedance Z1 becomes a minimum value to reduce this, while the noise filter If the suppression effect by 12 increases and the voltage of the common mode noise Cn decreases, the value of the impedance Z1 is increased as it is and a control signal is output so that the value of the impedance Z1 becomes the maximum value.

但し、インピーダンスZ1の値を低下させる過程で、それまで減少していたコモンモードノイズCnの電圧が再度上昇し始めた場合には、その上昇の途中で当該インピーダンスZ1の制御(増加、または低下)を停止する。   However, when the voltage of the common mode noise Cn, which has been reduced so far, starts increasing again in the process of decreasing the value of the impedance Z1, the impedance Z1 is controlled (increased or decreased) during the increase. To stop.

マイコンMC1が、素子e1のインピーダンスZ1に対して実施した上記制御を、素子e2〜素子e4のそれぞれについても同様に実施し、素子e4について制御し終えると、次いでマイコンMC2によるノイズフィルタ12における第2周波数帯域f2の挿入損失特性(S21[dB]−周波数[Hz])が制御される。   When the microcomputer MC1 performs the above-described control performed on the impedance Z1 of the element e1 in the same manner for each of the elements e2 to e4, the second control in the noise filter 12 by the microcomputer MC2 is performed. The insertion loss characteristic (S21 [dB] −frequency [Hz]) of the frequency band f2 is controlled.

すなわち、ノイズフィルタ11と同様、ノイズフィルタ12内に設けられたマイコンMC2による増幅回路12c(素子e1〜素子e4)に対する制御が実施される。   That is, as with the noise filter 11, control is performed on the amplifier circuit 12 c (element e <b> 1 to element e <b> 4) by the microcomputer MC <b> 2 provided in the noise filter 12.

つまり、マイコンMC2は、交流電圧計Vac2からの直流電圧Vdc2の大きさに応じて増幅回路12c内の素子e1〜素子e4のインピーダンスZ1〜インピーダンスZ4を制御する。   That is, the microcomputer MC2 controls the impedances Z1 to Z4 of the elements e1 to e4 in the amplifier circuit 12c according to the magnitude of the DC voltage Vdc2 from the AC voltmeter Vac2.

具体的には、マイコンMC2は、まず交流電圧計Vac2からの直流電圧Vdc2を減少させるように、増幅回路12c内の、例えば素子e1のインピーダンスZ1の値を増加させるための制御信号を出力し、この結果、直流電圧Vdc2が上昇するのか減少するのかを判定する。   Specifically, the microcomputer MC2 first outputs a control signal for increasing, for example, the value of the impedance Z1 of the element e1 in the amplifier circuit 12c so as to decrease the DC voltage Vdc2 from the AC voltmeter Vac2. As a result, it is determined whether the DC voltage Vdc2 increases or decreases.

判定の結果、ノイズフィルタ12による抑制効果が減少し、コモンモードノイズCnの電圧が上昇すれば、インピーダンスZ1の値を最小の値となるような制御信号を出力し、一方、ノイズフィルタ12による抑制効果が増加し、コモンモードノイズCnの電圧が減少すれば、インピーダンスZ1の値を最大の値となるよう制御信号を出力する。   As a result of the determination, if the suppression effect by the noise filter 12 decreases and the voltage of the common mode noise Cn increases, a control signal is output so that the value of the impedance Z1 becomes the minimum value, while the suppression by the noise filter 12 is performed. If the effect increases and the voltage of the common mode noise Cn decreases, a control signal is output so that the value of the impedance Z1 becomes the maximum value.

但し、インピーダンスZ1の値を低下させる過程で、それまで減少していたコモンモードノイズCnの電圧が再度上昇し始めた場合には、その上昇の途中で当該インピーダンスZ1の制御(増加または低下)を停止する。   However, when the voltage of the common mode noise Cn, which has been reduced so far, starts to increase again in the process of decreasing the value of the impedance Z1, control (increase or decrease) of the impedance Z1 is performed during the increase. Stop.

このように、ノイズフィルタ11およびノイズフィルタ12に対して並列に上述した制御を行わず、ノイズフィルタ11、ノイズフィルタ12の順にインピーダンス(Z1〜Z4)の制御を実施するのは、各増幅回路(11c、12c)で並列に素子e1〜素子e4のインピーダンス(Z1〜Z4)の値を制御してしまうと、コモンモードノイズCnの上昇・減少がどの素子eのインピーダンスZの変更に起因したものなのかを判定できないためである。   As described above, the control of the impedances (Z1 to Z4) is performed in the order of the noise filter 11 and the noise filter 12 without performing the above-described control on the noise filter 11 and the noise filter 12 in parallel. 11c and 12c), if the values of the impedances (Z1 to Z4) of the elements e1 to e4 are controlled in parallel, the increase / decrease of the common mode noise Cn is caused by the change of the impedance Z of the element e. This is because it cannot be determined.

このように構成されたアクティブノイズフィルタ10は、CPU41Aがノイズ電圧モニタリング処理プログラムPRGに記述された命令に従い各部の動作を制御し、ソフトウエアとハードウエアとが協働して動作することにより、以下の動作説明で述べるような、ノイズ電圧モニタリング機能を実現する。   In the active noise filter 10 configured as described above, the CPU 41A controls the operation of each unit in accordance with instructions described in the noise voltage monitoring processing program PRG, and the software and hardware cooperate to operate as follows. The noise voltage monitoring function is realized as described in the explanation of the operation.

次に、上述した構成のアクティブノイズフィルタ10の動作について説明する。   Next, the operation of the active noise filter 10 configured as described above will be described.

図13は、アクティブノイズフィルタ10のノイズフィルタ(11、12、…、n)内に設けられた検出用フェライトコア(11a、12a、…、na)毎に実施するコモンモードノイズCnのノイズ電圧モニタリング処理を示すフローチャートである。   FIG. 13 shows noise voltage monitoring of common mode noise Cn performed for each of the detection ferrite cores (11a, 12a,..., Na) provided in the noise filters (11, 12,..., N) of the active noise filter 10. It is a flowchart which shows a process.

ここで、各ノイズフィルタ(11、12、…、n)が備える増幅回路(11c、12c、…、nc)は、それぞれ素子e1〜素子enを備えるものとする。   Here, it is assumed that the amplifier circuits (11c, 12c,..., Nc) included in the noise filters (11, 12,..., N) include elements e1 to en, respectively.

まず、CPU41Aは、交流電圧計Vac1から、検出用フェライトコア11aの2次側に誘起されたコモンモードノイズCnのノイズ電圧VN(直流電圧Vdc1)を受信すると、まず増幅回路11c内の素子e1のインピーダンスZ1が増加するよう、制御信号を当該素子e1に対して出力する(ステップS1)。   First, when the CPU 41A receives the noise voltage VN (DC voltage Vdc1) of the common mode noise Cn induced on the secondary side of the detection ferrite core 11a from the AC voltmeter Vac1, first, the CPU 41A first detects the element e1 in the amplifier circuit 11c. A control signal is output to the element e1 so that the impedance Z1 increases (step S1).

例えば、素子e1がバリキャップVCである場合、制御信号に応じた電圧をこのバリキャップに印加することで静電容量の値を変化させる。   For example, when the element e1 is a varicap VC, the capacitance value is changed by applying a voltage according to the control signal to the varicap.

次いで、コモンモードノイズCnのノイズ電圧VNが上昇したか否かを判定する(ステップS2)。   Next, it is determined whether or not the noise voltage VN of the common mode noise Cn has increased (step S2).

その結果、コモンモードノイズCnのノイズ電圧VNが上昇した場合(ステップS2、YES)、素子e1に対してそのインピーダンスZ1を最小値まで低下させる(ステップS3)。   As a result, when the noise voltage VN of the common mode noise Cn rises (step S2, YES), the impedance Z1 of the element e1 is lowered to the minimum value (step S3).

そして、インピーダンスZ1の値を低下させていく途中で、それまで減少していたコモンモードノイズCnのノイズ電圧VNが上昇し始めた場合は、その上昇の途中で当該素子e1に対して制御を停止し、その途中でインピーダンスZ1の値を固定する(ステップS3)。   When the noise voltage VN of the common mode noise Cn, which has been reduced until then, increases while the value of the impedance Z1 is decreasing, the control for the element e1 is stopped during the increase. In the middle, the value of the impedance Z1 is fixed (step S3).

一方、ステップS2の結果、コモンモードノイズCnのノイズ電圧VNが減少した場合(ステップS2、NO)、素子e1に対してそのインピーダンスZ1をそのまま最大値まで増加させる(ステップS4)。   On the other hand, if the noise voltage VN of the common mode noise Cn has decreased as a result of step S2 (step S2, NO), the impedance Z1 of the element e1 is increased as it is to the maximum value (step S4).

そして、インピーダンスZ1の値を増加させていく途中で、それまで減少していたコモンモードノイズCnのノイズ電圧VNが再度上昇し始めた場合は、その上昇の途中で当該素子e1に対して制御を停止し、インピーダンスZ1の値を固定する(ステップS4)。   If the noise voltage VN of the common mode noise Cn, which has been decreased, starts to increase again while increasing the value of the impedance Z1, control is performed on the element e1 during the increase. Stop and fix the value of impedance Z1 (step S4).

次いで、素子e2のインピーダンスZ2の制御に移る。具体的には、素子e1に対して行った制御を、素子e2に対しても同様に実施する(ステップS5〜ステップS8)。
すなわち、まず素子e2のインピーダンスZ2が増加するよう、電圧制御信号を当該素子e2に対して出力する(ステップS5)。
Next, the control shifts to the impedance Z2 of the element e2. Specifically, the control performed on the element e1 is similarly performed on the element e2 (steps S5 to S8).
That is, first, a voltage control signal is output to the element e2 so that the impedance Z2 of the element e2 increases (step S5).

次いで、コモンモードノイズCnのノイズ電圧VNが上昇したか否かを判定する(ステップS6)。   Next, it is determined whether or not the noise voltage VN of the common mode noise Cn has increased (step S6).

その結果、コモンモードノイズCnのノイズ電圧VNが上昇した場合(ステップS6、YES)、素子e2に対し、そのインピーダンスZ2を最小値まで低下させる(ステップS7)。   As a result, when the noise voltage VN of the common mode noise Cn increases (YES in step S6), the impedance Z2 of the element e2 is decreased to the minimum value (step S7).

そして、インピーダンスZ2の値を低下させていく過程で、それまで減少していたコモンモードノイズCnのノイズ電圧VNが再度上昇し始めた場合は、その上昇の途中で当該素子e2に対するインピーダンスZ2の制御を停止し、当該インピーダンスZ2の値を固定する(ステップS7)。   If the noise voltage VN of the common mode noise Cn, which has been reduced until then, starts to increase again in the process of decreasing the value of the impedance Z2, the control of the impedance Z2 for the element e2 in the middle of the increase Is stopped and the value of the impedance Z2 is fixed (step S7).

一方、ステップS6の結果、コモンモードノイズCnのノイズ電圧VNが減少した場合(ステップS6、NO)、素子e2に対してそのインピーダンスZ2をそのまま最大値まで増加させる(ステップS8)。   On the other hand, when the noise voltage VN of the common mode noise Cn decreases as a result of step S6 (step S6, NO), the impedance Z2 of the element e2 is increased to the maximum value as it is (step S8).

そして、インピーダンスZ2の値を増加させていく過程で、それまで減少していたコモンモードノイズCnのノイズ電圧VNが上昇し始めた場合は、その上昇の途中で当該素子e2に対するインピーダンスZ2の制御を停止し、当該インピーダンスZ2の値を固定する(ステップS9)。   Then, when the noise voltage VN of the common mode noise Cn that has been reduced in the process of increasing the value of the impedance Z2 starts to increase, the control of the impedance Z2 for the element e2 is controlled in the middle of the increase. Stop and fix the value of the impedance Z2 (step S9).

上記処理を、素子enまで実施し(ステップS9〜ステップS12)、各素子e1〜enのインピーダンスZを最適化する。
これにより、ノイズフィルタ11が備える各素子e1〜enのインピーダンス制御が完了するため、次いでノイズフィルタ12、…、ノイズフィルタnの順に同様のインピーダンス制御を実行する(ステップS1〜ステップS12)。
The above processing is performed up to the element en (steps S9 to S12), and the impedance Z of each element e1 to en is optimized.
Thereby, since the impedance control of each element e1 to en included in the noise filter 11 is completed, the same impedance control is executed in the order of the noise filter 12, ..., the noise filter n (step S1 to step S12).

最後に、ノイズフィルタnに対するインピーダンス制御が完了すると、再度ノイズフィルタ11に対し、インピーダンス制御を実行することで、更にノイズフィルタ(11、12、…、n)毎の各素子e1〜enのインピーダンスZを最適化する(ステップS1〜ステップS12)。   Finally, when the impedance control for the noise filter n is completed, the impedance control for the noise filter 11 is performed again to further reduce the impedance Z of each element e1 to en for each noise filter (11, 12,..., N). Is optimized (steps S1 to S12).

なお、ノイズフィルタ11(12)毎に、増幅回路11c(12c)が設けられた場合のコモンモードノイズCnのノイズ電圧モニタリング処理について説明したが、図4Aおよび図4Bのように単一の増幅回路13を備える場合には、当該増幅回路13が備える、例えば素子e1〜素子enについてステップS1〜ステップS12までの処理を実施すればよい。   Although the noise voltage monitoring process of the common mode noise Cn when the amplifier circuit 11c (12c) is provided for each noise filter 11 (12) has been described, a single amplifier circuit is used as shown in FIGS. 4A and 4B. When 13 is provided, for example, the process from step S1 to step S12 may be performed for the element e1 to element en included in the amplifier circuit 13.

したがって、上記構成のアクティブノイズフィルタ10によれば、検出用フェライトコア(11a、12a)の1次側にて検出し、その2次側で交流電圧計(Vac1、Vac2)にて計測されたコモンモードノイズCnのノイズ電圧VNの大きさに応じて、増幅回路(11c、12c)を構成する各素子(素子e1〜素子en)のインピーダンス(Z1〜Zn)を順次マイコン(MC1、MC2)にて制御する。   Therefore, according to the active noise filter 10 having the above configuration, the common detected by the primary side of the detection ferrite core (11a, 12a) and measured by the AC voltmeter (Vac1, Vac2) on the secondary side thereof. According to the magnitude of the noise voltage VN of the mode noise Cn, the impedances (Z1 to Zn) of the elements (elements e1 to en) constituting the amplifier circuit (11c, 12c) are sequentially changed by the microcomputer (MC1, MC2). Control.

具体的には、マイコン(MC1、MC2)は、例えば素子e1に対して、そのインピーダンスZ1を増加させ、コモンモードノイズCnのノイズ電圧VNが上昇するか、減少するかを判定し、判定の結果、ノイズ電圧VNが上昇すれば、素子e1のインピーダンスZ1を最小値まで低下させ、或いは当該インピーダンスZ1を低下させていく途中にて、ノイズ電圧VNが再度上昇した場合には、その上昇の途中でインピーダンスZ1の値を固定する。   Specifically, the microcomputer (MC1, MC2) increases the impedance Z1 of the element e1, for example, determines whether the noise voltage VN of the common mode noise Cn increases or decreases, and the result of the determination If the noise voltage VN rises, the impedance Z1 of the element e1 is lowered to the minimum value, or when the noise voltage VN rises again while the impedance Z1 is lowered, The value of impedance Z1 is fixed.

一方、判定の結果、ノイズ電圧VNが減少すれば、素子e1のインピーダンスZ1をそのまま最大値まで増加させ、或いは当該インピーダンスZ1を増加させていく途中にて、ノイズ電圧VNが上昇した場合には、その上昇の途中でインピーダンスZ1の値を固定し、次いで素子e2に対して同様の処理を実施する。   On the other hand, if the noise voltage VN decreases as a result of the determination, the impedance Z1 of the element e1 is increased to the maximum value as it is, or when the noise voltage VN increases in the middle of increasing the impedance Z1, In the middle of the increase, the value of the impedance Z1 is fixed, and then the same process is performed on the element e2.

これによれば、ノイズフィルタ(11、12)によりコモンモードノイズCnを抑圧する周波数帯域(例えば、帯域幅w3)内において、コモンモードノイズCnのノイズ電圧VNが上昇し、ノイズフィルタ(11、12)による抑圧効果が変動した場合であっても、検出用フェライトコア(11a、12a)で検出したノイズ電圧VNをマイコン(MC1、MC2)にてモニタリングしながら当該挿入損失特性(S21[dB]−周波数[Hz])を制御し、最適な特性とすることができる。したがって、ノイズフィルタ(11、12)によるコモンモードノイズCnの抑圧帯域を帯域幅w3へと広くするだけでなく、当該抑圧帯域w3においてコモンモードノイズCnが大きくなった場合であっても十分な抑制をすることができる。   According to this, the noise voltage VN of the common mode noise Cn rises in the frequency band (for example, bandwidth w3) in which the common mode noise Cn is suppressed by the noise filter (11, 12), and the noise filter (11, 12). ), The noise loss VN detected by the detection ferrite core (11a, 12a) is monitored by the microcomputer (MC1, MC2) while the insertion loss characteristic (S21 [dB] − Frequency [Hz]) can be controlled to achieve optimum characteristics. Therefore, not only the suppression band of the common mode noise Cn by the noise filter (11, 12) is widened to the bandwidth w3, but also sufficient suppression is achieved even when the common mode noise Cn increases in the suppression band w3. Can do.

また、コモンモードノイズCnの有する周波数帯域がその都度変化した場合にも、ノイズフィルタ(11、12)に対して、ステップS1〜ステップS12までの処理を繰り返し続けることで、そのコモンモードノイズCnに適合した最適な素子eのインピーダンスZを設定することができる。   Further, even when the frequency band of the common mode noise Cn changes each time, by repeating the processing from step S1 to step S12 for the noise filter (11, 12), the common mode noise Cn is changed to the common mode noise Cn. The optimum impedance Z of the suitable element e can be set.

なお、素子e1がバリキャップである場合、制御信号に応じた電圧をこれに印加することで静電容量の値を変化させたが、素子e1のインピーダンスZ1を可変にする方法は、これに限られない。すなわち、例えば、素子e1がダイヤルを回転することで静電容量を変化させることのできるトリマコンデンサであれば、マイコン(MC1、MC2)からの制御信号で当該ダイヤルを回転させることのできる構成を採用してもよい。   When the element e1 is a varicap, the value of the capacitance is changed by applying a voltage corresponding to the control signal to the element e1, but the method of making the impedance Z1 of the element e1 variable is not limited thereto. I can't. That is, for example, if the element e1 is a trimmer capacitor whose capacitance can be changed by rotating the dial, a configuration in which the dial can be rotated by a control signal from the microcomputer (MC1, MC2) is adopted. May be.

またなお、上記第1実施形態〜第4実施形態では、コモンモードノイズCnの抑圧に着目したが、これに限らずディファレンシャルモードノイズの抑制にも適用できる。   In the first to fourth embodiments, attention is paid to the suppression of the common mode noise Cn. However, the present invention is not limited to this and can be applied to the suppression of the differential mode noise.

本発明は、前記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されたり、幾つかの構成要件が異なる形態にして組み合わされても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除されたり組み合わされた構成が発明として抽出され得るものである。   The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention when it is practiced. Further, the embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some constituent requirements are deleted from all the constituent requirements shown in the embodiment or some constituent requirements are combined in different forms, the problems described in the column of the problem to be solved by the invention are not solved. When the effects described in the column “Effects of the Invention” can be obtained, a configuration in which these constituent requirements are deleted or combined can be extracted as an invention.

1…ノイズ抑制システム、10、100…アクティブノイズフィルタ、
11、12…ノイズフィルタ、Sp1〜Sp5…電源線、
11a、12a、110…検出用フェライトコア、
11b、12b、120…帰還用フェライトコア、130…帰還型増幅回路、
11c、12c、13…増幅回路、20…電子機器、30…電子機器、
41A…制御部(CPU)、41B…メモリ、41C…入力部、41D…出力部、
41b1…ノイズ電圧モニタリング処理プログラムPRG、
AREA41b2…作業エリア、BF1、BF2…バンドパスフィルタ、
Cn1、Cn2…ノイズ、OUT1…出力端子、OUT2…出力端子、
Cn…コモンモードノイズ、I1、I2…帰還電流、
L1a…自己インダクタンス、MC1、MC2…マイコン、e1〜e4…素子、
V1、V2…逆起電力、Vac1、Vac2…交流電圧計、
Vdc1、Vdc2…直流電圧、VN…ノイズ電圧、
Z1〜Z4…インピーダンス、f0…周波数、
f1、f2…周波数帯域、fc1…第1中心周波数、fc2…第2中心周波数、
w1…第1周波数帯域幅、w2…第2周波数帯域幅、w3…帯域幅。
1 ... Noise suppression system, 10, 100 ... Active noise filter,
11, 12 ... Noise filter, Sp1-Sp5 ... Power line,
11a, 12a, 110 ... ferrite core for detection,
11b, 12b, 120 ... feedback ferrite core, 130 ... feedback type amplifier circuit,
11c, 12c, 13 ... amplification circuit, 20 ... electronic device, 30 ... electronic device,
41A ... Control unit (CPU), 41B ... Memory, 41C ... Input unit, 41D ... Output unit,
41b1 ... Noise voltage monitoring processing program PRG,
AREA 41b2 ... work area, BF1, BF2 ... band pass filter,
Cn1, Cn2 ... noise, OUT1 ... output terminal, OUT2 ... output terminal,
Cn: common mode noise, I1, I2: feedback current,
L1a ... self inductance, MC1, MC2 ... microcomputer, e1-e4 ... element,
V1, V2 ... counter electromotive force, Vac1, Vac2 ... AC voltmeter,
Vdc1, Vdc2 ... DC voltage, VN ... noise voltage,
Z1-Z4 ... impedance, f0 ... frequency,
f1, f2 ... frequency band, fc1 ... first center frequency, fc2 ... second center frequency,
w1 ... 1st frequency bandwidth, w2 ... 2nd frequency bandwidth, w3 ... bandwidth.

Claims (8)

第1電子機器から発生し、第1電源線を伝搬する第1周波数帯域のコモンモードノイズを検出し、当該第1周波数帯域のコモンモードノイズに起因した第1電圧を誘起する第1検出用フェライトコアと、前記第1検出用フェライトコアにより誘起された前記第1電圧に起因する第1帰還電流を生成する第1増幅回路と、前記第1増幅回路からの前記第1帰還電流により、前記第1周波数帯域のコモンモードノイズを抑制する第1逆起電力を誘起する第1帰還用フェライトコアと、を含む第1ノイズフィルタと、
前記第1ノイズフィルタの前記第1電源線と連結された第2電源線を伝搬する、前記第1周波数帯域とは異なる第2周波数帯域のコモンモードノイズを検出し、当該第2周波数帯域のコモンモードノイズに起因した第2電圧を誘起する第2検出用フェライトコアと、前記第2検出用フェライトコアにより誘起された前記第2電圧に起因する第2帰還電流を生成する第2増幅回路と、前記第2増幅回路からの第2帰還電流により、前記第2周波数帯域のコモンモードノイズを抑制する第2逆起電力を誘起する第2帰還用フェライトコアと、を含む第2ノイズフィルタと、を備えるアクティブノイズフィルタ。
First detection ferrite that detects common mode noise in the first frequency band that is generated from the first electronic device and propagates through the first power supply line, and induces a first voltage caused by the common mode noise in the first frequency band A first amplifying circuit that generates a first feedback current caused by the first voltage induced by the first detecting ferrite core; and the first feedback current from the first amplifying circuit causes the first amplifying circuit to A first feedback ferrite core for inducing a first counter electromotive force that suppresses common mode noise in one frequency band; and
A common mode noise of a second frequency band different from the first frequency band, which propagates through a second power line connected to the first power line of the first noise filter, is detected, and a common of the second frequency band is detected. A second detection ferrite core for inducing a second voltage caused by mode noise; a second amplifier circuit for generating a second feedback current caused by the second voltage induced by the second detection ferrite core; A second feedback filter including a second feedback ferrite core for inducing a second counter electromotive force that suppresses common mode noise in the second frequency band by a second feedback current from the second amplifier circuit; Active noise filter provided.
前記第1検出用フェライトコアおよび前記第1帰還用フェライトコアは、前記第2検出用フェライトコアおよび前記第2帰還用フェライトコアと、材質、形状、およびサイズのうち少なくとも1つが異なる請求項1に記載のアクティブノイズフィルタ。   The first detection ferrite core and the first feedback ferrite core are different from the second detection ferrite core and the second feedback ferrite core in at least one of material, shape, and size. Active noise filter as described. 前記第1検出用フェライトコアの2次側に配置され、前記第1電源線を伝搬する第1周波数帯域のコモンモードノイズを増幅させるノイズをカットさせる第1バンドパスフィルタと、
前記第2検出用フェライトコアの2次側に配置され、前記第2電源線を伝搬する第2周波数帯域のコモンモードノイズを増幅させるノイズをカットさせる第2バンドパスフィルタと、
を更に備える請求項1または請求項2に記載のアクティブノイズフィルタ。
A first bandpass filter disposed on the secondary side of the first detection ferrite core and configured to cut noise that amplifies common mode noise in a first frequency band propagating through the first power line;
A second band-pass filter disposed on the secondary side of the second detection ferrite core for cutting noise that amplifies common mode noise in a second frequency band propagating through the second power line;
The active noise filter according to claim 1, further comprising:
前記第1バンドパスフィルタおよび前記第2バンドパスフィルタは、
レジスタンス、キャパシタンスおよびインダクタンスから構成されるパッシブフィルタ、または増幅回路のような能動素子にて構成されるアクティブフィルタとして機能する請求項3に記載のアクティブノイズフィルタ。
The first bandpass filter and the second bandpass filter are:
4. The active noise filter according to claim 3, wherein the active noise filter functions as a passive filter composed of resistance, capacitance and inductance, or an active filter composed of active elements such as an amplifier circuit.
前記第1周波数帯域のコモンモードノイズの大きさに起因して変化し、前記第1検出用フェライトコアの2次側を巻回する導線に誘起される前記第1電圧を計測する電圧計と、
前記第1電圧を減少させるべく、前記第1増幅回路を構成する素子のインピーダンスの値を制御する制御部と、
を更に備える請求項3または請求項4に記載のアクティブノイズフィルタ。
A voltmeter that changes due to the magnitude of the common mode noise in the first frequency band, and that measures the first voltage induced in the conducting wire wound around the secondary side of the first detection ferrite core;
A control unit for controlling the impedance value of an element constituting the first amplifier circuit in order to reduce the first voltage;
The active noise filter according to claim 3 or 4, further comprising:
前記第1増幅回路は、第1素子および第2素子を備え、
前記制御部は、前記第1素子のインピーダンスを増加させ、その結果、
前記電圧計により前記第1電圧が上昇したと判定した場合には、前記第1素子のインピーダンスを低下させ、または
前記電圧計により前記第1電圧が減少したと判定した場合には、そのまま前記第1素子のインピーダンスを低下することで、前記低下した前記第1電圧を更に低下させる請求項5に記載のアクティブノイズフィルタ。
The first amplifier circuit includes a first element and a second element,
The control unit increases the impedance of the first element, and as a result,
When the voltmeter determines that the first voltage has increased, the impedance of the first element is reduced, or when the voltmeter determines that the first voltage has decreased, the first voltage is directly unchanged. The active noise filter according to claim 5, wherein the reduced first voltage is further reduced by reducing the impedance of one element.
前記制御部は、前記第1増幅回路の第1素子のインピーダンスを増加または低下させる途中で、それまで減少していた前記第1電圧が再度上昇したと判定した場合、前記第1素子のインピーダンスの増加または低下を停止する、請求項6に記載のアクティブノイズフィルタ。   When the control unit determines that the first voltage that has been decreased increases again during the increase or decrease in the impedance of the first element of the first amplifier circuit, the control unit determines the impedance of the first element. The active noise filter according to claim 6, wherein the increase or decrease is stopped. 妨害源となる電子機器から発生し、電源線を伝搬するコモンモードノイズを検出した検出用フェライトコアにて誘起されたノイズ電圧に応じて、増幅回路を構成する第1素子、および第2素子のインピーダンスを順次制御する制御装置が実行するアクティブノイズフィルタの特性制御方法であって、
前記検出用フェライトコアの1次側にて検出され、当該検出用フェライトコアの2次側に誘起された前記コモンモードノイズに応じた前記ノイズ電圧をモニタリングすることと、
前記モニタリングした前記コモンモードノイズのノイズ電圧が低下するように、前記増幅回路の前記第1素子のインピーダンスを増加または低下させることと、
前記第1素子の前記インピーダンスを増加または低下させたことで得られた前記コモンモードノイズのノイズ電圧がさらに低下するように、前記増幅回路の前記第2素子のインピーダンスを増加または低下させることと、を備えるアクティブノイズフィルタの特性制御方法。
The first element and the second element that constitute the amplifier circuit according to the noise voltage that is generated by the detection ferrite core that detects the common mode noise that is generated from the electronic device that is the interference source and propagates through the power line. An active noise filter characteristic control method executed by a control device for sequentially controlling impedance,
Monitoring the noise voltage according to the common mode noise detected on the primary side of the detection ferrite core and induced on the secondary side of the detection ferrite core;
Increasing or decreasing the impedance of the first element of the amplifier circuit such that the monitored noise voltage of the common mode noise decreases;
Increasing or decreasing the impedance of the second element of the amplifier circuit such that the noise voltage of the common mode noise obtained by increasing or decreasing the impedance of the first element is further decreased; An active noise filter characteristic control method comprising:
JP2018033078A 2018-02-27 2018-02-27 Active noise filter Active JP6935867B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018033078A JP6935867B2 (en) 2018-02-27 2018-02-27 Active noise filter
JP2021069901A JP7044311B2 (en) 2018-02-27 2021-04-16 Active noise filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018033078A JP6935867B2 (en) 2018-02-27 2018-02-27 Active noise filter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021069901A Division JP7044311B2 (en) 2018-02-27 2021-04-16 Active noise filter

Publications (2)

Publication Number Publication Date
JP2019149675A true JP2019149675A (en) 2019-09-05
JP6935867B2 JP6935867B2 (en) 2021-09-15

Family

ID=67850835

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018033078A Active JP6935867B2 (en) 2018-02-27 2018-02-27 Active noise filter
JP2021069901A Active JP7044311B2 (en) 2018-02-27 2021-04-16 Active noise filter

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021069901A Active JP7044311B2 (en) 2018-02-27 2021-04-16 Active noise filter

Country Status (1)

Country Link
JP (2) JP6935867B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112994425A (en) * 2021-02-07 2021-06-18 杰华特微电子(杭州)有限公司 Noise suppression method, noise suppression circuit and switching circuit
CN116527017A (en) * 2023-07-03 2023-08-01 广汽埃安新能源汽车股份有限公司 Filter device determining method and device of motor controller
WO2024013834A1 (en) * 2022-07-12 2024-01-18 三菱電機株式会社 Filter circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109811A (en) * 1987-10-22 1989-04-26 Nec Corp Noise filter
JPH01137710A (en) * 1987-11-24 1989-05-30 Sumitomo Electric Ind Ltd Wide band amplifier
JPH07115339A (en) * 1993-10-18 1995-05-02 Hanshin Densen Kk Line filter and its impedance changing method
JPH08279724A (en) * 1995-04-06 1996-10-22 Nec Corp Common mode cholk circuit
JP2003092520A (en) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd Multistage power amplifier
JP2007243725A (en) * 2006-03-09 2007-09-20 Tdk Corp Active type filter
JP2013145940A (en) * 2012-01-13 2013-07-25 Nec Network Products Ltd Noise suppression circuit and noise suppression method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844789A (en) * 1997-09-10 1998-12-01 At&T Corp Impedence regulator to block power line interference
JP2003152491A (en) 2001-11-14 2003-05-23 Tamura Seisakusho Co Ltd Cell type noise filter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109811A (en) * 1987-10-22 1989-04-26 Nec Corp Noise filter
JPH01137710A (en) * 1987-11-24 1989-05-30 Sumitomo Electric Ind Ltd Wide band amplifier
JPH07115339A (en) * 1993-10-18 1995-05-02 Hanshin Densen Kk Line filter and its impedance changing method
JPH08279724A (en) * 1995-04-06 1996-10-22 Nec Corp Common mode cholk circuit
JP2003092520A (en) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd Multistage power amplifier
JP2007243725A (en) * 2006-03-09 2007-09-20 Tdk Corp Active type filter
JP2013145940A (en) * 2012-01-13 2013-07-25 Nec Network Products Ltd Noise suppression circuit and noise suppression method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
マハムド ファーハン他: "フェライトコアと帰還増幅型構成による電源系コモンモード抑圧装置の開発および高性能化", 信学技報, JPN6020035638, March 2016 (2016-03-01), JP, pages 33 - 37, ISSN: 0004444077 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112994425A (en) * 2021-02-07 2021-06-18 杰华特微电子(杭州)有限公司 Noise suppression method, noise suppression circuit and switching circuit
WO2024013834A1 (en) * 2022-07-12 2024-01-18 三菱電機株式会社 Filter circuit
CN116527017A (en) * 2023-07-03 2023-08-01 广汽埃安新能源汽车股份有限公司 Filter device determining method and device of motor controller
CN116527017B (en) * 2023-07-03 2023-09-22 广汽埃安新能源汽车股份有限公司 Filter device determining method and device of motor controller

Also Published As

Publication number Publication date
JP6935867B2 (en) 2021-09-15
JP2021106430A (en) 2021-07-26
JP7044311B2 (en) 2022-03-30

Similar Documents

Publication Publication Date Title
JP7044311B2 (en) Active noise filter
JP4483863B2 (en) Noise suppression circuit
US8354910B2 (en) Coil block and electronic device using the same
JPH01220415A (en) Ac line filter
JP4231857B2 (en) Noise suppression circuit
US20160285360A1 (en) Method and apparatus for electromagnetic interference reduction
JP2006186950A (en) Noise suppression circuit
JP6189084B2 (en) Noise filter
JP2006100465A (en) Coil and filter circuit using it
JP2019198033A (en) Noise filter
JP6251221B2 (en) Noise filter device
JPH01109811A (en) Noise filter
JP4424476B2 (en) Noise suppression circuit
JP3219586B2 (en) Normal mode / common mode choke coil
JP6210464B2 (en) electric circuit
JP2012019504A (en) Noise filter
JP2015220476A (en) Common mode noise filter
TW202220353A (en) Electromagnetic interference suppression circuit and related sensing circuit
JPH06236822A (en) Noise-filter circuit
JP6593282B2 (en) Interference wave suppression filter
JP4742305B2 (en) Noise filter
JP2019041290A (en) Current source drive type disturbing wave suppression filter
TWI779865B (en) Inductor device
JPS61230417A (en) Noise filter
TWI628915B (en) Filtering module

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20180308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210816

R150 Certificate of patent or registration of utility model

Ref document number: 6935867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150