JP2013046142A - Digital isolator and field apparatus - Google Patents

Digital isolator and field apparatus Download PDF

Info

Publication number
JP2013046142A
JP2013046142A JP2011181485A JP2011181485A JP2013046142A JP 2013046142 A JP2013046142 A JP 2013046142A JP 2011181485 A JP2011181485 A JP 2011181485A JP 2011181485 A JP2011181485 A JP 2011181485A JP 2013046142 A JP2013046142 A JP 2013046142A
Authority
JP
Japan
Prior art keywords
level
circuit
signal
input signal
digital isolator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011181485A
Other languages
Japanese (ja)
Other versions
JP5629248B2 (en
Inventor
Koichiro Murata
耕一郎 村田
Eiji Onaka
英治 大中
Koji Okuda
浩二 奥田
Kentaro Kitabori
健太郎 北堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP2011181485A priority Critical patent/JP5629248B2/en
Publication of JP2013046142A publication Critical patent/JP2013046142A/en
Application granted granted Critical
Publication of JP5629248B2 publication Critical patent/JP5629248B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce power consumption.SOLUTION: A switch part 6 is provided between an input side power supply 3 and a primary side circuit 1. An input signal DIN, which was conventionally given to an input signal terminal TIN of the primary side circuit 1, is given to the switch part 6 to turn on and off the switch part 6 depending on a level of the input signal DIN. In addition, to the input signal terminal TIN, a signal (a signal being at "L" level when the output signal is forcibly fixed to "H" level, or a signal being at "H" level when the output signal is forcibly fixed to "L" level) having an opposite level to a level of an output signal DOUT outputted from a secondary side circuit 2 that is forcibly fixed when supply of a power supply voltage VDD1 to the primary side circuit 1 is blocked is given instead of the input signal DIN.

Description

この発明は、1次側回路と2次側回路との間の入出力信号の電気的絶縁を確保するデジタルアイソレータおよびこのデジタルアイソレータを用いたフィールド機器に関するものである。   The present invention relates to a digital isolator that ensures electrical insulation of input / output signals between a primary circuit and a secondary circuit, and a field device using the digital isolator.

従来より、上位側制御装置より一対の電線を介して送られてくる所定の電流範囲の信号(制御信号電流)を受けて動作する装置として、CPUやROMを搭載した電空ポジショナ等のフィールド機器が用いられている。   Conventionally, field devices such as an electropneumatic positioner equipped with a CPU and ROM as a device that operates by receiving a signal (control signal current) in a predetermined current range sent from a host control device via a pair of electric wires. Is used.

このフィールド機器は、4〜20mAの電流範囲で変化する制御信号電流を受けて動作し、この制御信号電流から自己の動作電源を生成する動作電源回路を備え、この動作電源回路が生成する動作電源を自己の内部回路へ送るようにしている。この場合、最低4mAであっても動作しなければならないので、自己の内部回路に必要な動作電流を定電流回路により、4mA以下に抑えている。   The field device operates by receiving a control signal current that changes in a current range of 4 to 20 mA, and includes an operation power supply circuit that generates its own operation power supply from the control signal current. The operation power supply generated by the operation power supply circuit Is sent to its own internal circuit. In this case, since it must operate even at a minimum of 4 mA, the operating current required for its own internal circuit is suppressed to 4 mA or less by a constant current circuit.

一方、電空ポジショナには調節弁の弁開度制御という本来の機能に加えて、調節弁の異常診断や自己の異常診断等を行って、その診断結果や実際の弁開度をパーソナルコンピュータなどの外部機器へ通信によって出力する機能も求められている。   On the other hand, in addition to the original function of control valve opening control, the electropneumatic positioner performs control valve abnormality diagnosis and self-diagnosis diagnosis, and the diagnosis results and actual valve opening are displayed on a personal computer, etc. There is also a demand for a function for outputting to external devices via communication.

このような外部機器との間で通信を行う2線式のフィールド機器では、機器内部のCPUなどで構成される制御部と、外部機器との通信を行う通信回路との間に、アイソレータを介装させて入出力信号間の電気的絶縁を確保している。   In such a two-wire field device that communicates with an external device, an isolator is interposed between a control unit configured with a CPU or the like inside the device and a communication circuit that communicates with the external device. To ensure electrical insulation between input and output signals.

このアイソレータとして、従来、絶縁回路として広く使われてきたフォトカプラに対して、絶縁部の通信方式としてパルストランスや静電容量などの方式を用いたデジタルアイソレータが使用されることが多くなっている。デジタルアイソレータは、発光効率の低下、発光電流不足による伝達ミスがない、回路面積が小さい、消費電力が低い等の長所を有したデバイスである(例えば、特許文献1参照)。   As this isolator, a digital isolator using a system such as a pulse transformer or an electrostatic capacity is often used as a communication system of an insulating part, in contrast to a photocoupler that has been widely used as an insulating circuit. . A digital isolator is a device having advantages such as a reduction in light emission efficiency, no transmission error due to insufficient light emission current, a small circuit area, and low power consumption (for example, see Patent Document 1).

図15に従来より用いられているデジタルアイソレータ100の要部のブロック図を示す。同図において、1は1次側回路、2は2次側回路であり、1次側回路1は入力側電源3からの電源電圧VDD1の供給を受けて動作し、2次側回路2は出力側電源4からの電源電圧VDD2の供給を受けて動作する。   FIG. 15 shows a block diagram of a main part of a digital isolator 100 conventionally used. In the figure, 1 is a primary side circuit, 2 is a secondary side circuit, and the primary side circuit 1 operates by receiving the supply of the power supply voltage VDD1 from the input side power supply 3, and the secondary side circuit 2 outputs. The power supply voltage VDD2 from the side power supply 4 is supplied to operate.

1次側回路1は量子化部(ロジック変換部)1−1と、送信部1−2と、更新パルス発生部1−3とを備え、2次側回路2は受信部2−1と、出力部2−2と、更新パルス監視部(フェールセーフ回路)2−3とを備え、1次側回路1の送信部1−2と2次側回路2の受信部2−1との間に絶縁部5が設けられている。   The primary side circuit 1 includes a quantization unit (logic conversion unit) 1-1, a transmission unit 1-2, and an update pulse generation unit 1-3. The secondary side circuit 2 includes a reception unit 2-1. An output unit 2-2 and an update pulse monitoring unit (fail-safe circuit) 2-3 are provided, and between the transmission unit 1-2 of the primary side circuit 1 and the reception unit 2-1 of the secondary side circuit 2. An insulating part 5 is provided.

〔通常の動作〕
このデジタルアイソレータ100において、1次側回路1の入力信号端子TINには、その信号レベルが「H」レベルと「L」レベルとの間で変化するデジタル信号DINが入力信号として与えられる(図16(a)参照)。量子化部1−1はこの入力信号DINの信号レベルの変化を受け取って、「H」/「L」レベルのロジック信号に変換し、送信部1−2へ送る。
[Normal operation]
In this digital isolator 100, the input signal terminal TIN of the primary side circuit 1 is supplied with a digital signal DIN whose signal level changes between “H” level and “L” level as an input signal (FIG. 16). (See (a)). The quantization unit 1-1 receives the change in the signal level of the input signal DIN, converts it to a logic signal of “H” / “L” level, and sends it to the transmission unit 1-2.

この送信部1−2へ送られた信号は、絶縁部5を通して、2次側回路2の受信部2−1で受信され、出力部2−2へ送られる。出力部2−2は、受信部2−1から送られてきた信号を2次側回路2からの出力信号DOUTとして、出力信号端子TOUTより出力する(図16(b)参照)。   The signal transmitted to the transmission unit 1-2 is received by the reception unit 2-1 of the secondary circuit 2 through the insulating unit 5, and is transmitted to the output unit 2-2. The output unit 2-2 outputs the signal sent from the receiving unit 2-1 as an output signal DOUT from the secondary circuit 2 from the output signal terminal TOUT (see FIG. 16B).

なお、図16(c)は1次側回路1への入力側電源3からの電源電圧VDD1の供給状態を示し、図16(d)は2次側回路2への出力側電源4からの電源電圧VDD2の供給状態を示し、電源電圧VDD1およびVDD2は1次側回路1および2次側回路2へ常に供給されている。   16C shows the supply state of the power supply voltage VDD1 from the input side power supply 3 to the primary side circuit 1, and FIG. 16D shows the power supply from the output side power supply 4 to the secondary side circuit 2. The supply state of the voltage VDD2 is shown, and the power supply voltages VDD1 and VDD2 are always supplied to the primary side circuit 1 and the secondary side circuit 2.

〔フェールセーフ時の動作〕
上述した通常の動作中、1次側回路1における更新パルス発生部1−3は、量子化部1−1からの送信部1−2への信号を監視し、この信号に一定時間以上変化がみられない場合、送信部1−2へ更新パルスを出力する。この更新パルスは送信部1−2より絶縁部5を通して2次側回路2の受信部2−1へ送られる。
[Fail-safe operation]
During the normal operation described above, the update pulse generator 1-3 in the primary circuit 1 monitors the signal from the quantizer 1-1 to the transmitter 1-2, and the signal changes over a certain time. If not, an update pulse is output to the transmission unit 1-2. This update pulse is transmitted from the transmission unit 1-2 to the reception unit 2-1 of the secondary circuit 2 through the insulating unit 5.

更新パルス監視部2−3は、受信部2−1が受信する更新パルスを監視し、更新パルスが受信されない場合、1次側回路1への電源電圧VDD1が遮断されているか、1次側回路1が非動作状態であると判断し、出力部2−2からの出力信号DOUTすなわち2次側回路2からの出力信号DOUTを強制的に「H」レベルあるいは「L」レベルに固定する。   The update pulse monitoring unit 2-3 monitors the update pulse received by the reception unit 2-1. When the update pulse is not received, the power supply voltage VDD1 to the primary side circuit 1 is cut off or the primary side circuit 1 is determined to be in a non-operating state, and the output signal DOUT from the output unit 2-2, that is, the output signal DOUT from the secondary side circuit 2, is forcibly fixed to the "H" level or the "L" level.

図17に1次側回路1への電源電圧VDD1が遮断された場合のタイムチャートを示す。この例では、t1点で1次側回路1への電源電圧VDD1が遮断されたことにより(図17(c):t1点)、2次側回路2からの出力信号DOUTが強制的に「H」レベルに固定されている(図17(b):t1点)。なお、逆の方式として、図18に示すように、2次側回路2からの出力信号DOUTを強制的に「L」レベルに固定する場合もある。   FIG. 17 shows a time chart when the power supply voltage VDD1 to the primary side circuit 1 is cut off. In this example, the power supply voltage VDD1 to the primary circuit 1 is cut off at the point t1 (FIG. 17C: point t1), and the output signal DOUT from the secondary circuit 2 is forcibly set to “H”. ”Level (FIG. 17B: point t1). As an opposite method, as shown in FIG. 18, the output signal DOUT from the secondary circuit 2 may be forcibly fixed to the “L” level.

図19にこのデジタルアイソレータ100のフェールセーフ時の動作も含めた入出力の真理値表を示す。この真理値表からも分かるように、1次側回路1への電源電圧VDD1が遮断された場合、入力信号DINの信号レベルに拘わらず、出力信号DOUTは「H」レベルまたは「L」レベルに強制的に固定される。   FIG. 19 shows an input / output truth table including the operation of the digital isolator 100 in fail-safe mode. As can be seen from this truth table, when the power supply voltage VDD1 to the primary circuit 1 is cut off, the output signal DOUT is set to the “H” level or the “L” level regardless of the signal level of the input signal DIN. Forced to be fixed.

図20にこのデジタルアイソレータ100を1つのIC(集積回路)で構成した場合の図を示す。このデジタルアイソレータ100を構成する集積回路IC1において、1次側のピンP1とピンP3とは内部で接続されており、ピンP1に電源電圧VDD1を与え、ピンP2に入力信号DINを与えるようにする。このピンP2がデジタルアイソレータ100の入力信号端子TINとされる。   FIG. 20 shows a diagram in the case where the digital isolator 100 is configured by one IC (integrated circuit). In the integrated circuit IC1 constituting the digital isolator 100, the primary side pin P1 and the pin P3 are internally connected, the power supply voltage VDD1 is applied to the pin P1, and the input signal DIN is applied to the pin P2. . This pin P2 is used as the input signal terminal TIN of the digital isolator 100.

なお、ピンP4は接地し、ピンP3とピンP4との間にはコンデンサC1を接続する。また、2次側のピンP6とP8とは内部で接続されており、ピンP5に電源電圧VDD2を与え、ピンP7より出力信号DOUTを得るようにする。このピンP7がデジタルアイソレータ100の出力信号端子TOUTとされる。なお、ピンP8は接地し、ピンP5とピンP6との間にはコンデンサC2を接続する。   The pin P4 is grounded, and a capacitor C1 is connected between the pins P3 and P4. Also, the secondary side pins P6 and P8 are internally connected, and the power supply voltage VDD2 is applied to the pin P5, and the output signal DOUT is obtained from the pin P7. This pin P7 is used as the output signal terminal TOUT of the digital isolator 100. The pin P8 is grounded, and a capacitor C2 is connected between the pins P5 and P6.

特開2007−123650号公報JP 2007-123650 A

2線式のフィールド機器において、このようなデジタルアイソレータを用いると、消費電力を低減することができる。しかしながら、2線式のフィールド機器では、動作電力に大きな制約があるので、低消費電力型のデジタルアイソレータを採用するにしても、制御周期を長くしたりする等しない限り余剰電力はなく、制御周期を長くすれば、制御性の低下を招いてしまう。このため、デジタルアイソレータに対して、さらなる低消費電力化が求められている。   When such a digital isolator is used in a two-wire field device, power consumption can be reduced. However, in a 2-wire field device, there is a great restriction on the operating power, so even if a low power consumption type digital isolator is adopted, there is no surplus power unless the control cycle is lengthened. If the length is increased, the controllability is reduced. For this reason, further reduction in power consumption is required for digital isolators.

本発明は、このような課題を解決するためになされたもので、その目的とするところは、さらなる低消費電力化を図ることができるデジタルアイソレータおよびこのデジタルアイソレータを用いたフィールド機器を提供することにある。   The present invention has been made to solve such a problem, and an object thereof is to provide a digital isolator capable of further reducing power consumption and a field device using the digital isolator. It is in.

このような目的を達成するために、本発明に係るデジタルアイソレータは、第1の電源の供給を受けて動作する1次側回路と、第2の電源の供給を受けて動作する2次側回路とを備え、その信号レベルが第1のレベルと第2のレベルとの間で変化するデジタル信号を入力信号とし、この入力信号を1次側回路を通して非接触で2次側回路へ送り当該2次側回路からの出力信号とする一方、1次側回路への第1の電源の供給が遮断された場合、2次側回路からの出力信号のレベルを第1および第2のレベルの何れか一方のレベルに強制的に固定するデジタルアイソレータにおいて、入力信号のレベルに応じて1次側回路への第1の電源の供給をオン/オフするスイッチ手段を設け、1次側回路の入力信号端子に入力信号に代えて、1次側回路への第1の電源の供給遮断時に強制的に固定される2次側回路からの出力信号のレベルとは逆のレベルの信号を与えるようにしたものである。   In order to achieve such an object, a digital isolator according to the present invention includes a primary circuit that operates by receiving a first power supply and a secondary circuit that operates by receiving a second power supply. The digital signal whose signal level changes between the first level and the second level is used as an input signal, and the input signal is sent to the secondary circuit without contact through the primary circuit. While the output signal from the secondary side circuit is used, when the supply of the first power supply to the primary side circuit is interrupted, the level of the output signal from the secondary side circuit is either the first level or the second level. In the digital isolator forcibly fixed to one level, there is provided switch means for turning on / off the supply of the first power to the primary side circuit according to the level of the input signal, and the input signal terminal of the primary side circuit Instead of the input signal to the primary circuit The level of the output signal from the secondary circuit to be forcibly fixed at the time the supply interruption of the first power source is obtained by the so adversely level signal.

この発明において、例えば、第1のレベルを「H」レベル、第2のレベルを「L」レベル、1次側回路への第1の電源の供給遮断時に強制的に固定される2次側回路からの出力信号のレベルを「H」レベルとした場合、入力信号のレベルに応じて1次側回路への第1の電源の供給がオン/オフされる一方、1次側回路の入力信号端子に入力信号に代えて、「L」レベルの入力信号が入力される。   In the present invention, for example, the first level is “H” level, the second level is “L” level, and the secondary side circuit that is forcibly fixed when the supply of the first power to the primary side circuit is cut off. When the level of the output signal from H is set to "H" level, the supply of the first power to the primary side circuit is turned on / off according to the level of the input signal, while the input signal terminal of the primary side circuit Instead of the input signal, an “L” level input signal is input.

この場合、入力信号のレベルに応じて1次側回路への第1の電源の供給がオンとされると、1次側回路の入力信号端子に入力されている「L」レベルの入力信号が非接触で2次側回路へ送られ、2次側回路からの出力信号として出力される。一方、入力信号のレベルに応じて1次側回路への第1の電源の供給がオフとされると、2次側回路からの出力信号のレベルが「H」レベルに固定される。これにより、1次側回路への第1の電源の供給のオン/オフに応じて、すなわち入力信号のレベルに応じて、2次側回路からの出力信号のレベルが「L」/「H」レベルに変化する。この場合、「L」レベルの信号を伝達する場合にのみ1次側回路への第1の電源の供給が行われ、「H」レベルの信号を伝達する場合には1次側回路への第1の電源の供給が遮断されるので、1次側回路における電力消費が低減される。   In this case, when the supply of the first power supply to the primary circuit is turned on according to the level of the input signal, the “L” level input signal input to the input signal terminal of the primary circuit is It is sent to the secondary circuit without contact and is output as an output signal from the secondary circuit. On the other hand, when the supply of the first power supply to the primary side circuit is turned off according to the level of the input signal, the level of the output signal from the secondary side circuit is fixed to the “H” level. As a result, the level of the output signal from the secondary side circuit is “L” / “H” according to on / off of the supply of the first power supply to the primary side circuit, that is, according to the level of the input signal. Change to level. In this case, the first power is supplied to the primary side circuit only when the “L” level signal is transmitted, and when the “H” level signal is transmitted, the first power is supplied to the primary side circuit. Since the power supply of 1 is cut off, power consumption in the primary side circuit is reduced.

また、この発明において、例えば、第1のレベルを「H」レベル、第2のレベルを「L」レベル、1次側回路への第1の電源の供給遮断時に強制的に固定される2次側回路からの出力信号のレベルを「L」レベルとした場合、入力信号のレベルに応じて1次側回路への第1の電源の供給がオン/オフされる一方、1次側回路の入力信号端子に入力信号に代えて、「H」レベルの入力信号が入力される。   In the present invention, for example, the first level is the “H” level, the second level is the “L” level, and the secondary is forcibly fixed when the supply of the first power to the primary circuit is shut off. When the level of the output signal from the side circuit is “L” level, the supply of the first power to the primary side circuit is turned on / off according to the level of the input signal, while the input of the primary side circuit Instead of an input signal, an “H” level input signal is input to the signal terminal.

この場合、入力信号のレベルに応じて1次側回路への第1の電源の供給がオンとされると、1次側回路の入力信号端子に入力されている「H」レベルの入力信号が非接触で2次側回路へ送られ、2次側回路からの出力信号として出力される。一方、入力信号のレベルに応じて1次側回路への第1の電源の供給がオフとされると、2次側回路からの出力信号のレベルが「L」レベルに固定される。これにより、1次側回路への第1の電源の供給のオン/オフに応じて、すなわち入力信号のレベルに応じて、2次側回路からの出力信号のレベルが「H」/「L」レベルに変化する。この場合、「H」レベルの信号を伝達する場合にのみ1次側回路への第1の電源の供給が行われ、「L」レベルの信号を伝達する場合には1次側回路への第1の電源の供給が遮断されるので、1次側回路における電力消費が低減される。   In this case, when the supply of the first power supply to the primary circuit is turned on according to the level of the input signal, the “H” level input signal input to the input signal terminal of the primary circuit is It is sent to the secondary circuit without contact and is output as an output signal from the secondary circuit. On the other hand, when the supply of the first power supply to the primary side circuit is turned off according to the level of the input signal, the level of the output signal from the secondary side circuit is fixed to the “L” level. As a result, the level of the output signal from the secondary side circuit is “H” / “L” according to on / off of the supply of the first power supply to the primary side circuit, that is, according to the level of the input signal. Change to level. In this case, the first power is supplied to the primary side circuit only when the “H” level signal is transmitted, and when the “L” level signal is transmitted, the first power is supplied to the primary side circuit. Since the power supply of 1 is cut off, power consumption in the primary side circuit is reduced.

本発明では、1次側回路の入力信号端子に入力信号に代えて、1次側回路への第1の電源の供給遮断時に強制的に固定される2次側回路からの出力信号のレベルとは逆のレベルの信号を与えるようにするが、スイッチ手段による1次側回路への第1の電源の供給のオン/オフに拘わらず常に逆のレベルの信号を与えるようにしてもよく、スイッチ手段が1次側回路への第1の電源の供給をオンとしている間のみ逆のレベルの信号を与えるようにしてもよい。   In the present invention, instead of an input signal at the input signal terminal of the primary circuit, the level of the output signal from the secondary circuit that is forcibly fixed when the supply of the first power to the primary circuit is cut off. Gives a signal of the opposite level, but the switch means may always give a signal of the opposite level regardless of whether the first power supply to the primary side circuit is turned on or off. The reverse level signal may be given only while the first power supply to the primary circuit is turned on.

また、2次側回路からの出力信号を保持する信号保持回路を設け、2次側回路に、1次側回路を通して非接触で送られてくる信号のレベルが前回と同じであった場合に信号出力を停止する信号出力停止手段を設けるようにしてもよい。   Also, a signal holding circuit for holding the output signal from the secondary side circuit is provided, and the signal is sent when the level of the signal sent to the secondary side circuit through the primary side circuit in a non-contact manner is the same as the previous time. You may make it provide the signal output stop means to stop an output.

また、本発明に係るデジタルアイソレータは、上位側制御装置より一対の電線を介して送られてくる所定の電流範囲の信号を受け、この信号から自己の動作電源を生成する動作電源回路と、この動作電源回路が生成する動作電源の供給を受けて所定の動作を行う制御部と、この制御部から外部機器へ情報を発信するための通信回路と、制御部と通信回路との間に介装されて電気的絶縁を確保するアイソレータとを備えたフィールド機器として、例えばバルブポジショナ(電空ポジショナ)におけるアイソレータとして用いられる。なお、本発明に係るデジタルアイソレータを用いるフィールド機器は、バルブポジショナに限られるものではなく、2線式電磁流量計や2線式温度発信器などにおけるアイソレータとして用いるようにしてもよい。   Further, a digital isolator according to the present invention receives a signal in a predetermined current range sent from a host control device via a pair of electric wires, and generates an operation power supply circuit from this signal, A control unit that receives a supply of operation power generated by the operation power supply circuit and performs a predetermined operation, a communication circuit for transmitting information from the control unit to an external device, and an intervening unit between the control unit and the communication circuit For example, it is used as an isolator in a valve positioner (electropneumatic positioner) as a field device including an isolator that ensures electrical insulation. The field device using the digital isolator according to the present invention is not limited to the valve positioner, and may be used as an isolator in a two-wire electromagnetic flow meter, a two-wire temperature transmitter, or the like.

本発明によれば、入力信号のレベルに応じて1次側回路への第1の電源の供給をオン/オフするスイッチ手段を設け、1次側回路の入力信号端子に入力信号に代えて、1次側回路への第1の電源の供給遮断時に強制的に固定される2次側回路からの出力信号のレベルとは逆のレベルの信号を与えるようにしたので、1次側回路への第1の電源を間欠的に遮断しながら2次側回路へ信号を伝達するようにして、1次側回路における電力消費を低減し、さらなる低消費電力化を図ることが可能となる。   According to the present invention, the switch means for turning on / off the supply of the first power to the primary circuit according to the level of the input signal is provided, and the input signal terminal of the primary circuit is replaced with the input signal, Since a signal having a level opposite to the level of the output signal from the secondary side circuit that is forcibly fixed when the supply of the first power supply to the primary side circuit is cut off, the signal to the primary side circuit is supplied. By transmitting a signal to the secondary circuit while intermittently shutting off the first power supply, it is possible to reduce power consumption in the primary circuit and further reduce power consumption.

本発明に係るデジタルアイソレータの一実施の形態(実施の形態1)の要部を示すブロック図である。It is a block diagram which shows the principal part of one Embodiment (Embodiment 1) of the digital isolator which concerns on this invention. この実施の形態1のデジタルアイソレータの動作を説明するためのタイムチャートである。3 is a time chart for explaining the operation of the digital isolator of the first embodiment. この実施の形態1のデジタルアイソレータを2つのIC(集積回路)で構成した場合の図である。It is a figure at the time of comprising the digital isolator of this Embodiment 1 by two IC (integrated circuit). 本発明に係るデジタルアイソレータの他の実施の形態(実施の形態2)の要部を示すブロック図である。It is a block diagram which shows the principal part of other Embodiment (Embodiment 2) of the digital isolator which concerns on this invention. この実施の形態2のデジタルアイソレータの動作を説明するためのタイムチャートである。It is a time chart for demonstrating operation | movement of the digital isolator of this Embodiment 2. FIG. この実施の形態2のデジタルアイソレータを2つのIC(集積回路)で構成した場合の図である。It is a figure at the time of comprising the digital isolator of this Embodiment 2 with two IC (integrated circuit). 図6に示したデジタルアイソレータの変形例(実施の形態3)を示す図である。FIG. 7 is a diagram showing a modification (Embodiment 3) of the digital isolator shown in FIG. 6. この実施の形態3のデジタルアイソレータの動作を説明するためのタイムチャートである。It is a time chart for demonstrating operation | movement of the digital isolator of this Embodiment 3. 図7に示したデジタルアイソレータの変形例(実施の形態4)を示す図である。FIG. 8 is a diagram showing a modification (Embodiment 4) of the digital isolator shown in FIG. 7. この実施の形態4のデジタルアイソレータの動作を説明するためのタイムチャートである。It is a time chart for demonstrating operation | movement of the digital isolator of this Embodiment 4. 2次側回路からの出力信号を保持する信号保持回路を設けた例(実施の形態5)を示す図である。FIG. 11 is a diagram illustrating an example (fifth embodiment) in which a signal holding circuit that holds an output signal from a secondary circuit is provided. 本発明に係るデジタルアイソレータを2線式のフィールド機器(バルブポジショナ)に用いた例(実施の形態6)を示す図である。It is a figure which shows the example (Embodiment 6) which used the digital isolator which concerns on this invention for the 2-wire type field apparatus (valve positioner). 本発明に係るデジタルアイソレータを2線式のフィールド機器(2線式電磁流量計)に用いた例(実施の形態7)を示す図である。It is a figure which shows the example (Embodiment 7) which used the digital isolator which concerns on this invention for the 2-wire type field apparatus (2-wire type electromagnetic flowmeter). 本発明に係るデジタルアイソレータを2線式のフィールド機器(2線式温度発信器)に用いた例(実施の形態8)を示す図である。It is a figure which shows the example (Embodiment 8) which used the digital isolator which concerns on this invention for a 2-wire type field apparatus (2-wire type temperature transmitter). 従来より用いられているデジタルアイソレータの要部のブロック図である。It is a block diagram of the principal part of the digital isolator conventionally used. 従来のデジタルアイソレータの通常の動作を説明するためのタイムチャートである。It is a time chart for demonstrating normal operation | movement of the conventional digital isolator. 従来のデジタルアイソレータのフェールセーフ時の動作(出力信号を「H」レベルに強制的に固定する例)を説明するためのタイムチャートである。It is a time chart for demonstrating the operation | movement (example which forcibly fixes an output signal to "H" level) at the time of fail safe of the conventional digital isolator. 従来のデジタルアイソレータのフェールセーフ時の動作(出力信号を「L」レベルに強制的に固定する例)を説明するためのタイムチャートである。It is a time chart for demonstrating the operation | movement (example which forcibly fixes an output signal to "L" level) at the time of fail safe of the conventional digital isolator. 従来のデジタルアイソレータのフェールセーフ時の動作も含めた入出力の真理値表を示す図である。It is a figure which shows the truth table of input / output including the operation | movement at the time of fail safe of the conventional digital isolator. 従来のデジタルアイソレータを1つのIC(集積回路)で構成した場合の図である。It is a figure at the time of comprising the conventional digital isolator by one IC (integrated circuit).

以下、本発明の実施の形態を図面に基づいて詳細に説明する。
〔実施の形態1〕
図1はこの発明に係るデジタルアイソレータの一実施の形態(実施の形態1)の要部を示すブロック図である。同図において、図15と同一符号は図15を参照して説明した構成要素と同一或いは同等構成要素を示し、その説明は省略する。この実施の形態1のデジタルアイソレータを符号101で示す。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[Embodiment 1]
FIG. 1 is a block diagram showing a main part of an embodiment (Embodiment 1) of a digital isolator according to the present invention. In the figure, the same reference numerals as those in FIG. 15 denote the same or equivalent components as those described with reference to FIG. The digital isolator according to the first embodiment is denoted by reference numeral 101.

このデジタルアイソレータ101の従来のデジタルアイソレータ100と異なる点は、入力側電源3と1次側回路1との間にスイッチ部6を設け、従来は1次側回路1の入力信号端子TINに与えるようにしていた入力信号DINをスイッチ部6へ与えるようにし、入力信号DINのレベルに応じてスイッチ部6のオン/オフを行わせるようにしたところにある。また、入力信号端子TINには入力信号DINに代えて、1次側回路1への電源電圧VDD1の供給遮断時に強制的に固定される2次側回路2からの出力信号DOUTのレベルとは逆のレベルの信号を常に与えるようにしたところにある。   The digital isolator 101 is different from the conventional digital isolator 100 in that a switch unit 6 is provided between the input-side power supply 3 and the primary-side circuit 1, and is conventionally applied to the input signal terminal TIN of the primary-side circuit 1. The input signal DIN which has been set is supplied to the switch unit 6 and the switch unit 6 is turned on / off according to the level of the input signal DIN. Further, the level of the output signal DOUT from the secondary circuit 2 that is forcibly fixed when the supply of the power supply voltage VDD1 to the primary circuit 1 is cut off at the input signal terminal TIN instead of the input signal DIN. It is in the place where the signal of the level is always given.

この例では、1次側回路1への電源電圧VDD1の供給遮断時、2次側回路2からの出力信号DOUTのレベルは、「H」レベルに強制的に固定されるものとする。また、スイッチ部6は、入力信号DINが「L」レベルとなった場合にオンとされ、入力信号DINが「H」レベルとなった場合にオフとされるものとする。また、1次側回路1の入力信号端子TINには、上述した1次側回路1への電源電圧VDD1の供給遮断時における出力信号DOUTのレベルとは逆のレベルの信号として「L」レベルの信号が常に与えられるものとする。   In this example, the level of the output signal DOUT from the secondary circuit 2 is forcibly fixed to the “H” level when the supply of the power supply voltage VDD1 to the primary circuit 1 is cut off. The switch unit 6 is turned on when the input signal DIN becomes “L” level, and turned off when the input signal DIN becomes “H” level. Further, the input signal terminal TIN of the primary side circuit 1 has an "L" level signal as a signal having a level opposite to the level of the output signal DOUT when the supply voltage VDD1 to the primary side circuit 1 is cut off. It is assumed that a signal is always given.

このデジタルアイソレータ101では、入力信号DINがスイッチ部6へ与えられ、この入力信号DINのレベルに応じてスイッチ部6がオン/オフされる。この場合、入力信号DINが「L」レベルとなると、スイッチ部6がオンとされ、1次側回路1へ電源電圧VDD1が供給される。入力信号DINが「H」レベルとなると、スイッチ部6がオフとされ、1次側回路1への電源電圧VDD1の供給が遮断される。   In the digital isolator 101, an input signal DIN is supplied to the switch unit 6, and the switch unit 6 is turned on / off according to the level of the input signal DIN. In this case, when the input signal DIN becomes “L” level, the switch unit 6 is turned on, and the power supply voltage VDD 1 is supplied to the primary side circuit 1. When the input signal DIN becomes “H” level, the switch unit 6 is turned off, and the supply of the power supply voltage VDD1 to the primary side circuit 1 is cut off.

入力信号DINが「L」レベルとなって(図2(a)に示すt1点)、1次側回路1へ電源電圧VDD1が供給されると(図2(f)に示すt1点)、入力信号端子TINに与えられている「L」レベルの信号が送信部1−2へ送られる。   When the input signal DIN becomes “L” level (point t1 shown in FIG. 2 (a)) and the power supply voltage VDD1 is supplied to the primary circuit 1 (point t1 shown in FIG. 2 (f)), input is performed. An “L” level signal applied to the signal terminal TIN is sent to the transmitter 1-2.

送信部1−2へ送られた「L」レベルの信号は、絶縁部5を通して、2次側回路2の受信部2−1で受信され、出力部2−2へ送られる。出力部2−2は、受信部2−1から送られてきた「L」レベルの信号を2次側回路2からの出力信号DOUTとして、出力信号端子TOUTより出力する(図2(b)に示すt1点)。   The “L” level signal sent to the transmission unit 1-2 is received by the reception unit 2-1 of the secondary circuit 2 through the insulation unit 5, and is transmitted to the output unit 2-2. The output unit 2-2 outputs the “L” level signal sent from the receiving unit 2-1 from the output signal terminal TOUT as the output signal DOUT from the secondary side circuit 2 (FIG. 2B). T1 point shown).

入力信号DINが「H」レベルとなって(図2(a)に示すt2点)、1次側回路1への電源電圧VDD1の供給が遮断されると(図2(f)に示すt2点)、2次側回路2の更新パルス監視部2−3は、2次側回路2からの出力信号DOUTを強制的に「H」レベルに固定する(図2(b)に示すt2点)。   When the input signal DIN becomes “H” level (point t2 shown in FIG. 2A), supply of the power supply voltage VDD1 to the primary circuit 1 is cut off (point t2 shown in FIG. 2F). The update pulse monitoring unit 2-3 of the secondary side circuit 2 forcibly fixes the output signal DOUT from the secondary side circuit 2 to the “H” level (point t2 shown in FIG. 2B).

以下同様にして、1次側回路1への電源電圧VDD1の供給のオン/オフに応じて、すなわち入力信号DINの「L」/「H」レベルに応じて、2次側回路1からの出力信号DOUTのレベルが「L」/「H」レベルに変化する。   In the same manner, the output from the secondary side circuit 1 according to on / off of the supply of the power supply voltage VDD1 to the primary side circuit 1, that is, according to the “L” / “H” level of the input signal DIN. The level of the signal DOUT changes to “L” / “H” level.

この場合、「L」レベルの信号を伝達する場合にのみ1次側回路1への電源電圧VDD1の供給が行われ、「H」レベルの信号を伝達する場合には1次側回路1への電源電圧VDD1の供給が遮断されるので、1次側回路1における電力消費が低減される。これにより、1次側回路1へ電源電圧VDD1を常に供給する従来のデジタルアイソレータ100(図15)に対して、さらなる低消費電力化を図ることができるようになる。   In this case, the power supply voltage VDD1 is supplied to the primary circuit 1 only when an “L” level signal is transmitted, and to the primary circuit 1 when an “H” level signal is transmitted. Since the supply of the power supply voltage VDD1 is cut off, the power consumption in the primary side circuit 1 is reduced. As a result, power consumption can be further reduced compared to the conventional digital isolator 100 (FIG. 15) that constantly supplies the power supply voltage VDD1 to the primary side circuit 1.

図3にこのデジタルアイソレータ101を2つのIC(集積回路)で構成した場合の図を示す。このデジタルアイソレータ101は、図20に示した従来の集積回路IC1と、図1におけるスイッチ部6の役目を果たす集積回路IC2とにより構成されている。   FIG. 3 shows a diagram in the case where the digital isolator 101 is composed of two ICs (integrated circuits). The digital isolator 101 includes the conventional integrated circuit IC1 shown in FIG. 20 and the integrated circuit IC2 that functions as the switch unit 6 in FIG.

集積回路IC2は、ピンP9〜P14を備えており、ピンP13とピンP12およびピン14との間の接続状態が内部で選択的に切り替えられるようになっている。この例では、ピンP10およびピンP12に電源電圧VDD1を、ピンP9に入力信号DINを与えるようにし、入力信号DINのレベルが「L」レベルとなった場合にピンP13をピンP12側に接続させ、入力信号DINが「H」レベルとなった場合にピンP13をピンP14側に接続させるようにしている。なお、ピンP10とピンP11との間にはコンデンサC3を接続し、ピンP14は接地させている。   The integrated circuit IC2 includes pins P9 to P14, and the connection state between the pin P13, the pin P12, and the pin 14 is selectively switched internally. In this example, the power supply voltage VDD1 is applied to the pin P10 and the pin P12, and the input signal DIN is applied to the pin P9. When the level of the input signal DIN becomes “L” level, the pin P13 is connected to the pin P12 side. When the input signal DIN becomes “H” level, the pin P13 is connected to the pin P14 side. A capacitor C3 is connected between the pin P10 and the pin P11, and the pin P14 is grounded.

また、集積回路IC1と集積回路IC2とは、集積回路IC1のピンP1と集積回路IC2のピンP13との間に抵抗R1を挿入して接続している。また、集積回路IC1は、ピンP1への電源電圧VDD1の供給遮断時に、ピンP7(出力信号端子TOUT)からの出力信号DOUTのレベルが強制的に「H」レベルに固定されるタイプとされている。また、集積回路IC1の入力信号DINの入力用として設けられているピンP2(入力信号端子TIN)を、抵抗R2を介して接地させている。   Further, the integrated circuit IC1 and the integrated circuit IC2 are connected by inserting a resistor R1 between the pin P1 of the integrated circuit IC1 and the pin P13 of the integrated circuit IC2. Further, the integrated circuit IC1 is of a type in which the level of the output signal DOUT from the pin P7 (output signal terminal TOUT) is forcibly fixed to the “H” level when the supply of the power supply voltage VDD1 to the pin P1 is cut off. Yes. Further, the pin P2 (input signal terminal TIN) provided for inputting the input signal DIN of the integrated circuit IC1 is grounded through the resistor R2.

すなわち、集積回路IC1の入力信号端子TINに、入力信号DINを与える代わりに、常に「L」レベルの信号(電源電圧VDD1の供給遮断時に強制的に固定される出力信号DOUTのレベルとは逆のレベルの信号)を与えている。これにより、集積回路IC1の入力信号端子TINのレベルが常に「L」レベルに固定され、図2を用いて説明した動作と同じ動作が得られる。   That is, instead of applying the input signal DIN to the input signal terminal TIN of the integrated circuit IC1, the signal of the “L” level (the output signal DOUT that is forcibly fixed when the supply of the power supply voltage VDD1 is cut off is opposite to the level). Level signal). As a result, the level of the input signal terminal TIN of the integrated circuit IC1 is always fixed to the “L” level, and the same operation as described with reference to FIG. 2 is obtained.

〔実施の形態2〕
実施の形態1では、2次側回路2からの出力信号DOUTのレベルが1次側回路1への電源電圧VDD1の供給遮断時に強制的に「H」レベルに固定されるものとしたが、実施の形態2では、2次側回路2からの出力信号DOUTのレベルが1次側回路1への電源電圧VDD1の供給遮断時に強制的に「L」レベルに固定されるものとする。
[Embodiment 2]
In the first embodiment, the level of the output signal DOUT from the secondary circuit 2 is forcibly fixed to the “H” level when the supply voltage VDD1 to the primary circuit 1 is cut off. In the second embodiment, it is assumed that the level of the output signal DOUT from the secondary circuit 2 is forcibly fixed to the “L” level when the supply of the power supply voltage VDD1 to the primary circuit 1 is cut off.

この場合、図4に示すように、1次側回路1の入力信号端子TINに、1次側回路1への電源電圧VDD1の供給遮断時に強制的に固定される2次側回路2からの出力信号DOUTのレベルとは逆のレベルの信号として、「H」レベルの信号を常に与えるものとする。また、スイッチ部6は、入力信号DINが「H」レベルとなった場合にオンとされ、入力信号DINが「L」レベルとなった場合にオフとされるものとする。この実施の形態2のデジタルアイソレータを符号102で示す。   In this case, as shown in FIG. 4, the output from the secondary circuit 2 that is forcibly fixed to the input signal terminal TIN of the primary circuit 1 when the supply of the power supply voltage VDD1 to the primary circuit 1 is cut off. It is assumed that an “H” level signal is always given as a signal having a level opposite to that of the signal DOUT. Further, the switch unit 6 is turned on when the input signal DIN becomes “H” level, and is turned off when the input signal DIN becomes “L” level. The digital isolator according to the second embodiment is denoted by reference numeral 102.

このデジタルアイソレータ102では、入力信号DINがスイッチ部6へ与えられ、この入力信号DINのレベルに応じてスイッチ部6がオン/オフされる。この場合、入力信号DINが「H」レベルとなると、スイッチ部6がオンとされ、1次側回路1へ電源電圧VDD1が供給される。入力信号DINが「L」レベルとなると、スイッチ部6がオフとされ、1次側回路1への電源電圧VDD1の供給が遮断される。   In this digital isolator 102, an input signal DIN is supplied to the switch unit 6, and the switch unit 6 is turned on / off according to the level of the input signal DIN. In this case, when the input signal DIN becomes “H” level, the switch unit 6 is turned on and the power supply voltage VDD 1 is supplied to the primary side circuit 1. When the input signal DIN becomes “L” level, the switch unit 6 is turned off, and the supply of the power supply voltage VDD1 to the primary side circuit 1 is cut off.

入力信号DINが「H」レベルとなって(図5(a)に示すt1点)、1次側回路1へ電源電圧VDD1が供給されると(図5(f)に示すt1点)、入力信号端子TINに与えられている「H」レベルの信号が送信部1−2へ送られる。   When the input signal DIN becomes “H” level (point t1 shown in FIG. 5 (a)) and the power supply voltage VDD1 is supplied to the primary circuit 1 (point t1 shown in FIG. 5 (f)), input is performed. An “H” level signal applied to the signal terminal TIN is sent to the transmitter 1-2.

送信部1−2へ送られた「H」レベルの信号は、絶縁部5を通して、2次側回路2の受信部2−1で受信され、出力部2−2へ送られる。出力部2−2は、受信部2−1から送られてきた「H」レベルの信号を2次側回路2からの出力信号DOUTとして、出力信号端子TOUTより出力する(図5(b)に示すt1点)。   The “H” level signal sent to the transmission unit 1-2 is received by the reception unit 2-1 of the secondary circuit 2 through the insulation unit 5, and is sent to the output unit 2-2. The output unit 2-2 outputs the “H” level signal sent from the receiving unit 2-1 from the output signal terminal TOUT as the output signal DOUT from the secondary circuit 2 (see FIG. 5B). T1 point shown).

入力信号DINが「L」レベルとなって(図5(a)に示すt2点)、1次側回路1への電源電圧VDD1の供給が遮断されると(図5(f)に示すt2点)、2次側回路2の更新パルス監視部2−3は、2次側回路2からの出力信号DOUTを強制的に「L」レベルに固定する(図5(b)に示すt2点)。   When the input signal DIN becomes the “L” level (point t2 shown in FIG. 5A), the supply of the power supply voltage VDD1 to the primary circuit 1 is cut off (point t2 shown in FIG. 5F). The update pulse monitoring unit 2-3 of the secondary side circuit 2 forcibly fixes the output signal DOUT from the secondary side circuit 2 to the “L” level (point t2 shown in FIG. 5B).

以下同様にして、1次側回路1への電源電圧VDD1の供給のオン/オフに応じて、すなわち入力信号DINの「H」/「L」レベルに応じて、2次側回路1からの出力信号DOUTのレベルが「H」/「L」レベルに変化する。   In the same manner, the output from the secondary side circuit 1 according to on / off of the supply of the power supply voltage VDD1 to the primary side circuit 1, that is, according to the “H” / “L” level of the input signal DIN. The level of the signal DOUT changes to “H” / “L” level.

この場合、「H」レベルの信号を伝達する場合にのみ1次側回路1への電源電圧VDD1の供給が行われ、「L」レベルの信号を伝達する場合には1次側回路1への電源電圧VDD1の供給が遮断されるので、1次側回路1における電力消費が低減される。これにより、1次側回路1へ電源電圧VDD1を常に供給する従来のデジタルアイソレータ100(図15)に対して、さらなる低消費電力化を図ることができるようになる。   In this case, the power supply voltage VDD1 is supplied to the primary side circuit 1 only when the “H” level signal is transmitted, and when the “L” level signal is transmitted, the primary side circuit 1 is supplied. Since the supply of the power supply voltage VDD1 is cut off, the power consumption in the primary side circuit 1 is reduced. As a result, power consumption can be further reduced compared to the conventional digital isolator 100 (FIG. 15) that constantly supplies the power supply voltage VDD1 to the primary side circuit 1.

図6にこのデジタルアイソレータ102を2つのIC(集積回路)で構成した場合の図を示す。このデジタルアイソレータ102は、図20に示した従来の集積回路IC1と、図4におけるスイッチ部6の役目を果たす集積回路IC2とにより構成されている。   FIG. 6 shows a diagram in the case where the digital isolator 102 is composed of two ICs (integrated circuits). The digital isolator 102 includes the conventional integrated circuit IC1 shown in FIG. 20 and the integrated circuit IC2 serving as the switch unit 6 in FIG.

集積回路IC2は、ピンP9〜P14を備えており、ピンP13とピンP12およびピンP14との間の接続状態が内部で選択的に切り替えられるようになっている。この例では、ピンP10およびピンP12に電源電圧VDD1を、ピンP9に入力信号DINを与えるようにし、入力信号DINのレベルが「H」レベルとなった場合にピンP13をピンP12側に接続させ、入力信号DINが「L」レベルとなった場合にピンP13をピンP14側に接続させるようにしている。なお、ピンP10とピンP11との間にはコンデンサC3を接続し、ピンP14は接地させている。   The integrated circuit IC2 includes pins P9 to P14, and the connection state between the pin P13, the pin P12, and the pin P14 is selectively switched internally. In this example, the power supply voltage VDD1 is applied to the pin P10 and the pin P12, and the input signal DIN is applied to the pin P9. When the level of the input signal DIN becomes “H” level, the pin P13 is connected to the pin P12 side. When the input signal DIN becomes “L” level, the pin P13 is connected to the pin P14 side. A capacitor C3 is connected between the pin P10 and the pin P11, and the pin P14 is grounded.

また、集積回路IC1と集積回路IC2とは、集積回路IC1のピンP1と集積回路IC2のピンP13との間に抵抗R1を挿入して接続している。また、集積回路IC1は、ピンP1への電源電圧VDD1の供給遮断時に、集積回路IC1のピンP7(出力信号端子TOUT)からの出力信号DOUTのレベルが強制的に「L」レベルに固定されるタイプとされている。また、集積回路IC1の入力信号DINの入力用として設けられているピンP2(入力信号端子TIN)には、電源電圧VDD1を常に与えている。   Further, the integrated circuit IC1 and the integrated circuit IC2 are connected by inserting a resistor R1 between the pin P1 of the integrated circuit IC1 and the pin P13 of the integrated circuit IC2. Further, when the supply of the power supply voltage VDD1 to the pin P1 is cut off, the integrated circuit IC1 forcibly fixes the level of the output signal DOUT from the pin P7 (output signal terminal TOUT) of the integrated circuit IC1 to the “L” level. It is a type. The power supply voltage VDD1 is always applied to the pin P2 (input signal terminal TIN) provided for inputting the input signal DIN of the integrated circuit IC1.

すなわち、集積回路IC1の入力信号端子TINに、入力信号DINを与える代わりに、常に「H」レベルの信号(電源電圧VDD1の供給遮断時に強制的に固定される出力信号DOUTのレベルとは逆のレベルの信号)を与えている。これにより、集積回路IC1の入力信号端子TINのレベルが常に「H」レベルに固定され、図5を用いて説明した動作と同じ動作が得られる。   That is, instead of giving the input signal DIN to the input signal terminal TIN of the integrated circuit IC1, the signal of the “H” level is always reversed (opposite to the level of the output signal DOUT that is forcibly fixed when the supply of the power supply voltage VDD1 is cut off). Level signal). As a result, the level of the input signal terminal TIN of the integrated circuit IC1 is always fixed to the “H” level, and the same operation as described with reference to FIG. 5 is obtained.

〔実施の形態3〕
図6では、集積回路IC1の入力信号端子TINに「H」レベルの信号を常に与えるようにしたが、図7に示すように、集積回路IC2のピンP13と集積回路IC1の入力信号端子TINとの間を直接接続し、ピンP13に生じる信号のレベルを入力信号端子TINへ与えるようにしてもよい。このデジタルアイソレータを実施の形態3として符号103で示す。
[Embodiment 3]
In FIG. 6, an "H" level signal is always applied to the input signal terminal TIN of the integrated circuit IC1, but as shown in FIG. 7, the pin P13 of the integrated circuit IC2 and the input signal terminal TIN of the integrated circuit IC1 May be directly connected to each other, and the level of the signal generated at the pin P13 may be given to the input signal terminal TIN. This digital isolator is denoted by reference numeral 103 as Embodiment 3.

このデジタルアイソレータ103では、入力信号DINが集積回路IC2のピンP9へ与えられ、この入力信号DINのレベルに応じてピンP13とピンP12およびピンP14との間の接続状態が選択的に切り替えられる。この場合、入力信号DINが「H」レベルとなると、ピンP13がピンP12側に接続され、集積回路IC1のピンP1へ電源電圧VDD1が供給される。   In this digital isolator 103, the input signal DIN is applied to the pin P9 of the integrated circuit IC2, and the connection state between the pin P13, the pin P12 and the pin P14 is selectively switched according to the level of the input signal DIN. In this case, when the input signal DIN becomes “H” level, the pin P13 is connected to the pin P12 side, and the power supply voltage VDD1 is supplied to the pin P1 of the integrated circuit IC1.

この時、集積回路IC1の入力信号端子TINには、集積回路IC2のピンP13を通して「H」レベルの信号が与えられる。入力信号DINが「L」レベルとなると、ピンP13がピンP14側に接続され、集積回路IC1のピンP1への電源電圧VDD1の供給が遮断される。この時、集積回路IC1の入力信号端子TINには、集積回路IC2のピンP13を通して「L」レベルの信号が与えられる。   At this time, an “H” level signal is given to the input signal terminal TIN of the integrated circuit IC1 through the pin P13 of the integrated circuit IC2. When the input signal DIN becomes “L” level, the pin P13 is connected to the pin P14, and the supply of the power supply voltage VDD1 to the pin P1 of the integrated circuit IC1 is cut off. At this time, an “L” level signal is applied to the input signal terminal TIN of the integrated circuit IC1 through the pin P13 of the integrated circuit IC2.

入力信号DINが「H」レベルとなって(図8(a)に示すt1点)、集積回路IC1のピンP1へ電源電圧VDD1が供給されると(図8(f)に示すt1点)、集積回路IC1の入力信号端子TINに与えられている「H」レベルの信号(図8(e))が2次側へ送られ、出力信号DOUTとして出力される(図8(b)に示すt1点)。   When the input signal DIN becomes the “H” level (point t1 shown in FIG. 8A) and the power supply voltage VDD1 is supplied to the pin P1 of the integrated circuit IC1 (point t1 shown in FIG. 8F), The “H” level signal (FIG. 8E) applied to the input signal terminal TIN of the integrated circuit IC1 is sent to the secondary side and output as the output signal DOUT (t1 shown in FIG. 8B). point).

入力信号DINが「L」レベルとなって(図8(a)に示すt2点)、集積回路IC1のピンP1への電源電圧VDD1の供給が遮断されると(図8(f)に示すt2点)、集積回路IC1のフェールセーフ機能によって、出力信号DOUTが強制的に「L」レベルに固定される(図8(b)に示すt2点)。   When the input signal DIN becomes “L” level (point t2 shown in FIG. 8A) and the supply of the power supply voltage VDD1 to the pin P1 of the integrated circuit IC1 is cut off (t2 shown in FIG. 8F). On the other hand, the output signal DOUT is forcibly fixed to the “L” level by the fail-safe function of the integrated circuit IC1 (point t2 shown in FIG. 8B).

以下同様にして、集積回路IC1のピンP1への電源電圧VDD1の供給のオン/オフに応じて、すなわち集積回路IC2のピンP9への入力信号DINの「H」/「L」レベルに応じて、出力信号DOUTのレベルが「H」/「L」レベルに変化する。   Similarly, in accordance with the on / off of the supply of the power supply voltage VDD1 to the pin P1 of the integrated circuit IC1, that is, according to the “H” / “L” level of the input signal DIN to the pin P9 of the integrated circuit IC2. The level of the output signal DOUT changes to “H” / “L” level.

このように、集積回路IC1のピンP1への電源電圧VDD1の供給を行っている間だけ、集積回路IC1の入力信号端子TINに「H」レベルの信号(電源電圧VDD1の供給遮断時に強制的に固定される出力信号DOUTのレベルとは逆のレベルの信号)を与えるようにしても、実施の形態2と同様の動作を行わせることができる。   In this way, only while the power supply voltage VDD1 is being supplied to the pin P1 of the integrated circuit IC1, an “H” level signal (forced when the supply of the power supply voltage VDD1 is cut off) is applied to the input signal terminal TIN of the integrated circuit IC1. Even if a signal having a level opposite to the level of the fixed output signal DOUT is given, the same operation as in the second embodiment can be performed.

〔実施の形態4〕
実施の形態3では、集積回路IC2のピンP13と集積回路IC1の入力信号端子TINとの間を直接接続するようにしたが、図9に示すように、集積回路IC2のピンP13と集積回路IC1の入力信号端子TINとの間をインバータINV1を介して接続するようにしてもよい。なお、この場合、集積回路IC1は、入力信号端子TINへの電源電圧VDD1の供給遮断時に、出力信号端子TOUTからの出力信号DOUTのレベルが強制的に「H」レベルに固定されるタイプとする。このデジタルアイソレータを実施の形態4として符号104で示す。
[Embodiment 4]
In the third embodiment, the pin P13 of the integrated circuit IC2 and the input signal terminal TIN of the integrated circuit IC1 are directly connected. However, as shown in FIG. 9, the pin P13 of the integrated circuit IC2 and the integrated circuit IC1 May be connected via an inverter INV1. In this case, the integrated circuit IC1 is of a type in which the level of the output signal DOUT from the output signal terminal TOUT is forcibly fixed to the “H” level when the supply voltage VDD1 to the input signal terminal TIN is cut off. . This digital isolator is denoted by reference numeral 104 as a fourth embodiment.

このデジタルアイソレータ104では、入力信号DINが集積回路IC2のピンP9へ与えられ、この入力信号DINのレベルに応じてピンP13とピンP12およびピンP14との間の接続状態が選択的に切り替えられる。この場合、入力信号DINが「L」レベルとなると、ピンP13がピンP12側に接続され、集積回路IC1のピンP1へ電源電圧VDD1が供給される。   In this digital isolator 104, the input signal DIN is applied to the pin P9 of the integrated circuit IC2, and the connection state between the pin P13, the pin P12 and the pin P14 is selectively switched according to the level of the input signal DIN. In this case, when the input signal DIN becomes “L” level, the pin P13 is connected to the pin P12 side, and the power supply voltage VDD1 is supplied to the pin P1 of the integrated circuit IC1.

この時、集積回路IC1の入力信号端子TINには、集積回路IC2のピンP13およびインバータINV1を通して「L」レベルの信号が与えられる。入力信号DINが「H」レベルとなると、ピンP13がピンP14側に接続され、集積回路IC1のピンP1への電源電圧VDD1の供給が遮断される。この時、集積回路IC1の入力信号端子TINには、集積回路IC2のピンP13およびインバータINV1を通して「H」レベルの信号が与えられる。   At this time, an “L” level signal is given to the input signal terminal TIN of the integrated circuit IC1 through the pin P13 of the integrated circuit IC2 and the inverter INV1. When the input signal DIN becomes “H” level, the pin P13 is connected to the pin P14 side, and the supply of the power supply voltage VDD1 to the pin P1 of the integrated circuit IC1 is cut off. At this time, an “H” level signal is applied to the input signal terminal TIN of the integrated circuit IC1 through the pin P13 of the integrated circuit IC2 and the inverter INV1.

入力信号DINが「L」レベルとなって(図10(a)に示すt1点)、集積回路IC1のピンP1へ電源電圧VDD1が供給されると(図10(f)に示すt1点)、集積回路IC1の入力信号端子TINに与えられている「L」レベルの信号(図10(e))が2次側へ送られ、出力信号DOUTとして出力される(図10(b)に示すt1点)。   When the input signal DIN becomes “L” level (point t1 shown in FIG. 10A) and the power supply voltage VDD1 is supplied to the pin P1 of the integrated circuit IC1 (point t1 shown in FIG. 10F), An “L” level signal (FIG. 10E) applied to the input signal terminal TIN of the integrated circuit IC1 is sent to the secondary side and output as an output signal DOUT (t1 shown in FIG. 10B). point).

入力信号DINが「H」レベルとなって(図10(a)に示すt2点)、集積回路IC1のピンP1への電源電圧VDD1の供給が遮断されると(図10(f)に示すt2点)、集積回路IC1のフェールセーフ機能によって、出力信号DOUTが強制的に「H」レベルに固定される(図10(b)に示すt2点)。   When the input signal DIN becomes the “H” level (point t2 shown in FIG. 10A) and the supply of the power supply voltage VDD1 to the pin P1 of the integrated circuit IC1 is cut off (t2 shown in FIG. 10F). On the other hand, the output signal DOUT is forcibly fixed to the “H” level by the fail-safe function of the integrated circuit IC1 (point t2 shown in FIG. 10B).

以下同様にして、集積回路IC1のピンP1への電源電圧VDD1の供給のオン/オフに応じて、すなわち集積回路IC2のピンP9への入力信号DINの「L」/「H」レベルに応じて、出力信号DOUTのレベルが「L」/「H」レベルに変化する。   Similarly, in accordance with the on / off of the supply of the power supply voltage VDD1 to the pin P1 of the integrated circuit IC1, that is, according to the “L” / “H” level of the input signal DIN to the pin P9 of the integrated circuit IC2. The level of the output signal DOUT changes to “L” / “H” level.

このように、集積回路IC1のピンP1への電源電圧VDD1の供給を行っている間だけ、集積回路IC1の入力信号端子TINに「L」レベルの信号(電源電圧VDD1の供給遮断時に強制的に固定される出力信号DOUTのレベルとは逆のレベルの信号)を与えるようにしても、実施の形態1と同様の動作を行わせることができる。   In this way, only while the power supply voltage VDD1 is being supplied to the pin P1 of the integrated circuit IC1, an “L” level signal (forcibly when the supply of the power supply voltage VDD1 is cut off) is applied to the input signal terminal TIN of the integrated circuit IC1. Even if a signal having a level opposite to the level of the fixed output signal DOUT is given, the same operation as in the first embodiment can be performed.

〔実施の形態5〕
図11に2次側回路からの出力信号を保持する信号保持回路を設けた例を実施の形態4として示す。この実施の形態5のデジタルアイソレータ105では、実施の形態1に示したデジタルアイソレータ101の構成に加え、2次側回路2からの出力信号DOUTを保持する信号保持回路7を設けている。また、2次側回路2に、1次側回路1から非接触で送られてくる信号のレベルを前回の信号のレベルと比較し、その信号のレベルが前回と同じであった場合に信号出力を停止する信号出力停止部2−4を設けている。
[Embodiment 5]
FIG. 11 shows an example in which a signal holding circuit for holding an output signal from the secondary circuit is provided as the fourth embodiment. In the digital isolator 105 of the fifth embodiment, in addition to the configuration of the digital isolator 101 shown in the first embodiment, a signal holding circuit 7 that holds the output signal DOUT from the secondary side circuit 2 is provided. Further, the level of the signal sent from the primary side circuit 1 to the secondary side circuit 2 in a non-contact manner is compared with the level of the previous signal, and a signal is output when the level of the signal is the same as the previous level Is provided with a signal output stop section 2-4.

このデジタルアイソレータ105では、2次側回路2からの出力信号DOUTが信号保持回路7によって保持されるので、1次側回路1から非接触で送られてくる信号のレベルが前回と同じままであればその信号の出力を信号出力停止部2−4で停止することにより、省エネルギーを図ることができる。   In this digital isolator 105, since the output signal DOUT from the secondary side circuit 2 is held by the signal holding circuit 7, the level of the signal sent from the primary side circuit 1 in a non-contact manner remains the same as the previous time. For example, energy output can be saved by stopping the output of the signal by the signal output stop unit 2-4.

なお、実施の形態1だけではなく、実施の形態2〜4についても、信号保持回路7や信号出力停止部2−4を設けた構成としてもよい。   It should be noted that not only the first embodiment but also the second to fourth embodiments may have a configuration in which the signal holding circuit 7 and the signal output stop unit 2-4 are provided.

〔実施の形態6〕
図12に本発明に係るデジタルアイソレータを2線式のフィールド機器に用いた例を示す。この例では、2線式のフィールド機器として、バルブポジショナ(電空ポジショナ)への適用例を示している。
[Embodiment 6]
FIG. 12 shows an example in which the digital isolator according to the present invention is used in a two-wire field device. In this example, an application example to a valve positioner (electro-pneumatic positioner) is shown as a two-wire field device.

同図において、200はバルブポジショナ、300は上位制御装置、400はバルブ、500は外部電源、600はパーソナルコンピュータなどの外部機器である。バルブポジショナ200は、信号入力ブロック201と、電源ブロック202と、制御部203と、開度調整部(電空変換部)204と、開度検出センサ205と、通信回路206と、デジタルアイソレータ207とを備えている。   In the figure, 200 is a valve positioner, 300 is a host controller, 400 is a valve, 500 is an external power source, and 600 is an external device such as a personal computer. The valve positioner 200 includes a signal input block 201, a power supply block 202, a control unit 203, an opening adjustment unit (electro-pneumatic conversion unit) 204, an opening detection sensor 205, a communication circuit 206, and a digital isolator 207. It has.

バルブポジショナ200において、信号入力ブロック201は、上位側制御装置300より一対の電線を介して送られてくる4〜20mAの電流範囲で変化する制御信号電流を受け取る。電源ブロック202は、信号入力ブロック201が受け取った制御信号電流から自己の動作電源を生成し、制御部203やデジタルアイソレータ207へ供給する。   In the valve positioner 200, the signal input block 201 receives a control signal current that changes in a current range of 4 to 20 mA sent from the host control device 300 via a pair of electric wires. The power supply block 202 generates its own operating power supply from the control signal current received by the signal input block 201 and supplies it to the control unit 203 and the digital isolator 207.

制御部203は、電源ブロック202が生成する動作電源の供給を受けて、信号入力ブロック201からの制御信号電流値を上位制御装置300からの開度信号として、開度調整部204を介してバルブ400の開度を制御する。この開度制御は制御部203における制御ブロック203Aが行う。   The control unit 203 receives the operation power generated by the power supply block 202, and uses the control signal current value from the signal input block 201 as an opening signal from the host controller 300 through the opening adjustment unit 204. The opening degree of 400 is controlled. This opening degree control is performed by the control block 203A in the control unit 203.

また、制御部203(出力ブロック203B、通信ブロック203C)は、バルブ400の異常診断や自己の異常診断等を行って、その診断結果や実際の弁開度(開度信号)を外部機器600へ通信回路206(出力ブロック206A、通信ブロック206B)を介して出力する。   The control unit 203 (output block 203B, communication block 203C) performs abnormality diagnosis of the valve 400, self-abnormality diagnosis, and the like, and sends the diagnosis result and actual valve opening (opening signal) to the external device 600. The data is output via the communication circuit 206 (output block 206A, communication block 206B).

この外部機器600への診断結果や開度信号の出力は、4〜20mAの電流信号によって行うが、バルブポジショナ200に供給される上位側制御装置300からの電流では出力分が足りないため、外部電源500からの電流の供給を受ける。この際、通信回路206と制御部203との間の電気的絶縁を確保するために、通信回路206と制御部203との間にデジタルアイソレータ207を介装している。   The diagnosis result and the opening signal are output to the external device 600 by a current signal of 4 to 20 mA. However, since the output from the host controller 300 supplied to the valve positioner 200 is insufficient, A current is supplied from the power source 500. At this time, in order to ensure electrical insulation between the communication circuit 206 and the control unit 203, a digital isolator 207 is interposed between the communication circuit 206 and the control unit 203.

本実施の形態では、この通信回路206と制御部203との間に介装するデジタルアイソレータ207として、実施の形態1〜5として示したデジタルアイソレータ101〜105を用いる。   In the present embodiment, the digital isolators 101 to 105 shown as the first to fifth embodiments are used as the digital isolators 207 interposed between the communication circuit 206 and the control unit 203.

これにより、デジタルアイソレータ207での消費電力を減らし、その消費電力の減少分を制御部203などに割り振るようにして、制御性の向上や他機能の追加などが可能となる。また、外部機器600との通信に際して電力不足に陥ったり、バルブ400の制御動作を犠牲にしたりすることが避けられる。   As a result, the power consumption in the digital isolator 207 is reduced, and the reduction in the power consumption is allocated to the control unit 203 and the like, thereby improving controllability and adding other functions. In addition, it is possible to avoid power shortage during communication with the external device 600 and sacrifice of the control operation of the valve 400.

〔実施の形態7〕
図13に本発明に係るデジタルアイソレータを2線式のフィールド機器に用いた他の例を示す。この例では、2線式のフィールド機器として、2線式電磁流量計への適用例を示している。
[Embodiment 7]
FIG. 13 shows another example in which the digital isolator according to the present invention is used in a two-wire field device. In this example, an application example to a two-wire electromagnetic flow meter is shown as a two-wire field device.

この2線式電磁流量計700は、変換部701と検出器702とを備え、変換部701は、電源ブロック703と、トランス704と電源(アナログ用)705と、デジタル回路部(マイコン)706と、デジタルアイソレータ707と、タイミングブロック708と、サンプリング回路ブロック709と、信号処理回路ブロック710と、デジタルアイソレータ(レベルシフト)711と、タイミングブロック712とを備え、検出器702は、電極部713と、コイル部714とを備えている。電極部713は流体に晒され、コイル部714には励磁電流が供給される。   The two-wire electromagnetic flowmeter 700 includes a conversion unit 701 and a detector 702. The conversion unit 701 includes a power supply block 703, a transformer 704, a power supply (analog) 705, a digital circuit unit (microcomputer) 706, , A digital isolator 707, a timing block 708, a sampling circuit block 709, a signal processing circuit block 710, a digital isolator (level shift) 711, and a timing block 712, and a detector 702 includes an electrode unit 713, A coil portion 714. The electrode part 713 is exposed to a fluid, and an exciting current is supplied to the coil part 714.

この2線式電磁流量計700において、検出器702の流体側は、配管アースが基準電位となり、外部電源500のグランドとは電位が異なることと、流体からの起電力信号は、配管アースを基準とした信号処理をすることが流体ノイズ処理に効果があることから、流体側と外部電源500側とはアイソレーションが必要とされる。このために、デジタル回路部706とタイミングブロック708との間にデジタルアイソレータ707を介装している。また、検出器702のコイル部714側は、消費電流の効率化からコイル電源を上位、回路電源を下位にした直列接続方式にしているため、デジタル回路部706とタイミングブロック712との間にレベルシフトのデジタルアイソレータ711を介装している。本実施の形態では、このデジタルアイソレータ707,711として、実施の形態1〜5として示したデジタルアイソレータ101〜105を用いる。   In this two-wire electromagnetic flowmeter 700, the fluid side of the detector 702 has a pipe ground as a reference potential, the potential is different from the ground of the external power supply 500, and the electromotive force signal from the fluid is based on the pipe ground. Since the signal processing described above has an effect on the fluid noise processing, the fluid side and the external power source 500 side need to be isolated. For this purpose, a digital isolator 707 is interposed between the digital circuit unit 706 and the timing block 708. In addition, since the coil unit 714 side of the detector 702 has a series connection system in which the coil power source is higher and the circuit power source is lower for efficiency of current consumption, the level is between the digital circuit unit 706 and the timing block 712. A shift digital isolator 711 is interposed. In the present embodiment, digital isolators 101 to 105 shown as the first to fifth embodiments are used as the digital isolators 707 and 711.

〔実施の形態8〕
図14に本発明に係るデジタルアイソレータを2線式のフィールド機器に用いた他の例を示す。この例では、2線式のフィールド機器として、2線式温度発信器への適用例を示している。
[Embodiment 8]
FIG. 14 shows another example in which the digital isolator according to the present invention is used in a two-wire field device. In this example, an application example to a two-wire temperature transmitter is shown as a two-wire field device.

この2線式温度発信器800は、回路ブロック801と温度センサ部802とを備え、回路ブロック801は、電源ブロック803と、トランス804と電源(アナログ用)805と、デジタル回路部(マイコン)806と、デジタルアイソレータ807と、タイミングブロック808と、信号処理回路ブロック809とを備え、温度センサ部802は、電極部810を備えている。電極部810は流体に晒される。   The two-wire temperature transmitter 800 includes a circuit block 801 and a temperature sensor unit 802. The circuit block 801 includes a power supply block 803, a transformer 804, a power supply (analog) 805, and a digital circuit unit (microcomputer) 806. A digital isolator 807, a timing block 808, and a signal processing circuit block 809, and the temperature sensor unit 802 includes an electrode unit 810. The electrode part 810 is exposed to fluid.

この2線式温度発信器800において、温度センサ部802は、プロセス側のアースに設置される可能性があるため、外部電源500のグランドとはアイソレーションが必要とされる。このために、デジタル回路部806とタイミングブロック808との間にデジタルアイソレータ807を介装している。本実施の形態では、このデジタルアイソレータ807として、実施の形態1〜5として示したデジタルアイソレータ101〜105を用いる。   In the two-wire temperature transmitter 800, the temperature sensor unit 802 may be installed at the ground on the process side, and therefore, isolation from the ground of the external power source 500 is required. For this purpose, a digital isolator 807 is interposed between the digital circuit unit 806 and the timing block 808. In this embodiment, as this digital isolator 807, the digital isolators 101 to 105 shown as the first to fifth embodiments are used.

本発明のデジタルアイソレータは、2線式のフィールド機器における制御部と通信回路との間など、1次側回路と2次側回路との間の入出力信号の電気的絶縁を確保するデジタルアイソレータとして、各種の分野で利用することが可能である。   The digital isolator of the present invention is a digital isolator that ensures electrical insulation of input / output signals between a primary side circuit and a secondary side circuit, such as between a control unit and a communication circuit in a two-wire field device. It can be used in various fields.

1…1次側回路、1−1…量子化部(ロジック変換部)、1−2…送信部、1−3…更新パルス発生部、2…2次側回路、2−1…受信部、2−2…出力部、2−3…更新パルス監視部(フェールセーフ回路)、2−4…信号出力停止部、3…入力側電源、4…出力側電源、5…絶縁部、6…スイッチ部、7…信号保持回路、TIN…入力信号端子、DIN…入力信号、TOUT…出力信号端子、DOUT…出力信号、IC1,IC2…集積回路、P1〜P14…ピン、R1,R2…抵抗、C1,C2,C3…コンデンサ、INV1…インバータ、101〜105…デジタルアイソレータ、200…バルブポジショナ、201…信号入力ブロック、202…電源ブロック、203…制御部、203A…制御ブロック、203B…出力ブロック、203C…通信ブロック、204…開度調整部、205…開度検出センサ、206…通信回路、206A…出力ブロック、206B…通信ブロック、207…デジタルアイソレータ、300…上位側制御装置、400…バルブ、500…外部電源、600…外部機器、700…2線式電磁流量計、701…変換部、702…検出器、703…電源ブロック、704…トランス、705…電源(アナログ用)、706…デジタル回路部(マイコン)、707…デジタルアイソレータ、708…タイミングブロック、709…サンプリング回路ブロック、710…信号処理回路ブロック、711…デジタルアイソレータ(レベルシフト)、712…タイミングブロック、713…電極部、714…コイル部、800…2線式温度発信器、801…回路ブロック、802…温度センサ部、803…電源ブロック、804…トランス、805…電源(アナログ用)、806…デジタル回路部(マイコン)、807…デジタルアイソレータ、808…タイミングブロック、809…信号処理回路ブロック、810…電極部。   DESCRIPTION OF SYMBOLS 1 ... Primary side circuit, 1-1 ... Quantization part (logic conversion part), 1-2 ... Transmission part, 1-3 ... Update pulse generation part, 2 ... Secondary side circuit, 2-1 ... Reception part, 2-2 ... Output unit, 2-3 ... Update pulse monitoring unit (fail safe circuit), 2-4 ... Signal output stop unit, 3 ... Input side power source, 4 ... Output side power source, 5 ... Insulating unit, 6 ... Switch 7, signal holding circuit, TIN, input signal terminal, DIN, input signal, TOUT, output signal terminal, DOUT, output signal, IC 1, IC 2, integrated circuit, P 1 to P 14, pins, R 1, R 2, resistance, C 1 , C2, C3 ... capacitor, INV1 ... inverter, 101-105 ... digital isolator, 200 ... valve positioner, 201 ... signal input block, 202 ... power supply block, 203 ... control unit, 203A ... control block, 203B ... output block, 203C ... communication 204: Opening adjustment unit, 205 ... Opening detection sensor, 206 ... Communication circuit, 206A ... Output block, 206B ... Communication block, 207 ... Digital isolator, 300 ... High-order control device, 400 ... Valve, 500 ... External power source, 600 ... external device, 700 ... 2-wire electromagnetic flow meter, 701 ... conversion unit, 702 ... detector, 703 ... power supply block, 704 ... transformer, 705 ... power source (for analog), 706 ... digital circuit unit ( Microcomputer), 707 ... digital isolator, 708 ... timing block, 709 ... sampling circuit block, 710 ... signal processing circuit block, 711 ... digital isolator (level shift), 712 ... timing block, 713 ... electrode part, 714 ... coil part, 800 ... Two-wire temperature transmitter, 801 ... Circuit block 802 ... Temperature sensor unit, 803 ... Power supply block, 804 ... Transformer, 805 ... Power supply (for analog), 806 ... Digital circuit unit (microcomputer), 807 ... Digital isolator, 808 ... Timing block, 809 ... Signal processing circuit block, 810 ... electrode part.

Claims (8)

第1の電源の供給を受けて動作する1次側回路と、第2の電源の供給を受けて動作する2次側回路とを備え、その信号レベルが第1のレベルと第2のレベルとの間で変化するデジタル信号を入力信号とし、この入力信号を前記1次側回路を通して非接触で前記2次側回路へ送り当該2次側回路からの出力信号とする一方、前記1次側回路への前記第1の電源の供給が遮断された場合、前記2次側回路からの出力信号のレベルを前記第1および第2のレベルの何れか一方のレベルに強制的に固定するデジタルアイソレータにおいて、
前記入力信号のレベルに応じて前記1次側回路への前記第1の電源の供給をオン/オフするスイッチ手段を備え、
前記1次側回路は、
前記入力信号の入力用として設けられた入力信号端子を備え、
前記1次側回路の前記入力信号端子に前記入力信号に代えて、前記1次側回路への前記第1の電源の供給遮断時に強制的に固定される前記2次側回路からの出力信号のレベルとは逆のレベルの信号が与えられる
ことを特徴とするデジタルアイソレータ。
A primary side circuit that operates in response to the supply of the first power supply; and a secondary side circuit that operates in response to the supply of the second power supply, the signal levels of which are the first level and the second level. A digital signal that changes between the two is used as an input signal, and the input signal is sent to the secondary circuit without contact through the primary circuit and is used as an output signal from the secondary circuit. In a digital isolator that forcibly fixes the level of the output signal from the secondary side circuit to one of the first and second levels when the supply of the first power source to is interrupted ,
Switch means for turning on / off the supply of the first power to the primary circuit according to the level of the input signal;
The primary circuit is
An input signal terminal provided for input of the input signal;
Instead of the input signal at the input signal terminal of the primary side circuit, an output signal from the secondary side circuit that is forcibly fixed when the supply of the first power to the primary side circuit is cut off. A digital isolator characterized in that a signal with a level opposite to the level is given.
請求項1に記載されたデジタルアイソレータにおいて、
前記スイッチ手段による前記1次側回路への前記第1の電源の供給のオン/オフに拘わらず、前記1次側回路の前記入力信号端子に前記逆のレベルの信号が常に与えられる
ことを特徴とするデジタルアイソレータ。
The digital isolator according to claim 1, wherein
Regardless of whether the first power supply to the primary circuit is turned on or off by the switch means, the signal of the opposite level is always given to the input signal terminal of the primary circuit. A digital isolator.
請求項1に記載されたデジタルアイソレータにおいて、
前記スイッチ手段が前記1次側回路への前記第1の電源の供給をオンとしている間のみ、前記1次側回路の前記入力信号端子に前記逆のレベルの信号が与えられる
ことを特徴とするデジタルアイソレータ。
The digital isolator according to claim 1, wherein
The reverse level signal is applied to the input signal terminal of the primary side circuit only while the switch means is turning on the supply of the first power to the primary side circuit. Digital isolator.
請求項1〜3の何れか1項に記載されたデジタルアイソレータにおいて、
前記第1のレベルは「H」レベルであり、
前記第2のレベルは「L」レベルであり、
前記1次側回路への前記第1の電源の供給遮断時に強制的に固定される前記2次側回路からの出力信号のレベルは「H」レベルである
ことを特徴とするデジタルアイソレータ。
The digital isolator according to any one of claims 1 to 3,
The first level is an “H” level;
The second level is an “L” level;
The level of the output signal from the secondary circuit that is forcibly fixed when the supply of the first power to the primary circuit is cut off is an “H” level.
請求項1〜3の何れか1項に記載されたデジタルアイソレータにおいて、
前記第1のレベルは「H」レベルであり、
前記第2のレベルは「L」レベルであり、
前記1次側回路への前記第1の電源の供給遮断時に強制的に固定される前記2次側回路からの出力信号のレベルは「L」レベルである
ことを特徴とするデジタルアイソレータ。
The digital isolator according to any one of claims 1 to 3,
The first level is an “H” level;
The second level is an “L” level;
The digital isolator characterized in that the level of the output signal from the secondary side circuit that is forcibly fixed when the supply of the first power to the primary side circuit is cut off is "L" level.
請求項1〜3の何れか1項に記載されたデジタルアイソレータにおいて、
前記2次側回路からの出力信号を保持する信号保持回路を備え、
前記2次側回路は、
前記1次側回路を通して非接触で送られてくる信号のレベルが前回と同じであった場合に信号出力を停止する信号出力停止手段
を備えることを特徴とするデジタルアイソレータ。
The digital isolator according to any one of claims 1 to 3,
A signal holding circuit for holding an output signal from the secondary circuit;
The secondary circuit is
A digital isolator comprising signal output stopping means for stopping signal output when the level of a signal sent in a non-contact manner through the primary circuit is the same as the previous level.
上位側制御装置より一対の電線を介して送られてくる所定の電流範囲の信号を受け、この信号から自己の動作電源を生成する動作電源回路と、この動作電源回路が生成する動作電源の供給を受けて所定の動作を行う制御部と、この制御部から外部機器へ情報を発信するための通信回路と、前記制御部と前記通信回路との間に介装されて電気的絶縁を確保するアイソレータとを備えたフィールド機器において、
前記アイソレータは、請求項1〜6の何れか1項に記載されたデジタルアイソレータである
ことを特徴とするフィールド機器。
An operation power supply circuit that receives a signal in a predetermined current range sent from the host controller via a pair of electric wires and generates its own operation power from this signal, and supply of the operation power generated by this operation power supply circuit Received from the control unit, a communication circuit for transmitting information from the control unit to an external device, and interposed between the control unit and the communication circuit to ensure electrical insulation. In field devices equipped with isolators,
The field device according to claim 1, wherein the isolator is the digital isolator according to claim 1.
請求項7に記載されたフィールド機器において、
前記フィールド機器は、バルブポジショナである
ことを特徴とするフィールド機器。
In the field device according to claim 7,
The field device is a valve positioner.
JP2011181485A 2011-08-23 2011-08-23 Digital isolators and field devices Expired - Fee Related JP5629248B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011181485A JP5629248B2 (en) 2011-08-23 2011-08-23 Digital isolators and field devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011181485A JP5629248B2 (en) 2011-08-23 2011-08-23 Digital isolators and field devices

Publications (2)

Publication Number Publication Date
JP2013046142A true JP2013046142A (en) 2013-03-04
JP5629248B2 JP5629248B2 (en) 2014-11-19

Family

ID=48009732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011181485A Expired - Fee Related JP5629248B2 (en) 2011-08-23 2011-08-23 Digital isolators and field devices

Country Status (1)

Country Link
JP (1) JP5629248B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10345832B1 (en) 2018-05-14 2019-07-09 Asm Ip Holding B.V. Insulation system and substrate processing apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318726A (en) * 2002-04-24 2003-11-07 Fujitsu Ltd Latch level converter and receiving circuit
JP2010010762A (en) * 2008-06-24 2010-01-14 Rohm Co Ltd Drive circuit device for power semiconductor and signal transmission circuit device used for the same
JP2010116024A (en) * 2008-11-12 2010-05-27 Sanden Corp Communication control device for vehicle

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318726A (en) * 2002-04-24 2003-11-07 Fujitsu Ltd Latch level converter and receiving circuit
JP2010010762A (en) * 2008-06-24 2010-01-14 Rohm Co Ltd Drive circuit device for power semiconductor and signal transmission circuit device used for the same
JP2010116024A (en) * 2008-11-12 2010-05-27 Sanden Corp Communication control device for vehicle

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10345832B1 (en) 2018-05-14 2019-07-09 Asm Ip Holding B.V. Insulation system and substrate processing apparatus
US10620648B2 (en) 2018-05-14 2020-04-14 Asm Ip Holding B.V. Substrate processing apparatus

Also Published As

Publication number Publication date
JP5629248B2 (en) 2014-11-19

Similar Documents

Publication Publication Date Title
US7759975B2 (en) Interface device and information processing system
CN102014017B (en) Signal detection circuit, method and system
US20130285465A1 (en) Transmitter circuit and semiconductor integrated circuit having the same
JP6300904B2 (en) Industrial process field devices using low power optical isolators
JP5155192B2 (en) Bidirectional DC isolated transmission channel
JP2006319316A (en) Single pin for controlling multiple functions
JP5629248B2 (en) Digital isolators and field devices
JP5416673B2 (en) Signal transmission circuit, switching element drive circuit, and power conversion device
US9647571B2 (en) Internal inverter communications
KR101367682B1 (en) Oscillator
WO2018070261A1 (en) Driver circuit, method for controlling same, and transmission/reception system
JP2005513872A (en) Method and apparatus for bidirectional transmission of data
KR20060135150A (en) Rs485 communication system of isolation type and driving method thereof
TWI646781B (en) Power-on control circuit with state-recovery mechanism and operating circuit utilizing the same
KR102467799B1 (en) Electronic devices with electrical isolation
JP2014011708A (en) Bidirectional communication system, semiconductor driving device, and power conversion device
TWI634407B (en) Power-on control circuit and control circuit utilizing the same
JP2007295570A (en) Signal coincidence detection circuit
JP2005176310A (en) Differential output circuit
US9515654B2 (en) Semiconductor apparatus
JPH11101675A (en) Flow meter
JP2022151234A (en) State detection device
JP2003110470A (en) Two-wire data communication apparatus
JP2010146045A (en) Ac signal transmission device
US20100149014A1 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141003

R150 Certificate of patent or registration of utility model

Ref document number: 5629248

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees