JP2012525109A - 昇圧コンバーターの出力電圧を制御する方法及び装置 - Google Patents
昇圧コンバーターの出力電圧を制御する方法及び装置 Download PDFInfo
- Publication number
- JP2012525109A JP2012525109A JP2012506487A JP2012506487A JP2012525109A JP 2012525109 A JP2012525109 A JP 2012525109A JP 2012506487 A JP2012506487 A JP 2012506487A JP 2012506487 A JP2012506487 A JP 2012506487A JP 2012525109 A JP2012525109 A JP 2012525109A
- Authority
- JP
- Japan
- Prior art keywords
- periodic pattern
- value
- equal
- voltage
- ref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Abstract
第1の周期的パターン及び少なくとも1つの第2の周期的パターンの各時間間隔において、各i番目(iは1〜nである)のブリッジ装置の入力と出力との間の電圧は、ゼロ値か、整数kiに第1の正の値及び少なくとも1つの第2の正の値を掛けた値か、又は数kiのマイナスの値に第1の正の値及び少なくとも1つの第2の正の値を掛けた値に等しく、少なくとも1つの第3の周期的パターンの各時間間隔において、各i番目(iは1〜nである)のブリッジ装置の入力と出力との間の電圧は、ゼロ値か、整数piに少なくとも1つの第3の正の値を掛けた値か、又は数piのマイナスの値に少なくとも1つの第3の正の値を掛けた値に等しく、少なくとも1つの数kiは数piとは異なる。
Description
前記第1の周期的パターン及び少なくとも1つの第2の周期的パターンの各時間間隔において、各i番目(iは1〜nである)のブリッジ装置の入力と出力との間の電圧は、ゼロ値か、整数kiに第1の正の値及び少なくとも1つの第2の正の値を掛けた値か、又は前記数kiのマイナスの値に前記第1の正の値及び前記少なくとも1つの第2の正の値を掛けた値に等しく、
少なくとも1つの第3の周期的パターンの各時間間隔において、各i番目(iは1〜nである)のブリッジ装置の前記入力と前記出力との間の電圧は、ゼロ値か、整数piに少なくとも1つの第3の正の値を掛けた値か、又は前記数piのマイナスの値に前記少なくとも1つの第3の正の値を掛けた値に等しく、
少なくとも1つの数kiは前記数piとは異なり、
該方法は、
周期的パターンが選択されなければならないことを検出するステップと、
1つの周期的パターンを選択するステップと、
前記選択された周期的パターンに従って前記スイッチを制御するステップと、
を含むことを特徴とする、方法に関する。
前記第1の周期的パターン及び少なくとも1つの第2の周期的パターンの各時間間隔において、各i番目(iは1〜nである)のブリッジ装置の入力と出力との間の電圧は、ゼロ値か、整数kiに第1の正の値及び少なくとも1つの第2の正の値を掛けた値か、又は前記数kiのマイナスの値に前記第1の正の値及び前記少なくとも1つの第2の正の値を掛けた値に等しく、
少なくとも1つの第3の周期的パターンの各時間間隔において、各i番目(iは1〜nである)のブリッジ装置の前記入力と前記出力との間の電圧は、ゼロ値か、整数piに少なくとも1つの第3の正の値を掛けた値か、又は前記数piのマイナスの値に前記少なくとも1つの第3の正の値を掛けた値に等しく、
少なくとも1つの数kiは前記数piとは異なり、
該出力電圧を制御する装置は、
周期的パターンが選択されなければならないことを検出する手段と、
1つの周期的パターンを選択する手段と、
前記選択された周期的パターンに従って前記スイッチを制御する手段と、
を具備することを特徴とする、装置にも関する。
第1のブリッジ装置は、n個のブリッジ装置からなる前記昇圧コンバーターによって昇圧される電源の端子のうちの1つに接続され、最後のブリッジ装置の前記スイッチのうちの1つは、n個のブリッジ装置からなる前記昇圧コンバーターによって昇圧される前記電源の他の端子に接続されるか、又は
前記第1のブリッジ装置は、n個のブリッジ装置からなる前記昇圧コンバーターによって昇圧される電源の前記端子のうちの1つに接続され、n個のブリッジ装置からなる前記昇圧コンバーターは、少なくとも、前記最後のブリッジ装置に接続されると共に、n個のブリッジ装置からなる前記昇圧コンバーターによって昇圧される前記電源の前記他の端子に接続されるスイッチをさらに備える。
nratios=2n
式中、「nratios」は、あり得る昇圧比(又はデューティサイクル)の総数であり、「n」は直列に接続されるビットの数である。
[Vc1:Vc2:Vcn]=[1:2:...2(n-1)]Vout/2n
式中、「Vout」は昇圧された出力電圧である。同様に、あり得る比及び結果としてのデューティサイクル(D)は以下の法則に従う。
ratioi=2n/(2n-j),i=1,2,...,nratios及びj=i-1
Di=1-1/ratioi,i=1,2,...,nratios
Vin=Vout/ratioi,i=1,2,...,nratios
さらに、各ビットBiのスイッチングパターンは、主スイッチ周期T=1/fの2n個の等しい連続したサブ周期ΔTとして適時に定義される。[1:2:4]の増倍係数を提供する周期的パターンで作動するRLBCにはいくつかの欠点がある。
たとえば、3つのビットからなるRLBCに関して、選択された周期的パターンが少なくとも1つの第2の周期的パターンである場合、[Vc1:Vc2:Vc3]を[2:3:4]Vrefに等しいものとすることができ、選択された周期的パターンが少なくとも1つの第3の周期的パターンである場合、[Vc1:Vc2:Vc3]を[1:2:4]Vrefに等しいものとすることができる。
εi,j=1-Si1j-Si2j
Vbij=εij2i-1Vref
(i)行列(ε)が
(ii)
ような、サイズ(N×n)であり要素が{−1;0;1}にある行列(ε)を見つけることにある。
列300は、RLBCに印加される入力電圧Vinの種々の値を示す。
列301は、RLBCの出力電圧Voutを示す。たとえば、出力電圧は240ボルトに等しい。
列302は、出力電圧Voutと入力電圧Vinとの間の種々の比を示す。
列303は、RLBCの種々のデューティサイクルDを示す。
列304は、対N及びPの種々の値を示す。
列305は、基準電圧Vrefの種々の値を示す。
列306は、入力電圧値Vinに従って選択される図を示す。
列350は、RLBCに印加される入力電圧Vinの種々の値を示す。
列351は、RLBCの出力電圧Voutを示す。たとえば、出力電圧は240ボルトに等しい。
列352は、出力電圧Voutと入力電圧Vinとの間の種々の比を示す。
列353は、RLBCの種々のデューティサイクルDを示す。
列354は、対N及びPの種々の値を示す。
列355は、基準電圧Vrefの種々の値を示す。
列356は、入力電圧値Vinに従って選択される図を示す。
Vc1に等しい電圧Vb1の場合、スイッチS11は非導通状態にあり、スイッチS12は非導通状態にあり、
Vc2に等しい電圧Vb2の場合、スイッチS21は非導通状態にあり、スイッチS22は非導通状態にあり、
Vc3に等しい電圧Vb3の場合、スイッチS31は非導通状態にあり、スイッチS32は非導通状態にあることを示す。
ゼロ値に等しい電圧Vb1の場合、スイッチS11は非導通状態にあり、スイッチS12は導通状態にあり、
ゼロ値に等しい電圧Vb2の場合、スイッチS21は非導通状態にあり、スイッチS22は導通状態にあり、
ゼロ値に等しい電圧Vb3の場合、スイッチS32が非導通状態にあるときにスイッチS31が導通状態にあるか、又はスイッチS32が導通状態にあるときにスイッチS31が非導通状態にあることを示す。
−Vc1に等しい電圧Vb1の場合、スイッチS11は導通状態にあり、スイッチS12は導通状態にあり、
−Vc2に等しい電圧Vb2の場合、スイッチS21は導通状態にあり、スイッチS22は導通状態にあり、
−Vc3に等しい電圧Vb3の場合、スイッチS31は導通状態にあり、スイッチS32は導通状態にあることを示す。
Vc1に等しい電圧Vb1の場合、スイッチS11は非導通状態にあり、スイッチS12は非導通状態にあり、
Vc2に等しい電圧Vb2の場合、スイッチS21は非導通状態にあり、スイッチS22は非導通状態にあり、
Vc3に等しい電圧Vb3の場合、スイッチS31は非導通状態にあり、スイッチS32’は導通状態にあることを示す。
ゼロ値に等しい電圧Vb1の場合、スイッチS11は非導通状態にあり、スイッチS12は導通状態にあり、
ゼロ値に等しい電圧Vb2の場合、スイッチS21は非導通状態にあり、スイッチS22は導通状態にあり、
ゼロ値に等しい電圧Vb3の場合、スイッチS31及びS32’は共に導通状態又は非導通状態にあることを示す。
−Vc1に等しい電圧Vb1の場合、スイッチS11は導通状態にあり、スイッチS12は導通状態にあり、
−Vc2に等しい電圧Vb2の場合、スイッチS21は導通状態にあり、スイッチS22は導通状態にあり、
−Vc3に等しい電圧Vb3の場合、スイッチS31は導通状態にあり、スイッチS32’は非導通状態にあることを示す。
選択された周期的パターンが少なくとも1つの第2の周期的パターンの場合、Vc1=2Vref、Vc2=3Vref及びVc3=4Vrefであり、
選択された周期的パターンが少なくとも1つの第3の周期的パターンである場合、Vc1=Vref、Vc2=2Vref及びVc3=4Vrefである。
時間間隔T3、T4、T5及びT6では、Vb1=0、Vb2=−3Vref及びVb3=4Vrefである。
時間間隔T7、T8及びT9では、Vb1=2Vref、Vb2=3Vref及びVb3=−4Vrefである。
時間間隔T10では、Vb1=−2Vref、Vb2=−3Vref及びVb3=−4Vrefである。
時間間隔T2及びT3では、Vb1=2Vref、Vb2=−3Vref及びVb3=0である。
時間間隔T4、T5、T6及びT7では、Vb1=0、Vb2=3Vref及びVb3=−4Vrefである。
時間間隔T8、T9及びT10では、Vb1=−2Vref、Vb2=−3Vref及びVb3=4Vrefである。
時間間隔T2及びT3では、Vb1=2Vref、Vb2=−3Vref及びVb3=0である。
時間間隔T4、T5及びT6では、Vb1=0、Vb2=3Vref及びVb3=−4Vrefである。
時間間隔T7及びT8では、Vb1=−2Vref、Vb2=−3Vref及びVb3=4Vrefである。
時間間隔T2、T3、T4及びT5では、Vb1=0、Vb2=3Vref及びVb3=0である。
時間間隔T6及びT7では、Vb1=−2Vref、Vb2=−3Vref及びVb3=0である。
時間間隔T8では、Vb1=2Vref、Vb2=−3Vref及びVb3=−4Vrefである。
時間間隔T2及びT3では、Vb1=2Vref、Vb2=3Vref及びVb3=0である。
時間間隔T4では、Vb1=−2Vref、Vb2=3Vref及びVb3=−4Vrefである。
時間間隔T5、T6、T7及びT8では、Vb1=0、Vb2=−3Vref及びVb3=0である。
時間間隔T3、T4及びT5では、Vb1=0、Vb2=−3Vref及びVb3=4Vrefである。
時間間隔T6及びT7では、Vb1=2Vref、Vb2=3Vref及びVb3=−4Vrefである。
時間間隔T8では、Vb1=0、Vb2=−3Vref及びVb3=−4Vrefである。
時間間隔T2、T3、及びT4では、Vb1=0、Vb2=3Vref及びVb3=−4Vrefである。
時間間隔T5では、Vb1=2Vref、Vb2=−3Vref及びVb3=0である。
時間間隔T6及びT7では、Vb1=−2Vref、Vb2=−3Vref及びVb3=4Vrefである。
時間間隔T3、T4及びT5では、Vb1=0、Vb2=−3Vref及びVb3=4Vrefである。
時間間隔T6では、Vb1=−2Vref、Vb2=3Vref及びVb3=0である。
時間間隔T7では、Vb1=−2Vref、Vb2=0及びVb3=−4Vrefである。
時間間隔T2及びT3では、Vb1=0、Vb2=−3Vref及びVb3=4Vrefである。
時間間隔T4及びT5では、Vb1=−2Vref、Vb2=3Vref及びVb3=0である。
時間間隔T6では、Vb1=2Vref、Vb2=−3Vref及びVb3=−4Vrefである。
時間間隔T2では、Vb1=−2Vref、Vb2=−3Vref及びVb3=4Vrefである。
時間間隔T3及びT4では、Vb1=0、Vb2=3Vref及びVb3=−4Vrefである。
時間間隔T5及びT6では、Vb1=2Vref、Vb2=−3Vref及びVb3=0Vrefである。
時間間隔T2及びT3では、Vb1=0、Vb2=−3Vref及びVb3=4Vrefである。
時間間隔T4では、Vb1=−2Vref、Vb2=3Vref及びVb3=0である。
時間間隔T5では、Vb1=0、Vb2=0及びVb3=−4Vrefである。
時間間隔T2及びT3では、Vb1=2Vref、Vb2=0及びVb3=0である。
時間間隔T4では、Vb1=0、Vb2=−3Vref及びVb3=0である。
時間間隔T5では、Vb1=−2Vref、Vb2=3Vref及びVb3=−4Vrefである。
時間間隔T2では、Vb1=0、Vb2=3Vref及びVb3=0である。
時間間隔T3では、Vb1=2Vref、Vb2=0及びVb3=−4Vrefである。
時間間隔T4及びT5では、Vb1=−2Vref、Vb2=0及びVb3=0である。
時間間隔T2では、Vb1=−2Vref、Vb2=−3Vref及びVb3=4Vrefである。
時間間隔T3及びT4では、Vb1=0、Vb2=3Vref及びVb3=−4Vrefである。
時間間隔T5では、Vb1=2Vref、Vb2=−3Vref及びVb3=0である。
時間間隔T5及びT6では、Vb1=0、Vb2=−2Vref及びVb3=4Vrefである。
時間間隔T7及びT8では、Vb1=0、Vb2=−2Vref及びVb3=−4Vrefである。
時間間隔T2では、Vb1=−Vref、Vb2=2Vref及びVb3=0である。
時間間隔T3及びT4では、Vb1=Vref、Vb2=0及びVb3=0である。
時間間隔T5では、Vb1=0、Vb2=0及びVb3=−4Vrefである。
たとえば、Vinを、n個のブリッジ装置からなる昇圧コンバーターに印加される入力電圧のデジタル変換器206によって行われる測定の結果とすることができる。
他の例として、Vinを、特定の調節機能を実現するように、ビット電圧、出力電圧、入力電流又は出力電流等、他の信号のデジタル変換器206によって行われるさらに他の測定から、プロセッサー200による計算によって求めることができる。
本発明の特別な実施形態では、調節機能は、n個のブリッジ装置からなる昇圧コンバーターを通過する電力を最大にするように確定される。
Claims (15)
- 直列に接続されたn個のブリッジ装置からなる昇圧コンバーターの出力電圧を制御する方法であって、各ブリッジ装置は複数のスイッチ及びコンデンサーからなり、該スイッチは少なくとも3つの周期的パターンからの1つの第1の周期的パターンによって制御され、各周期的パターンは時間間隔に分解される、方法において、
前記第1の周期的パターン及び少なくとも1つの第2の周期的パターンの各時間間隔において、各i番目(iは1〜nである)のブリッジ装置の入力と出力との間の電圧は、ゼロ値か、整数kiに第1の正の値及び少なくとも1つの第2の正の値を掛けた値か、又は前記数kiのマイナスの値に前記第1の正の値及び前記少なくとも1つの第2の正の値を掛けた値に等しく、
少なくとも1つの第3の周期的パターンの各時間間隔において、各i番目(iは1〜nである)のブリッジ装置の前記入力と前記出力との間の電圧は、ゼロ値か、整数piに少なくとも1つの第3の正の値を掛けた値か、又は前記数piのマイナスの値に前記少なくとも1つの第3の正の値を掛けた値に等しく、
少なくとも1つの数kiは前記数piとは異なり、
該方法は、
周期的パターンが選択されなければならないことを検出するステップと、
1つの周期的パターンを選択するステップと、
前記選択された周期的パターンに従って前記スイッチを制御するステップと、
を含むことを特徴とする、方法。 - 前記周期的パターンが選択されなければならないことの検出は、前記第1の周期的パターンが、第1の閾値よりも低いか又は第2の閾値よりも高い出力電圧値を提供するか否かを検査することによって実行されることを特徴とする、請求項1に記載の方法。
- 1つの第3の周期的パターンが、前記第1の閾値よりも高くかつ前記第2の閾値よりも低く、かつ前記第1の閾値よりも高くかつ前記第2の閾値よりも低い出力電圧を提供する前記又は各第2の周期的パターンによって提供される前記出力電圧よりも期待出力電圧値に近い出力電圧値を提供する場合、
前記選択された周期的パターンは、前記第3の周期的パターンであることを特徴とする、請求項2に記載の方法。 - 1つの第2の周期的パターンが、前記第1の閾値よりも高く、前記第2の閾値よりも低く、かつ前記少なくとも1つの第3の周期的パターンによって提供される1つ又は複数の電圧と少なくとも同程度期待出力電圧値に近い、出力電圧値を提供する場合、
前記選択された周期的パターンは、前記第2の周期的パターンであることを特徴とする、請求項3に記載の方法。 - 前記期待電圧値は前記第2の閾値に等しいことを特徴とする、請求項3又は4に記載の方法。
- 各周期的パターンの複数の時間間隔にわたって、1つのブリッジ装置の前記入力と前記出力との間の電圧の合計はゼロ値に等しいことを特徴とする、請求項1〜5のいずれか一項に記載の方法。
- 第1のブリッジ装置は、n個のブリッジ装置からなる前記昇圧コンバーターによって昇圧される電源の端子のうちの1つに接続され、最後のブリッジ装置の前記スイッチのうちの1つは、n個のブリッジ装置からなる前記昇圧コンバーターによって昇圧される前記電源の他の端子に接続されるか、又は
前記第1のブリッジ装置は、n個のブリッジ装置からなる前記昇圧コンバーターによって昇圧される電源の前記端子のうちの1つに接続され、n個のブリッジ装置からなる前記昇圧コンバーターは、少なくとも、前記最後のブリッジ装置に接続されると共に、n個のブリッジ装置からなる前記昇圧コンバーターによって昇圧される前記電源の前記他の端子に接続されるスイッチをさらに備えることを特徴とする、請求項1〜6のいずれか一項に記載の方法。 - 前記選択された周期的パターンの時間間隔の第1のサブセットにおける任意の時間間隔について、n個のブリッジ装置からなる前記昇圧コンバーターによって昇圧される前記電源の前記他の端子に接続される前記スイッチは、前記第1のサブセットの前記時間間隔中、導通しており、前記第1のサブセットの前記時間間隔中の前記ブリッジ装置の前記入力と前記出力との間の前記電圧の合計は、整数Kpに前記正の値を掛けた値に等しいことを特徴とする、請求項7に記載の方法。
- 1つの周期的パターンの時間間隔の第2のサブセットにおける任意の時間間隔について、n個のブリッジ装置からなる前記昇圧コンバーターによって昇圧される前記電源の前記他の端子に接続される前記スイッチは、前記第2のサブセットの前記時間間隔中、導通しておらず、前記第2のサブセットの前記時間間隔中の前記ブリッジ装置の前記入力と前記出力との間の前記電圧の合計は、非ゼロの整数Pに前記第1の正の値を掛けた値のマイナス値に等しいことを特徴とする、請求項8に記載の方法。
- 前記時間間隔の第1のサブセットはKp個の時間間隔を含み、前記第2のサブセットはP個の時間間隔を含み、前記数Kpは、前記周期的パターンの時間間隔の数から数Pを引いた値に等しいことを特徴とする、請求項9に記載の方法。
- n個のブリッジ装置からなる前記昇圧コンバーターの前記入力は、入力電圧源に接続され、周期的パターンによって提供される前記電圧は、前記入力電圧源の電圧にNを掛けてN−Pで割った値に等しいことを特徴とする、請求項10に記載の方法。
- 各第1の正の値、第2の正の値及び第3の正の値は、前記入力電圧値を、それぞれ各第1の周期的パターン、第2の周期的パターン及び第3の周期的パターンの数Nから数Pを引いた値で割った値に等しいことを特徴とする、請求項1〜11のいずれか一項に記載の方法。
- 前記昇圧コンバーターは3つのブリッジ装置からなり、k1は2に等しく、k2は3に等しく、k3は4に等しく、p1は1に等しく、p2は2に等しく、p3は4に等しいことを特徴とする、請求項1〜11のいずれか一項に記載の方法。
- 時間間隔の数は、5〜10に含まれる整数であることを特徴とする、請求項1〜11のいずれか一項に記載の方法。
- 直列に接続されたn個のブリッジ装置からなる昇圧コンバーターの出力電圧を制御する装置であって、各ブリッジ装置は複数のスイッチ及びコンデンサーからなり、該スイッチは少なくとも3つの周期的パターンからの1つの第1の周期的パターンによって制御され、各周期的パターンは時間間隔に分解される、装置において、
前記第1の周期的パターン及び少なくとも1つの第2の周期的パターンの各時間間隔において、各i番目(iは1〜nである)のブリッジ装置の入力と出力との間の電圧は、ゼロ値か、整数kiに第1の正の値及び少なくとも1つの第2の正の値を掛けた値か、又は前記数kiのマイナスの値に前記第1の正の値及び前記少なくとも1つの第2の正の値を掛けた値に等しく、
少なくとも1つの第3の周期的パターンの各時間間隔において、各i番目(iは1〜nである)のブリッジ装置の前記入力と前記出力との間の電圧は、ゼロ値か、整数piに少なくとも1つの第3の正の値を掛けた値か、又は前記数piのマイナスの値に前記少なくとも1つの第3の正の値を掛けた値に等しく、
少なくとも1つの数kiは前記数piとは異なり、
該出力電圧を制御する装置は、
周期的パターンが選択されなければならないことを検出する手段と、
1つの周期的パターンを選択する手段と、
前記選択された周期的パターンに従って前記スイッチを制御する手段と、
を具備することを特徴とする、装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP09158617.2 | 2009-04-23 | ||
EP09158617A EP2244363A1 (en) | 2009-04-23 | 2009-04-23 | Method and an apparatus for controlling the output voltage of a boost converter |
PCT/EP2010/055312 WO2010122084A2 (en) | 2009-04-23 | 2010-04-22 | Method and an apparatus for controlling the output voltage of a boost converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012525109A true JP2012525109A (ja) | 2012-10-18 |
JP5806206B2 JP5806206B2 (ja) | 2015-11-10 |
Family
ID=41131806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012506487A Expired - Fee Related JP5806206B2 (ja) | 2009-04-23 | 2010-04-22 | 昇圧コンバーターの出力電圧を制御する方法及び装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8873260B2 (ja) |
EP (2) | EP2244363A1 (ja) |
JP (1) | JP5806206B2 (ja) |
CN (1) | CN102804572B (ja) |
WO (1) | WO2010122084A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8259476B2 (en) * | 2008-07-29 | 2012-09-04 | Shmuel Ben-Yaakov | Self-adjusting switched-capacitor converter with multiple target voltages and target voltage ratios |
EP2244368A1 (en) * | 2009-04-23 | 2010-10-27 | Mitsubishi Electric R&D Centre Europe B.V. | Method and an apparatus for controlling the output voltage of a boost converter composed of plural bridge devices |
KR101315143B1 (ko) * | 2012-08-22 | 2013-10-14 | 전북대학교산학협력단 | 높은 승압 비를 갖는 고효율 dc/dc 컨버터 |
US9455645B1 (en) | 2013-03-13 | 2016-09-27 | The Florida State University Research Foundation, Inc. | System and method for leakage current suppression in a photovoltaic cascaded multilevel inverter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11299226A (ja) * | 1998-04-09 | 1999-10-29 | Fuji Electric Co Ltd | 直流電圧変換装置 |
JP2002506609A (ja) * | 1998-04-24 | 2002-02-26 | コーニンクレッカ、フィリップス、エレクトロニクス、エヌ、ヴィ | 容量性結合型アップダウン変換器 |
WO2010010710A1 (ja) * | 2008-07-24 | 2010-01-28 | 三菱電機株式会社 | 電力変換装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3867643A (en) * | 1974-01-14 | 1975-02-18 | Massachusetts Inst Technology | Electric power converter |
US5481447A (en) * | 1995-04-27 | 1996-01-02 | Fluke Corporation | Switched capacitance voltage multiplier with commutation |
JP3424398B2 (ja) * | 1995-07-26 | 2003-07-07 | 松下電工株式会社 | 電力変換装置 |
US5642275A (en) * | 1995-09-14 | 1997-06-24 | Lockheed Martin Energy System, Inc. | Multilevel cascade voltage source inverter with seperate DC sources |
US6055168A (en) * | 1998-03-04 | 2000-04-25 | National Semiconductor Corporation | Capacitor DC-DC converter with PFM and gain hopping |
US6169673B1 (en) * | 1999-01-27 | 2001-01-02 | National Semiconductor Corporation | Switched capacitor circuit having voltage management and method |
US6563235B1 (en) * | 2000-10-03 | 2003-05-13 | National Semiconductor Corporation | Switched capacitor array circuit for use in DC-DC converter and method |
BR0318551A (pt) * | 2003-10-17 | 2006-10-10 | Abb Research Ltd | circuito conversor para comutar um grande número de nìveis de tensão de comutação |
US7456677B1 (en) * | 2006-05-01 | 2008-11-25 | National Semiconductor Corporation | Fractional gain circuit with switched capacitors and smoothed gain transitions for buck voltage regulation |
US8212541B2 (en) * | 2008-05-08 | 2012-07-03 | Massachusetts Institute Of Technology | Power converter with capacitive energy transfer and fast dynamic response |
US8089787B2 (en) * | 2008-06-27 | 2012-01-03 | Medtronic, Inc. | Switched capacitor DC-DC voltage converter |
-
2009
- 2009-04-23 EP EP09158617A patent/EP2244363A1/en not_active Withdrawn
-
2010
- 2010-04-22 WO PCT/EP2010/055312 patent/WO2010122084A2/en active Application Filing
- 2010-04-22 CN CN201080027943.3A patent/CN102804572B/zh not_active Expired - Fee Related
- 2010-04-22 EP EP10715230A patent/EP2422437A2/en not_active Withdrawn
- 2010-04-22 JP JP2012506487A patent/JP5806206B2/ja not_active Expired - Fee Related
- 2010-04-22 US US13/265,733 patent/US8873260B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11299226A (ja) * | 1998-04-09 | 1999-10-29 | Fuji Electric Co Ltd | 直流電圧変換装置 |
JP2002506609A (ja) * | 1998-04-24 | 2002-02-26 | コーニンクレッカ、フィリップス、エレクトロニクス、エヌ、ヴィ | 容量性結合型アップダウン変換器 |
WO2010010710A1 (ja) * | 2008-07-24 | 2010-01-28 | 三菱電機株式会社 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2422437A2 (en) | 2012-02-29 |
EP2244363A1 (en) | 2010-10-27 |
US20120044726A1 (en) | 2012-02-23 |
CN102804572B (zh) | 2015-04-01 |
WO2010122084A3 (en) | 2010-12-16 |
US8873260B2 (en) | 2014-10-28 |
CN102804572A (zh) | 2012-11-28 |
JP5806206B2 (ja) | 2015-11-10 |
WO2010122084A2 (en) | 2010-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8982588B2 (en) | Method and an apparatus for controlling the output voltage of a boost converter composed of plural bridge devices | |
US9608512B2 (en) | Soft start systems and methods for multi-stage step-up converters | |
US7372239B2 (en) | Multi-output type DC/DC converter | |
CA2963665A1 (en) | Two-phase three-level converter and controller therefor | |
JP5806206B2 (ja) | 昇圧コンバーターの出力電圧を制御する方法及び装置 | |
US7446521B2 (en) | DC DC voltage boost converter | |
KR101677705B1 (ko) | 다중 출력 스위치드 캐패시터 dc-dc 변환기 | |
Vukadinović et al. | Ripple minimizing digital controller for flying capacitor dc-dc converters based on dynamic mode levels switching | |
JP5805074B2 (ja) | 複数のブリッジ装置からなる昇圧コンバーターのスイッチを制御する方法及び装置 | |
Athikkal et al. | A voltage multiplier based non isolated high gain DC-DC converter for DC bus application | |
EP2422449B1 (en) | Method and apparatus for controlling the operation of a snubber circuit | |
Zhang et al. | An integrated SIDO boost power converter with adaptive freewheel switching technique | |
Bayer | Optimized control of the" flying"-capacitor operating voltage in" gear-box"-charge-pumps-the key factor for a smooth operation | |
Nagateja et al. | A single-inductor triple-output converter with an automatic detection of DC or AC energy harvesting source for supplying 93% efficiency and 0.05 mV/mA cross regulation to wearable electronics | |
KR102335553B1 (ko) | Dc/dc 컨버터 | |
CN116054543B (zh) | 一种多相降压转换器以及电流控制方法 | |
KR102595668B1 (ko) | 스위치드 커패시터 벅-부스트 컨버터 | |
Marey et al. | DC/DC Converter for Integration of Renewable into DC mu-Grid |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140617 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5806206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |