JP2012114558A - Drive circuit - Google Patents

Drive circuit Download PDF

Info

Publication number
JP2012114558A
JP2012114558A JP2010259987A JP2010259987A JP2012114558A JP 2012114558 A JP2012114558 A JP 2012114558A JP 2010259987 A JP2010259987 A JP 2010259987A JP 2010259987 A JP2010259987 A JP 2010259987A JP 2012114558 A JP2012114558 A JP 2012114558A
Authority
JP
Japan
Prior art keywords
secondary winding
switching element
voltage
drive
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010259987A
Other languages
Japanese (ja)
Other versions
JP5699562B2 (en
Inventor
Osamu Otake
修 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010259987A priority Critical patent/JP5699562B2/en
Publication of JP2012114558A publication Critical patent/JP2012114558A/en
Application granted granted Critical
Publication of JP5699562B2 publication Critical patent/JP5699562B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an inexpensively configured drive circuit with less power supply components.SOLUTION: The drive circuit includes: a transformer DT1 having a primary winding Np and two or more secondary windings, including a first secondary winding S1 and a second secondary winding having the opposite polarity to the first secondary winding, and receiving a drive signal at the primary winding; a first switching element Qh on/off-controlled by a signal from the first secondary winding; a second switching element Ql on/off-controlled by a signal from the second secondary winding; first drive sections Q11, Q12 each connected between one end of the first secondary winding and a control terminal of the first switching element to drive the first switching element; second drive sections Q21, Q22 each connected between one end of the second secondary winding and a control terminal of the second switching element to drive the second switching element; voltage doubling rectification/smoothing circuits D11, D12, C11, C12 for supplying a first secondary winding voltage subjected to voltage doubling rectification/smoothing to the first drive section; and voltage doubling rectification/smoothing circuits D21, D22, C21, C22 for supplying a second secondary winding voltage subjected to voltage doubling rectification/smoothing to the second drive section.

Description

本発明は、トランスを用いてスイッチング素子を駆動する駆動回路に関する。   The present invention relates to a drive circuit that drives a switching element using a transformer.

図4は従来の駆動回路の一例を示す回路図である。図4において、パルス発生器P1で発生したパルス信号は抵抗R1とコンデンサC1とを介してトランスT2の一次巻線N1に供給される。トランスT2の二次巻線N2に発生したパルス信号は抵抗R2を介してMOSFETからなるスイッチング素子Q0に印加され、スイッチング素子Q0がパルス信号に応じてオンオフ駆動される。   FIG. 4 is a circuit diagram showing an example of a conventional driving circuit. In FIG. 4, the pulse signal generated by the pulse generator P1 is supplied to the primary winding N1 of the transformer T2 via the resistor R1 and the capacitor C1. The pulse signal generated in the secondary winding N2 of the transformer T2 is applied to the switching element Q0 composed of a MOSFET via the resistor R2, and the switching element Q0 is driven on and off according to the pulse signal.

ここで、二次巻線N2を直接、スイッチング素子Q0に接続すると、パルス信号のオンデューティが例えば50%である場合、パルス信号の最大値はスイッチング素子Q0のしきい値Vthを超えるため、スイッチング素子Q0がオン動作する。しかしながら、パルス信号のオンデューティが50%よりも大きく変化していくと、トランスT2の一次、二次巻線間の信号伝達波形は、交流信号のみの伝達波形となるため、パルス幅の大きさに比例してパルス信号の最大値が低下し、パルス信号の最大値がスイッチング素子Q0のしきい値Vth未満となると、スイッチング素子Q0がオン動作しなくなる。即ち、オンデューティが変化した場合には、パルス信号からなる駆動電圧が変化してしまう。   Here, when the secondary winding N2 is directly connected to the switching element Q0, when the on-duty of the pulse signal is 50%, for example, the maximum value of the pulse signal exceeds the threshold value Vth of the switching element Q0. Element Q0 is turned on. However, if the on-duty of the pulse signal changes more than 50%, the signal transmission waveform between the primary and secondary windings of the transformer T2 becomes a transmission waveform of only the AC signal, and therefore the pulse width is large. When the maximum value of the pulse signal decreases in proportion to and the maximum value of the pulse signal becomes less than the threshold value Vth of the switching element Q0, the switching element Q0 does not turn on. That is, when the on-duty changes, the drive voltage consisting of the pulse signal changes.

特許文献1に記載された駆動回路は、上記課題を解決したものであり、図5に特許文献1の駆動回路の一例を示し、図6に特許文献1の駆動回路の動作波形を示す。この駆動回路は、制御部112からの駆動信号Vsのオンデューティが増加すると、トランジスタQ11,トランジスタQ12経由でトランスの一次巻線nN1に印加する直流電源Vccからの電圧Vc13が増加し、二次巻線nN2の電圧VT2も増加する。即ち、二次巻線nN2の電圧VT2の最大値は一定値に保たれるので、スイッチング素子Qを容易に駆動することができる。   The drive circuit described in Patent Document 1 solves the above problems. FIG. 5 shows an example of the drive circuit of Patent Document 1, and FIG. 6 shows the operation waveform of the drive circuit of Patent Document 1. In this drive circuit, when the on-duty of the drive signal Vs from the control unit 112 increases, the voltage Vc13 from the DC power supply Vcc applied to the primary winding nN1 of the transformer via the transistors Q11 and Q12 increases, and the secondary winding The voltage VT2 on line nN2 also increases. That is, since the maximum value of the voltage VT2 of the secondary winding nN2 is kept constant, the switching element Q can be easily driven.

特開2001−345194号公報JP 2001-345194 A

しかしながら、図5に示す駆動回路では、駆動信号Vsから生成されるデューティを検出して第2駆動用電源電圧を増加させるために、第1駆動用電源電圧と第2駆動用電源電圧との2つの駆動用電源電圧が必要であった。このため、電源部品が増加し、価格が高くなっていた。   However, in the drive circuit shown in FIG. 5, in order to detect the duty generated from the drive signal Vs and increase the second drive power supply voltage, 2 of the first drive power supply voltage and the second drive power supply voltage. Two drive power supply voltages were required. For this reason, the number of power supply parts has increased and the price has become high.

また、第2駆動用電源電圧のみの単電源で駆動した場合、スイッチング素子Qに印加されるゲート電圧が高くなり、ゲート電圧の定格電圧を超えたり、マージンが取れない等、信頼性の観点から好ましくなかった。   In addition, when driven by a single power supply with only the second drive power supply voltage, the gate voltage applied to the switching element Q becomes high, exceeds the rated voltage of the gate voltage, and a margin cannot be taken from the viewpoint of reliability. It was not preferable.

本発明の課題は、電源部品を減らし、安価な駆動回路を提供することにある。   An object of the present invention is to provide an inexpensive driving circuit with reduced power supply components.

上記課題を解決するために、本発明の駆動回路は、一次巻線と、第1の二次巻線と前記第1の二次巻線の極性とは逆極性を持つ第2の二次巻線を有する2以上の二次巻線とを有し、前記一次巻線に駆動信号が印加されるトランスと、前記トランスの第1の二次巻線から出力される信号によりオンオフ制御される第1スイッチング素子と、前記トランスの第2の二次巻線から出力される信号によりオンオフ制御される第2スイッチング素子と、前記トランスの第1の二次巻線の一端と前記第1スイッチング素子の制御端子との間に接続され前記第1スイッチング素子を駆動する第1駆動部と、前記トランスの第2の二次巻線の一端と前記第2スイッチング素子の制御端子との間に接続され前記第2スイッチング素子を駆動する第2駆動部と、前記トランスの第1の二次巻線電圧を倍電圧整流平滑し倍電圧整流平滑電圧を前記第1駆動部に供給する第1倍電圧整流平滑回路と、前記トランスの第2の二次巻線電圧を倍電圧整流平滑し倍電圧整流平滑電圧を前記第2駆動部に供給する第2倍電圧整流平滑回路とを有することを特徴とする。  In order to solve the above problems, a drive circuit of the present invention includes a primary winding, a second secondary winding having a polarity opposite to that of the first secondary winding and the first secondary winding. A transformer having two or more secondary windings having a line, a drive signal being applied to the primary winding, and a first output controlled by a signal output from the first secondary winding of the transformer One switching element, a second switching element that is controlled to be turned on and off by a signal output from the second secondary winding of the transformer, one end of the first secondary winding of the transformer, and the first switching element A first driving unit connected between the control terminal and driving the first switching element; and connected between one end of the second secondary winding of the transformer and the control terminal of the second switching element. A second drive unit for driving the second switching element; A first voltage doubler rectifying / smoothing circuit for voltage doubler rectifying and smoothing the first secondary winding voltage of the transformer and supplying the voltage doubler rectified smoothing voltage to the first drive unit; and a second secondary winding voltage of the transformer And a second voltage rectifying / smoothing circuit for supplying a voltage doubled rectified and smoothed voltage to the second drive unit.

本発明によれば、1つの駆動用電源電圧でスイッチング素子Qを駆動することができるので、電源部品を減らし、安価になる。また、各倍電圧整流平滑回路は、トランスの第1及び第2の二次巻線電圧を倍電圧整流平滑し倍電圧整流平滑電圧を第1及び第2駆動部に供給し、第1及び第2駆動部には一定の電圧が供給される。従って、第1スイッチング素子又は第2スイッチング素子のいずれかのゲートパルス幅が100%に近づいても、各スイッチング素子のゲート駆動可能な電圧が得られるので、誤動作を防止できる。  According to the present invention, since the switching element Q can be driven by one driving power supply voltage, the power supply components are reduced and the cost is reduced. Each voltage doubler rectifying and smoothing circuit doubles the first and second secondary winding voltages of the transformer by double voltage rectifying and smoothing, and supplies the voltage doubled rectified and smoothed voltage to the first and second drive units. A constant voltage is supplied to the two driving units. Therefore, even if the gate pulse width of either the first switching element or the second switching element approaches 100%, a voltage capable of driving the gate of each switching element can be obtained, so that malfunction can be prevented.

実施例1の駆動回路の構成図である。FIG. 3 is a configuration diagram of a drive circuit according to the first embodiment. 実施例1の駆動回路の動作波形を示す図である。FIG. 6 is a diagram illustrating operation waveforms of the drive circuit according to the first embodiment. 実施例1の駆動回路の各スイッチング素子のデッドタイムが調整された波形を示す図である。FIG. 5 is a diagram illustrating a waveform in which dead time of each switching element of the drive circuit according to the first embodiment is adjusted. 従来の駆動回路の一例を示す構成図である。It is a block diagram which shows an example of the conventional drive circuit. 従来の駆動回路の他の一例を示す構成図である。It is a block diagram which shows another example of the conventional drive circuit. 図5に示す従来の駆動回路の動作波形を示す図である。It is a figure which shows the operation | movement waveform of the conventional drive circuit shown in FIG.

以下、本発明の実施の形態の駆動回路を図面を参照しながら詳細に説明する。   Hereinafter, a drive circuit according to an embodiment of the present invention will be described in detail with reference to the drawings.

図1は本発明の実施例1の駆動回路の構成図である。図1に示す駆動回路において、N型MOSFETからなる第1スイッチング素子QhとN型MOSFETからなる第2スイッチング素子Qlとは直列に接続されている。第1スイッチング素子Qhのドレインは図示しない電源の正極に接続され、第1スイッチング素子Qhと第2スイッチング素子Qlとの接続点VSと、図示しない電源のグランドとの間に図示しない負荷が接続されている。  1 is a configuration diagram of a drive circuit according to a first embodiment of the present invention. In the drive circuit shown in FIG. 1, a first switching element Qh made of an N-type MOSFET and a second switching element Ql made of an N-type MOSFET are connected in series. The drain of the first switching element Qh is connected to the positive electrode of the power supply (not shown), and a load (not shown) is connected between the connection point VS between the first switching element Qh and the second switching element Ql and the ground of the power supply (not shown). ing.

駆動回路1は、第1スイッチング素子Qhのゲートと第2スイッチング素子Qlのゲートとにゲート駆動回路として接続され、第1スイッチング素子Qhと第2スイッチング素子Qlとをパルス発生器Siのパルス信号に応じてオンオフ駆動することにより、図示しない負荷へ電源をオンオフ供給する。  The drive circuit 1 is connected as a gate drive circuit to the gate of the first switching element Qh and the gate of the second switching element Ql, and uses the first switching element Qh and the second switching element Ql as a pulse signal of the pulse generator Si. In response to the on / off drive, power is supplied to a load (not shown).

図1に示す駆動回路1において、P型MOSFETQ1とN型MOSFETQ2及びP型MOSFETQ3とN型MOSFETQ4が駆動回路用電源Vccの端子間に各々直列に接続されている。  In the drive circuit 1 shown in FIG. 1, a P-type MOSFET Q1 and an N-type MOSFET Q2, and a P-type MOSFET Q3 and an N-type MOSFET Q4 are connected in series between terminals of the drive circuit power supply Vcc.

パルス発生器Siの出力端子には、P型MOSFETQ3のゲートとN型MOSFETQ4のゲートとが接続されるとともに、インバータINV1の入力端子が接続されている。P型MOSFETQ1のゲートとN型MOSFETQ2のゲートとは、インバータINV1の出力端子に接続されている。  The output terminal of the pulse generator Si is connected to the gate of the P-type MOSFET Q3 and the gate of the N-type MOSFET Q4, and to the input terminal of the inverter INV1. The gate of the P-type MOSFET Q1 and the gate of the N-type MOSFET Q2 are connected to the output terminal of the inverter INV1.

P型MOSFETQ1のドレインとN型MOSFETQ2のドレインは、コンデンサC1を介してドライブトランスDT1の一次巻線P1の一端(ドット(●)端子)に接続され、ドライブトランスDT1の一次巻線Npの他端はP型MOSFETQ3のドレインとN型MOSFETQ4のドレインとに接続されている。  The drain of the P-type MOSFET Q1 and the drain of the N-type MOSFET Q2 are connected to one end (dot (●) terminal) of the primary winding P1 of the drive transformer DT1 via the capacitor C1, and the other end of the primary winding Np of the drive transformer DT1. Is connected to the drain of the P-type MOSFET Q3 and the drain of the N-type MOSFET Q4.

パルス発生器Siのパルス信号によりP型MOSFETQ1とN型MOSFETQ4とが同時にオン、又はP型MOSFETQ3とN型MOSFETQ2とが同時にオンすることで、ドライブトランスDT1の一次巻線Npにパルス電圧が印加されるようになっている。  A pulse voltage is applied to the primary winding Np of the drive transformer DT1 when the P-type MOSFET Q1 and the N-type MOSFET Q4 are simultaneously turned on or the P-type MOSFET Q3 and the N-type MOSFET Q2 are simultaneously turned on by the pulse signal of the pulse generator Si. It has become so.

ドライブトランスDT1の第1の二次巻線S1のドット(●)端子には、ダイオードD11のアノードとダイオードD12のカソードとが接続され、ダイオードD11のカソードとダイオードD12のアノードとの間にはコンデンサC11,C12が直列に接続され、コンデンサC11,C12の接続点は、ドライブトランスDT1の第1の二次巻線S1の他端が接続されている。  The dot (●) terminal of the first secondary winding S1 of the drive transformer DT1 is connected to the anode of the diode D11 and the cathode of the diode D12, and a capacitor is connected between the cathode of the diode D11 and the anode of the diode D12. C11 and C12 are connected in series, and the other end of the first secondary winding S1 of the drive transformer DT1 is connected to the connection point of the capacitors C11 and C12.

ダイオードD11のカソードとコンデンサC11の一端とはP型MOSFETQ11のソースに接続され、P型MOSFETQ11のドレインは抵抗R11を介してN型MOSFETQ12のドレインとに接続されている。N型MOSFETQ12のソースはコンデンサC12の一端とダイオードD12のアノードとの接続点に接続されている。即ち、コンデンサC11,C12の直列回路が、MOSFETQ11,Q12と抵抗R11との直列回路に並列に接続されている。  The cathode of the diode D11 and one end of the capacitor C11 are connected to the source of the P-type MOSFET Q11, and the drain of the P-type MOSFET Q11 is connected to the drain of the N-type MOSFET Q12 via the resistor R11. The source of the N-type MOSFET Q12 is connected to a connection point between one end of the capacitor C12 and the anode of the diode D12. That is, the series circuit of the capacitors C11 and C12 is connected in parallel to the series circuit of the MOSFETs Q11 and Q12 and the resistor R11.

ドライブトランスDT1の第1の二次巻線S1、ダイオードD11,D12、コンデンサC11,C12、抵抗R11、MOSFETQ11,Q12により、ハイサイドに有するスイッチング素子Qhのハイサイド駆動部を構成する。また、ダイオードD11,D12、コンデンサC11,C12は、第1の倍電圧整流平滑回路を構成する。MOSFETQ11,Q12は、第1駆動部を構成する。  The first secondary winding S1, the diodes D11 and D12, the capacitors C11 and C12, the resistor R11, and the MOSFETs Q11 and Q12 of the drive transformer DT1 constitute a high-side drive unit for the switching element Qh on the high side. Further, the diodes D11 and D12 and the capacitors C11 and C12 constitute a first voltage doubler rectifying and smoothing circuit. MOSFETs Q11 and Q12 constitute a first drive unit.

MOSFETQ11のゲートとMOSFETQ12のゲートとは、ドライブトランスDT1の第1の二次巻線S1のドット(●)端子に接続されている。MOSFETQ11のドレインは抵抗R11を介して、またMOSFETQ12のドレインは、直接、スイッチング素子Qhのゲートに接続されている。  The gate of the MOSFET Q11 and the gate of the MOSFET Q12 are connected to the dot (●) terminal of the first secondary winding S1 of the drive transformer DT1. The drain of MOSFET Q11 is connected to resistor R11, and the drain of MOSFET Q12 is directly connected to the gate of switching element Qh.

ドライブトランスDT1の第2の二次巻線S2のドット(●)端子は、二次巻線S1の極性とは逆極性になっている。即ち、ドライブトランスDT1の第2の二次巻線S2の他端に、ダイオードD21のアノードとダイオードD22のカソードが接続され、ダイオードD21のカソードとダイオードD22のアノード間にはコンデンサC21,C22が直列に接続されている。コンデンサC21,C22の接続点はドライブトランスDT1の第2の二次巻線S2のドット(●)端子が接続されている。  The dot (●) terminal of the second secondary winding S2 of the drive transformer DT1 has a polarity opposite to that of the secondary winding S1. That is, the anode of the diode D21 and the cathode of the diode D22 are connected to the other end of the second secondary winding S2 of the drive transformer DT1, and capacitors C21 and C22 are connected in series between the cathode of the diode D21 and the anode of the diode D22. It is connected to the. The connection point of the capacitors C21 and C22 is connected to the dot (●) terminal of the second secondary winding S2 of the drive transformer DT1.

ダイオードD21のカソードとコンデンサC21の一端はP型MOSFETQ21のソースに接続され、P型MOSFETQ21のドレインは抵抗R21を介してN型MOSFETQ22のドレインに接続され、N型MOSFETQ22のソースはコンデンサC22の一端とダイオードD22のアノードとの接続点に接続されている。即ち、コンデンサC21,C22の直列回路がMOSFETQ21,Q22と抵抗R21との直列回路に並列に接続されている。  The cathode of the diode D21 and one end of the capacitor C21 are connected to the source of the P-type MOSFET Q21, the drain of the P-type MOSFET Q21 is connected to the drain of the N-type MOSFET Q22 via the resistor R21, and the source of the N-type MOSFET Q22 is connected to one end of the capacitor C22. The diode D22 is connected to the connection point with the anode. That is, the series circuit of the capacitors C21 and C22 is connected in parallel to the series circuit of the MOSFETs Q21 and Q22 and the resistor R21.

MOSFETQ21のゲートとMOSFETQ22のゲートとは、ドライブトランスDT1の第2の二次巻線S2の他端に接続されている。MOSFETQ21のドレインは抵抗R21を介して、又MOSFETQ22のドレインは、直接、スイッチング素子Qlのゲートに接続されている。  The gate of the MOSFET Q21 and the gate of the MOSFET Q22 are connected to the other end of the second secondary winding S2 of the drive transformer DT1. The drain of MOSFET Q21 is connected to resistor R21, and the drain of MOSFET Q22 is directly connected to the gate of switching element Ql.

ドライブトランスDT1の第2の二次巻線S2、ダイオードD21,D22、コンデンサC21,C22、抵抗R21、MOSFETQ21,Q22により、ローサイドに有するスイッチング素子Qlのローサイド駆動部を構成する。また、ダイオードD21,D22、コンデンサC21,C22は、第2の倍電圧整流平滑回路を構成する。MOSFETQ21,Q22は、第2駆動部を構成する。  The second secondary winding S2, the diodes D21 and D22, the capacitors C21 and C22, the resistor R21, and the MOSFETs Q21 and Q22 of the drive transformer DT1 constitute a low-side drive unit of the switching element Ql provided on the low side. The diodes D21 and D22 and the capacitors C21 and C22 constitute a second voltage doubler rectifying and smoothing circuit. MOSFETs Q21 and Q22 constitute a second drive unit.

図2は実施例1の駆動回路の動作波形を示す図である。図2では、パルス発生器Siのパルス信号が、時刻t1から時刻t2に示したデューティは、時刻t2から時刻t4の期間デューティ》50%の状態からデューティ《50%の状態に変換し、その後、時刻t4からデューティ》50%に戻った場合の各部の波形を示している。  FIG. 2 is a diagram illustrating operation waveforms of the drive circuit according to the first embodiment. In FIG. 2, the pulse signal of the pulse generator Si is converted from the state of time duty from time t2 to time t4 to the state of duty << 50% from the state of time duty from time t2 to time t4 >> The waveform of each part is shown when the duty returns to 50% from time t4.

図2において、Siはパルス発生器Siのパルス信号、VNPはドライブトランスDT1の一次巻線Npの両端電圧、VS1は第1の二次巻線S1の両端電圧、VAはドライブトランスDT1の第1の二次巻線S1の一端A(ドット●有り側)における電圧、Vghは第1スイッチング素子Qhに印加されるゲート電圧、VS2は第2の二次巻線S2の両端電圧、VBはドライブトランスDT1の第2の二次巻線S2の一端B(ドット●無し側)における電圧、Vc21,Vc22はコンデンサC21,C22の電圧、Vglは第2スイッチング素子Qlに印加されるゲート電圧を示している。  In FIG. 2, Si is a pulse signal of the pulse generator Si, VNP is a voltage across the primary winding Np of the drive transformer DT1, VS1 is a voltage across the first secondary winding S1, and VA is a first voltage of the drive transformer DT1. , Vgh is a gate voltage applied to the first switching element Qh, VS2 is a voltage across the second secondary winding S2, and VB is a drive transformer. The voltage at one end B (no dot ● side) of the second secondary winding S2 of DT1, Vc21 and Vc22 indicate the voltages of the capacitors C21 and C22, and Vgl indicates the gate voltage applied to the second switching element Ql. .

次に、このように構成された実施例1の駆動回路の動作を図2を参照しながら詳細に説明する。  Next, the operation of the drive circuit according to the first embodiment configured as described above will be described in detail with reference to FIG.

まず、時刻t1〜t2の期間では、パルス発生器Siのパルス信号は、デューティ》50%である。期間t11において、パルス信号のHレベルによりMOSFETQ1,Q4がオンする。すると、Vcc正極→Q1→C1→Np→Q4→Vcc負極の経路で電流が流れる。このため、ドライブトランスDT1の一次巻線NpにはコンデンサC1を介してドット(●)端子側の正極電圧が印加されて、巻線電圧VNPはパルス発生器Siの信号と同位相となる。  First, in the period from time t1 to t2, the pulse signal of the pulse generator Si has a duty of 50%. In the period t11, the MOSFETs Q1 and Q4 are turned on by the H level of the pulse signal. Then, a current flows through a path of Vcc positive electrode → Q1 → C1 → Np → Q4 → Vcc negative electrode. Therefore, the positive voltage on the dot (●) terminal side is applied to the primary winding Np of the drive transformer DT1 via the capacitor C1, and the winding voltage VNP has the same phase as the signal of the pulse generator Si.

次に、期間t12において、パルス信号SiのLレベルによりMOSFETQ1,Q4はオフしてMOSFETQ2,Q3がオンする。すると、Vcc正極→Q3→Np→C1→Q2→Vcc負極の経路で電流が流れる。このため、ドライブトランスDT1の一次巻線Npには逆相のパルスが印加される。  Next, in the period t12, the MOSFETs Q1 and Q4 are turned off and the MOSFETs Q2 and Q3 are turned on by the L level of the pulse signal Si. Then, a current flows through a path of Vcc positive electrode → Q3 → Np → C1 → Q2 → Vcc negative electrode. For this reason, an antiphase pulse is applied to the primary winding Np of the drive transformer DT1.

一次巻線Npに印加されるパルス電圧VNPは、コンデンサC1により直流成分がカットされているので、駆動回路電源のグランド電位g1に対して±極性のパルス波形となる。  The pulse voltage VNP applied to the primary winding Np has a pulse waveform of ± polarity with respect to the ground potential g1 of the drive circuit power supply because the DC component is cut by the capacitor C1.

次に、ハイサイド駆動部を構成するドライブトランスDT1の第1の二次巻線S1は、一次巻線Npと極性が同じであるため、第1の二次巻線S1には同位相のパルス電圧VS1が印加される。パルス電圧VS1はダイオードD11,D12及びコンデンサC11,C12による倍電圧整流平滑回路により、倍電圧整流平滑されて倍電圧整流平滑電圧が得られる。この倍電圧整流平滑電圧は、ハイサイド駆動部のバッファ且つインバータを構成する抵抗R11、MOSFETQ11,Q12の電源電圧になる。  Next, since the first secondary winding S1 of the drive transformer DT1 constituting the high-side drive unit has the same polarity as the primary winding Np, a pulse having the same phase is applied to the first secondary winding S1. A voltage VS1 is applied. The pulse voltage VS1 is subjected to voltage doubler rectification and smoothing by a voltage doubler rectification and smoothing circuit using diodes D11 and D12 and capacitors C11 and C12 to obtain a voltage doubler rectification and smoothing voltage. This voltage doubler rectified and smoothed voltage becomes a power supply voltage for the resistor R11 and MOSFETs Q11 and Q12 constituting the buffer and inverter of the high-side drive unit.

また、第1の二次巻線S1のドット端子(●)の電圧VAは、MOSFETQ11,Q12のゲートに印加され、MOSFETQ11,Q12を介して第1スイッチング素子Qhのゲートを駆動する。但し、MOSFETQ11,Q12によるインバータ構成により、パルス発生器Siのパルス信号の位相とは逆相のパルス信号が第1スイッチング素子Qhに出力される。  The voltage VA at the dot terminal (●) of the first secondary winding S1 is applied to the gates of the MOSFETs Q11 and Q12, and drives the gate of the first switching element Qh via the MOSFETs Q11 and Q12. However, a pulse signal having a phase opposite to that of the pulse signal of the pulse generator Si is output to the first switching element Qh due to the inverter configuration of the MOSFETs Q11 and Q12.

次に、時刻t2〜t4の期間では、パルス発生器Siのパルス信号は、デューティ《50%に反転する。  Next, in the period of time t2 to t4, the pulse signal of the pulse generator Si is inverted to the duty << 50%.

期間t13において、パルス信号のLレベルによりMOSFETQ2,Q3がオンする。すると、Vcc正極→Q3→Np→C1→Q2→Vcc負極の経路で電流が流れる。このため、ドライブトランスDT1の一次巻線Npには逆相のパルスが印加される。  In the period t13, the MOSFETs Q2 and Q3 are turned on by the L level of the pulse signal. Then, a current flows through a path of Vcc positive electrode → Q3 → Np → C1 → Q2 → Vcc negative electrode. For this reason, an antiphase pulse is applied to the primary winding Np of the drive transformer DT1.

期間t14において、パルス信号SiのLレベルによりMOSFETQ2,Q3はオフしてMOSFETQ1,Q4がオンする。すると、Vcc正極→Q1→Np→C1→Q4→Vcc負極の経路で電流が流れ、ドライブトランスDT1の一次巻線Npには同位相のパルスが印加される。  In the period t14, the MOSFETs Q2 and Q3 are turned off and the MOSFETs Q1 and Q4 are turned on by the L level of the pulse signal Si. Then, a current flows through a path of Vcc positive electrode → Q1 → Np → C1 → Q4 → Vcc negative electrode, and a pulse having the same phase is applied to the primary winding Np of the drive transformer DT1.

このとき、コンデンサC1に充電されていた電荷は、時刻t2〜t3において放電及び充電され、電荷の極性が反転していく。このため、ドライブトランスDt1の一次巻線電圧VNPは、コンデンサC1の充電電圧に影響されながら時刻t3〜t4期間の電位となる。同様に、ドライブトランスDT1の第1の二次巻線S1のパルス波形も推移する。  At this time, the charge charged in the capacitor C1 is discharged and charged at time t2 to t3, and the polarity of the charge is reversed. Therefore, the primary winding voltage VNP of the drive transformer Dt1 becomes a potential during the period from time t3 to t4 while being affected by the charging voltage of the capacitor C1. Similarly, the pulse waveform of the first secondary winding S1 of the drive transformer DT1 also changes.

ここで、ドライブトランスDT1の第1の二次巻線S1のドット(●)端子電圧VAは、ハイサイド駆動部のグランドであるVS電位に対して、一定のピーク電圧を保持する。即ち、第1の二次巻線S1の他端がコンデンサC11,C12の中点に接続され、コンデンサC11の電位Vc11とコンデンサC12の電位Vc12との直列電圧が倍電圧整流平滑されることで、電位Vc11と電位Vc12との合成電圧VCDは一定電圧となるため、ドット(●)端子電圧VAは、駆動部のグランドであるVS電位に対して一定の電圧に保持される。  Here, the dot (●) terminal voltage VA of the first secondary winding S1 of the drive transformer DT1 maintains a constant peak voltage with respect to the VS potential that is the ground of the high-side drive unit. That is, the other end of the first secondary winding S1 is connected to the middle point of the capacitors C11 and C12, and the series voltage of the potential Vc11 of the capacitor C11 and the potential Vc12 of the capacitor C12 is double-voltage rectified and smoothed. Since the combined voltage VCD of the potential Vc11 and the potential Vc12 is a constant voltage, the dot (●) terminal voltage VA is held at a constant voltage with respect to the VS potential that is the ground of the driving unit.

従って、MOSFETQ11,Q12のゲートに一定の電圧に保持されたドット(●)端子電圧VAが印加されるので、第1スイッチング素子Qhのゲート駆動電圧Vghは、パルス発生器Siのパルス信号がデューティ》50%からデューティ《50%に変化しても一定のパルス電圧を保持することができる。  Therefore, since the dot (●) terminal voltage VA held at a constant voltage is applied to the gates of the MOSFETs Q11 and Q12, the gate drive voltage Vgh of the first switching element Qh is the duty signal of the pulse generator Si. Even if the duty is changed from 50% to duty << 50%, a constant pulse voltage can be maintained.

同様に、ローサイド駆動部においては、ドライブトランスDT1の第2の二次巻線S2の極性が反転しているのみであり、パルス発生器Siのパルス信号と同相のゲート駆動電圧Vglを出力する。  Similarly, in the low-side drive unit, only the polarity of the second secondary winding S2 of the drive transformer DT1 is inverted, and the gate drive voltage Vgl in phase with the pulse signal of the pulse generator Si is output.

このように、実施例1の駆動回路によれば、1つの駆動用電源電圧を用いて、パルス信号のオンデューティが最大でもスイッチング素子Qh,Qlを十分に駆動できるので、電源部品を減らし、安価な構成の駆動回路を提供できる。   As described above, according to the driving circuit of the first embodiment, the switching elements Qh and Ql can be sufficiently driven using a single driving power supply voltage even when the on-duty of the pulse signal is maximum. A drive circuit having a simple structure can be provided.

また、各倍電圧整流平滑回路は、ドライブトランスDT1の第1及び第2の二次巻線電圧を倍電圧整流平滑し該倍電圧整流平滑電圧を電源としてハイサイド駆動部及びローサイド駆動部に供給し、ハイサイド駆動部及びローサイド駆動部には一定の電圧が供給される。従って、第1スイッチング素子Qh又は第2スイッチング素子Qlのいずれかのゲートパルス幅が100%に近づいても、各スイッチング素子Qh,Qlのゲート駆動可能な電圧が得られるので、誤動作を防止できる。  Each voltage doubler rectifying / smoothing circuit doubles the first and second secondary winding voltages of the drive transformer DT1 and rectifies and supplies the double voltage rectified smoothed voltage as a power source to the high-side drive unit and the low-side drive unit. In addition, a constant voltage is supplied to the high side driving unit and the low side driving unit. Therefore, even if the gate pulse width of either the first switching element Qh or the second switching element Ql approaches 100%, a voltage capable of driving the gates of the switching elements Qh and Ql can be obtained, so that malfunction can be prevented.

また、2つのスイッチング素子Qh,Qlを駆動するのに、ドライブトランスDT1を1つで駆動することができ、さらに簡素に且つ安価な構成の駆動回路を提供することができる。   Further, the drive transformer DT1 can be driven by one to drive the two switching elements Qh and Ql, and a drive circuit having a simpler and cheaper configuration can be provided.

図3は、実施例1の駆動回路の各スイッチング素子のデッドタイムが調整された波形を示す図である。図1に示す抵抗R11と抵抗R21の抵抗値を調整することにより、図3に示すように、第1スイッチング素子Qhと第2スイッチング素子Qlのゲートに印加されるゲート電圧Vgh,Vglに、デッドタイムdt1,dt2を生成している。従って、第1スイッチング素子Qhと第2スイッチング素子Qlとを同時にオンさせることを防止することができる。  FIG. 3 is a diagram illustrating a waveform in which the dead time of each switching element of the drive circuit according to the first embodiment is adjusted. By adjusting the resistance values of the resistor R11 and the resistor R21 shown in FIG. 1, the gate voltages Vgh and Vgl applied to the gates of the first switching element Qh and the second switching element Ql are dead as shown in FIG. Times dt1 and dt2 are generated. Accordingly, it is possible to prevent the first switching element Qh and the second switching element Ql from being turned on simultaneously.

なお、本発明は前述した実施例1の駆動回路に限定されるものではない。実施例1の駆動回路では、ハーフブリッジ回路の駆動回路を例示したが、例えば、4つのスイッチング素子と4つの二次巻線と2つのハイサイド駆動部と2つのローサイド駆動部とでブリッジ構成したフルブリッジ回路の駆動回路を構成しても良い。  The present invention is not limited to the drive circuit of the first embodiment described above. In the driving circuit of the first embodiment, the driving circuit of the half bridge circuit is illustrated, but, for example, a bridge configuration is formed by four switching elements, four secondary windings, two high-side driving units, and two low-side driving units. A drive circuit of a full bridge circuit may be configured.

また、実施例1では、抵抗R11をMOSFETQ11とMOSFETQhとの間に接続し、抵抗R21をMOSFETQ21とMOSFETQlとの間に接続したが、例えば、抵抗R11をダイオードD11のカソードとコンデンサC11の一端との接続点とMOSFETQ11との間に接続し、抵抗R21をダイオードD21のカソードとコンデンサC21の一端との接続点とMOSFETQ21との間に接続しても良い。このようにしても実施例1の駆動回路の効果と同様な効果が得られる。  In the first embodiment, the resistor R11 is connected between the MOSFET Q11 and the MOSFET Qh, and the resistor R21 is connected between the MOSFET Q21 and the MOSFET Ql. For example, the resistor R11 is connected between the cathode of the diode D11 and one end of the capacitor C11. A connection point may be connected between the MOSFET Q11, and the resistor R21 may be connected between the connection point between the cathode of the diode D21 and one end of the capacitor C21 and the MOSFET Q21. Even in this case, the same effect as that of the driving circuit of the first embodiment can be obtained.

本発明は、電源装置に適用可能である。   The present invention is applicable to a power supply device.

Vcc 駆動回路用電源
1 駆動回路
Si パルス発生器
DT1 ドライブトランス
Np 一次巻線
S1 第1の二次巻線
S2 第2の二次巻線
Qh 第1スイッチング素子
Ql 第2スイッチング素子
Q2,Q4,Q12,Q22 N型MOSFET
Q1,Q3,Q11,Q21 P型MOSFET
D11,D12,D21,D22 ダイオード
C1,C11,C12,C21,C22 コンデンサ
INV1 インバータ
R11,R21 抵抗
Vcc drive circuit power supply 1 drive circuit Si pulse generator DT1 drive transformer Np primary winding S1 first secondary winding S2 second secondary winding Qh first switching element Ql second switching elements Q2, Q4, Q12 , Q22 N-type MOSFET
Q1, Q3, Q11, Q21 P-type MOSFET
D11, D12, D21, D22 Diode C1, C11, C12, C21, C22 Capacitor INV1 Inverter R11, R21 Resistance

Claims (3)

一次巻線と、第1の二次巻線と前記第1の二次巻線の極性とは逆極性を持つ第2の二次巻線を有する2以上の二次巻線とを有し、前記一次巻線に駆動信号が印加されるトランスと、
前記トランスの第1の二次巻線から出力される信号によりオンオフ制御される第1スイッチング素子と、
前記トランスの第2の二次巻線から出力される信号によりオンオフ制御される第2スイッチング素子と、
前記トランスの第1の二次巻線の一端と前記第1スイッチング素子の制御端子との間に接続され前記第1スイッチング素子を駆動する第1駆動部と、
前記トランスの第2の二次巻線の一端と前記第2スイッチング素子の制御端子との間に接続され前記第2スイッチング素子を駆動する第2駆動部と、
前記トランスの第1の二次巻線電圧を倍電圧整流平滑し倍電圧整流平滑電圧を前記第1駆動部に供給する第1倍電圧整流平滑回路と、
前記トランスの第2の二次巻線電圧を倍電圧整流平滑し倍電圧整流平滑電圧を前記第2駆動部に供給する第2倍電圧整流平滑回路と、
を有することを特徴とする駆動回路。
A primary winding; two or more secondary windings having a first secondary winding and a second secondary winding having a polarity opposite to the polarity of the first secondary winding; A transformer to which a drive signal is applied to the primary winding;
A first switching element that is on / off controlled by a signal output from the first secondary winding of the transformer;
A second switching element that is on / off controlled by a signal output from the second secondary winding of the transformer;
A first drive unit connected between one end of the first secondary winding of the transformer and a control terminal of the first switching element to drive the first switching element;
A second drive unit connected between one end of the second secondary winding of the transformer and a control terminal of the second switching element, and driving the second switching element;
A first voltage doubler rectifying / smoothing circuit for voltage doubler rectifying and smoothing the first secondary winding voltage of the transformer and supplying a voltage doubler rectified and smoothed voltage to the first drive unit;
A second voltage doubler rectifying and smoothing circuit for supplying a voltage doubler rectified and smoothed voltage to the second drive unit by rectifying and smoothing a second secondary winding voltage of the transformer;
A drive circuit comprising:
前記第1駆動部は、前記トランスの第1の二次巻線の一端から電圧を入力し、前記第2駆動部は、前記トランスの第2の二次巻線の2つの端子の内、前記トランスの第1の二次巻線の一端の極性とは逆極性を持つ端子から電圧を入力することを特徴とする請求項1記載の駆動回路。   The first drive unit receives a voltage from one end of the first secondary winding of the transformer, and the second drive unit includes the two terminals of the second secondary winding of the transformer. 2. The drive circuit according to claim 1, wherein a voltage is input from a terminal having a polarity opposite to that of one end of the first secondary winding of the transformer. 前記第1駆動部と前記第1スイッチング素子の制御端子との間に接続された第1抵抗と、
前記第2駆動部と前記第2スイッチング素子の制御端子との間に接続された第2抵抗とを有し、
前記第1抵抗及び前記第2抵抗を調整することにより前記第1スイッチング素子と前記第2スイッチング素子とのデッドタイムを生成することを特徴とする請求項1又は請求項2記載の駆動回路。
A first resistor connected between the first driving unit and a control terminal of the first switching element;
A second resistor connected between the second drive unit and a control terminal of the second switching element;
3. The drive circuit according to claim 1, wherein a dead time between the first switching element and the second switching element is generated by adjusting the first resistance and the second resistance.
JP2010259987A 2010-11-22 2010-11-22 Driving circuit Active JP5699562B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010259987A JP5699562B2 (en) 2010-11-22 2010-11-22 Driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010259987A JP5699562B2 (en) 2010-11-22 2010-11-22 Driving circuit

Publications (2)

Publication Number Publication Date
JP2012114558A true JP2012114558A (en) 2012-06-14
JP5699562B2 JP5699562B2 (en) 2015-04-15

Family

ID=46498321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010259987A Active JP5699562B2 (en) 2010-11-22 2010-11-22 Driving circuit

Country Status (1)

Country Link
JP (1) JP5699562B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248206A (en) * 2013-04-27 2013-08-14 中国电子科技集团公司第四十一研究所 Isolation drive method of MOSFET (Metal Oxide Semiconductor Field Effect Transistor) switch tubes applied to traveling wave tube program control high-voltage power supply
KR20190126080A (en) * 2017-03-15 2019-11-08 뷔르트 엘렉트로닉 아이조스 게엠베하 운트 콤파니 카게 Power switching device and method for operating the power switching device
JP2021069136A (en) * 2019-10-17 2021-04-30 ニチコン株式会社 Driving device of switching element

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08242590A (en) * 1995-03-01 1996-09-17 Matsushita Electric Works Ltd Drive circuit for power converting apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08242590A (en) * 1995-03-01 1996-09-17 Matsushita Electric Works Ltd Drive circuit for power converting apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248206A (en) * 2013-04-27 2013-08-14 中国电子科技集团公司第四十一研究所 Isolation drive method of MOSFET (Metal Oxide Semiconductor Field Effect Transistor) switch tubes applied to traveling wave tube program control high-voltage power supply
KR20190126080A (en) * 2017-03-15 2019-11-08 뷔르트 엘렉트로닉 아이조스 게엠베하 운트 콤파니 카게 Power switching device and method for operating the power switching device
CN110447170A (en) * 2017-03-15 2019-11-12 沃思电子埃索斯有限责任两合公司 Power switching devices and the method for operating the Power switching devices
JP2020511089A (en) * 2017-03-15 2020-04-09 ウルト エレクトロニク アイソス ゲーエムベーハー ウント コンパニー カーゲー Power switching device and method of operating the power switching device
KR102272344B1 (en) * 2017-03-15 2021-07-07 뷔르트 엘렉트로닉 아이조스 게엠베하 운트 콤파니 카게 Power switching device and method of operating the power switching device
CN110447170B (en) * 2017-03-15 2023-07-21 沃思电子埃索斯有限责任两合公司 Power switching device and method of operating the same
JP2021069136A (en) * 2019-10-17 2021-04-30 ニチコン株式会社 Driving device of switching element
JP7300364B2 (en) 2019-10-17 2023-06-29 ニチコン株式会社 Driving device for switching element

Also Published As

Publication number Publication date
JP5699562B2 (en) 2015-04-15

Similar Documents

Publication Publication Date Title
JP5786281B2 (en) Driving circuit
US9030848B2 (en) DC to DC converter
KR20100130161A (en) System and method for oring phases to overcome duty cycle limitations in a multiphase boost converter
CN102396139A (en) Switching power supply unit
JP2011130521A (en) Dc-dc converter
JP2014045594A (en) Switching power supply device
US9240753B2 (en) Oscillator and power management apparatus
JP6281748B2 (en) DC-DC converter
US20060279968A1 (en) DC/AC converter circuit and DC/AC conversion method
JP4548484B2 (en) Synchronous rectification forward converter
JP5699562B2 (en) Driving circuit
US11258441B2 (en) Drive circuit
JP4442226B2 (en) Synchronous rectifier circuit and power converter
JP5644954B2 (en) Isolated switching power supply
US9564819B2 (en) Switching power supply circuit
KR100985335B1 (en) Half-bridge dc-dc converter using asymmetrical pulse-width modulation method
EP2892135B1 (en) Power Supply and energy efficient Gate Driver
TWI795258B (en) Gate driver circuit for a power supply voltage converter
JP5108600B2 (en) Switching power supply
JP6485366B2 (en) Phase shift type full bridge type power supply circuit
JP3066720B2 (en) Synchronous rectification circuit
JP6945429B2 (en) Insulated switching power supply
JP3164201B2 (en) DC power supply
JP2018061402A (en) Power conversion apparatus
JP3409042B2 (en) DC / DC converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R150 Certificate of patent or registration of utility model

Ref document number: 5699562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250