JP2011166946A - Dc/dc converter - Google Patents
Dc/dc converter Download PDFInfo
- Publication number
- JP2011166946A JP2011166946A JP2010027236A JP2010027236A JP2011166946A JP 2011166946 A JP2011166946 A JP 2011166946A JP 2010027236 A JP2010027236 A JP 2010027236A JP 2010027236 A JP2010027236 A JP 2010027236A JP 2011166946 A JP2011166946 A JP 2011166946A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- circuit
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、入力された直流電圧を他の電圧値に変換して出力するDC/DCコンバータに関するものである。 The present invention relates to a DC / DC converter that converts an input DC voltage into another voltage value and outputs the voltage value.
近年、DC/DCコンバータの電圧を制御するための制御手段としてマイクロコンピュータを用いた構成が、例えば特許文献1に提案されている。図2はこのようなDC/DCコンバータのブロック回路図である。
In recent years, a configuration using a microcomputer as a control means for controlling the voltage of a DC / DC converter has been proposed in, for example,
図2において、直流電圧が入力される一対の接続端子101は、4個の電界効果トランジスタ(以下、FET103という)を介してトランスの一次側コイル105に接続されている。このトランスには第1の二次側コイル107と第2の二次側コイル109が構成されており、これらは4個のダイオード110を介して2個の直列接続された出力電解コンデンサ111に接続されている。この直列接続された出力電解コンデンサ111の両端には並列に抵抗素子112が接続されるとともに、一対の他の接続端子113にも接続され、ここから変換後の電圧が出力される。
In FIG. 2, a pair of
このような構成から、図2のDC/DCコンバータの主な動作は次のようになる。まず、一対の接続端子101から入力された直流電圧は、4個のFET103によるオンオフ動作で交流に変換されて一次側コイル105に印加される。これにより、第1の二次側コイル107と第2の二次側コイル109から交流電圧が発生するので、これを4個のダイオード110で整流し、出力電解コンデンサ111と抵抗素子112により直流変換された電圧が一対の他の接続端子113から出力される。
With this configuration, the main operation of the DC / DC converter of FIG. 2 is as follows. First, the DC voltage input from the pair of
このDC/DCコンバータにおいて、4個のFET103によるオンオフ動作により出力電圧を制御する制御手段として、マイクロコンピュータ115が用いられている。マイクロコンピュータ115は、一対の他の接続端子113の電圧(出力電圧)を読み込み、4個のFET103をオンオフ制御するための制御パルスを出力する機能を有する。その概略構成および動作は次の通りである。
In this DC / DC converter, a
前記出力電圧はマイクロコンピュータ115内のA/Dコンバータ117に入力され、デジタル変換される。この変換された信号は入力レジスタ119を介して比較手段121の一方に入力される。比較手段121の他方には目標値レジスタ123の値が入力される。比較手段121の出力は判定結果レジスタ125を介して出力制御手段127の一方に入力される。出力制御手段127の他方には制御パルス発生手段129が接続されているので、出力制御手段127からは前記制御パルスを生成するためのデジタル信号が出力される。このデジタル信号は出力レジスタ131を介してD/Aコンバータ133に入力される。D/Aコンバータ133は前記デジタル信号をアナログの前記制御パルスに変換する。こうして得られた前記制御パルスは4個のFET103に出力され、FET103は前記制御パルスに応じてオンオフ動作を行う。
The output voltage is input to an A /
具体的な動作を以下に述べる。前記出力電圧がA/Dコンバータ117でデジタル変換された値は入力レジスタ119に入力される。この値が目標値レジスタ123の値より大きいと、D/Aコンバータ133からの出力が停止する。その結果、4個のFET103の動作も停止し、前記出力電圧は低下する。これにより、入力レジスタ119の値が目標値レジスタ123の値より小さくなると、D/Aコンバータ133から前記制御パルスが出力されて4個のFET103がオンオフ動作を行う。その結果、前記出力電圧は上昇する。このような動作を繰り返すことにより前記出力電圧を安定化できる。
Specific operation will be described below. A value obtained by digitally converting the output voltage by the A /
上記のDC/DCコンバータによると、確かにマイクロコンピュータ115により出力電圧を安定化できるのであるが、前記出力電圧をより安定化するためには前記制御パルスのオンオフ比における分解能であるPWM信号分解能を高くして、PWM制御を細かく行えばよい。ここで、前記PWM信号分解能を高くするにはマイクロコンピュータ115のクロック周波数を上げて時間軸における分解能を高くする必要がある。従って、上記した従来のDC/DCコンバータを含め、高いクロック周波数に対応できるDSP(Digital Signal Processor)を用いる必要がある。しかし、前記DSPは特に電源用として適合するものに対してであっても高価であるという課題があった。
According to the DC / DC converter, the
本発明は、前記従来の課題を解決するもので、安価に高分解能を実現し、出力電圧の安定化が可能なDC/DCコンバータを提供することを目的とする。 An object of the present invention is to solve the above-described conventional problems, and to provide a DC / DC converter that realizes high resolution at low cost and can stabilize an output voltage.
前記従来の課題を解決するために、本発明のDC/DCコンバータは、入力電圧(Vi)が入力される入力端子に電気的に接続された複数のスイッチング素子をオンオフ制御することにより、前記スイッチング素子と電気的に接続された出力端子から出力電圧(Vo)を出力するDC/DCコンバータにおいて、前記入力端子に電気的に接続され、前記入力電圧(Vi)を検出して第1A/Dコンバータにより入力電圧信号(Vid)に変換して出力する入力電圧検出回路、または、前記出力端子に電気的に接続され、前記出力電圧(Vo)を検出して第2A/Dコンバータにより出力電圧信号(Vod)に変換して出力する出力電圧検出回路、または、前記DC/DCコンバータに流れる電流(I)を検出して第3A/Dコンバータにより電流信号(Id)に変換して出力する電流検出回路の、少なくともいずれかと、前記第1A/Dコンバータ、第2A/Dコンバータまたは第3A/Dコンバータの少なくともいずれかと電気的に接続され、前記入力電圧信号(Vid)、出力電圧信号(Vod)または電流信号(Id)の少なくともいずれかを既定の目標値に一致させるように制御するための制御信号(Ctd)を求めて出力する演算回路と、前記演算回路と電気的に接続され、前記制御信号(Ctd)を制御電圧(Ct)に変換するD/Aコンバータと、前記D/Aコンバータと前記スイッチング素子との間に電気的に接続され、前記制御電圧(Ct)から前記スイッチング素子のオンオフ信号(SW)を出力するPWM回路と、を備えたものである。 In order to solve the above-described conventional problems, the DC / DC converter according to the present invention performs on / off control of a plurality of switching elements electrically connected to an input terminal to which an input voltage (Vi) is input. In a DC / DC converter that outputs an output voltage (Vo) from an output terminal electrically connected to an element, a first A / D converter that is electrically connected to the input terminal and detects the input voltage (Vi) An input voltage detection circuit that converts the input voltage signal (Vid) to output, or an output voltage signal (Vo) that is electrically connected to the output terminal, detects the output voltage (Vo), and is output by the second A / D converter. Vod) is output by the output voltage detection circuit or the current (I) flowing through the DC / DC converter is detected by the third A / D converter. A current detection circuit that converts the current signal into a current signal (Id) and outputs the current signal, and is electrically connected to at least one of the first A / D converter, the second A / D converter, and the third A / D converter; An arithmetic circuit that obtains and outputs a control signal (Ctd) for controlling the voltage signal (Vid), the output voltage signal (Vod), or the current signal (Id) so as to coincide with a predetermined target value; A D / A converter that is electrically connected to the arithmetic circuit and converts the control signal (Ctd) into a control voltage (Ct); and is electrically connected between the D / A converter and the switching element; And a PWM circuit that outputs an on / off signal (SW) of the switching element from the control voltage (Ct).
本発明によれば、高速応答性が必要なPWM回路(オンオフ信号を発生する回路)は応答性が優れるアナログ回路とし、それ以外の制御回路はデジタル回路としているので、前記デジタル回路部分には、それほど前記高速応答性が必要でなくなる。従って、前記デジタル回路部分には動作周波数の低い汎用マイクロコンピュータを適用することができるので、安価に高分解能を確保し、出力電圧の安定化が可能なDC/DCコンバータを実現できるという効果を奏する。 According to the present invention, the PWM circuit (circuit that generates an on / off signal) that requires high-speed response is an analog circuit with excellent response, and the other control circuit is a digital circuit. The high-speed response is not so necessary. Therefore, since a general-purpose microcomputer having a low operating frequency can be applied to the digital circuit portion, it is possible to realize a DC / DC converter that can secure high resolution at low cost and can stabilize the output voltage. .
以下、本発明を実施するための形態について図面を参照しながら説明する。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
(実施の形態1)
図1は本発明の実施の形態におけるDC/DCコンバータのブロック回路図である。なお、図1において太線は電力系配線を、細線は信号系配線を、それぞれ示す。
(Embodiment 1)
FIG. 1 is a block circuit diagram of a DC / DC converter according to an embodiment of the present invention. In FIG. 1, thick lines indicate power system wirings, and thin lines indicate signal system wirings.
図1において、DC/DCコンバータ11の入力端子13には入力電圧Viを有する直流電圧源15の正極が電気的に接続されている。なお、直流電圧源15の負極はグランドに接続されるとともに、DC/DCコンバータ11のグランド端子17と電気的に接続されている。従って、DC/DCコンバータ11には入力電圧Viが入力される。
In FIG. 1, a positive electrode of a
一方、DC/DCコンバータ11の出力端子19には負荷21が電気的に接続されている。なお、負荷21のグランドはグランド端子17と電気的に接続されている。従って、負荷21にはDC/DCコンバータ11の出力端子19から出力される出力電圧Voが印加される。
On the other hand, a
次に、DC/DCコンバータ11の内部構成について説明する。入力端子13は第1スイッチング素子23と電気的に接続されている。ここで、第1スイッチング素子23は外部からオンオフ制御が可能なFETを用いた。この第1スイッチング素子23には、グランドとの間に第2スイッチング素子25が電気的に接続される。ここで、第2スイッチング素子25も第1スイッチング素子23と同様にFETで構成される。このような構成から、入力端子13には複数、すなわち図1では合計2個のスイッチング素子(第1スイッチング素子23と第2スイッチング素子25)が電気的に接続される。
Next, the internal configuration of the DC /
第1スイッチング素子23と第2スイッチング素子25との接続点には、インダクタ27の一端が電気的に接続されている。インダクタ27の他端は出力端子19に流れる電流Iを検出して出力する電流検出回路29の構成部品であるシャント抵抗器31を介して出力端子19と電気的に接続されている。なお、出力端子19には出力電圧Voを平滑化するための平滑コンデンサ33がグランドとの間に電気的に接続されている。
One end of an
また、出力電圧Voを制御するために、DC/DCコンバータ11には電流検出回路29の他に、入力端子13に電気的に接続され入力電圧Viを検出して出力する入力電圧検出回路35と、出力端子19に電気的に接続され出力電圧Voを検出して出力する出力電圧検出回路37とを備える。
In order to control the output voltage Vo, the DC /
ここで、入力電圧検出回路35、出力電圧検出回路37および電流検出回路29の詳細構成について説明する。
Here, detailed configurations of the input
まず、入力電圧検出回路35は、入力端子13とグランド端子17の間に接続された2個の直列抵抗器からなる入力電圧検出抵抗器39と、2個の入力電圧検出抵抗器39の接続点に接続されたボルテージフォロア回路41と、ボルテージフォロア回路41の出力に接続された第1A/Dコンバータ43とから構成される。従って、第1A/Dコンバータ43からは入力電圧Viに応じて変換された入力電圧信号Vid(デジタル信号)が出力される。
First, the input
なお、ボルテージフォロア回路41は入力電圧検出抵抗器39と第1A/Dコンバータ43とのインピーダンス変換を行うために用いているが、これは第1A/Dコンバータ43の入力インピーダンスが入力電圧検出抵抗器39の抵抗値より十分大きい場合はなくてもよい。
The voltage follower circuit 41 is used for impedance conversion between the input
次に、出力電圧検出回路37の構成は入力電圧検出回路35のそれとほぼ同じである。すなわち、出力端子19とグランド端子17の間に接続された2個の直列抵抗器からなる出力電圧検出抵抗器45と、2個の出力電圧検出抵抗器45の接続点に接続されたボルテージフォロア回路47と、ボルテージフォロア回路47の出力に接続された第2A/Dコンバータ49とから構成される。従って、第2A/Dコンバータ49からは出力電圧Voに応じて変換された出力電圧信号Vod(デジタル信号)が出力される。
Next, the configuration of the output voltage detection circuit 37 is substantially the same as that of the input
なお、ボルテージフォロア回路47についても、ボルテージフォロア回路41と同様に、出力電圧検出抵抗器45と第2A/Dコンバータ49とのインピーダンス変換を行うために用いているが、これは第2A/Dコンバータ49の入力インピーダンスが出力電圧検出抵抗器45の抵抗値より十分大きい場合はなくてもよい。
As with the voltage follower circuit 41, the voltage follower circuit 47 is also used to perform impedance conversion between the output
次に、電流検出回路29は、上記したシャント抵抗器31の両端に接続された差動増幅器51と、差動増幅器51の出力に接続された第3A/Dコンバータ53とから構成される。従って、第3A/Dコンバータ53からは電流Iに応じて変換された電流信号Id(デジタル信号)が出力される。
Next, the
なお、図1では電流検出回路29が出力端子19に電気的に接続される構成を示しているが、これに限定されるものではなく、例えば入力端子13に電気的に接続してもよいし、第2スイッチング素子25に電気的に接続してもよい。これらのどの位置に接続しても、DC/DCコンバータ11の電力系配線に流れる電流Iを反映した電流信号Idが得られる。
Although FIG. 1 shows a configuration in which the
また、第1A/Dコンバータ43、第2A/Dコンバータ49および第3A/Dコンバータ53には、いずれも変換ビット数が10ビットのものを用いた。但し、前記変換ビット数は10ビットに限定されるものではなく、必要とする出力電圧Voの安定化精度に応じて決定すればよい。
The first A / D converter 43, the second A /
第1A/Dコンバータ43、第2A/Dコンバータ49および第3A/Dコンバータ53は演算回路55と電気的に接続されている。さらに、演算回路55にはメモリ57が電気的に接続されている。従って、演算回路55は第1A/Dコンバータ43、第2A/Dコンバータ49および第3A/Dコンバータ53から出力される入力電圧信号Vid、出力電圧信号Vodおよび電流信号Idを読み込み、メモリ57に記憶されたソフトウエアやデータにより第1スイッチング素子23と第2スイッチング素子25をオンオフ動作させて、入力電圧信号Vid、出力電圧信号Vodまたは電流信号Idの少なくともいずれかを既定の目標値に一致させるように制御するための制御信号Ctdを求めて出力する構成を有する。なお、メモリ57は図示しない外部回路からの交信データ信号dataにより演算回路55を介してメモリデータ信号memで前記ソフトウエアやデータの書き替えが可能な構成を有する。また、前記既定の目標値は、直流電圧源15や負荷21が比較的安定している場合はメモリ57にあらかじめ記憶させておき、直流電圧源15や負荷21の動作状況等が大きく変動する場合は、それに応じてDC/DCコンバータ11を最適に動作させるように前記外部回路から交信データ信号dataにより演算回路55に入力される。
The first A / D converter 43, the second A /
ここで、本実施の形態では演算回路55、第1A/Dコンバータ43、第2A/Dコンバータ49、第3A/Dコンバータ53、およびメモリ57が全て1チップのマイクロコンピュータ59に内蔵された構成とした。これにより、回路の部品点数や実装面積の削減が可能となり低コスト化が図れる。また、このような構成とすることで、入力電圧検出回路35のうち第1A/Dコンバータ43はマイクロコンピュータ59に内蔵される。同様に、出力電圧検出回路37のうちの第2A/Dコンバータ49、および電流検出回路29のうちの第3A/Dコンバータ53もマイクロコンピュータ59に内蔵される。
Here, in this embodiment, the
演算回路55で求められた制御信号Ctdはデジタル信号であるので、第1スイッチング素子23と第2スイッチング素子25をオンオフ動作させるオンオフ信号SWを生成するためのアナログ信号(制御電圧Ct)に変換する必要がある。そこで、演算回路55にはD/Aコンバータ61が電気的に接続されている。これにより、演算回路55から出力された制御信号CtdはD/Aコンバータ61で制御電圧Ctに変換される。なお、D/Aコンバータ61の変換ビット数も第1A/Dコンバータ43等と同じ10ビットとした。これにより、いずれかの前記変換ビット数が少ないことによる精度低下を低減できる。なお、第1A/Dコンバータ43等の前記変換ビット数を10ビット以外に決定した場合は、その変換ビット数にD/Aコンバータ61も合わせればよい。また、例えばD/Aコンバータ61の前記変換ビット数だけが高い場合は、精度面では問題ないものの、第1A/Dコンバータ43等の入力系における前記変換ビット数が10ビットしかなければ、それ以上の前記変換ビット数を有する高価なD/Aコンバータ61を使用する意義は低い。従って、D/Aコンバータ61の前記変換ビット数も第1A/Dコンバータ43等の前記変換ビット数と同じ10ビットとすることで必要十分な変換ビット数となる。これらのことから、前記変換ビット数を同じにすることで安価に出力電圧Voの安定化を図ることが可能となる。
Since the control signal Ctd obtained by the
D/Aコンバータ61と、第1スイッチング素子23および第2スイッチング素子25の間にはオンオフ信号SWを生成するPWM回路63が電気的に接続されている。具体的には、D/Aコンバータ61の出力がPWM回路63に内蔵された比較回路65の一方の入力端に接続される。一方、PWM回路63には発振回路として三角波発生回路67が内蔵されており、その出力が比較回路65の他方の入力端に電気的に接続される。従って、比較回路65には制御電圧Ctと、三角波発生回路67から出力される三角波信号Triが入力される。これにより、比較回路65は両者を比較した結果から制御電圧Ctに応じたパルス状のオンオフ信号SWを出力する。
A
なお、PWM回路63における発振回路として、本実施の形態1では三角波発生回路67を用いたが、これはのこぎり波発生回路であってもよい。いずれの波形を用いても、高精度にオンオフ信号SWを得ることができる。また、波形として正弦波などの周期的に変化する他の波形を用いることも可能であるが、オンオフ信号SWの時比率における精度の観点からは、上記した三角波、またはのこぎり波の方が、制御信号Ctdに対する制御電圧Ctのリニアリティが良好なため、制御電圧Ctが安定し高精度化が図れる。ゆえに、三角波、またはのこぎり波を用いる方が望ましい。これらのことから、三角波、またはのこぎり波を発生する発振回路(三角波発生回路67)と、比較回路65とからPWM回路63を構成することにより、回路構成が簡易で安価に、かつ高精度にオンオフ信号SWを得ることができる。
Although the triangular
PWM回路63から出力されたオンオフ信号SWは第1駆動回路68を介して第1スイッチング素子23に入力されるとともに、反転回路69を通して反転したオンオフ信号SWが第2駆動回路71を介して第2スイッチング素子25に入力される。その結果、第1スイッチング素子23と第2スイッチング素子25はオンオフ信号SWのパルス波形に従って、交互にオンオフ動作を繰り返す。
The on / off signal SW output from the
なお、三角波発生回路67は演算回路55と電気的に接続されている。従って、演算回路55は三角波制御信号Trdを三角波発生回路67に出力することにより、三角波信号Triの発振周波数や時比率の制限等を制御することができる。
The triangular
また、第1駆動回路68と第2駆動回路71はオンオフ信号SWに応じて、それぞれ第1スイッチング素子23と第2スイッチング素子25を直接駆動するための回路であり、これらは演算回路55とも電気的に接続されている。従って、演算回路55は第1駆動信号IO1を出力することにより、第1スイッチング素子23がオンオフ信号SWに応じたオンオフ動作を行うか、またはオンオフ信号SWにかかわらず第1スイッチング素子23をオフにするかを制御することができる。同様に、演算回路55は第2駆動信号IO2を出力することにより、第2スイッチング素子25がオンオフ信号SWに応じたオンオフ動作を行うか、またはオンオフ信号SWにかかわらず第2スイッチング素子25をオフにするかを制御することができる。
The
次に、このようなDC/DCコンバータ11の動作について説明する。
Next, the operation of such a DC /
まず、出力電圧Voが前記既定の目標値である基準出力電圧値Vrdに至るように制御して、負荷21に安定した出力電圧Voを供給する基本的な動作について説明する。
First, a basic operation of supplying a stable output voltage Vo to the
演算回路55はDC/DCコンバータ11を起動するために、所定の周波数情報を有する三角波制御信号Trdを三角波発生回路67に出力する。これにより、三角波発生回路67は前記所定の周波数の三角波を三角波信号Triとして出力する。本実施の形態では前記所定の周波数を100kHzとした。従って、第1スイッチング素子23と第2スイッチング素子25のオンオフ周期は10μ秒となる。この所定の周波数であれば、直流電圧源15に入力電圧Viの電圧変動が発生したとしても、出力電圧Voを調整して安定した電圧を負荷21に十分供給できる応答性が得られる。
The
なお、DC/DCコンバータ11を起動する際に、第1スイッチング素子23、または第2スイッチング素子25のオンオフ期間の時比率を0から徐々に増加させるソフトスタートを行っている。この場合、第1スイッチング素子23を基準とする場合は前記時比率を0から増加させ、第2スイッチング素子25を基準とする場合は反転回路69を通すので前記時比率を1から減少させるように、演算回路55は制御信号Ctdを変化させるようにプログラミングしておく。この制御を行っている際に、演算回路55は第1駆動信号IO1、または第2駆動信号IO2のいずれかをオフとすることで、第1スイッチング素子23、または第2スイッチング素子25を一定期間オフにする。その結果、電流Iの逆流可能性を低減することができる。このように、演算回路55におけるソフトウエアにより、前記ソフトスタート制御や逆流可能性の低減という機能を容易に実現することが可能となる。
When starting the DC /
また、別の起動方法として、入力電圧Viと出力電圧Voが、それぞれ入力電圧検出回路35と出力電圧検出回路37により検出されているので、演算回路55から出力される制御信号Ctdの初期値として、前記時比率がVo/Viになるように決定してもよい。これにより、DC/DCコンバータ11の起動直後における電流Iの増大を低減することができる。
As another starting method, since the input voltage Vi and the output voltage Vo are detected by the input
起動後は負荷21への出力電圧Voを安定化するために、演算回路55は出力電圧検出回路37の第2A/Dコンバータ49から、現在の出力電圧Voの値をデジタル化した出力電圧信号Vodを読み込む。この出力電圧信号Vodの値がメモリ57にあらかじめ記憶された基準出力電圧値Vrdに至るように、演算回路55は制御信号Ctdを求めてD/Aコンバータ61に出力する。D/Aコンバータ61は制御信号Ctdを制御電圧Ctに変換して、PWM回路63の比較回路65に出力する。その結果、アナログ系のPWM回路63により三角波信号Triと制御電圧Ctからオンオフ信号SWが生成され、第1スイッチング素子23と第2スイッチング素子25のオンオフ動作が行われる。このような動作を繰り返してフィードバック制御を行うことにより出力電圧Voを安定化しているのであるが、この時、オンオフ信号SWの分解能により出力電圧Voの精度が大きく影響されるので、本実施の形態ではオンオフ信号SWの分解能を0.1%とした。従って、上記した10μ秒のオンオフ周期に対し、その分解能は10n(ナノ)秒が必要となるが、アナログ系のPWM回路63とすることで十分に確保できる。
After startup, in order to stabilize the output voltage Vo to the
一方、従来の図2の構成に示したように前記制御パルス(図1のオンオフ信号SWに相当)までを全てマイクロコンピュータでデジタル処理した場合について考える。本実施の形態と同様な周波数(100kHz)で前記制御パルスを生成する場合、上記したように必要な精度が10n秒であるので、この精度を確保するために前記制御パルスの生成に必要な周波数は少なくとも10n秒の逆数である100MHzとなる。実際には前記マイクロコンピュータが前記制御パルスを生成するだけでなく、電圧の読み込みや目標値との比較等の処理も行う必要があるため、前記マイクロコンピュータの動作クロック周波数を100MHzよりも高くする必要がある。このような高周波数に対応するために、全ての制御をデジタル化すると、前記DSPのような高価なマイクロコンピュータを用いる必要があることがわかる。 On the other hand, as shown in the conventional configuration of FIG. 2, consider the case where all of the control pulses (corresponding to the on / off signal SW of FIG. 1) are digitally processed by a microcomputer. When the control pulse is generated at the same frequency (100 kHz) as in the present embodiment, the necessary accuracy is 10 ns as described above, so the frequency necessary for generating the control pulse to ensure this accuracy. Is at least 100 MHz which is the inverse of 10 ns. Actually, since the microcomputer not only generates the control pulse but also needs to perform processing such as voltage reading and comparison with a target value, the operating clock frequency of the microcomputer needs to be higher than 100 MHz. There is. In order to cope with such a high frequency, when all the controls are digitized, it is understood that an expensive microcomputer such as the DSP needs to be used.
従って、本実施の形態におけるDC/DCコンバータ11の基本動作では、出力電圧Voと基準出力電圧値Vrdとの比較から制御信号Ctdを出力する部分までがデジタル化され、高精度(=高周波数)が要求されるPWM回路63についてはアナログ系回路としているので、マイクロコンピュータ59にはそれほどの高周波数は要求されず、動作クロック周波数が10MHz程度の機器組み込み汎用マイクロコンピュータを利用することができる。その結果、マイクロコンピュータ59のコストを大幅に抑制することができる。
Therefore, in the basic operation of the DC /
次に、本実施の形態におけるDC/DCコンバータ11の安全確保動作について説明する。まず、入力電圧Viを入力電圧検出回路35で検出することにより、直流電圧源15の電圧が過電圧に至っているか否かを監視している。具体的には、入力電圧検出回路35の第1A/Dコンバータ43から出力された入力電圧信号Vidが演算回路55に入力される。演算回路55はメモリ57に記憶した過電圧値Vmd(前記既定の目標値に相当)を入力電圧信号Vidの値と比較し、もし入力電圧信号Vidの値が過電圧値Vmdを超えていれば、DC/DCコンバータ11の構成部品や負荷21を保護するために、DC/DCコンバータ11の動作を停止するよう第1駆動信号IO1と第2駆動信号IO2を出力する。ここで、第1スイッチング素子23にはFETを用いているが、その寄生ダイオード(図示せず)のアノード側は入力端子13になるように接続されている。また、第2スイッチング素子25にもFETを用いており、その寄生ダイオード(図示せず)のアノード側がグランドになるように接続されている。従って、第1駆動信号IO1と第2駆動信号IO2により第1スイッチング素子23と第2スイッチング素子25がオフになると、過電圧が第1スイッチング素子23より後段に印加される可能性を低減できる。
Next, the safety ensuring operation of the DC /
なお、ここでは第1スイッチング素子23と第2スイッチング素子25をオフにする制御を説明したが、この制御に限定されるものではなく、第1スイッチング素子23と第2スイッチング素子25をオフにせずに制御信号Ctdにより入力電圧Viの増加を抑制することも可能である。この場合、演算回路55は出力電圧Voに対する制御に優先して入力電圧信号Vidが前記既定の目標値に一致するように制御を行う。その結果、入力電圧Viが過電圧に至らないように制御できる。
In addition, although the control which turns off the
次に、出力端子19に流れる電流Iを電流検出回路29で検出することにより、過電流が流れているか否かを監視している。具体的には、電流検出回路29の第3A/Dコンバータ53から出力された電流信号Idが演算回路55に入力される。演算回路55はメモリ57に記憶した過電流値Imd(前記既定の目標値に相当)を電流信号Idの値と比較し、もし電流信号Idの値が過電流値Imdを超えていれば、DC/DCコンバータ11の構成部品や負荷21を保護するために、DC/DCコンバータ11の動作を停止するよう第1駆動信号IO1と第2駆動信号IO2を出力する。この後の動作は上記した過電圧監視の動作と同じである。このような動作により、第1スイッチング素子23と第2スイッチング素子25がオフになることにより、過電流が後段に流れる可能性を低減できる。
Next, whether or not an overcurrent flows is monitored by detecting the current I flowing through the
なお、ここでも第1スイッチング素子23と第2スイッチング素子25をオフにする制御を説明したが、この制御に限定されるものではなく、上記した過電圧抑制のために第1スイッチング素子23と第2スイッチング素子25をオフにせずに制御信号Ctdにより入力電圧Viの増加を抑制する動作と同様に、第1スイッチング素子23と第2スイッチング素子25をオフにせずに制御信号Ctdにより電流Iの制限を行うことができる。この場合、演算回路55は出力電圧Voに対する制御に優先して電流信号Idが前記既定の目標値に一致するように制御を行う。その結果、電流Iが過電流に至らないように制御できる。
Here, the control for turning off the
以上のことから、過電圧や過電流の監視による安全確保動作については、出力電圧Voが基準出力電圧値Vrdに至るようにする前記フィードバック制御よりも優先度を高くしている。従って、もし過電圧や過電流が検出されれば、前記フィードバック制御による出力電圧Voの安定化を中断し、DC/DCコンバータ11の動作を停止するか、または入力電圧信号Vidが過電圧値Vmdと一致するように、あるいは電流信号Idが過電流値Imdと一致するようにDC/DCコンバータ11を制御して安全性を確保する。なお、過電圧や過電流が検出されると、演算回路55は前記外部回路に対し過電圧や過電流の発生を交信データ信号dataにより知らせる。これにより、前記外部回路は過電圧や過電流に対応した制御や使用者への警告を行うことが可能となる。
From the above, the safety ensuring operation by monitoring overvoltage or overcurrent has a higher priority than the feedback control in which the output voltage Vo reaches the reference output voltage value Vrd. Therefore, if an overvoltage or overcurrent is detected, the stabilization of the output voltage Vo by the feedback control is interrupted and the operation of the DC /
また、前記既定の目標値である基準出力電圧値Vrd、過電圧値Vmd、および過電流値Imdはいずれもメモリ57に記憶されているが、メモリ57がメモリデータ信号memによる書き替え可能な構成であるので、直流電圧源15や負荷21の仕様が変更になった場合に、前記外部回路からの交信データ信号dataを受信した演算回路55がメモリデータ信号memをメモリ57へ出力することにより、基準出力電圧値Vrd、過電圧値Vmd、および過電流値Imdを書き替えることができる。その結果、DC/DCコンバータ11のハードウエアにおける部品変更を伴わず、容易かつ安価に仕様変更が可能となる。さらに、同一のハードウエアで多様な仕様のDC/DCコンバータ11をデータの書き替えだけで作り分けられるので、多品種を安価に作製することができる。
The reference output voltage value Vrd, the overvoltage value Vmd, and the overcurrent value Imd, which are the predetermined target values, are all stored in the
また、演算回路55により、制御信号Ctdの値に上限値、または下限値を設けるようソフトウエアで制限する構成としてもよい。これにより、例えば前記上限値を設けた場合、制御信号Ctdは前記上限値以上の値にならないので、オンオフ信号SWの時比率に対し上限が制御されることになる。その結果、前記時比率の最大値である1になることがなくなるので、例えば第1スイッチング素子23がオンのままになる可能性を低減することができる。ゆえに、直流電圧源15から負荷21へ過電流が流れ続ける可能性も低減できる。
The
一方、制御信号Ctdの値に下限値を設けた場合は、オンオフ信号SWの時比率に対し下限が制御されることになる。その結果、前記時比率の最小値である0になることがなくなるので、例えば反転回路69によりオンオフの状態が反転する第2スイッチング素子25において、オンのままになる可能性を低減することができる。ゆえに、負荷21の両端が短絡し続ける可能性も低減できるので、例えば負荷21として前記蓄電素子を用いた場合、前記短絡により大電流が流れ続ける可能性が低減される。
On the other hand, when a lower limit is provided for the value of the control signal Ctd, the lower limit is controlled with respect to the time ratio of the on / off signal SW. As a result, since the minimum value of the duty ratio does not become 0, for example, in the
さらに、制御信号Ctdの値に上限値と下限値の両方を設けるようにしてもよい。この場合、第1スイッチング素子23と第2スイッチング素子25の両方に対してオンのままになる可能性が低減されるので、前記過電流と前記短絡の両方の可能性を低減できる。
Furthermore, both the upper limit value and the lower limit value may be provided for the value of the control signal Ctd. In this case, since the possibility that both the
これらのことから、演算回路55により、制御信号Ctdに上限値、または下限値の少なくともいずれかを設けることで、オンオフ信号SWの前記時比率における上限、または下限の少なくともいずれかを制御することで、前記安全確保動作をさらに充実させることができる。
For these reasons, by providing at least one of an upper limit value and a lower limit value for the control signal Ctd by the
以上の構成、動作により、DC/DCコンバータ11の制御回路として、高速応答性に優れるPWM回路63をアナログ系回路とし、それ以外をデジタル系回路としたので、前記デジタル系回路には動作クロック周波数の低い汎用のマイクロコンピュータ59が適用できる。従って、安価に高分解能を確保し、出力電圧の安定化が可能なDC/DCコンバータ11を実現できる。
With the above configuration and operation, as the control circuit of the DC /
なお、本実施の形態では、安全確保のために入力電圧検出回路35や電流検出回路29を用いているが、これは直流電圧源15の電圧安定性が確保されていて過電圧が発生しない場合(例えば電池)や、直流電圧源15に過電流防止機能が内蔵されている場合は、これら入力電圧検出回路35や電流検出回路29はなくてもよい。また、直流電圧源15の前記電圧安定性は確保されているが過電流対策がなされていない場合には電流検出回路29のみを、前記過電流対策がなされているが前記電圧安定性が確保されていない場合には入力電圧検出回路35のみを、それぞれ設ける構成としてもよい。なお、入力電圧検出回路35や電流検出回路29の少なくとも1つがない構成であれば、それに応じて第1A/Dコンバータ43や第3A/Dコンバータ53の少なくとも1つがマイクロコンピュータ59に内蔵されない構成となる。
In this embodiment, the input
また、本実施の形態において、DC/DCコンバータ11を定電流源として使用する場合は、電流検出回路29のみを設け、入力電圧検出回路35と出力電圧検出回路37の両方がない構成でもよい。この場合、演算回路55は電流検出回路29で検出された電流信号Idの値が基準電流値Irdに至るように制御信号Ctdを出力する動作を行う。これにより、定電流が負荷21に供給される。但し、このような構成の場合は入力電圧検出回路35と出力電圧検出回路37の両方がないので、直流電圧源15が過電圧に至ることがなく安定している仕様のものを適用するとともに、負荷21が過電圧に至らない構成とするか過電圧検出を負荷21が行う構成とする必要がある。従って、前記定電流源として使用する場合においても、直流電圧源15や負荷21の仕様や構成によっては、入力電圧検出回路35、または出力電圧検出回路37、あるいは両者を設ける構成としてもよい。この場合、制御の優先度としては、入力電圧検出回路35からの入力電圧信号Vidや出力電圧検出回路37からの出力電圧信号Vodが過電圧に至っているか否かの判断が高優先となり、定電流制御動作の優先度は次点となる。
In the present embodiment, when the DC /
また、本実施の形態において、負荷21として蓄電素子を用い、DC/DCコンバータ11を双方向構成とすることで前記蓄電素子の充放電回路として使用する構成としてもよい。これにより、直流電圧源15の電圧変動が大きい場合に前記蓄電素子への変動分の電力を充放電することで、直流電圧源15の電圧安定化を図ることが可能となる。このような用途の具体例としては、例えば車両において直流電圧源15をバッテリとし、前記蓄電素子を電気二重層キャパシタとするとともに、直流電圧源15と並列に電装品を接続することで、前記電装品の電力使用状況や前記車両の発電機の発電量により変動するバッテリ電圧を前記電気二重層キャパシタの電力で安定化する構成が挙げられる。この構成における制御としては、直流電圧源15の入力電圧Viを安定化させる動作となるため、演算回路55は入力電圧検出回路35から出力される入力電圧信号Vidがあらかじめメモリ57に記憶された基準入力電圧値Vsdに至るように制御信号Ctdを出力する動作となる。ここで、図1では直流電圧源15側が入力として定義しているため、前記バッテリ電圧の安定化の場合は入力電圧Viに対する制御という表記になるが、実際には前記蓄電素子(負荷21側)が入力となり、前記バッテリ(直流電圧源15側)が出力となる。ゆえに、DC/DCコンバータ11を前記車両に適用した場合であっても、実質的には演算回路55は出力電圧Vo(図1では入力電圧Viに相当)を制御するための制御信号Ctdを求めて出力する動作となる。しかし、表記上の複雑さを回避するために、以下の説明では図1に示した記号を用いて述べる。
Moreover, in this Embodiment, it is good also as a structure used as a charging / discharging circuit of the said electrical storage element by using an electrical storage element as the
また、前記車両に適用する構成において、演算回路55は過電流監視のために電流検出回路29から出力される電流信号Idを過電流値Imdと比較し、過電流値Imdを超えないように制御するとともに、前記蓄電素子の過充電を避けるために出力電圧検出回路37から出力される出力電圧信号Vodをあらかじめメモリ57に記憶された上限電圧値Vudと比較し、上限電圧値Vudを超えないように制御している。従って、この場合は電流Iと出力電圧Voに対しての制御優先度が高く、入力電圧Viに対する制御優先度は次点となる。
In the configuration applied to the vehicle, the
また、上記の制御において、直流電圧源15(前記バッテリ)の電圧変動が少ない期間は、入力電圧Viの制御を行わない構成としてもよい。これにより、DC/DCコンバータ11は前記蓄電素子を定電流定電圧で充電する充電回路とすることができる。
In the above control, the input voltage Vi may not be controlled during a period when the voltage fluctuation of the DC voltage source 15 (the battery) is small. Thereby, the DC /
また、上記した車両用のバッテリ電圧安定化の構成を停電時等の非常用バックアップ電源として用いることもできる。この場合は一般に大電力を蓄電する必要があるので、多数の前記蓄電素子が必要となる。このような構成では、前記各蓄電素子の電圧バラツキが発生するので、バランス回路により前記電圧バラツキが調整される。この時、前記各蓄電素子の電圧を測定するため、全蓄電素子の電圧(出力電圧Voに相当)は前記バランス回路により知ることが可能となる。従って、このような構成の場合はDC/DCコンバータ11に出力電圧検出回路37を特に設けなくてもよい。さらに、非常時にバックアップする際の電流Iの最大値が決まっているような場合には、DC/DCコンバータ11の回路部品が前記最大値に対し十分に対応できるように設計しておくことで、電流検出回路29を特に設けない構成としてもよい。
In addition, the above-described configuration for stabilizing the battery voltage for a vehicle can be used as an emergency backup power source in the event of a power failure. In this case, since it is generally necessary to store a large amount of power, a large number of the storage elements are required. In such a configuration, voltage variations of the respective storage elements occur, and thus the voltage variations are adjusted by a balance circuit. At this time, since the voltages of the respective storage elements are measured, the voltages of all the storage elements (corresponding to the output voltage Vo) can be known from the balance circuit. Therefore, in the case of such a configuration, the output voltage detection circuit 37 may not be provided in the DC /
以上のことから、様々な用途に応じてDC/DCコンバータ11には入力電圧検出回路35、出力電圧検出回路37、または電流検出回路29のうち、少なくともいずれかが備えられていればよい。従って、演算回路55は第1A/Dコンバータ43、第2A/Dコンバータ49または第3A/Dコンバータ53の少なくともいずれかが電気的に接続され、入力電圧信号Vid、出力電圧信号Vodまたは電流信号Idの少なくともいずれかを前記既定の目標値に一致させるように制御するための制御信号Ctdを求めて出力する動作を行う。この場合、用途に応じてDC/DCコンバータ11の制御対象や優先度が変わるので、入力電圧信号Vid、出力電圧信号Vodまたは電流信号Idの少なくともいずれかに対する前記既定の目標値を前記外部回路から交信データ信号dataで受信して適宜更新する構成としてもよいし、メモリ57に記憶した演算回路55の動作を司るソフトウエアや前記既定の目標値を前記外部回路から書き替える構成としてもよい。
From the above, the DC /
また、演算回路55は入力電圧信号Vidまたは出力電圧信号Vodを前記既定の目標値に一致させるように電流目標値Idtを決定し、電流信号Idを電流目標値Idtに一致させるように制御するための制御信号Ctdを求めて出力するようにしてもよい。具体的には、まず演算回路55が入力電圧信号Vidまたは出力電圧信号Vodのいずれかを前記既定の目標値に一致させるために、両者の差を求める。次に、得られた前記差を増幅し、前記両者の差を小さくするように電流目標値Idtを決定する。次に、この電流目標値Idtと電流信号Idとの差を増幅して、これらの差を小さくするように制御信号Ctdを求めることで、電流信号Idを電流目標値Idtに一致させるようにDC/DCコンバータ11を制御する。このような動作により、DC/DCコンバータ11は入力電圧Viまたは出力電圧Voの制御時にも電流Iを常に確実に制御することができるので、より安定した制御を実現することができる。
The
また、本実施の形態では、第1A/Dコンバータ43、第2A/Dコンバータ49および第3A/Dコンバータ53がいずれもマイクロコンピュータ59に内蔵された構成を示したが、これらは少なくともいずれかがマイクロコンピュータ59に対して外付けされる構成としてもよい。この場合、マイクロコンピュータ59として、内蔵A/Dコンバータの数が少ない、もしくは内蔵しないものが使用できるので、マイクロコンピュータ59のコストを低減できる。但し、その分外付けA/Dコンバータが必要となるので、トータルコストを考慮していくつ外付けにするかを適宜決定すればよい。
In the present embodiment, the first A / D converter 43, the second A /
また、本実施の形態では、メモリ57もマイクロコンピュータ59に内蔵する構成としたが、これは外付けメモリとしてもよい。これにより、メモリ容量を任意に増やせるので、DC/DCコンバータ11以外の回路に必要なメモリをまとめることが可能となる。その結果、回路毎にメモリを設ける際のメモリ個数や総メモリ容量によっては、まとめた方がコスト低減を図ることができる場合があるので、トータルコストを考慮して外付けにするか内蔵するかを適宜決定すればよい。
In the present embodiment, the
また、本実施の形態では、D/Aコンバータ61をマイクロコンピュータ59とは別体構成としたが、これはマイクロコンピュータ59に内蔵された構成としてもよい。この場合、本実施の形態では10ビットのD/Aコンバータ61を用いているので、10ビットの内蔵D/Aコンバータを有する汎用マイクロコンピュータが必要となる。従って、そのような汎用マイクロコンピュータを用いる場合と、別体構成とする場合でトータルコストを考慮して構成を決定すればよい。
In this embodiment, the D /
また、本実施の形態では、演算回路55が第1A/Dコンバータ43、第2A/Dコンバータ49および第3A/Dコンバータ53からの各種電流電圧信号(入力電圧信号Vid、出力電圧信号Vodおよび電流信号Id)を読み込んでいるが、これはあらかじめ決定した既定回数分の前記各種電流電圧信号を読み込んで、例えば平均値を求めてもよい。これにより、前記各種電流電圧信号の精度が向上し出力電圧Voの安定化が図れる。さらに、過去の前記各種電流電圧信号をメモリ57に記憶しておき、それらの値との平均化処理を行ってもよい。これにより、単発ノイズ等による前記各種電流電圧信号の変動を抑制できるので、さらなる高精度化が可能となり出力電圧Voの安定性が向上する。なお、演算方法は上記した平均値に限定されるものではなく、必要な精度が確保できれば中央値や最頻値を用いてもよいし、平均化の演算方法も単なる相加平均に限らず、例えば前回値と今回値の間で重み付けをする加重平均等の方法を用いてもよい。
In the present embodiment, the
また、本実施の形態では、2個のスイッチング素子(第1スイッチング素子23と第2スイッチング素子25)を用いる構成としたが、これに限定されるものではなく、前記スイッチング素子を4個使用した昇降圧DC/DCコンバータの構成としてもよい。
In the present embodiment, two switching elements (the
本発明にかかるDC/DCコンバータは安価に高分解能を確保し、出力電圧の安定化が可能になるので、特に低コストと高安定性が同時に要求される車両用のDC/DCコンバータ等として有用である。 The DC / DC converter according to the present invention can secure high resolution at low cost and can stabilize the output voltage, so that it is particularly useful as a DC / DC converter for a vehicle that requires low cost and high stability at the same time. It is.
11 DC/DCコンバータ
13 入力端子
19 出力端子
23 第1スイッチング素子
25 第2スイッチング素子
29 電流検出回路
35 入力電圧検出回路
37 出力電圧検出回路
43 第1A/Dコンバータ
49 第2A/Dコンバータ
53 第3A/Dコンバータ
55 演算回路
57 メモリ
59 マイクロコンピュータ
61 D/Aコンバータ
63 PWM回路
DESCRIPTION OF
Claims (7)
前記入力端子に電気的に接続され、前記入力電圧(Vi)を検出して第1A/Dコンバータにより入力電圧信号(Vid)に変換して出力する入力電圧検出回路、
または、前記出力端子に電気的に接続され、前記出力電圧(Vo)を検出して第2A/Dコンバータにより出力電圧信号(Vod)に変換して出力する出力電圧検出回路、
または、前記DC/DCコンバータに流れる電流(I)を検出して第3A/Dコンバータにより電流信号(Id)に変換して出力する電流検出回路の、少なくともいずれかと、
前記第1A/Dコンバータ、第2A/Dコンバータまたは第3A/Dコンバータの少なくともいずれかと電気的に接続され、前記入力電圧信号(Vid)、出力電圧信号(Vod)または電流信号(Id)の少なくともいずれかを既定の目標値に一致させるように制御するための制御信号(Ctd)を求めて出力する演算回路と、
前記演算回路と電気的に接続され、前記制御信号(Ctd)を制御電圧(Ct)に変換するD/Aコンバータと、
前記D/Aコンバータと前記スイッチング素子との間に電気的に接続され、前記制御電圧(Ct)から前記スイッチング素子のオンオフ信号(SW)を出力するPWM回路と、を備えたDC/DCコンバータ。 The output voltage (Vo) is output from the output terminal electrically connected to the switching element by performing on / off control of the plurality of switching elements electrically connected to the input terminal to which the input voltage (Vi) is input. In the DC / DC converter,
An input voltage detection circuit that is electrically connected to the input terminal, detects the input voltage (Vi), converts the input voltage (Vid) to a first A / D converter, and outputs the input voltage signal (Vid);
Or an output voltage detection circuit that is electrically connected to the output terminal, detects the output voltage (Vo), converts it to an output voltage signal (Vod) by a second A / D converter, and outputs the output voltage signal (Vod);
Or at least one of a current detection circuit that detects a current (I) flowing through the DC / DC converter, converts the current (I) into a current signal (Id) by a third A / D converter, and outputs the current signal (Id);
It is electrically connected to at least one of the first A / D converter, the second A / D converter, and the third A / D converter, and at least the input voltage signal (Vid), the output voltage signal (Vod), or the current signal (Id). An arithmetic circuit that obtains and outputs a control signal (Ctd) for controlling either one to match a predetermined target value;
A D / A converter electrically connected to the arithmetic circuit and converting the control signal (Ctd) into a control voltage (Ct);
A DC / DC converter comprising: a PWM circuit that is electrically connected between the D / A converter and the switching element and outputs an on / off signal (SW) of the switching element from the control voltage (Ct).
前記発振回路に電気的に接続され、前記発振回路の出力と前記制御電圧(Ct)とを比較した結果から前記オンオフ信号(SW)を得る比較回路と、から構成される請求項1に記載のDC/DCコンバータ。 The PWM circuit includes an oscillation circuit that generates a triangular wave or a sawtooth wave;
The comparison circuit according to claim 1, further comprising: a comparison circuit that is electrically connected to the oscillation circuit and obtains the on / off signal (SW) from a result of comparing the output of the oscillation circuit and the control voltage (Ct). DC / DC converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010027236A JP2011166946A (en) | 2010-02-10 | 2010-02-10 | Dc/dc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010027236A JP2011166946A (en) | 2010-02-10 | 2010-02-10 | Dc/dc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011166946A true JP2011166946A (en) | 2011-08-25 |
Family
ID=44596944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010027236A Pending JP2011166946A (en) | 2010-02-10 | 2010-02-10 | Dc/dc converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011166946A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016001981A (en) * | 2014-05-23 | 2016-01-07 | 一般財団法人電力中央研究所 | Dc power transmission system |
JP2019180122A (en) * | 2018-03-30 | 2019-10-17 | 株式会社デンソー | Dc/dc converter |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10164831A (en) * | 1996-11-27 | 1998-06-19 | Yutaka Denki Seisakusho:Kk | Power conversion device |
JP2007267582A (en) * | 2006-02-28 | 2007-10-11 | Yaskawa Electric Corp | Step-up/step-down chopper device and driving method therefor |
JP2007288892A (en) * | 2006-04-14 | 2007-11-01 | Diamond Electric Mfg Co Ltd | Digital converter and its control method |
JP2008182815A (en) * | 2007-01-24 | 2008-08-07 | Toyota Motor Corp | Multi-phase voltage conversion device and control method for vehicle and multi-phase voltage conversion device |
JP2009027795A (en) * | 2007-07-18 | 2009-02-05 | Shindengen Electric Mfg Co Ltd | Switching power supply, control method for switching power supply, and control program for switching power supply |
-
2010
- 2010-02-10 JP JP2010027236A patent/JP2011166946A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10164831A (en) * | 1996-11-27 | 1998-06-19 | Yutaka Denki Seisakusho:Kk | Power conversion device |
JP2007267582A (en) * | 2006-02-28 | 2007-10-11 | Yaskawa Electric Corp | Step-up/step-down chopper device and driving method therefor |
JP2007288892A (en) * | 2006-04-14 | 2007-11-01 | Diamond Electric Mfg Co Ltd | Digital converter and its control method |
JP2008182815A (en) * | 2007-01-24 | 2008-08-07 | Toyota Motor Corp | Multi-phase voltage conversion device and control method for vehicle and multi-phase voltage conversion device |
JP2009027795A (en) * | 2007-07-18 | 2009-02-05 | Shindengen Electric Mfg Co Ltd | Switching power supply, control method for switching power supply, and control program for switching power supply |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016001981A (en) * | 2014-05-23 | 2016-01-07 | 一般財団法人電力中央研究所 | Dc power transmission system |
JP2019180122A (en) * | 2018-03-30 | 2019-10-17 | 株式会社デンソー | Dc/dc converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5248615B2 (en) | Uninterruptible power system | |
US7868483B2 (en) | Power management systems with current sensors | |
KR100801498B1 (en) | Switching control circuit and self-excited dc-dc converter | |
US7417413B2 (en) | Ripple converter | |
US8760138B2 (en) | DC-DC converter control circuit and DC-DC converter including same | |
JP2007174744A (en) | Charge pump circuit and power supply device | |
US9343962B2 (en) | Power regulator system with adaptive ramp signal generator | |
JP2007124748A (en) | Dc-dc converter, and control circuit and control method of dc-dc converter | |
WO2011115652A1 (en) | Converter and method for extracting maximum power from piezo vibration harvester | |
JP4630165B2 (en) | DC-DC converter | |
CN107408892A (en) | Power supply semiconductor device | |
US8410765B2 (en) | Pulse modulation circuit and method | |
JP2012110201A (en) | Digital control switching power supply device having input voltage detection circuit | |
JP2008064539A (en) | Electronic ammeter | |
JP2005160224A (en) | Power converter | |
US10468981B2 (en) | Switching power supply device | |
JP5312781B2 (en) | Switching power supply circuit | |
JP2011166946A (en) | Dc/dc converter | |
TW200924362A (en) | DC/DC converters and related methods | |
JP2012110124A (en) | Digitally controlled power supply apparatus and control method | |
CN111262467A (en) | Power inverter for reducing total harmonic distortion through duty ratio control | |
JP2016226183A (en) | Electronic apparatus, power supply controller, and power supply system | |
JP2022056756A (en) | Current detection circuit, power conversion device, and electric power system | |
JP4487680B2 (en) | Semiconductor device | |
US9871457B2 (en) | Switching power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121203 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140408 |