JP2011036040A - 系統連系システム及び系統連系方法 - Google Patents

Abstract

【課題】理想的な正弦波でない系統電力と連系する場合にも電力損失が少なく効率が高い電力変換技術を提供する。
【解決手段】系統連系システムは、系統電力線の電圧を検出して電圧検出値を生成する電圧検出部と、出力電圧が電圧検出値に追従するようにＰＷＭ信号を生成するＰＷＭ信号生成部と、電源から供給された電力をＰＷＭ信号に基づいてパルス幅変調することにより出力電圧を生成して系統電力線に供給する電圧変換回路とを備える。電源の電圧が系統電力線の電圧波形に追従するように変換される。
【選択図】図１

Description

本発明は、系統連系用電力変換に関する。

太陽光発電や風力発電などによって生成された電力を系統電力と同じ特性の電力に変換して系統連系する技術が開発されている。太陽光発電機などの直流発電機が生成したＤＣ電力を系統連系する場合、電力損失を小さく抑えることが重要である。系統電力が交流波形である場合は更に、遅延を小さくして位相を合わせることが求められる。

特許文献１には、太陽電池の出力を系統連系するためのインバータ装置が記載されている。この文献に記載の技術では、電力損失を小さく抑えるためにＭＰＰＴ（ｍａｘｉｍｕｍ ｐｏｗｅｒ ｐｏｉｎｔ ｔｒａｃｋｉｎｇ、最大電力点追従）制御が行われる。

特開２０００−２０１５０号公報

系統連系を行う上で、系統の交流電力の波形が理想的な正弦波ではない場合がある。例えば家庭の系統電力線では電化製品の負荷に応じて波形が変化する。このような理想的な正弦波でない系統電力と連系する場合にも電力損失が少なく効率が高い電力変換技術が望まれる。

以下に、［発明を実施するための形態］で使用される番号を括弧付きで用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の一側面において、系統連系システムは、系統電力線（ＳＹＳ）の電圧を検出して電圧検出値を生成する電圧検出部（Ｍｖ３、１３）と、出力電圧が電圧検出値に追従するようにＰＷＭ信号を生成するＰＷＭ信号生成部（１２）と、電源から供給された電力をＰＷＭ信号に基づいてパルス幅変調することにより出力電圧を生成して系統電力線（ＳＹＳ）に供給する電圧変換回路（ＩＮＶ）とを備える。

本発明の他の側面において、マイクロコントローラ（１０、１０ａ）は、系統電力線（ＳＹＳ）の電圧を検出して生成された電圧検出値を取得する電圧取得部（１３）と、出力電圧が電圧検出値に追従するようにＰＷＭ信号を生成するＰＷＭ信号生成部（１２）と、電源から供給された電力をＰＷＭ信号に基づいてパルス幅変調することにより出力電圧を生成して系統電力線（ＳＹＳ）に供給する電圧変換回路に対してＰＷＭ信号を出力する出力部（１２−１）とを備える。

本発明の更に他の側面において、電力変換方法は、系統電力線（ＳＹＳ）の電圧を検出して電圧検出値を生成する工程と、出力電圧が電圧検出値に追従するようにＰＷＭ信号を生成する工程と、電源から供給された電力をＰＷＭ信号に基づいてパルス幅変調することにより出力電圧を生成して系統電力線（ＳＹＳ）に供給する工程とを備える。

本発明により、理想的な正弦波でない系統電力と連系する場合にも電力損失が少なく効率が高い電力変換技術が提供される。

図１は系統連系システムの構成を示すブロック図である。 図２Ａは昇圧チョッパ回路を示す。 図２Ｂは降圧チョッパ回路を示す。 図３は電力変換部の構成を示す。 図４はマイクロコントローラの動作を示すフローチャートである。 図５Ａは入力波形と出力波形の例を示す。 図５Ｂは入力波形と出力波形の例を示す。 図６は電力変換部の構成を示す。

以下、図面を参照して本発明の実施形態を説明する。図１は、本実施形態における系統連系システムの構成を説明するためのブロック図である。ＤＣ発電機Ｂ１は直流電圧を出力する電源であり、たとえば太陽電池パネルやそのアレー・ユニットで構成される。ＤＣ発電機Ｂ１が出力した直流電力は、電圧制御部Ｂ２に供給される。

電圧制御部Ｂ２は、昇圧回路Ｃ２を備える。系統側の電圧がＤＣ発電機Ｂ１にて生成する電圧よりも相当に低い場合は、昇圧回路Ｃ２に替えて降圧回路が用いられる。電圧制御部Ｂ２は、電圧計Ｍｖ１と電流計Ｍｉ１とを備える。電圧計Ｍｖ１は、昇圧回路Ｃ２の前段側においてＤＣ発電機Ｂ１から供給される電力の電圧を計測して時系列的な電圧値のデータを生成する。電流計Ｍｉ１は、その電流を計測して時系列的な電流値のデータを生成する。電圧制御部Ｂ２は、電圧計Ｍｖ１が生成した電圧値のデータと電流計Ｍｉ１が生成した電流値のデータとに基づいて昇圧回路Ｃ２もしくは降圧回路を制御することにより、ＤＣ発電機Ｂ１の最大電力点追従制御を行う。

昇圧回路Ｃ２は、一般的な昇圧回路の構成によって実現することができる。その一例として図２Ａに一般的な昇圧チョッパ回路を示す。昇圧回路Ｃ２はＰＷＭ制御を行う制御部を備える。この制御部がスイッチング素子Ｓｗ１のＯＮ／ＯＦＦを制御することにより、ＤＣ発電機Ｂ１が出力し入力端子ＩＮ１から入力した電圧を目標の電圧に昇圧して出力端子ＯＵＴ１から出力する。

電圧制御部Ｂ２が昇圧回路Ｃ２に替えて降圧回路を備える場合も、一般的な降圧回路の構成によって実現することができる。その一例として図２Ｂに一般的な降圧チョッパ回路を示す。降圧回路はＰＷＭ制御を行う制御部を備える。この制御部がスイッチング素子Ｓｗ２のＯＮ／ＯＦＦを制御することにより、ＤＣ発電機Ｂ１が出力し入力端子ＩＮ１から入力した電圧を目標の電圧に降圧して出力端子ＯＵＴ２から出力する。

電力変換部Ｂ３は、昇圧回路Ｃ２（もしくは降圧回路）が生成した電圧を入力する。入力した電圧は電圧変換回路Ｃ３によって系統連系に適した電圧に変換されて出力される。本実施形態においては、電力変換部Ｂ３が出力する電力は、一対の外線ＬＬ１、ＬＬ２と一本の中性線ＬＮとからなる単相三線式の交流送電の系統電力線ＳＹＳに供給される。

図３は、本実施形態における電力変換部Ｂ３の構成を示す。電力変換部Ｂ３は、電圧制御部Ｂ２が出力する電力が入力する入力端子ＩＮ３、ＩＮ４を備える。電力変換部Ｂ３は更に、入力端子ＩＮ３と入力端子ＩＮ４との間の電圧を時系列的に検出してリアルタイムに監視するための電圧計Ｍｖ２を備える。本実施形態における電圧計Ｍｖ２は、分電圧を生成するために入力端子ＩＮ３と入力端子ＩＮ４との間に直列接続された抵抗素子Ｒ２１と抵抗素子Ｒ２２とを有する。

電力変換部Ｂ３はマイクロコントローラ１０を有する。マイクロコントローラ１０のＡＤ変換部１１は、入力端子ＩＮ４と同じ電位の線など所定の電位線と抵抗素子Ｒ２１と抵抗素子Ｒ２２との間のノードとの間の電圧を検出する。ＡＤ変換部１１は検出した電圧に基づいて入力端子ＩＮ３、ＩＮ４間の電圧を示すデジタル信号である電圧信号を生成して出力する。以下に説明するマイクロコントローラ１０とそのソフトウェアの機能は、同様の動作を行うロジック回路によって代替することが可能である。

電力変換部Ｂ３は更に、系統電力線ＳＹＳが供給する電圧をリアルタイムで時系列的に検出してリアルタイムに監視する電圧計Ｍｖ３を備える。本実施形態では、電圧計Ｍｖ３は、単相三線の外線ＬＬ１と中性線ＬＮとの間に直列接続された抵抗素子Ｒ３１と抵抗素子Ｒ３２とを備える。抵抗素子Ｒ３１、Ｒ３２により、系統電力線ＳＹＳの外線ＬＬ１と中性線ＬＮとの間の電圧が検出される。マイクロコントローラ１０のＡＤ変換部１３は検出された電圧に基づいて外線ＬＬ１、中性線ＬＮ間の電圧を示すデジタル信号である電圧信号を生成して出力する。同様に、抵抗素子Ｒ３３とＲ３４により、外線Ｌ２、中性線ＬＮ間の電圧を示すデジタル信号を生成して出力する。

電力変換部Ｂ３は更に、ＤＡ変換部ＤＡＣを備える。ＤＡ変換部ＤＡＣは、インバータＩＮＶとフィルタ回路ＬＣとを備える。インバータＩＮＶは、複数のアームを構成するパワーＭＯＳトランジスタもしくはＩＧＢＴ、ＳｉＣパワーデバイスなどのスイッチング素子Ｔｒ１〜Ｔｒ４からなる一般的な電圧形インバータによって実現することができる。各スイッチング素子Ｔｒ１〜Ｔｒ４のＯＮ／ＯＦＦのタイミングは、ＰＷＭタイマ１２が生成するパルス幅変調制御用のＰＷＭ信号によって決められる。インバータＩＮＶは、電圧制御器Ｂ２が出力した電力を系統連系に適した電力に変換して出力する。

インバータＩＮＶが出力した電力のうち周波数の高い成分は、フィルタ回路ＬＣによって取り除かれる。フィルタ回路ＬＣはインダクタＬ１、Ｌ２とキャパシタＣＰ１、ＣＰ２からなる一般的なローパスフィルタによって構成することができる。フィルタ回路ＬＣから出力された電力は、系統電力線ＳＹＳに供給される。図３の例ではフィルタ回路ＬＣの出力側の配線は、系統電力線ＳＹＳに電力を供給するために単相三線交流電力線ＳＹＳの外線ＬＬ１、ＬＬ２と中性線ＬＮに接続される。

マイクロコントローラ１０は信号処理部２１を備える。信号処理部２１は、ＡＤ変換部１３が出力した電圧信号を監視し処理する。信号処理部２１は、系統電力線ＳＹＳが交流電力線である場合、現在の電圧検出値と、過去の少なくとも１回（直前の1回）の同位相の電圧検出値とを積分（加算）し、その積分値を割って平均値を算出する機能を有する。この機能により、現在に至るまでの所定の周期数内の同位相の電圧検出値の平均値が得られる。マイクロコントローラ１０は更に、電圧検出値が生成されたときに、得られた電圧平均値を格納する電圧平均値テーブル２０を生成する電圧平均値テーブル生成部２２を備える。生成された電圧平均値テーブル２０は、ＲＡＭ１４内に保持される。電圧平均値テーブル２０には、系統電力線ＳＹＳの電圧波形の一周期分について、各位相と、その位相での電圧の平均値とが記録される。

マイクロコントローラ１０は更に、電圧平均値テーブル生成部２２を備える。電圧平均値テーブル生成部２２は、電圧検出値を得ると、その電圧検出値から電圧平均値を算出して電圧平均値テーブル２０に格納する。算出された電圧平均値は更に、ＰＷＭタイマ１２の動作に用いられる。ＰＷＭタイマ１２は、その電圧平均値に追従するようにＰＷＭ制御用のパルス信号を生成して出力部１２−１を介してインバータＩＮＶに送信する。その結果、電圧制御部Ｂ２が出力した電力は、電力変換部Ｂ３によって、系統電力線ＳＹＳの電圧波形をリアルタイムで追従する電圧波形に変換されて系統電力線ＳＹＳに連系される。

このような制御によれば、ＤＣ発電機Ｂ１が出力した電力が系統電力線ＳＹＳの電力の電圧波形に追従するように電力変換部Ｂ３がフィードバック制御される。そのため本実施形態のマイクロコントローラ１０の制御により、系統電力線ＳＹＳの送電種類に関係なく系統連系を実現することができる。

図３の例では系統電力線ＳＹＳは単相三線方式だが、系統の送電方式が単相二線式交流送電、三相三線式交流送電、更に直流送電の場合でも同様の制御により系統連系が可能である。三相三線式交流送電の場合は、電圧制御部Ｂ２が出力した電力を電力変換部Ｂ３が三相交流に変換し、上記の説明と同様の電圧検出、電圧平均値テーブル２０の作成及びＰＷＭ制御がＵ、Ｖ、Ｗの各相ごとに実行されることにより系統連系が行われる。

系統電力線ＳＹＳの送電方式が直流方式である場合、マイクロコントローラ１０は、予め設定された周期を記憶する。電圧平均値テーブル生成部２２は、ＡＤ変換部１３から電圧検出値を取得すると、取得した現在の電圧検出値と、記憶された周期上で同位相の過去の電圧検出値との電圧平均値とを算出する。算出された電圧平均値に基づいてインバータＩＮＶがＰＷＭ制御される。周期の設定はノイズ等を考慮して行われる。例えば系統電力線ＳＹＳのノイズが多い場合には、マイクロコントローラ１０の初期設定時に長い周期を設定することによりノイズの影響を抑制することができる。系統電力線ＳＹＳの送電方式が直流方式である場合は、電圧変換回路Ｃ３として昇圧チョッパ回路や降圧チョッパ回路を用いることもできる。

次に、系統連系システムが有する遅延時間補償機能について説明する。電圧変換回路Ｃ３においては、例えば電圧形インバータ回路によって生成されたパルス状の交流波形を平滑化するローパスフィルタによって遅延時間が発生する。図５Ａは、入力波形と出力波形の例を示す。この図では入力波形はインバータＩＮＶの出力そのものではなく正弦波に成形して示されている。図５Ｂは部分拡大図であり、入力波形の位相に対して出力波形の位相が幅Ｄだけ遅れていることが示されている。入力波形は系統電力線ＳＹＳに追従するように制御されているため、最適な系統連系のためには、幅Ｄが略ゼロであることが望ましい。

マイクロコントローラ１０は、フィルタ回路ＬＣの遅延時間Ｔが予め記録された位相遅れ記憶部２３を有する。遅延時間Ｔは電圧変換部Ｂ３の設計時に分っているため、設計者はマイクロコントローラ１０の初期設定時にその値Ｔを位相遅れ記憶部２３に記憶させる。ＰＷＭタイマ１２は、その遅延時間Ｔに基づいて、系統電力線ＳＹＳの現在の電圧検出値に対して＋Ｔだけ後（未来）の時間の位相の電圧平均値を電圧平均値テーブル２０から読み出す。ＰＷＭタイマ１２は、その電圧平均値に基づいて、位相遅れを補償するようにＰＷＭ制御用の信号を出力する。この制御により、インバータＩＮＶは、系統電力線ＳＹＳの電圧波形よりも時間Ｔだけ早い電圧波形の電力を生成する。この電圧波形の位相がフィルタ回路ＬＣで時間Ｔだけ遅れる。その結果、電力変換部Ｂ３は、系統電力線ＳＹＳと位相が同調した電圧波形の電力を生成して系統連系することができる。

このような制御を行う際、ＤＣ発電機Ｂ１は最大電力効率にて運転している。そのため、ある時刻ｔにおける電圧計Ｍｖ２で取得した電圧Ｖ２（ｔ）と、＋Ｔだけの遅延を見越した生成すべき電圧Ｖ３（ｔ＋Ｔ）を用いて、ＰＷＭタイマ１２が設定するＰＷＭデューティ比は、次の式で表すことができる。
（ＰＷＭデューティ比）＝Ｖ２（ｔ）／Ｖ３（ｔ＋Ｔ）
マイクロコントローラ１０は、このような計算をリアルタイムで行うことによってインバータＩＮＶを制御する。

以上の構成により、次の効果が得られる。
（１）系統がＡＣ電力であることを前提としない系統連系が可能となる。
（２）ＬＣフィルタによる電圧信号の遅延を小さく（理論上はゼロに）できる。
その結果、系統に対して電力損失を抑えることができる。さらにＡＣ電力のみならずＤＣ電力にも対応できる。

信号処理部２１は、乗算、除算により電圧の平均値を求めることができるが、ビットシフト演算を用いることにより平均値の計算を高速化することができる。この場合、積分回数、すなわち足し上げる電圧信号値の個数が２の階乗に設定される。そしてその個数の同位相の電圧信号値の積分値の２進数の値がビットシフトされることにより、電圧の平均値が高速で算出される。

信号処理部２１は更に、電圧信号の異常検出点を除去する機能を有する。例えば所定時間幅の以前と以後の時間帯と比べてその時間幅内で電圧信号の値が所定の基準以上の変化を示した場合、信号処理部２１はその所定時間幅内の電圧信号を異常と判定する。異常と判定された電圧信号は、電圧の平均値を計算する際に除外される。信号処理部２１は更に、電圧信号に基づいて、系統電力線ＳＹＳの電圧波形のゼロ・クロスの時刻を認識して記憶し、このゼロ・クロスの時刻に基づいて系統の電圧の位相を認識することができる。信号処理部２１は更に、この位相の認識に基づいて、電圧検出値を電圧平均値テーブル２０上の正しい位相の位置に格納するように微調整することができる。

信号処理部２１は更に、以下の公倍数処理を行う機能を有していることが望ましい。信号処理部２１は、ＰＷＭ設定周期（ＰＷＭ制御用のパルス信号の各パルスの立ち上がりのタイミングの周期）と、系統電力線ＳＹＳの周期との公倍数（望ましくは最小公倍数）である同期周期を算出する。この計算により、あるタイミングＴ１でＰＷＭ制御用のパルス信号の立ち上がりが系統電力の或る位相θ１に対応していたとき、その次にＰＷＭ制御用のパルス信号の立ち上がりと系統電力の位相θ１とが一致するタイミングＴ２が認識される。電圧平均値テーブル生成部２２は、このＴ２−Ｔ１を一周期とする期間の電圧検出値の平均値を電圧平均値テーブル２０に格納する。信号処理部２１は、電圧平均値テーブル２０において現在の系統電力線ＳＹＳの位相に正確に対応した電圧平均値を抽出してＰＷＭタイマ１２に渡すことにより、インバータＩＮＶを現在の系統電力線ＳＹＳの位相に正確に対応するように制御する。

図４は、以上の実施形態における制御を三相交流式の系統電力送電との連系に適用した実施形態において、インバータ制御信号を生成するＰＷＭタイマー１２の設定値を算出するマイクロコントローラ１０の動作を示すフローチャートである。まず、このフローチャートで用いられている記号について説明する。ａｄｃＵ、ａｄｃＶ、ａｄｃＷは、図１の電圧計Ｍｖ３に相当する電圧計が検出した系統電力線のＵ相、Ｖ相、Ｗ相の現在の電位の検出値をそれぞれ示す。

この例ではＰＷＭ制御の設定周波数は２０ｋＨｚであり、系統の周波数は５０Ｈｚである。この場合、上述の説明での最小公倍数の周期に相当する周波数は２０ｋＨｚである。そのため系統電力線ＳＹＳの電圧検出値をＡＤ変換部１５がサンプリングする周波数であるサンプリング周波数は２０ｋＨｚに設定される。この場合、電圧平均値テーブル２０には、２０ｋ／５０＝４００であるため、１周期当たり４００サンプルの分解能で電圧平均値が格納される。

ａｖｅＵ［ｉ］、ａｖｅＶ［ｉ］、ａｖｅＷ［ｉ］は、それぞれＵ相、Ｖ相、Ｗ相についての電圧平均値テーブル２０を示す。ａｖｅＵ［ｉ］は、ａｖｅＵ［１］からａｖｅＵ［４００］までの値を持つ配列変数であり、ａｖｅＶ［ｉ］、ａｖｅＷ［ｉ］についても同様である。ｉは電圧平均値テーブル２０における位相の刻み値であり、サンプリング周波数に同期してインクリメントされる。電圧平均値テーブル生成部２２は、このような配列変数を生成してその要素に値を代入するソフトウェアによって実現される。

ｄｕｔｙＵは、マイクロコントローラ１０がインバータＩＮＶに対して出力する３相ゲートドライブ用の制御信号である。インバータＩＮＶのＵ相の交流電圧を生成するアームは、ｄｕｔｙＵに示されるデューティ比でＰＷＭ制御される。ｄｕｔｙＶ、ｄｕｔｙＷはそれぞれＶ相、Ｗ相についての同様のＰＷＭ制御用のデューティ比である。

ａｄｃＭＰＰＴは、インバータＩＮＶの前段にある電圧計Ｍｖ２によって検出された電力変換部Ｂ３の入力電圧である。ＤＣ発電機Ｂ１がＰＶ（ｐｈｏｔｏｖｏｌｔａｉｃ）パネル、風力発電装置、地熱発電、コジェネレーションなどによって生成された電力の変動が大きい発電機である場合は、それらがＭＰＰＴ制御されているときの発電された電圧を示す。

Ｔは、インバータＩＮＶ後段で発生する遅延時間を示す。Ｔは電圧平均値テーブル２０における位相の刻み値を単位とする整数である。％は余り値の演算記号である。すなわちＡ％ＢはＡをＢで割る演算の余り値を示す。

マイクロコントローラ１０は、系統連系システムの起動時に以下のような初期化を行う。変数ｉは、電力系統のＵ相電圧が０Ｖのときにｉ＝０と設定される。ａｖｅＵ［４００］、ａｖｅＶ［４００］、ａｖｅＷ［４００］で宣言された配列変数の全ての要素がゼロに設定される。位相遅れ記憶部２３の遅延時間Ｔが所定の値に設定される。遅延時間Ｔの設定には、初期化に無関係な定数を用いてもよい。

ステップＳ１：マイクロコントローラ１０は２０ｋＨｚの周波数で割込み処理を行う。
ステップＳ２：ＡＤ変換部１３は、マイクロコントローラ１０内の所定の定電位線に対する系統電力線の各相の電位を電圧計Ｍｖ３から取得してＡ／Ｄ変換することにより、各相の電圧検出値ａｄｃＵ、ａｄｃＶ、ａｄｃＷを生成する。
ステップＳ３：（ｉ＋１）％４００を計算し、その結果を新たに変数ｉの値とする。
ステップＳ４：電圧平均値テーブル生成部２２は、各相について、電圧平均値テーブル２０に格納された値と、ステップＳ２で生成された電圧検出値との平均値を算出して、各相の電圧平均値テーブル２０のｉ番目の要素の値をアップデートする。
ステップＳ５：マイクロコントローラ１０は、インバータＩＮＶをＰＷＭ制御するための各相のデューティ比を以下の式により算出する。
ｄｕｔｙＵ＝ａｄｃＭＰＰＴ／ａｖｅＵ［（ｉ＋Ｔ）％４００］
ｄｕｔｙＶ＝ａｄｃＭＰＰＴ／ａｖｅＶ［（ｉ＋Ｔ）％４００］
ｄｕｔｙＷ＝ａｄｃＭＰＰＴ／ａｖｅＷ［（ｉ＋Ｔ）％４００］
ａｖｅＵ［（ｉ＋Ｔ）％４００］は、Ｕ相の電圧平均値テーブル２０において、前回の周期における電圧平均値であって、現在の系統電圧の位相よりも＋Ｔ進んだ位相における電圧平均値である。このデューティ比の指令値ｄｕｔｙＵでインバータＩＮＶがＰＷＭ制御されることにより、フィルタ回路ＬＣによる位相遅れを予め補償した交流電圧波形が出力される。
ステップＳ６：マイクロコントローラ１０は割込みを終了し、次の動作もしくは上で説明した制御を次回行うための割込みまで待機する。

次に図６を参照して、本発明の他の実施形態について説明する。本実施形態における系統連系システムの全体構成は、図１に示した構成と同様である。但し、電力変換部Ｂ３が図３と異なり、図６に示した構成を有する。本実施形態においては、マイクロコントローラ１０ａがインバータＩＮＶの出力と系統電力線ＳＹＳとの間のフィルタ回路ＬＣ等による遅延時間を自動的に検出して位相遅れを補償する。

本実施形態においては、フィルタ回路ＬＣの後段側に、各出力端子間の電圧を検出する電圧計Ｍｖ４Ａ、Ｍｖ４Ｂが配置される。更に、電圧計Ｍｖ４Ａ、Ｍｖ４Ｂよりも後段側に、系統連系システムの内部回路と系統電力線ＳＹＳとの電力の入出力を遮断する遮断器ＳＷが配置される。遮断器ＳＷは系統出力スイッチＳＷ３、ＳＷ４からなる。

マイクロコントローラ１０ａは、図３のマイクロコントローラ１０の構成に加えて、ＡＤ変換部１５と、出力ポート１６とを有する。ＡＤ変換部１５は、電圧計Ｍｖ４Ａ、Ｍｖ４Ｂが検出した電圧を示す電圧検出値のデジタル信号を生成する。出力ポート１６は、遮断器ＳＷのＯＮ／ＯＦＦを制御する信号を出力する。

このような系統連系システムにおいて、マイクロコントローラ１０ａの初期設定時に、出力ポート１６は遮断器ＳＷを制御して、系統との連系を遮断する。その後、図４のステップＳ１〜Ｓ６を参照して説明した制御が行われる。但し、遅延時間はＴ＝０に設定される。

ＡＤ変換部１５は、遮断状態において、電圧計Ｍｖ４Ａ、Ｍｖ４Ｂが生成した電圧に基づいて電圧検出値を生成する。マイクロコントローラ１０ａは、ＡＤ変換部１５が生成したＭｖ４Ａ、Ｍｖ４Ｂにおける電圧検出値とＡＤ変換部１３が生成した電圧検出値とに基づいて、遅延時間を見積もる。遅延見積もりは、ＰＩＤ補正方法などの一般的な方法を用いて実行することができる。マイクロコントローラ１０ａは、このようにして見積もられた遅延時間を記憶する。

遅延時間Ｔの設定後、出力ポート１６は、遮断器ＳＷを制御して系統連系システムと系統電力線ＳＹＳとを接続する。その後、記憶した遅延時間を遅延時間Ｔとして設定して、図４を参照して説明した制御と同様の制御を行う。このような制御により、遅延時間Ｔの設定をユーザが予め書き込む処理を行わなくても自動的に実行することができる。

１０ マイクロコントローラ
１０ａ マイクロコントローラ
１１ ＡＤ変換部
１２ ＰＷＭタイマ
１２−１ 出力部
１３ ＡＤ変換部
１４ ＲＡＭ
１５ ＡＤ変換部
１６ 出力ポート
２０ 電圧平均値テーブル
２１ 信号処理部
２２ 電圧平均値テーブル生成部
２３ 位相遅れ記憶部
Ｂ１ ＤＣ発電機
Ｂ２ 電圧制御部
Ｂ３ 電力変換部
Ｃ２ 昇圧回路
Ｃ３ 電圧変換回路
ＣＰ１ キャパシタ
ＣＰ２ キャパシタ
ＤＡＣ ＤＡ変換部
ＩＮ１ 入力端子
ＩＮ２ 入力端子
ＩＮ３ 入力端子
ＩＮ４ 入力端子
ＩＮＶ インバータ
Ｌ１ インダクタ
Ｌ２ インダクタ
ＬＣ フィルタ回路
ＬＬ１ 外線
ＬＬ２ 外線
ＬＮ 中性線
Ｍｖ１ 電圧計
Ｍｖ２ 電圧計
Ｍｖ３ 電圧計
Ｍｖ４Ａ 電圧計
Ｍｖ４Ｂ 電圧計
Ｍｉ１ 電流計
ＯＵＴ１ 出力端子
ＯＵＴ２ 出力端子
Ｒ２１ 抵抗素子
Ｒ２２ 抵抗素子
Ｒ３１ 抵抗素子
Ｒ３２ 抵抗素子
Ｒ３３ 抵抗素子
Ｒ３４ 抵抗素子
ＳＷ 遮断器
Ｓｗ１ スイッチング素子
Ｓｗ２ スイッチング素子
Ｓｗ３ 系統出力スイッチ
Ｓｗ４ 系統出力スイッチ
ＳＹＳ 系統電力線
Ｔｒ１ スイッチング素子
Ｔｒ２ スイッチング素子
Ｔｒ３ スイッチング素子
Ｔｒ４ スイッチング素子

Claims (9)

1. 系統電力線の電圧を検出して電圧検出値を生成する電圧検出部と、
   出力電圧が前記電圧検出値に追従するようにＰＷＭ信号を生成するＰＷＭ信号生成部と、
   電源から供給された電力を前記ＰＷＭ信号に基づいてパルス幅変調することにより前記出力電圧を生成して前記系統電力線に供給する電圧変換回路
   とを具備する系統連系システム。
2. 請求項１に記載された系統連系システムであって、
   前記ＰＷＭ信号生成部は、現在の前記電圧検出値と過去の同位相の前記系統電力線の前記電圧検出値とを含む電圧の平均値に追従するように前記ＰＷＭ信号を生成する
   系統連系システム。
3. 請求項２に記載された系統連系システムであって、
   更に、前記電圧検出部が前記電圧検出値を生成したときに前記電圧の平均値を算出して各位相についての前記電圧の平均値を記録したテーブルに格納する電圧平均値テーブル生成部
   を具備する系統連系システム。
4. 請求項３に記載された系統連系システムであって、
   前記電圧平均値テーブル生成部は、前記テーブルに、前記パルス幅変調の周期と前記系統電力線の周期との公倍数である同期周期の間の前記電圧の平均値を格納する
   系統連系システム。
5. 請求項１から４のいずれかに記載された系統連系システムであって、
   更に、前記電圧変換回路が前記出力電圧を生成する際の位相遅れを予め記録する位相遅れ記憶部を具備し、
   前記ＰＷＭ信号生成部は、前記位相遅れ記憶部に記録された前記位相遅れを補償するように前記ＰＷＭ信号を生成する
   系統連系システム。
6. 請求項１から４のいずれかに記載された系統連系システムであって、
   更に、前記電圧変換回路と前記系統電力線との連系を遮断する遮断器と、
   前記遮断器が前記連系を遮断した状態で前記電圧変換回路が生成した前記出力電圧の前記系統電力線電圧に対する位相遅れを検出する位相遅れ検出部とを具備し、
   前記ＰＷＭ信号生成部は、前記位相遅れ検出部が検出した前記位相遅れを補償するように前記ＰＷＭ信号を生成する
   系統連系システム。
7. 請求項１に記載された系統連系システムであって、
   前記系統電力線は直流電力を送電する
   系統連系システム。
8. 系統電力線の電圧を検出して生成された電圧検出値を取得する電圧取得部と、
   出力電圧が前記電圧検出値に追従するようにＰＷＭ信号を生成するＰＷＭ信号生成部と、
   電源から供給された電力を前記ＰＷＭ信号に基づいてパルス幅変調することにより前記出力電圧を生成して前記系統電力線に供給する電圧変換回路に対して前記ＰＷＭ信号を出力する出力部
   とを具備するマイクロコントローラ。
9. 系統電力線の電圧を検出して電圧検出値を生成する工程と、
   出力電圧が前記電圧検出値に追従するようにＰＷＭ信号を生成する工程と、
   電源から供給された電力を前記ＰＷＭ信号に基づいてパルス幅変調することにより前記出力電圧を生成して前記系統電力線に供給する工程
   とを具備する電力変換方法。

Images