JP2011010511A - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP2011010511A JP2011010511A JP2009153651A JP2009153651A JP2011010511A JP 2011010511 A JP2011010511 A JP 2011010511A JP 2009153651 A JP2009153651 A JP 2009153651A JP 2009153651 A JP2009153651 A JP 2009153651A JP 2011010511 A JP2011010511 A JP 2011010511A
- Authority
- JP
- Japan
- Prior art keywords
- power
- voltage
- inverter
- gate pulse
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は、太陽電池等から出力される直流電力を交流電力に変換する電力変換装置に関するものである。 The present invention relates to a power conversion device that converts DC power output from a solar cell or the like into AC power.
太陽電池等から出力される直流電力を交流電力に変換する従来の電力変換装置では、インバータの出力電圧の最大値は、チョッパによる昇圧電圧の大きさによって決まる。そのため、例えば２００Ｖの交流電圧を出力する場合には、昇圧された直流電圧は２８２Ｖ以上であることが必要であり、通常は余裕を見てさらに高い直流電圧に昇圧されるようにチョッパが調整、設定されている。太陽電池の出力電圧は、通常２００Ｖ程度、またはそれ以下であるので、上述したようにチョッパにより２８２Ｖ以上に昇圧する必要がある。しかしながら、昇圧率が高くなるとチョッパのスイッチング素子やダイオードでの損失が大きくなり、電力変換装置全体の効率が低下してしまう。このような昇圧にかかる損失を低減でき、変換効率の高い電力変換装置として、例えば、下記の特許文献１に示されたものがある。 In a conventional power converter that converts DC power output from a solar cell or the like into AC power, the maximum value of the output voltage of the inverter is determined by the magnitude of the boosted voltage by the chopper. Therefore, for example, when outputting an AC voltage of 200 V, the boosted DC voltage needs to be 282 V or more, and the chopper is usually adjusted to boost to a higher DC voltage with a margin, Is set. Since the output voltage of the solar cell is usually about 200 V or less, it is necessary to boost the voltage to 282 V or more by the chopper as described above. However, when the step-up rate increases, the loss in the chopper switching elements and diodes increases, and the efficiency of the entire power converter decreases. An example of a power conversion device that can reduce loss due to such boosting and has high conversion efficiency is disclosed in Patent Document 1 below.
特許文献１に示された電力変換装置では、１または複数の第２の直流電源から流出する電力量は、当該第２の直流電源をそれぞれ入力とする１または複数の単相インバータを介した放電、充電により変動する。このような第２の直流電源から流出する電力量の変動量を抑え、系統１周期での直流電源の総変動電力量を小さくすることで、電力変換装置の高効率化が可能である。そのため、特許文献１に示された電力変換装置では、各単相のインバータを介した放電と充電とによる第２の直流電源の総変動電力量が所定量以下または略０となるように、第１の直流電源の電圧を設定するようにしている。また、第２の直流電源の総変動電力量が小さくなるように、第１の直流電源を入力とするインバータの出力パルス幅を調整するようにしている。なお、総変動電力量とは、直流電源から流出する電力量の積分値である。 In the power conversion device disclosed in Patent Document 1, the amount of power flowing out from one or more second DC power supplies is discharged via one or more single-phase inverters that receive the second DC power supply as an input, respectively. , Varies with charging. By suppressing the fluctuation amount of the electric energy flowing out from the second DC power supply and reducing the total fluctuation electric power amount of the DC power supply in one cycle of the system, the power conversion device can be highly efficient. For this reason, in the power conversion device disclosed in Patent Document 1, the total fluctuation power amount of the second DC power source due to discharging and charging via each single-phase inverter is set to be equal to or less than a predetermined amount or substantially zero. The voltage of the DC power source 1 is set. Further, the output pulse width of the inverter that receives the first DC power supply is adjusted so that the total fluctuating power amount of the second DC power supply is reduced. Note that the total fluctuating electric energy is an integral value of the electric energy flowing out from the DC power source.
上記したように、特許文献１に示された電力変換装置では、第２の直流電源の総変動電力量が所定量以下となるように、第１の直流電源の電圧を設定するようにしている。しかしながら、第２の直流電源の総変動電力量がたとえ所定量以下であっても絶対量として充電量が放電量より大きい場合には、第２の直流電源内にあるコンデンサに電力が充電され、第２の直流電源の電圧が上昇する。 As described above, in the power conversion device disclosed in Patent Document 1, the voltage of the first DC power supply is set so that the total fluctuating power amount of the second DC power supply is equal to or less than a predetermined amount. . However, even if the total fluctuation power amount of the second DC power source is equal to or less than a predetermined amount, if the charge amount is larger than the discharge amount as an absolute amount, the capacitor in the second DC power source is charged with power, The voltage of the second DC power supply increases.
また、特許文献１に示された電力変換装置では、第２の直流電源の総変動電力量が小さくなるように、第１の直流電源を入力とする単相インバータの出力パルス幅を調整するようにしている。しかしながら、第２の直流電源の総変動電力量がたとえ小さい量であっても絶対量として充電量が放電量より大きい場合には、第２の直流電源内にあるコンデンサに電力が充電され、第２の直流電源の電圧が上昇する。
Further, in the power conversion device disclosed in Patent Document 1, the output pulse width of the single-phase inverter that receives the first DC power supply is adjusted so that the total fluctuation power amount of the second DC power supply becomes small. I have to. However, even if the total fluctuation power amount of the second DC power source is a small amount, if the charge amount is larger than the discharge amount as an absolute amount, the capacitor in the second DC power source is charged with power, The voltage of the
また、特許文献１に示された電力変換装置では、第１の直流電源の電圧が予期せず上昇した際、第２の直流電源への充電電力が大きくなり、第２の直流電源内にあるコンデンサに電力が充電され、第２の直流電源の電圧が上昇する。 Further, in the power conversion device disclosed in Patent Document 1, when the voltage of the first DC power supply rises unexpectedly, the charging power to the second DC power supply increases and is in the second DC power supply. The capacitor is charged with electric power, and the voltage of the second DC power supply rises.
また、特許文献１に示された電力変換装置では、上記のような現象によって第２の直流電源の電圧が上昇し続けると、第２の直流電源を入力とする各単相インバータ内のスイッチング素子が破壊される可能性がある。 Further, in the power conversion device disclosed in Patent Document 1, when the voltage of the second DC power supply continues to rise due to the phenomenon as described above, the switching element in each single-phase inverter that receives the second DC power supply as an input. May be destroyed.
本発明は、上記に鑑みてなされたものであって、第２の直流電源の電圧の変動を低減することが可能な電力変換装置を提供することを目的とする。 This invention is made | formed in view of the above, Comprising: It aims at providing the power converter device which can reduce the fluctuation | variation of the voltage of a 2nd DC power supply.
上述した課題を解決し、目的を達成するために、本発明にかかる電力変換装置は、直流電圧を交流電圧に変換して出力する複数の単相インバータを有し、交流側端子が直列に接続された当該複数の単相インバータの各発生電圧による総和電圧を出力する電力変換装置において、前記複数の単相インバータのうちの入力電圧が最大である第１の単相インバータの動作を制御するゲートパルス信号を前記第１の単相インバータに出力するゲートパルス発生器と、前記複数の単相インバータのうちの前記第１の単相インバータを除く１または複数の第２の単相インバータの入力電圧を検出する１または複数の電圧検出器と、前記各電圧検出器によって検出された前記各第２の単相インバータの入力電圧に応じたゲートパルス信号を発生させるように前記ゲートパルス発生器を制御する制御回路と、を備えたことを特徴とする。 In order to solve the above-described problems and achieve the object, the power conversion device according to the present invention has a plurality of single-phase inverters that convert a DC voltage into an AC voltage and output the AC voltage, and the AC side terminals are connected in series. In the power converter that outputs a summed voltage generated by each of the generated voltages of the plurality of single-phase inverters, a gate that controls the operation of the first single-phase inverter having the maximum input voltage among the plurality of single-phase inverters A gate pulse generator that outputs a pulse signal to the first single-phase inverter, and an input voltage of one or a plurality of second single-phase inverters excluding the first single-phase inverter of the plurality of single-phase inverters And a gate pulse signal corresponding to the input voltage of each of the second single-phase inverters detected by each of the voltage detectors. A control circuit for controlling the serial gate pulse generator, characterized by comprising a.
本発明によれば、複数の単相インバータのうちの入力電圧が最大である第１の単相インバータの動作を制御するゲートパルス信号を、第２の単相インバータの入力電圧に応じた信号にするので、第２の単相インバータの入力電圧が過電圧となることを防止することができ、第２の単相インバータ内部のスイッチング素子の破壊を防止することができ、第２の単相インバータの入力電圧を所定電圧に制御することができ、第２の単相インバータの入力電圧の振動を防止することができるという効果を奏する。 According to the present invention, the gate pulse signal for controlling the operation of the first single-phase inverter having the maximum input voltage among the plurality of single-phase inverters is converted into a signal corresponding to the input voltage of the second single-phase inverter. Therefore, it is possible to prevent the input voltage of the second single-phase inverter from becoming an overvoltage, to prevent the switching element inside the second single-phase inverter from being destroyed, The input voltage can be controlled to a predetermined voltage, and the effect that the oscillation of the input voltage of the second single-phase inverter can be prevented is achieved.
以下に、本発明にかかる電力変換装置の実施の形態を図面に基づいて詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。 Hereinafter, embodiments of a power conversion device according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to these embodiments.
実施の形態１．
図１は、本発明の実施の形態１にかかる電力変換装置の構成を示す図であり、より詳細には、実施の形態１にかかる電力変換装置を太陽光発電システムに適用した場合の一例を示す図である。
Embodiment 1 FIG.
FIG. 1 is a diagram illustrating a configuration of the power conversion device according to the first embodiment of the present invention, and more specifically, an example in which the power conversion device according to the first embodiment is applied to a solar power generation system. FIG.
図１において、電力変換装置２の直流入力端には、太陽電池モジュール１が接続され、交流出力端には、例えば５０Ｈｚまたは６０Ｈｚの電力を供給する系統３が接続されている。このように構成された太陽光発電システムでは、太陽電池モジュール１によって発電された直流電力は、電力変換装置２によって交流電力に変換されて系統３に供給される。
In FIG. 1, the solar cell module 1 is connected to the DC input end of the
上述した機能を含み、後述する機能を具現するための構成として、本実施の形態にかかる電力変換装置２は、ＤＣ／ＤＣコンバータ４，５、第１のインバータ６、１または複数（本実施の形態では２つ）の第２のインバータ７，８、主コンデンサ９、１または複数（本実施の形態では２つ）のコンデンサ１０，１１、１または複数（本実施の形態では２つ）の電圧検出器１２，１３、制御回路１４、フィルタ回路１５、およびゲートパルス発生器１８を備えている。
As a configuration for realizing the functions described later including the functions described above, the
ＤＣ／ＤＣコンバータ４は、太陽電池モジュール１の出力電圧（直流電圧）を電圧変換してインバータ６に印加する。ＤＣ／ＤＣコンバータ５は、ＤＣ／ＤＣコンバータ４の出力電圧を電圧変換してインバータ７，８に印加する。
The DC / DC converter 4 converts the output voltage (DC voltage) of the solar cell module 1 into voltage and applies it to the
コンデンサ９はインバータ６の入力電圧を、コンデンサ１０はインバータ７の入力電圧を、コンデンサ１１はインバータ８の入力電圧を、それぞれ平滑化する。
コンデンサ１０、およびコンデンサ１１の総変動電力量が、絶対量として充電量が放電量より大きい場合は、コンデンサ１０、およびコンデンサ１１の電力が増加する。
When the total amount of power fluctuation of the
また、コンデンサ１０、およびコンデンサ１１の総変動電力量が、絶対量として放電量が充電量より大きい場合は、コンデンサ１０、およびコンデンサ１１の電力が減少する。
In addition, when the total fluctuation power amount of the
電圧検出器１２は、インバータ７の入力電圧を、電圧検出器１３は、インバータ８の入力電圧を、それぞれ検出して制御回路１４に出力する。
The
インバータ６は、ＤＣ／ＤＣコンバータ４から供給される直流電圧Ｖ１を交流電圧に変換して出力する。また、インバータ７、およびインバータ８は、ＤＣ／ＤＣコンバータ５から供給される直流電圧Ｖ２，Ｖ３を交流電圧にそれぞれ変換して出力する。なお、直流電圧Ｖ１〜Ｖ３のうち、直流電圧Ｖ１が最大電圧であるものとする。
The
インバータ６の交流側端子では、交流側端子の一方にインバータ７が接続され、交流側端子の他方にインバータ８が接続されている。
In the AC side terminal of the
インバータ７の交流側端子では、交流側端子の一方にインバータ６が接続され、交流側端子の他方にフィルタ回路１５の入力側端子の一方が接続され、インバータ８の交流側端子では、交流側端子の一方にインバータ６が接続され、交流側端子の他方にフィルタ回路１５の入力側端子の他方が接続されている。
In the AC side terminal of the
制御回路１４は、電圧検出器１２によって検出されたインバータ７の入力電圧、および電圧検出器１３によって検出されたインバータ８の入力電圧を入力として、インバータ６の出力パルス幅を算出し、算出したパルス幅の出力をインバータ６に行わせるためのゲートパルス信号を発生させるようにゲートパルス発生器１８を制御する。
The
ゲートパルス発生器１８は、制御回路１４によって算出された出力パルス幅の出力をインバータ６に行わせるためのゲートパルス信号をインバータ６内のスイッチング素子（後述）に出力する。
The
フィルタ回路１５は、インバータ７の交流側端子の一方、およびインバータ８の交流側端子の他方に接続され、インバータ６，７，８による交流出力を平滑化して出力する。
The
図２は、実施の形態１にかかる電力変換装置の構成を示す図である。図２において、インバータ６は、ダイオードを逆並列に接続した複数個の、自己消弧型の半導体スイッチング素子（例えばＩＧＢＴ）であるスイッチング素子Ｑ１〜Ｑ４を備えている。なお、インバータ７，８も、インバータ６と同様の構成で実現可能である。
FIG. 2 is a diagram of a configuration of the power conversion device according to the first embodiment. In FIG. 2, the
制御回路１４は、電圧過不足演算器１６、および制御器１７を含んで構成されている。
The
電圧検出器１２は、インバータ７の入力電圧を検出して制御回路１４内の電圧過不足演算器１６に出力する。電圧検出器１３は、インバータ８の入力電圧を検出して制御回路１４内の電圧過不足演算器１６に出力する。
The
電圧過不足演算器１６は、電圧検出器１２によって検出されたインバータ７の入力電圧Ｖ２、および電圧検出器１３によって検出されたインバータ８の入力電圧Ｖ３を入力として、インバータ７，８の入力電圧Ｖ２，Ｖ３の定格入力電圧に対する過不足分を算出する。例えば、電圧過不足演算器１６は、インバータ７の入力電圧Ｖ２とインバータ８の入力電圧Ｖ３を加算し、その加算後の値をインバータ７，８の定格入力電圧の和から減算する。
The voltage excess /
制御器１７は、電圧過不足演算器１６によって算出されたインバータ７，８の入力電圧Ｖ２，Ｖ３の定格電圧に対する過不足分を入力とし、インバータ７，８の入力電圧Ｖ２，Ｖ３が所定電圧（例えば定格入力電圧等）で安定するように、インバータ６の出力パルス幅を出力する。
The
電力変換装置２の出力電力をインバータ６の出力電力で賄うことができれば、コンデンサ１０，１１の総変動電力量は略０であり、コンデンサ１０，１１の電力量は増減せず、コンデンサ１０，１１の電圧は増減しない。例えば、コンデンサ１０，１１の電圧が定格電圧より大きい場合、コンデンサ１０，１１の電圧を定格電圧に戻すためには、コンデンサ１０，１１の電力を減少させる必要がある。そこで、制御器１７が、インバータ７，８の入力電圧Ｖ２，Ｖ３の定格電圧に対する過不足分に応じてインバータ６の出力パルス幅を算出することで、コンデンサ１０，１１の電力を減少させ、コンデンサ１０，１１の電圧を減少させることができる。
If the output power of the
同様に、コンデンサ１０，１１の電圧が定格電圧より小さい場合、コンデンサ１０，１１の電圧を定格電圧に戻すためには、コンデンサ１０，１１の電力を増加させる必要がある。そこで、制御器１７が、コンデンサ７，８の入力電圧Ｖ２，Ｖ３の定格電圧に対する過不足分に応じてインバータ６の出力パルス幅を算出することで、コンデンサ１０，１１の電力を増加させ、コンデンサ１０，１１の電圧を増加させることができる。
Similarly, when the voltage of the
上記の動作により、コンデンサ１０，１１の電力を一定に保つことができ、コンデンサ１０，１１の電圧を所定電圧（例えば定格電圧等）に制御することができる。
With the above operation, the electric power of the
なお、ゲートパルス信号のパルス幅が決まればインバータ６の出力パルス幅も決まるので、制御器１７が、ゲートパルス信号のパルス幅を算出するようにしても良い。
If the pulse width of the gate pulse signal is determined, the output pulse width of the
ゲートパルス発生器１８は、制御器１７によって演算されたパルス幅の出力をインバータ６に行わせるゲートパルス信号を生成し、インバータ６内のスイッチング素子Ｑ１〜Ｑ４のゲートに印加する。なお、制御器１７がゲートパルス信号のパルス幅を算出する場合には、ゲートパルス発生器１８は、制御器１７によって算出されたパルス幅を有するゲートパルス信号を生成し、インバータ６内のスイッチング素子Ｑ１〜Ｑ４のゲートに印加する。
The
図３は、実施の形態１にかかる電力変換装置の要部動作を示す波形図である。図３の１段目に示すように、時刻ｔ０までは、コンデンサ１０，１１の総変動電力量が略０で動作している。
FIG. 3 is a waveform diagram illustrating an operation of a main part of the power conversion device according to the first embodiment. As shown in the first stage of FIG. 3, until the time t0, the total variable electric energy of the
図３の１段目に示すように、時刻ｔ０において、コンデンサ１０，１１の総変動電力量が変化し、時刻ｔ０〜ｔ１の間、総変動電力量の絶対量が充電となる。
As shown in the first stage of FIG. 3, at time t0, the total fluctuating power amount of the
コンデンサ１０，１１の総変動電力量の絶対量が充電となると、図３の２段目に示すように、コンデンサ１０，１１に電力が充電されるので、時刻ｔ０〜ｔ１の間、コンデンサ１０，１１の電力が増加する。
When the absolute amount of the total fluctuation power amount of the
コンデンサ１０，１１の電力が増加すると、図３の３段目に示すように、時刻ｔ０〜ｔ１の間、コンデンサ１０，１１の電圧が増加する。
When the electric power of the
制御回路１４は、コンデンサ１０，１１の電圧が増加すると、図３の４段目に示すように、時刻ｔ１において、インバータ６のパルス幅を小さくする制御を行う。制御回路１４がインバータ６のパルス幅を小さくする制御を行うことにより、図３の１段目に示すように、時刻ｔ１〜ｔ２の間、コンデンサ１０，１１の総変動電力量は放電量が大きくなり、図３の２段目に示すように、コンデンサ１０，１１の電力が減少し、図３の３段目に示すように、コンデンサ１０，１１の電圧も減少する。
When the voltages of the
なお、本実施の形態による制御を行わない場合には、図３の１段目に二点鎖線で示すように、時刻ｔ０において、コンデンサ１０，１１の総変動電力量が変化して総変動電力量の絶対量が充電となると、図３の２段目に二点鎖線で示すように、時刻ｔ０以降、コンデンサ１０，１１の電力が増加し続け、図３の３段目に二点鎖線で示すように、コンデンサ１０，１１の電圧が増加し続ける。このようにコンデンサ１０，１１の電圧が増加し続けてインバータ７，８内部のスイッチング素子の耐圧レベルを超え（図３の３段目の点Ｐ参照）、インバータ７，８内部のスイッチング素子の破壊を招く可能性がある。
When the control according to the present embodiment is not performed, the total variable power amount of the
以上説明したように、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧の上昇を防ぐことができ、インバータ７，８の入力電圧が過電圧となることを防止することができる。これにより、インバータ７，８内部のスイッチング素子の破壊を防止することができる。
As described above, according to the power conversion device of this embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the input voltage of the
また、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧を所定電圧（例えば定格入力電圧等）に制御することができる。
Further, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the input voltage of the
また、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧の振動を防止することができる。
Further, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the input voltage of the
また、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御しており、コンデンサ１０，１１の電力を用いていない。従って、コンデンサ１０，１１の電力を検出する必要がないので、コンデンサ１０，１１の電力を検出するための電力検出器を備える必要がなく、電力変換装置を安価にすることができる。
Further, according to the power conversion device of the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled according to the input voltage of the
なお、本実施の形態においては、第２のインバータとして２つのインバータ７，８を備えるようにしているが、第２のインバータとして１つまたは３つ以上のインバータを備えるようにしても良い。
In this embodiment, two
実施の形態２．
図４は、本発明の実施の形態２にかかる電力変換装置の構成を示す図である。図２に示す実施の形態１との装置構成に関する相違点は、次の通りである。
FIG. 4 is a diagram illustrating the configuration of the power conversion device according to the second embodiment of the present invention. Differences regarding the apparatus configuration from the first embodiment shown in FIG. 2 are as follows.
図４に示す実施の形態２にかかる電力変換装置では、制御回路１４が、電圧検出器１２によって検出されたインバータ７の入力電圧Ｖ２と電圧検出器１３によって検出されたインバータ８の入力電圧Ｖ３とを比較して大きい方の値（ｍａｘ）を電圧過不足演算器１６に出力する比較器１９を更に含んで構成されている。
In the power conversion device according to the second embodiment shown in FIG. 4, the
また、図４に示す実施の形態２にかかる電力変換装置では、制御回路１４内の電圧過不足演算器１６が、比較器１９から出力された値（インバータ７の入力電圧Ｖ２とインバータ８の入力電圧Ｖ３とのうちの大きい方の値）を入力とし、インバータ７，８の入力電圧の定格入力電圧に対する過不足分を、次式により算出する。
（インバータ７，８の入力電圧の定格入力電圧に対する過不足分）
＝ （（インバータ７の定格入力電圧）＋（インバータ８の定格入力電圧））
−（（インバータ７の入力電圧とインバータ８の入力電圧の大きい方の値）×２）
・・・（１）
In the power converter according to the second embodiment shown in FIG. 4, the voltage excess /
(Over and short of the input voltage of
= ((Rated input voltage of inverter 7) + (Rated input voltage of inverter 8))
-((The larger value of the input voltage of the
... (1)
このようにインバータ７の入力電圧Ｖ２とインバータ８の入力電圧Ｖ３とのうちの大きい方の値を２倍した値を用いて制御を行うことで、実施の形態１にかかる電力変換装置のようにインバータ７の入力電圧Ｖ２とインバータ８の入力電圧Ｖ３との和を用いて制御を行う場合よりも、電圧過不足演算器１６の出力を大きくすることができ、制御回路１４の出力（制御量）を大きくすることができる。これにより、インバータ６の出力パルス幅の変化分を大きくすることができ、電力変換装置の応答性を早くすることができる。
Thus, by performing control using a value obtained by doubling the larger value of the input voltage V2 of the
なお、その他については、実施の形態１の構成と同一または同等であり、同一符号を付して詳細な説明を省略する。 In addition, about others, it is the same as that of the structure of Embodiment 1, or equivalent, attaches | subjects the same code | symbol and abbreviate | omits detailed description.
以上説明したように、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧の上昇を防ぐことができ、インバータ７，８の入力電圧が過電圧となることを防止することができる。これにより、インバータ７，８内部のスイッチング素子の破壊を防止することができる。
As described above, according to the power conversion device of this embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the input voltage of the
また、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧を所定電圧（例えば定格電圧等）に制御することができる。
Further, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the input voltage of the
また、本実施の形態にかかる電力変換装置によれば、インバータ７の入力電圧とインバータ８の入力電圧とのうちの大きい方の値を２倍した値を用いて制御を行うことで、制御量を大きくすることができる。これにより、電力変換装置の応答性を早くすることができる。
Moreover, according to the power converter device concerning this Embodiment, by performing control using the value which doubled the larger value of the input voltage of the
また、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧の振動を防止することができる。
Further, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the input voltage of the
また、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御しており、コンデンサ１０，１１の電力を用いていない。従って、コンデンサ１０，１１の電力を検出する必要がないので、コンデンサ１０，１１の電力を検出するための電力検出器を備える必要がなく、電力変換装置を安価にすることができる。
Further, according to the power conversion device of the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled according to the input voltage of the
実施の形態３．
図５は、本発明の実施の形態３にかかる電力変換装置の構成を示す図である。図４に示す実施の形態２との装置構成に関する相違点は、次の通りである。
Embodiment 3 FIG.
FIG. 5 is a diagram illustrating the configuration of the power conversion device according to the third embodiment of the present invention. Differences regarding the apparatus configuration from the second embodiment shown in FIG. 4 are as follows.
図５に示す実施の形態３にかかる電力変換装置では、制御回路１４が、制御器１７によって設定されたパルス幅の上下限を制限するパルス幅リミッタ２０を更に含んで構成されている。
In the power conversion apparatus according to the third embodiment shown in FIG. 5, the
パルス幅リミッタ２０は、インバータ６、インバータ７、およびインバータ８の出力電圧の組み合わせ（電力変換装置の出力電圧）が連続した出力を継続できる電圧範囲となるように、インバータ６の出力パルス幅の上下限を制限する。
The
なお、ゲートパルス信号のパルス幅が決まればインバータ６の出力パルス幅も決まるので、制御器１７が、ゲートパルス信号のパルス幅を算出し、パルス幅リミッタ２０が、ゲートパルス信号のパルス幅の上下限を制限するようにしても良い。
If the pulse width of the gate pulse signal is determined, the output pulse width of the
このようにインバータ６の出力パルス幅の上下限を制限することで、インバータ６、インバータ７、およびインバータ８の出力電圧の組み合わせが、連続した出力を継続できる電圧範囲となる。これにより、インバータ６、インバータ７、およびインバータ８の出力電圧の組み合わせの歪みをなくすことができ、インバータ６、インバータ７、およびインバータ８の出力電流の組み合わせを歪みのない正弦波電流とすることができる。従って、インバータ６、インバータ７、およびインバータ８の出力電流の組み合わせの高調波を抑制することができる。
By limiting the upper and lower limits of the output pulse width of the
なお、その他については、実施の形態２の構成と同一または同等であり、同一符号を付して詳細な説明を省略する。
In addition, about others, it is the same as that of the structure of
以上説明したように、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧の上昇を防ぐことができ、インバータ７，８の入力電圧が過電圧となることを防止することができる。これにより、インバータ７，８内部のスイッチング素子の破壊を防止することができる。
As described above, according to the power conversion device of this embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the input voltage of the
また、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧を所定電圧（例えば定格電圧等）に制御することができる。
Further, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the input voltage of the
また、本実施の形態にかかる電力変換装置によれば、インバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）の上下限を制限することで、インバータ６、インバータ７、およびインバータ８の出力電圧の組み合わせの歪みをなくすことができ、インバータ６、インバータ７、およびインバータ８の出力電流の組み合わせを歪みのない正弦波電流とすることができる。従って、インバータ６、インバータ７、およびインバータ８の出力電流の組み合わせの高調波を抑制することができる。
Moreover, according to the power converter device concerning this Embodiment, the output of
また、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧の振動を防止することができる。
Further, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the input voltage of the
また、本実施の形態にかかる電力変換装置によれば、インバータ７，８の入力電圧に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御しており、コンデンサ１０，１１の電力を用いていない。従って、コンデンサ１０，１１の電力を検出する必要がないので、コンデンサ１０，１１の電力を検出するための電力検出器を備える必要がなく、電力変換装置を安価にすることができる。
Further, according to the power conversion device of the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled according to the input voltage of the
実施の形態４．
図６は、本発明の実施の形態４にかかる電力変換装置の構成を示す図であり、より詳細には、実施の形態４にかかる電力変換装置を太陽光発電システムに適用した場合の一例を示す図である。図１に示す実施の形態１との装置構成に関する相違点は、次の通りである。
Embodiment 4 FIG.
FIG. 6: is a figure which shows the structure of the power converter device concerning Embodiment 4 of this invention, More specifically, an example at the time of applying the power converter device concerning Embodiment 4 to a solar power generation system is shown. FIG. Differences regarding the apparatus configuration from the first embodiment shown in FIG. 1 are as follows.
図１に示す実施の形態１にかかる電力変換装置では、インバータ７，８の入力電圧をそれぞれ検出する電圧検出器１２，１３を含んで構成されている。一方、図６に示す実施の形態４にかかる電力変換装置では、電圧検出器１２，１３に代えて、コンデンサ１０，１１の電力をそれぞれ検出する電力検出器２１，２２を含んで構成されている。
The power conversion apparatus according to the first embodiment shown in FIG. 1 includes
図７は、実施の形態４にかかる電力変換装置の構成を示す図である。電力検出器２１は、電圧検出器２３、電流検出器２５、および電力演算器２７を含んで構成されている。電圧検出器２３は、コンデンサ１０の電圧Ｖ２を、電流検出器２５は、コンデンサ１０に流れる電流Ｉｃ２を、それぞれ検出する。
FIG. 7 is a diagram of a configuration of the power conversion device according to the fourth embodiment. The
電力演算器２７は、電圧検出器２３によって検出されたコンデンサ１０の電圧、および電流検出器２５によって検出されたコンデンサ１０の電流を入力として、コンデンサ１０の電力を次式により算出する。
（コンデンサ１０の電力）
＝∫｛（コンデンサ１０の電圧）×（コンデンサ１０に流れる電流）｝ ・・・（２）
コンデンサの電圧とコンデンサに流れる電流を乗じることでコンデンサの瞬時の充放電電力が算出でき、コンデンサの電力はコンデンサの瞬時の充放電電力を積分することで算出できる。コンデンサの瞬時電力が充電であれば、コンデンサの電力は増加し、コンデンサの瞬時電力が放電であれば、コンデンサ電力は減少する。
The
(Power of capacitor 10)
= ∫ {(Voltage of capacitor 10) × (Current flowing in capacitor 10)} (2)
The instantaneous charge / discharge power of the capacitor can be calculated by multiplying the voltage of the capacitor and the current flowing through the capacitor, and the power of the capacitor can be calculated by integrating the instantaneous charge / discharge power of the capacitor. If the instantaneous power of the capacitor is charged, the power of the capacitor is increased. If the instantaneous power of the capacitor is discharged, the capacitor power is decreased.
電力検出器２２は、電圧検出器２４、電流検出器２６、および電力演算器２８を含んで構成されている。電圧検出器２４は、コンデンサ１１の電圧Ｖ３を、電流検出器２６は、コンデンサ１１に流れる電流Ｉｃ３を、それぞれ検出する。
The
電力演算器２８は、電圧検出器２４によって検出されたコンデンサ１１の電圧、および電流検出器２６によって検出されたコンデンサ１１の電流を入力として、コンデンサ１１の電力を次式により算出する。
（コンデンサ１１の電力）
＝∫｛（コンデンサ１１の電圧）×（コンデンサ１１に流れる電流）｝ ・・・（３）
コンデンサの電圧とコンデンサに流れる電流を乗じることでコンデンサの瞬時の充放電電力が算出でき、コンデンサの電力はコンデンサの瞬時の充放電電力を積分することで算出できる。コンデンサの瞬時電力が充電であれば、コンデンサの電力は増加し、コンデンサの瞬時電力が放電であれば、コンデンサ電力は減少する。
The
(Power of capacitor 11)
= ∫ {(Voltage of capacitor 11) × (Current flowing in capacitor 11)} (3)
The instantaneous charge / discharge power of the capacitor can be calculated by multiplying the voltage of the capacitor and the current flowing through the capacitor, and the power of the capacitor can be calculated by integrating the instantaneous charge / discharge power of the capacitor. If the instantaneous power of the capacitor is charged, the power of the capacitor is increased. If the instantaneous power of the capacitor is discharged, the capacitor power is decreased.
制御回路１４は、電力過不足演算器２９、および制御器１７を含んで構成されている。電力過不足演算器２９は、電力検出器２１によって検出されたコンデンサ１０の電力、および電力検出器２２によって検出されたコンデンサ１１の電力を入力として、コンデンサ１０，１１の電力の定格電力に対する過不足分を算出する。
The
コンデンサ１０の定格電力（定格電力量または定格静電エネルギー）は、コンデンサ１０の容量をＣ２、コンデンサ１０の定格電圧をＶ２定格電圧とすると、次式により算出することができる。
（コンデンサ１０の定格電力）
＝ｋ１×（Ｃ２×Ｖ２定格電圧 ２）／２ ・・・（４）
式（４）において、ｋ１は、コンデンサ１０の定格静電エネルギー（（Ｃ２×Ｖ２定格電圧 ２）／２）を電力に変換するための係数である。
The rated power (rated power amount or rated electrostatic energy) of the
(Rated power of capacitor 10)
= K 1 × (
In Equation (4), k 1 is a coefficient for converting the rated electrostatic energy ((C2 × V2 rated voltage 2 ) / 2) of the
同様に、コンデンサ１１の定格電力（定格電力量または定格静電エネルギー）は、コンデンサ１１の容量をＣ３、コンデンサ１１の定格電圧をＶ３定格電圧とすると、次式により算出することができる。
（コンデンサ１１の定格電力）
＝ｋ２×（Ｃ３×Ｖ３定格電圧 ２）／２ ・・・（５）
式（５）において、ｋ２は、コンデンサ１１の定格静電エネルギー（（Ｃ３×Ｖ３定格電圧 ２）／２）を電力に変換するための係数である。
Similarly, the rated power (rated power amount or rated electrostatic energy) of the
(Rated power of capacitor 11)
= K 2 × (C3 × V3 rated voltage 2 ) / 2 (5)
In the formula (5), k 2 is a coefficient for converting the nominal electrostatic energy of the capacitor 11 ((C3 × V3 rated voltage 2) / 2) power.
そして、コンデンサ１０，１１の電力の定格電力に対する過不足分は、次式により算出することができる。
（コンデンサ１０，１１の電力の定格電力に対する過不足分）
＝ （（コンデンサ１０の定格電力）＋（コンデンサ１１の定格電力））
−（（電力検出器２１によって検出されたコンデンサ１０の電力）
＋（電力検出器２２によって検出されたコンデンサ１１の電力））
・・・（６）
And the excess and deficiency with respect to the rated power of the electric power of the
(Excess and deficiency of the power of
= ((Rated power of capacitor 10) + (rated power of capacitor 11))
-((The power of the
+ (The power of the
... (6)
電力変換装置２の出力電力をインバータ６の出力電力で賄うことができれば、コンデンサ１０，１１の総変動電力量は略０であり、コンデンサ１０，１１の電力量は増減しない。例えば、コンデンサ１０，１１の電力が定格電力より大きい場合、コンデンサ１０，１１の電力を定格電力に戻すためには、コンデンサ１０，１１の電力を減少させる必要がある。そのため、制御器１７は、インバータ６の目標出力電力を、電力変換装置２の出力電力目標値からコンデンサ１０，１１の電力の定格電力より多い分を減算した電力とするように、インバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を算出する。これにより、コンデンサ１０，１１の総変動電力量は充電量より放電量が多くなり、コンデンサ１０，１１の電力を減少させることができる。
If the output power of the
同様に、コンデンサ１０，１１の電力が定格電力より小さい場合、コンデンサ１０，１１の電力を定格電力に戻すためには、コンデンサ１０，１１の電力を増加させる必要がある。そのため、制御器１７は、インバータ６の目標出力電力を、電力変換装置２の出力電力目標値にコンデンサ１０，１１の電力の定格電力より少ない分を加算した電力とするように、インバータ６の出力パルス幅を算出する。これにより、コンデンサ１０，１１の総変動電力量は放電量より充電量が多くなり、コンデンサ１０，１１の電力を増加させることができる。
Similarly, when the power of the
上記の動作により、コンデンサ１０，１１の電力を一定に保つことができ、コンデンサ１０，１１の電圧を所定電圧（例えば定格電圧等）に制御することができる。
With the above operation, the electric power of the
以上説明したように、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、コンデンサ１０，１１の過充電を防止し、インバータ７，８の入力電圧が過電圧となることを防止することができる。これにより、インバータ７，８内部のスイッチング素子の破壊を防止することができる。
As described above, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled according to the power of the
また、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧を所定電圧（例えば定格電圧等）に制御することができる。
Further, according to the power conversion device of the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the power of the
また、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、ＤＣ／ＤＣコンバータ４，５の電力の振動を防止することができる。
Further, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the power of the
実施の形態５．
図８は、本発明の実施の形態５にかかる電力変換装置の構成を示す図である。図７に示す実施の形態４との装置構成に関する相違点は、次の通りである。
Embodiment 5 FIG.
FIG. 8 is a diagram illustrating the configuration of the power conversion device according to the fifth embodiment of the present invention. Differences regarding the device configuration from the fourth embodiment shown in FIG. 7 are as follows.
図７に示す実施の形態４にかかる電力変換装置では、電力検出器２１が、電圧検出器２３、電流検出器２５、および電力演算器２７を含んで構成されている。一方、図８に示す実施の形態５にかかる電力変換装置では、電力検出器２１が、電圧検出器２３、および電力演算器２７を含んで構成されている。すなわち、実施の形態５にかかる電力変換装置の電力検出器２１は、実施の形態４にかかる電力変換装置の電力検出器２１における電流検出器２５を含んでいない。
In the power conversion apparatus according to the fourth embodiment shown in FIG. 7, the
実施の形態５にかかる電力変換装置の電力検出器２１は、コンデンサ１０の容量をＣ２、電圧検出器２３によって検出されたコンデンサ１０の電圧をＶ２とすると、次式で定まるコンデンサ１０の静電エネルギーをコンデンサ１０の電力として算出する。
（コンデンサ１０の静電エネルギー）
＝（Ｃ２×Ｖ２２）／２ ・・・（７）
The
(
= (C2 × V2 2 ) / 2 (7)
同様に、図７に示す実施の形態４にかかる電力変換装置では、電力検出器２２が、電圧検出器２４、電流検出器２６、および電力演算器２８を含んで構成されている。一方、図８に示す実施の形態５にかかる電力変換装置では、電力検出器２２が、電圧検出器２４、および電力演算器２８を含んで構成されている。すなわち、実施の形態５にかかる電力変換装置の電力検出器２２は、実施の形態４にかかる電力変換装置の電力検出器２２における電流検出器２６を含んでいない。
Similarly, in the power conversion device according to the fourth embodiment shown in FIG. 7, the
実施の形態５にかかる電力変換装置の電力検出器２２は、コンデンサ１１の容量をＣ３、電圧検出器２４によって検出されたコンデンサ１１の電圧をＶ３とすると、次式で定まるコンデンサ１１の静電エネルギーをコンデンサ１１の電力として算出する。
（コンデンサ１１の静電エネルギー）
＝（Ｃ３×Ｖ３２）／２ ・・・（８）
The
(Electrostatic energy of the capacitor 11)
= (C3 × V3 2 ) / 2 (8)
なお、その他については、実施の形態４の構成と同一または同等であり、同一符号を付して詳細な説明を省略する。 In addition, about others, it is the same as that of the structure of Embodiment 4, or equivalent, attaches | subjects the same code | symbol and abbreviate | omits detailed description.
以上説明したように、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、コンデンサ１０，１１の過充電を防止し、インバータ７，８の入力電圧が過電圧となることを防止することができる。これにより、インバータ７，８内部のスイッチング素子の破壊を防止することができる。
As described above, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled according to the power of the
また、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧を所定電圧（例えば定格電圧等）に制御することができる。
Further, according to the power conversion device of the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the power of the
また、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、ＤＣ／ＤＣコンバータ４，５の電力の振動を防止することができる。
Further, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the power of the
また、本実施の形態にかかる電力変換装置によれば、電力検出器２１，２２が電流検出器を含んでいないので、実施の形態４にかかる電力変換装置よりも製品コストを下げることができる。
Moreover, according to the power converter device concerning this Embodiment, since the
実施の形態６．
図９は、本発明の実施の形態６にかかる電力変換装置の構成を示す図である。図７に示す実施の形態４との装置構成に関する相違点は、次の通りである。
FIG. 9 is a diagram illustrating the configuration of the power conversion device according to the sixth embodiment of the present invention. Differences regarding the device configuration from the fourth embodiment shown in FIG. 7 are as follows.
図９に示す実施の形態６にかかる電力変換装置では、制御回路１４が、電力検出器２１によって検出されたコンデンサ１０の電力と電力検出器２２によって検出されたコンデンサ１１の電力とを比較して大きい方の値（ｍａｘ）を電力過不足演算器２９に出力する比較器１９を更に含んで構成されている。
In the power conversion apparatus according to the sixth embodiment shown in FIG. 9, the
また、図９に示す実施の形態６にかかる電力変換装置では、制御回路１４内の電力過不足演算器２９が、比較器１９から出力された値（コンデンサ１０の電力とコンデンサ１１の電力とのうちの大きい方の値）を入力とし、コンデンサ１０，１１の電力の定格電力に対する過不足分を、次式により算出する。
（コンデンサ１０，１１の電力の定格電力に対する過不足分）
＝ （（コンデンサ１０の定格電力）＋（コンデンサ１１の定格電力））
−（（コンデンサ１０の電力とコンデンサ１１の電力の大きい方の値）×２）
・・・（９）
Further, in the power conversion apparatus according to the sixth embodiment shown in FIG. 9, the power excess /
(Excess and deficiency of the power of
= ((Rated power of capacitor 10) + (rated power of capacitor 11))
-((The larger value of the power of the
... (9)
このようにコンデンサ１０の電力とコンデンサ１１の電力とのうちの大きい方の値を２倍した値を用いて制御を行うことで、実施の形態４にかかる電力変換装置のようにコンデンサ１０の電力とコンデンサ１１の電力との和を用いて制御を行う場合よりも、電力過不足演算器２９の出力を大きくすることができ、制御回路１４の出力（制御量）を大きくすることができる。これにより、インバータ６の出力パルス幅の変化分を大きくすることができ、電力変換装置の応答性を早くすることができる。
In this way, by performing control using a value obtained by doubling the larger value of the power of the
なお、その他については、実施の形態４の構成と同一または同等であり、同一符号を付して詳細な説明を省略する。 In addition, about others, it is the same as that of the structure of Embodiment 4, or equivalent, attaches | subjects the same code | symbol and abbreviate | omits detailed description.
以上説明したように、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、コンデンサ１０，１１の過充電を防止し、インバータ７，８の入力電圧が過電圧となることを防止することができる。これにより、インバータ７，８内部のスイッチング素子の破壊を防止することができる。
As described above, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled according to the power of the
また、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧を所定電圧（例えば定格電圧等）に制御することができる。
Further, according to the power conversion device of the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the power of the
また、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、ＤＣ／ＤＣコンバータ４，５の電力の振動を防止することができる。
Further, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the power of the
また、本実施の形態にかかる電力変換装置によれば、コンデンサ１０の電力とコンデンサ１１の電力とのうちの大きい方の値を２倍した値を用いて制御を行うことで、制御量を大きくすることができる。これにより、電力変換装置の応答性を早くすることができる。
Further, according to the power conversion device of this embodiment, the control amount is increased by performing control using a value obtained by doubling the larger value of the power of the
実施の形態７．
図１０は、本発明の実施の形態７にかかる電力変換装置の構成を示す図である。図９に示す実施の形態６との装置構成に関する相違点は、次の通りである。
FIG. 10 is a diagram illustrating a configuration of the power conversion device according to the seventh embodiment of the present invention. Differences regarding the device configuration from the sixth embodiment shown in FIG. 9 are as follows.
図１０に示す実施の形態７にかかる電力変換装置では、制御回路１４が、制御器１７によって設定されたパルス幅の上下限を制限するパルス幅リミッタ２０を更に含んで構成されている。
In the power conversion apparatus according to the seventh embodiment shown in FIG. 10, the
パルス幅リミッタ２０は、インバータ６、インバータ７、およびインバータ８の出力電圧の組み合わせ（電力変換装置の出力電圧）が連続した出力を継続できる電圧範囲となるように、インバータ６の出力パルス幅の上下限を制限する。
The
なお、ゲートパルス信号のパルス幅が決まればインバータ６の出力パルス幅も決まるので、制御器１７が、ゲートパルス信号のパルス幅を算出し、パルス幅リミッタ２０が、ゲートパルス信号のパルス幅の上下限を制限するようにしても良い。
If the pulse width of the gate pulse signal is determined, the output pulse width of the
このようにインバータ６の出力パルス幅の上下限を制限することで、インバータ６、インバータ７、およびインバータ８の出力電圧の組み合わせが、連続した出力を継続できる電圧範囲となる。これにより、インバータ６、インバータ７、およびインバータ８の出力電圧の組み合わせの歪みをなくすことができ、インバータ６、インバータ７、およびインバータ８の出力電流の組み合わせを歪みのない正弦波電流とすることができる。従って、インバータ６、インバータ７、およびインバータ８の出力電流の組み合わせの高調波を抑制することができる。
By limiting the upper and lower limits of the output pulse width of the
なお、その他については、実施の形態６の構成と同一または同等であり、同一符号を付して詳細な説明を省略する。
In addition, about others, it is the same as that of the structure of
以上説明したように、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、コンデンサ１０，１１の過充電を防止し、インバータ７，８の入力電圧が過電圧となることを防止することができる。これにより、インバータ７，８内部のスイッチング素子の破壊を防止することができる。
As described above, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled according to the power of the
また、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、インバータ７，８の入力電圧を所定電圧（例えば定格電圧等）に制御することができる。
Further, according to the power conversion device of the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the power of the
また、本実施の形態にかかる電力変換装置によれば、コンデンサ１０，１１の電力に応じてインバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）を制御するので、ＤＣ／ＤＣコンバータ４，５の電力の振動を防止することができる。
Further, according to the power conversion device according to the present embodiment, the output pulse width of the inverter 6 (or the pulse width of the gate pulse signal) is controlled in accordance with the power of the
また、本実施の形態にかかる電力変換装置によれば、インバータ６の出力パルス幅（またはゲートパルス信号のパルス幅）の上下限を制限することで、インバータ６、インバータ７、およびインバータ８の出力電圧の組み合わせの歪みをなくすことができ、インバータ６、インバータ７、およびインバータ８の出力電流の組み合わせを歪みのない正弦波電流とすることができる。従って、インバータ６、インバータ７、およびインバータ８の出力電流の組み合わせの高調波を抑制することができる。
Moreover, according to the power converter device concerning this Embodiment, the output of
以上のように、本発明にかかる電力変換装置は、太陽電池等から出力される直流電力を交流電力に変換する電力変換装置に有用である。 As described above, the power conversion device according to the present invention is useful for a power conversion device that converts DC power output from a solar cell or the like into AC power.
１ 太陽電池モジュール
２ 電力変換装置
３ 系統
４、５ ＤＣ／ＤＣコンバータ
６〜８ インバータ
９〜１１ コンデンサ
１２、１３ 電圧検出器
１４ 制御回路
１５ フィルタ回路
１６ 電圧過不足演算器
１７ 制御器
１８ ゲートパルス発生器
１９ 比較器
２０ パルス幅リミッタ
２１、２２ 電力検出器
２３、２４ 電圧検出器
２５、２６ 電流検出器
２７、２８ 電力演算器
２９ 電力過不足演算器
Ｑ１〜Ｑ４ スイッチング素子
DESCRIPTION OF SYMBOLS 1
Claims (7)
前記複数の単相インバータのうちの入力電圧が最大である第１の単相インバータの動作を制御するゲートパルス信号を前記第１の単相インバータに出力するゲートパルス発生器と、
前記複数の単相インバータのうちの前記第１の単相インバータを除く１または複数の第２の単相インバータの入力電圧を検出する１または複数の電圧検出器と、
前記各電圧検出器によって検出された前記各第２の単相インバータの入力電圧に応じたゲートパルス信号を発生させるように前記ゲートパルス発生器を制御する制御回路と、
を備えたことを特徴とする電力変換装置。 In a power converter that has a plurality of single-phase inverters that convert a DC voltage into an AC voltage and outputs the same, and outputs a sum voltage due to each generated voltage of the plurality of single-phase inverters connected in series with the AC side terminal.
A gate pulse generator for outputting to the first single-phase inverter a gate pulse signal for controlling the operation of the first single-phase inverter having the maximum input voltage among the plurality of single-phase inverters;
One or more voltage detectors for detecting an input voltage of one or more second single-phase inverters excluding the first single-phase inverter of the plurality of single-phase inverters;
A control circuit for controlling the gate pulse generator so as to generate a gate pulse signal corresponding to an input voltage of each second single-phase inverter detected by each voltage detector;
A power conversion device comprising:
前記各電圧検出器によって検出された前記各第２の単相インバータの入力電圧のうちの最大値に応じたゲートパルス信号を発生させるように前記ゲートパルス発生器を制御することを特徴とする請求項１に記載の電力変換装置。 The control circuit includes:
The gate pulse generator is controlled so as to generate a gate pulse signal corresponding to a maximum value among input voltages of the second single-phase inverters detected by the voltage detectors. Item 4. The power conversion device according to Item 1.
前記ゲートパルス発生器が出力するゲートパルス信号のパルス幅に上下限を設けることを特徴とする請求項１又は２に記載の電力変換装置。 The control circuit includes:
The power conversion device according to claim 1, wherein upper and lower limits are provided in a pulse width of a gate pulse signal output from the gate pulse generator.
前記複数の単相インバータのうちの入力電圧が最大である第１の単相インバータの動作を制御するゲートパルス信号を前記第１の単相インバータに出力するゲートパルス発生器と、
前記複数の単相インバータのうちの前記第１の単相インバータを除く１または複数の第２の単相インバータの入力電圧を平滑化する１または複数のコンデンサと、
前記各コンデンサの電力を検出する１または複数の電力検出器と、
前記各電力検出器によって検出された前記各コンデンサの電力に応じたゲートパルス信号を発生させるように前記ゲートパルス発生器を制御する制御回路と、
を備えたことを特徴とする電力変換装置。 In a power converter that has a plurality of single-phase inverters that convert a DC voltage into an AC voltage and outputs the same, and outputs a sum voltage due to each generated voltage of the plurality of single-phase inverters connected in series with the AC side terminal.
A gate pulse generator for outputting to the first single-phase inverter a gate pulse signal for controlling the operation of the first single-phase inverter having the maximum input voltage among the plurality of single-phase inverters;
One or more capacitors for smoothing the input voltage of one or more second single-phase inverters excluding the first single-phase inverter of the plurality of single-phase inverters;
One or more power detectors for detecting the power of each capacitor;
A control circuit for controlling the gate pulse generator so as to generate a gate pulse signal corresponding to the power of each capacitor detected by each of the power detectors;
A power conversion device comprising:
前記各コンデンサの電圧を検出する電圧検出器と、
前記電圧検出器によって検出された前記各コンデンサの電圧と前記各コンデンサの静電容量とに基づいて、前記各コンデンサの電力を算出する電力演算器と、
を備えたことを特徴とする請求項４に記載の電力変換装置。 Each of the power detectors is
A voltage detector for detecting the voltage of each capacitor;
A power calculator for calculating the power of each capacitor based on the voltage of each capacitor detected by the voltage detector and the capacitance of each capacitor;
The power converter according to claim 4, further comprising:
前記各電力検出器によって検出された前記各コンデンサの電力のうちの最大値に応じたゲートパルス信号を発生させるように前記ゲートパルス発生器を制御することを特徴とする請求項４又は５に記載の電力変換装置。 The control circuit includes:
6. The gate pulse generator is controlled so as to generate a gate pulse signal corresponding to a maximum value of the power of each capacitor detected by each power detector. Power converter.
前記ゲートパルス発生器が出力するゲートパルス信号のパルス幅に上下限を設けることを特徴とする請求項４乃至６のいずれか１つに記載の電力変換装置。 The control circuit includes:
The power converter according to any one of claims 4 to 6, wherein upper and lower limits are provided in the pulse width of the gate pulse signal output from the gate pulse generator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009153651A JP5528730B2 (en) | 2009-06-29 | 2009-06-29 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009153651A JP5528730B2 (en) | 2009-06-29 | 2009-06-29 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011010511A true JP2011010511A (en) | 2011-01-13 |
| JP5528730B2 JP5528730B2 (en) | 2014-06-25 |
Family
ID=43566490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009153651A Expired - Fee Related JP5528730B2 (en) | 2009-06-29 | 2009-06-29 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5528730B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013054567A1 (en) * | 2011-10-14 | 2013-04-18 | 三菱電機株式会社 | Power conversion device |
| JP2021078222A (en) * | 2019-11-08 | 2021-05-20 | ファナック株式会社 | Control device, and deterioration degree estimation method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715969A (en) * | 1993-06-28 | 1995-01-17 | Sanyo Electric Co Ltd | Controlling method of inverter |
| JP2006238628A (en) * | 2005-02-25 | 2006-09-07 | Mitsubishi Electric Corp | Power converting device |
| JP2006238616A (en) * | 2005-02-25 | 2006-09-07 | Mitsubishi Electric Corp | Power converter |
| JP2006271045A (en) * | 2005-03-23 | 2006-10-05 | Meidensha Corp | Multi-phase serial multiplex power converter |
| WO2007111018A1 (en) * | 2006-03-27 | 2007-10-04 | Mitsubishi Electric Corporation | Power converter |
| JP2008178158A (en) * | 2007-01-16 | 2008-07-31 | Mitsubishi Electric Corp | Power converter |
-
2009
- 2009-06-29 JP JP2009153651A patent/JP5528730B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715969A (en) * | 1993-06-28 | 1995-01-17 | Sanyo Electric Co Ltd | Controlling method of inverter |
| JP2006238628A (en) * | 2005-02-25 | 2006-09-07 | Mitsubishi Electric Corp | Power converting device |
| JP2006238616A (en) * | 2005-02-25 | 2006-09-07 | Mitsubishi Electric Corp | Power converter |
| JP2006271045A (en) * | 2005-03-23 | 2006-10-05 | Meidensha Corp | Multi-phase serial multiplex power converter |
| WO2007111018A1 (en) * | 2006-03-27 | 2007-10-04 | Mitsubishi Electric Corporation | Power converter |
| JP2008178158A (en) * | 2007-01-16 | 2008-07-31 | Mitsubishi Electric Corp | Power converter |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013054567A1 (en) * | 2011-10-14 | 2013-04-18 | 三菱電機株式会社 | Power conversion device |
| JPWO2013054567A1 (en) * | 2011-10-14 | 2015-03-30 | 三菱電機株式会社 | Power converter |
| JP2021078222A (en) * | 2019-11-08 | 2021-05-20 | ファナック株式会社 | Control device, and deterioration degree estimation method |
| JP7299135B2 (en) | 2019-11-08 | 2023-06-27 | ファナック株式会社 | Control device and deterioration estimation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5528730B2 (en) | 2014-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8547716B2 (en) | Power converting apparatus, grid interconnection apparatus and grid interconnection system | |
| JP4585774B2 (en) | Power conversion device and power supply device | |
| US8564261B2 (en) | Power converting apparatus, grid interconnection apparatus and grid interconnection system | |
| JP6706349B2 (en) | Uninterruptible power supply system and uninterruptible power supply | |
| US10622914B2 (en) | Multi-stage DC-AC inverter | |
| US11228258B2 (en) | Uninterruptible power supply apparatus | |
| JPWO2007129456A1 (en) | Power converter | |
| KR20070078524A (en) | Photovoltaic power generation system and control method thereof | |
| JPWO2010086929A1 (en) | Power converter | |
| WO2018033964A1 (en) | System interconnection inverter device and running method therefor | |
| JP5645209B2 (en) | Power converter | |
| JP2014007846A (en) | Electric power conversion system | |
| WO2012114469A1 (en) | Solar power generation system | |
| JP5734083B2 (en) | Power converter | |
| JP6158125B2 (en) | Power converter | |
| Silva et al. | Nineteen-level active filter system using asymmetrical cascaded converter with DC voltages control | |
| JP5528730B2 (en) | Power converter | |
| JP5490263B2 (en) | Power converter | |
| JP5294908B2 (en) | Power converter | |
| US10033182B2 (en) | Bidirectional electrical signal converter | |
| Nandi et al. | Reduction of low-frequency ripples in single-phase switched boost inverter using active power decoupling | |
| JP2011193704A (en) | Dc-ac power converter | |
| KR101920469B1 (en) | Grid connected single-stage inverter based on cuk converter | |
| JP6025663B2 (en) | Uninterruptible power system | |
| JP2012257342A (en) | Power conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131003 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140210 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140416 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5528730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |